KR20160097426A - Diode device comprising cathode buffer layer - Google Patents
Diode device comprising cathode buffer layer Download PDFInfo
- Publication number
- KR20160097426A KR20160097426A KR1020150018620A KR20150018620A KR20160097426A KR 20160097426 A KR20160097426 A KR 20160097426A KR 1020150018620 A KR1020150018620 A KR 1020150018620A KR 20150018620 A KR20150018620 A KR 20150018620A KR 20160097426 A KR20160097426 A KR 20160097426A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- insulator
- layer
- cathode buffer
- group
- Prior art date
Links
- 239000012212 insulator Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 30
- 239000010931 gold Substances 0.000 claims description 20
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- -1 Ta 2 O 5 Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 230000002457 bidirectional effect Effects 0.000 abstract 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 29
- 239000011787 zinc oxide Substances 0.000 description 14
- 239000000243 solution Substances 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 206010041067 Small cell lung cancer Diseases 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
Abstract
Description
본 발명은 다이오드 소자에 관한 것으로, 보다 상세하게는 MIM(metal-insulator-metal) 다이오드 등의 다른 다이오드에 비해 대량생산이 가능하고 고성능이며, 정류기, 스위칭에 적용될 수 있는 새로운 구조의 다이오드 소자에 관한 것이다.
The present invention relates to a diode device, more particularly, to a diode device of a new structure that can be mass-produced and high-performance compared to other diodes such as metal-insulator-metal (MIM) diodes and can be applied to a rectifier and a switching device. will be.
다이오드 소자는 현대 전자산업에서 필수적으로 사용해야 하는 소자로 정류기, 스위칭 용도 등 많은 부분에 응용되고 있다.Diode devices are indispensable devices in the modern electronics industry, and they are applied to many applications such as rectifiers and switching applications.
현재 Silicon을 사용하지 않는 다이오드에 대한 관심이 증가하고 있는 가운데, 단순한 구조를 갖는 Metal-insulator-metal(이하, MIM) diode가 많은 주목을 받고 있다.Currently, there is a growing interest in diodes that do not use silicon, and metal-insulator-metal (MIM) diodes with a simple structure are attracting much attention.
그러나, MIM diode의 경우 양자 터널링 효과를 이용하기 때문에 절연체의 두께가 10nm 이하로 제조되어야 한다. 또한, 제한된 절연체의 두께 때문에 Bottom electrode의 Surface Roughness(RMS)가 중요한 요소로 작용한다.However, since MIM diodes utilize the quantum tunneling effect, the thickness of the insulator must be less than 10 nm. Also, the surface roughness (RMS) of the bottom electrode is an important factor because of the limited thickness of the insulator.
일반적으로 사용되는 알루미늄의 경우 RMS가 4nm정도 되는데, MIM diode의 특성을 발현하기 위해서는 1nm 이하의 RMS를 보여야 한다. 여기서 RMS를 제어하기 위해 Bottom electrode에 특정한 금속을 사용해야 하는데, ZrCuAlNi 같은 smooth한 금속에 한정된다는 점에서 산업적으로 대량생산에 어려움이 있는 실정이다.
Generally, aluminum has a RMS of about 4 nm. To exhibit the characteristics of an MIM diode, RMS should be less than 1 nm. In order to control the RMS, it is necessary to use a specific metal for the bottom electrode, but it is limited to a smooth metal such as ZrCuAlNi, which makes industrial mass production difficult.
[선행기술조사문헌][Prior art research literature]
한국등록특허 제10-1119844호Korean Patent No. 10-1119844
일본공개특허 제2008-244265호
Japanese Patent Laid-Open No. 2008-244265
본 발명자들은 정류기 또는 스위칭 용도 등에 사용될 수 있는 다이오드로서 MIM(metal-insulator-metal) 다이오드 등의 다른 다이오드에 비해 대량생산이 가능하고 우수한 성능을 갖는 새로운 구조의 다이오드를 제조하기 위해 예의 연구를 거듭하였고 그 결과 본 발명을 완성하기에 이르렀다.The present inventors have conducted intensive researches to fabricate diodes of a new structure capable of mass production and superior performance compared to other diodes such as metal-insulator-metal (MIM) diodes, which can be used for rectifiers or switching applications As a result, the present invention has been completed.
따라서, 본 발명의 목적은 종래의 다이오드에 비해 제조 공정이 용이하여 제조비용을 감소시킬 수 있고, 정류 특성 또한 우수한 다이오드를 제공하는데 있다.
Accordingly, it is an object of the present invention to provide a diode which is easier to manufacture than a conventional diode and can reduce manufacturing cost and also has a rectifying characteristic.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 양극판; 상기 양극판 상의 절연체 층; 상기 절연체 층 상의 음극 버퍼층; 및 상기 음극 버퍼층 상의 음극 전극;을 포함하는 다이오드 소자를 제공한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, An insulator layer on the positive electrode plate; An anode buffer layer on the insulator layer; And a cathode electrode on the cathode buffer layer.
상기 양극판은 실리콘 기판 또는 금속 기판이 사용될 수 있다.The positive electrode plate may be a silicon substrate or a metal substrate.
상기 금속 기판은 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 1종이 사용될 수 있다.The metal substrate may be one selected from the group consisting of aluminum (Al), silver (Ag), and gold (Au).
상기 절연체는 Al2O3 SiO2, Ta2O5 , ZrO2, HfOX, LaOX 및 HfLaOX으로 이루어진 군에서 선택될 수 있다.The insulator may be selected from the group consisting of Al 2 O 3 SiO 2 , Ta 2 O 5 , ZrO 2 , HfO x , LaO x, and HfLaO x .
상기 절연체는 Al2O3으로 제조될 수 있다.The insulator may be made of Al 2 O 3 .
상기 절연체 층의 두께는 10 ~ 200nm이 바람직하다.The thickness of the insulator layer is preferably 10 to 200 nm.
상기 음극 버퍼층은 ZnO, SnZnO, SnO2, InO2, InZnO 및 InGaZnO으로 이루어진 군에서 선택될 수 있다.The cathode buffer layer may be selected from the group consisting of ZnO, SnZnO, SnO 2, InO 2, InZnO and InGaZnO.
상기 음극 버퍼층은 ZnO으로 제조될 수 있다.The cathode buffer layer may be made of ZnO.
상기 음극 버퍼층의 두께는 1.6 ~ 30nm 이 바람직하다.The thickness of the cathode buffer layer is preferably 1.6 to 30 nm.
상기 음극 전극은 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택될 수 있다.The cathode electrode may be selected from the group consisting of aluminum (Al), silver (Ag), and gold (Au).
또한, 본 발명은 (S1) 양극판을 준비하는 단계; (S2) 상기 준비된 양극판 위에 SiO2 또는 Al2O3을 포함하는 절연체 층을 증착하는 단계; (S3) 상기 절연체 층 위에 음극 버퍼층을 증착하는 단계; (S4) 상기 음극 버퍼층 위에 음극 전극을 증착하는 단계;를 포함하는 다이오드 소자 제조방법을 제공한다.Further, the present invention provides a method for manufacturing a positive electrode plate, comprising: (S1) preparing a positive electrode plate; (S2) SiO 2 on the positive electrode plate prepared Or Al 2 O 3 ; (S3) depositing a cathode buffer layer on the insulator layer; (S4) depositing a cathode electrode on the cathode buffer layer.
상기 (S1) 단계의 양극판은 p++ 실리콘, 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 1종이 사용될 수 있다.The positive electrode plate of the step (S1) may be one selected from the group consisting of p ++ silicon, aluminum (Al), silver (Ag) and gold (Au)
상기 (S2) 단계의 절연체 층은 건식 열 산화법(dry thermal oxidation), 화학 기상 증착법(chemical vapor deposition), 원자층 증착(atomic layer deposition), 스퍼터링(sputtering)을 이용하여 증착될 수 있다.The insulator layer in step (S2) may be deposited using dry thermal oxidation, chemical vapor deposition, atomic layer deposition, or sputtering.
상기 (S3) 단계의 음극 버퍼층은 ZnO, SnZnO, SnO2, InO2, InZnO 및 InGaZnO으로 이루어진 군에서 선택되는 1종으로, 용액을 이용한 용액 공정, 스핀코팅, 화학 기상 증착법, 원자층 증착 또는 스퍼터링를 이용하여 증착될 수 있다.The cathode buffer layer in step (S3) may be one selected from the group consisting of ZnO, SnZnO, SnO 2 , InO 2 , InZnO and InGaZnO. The solution may be a solution process, a spin coating process, a chemical vapor deposition process, Can be deposited.
상기 (S4) 단계의 음극 전극은 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 1종이고, CVD 또는 PVD을 이용하여 증착될 수 있다.The cathode electrode in step S4 is one selected from the group consisting of aluminum (Al), silver (Ag), and gold (Au), and may be deposited using CVD or PVD.
또한, 본 발명은 상기 다이오드 소자 제조방법을 채용하여 제조된 다이오드 소자를 제공한다.
The present invention also provides a diode device manufactured by employing the diode device manufacturing method.
본 발명에 따른 음극 버퍼층을 구비한 다이오드 소자는 절연체의 두께 및 Bottom의 electrode에 대한 제한이 없으며, 한 방향 및 양 방향 정류를 절연체의 두께에 따라 선택적으로 제어할 수 있다.The diode device having the anode buffer layer according to the present invention has no limitation on the thickness of the insulator and the electrode of the bottom electrode, and one direction and two direction rectification can be selectively controlled according to the thickness of the insulator.
또한, 또한, 정류기 또는 스위칭 용도 등에 사용될 수 있는 다이오드로서 MIM(metal-insulator-metal) 다이오드 등의 다른 다이오드에 비해 제작이 용이하여 대량생산이 가능하고 향상된 특성 및 modify에 우수한 특성을 갖는 새로운 구조의 다이오드를 제공할 수 있다.
In addition, it is also possible to use a diode of a new structure which can be mass-produced and has excellent characteristics for modification and modification, compared with other diodes such as a metal-insulator-metal (MIM) A diode can be provided.
도 1은 MIM diode의 원리를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 MICM diode 제조과정을 보여주는 도면이다.
도 3에서 a)는 MIM의 구조 및 전류-전압 특성을 나타낸 도면이고, b)는 MICM의 구조 및 전류-전압 특성을 나타낸 도면이다.
도 4는 MIM과 MICM의 전류-전압 특성을 비교한 그래프이다.
도 5는 MICM에서 ZnO의 두께에 따른 전류-전압 특성을 비교한 그래프이다1 is a view showing the principle of an MIM diode.
2 is a view illustrating a process of fabricating a MICM diode according to an embodiment of the present invention.
3 (a) is a diagram showing the structure and current-voltage characteristics of the MIM, and FIG. 3 (b) is a diagram showing the structure and current-voltage characteristics of the MICM.
4 is a graph comparing current-voltage characteristics of MIM and MICM.
5 is a graph comparing current-voltage characteristics according to the thickness of ZnO in the MICM
이하, 본 발명을 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지 구성 또는 기능에 대한 상세한 설명은 생략할 수 있다.Hereinafter, the present invention will be described in detail. In the following description of the present invention, a detailed description of known configurations and functions will be omitted.
본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다. The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings and should be construed in accordance with the technical meanings and concepts of the present invention.
본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
The embodiments described in the present specification and the configurations shown in the drawings are preferred embodiments of the present invention and are not intended to represent all of the technical ideas of the present invention and thus various equivalents and modifications Can be.
본 발명에 따른 다이오드 소자는 양극판, 상기 양극판 상의 절연체 층, 상기 절연체 층 상의 음극 버퍼층 및 상기 음극 버퍼층 상의 음극 전극을 포함한다.The diode element according to the present invention includes a positive electrode plate, an insulator layer on the positive electrode plate, a negative electrode buffer layer on the insulator layer, and a negative electrode on the negative electrode buffer layer.
본 발명에 따른 다이오드 소자에서 상기 실리콘 기판 또는 알루미늄(Al), 은(Ag) 또는 금(Au)으로 제조된 금속 기판을 양극판으로 사용하고, 음극 전극을 음극으로 한다.In the diode device according to the present invention, the silicon substrate or a metal substrate made of aluminum (Al), silver (Ag) or gold (Au) is used as a positive electrode plate and a negative electrode is used as a negative electrode.
본 발명에 따른 다이오드 소자에서 상기 양극 기판 상의 절연체는 Al2O3 SiO2, Ta2O5, ZrO2, HfOX, LaOX 및 HfLaOX으로 이루어진 군에서 선택되는 절연물질을 사용하여 형성될 수 있고, 가장 바람직하게는 Al2O3이 사용될 수 있다.In the diode device according to the present invention, the insulator on the anode substrate may be formed using an insulating material selected from the group consisting of Al 2 O 3 SiO 2 , Ta 2 O 5 , ZrO 2 , HfO x , LaO x and HfLaO x And most preferably Al 2 O 3 can be used.
상기 양극 기판 상에 절연체 층을 형성하는 방법은, 제한되지 않고 통상적으로 사용되는 방법이 채용 될 수 있며, 예를 들어 건식 열 산화법(dry thermal oxidation), 화학 기상 증착법(chemical vapor deposition), 원자층 증착(atomic layer deposition), 스퍼터링(sputtering) 등을 사용하여 제조될 수 있다.The method of forming the insulator layer on the positive electrode substrate is not limited and a commonly used method may be employed, for example, dry thermal oxidation, chemical vapor deposition, Deposition, atomic layer deposition, sputtering, or the like.
본 발명에 따른 다이오드 소자에서 절연체 층의 두께는 10nm 이상인 경우에서 다이오드가 구동될 수 있고, 절연체 층의 두께가 200nm인 경우 구동되는 전압은 10 V ~ 100 V 이다.In the diode device according to the present invention, the diode can be driven when the thickness of the insulator layer is 10 nm or more, and the voltage to be driven is 10 V to 100 V when the thickness of the insulator layer is 200 nm.
본 발명에 따른 다이오드 소자에서 절연체 층 상에서 음극 버퍼층은 ZnO, SnZnO, SnO2, InO2, InZnO 및 InGaZnO으로 이루어진 군에서 선택된 것으로 형성될 수 있고, 가장 바람직하게는 ZnO이 사용될 수 있다.In the diode device according to the present invention, the anode buffer layer on the insulator layer may be selected from the group consisting of ZnO, SnZnO, SnO 2 , InO 2 , InZnO and InGaZnO, and most preferably ZnO.
상기 절연체 층 상에 음극 버퍼층을 형성하는 방법은 제한되어 있지 않으며 통상적인 방법을 채용하여 제조될 수 있는데, 예를 들어, 용액 공정, 화학 기상 증착법, 원자층 증착, 스퍼터링 등을 사용하여 제조되는 것이 바람직하며, 가장 바람직하게는 스퍼터링을 이용한 PVD 방법이 사용될 수 있다.The method of forming the anode buffer layer on the insulator layer is not limited and can be manufactured by employing a conventional method. For example, the cathode buffer layer may be formed by a solution process, a chemical vapor deposition process, an atomic layer deposition process, Most preferably, a PVD method using sputtering can be used.
본 발명에서 음극 버퍼층의 두께는 1.6nm 이상이 바람직하며, 더욱 바람직하게는 1.6 ~ 30nm로 제조될 수 있는데, 상기 범위에서는 동작에 영향을 미칠 수 있는 특성의 변화가 없기 때문이다.In the present invention, the thickness of the cathode buffer layer is preferably 1.6 nm or more, more preferably 1.6 to 30 nm, because there is no change in characteristics that may affect operation in the above range.
본 발명에 따른 다이오드 소자는 음극 버퍼층을 구비하여 아래와 같은 특성을 가질 수 있다.The diode device according to the present invention may have the following characteristics with a cathode buffer layer.
먼저, Reverse Bias 일 때 Effective한 절연체 층의 두께를 두껍게 해주는 역할을 한다. First, it plays a role of thickening the thickness of the effective insulation layer when the reverse bias is applied.
도 4를 살펴보면 절연체의 Break Down되는 Voltage가 MIM의 경우 7V 이상인 반면 MICM은 8V 이상에서 Break Down이 일어나게 된다 (실험예 2 참조).Referring to FIG. 4, the Breakdown voltage of the insulator is 7V or more in the case of the MIM, while the breakdown occurs in the case of the MICM in the case of 8V or more.
다음으로, 소자 정류 방향을 modify 할 수 있다.Next, the device rectification direction can be modified.
MICM 소자의 절연체 층의 두께가 10nm 이하에서는 Reverse Bias에서 Quantum Tunneling이 발생하여, MIM diode의 특성을 가진다. 다시 말해서, Positive Bias에서는 MICM diode, Negative Bias 에서는 MIM diode의 역할을 하는 것이다. 따라서, 음극 버퍼층의 두께를 제어하여 Reverse Bias에서 MIM diode의 특성을 없애 한 방향으로만 흐르는 다이오드 생산이 가능한 것이다.When the thickness of the insulator layer of the MICM device is 10 nm or less, Quantum Tunneling occurs in Reverse Bias and has characteristics of an MIM diode. In other words, MICM diode in Positive Bias and MIM diode in Negative Bias. Therefore, it is possible to produce a diode that flows only in a direction that eliminates the characteristics of the MIM diode in the reverse bias by controlling the thickness of the cathode buffer layer.
마지막으로, 공정 상 Bottom electrode의 Surface roughness를 완충해 주는 역할을 한다.Finally, it serves to buffer the surface roughness of the bottom electrode in the process.
절연체 층의 두께가 10nm 이하로 얇고, Bottom Electrode의 Roughness가 거친 경우에 음극 버퍼층을 깔아줌으로써 Bottom electrode를 Smooth 하게 만드는 역할을 한다.When the thickness of the insulator layer is thinner than 10 nm and the roughness of the bottom electrode is rough, the cathode buffer layer is laid to smooth the bottom electrode.
상술한 바와 같이 양극 기판/절연체 층/음극 버퍼층을 형성한 후 음극 버퍼층 표면에 음극 전극, 예를 들어 알루미늄(Al), 은(Ag) 또는 금(Au)을 CVD (chemical vapor deposition), PVD(Physical Vapor Deposition) 또는 열 증착하여 금속 전극을 형성하여 본 발명에 따른 다이오드 소자를 제조한다.
After forming the anode substrate / insulator layer / cathode buffer layer as described above, a cathode electrode, for example, aluminum (Al), silver (Ag) or gold (Au) is deposited on the surface of the cathode buffer layer by chemical vapor deposition (CVD) Physical Vapor Deposition) or thermal vapor deposition to form a metal electrode to produce a diode device according to the present invention.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명하기로 한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 요지에 따라 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당 업계에서 통상의 지식을 가진 자에게 있어서 자명한 것이다.
Hereinafter, the present invention will be described in more detail with reference to Examples. It is to be understood by those skilled in the art that these embodiments are only for describing the present invention in more detail and that the scope of the present invention is not limited by these embodiments in accordance with the gist of the present invention .
제조예Manufacturing example 1: One: MICMMICM diodediode 의 제조Manufacturing
먼저, p++ 실리콘 위에 건식 열 산화법에 의해 Al2O3 절연체 층을 ALD(Atomic Layer Deposition)를 이용하여 30nm 두께로 형성하였다. 다음으로, 실리콘 기판/Al2O3 절연체 층 표면에 용액 공정으로 ZnO층을 5nm 두께로 형성하였다. ZnO 용액은 0.001 mole 의 산화아연(zinc oxide) 파우더를 12 mL의 수산화 암모늄(ammonium hydroxide) 수용액에 녹여서 제작하였다. ZnO 층은 스핀코팅 방법 (3000rpm 30초)으로 박막을 만들고, 핫 플레이트에서 300 ℃로 1시간을 가열하여 제작하였다. 최종적으로, P-타입 실리콘 기판/Al2O3 절연체 층/ZnO층 표면에 알루미늄을 진공에서(10-6 torr) 열 증착하여 100 nm 두께로 금속 전극(반지름 250 micrometer의 원형모양)을 형성하여 본 발명에 따른 MICM 다이오드를 제조하였다.
First, an Al 2 O 3 insulator layer was formed on p ++ silicon by dry thermal oxidation using ALD (Atomic Layer Deposition) to a thickness of 30 nm. Next, a ZnO layer was formed to a thickness of 5 nm on the surface of the silicon substrate / Al 2 O 3 insulator layer by a solution process. The ZnO solution was prepared by dissolving 0.001 mole of zinc oxide powder in 12 mL of an aqueous solution of ammonium hydroxide. The ZnO layer was prepared by spin coating (3000 rpm for 30 seconds) and heating on a hot plate at 300 ° C for 1 hour. Finally, a P-type silicon substrate / Al 2 O 3 Aluminum was thermally deposited on the surface of the insulator layer / ZnO layer under vacuum (10 < -6 > torr) to form a metal electrode (circular shape with a radius of 250 micrometer) with a thickness of 100 nm to prepare the MICM diode according to the present invention.
제조예Manufacturing example 2: 2: MICMMICM diodediode 의 제조Manufacturing
p++ 실리콘 대신 Al 또는 Ag를 사용한 것을 제외하고 제조예 1과 동일하게 수행하였다.
except that Al or Ag was used instead of p ++ silicon.
제조예Manufacturing example 3: 3: MICMMICM diodediode 의 제조Manufacturing
절연체 층 형성 시 Al2O3 대신 SiO2을 사용한 것을 제외하고 제조예 1과 동일하게 수행하였다.
In forming the insulator layer, Al 2 O 3 The procedure of Preparation Example 1 was repeated except that SiO 2 was used instead.
비교예Comparative Example 1: One: MIMMIM diodediode 의 원리Principle of
도 1을 참고하여, MIM diode의 원리를 살펴보면, Bias를 가할 때 Energy Band의 bending이 일어나게 되고 이때 Electron이 FN tunneling을 통해서 Band를 넘어가게 된다. 이때 절연체 층의 두께가 10nm 이하에서 Quantum Tunneling이 일어나게 되는 것을 알 수 있다.
Referring to FIG. 1, the principle of the MIM diode is as follows. When Bias is applied, bending of the energy band occurs. At this time, the electrons cross the band through the FN tunneling. At this time, it can be seen that quantum tunneling occurs when the thickness of the insulator layer is 10 nm or less.
실험예Experimental Example 1: One: MIMMIM 과 and MICMMICM 의 구조와 I-V 특성 실험Structure and I-V characteristics experiment
도 3을 참고하여, MIM과 MICM의 구조 및 I-V current 특성 결과를 살펴보면, 두 소자 모두 vertically 3, 4개의 층으로 구성되어 있는 유사한 구조임을 알 수 있다. 그러나, 전류 특성을 보면 MIM의 경우 positive/negative 모두 특성 voltage 이상에서 전류가 급격하게 흐르는 특성을 나타내고 있는 것을 알 수 있으며, MICM의 경우 전류가 한 방향으로만 흐르는 것을 알 수 있다.
Referring to FIG. 3, the structure and IV current characteristics of the MIM and the MICM are similar to each other, in which the two devices are vertically composed of three or four layers. However, the current characteristics show that the current flows rapidly in both the positive and negative characteristics of the MIM. In the case of the MICM, the current flows in only one direction.
실험예Experimental Example 2: 같은 절연체 층의 조건( 2: conditions of the same insulator layer ( AlAl 22 OO 33 ) 하에서 ) MIMMIM 과 and MICMMICM 의 I-V 특성 비교Comparison of I-V Characteristics
도 4를 참고하여, 같은 절연체 층의 조건(Al2O3) 하에서 MIM과 MICM의 I-V 특성을 비교하면, Reverse Bias 에서는 절연체 층의 두께가 10nm 이기 때문 MIM과 MICM 모두 Tunneling에 의해 MIM diode 특성을 따른다. 하지만 Forward Bias 에서 MICM의 경우는 음극 버퍼층의 역할로 인해 FN Tunneling이 아니라 SCLC 메커니즘을 따르고 훨씬 더 큰 정류특성을 보여준다. 또한 음극 버퍼층의 역할로 Break down Voltage도 더 커짐을 볼 수 있다.
Referring to FIG. 4, the IV characteristics of the MIM and the MICM are compared under the same insulation layer condition (Al 2 O 3 ). Since the thickness of the insulation layer is 10 nm in the reverse bias, the MIM diode characteristics Follow. However, in Forward Bias, MICM follows the SCLC mechanism rather than FN Tunneling due to the role of the cathode buffer layer, and shows much larger rectifying characteristics. The breakdown voltage is also increased by the role of the cathode buffer layer.
실험예Experimental Example 3: 같은 절연체 층의 조건( 3: conditions of the same insulator layer ( AlAl 22 OO 33 ) 하에서 ) ZnOZnO 두께에 따른 Thickness MICMMICM 의 I-V 특성 비교Comparison of I-V Characteristics
도 5를 참고하여, 같은 절연체 층의 조건(Al2O3) 하에서 ZnO 두께에 따른 MICM의 I-V 특성을 비교하면, Cathode Buffer Layer인 ZnO 층이 두꺼워 지면서 Forward Bias 특성은 변함없으나 Reverse Bias에서 MIM current가 흐르지 않는 특성을 보이고 있다. 이는 ZnO Layer의 두께에 따라 선택적인 정류가 가능함을 보여준다.
Referring to FIG. 5, the IV characteristics of the MICM according to the ZnO thickness under the same insulator layer condition (Al 2 O 3 ) are compared with each other. As the ZnO layer, which is the cathode buffer layer, becomes thicker, Which is not shown in FIG. This shows that selective rectification is possible depending on the thickness of ZnO layer.
이상과 같이, 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. As described above, preferred embodiments of the present invention have been disclosed in the present specification and drawings, and although specific terms have been used, they have been used only in a general sense to easily describe the technical contents of the present invention and to facilitate understanding of the invention , And are not intended to limit the scope of the present invention.
여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.It is to be understood by those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.
Claims (16)
상기 양극판 상의 절연체 층;
상기 절연체 층 상의 음극 버퍼층; 및
상기 음극 버퍼층 상의 음극 전극;을 포함하는 것을 특징으로 하는 다이오드 소자.
Bipolar plate;
An insulator layer on the positive electrode plate;
An anode buffer layer on the insulator layer; And
And a cathode electrode on the cathode buffer layer.
상기 양극판은 실리콘 기판 또는 금속 기판인 것을 특징으로 하는 다이오드 소자.
The method according to claim 1,
Wherein the positive electrode plate is a silicon substrate or a metal substrate.
상기 금속 기판은 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 것을 특징으로 하는 다이오드 소자.
3. The method of claim 2,
Wherein the metal substrate is selected from the group consisting of aluminum (Al), silver (Ag), and gold (Au).
상기 절연체는 Al2O3 SiO2, Ta2O5 , ZrO2, HfOX, LaOX 및 HfLaOX으로 이루어진 군에서 선택되는 것으로 제조되는 것임을 특징으로 하는 다이오드 소자.
The method according to claim 1,
Wherein the insulator is made of a material selected from the group consisting of Al 2 O 3 SiO 2 , Ta 2 O 5 , ZrO 2 , HfO x , LaO x, and HfLaO x .
상기 절연체는 Al2O3으로 제조되는 것임을 특징으로 하는 다이오드 소자.
5. The method of claim 4,
Wherein the insulator is made of Al 2 O 3 .
상기 절연체 층의 두께는 10 ~ 200nm 인 것을 특징으로 하는 다이오드 소자.
The method according to claim 1,
Wherein the thickness of the insulator layer is 10 to 200 nm.
상기 음극 버퍼층은 ZnO, SnZnO, SnO2, InO2, InZnO 및 InGaZnO으로 이루어진 군에서 선택되는 것으로 제조되는 것임을 특징으로 하는 다이오드 소자.
The method according to claim 1,
The cathode buffer layer, characterized in that the diode element is made to be selected from the group consisting of ZnO, SnZnO, SnO 2, InO 2, InZnO and InGaZnO.
상기 음극 버퍼층은 ZnO으로 제조되는 것임을 특징으로 하는 다이오드 소자.
The method according to claim 1,
Wherein the cathode buffer layer is made of ZnO.
상기 음극 버퍼층의 두께는 1.6 ~ 30nm 인 것을 특징으로 하는 다이오드 소자.
The method according to claim 1,
Wherein the thickness of the cathode buffer layer is 1.6 to 30 nm.
상기 음극 전극은 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 것을 특징으로 하는 다이오드 소자.
The method according to claim 1,
Wherein the cathode electrode is selected from the group consisting of aluminum (Al), silver (Ag), and gold (Au).
(S2) 상기 준비된 양극판 위에 SiO2 또는 Al2O3을 포함하는 절연체 층을 증착하는 단계;
(S3) 상기 절연체 층 위에 음극 버퍼층을 증착하는 단계;
(S4) 상기 음극 버퍼층 위에 음극 전극을 증착하는 단계;를 포함하는 것을 특징으로 하는 다이오드 소자 제조방법.
(S1) preparing a positive electrode plate;
(S2) SiO 2 on the positive electrode plate prepared Or Al 2 O 3 ;
(S3) depositing a cathode buffer layer on the insulator layer;
(S4) depositing a cathode electrode on the cathode buffer layer.
상기 (S1) 단계의 양극판은 p++ 실리콘, 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 다이오드 소자 제조방법.
12. The method of claim 11,
Wherein the positive electrode plate of the step (S1) is one selected from the group consisting of p ++ silicon, aluminum (Al), silver (Ag), and gold (Au).
상기 (S2) 단계의 절연체 층은 건식 열 산화법(dry thermal oxidation), 화학 기상 증착법(chemical vapor deposition), 원자층 증착(atomic layer deposition), 스퍼터링(sputtering)을 이용하여 증착되는 것을 특징으로 하는 다이오드 소자 제조방법.
12. The method of claim 11,
The insulator layer in the step (S2) is deposited using dry thermal oxidation, chemical vapor deposition, atomic layer deposition, or sputtering. Lt; / RTI >
상기 (S3) 단계의 음극 버퍼층은 ZnO, SnZnO, SnO2, InO2, InZnO 및 InGaZnO으로 이루어진 군에서 선택되는 1종으로,
용액을 이용한 용액 공정, 스핀코팅, 화학 기상 증착법, 원자층 증착 또는 스퍼터링를 이용하여 증착되는 것을 특징으로 하는 다이오드 소자 제조방법.
12. The method of claim 11,
A cathode buffer layer of the (S3) is a step by one member selected from the group consisting of ZnO, SnZnO, SnO 2, InO 2, InZnO , and InGaZnO,
Wherein the deposition is performed using a solution process using a solution, spin coating, chemical vapor deposition, atomic layer deposition or sputtering.
상기 (S4) 단계의 음극 전극은 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어진 군에서 선택되는 1종이고,
CVD 또는 PVD을 이용하여 증착되는 것을 특징으로 하는 다이오드 소자 제조방법.
12. The method of claim 11,
The negative electrode of step (S4) is one kind selected from the group consisting of aluminum (Al), silver (Ag), and gold (Au)
CVD or < RTI ID = 0.0 > PVD. ≪ / RTI >
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150018620A KR101685063B1 (en) | 2015-02-06 | 2015-02-06 | Diode device comprising cathode buffer layer |
| PCT/KR2015/009284 WO2016036156A1 (en) | 2014-09-05 | 2015-09-03 | Diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150018620A KR101685063B1 (en) | 2015-02-06 | 2015-02-06 | Diode device comprising cathode buffer layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160097426A true KR20160097426A (en) | 2016-08-18 |
| KR101685063B1 KR101685063B1 (en) | 2016-12-21 |
Family
ID=56873969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150018620A KR101685063B1 (en) | 2014-09-05 | 2015-02-06 | Diode device comprising cathode buffer layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101685063B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110088540A (en) * | 2008-11-19 | 2011-08-03 | 마이크론 테크놀로지, 인크. | Select devices including an open volume, memory devices and systems including same, and methods for forming same |
| JP4845988B2 (en) * | 2009-03-30 | 2011-12-28 | 株式会社豊田中央研究所 | Antenna device |
-
2015
- 2015-02-06 KR KR1020150018620A patent/KR101685063B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110088540A (en) * | 2008-11-19 | 2011-08-03 | 마이크론 테크놀로지, 인크. | Select devices including an open volume, memory devices and systems including same, and methods for forming same |
| JP4845988B2 (en) * | 2009-03-30 | 2011-12-28 | 株式会社豊田中央研究所 | Antenna device |
Non-Patent Citations (2)
| Title |
|---|
| Applied Surface Science 334 (2015) 197-204 * |
| Rudraskandan Ratnadurai, "Development of a Reliable Metal-Insulator-Metal Bilayer Tunnel Junction for Wideband Detectors", Ph.D Dissertation (2012)* * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101685063B1 (en) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102100415B1 (en) | Tunneling device and method of manufacturing the same | |
| KR102156320B1 (en) | Inverter including two-dimensional material, method of manufacturing the same and logic device including inverter | |
| CN108831928B (en) | Two-dimensional semiconductor material negative capacitance field effect transistor and preparation method thereof | |
| KR101927579B1 (en) | Transition metal dichalcogenide thin film transistor and method of manufacturing the same | |
| JP6975530B2 (en) | Semiconductor devices and electrical equipment using them | |
| US20170243967A1 (en) | Electronic device including two-dimensional electron gas and method of fabricating the same | |
| US11588034B2 (en) | Field effect transistor including gate insulating layer formed of two-dimensional material | |
| TW202000580A (en) | Method of manufacturing two-dimensional material structures | |
| CN103178099A (en) | MIS type semiconductor device and production method therefor | |
| CN105874567A (en) | Silicon carbide semiconductor element production method | |
| US9318556B2 (en) | Graphene transistor having tunable barrier | |
| US20170250287A1 (en) | Buried source schottky barrier thin transistor and method of manufacture | |
| KR101610623B1 (en) | Fabrication and method of deposition p-type Tin oxide thin film and Method of fabricating transistor | |
| JP5089020B2 (en) | Semiconductor electronic devices fabricated on a substrate | |
| KR101916998B1 (en) | Pn junction diode based on transition metal dichalcogenides and metal oixde semiconductors and method of manufacturing the same | |
| Sarma et al. | Low-Cost $\hbox {MoO} _ {3}/\hbox {Al} $ Bilayer Electrode for Pentacene-Based OTFTs | |
| KR101685063B1 (en) | Diode device comprising cathode buffer layer | |
| KR102036971B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR101900045B1 (en) | Method for manufacturing transister comprising transition metal chalcogenides channel using dielectric with high dielectric constant and transister manufactured by the same | |
| KR101445568B1 (en) | Resistance switching memory device having improved non-linearity and method of the same | |
| US11329169B2 (en) | Multi-negative differential transconductance device and method of producing the same | |
| KR101665863B1 (en) | Rectifier diode and method of fabricating the same | |
| US10797149B2 (en) | Thin film transistor including high-dielectric insulating thin film and method of fabricating the same | |
| KR102163565B1 (en) | Oxide semiconductor thin film transistor | |
| CN107331607B (en) | Gallium oxide substrate field effect transistor and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191203 Year of fee payment: 4 |