KR20160079980A - In-Cell Touch Type Display Device and Method for Manufacturing the same - Google Patents

Abstract

The present invention discloses an in-cell touch type display device and a method of fabricating the same. The in-cell touch type display device of the present invention includes a substrate to define a plurality of pixel areas (P) and a plurality of touch blocks in which a portion of the pixel areas (P) is divided in one group. The in-cell touch type display device includes gate and data lines crossing each other to define each pixel area (P), a thin film transistor provided at an intersection between the gate and data lines, and an auxiliary storage electrode and a touch wire provided on the thin film transistor while interposing a first protective layer therebetween. The in-cell touch type display device includes a common electrode provided on the auxiliary storage electrode and the touch wire while interposing a second protective layer therebetween and a pixel electrode provided on the common electrode while interposing a third protective layer therebetween. Accordingly, storage capacitance can be increased and the quality of a screen image can be improved.

Description

인셀 터치 방식 표시장치 및 이의 제조방법{In-Cell Touch Type Display Device and Method for Manufacturing the same}[0001] The present invention relates to an in-cell touch-type display device and a method of manufacturing the same.

본 발명은 인셀 터치 방식 표시장치에 관한 것으로, 보다 상세하게는 화소 영역의 스토리지 커패시턴스를 증가시켜 화면 품의를 개선한 인셀 터치 방식 표시장치 및 이의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an in-cell touch-type display device, and more particularly, to an in-cell touch-type display device in which storage capacitance of a pixel region is increased to improve screen quality.

평판 표시장치(Flat Panel Display Device)의 입력 장치로서 종래에 적용되었던 마우스나 키보드를 대체하여 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린 장치가 적용되고 있다.A touch screen device has been applied in which a user can input information directly to a screen by using a finger or a pen instead of a conventional mouse or keyboard as an input device of a flat panel display device.

상기 평판 표시장치는 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기전계발광표시장치(Organic Electroluminescence Display Device) 등을 포함한다.The flat panel display device includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel, and an organic electroluminescence display device .

상기 터치 스크린 장치는 네비게이션(navigation), 산업용 단말기, 노트북 컴퓨터, 금융 자동화기기, 게임기 등과 같은 모니터; 휴대전화기, MP3, PDA, PMP, PSP, 휴대용 게임기, DMB 수신기, 태블릿 PC 등과 같은 휴대용 단말기 및 냉장고, 전자 레인지, 세탁기 등과 같은 가전제품 등에 적용되고 있으며, 누구나 쉽게 조작할 수 있는 장점으로 인해 적용이 확대되고 있다.The touch screen device may be a monitor such as navigation, an industrial terminal, a notebook computer, a financial automation device, a game machine, or the like; Portable terminals such as mobile phones, MP3 players, PDAs, PMPs, PSPs, portable game machines, DMB receivers and tablet PCs and appliances such as refrigerators, microwave ovens and washing machines. It is expanding.

종래 터치 스크린 장치는 평판 표시장치의 표시패널에 부착하는 방식으로 제조되는데, 상기 터치 스크린 장치에 터치가 이루어지면, 터치에 의해 발생하는 신호를 이용하여 터치 좌표를 계산한다.Conventionally, a touch screen device is manufactured by attaching to a display panel of a flat panel display device. When the touch screen device is touched, the touch coordinates are calculated using a signal generated by a touch.

하지만, 상기와 같이 표시패널에 별도의 터치 스크린 장치를 부착하는 구조는 표시장치의 부피를 크게 하고, 고해상도 표시패널에 적용하기 어려운 단점이 있다.However, the structure in which a separate touch screen device is attached to the display panel as described above has a disadvantage that it is difficult to apply the display device to a high-resolution display panel with a large volume of the display device.

최근에는 표시패널 내부에 터치 기능을 내장시킨 인셀 터치(In-Cell Touch) 방식 표시장치가 개발되었다.In recent years, an in-cell-touch-type display device having a built-in touch function inside a display panel has been developed.

상기 인셀 터치 방식(In-Cell Touch Type) 표시장치는 표시패널 내부에 터치배선이 추가적으로 형성되기 때문에 고해상도로 갈 수록 화소 영역의 스토리지 커패시턴스(Storage Capacitance)의 확보가 어려운 단점이 있다.The in-cell touch type display device is disadvantageous in that storage capacitance of a pixel region is difficult to secure as it goes to a high resolution because a touch wiring is additionally formed inside a display panel.

상기와 같이, 화소 영역의 스토리지 커패시턴스가 충분히 확보되지 않으면, 킥백 전압(ΔV)이 커져 화면 품위를 저하시키는 문제가 있다.
As described above, if the storage capacitance of the pixel region is not sufficiently secured, there is a problem that the kickback voltage? V becomes large and the quality of the screen is lowered.

본 발명은, 화소전극과 연결된 보조 스토리지 전극을 배치하여, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 인셀 터치 방식 표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide an in-cell touch-type display device in which an auxiliary storage electrode connected to a pixel electrode is disposed to improve storage capacitance and screen quality of a pixel region, and a manufacturing method thereof.

또한, 본 발명은, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 인셀 터치 방식 표시장치 및 이의 제조방법을 제공하는데 다른 목적이 있다.
It is another object of the present invention to provide an in-cell touch-type display device in which an auxiliary storage electrode is formed in a pixel region without adding a process and the storage capacitance is increased, and a method of manufacturing the same.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 인셀 터치 방식 표시장치는, 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 포함하고, 각 화소영역(P)을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 포함하며, 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터 상에 제1 보호층을 사이에 두고 배치된 보조 스토리지 전극 및 터치 배선을 포함하며, 상기 보조 스토리지 전극 및 터치 배선 상에 제2 보호층을 사이에 두고 배치된 공통전극을 포함하고, 상기 공통전극 상에 제3 보호층을 사이에 두고 배치된 화소전극을 포함함으로써, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.
According to an aspect of the present invention, there is provided an in-cell touch-type display device including a plurality of pixel regions, a plurality of pixel regions, A gate line and a data line intersecting each other to define each pixel region (P), and arranged in an intersecting region of the gate line and the data line And a touch wiring arranged on the thin film transistor, the auxiliary storage electrode being disposed on the thin film transistor with the first protective layer interposed therebetween, and a second protective layer interposed between the auxiliary storage electrode and the touch wiring, And a pixel electrode disposed on the common electrode with the third protective layer interposed therebetween, the increase in the storage capacitance of the pixel region and the increase in the storage capacitance There is one effect of the improvement.

또한, 본 발명의 인셀 터치 방식 표시장치 제조방법은, 다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 제공하는 단계를 포함하고, 상기 각 화소영역을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 형성하고, 상기 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 박막 트랜지스터가 형성된 기판 상에 제1 보호층과 상기 제1 보호층 상에 보조 스토리지 전극 및 터치 배선을 형성하는 단계를 포함하고, 상기 보조 스토리지 전극 및 터치 배선이 형성된 기판 상에 제2 보호층과 상기 제2 보호층 상에 공통전극을 형성하는 단계를 포함하며, 상기 공통전극이 형성된 기판 상에 제3 보호층과 상기 제3 보호층 상에 상기 화소전극을 형성하는 단계를 포함함으로써, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 효과가 있다.
A method of manufacturing an in-cell touch-type display device according to the present invention is characterized in that a plurality of pixel regions (P) are defined and a plurality of pixel regions (P) of a plurality of pixel regions Providing a substrate on which a touch block is defined, forming gate lines and data lines cross-arranged to define each pixel region, and forming a thin film transistor in an intersection region of the gate line and the data line And forming an auxiliary storage electrode and a touch wiring on the first passivation layer and the first passivation layer on the substrate on which the thin film transistor is formed, And forming a common electrode on the second passivation layer and the second passivation layer, wherein the third passivation layer and the third passivation layer are formed on the substrate on which the common electrode is formed, The auxiliary storage electrode is formed in the pixel region without adding a process, and the storage capacitance is increased.

본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 화소전극과 연결된 보조 스토리지 전극을 배치하여, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.The in-cell touch-type display device and the method of manufacturing the same according to the present invention have an effect of increasing the storage capacitance of the pixel region and improving the screen quality by disposing the auxiliary storage electrode connected to the pixel electrode.

또한, 본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 효과가 있다.
In addition, the in-cell touch-type display device and the method of manufacturing the same according to the present invention have an effect of forming an auxiliary storage electrode in a pixel region without adding a process, thereby increasing a storage capacitance.

도 1은 본 발명의 실시예에 따른 인셀 터치 방식 표시장치를 개략적으로 도시한 도면이다.
도 2는 상기 도 1에서 터치 블럭과 터치 배선의 구조를 도시한 도면이다.
도 3은 상기 도 2의 터치블럭에서 A 영역을 확대한 평면도이다.
도 4는 본 발명의 실시예에 따른 인셀 터치 방식 표시장치의 화소 단면도이다.
도 5a 및 도 5b는 본 발명에 따른 인셀 터치 방식 표시장치에 보조 스토리지 전극이 배치된 경우와 배치되지 않은 경우의 화소 커패시턴스의 특성을 비교한 도면이다.1 is a schematic view illustrating an in-cell touch display device according to an embodiment of the present invention.
FIG. 2 is a view showing a structure of a touch block and a touch wiring in FIG.
FIG. 3 is a plan view of the area A of the touch block shown in FIG. 2. FIG.
4 is a pixel cross-sectional view of an in-cell touch display device according to an embodiment of the present invention.
FIGS. 5A and 5B are diagrams comparing characteristics of pixel capacitances in the case where the auxiliary storage electrodes are arranged in the in-cell touch display device according to the present invention and in the case where the auxiliary storage electrodes are not arranged. FIG.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal posterior relationship is described by 'after', 'after', 'after', 'before', etc., 'May not be contiguous unless it is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

또한, 본 발명의 실시예는 평판 표시장치에 모두 적용할 수 있다. 여기서는 액정표시장치, 특히 프린지 필드(Fring Field Switching Mode) 액정표시장치인 경우를 중심으로 설명한다. Further, the embodiment of the present invention can be applied to both flat panel display devices. Here, the case of a liquid crystal display device, particularly a Fringe Field Switching Mode liquid crystal display device, will be mainly described.

도 1은 본 발명의 실시예에 따른 인셀 터치 방식 표시장치를 개략적으로 도시한 도면이고, 도 2는 상기 도 1에서 터치 블럭과 터치 배선의 구조를 도시한 도면이다.FIG. 1 is a schematic view illustrating an in-cell touch-type display device according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating a structure of a touch block and a touch wiring in FIG.

도 1 및 도 2를 참조하면, 본 발명에 따른 인셀 터치 방식 표시장치(100)는, 화면이 디스플레이되는 액티브영역(160)을 구비한 터치표시패널(110)과, 상기 터치표시패널(110)의 둘레를 따라 배치된 제1 및 제2 게이트 드라이버(120a, 120b), 데이터 드라이버(130) 및 먹스부(140)를 포함한다. 1 and 2, the in-line touch-type display device 100 according to the present invention includes a touch-display panel 110 having an active area 160 on which a screen is displayed, First and second gate drivers 120a and 120b, a data driver 130, and a mux portion 140 disposed along the periphery of the first gate driver 120a and the second gate driver 120b.

상기 터치표시패널(110)은 표시영역과 대응되는 액티브영역(160)과 표시영역 둘레의 비표시영역으로 구획되고, 상기 비표시영역에 제1 및 제2 게이트 드라이버(120a, 120b), 데이터 드라이버(130) 및 먹스부(140)가 배치된다.The touch display panel 110 is divided into an active region 160 corresponding to the display region and a non-display region around the display region, and the first and second gate drivers 120a and 120b, (130) and a mux portion (140) are disposed.

도면에는 도시하지 않았지만, 터치 드라이버를 상기 데이터 드라이버(130)와 함께 하나의 칩(Chip)으로 형성할 수 있다.Although not shown in the figure, the touch driver may be formed as one chip together with the data driver 130. [

상기 터치표시패널(110)은 액정표시패널 내부에 다수의 터치 블럭(TB)을 구현하여, 터치를 감지할 수 있는 인셀 터치 타입으로 형성될 수 있다.The touch display panel 110 may be formed as an insensitive touch type that can detect a touch by implementing a plurality of touch blocks (TB) in a liquid crystal display panel.

상기 데이터 드라이버(130)는 외부 시스템(미도시)에 배치된 타이밍 컨트롤 IC로부터 입력되는 영상 신호(DATA)를 프레임 단위의 디지털 영상 데이터(R, G, B)로 변환하고, 상기 디지털 영상 데이터(R, G, B)를 아날로그 데이터 전압으로 변환하여 상기 터치표시패널(110)로 공급한다.The data driver 130 converts a video signal DATA input from a timing control IC disposed in an external system (not shown) into digital video data R, G, and B for each frame, R, G, B) into an analog data voltage and supplies the analog data voltage to the touch display panel 110.

상기 제1 및 제2 게이트 드라이버(120a, 120b)는 터치표시패널(110)의 하부기판(미도시) 상에 GIP(gate in pane) 방식으로 형성될 수 있다. 다른 예로서, 게이트 드라이버는 인쇄회로기판(PCB)에 별도의 드라이버 IC가 실장된 방식으로 형성될 수도 있다. 이러한, 게이트 드라이버는 데이터 드라이버(130)로부터의 제어신호에 기초하여 터치표시패널(110)의 픽셀들 각각에 형성된 박막트랜지스터(TFT)를 구동시키기 위한 스캔 신호(게이트 구동 신호)를 생성하여 터치표시패널(110)에 공급한다.The first and second gate drivers 120a and 120b may be formed in a gate in pane (GIP) manner on a lower substrate (not shown) of the touch display panel 110. As another example, the gate driver may be formed in such a manner that a separate driver IC is mounted on a printed circuit board (PCB). The gate driver generates a scan signal (gate drive signal) for driving the thin film transistor (TFT) formed on each pixel of the touch display panel 110 based on the control signal from the data driver 130, To the panel (110).

상기 터치표시패널(110)의 액티브영역(160)에는 복수개의 화소영역(P)을 포함하고, 이들 복수개의 화소영역(P) 중 일부를 하나의 블록화하여 터치블럭(TB)으로 구획한다.The active area 160 of the touch display panel 110 includes a plurality of pixel areas P and a part of the plurality of pixel areas P is divided into blocks to be divided into touch blocks TB.

따라서, 상기 액티브영역(160)은 다시 복수개의 터치블럭(TB)들로 구분되고, 이들 각 터치블럭(TB)과 대응되도록 공통전극(180)이 형성된다. 이렇게 터치블러(TB) 별로 분리된 공통전극(180) 간에는 이들 공통전극(180)을 통해 터치 시 변화되는 커패시턴스의 로드 변화를 감지하여 센싱회로로 전달하는 터치배선(170)이 상기 공통전극(180) 하부에 배치되어 있다.Accordingly, the active area 160 is divided into a plurality of touch blocks TB, and the common electrode 180 is formed to correspond to each of the touch blocks TB. A touch wiring 170 for detecting a change in the capacitance of the capacitance that changes during touching through the common electrode 180 and transmitting the same to the sensing circuit is formed between the common electrodes 180 separated by the touch blur (TB) As shown in Fig.

또한, 상기 터치블럭(TB) 별로 분리된 공통전극(180)과 상기 터치배선(170)들은 선택적으로 연결되어 있다.In addition, the common electrode 180 separated by the touch block TB and the touch wirings 170 are selectively connected.

즉, 상기 터치배선(170)은 일례로 어느 하나의 터치블럭(TB), 제 1 터치블럭의 내에 위치하는 공통전극(180)과 터치 콘택부(C) 등을 통해 연결되는 경우 상기 제 1 터치블럭의 공통전극(180) 이외의 타 터치블럭(TB)의 공통전극(180)과는 연결되지 않는다.That is, when the touch wiring 170 is connected to one of the touch blocks TB, the common electrode 180 located within the first touch block, and the touch contact unit C, And is not connected to the common electrode 180 of the other touch block TB other than the common electrode 180 of the block.

상기 터치배선들(170)은 각각의 터치블럭(TB)에 배치된 공통전극(180)과 독립적으로 연결되어 있고, 디스플레이 구간에서는 상기 터치배선(170)을 통하여 각 화소 영역에 공통전압을 공급하고, 비디스플레이 구간에서 터치센싱 신호를 공급하여 터치 여부를 감지한다.The touch wirings 170 are independently connected to the common electrode 180 disposed in each of the touch blocks TB. In the display period, a common voltage is supplied to each pixel region through the touch wirings 170 , The touch sensing signal is supplied in the non-display period to detect whether or not the touch is made.

상기 터치배선(170)을 통하여 공급되는 터치센싱 신호는 복수의 클럭신호(CLK)일 수 있고, 사용자가 손가락을 이용하여 표시영역을 터치하게 되면, 상기 터치블럭(TB) 별로 분리 형성된 상기 공통전극(180) 간에는 터치 정전용량이 형성되며, 이때, 사용자의 터치에 따른 터치 정전용량과 기준 정전용량을 비교하여 사용자의 터치 위치를 검출할 수 있으며, 검출된 터치 위치에 따른 동작을 실시하게 된다.The touch sensing signal supplied through the touch wiring 170 may be a plurality of clock signals CLK. When a user touches the display area using a finger, Touch capacitances are formed between the touch capacitances according to the touch of the user and the reference capacitances are compared with each other to detect the touch position of the user, and operations according to the detected touch positions are performed.

이때, 상기 터치 정전용량과 기준 정전용량의 비교를 통해 사용자의 터치가 발생된 부분의 좌표를 인식하게 되며, 터치 발생 부분의 좌표에 나타나는 동작을 실시하게 된다.At this time, the coordinates of the portion where the user's touch is generated are recognized through comparison of the touch capacitance and the reference capacitance, and the operation represented by the coordinates of the touch generation portion is performed.

따라서, 본 발명의 실시예에 따른 어레이 기판을 포함하는 터치 인셀 타입 액정표시장치(100)는 화상을 표시하는 표시기간에는 상기 공통전극(180)에 공통전압을 공급하여 화상을 표시하고 있으며, 화상을 표시하지 않는 비 표시 기간에는 상기 공통전극(180)은 사용자의 터치 검출을 위한 터치전극으로 이용하고 있다.
Accordingly, the touch-in-cell type liquid crystal display device 100 including the array substrate according to the embodiment of the present invention displays an image by supplying a common voltage to the common electrode 180 during a display period for displaying an image, The common electrode 180 is used as a touch electrode for touch detection of a user.

도 3은 상기 도 2의 터치블럭에서 A 영역을 확대한 평면도이고, 도 4는 본 발명의 실시예에 따른 인셀 터치 방식 표시장치의 화소 단면도이다.FIG. 3 is an enlarged plan view of the area A of the touch block of FIG. 2, and FIG. 4 is a pixel cross-sectional view of an in-cell touch display device according to an embodiment of the present invention.

도 2과 함께 도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 인셀 터치 인셀 방식 액정표시장치는, 어레이 기판(101)에 있어서, 표시영역은 복수개의 게이트 라인(103)과 데이터 라인(230)이 교차 되어 다수의 화소영역(P)을 정의한다.3 and 4, an in-line touch in-cell type liquid crystal display device according to an embodiment of the present invention is an array substrate 101 in which a display region includes a plurality of gate lines 103, (230) are crossed to define a plurality of pixel regions (P).

또한, 상기 다수의 화소영역(P)에서 일부 화소영역들을 하나의 그룹으로 하여 다수의 터치블럭(TB)을 정의한다. Also, a plurality of touch blocks (TB) are defined by grouping some pixel regions in the plurality of pixel regions (P).

상기 게이트 라인(103)과 데이터 라인(230)의 교차 영역에는 박막 트랜지스터(TFT)가 배치되어 있고, 각 화소영역(P)에는 화소전극(260)과 공통전극(180)이 배치되어 있다.A thin film transistor TFT is disposed in a crossing region between the gate line 103 and the data line 230. A pixel electrode 260 and a common electrode 180 are disposed in each pixel region P. [

위에서 언급한 바와 같이, 상기 공통전극(180)은 터치블럭(TB) 단위로 패터닝되어 있어, 하나의 공통전극(180)은 터치블럭(TB) 내에 포함된 다수의 화소영역(P)에 공통으로 사용된다.As described above, the common electrode 180 is patterned in units of touch blocks (TB), and one common electrode 180 is common to a plurality of pixel regions P included in the touch block TB Is used.

또한, 상기 공통전극(180)은 박막 트랜지스터(TFT) 영역에서는 소정의 오픈(OP) 영역을 갖는데, 이는 박막 트랜지스터(TFT)와 공통전극(180) 사이에 형성되는 기생 캐패시턴스를 줄일기 위함이다.In addition, the common electrode 180 has a predetermined open (OP) region in the thin film transistor (TFT) region in order to reduce the parasitic capacitance formed between the thin film transistor TFT and the common electrode 180.

따라서, 상기 공통전극(180)은 하나의 터치블럭(TB) 단위로 분리되어 배치되어 있고, 화소영역(P)의 박막 트랜지스터(TFT) 영역과 대응되는 영역에는 소정의 오픈(OP) 영역을 갖는다.Therefore, the common electrodes 180 are arranged in a unit of one touch block (TB), and a predetermined open (OP) region is provided in a region corresponding to the thin film transistor (TFT) region of the pixel region P .

상기 어레이 기판(101) 상에는 버퍼층(205)이 배치되어 있고, 상기 버퍼층(205) 상에는 채널을 이루는 제1 반도체 영역(213a)과, 상기 제1 반도체 영역(213a) 양측면으로 고농도의 불순물이 도핑된 제2 반도체 영역(213b)으로 구성된 반도체층(213), 상기 반도체층(213) 상에 배치된 게이트 절연막(216), 상기 반도체층(213)과 대응되는 게이트 절연막(216) 상에 배치된 게이트 전극(220), 상기 게이트 전극(220) 상에 배치된 층간 절연막(223), 상기 제2 반도체층(213b) 영역과 제1 콘택홀(225)을 통해 전기적으로 연결된 소스 및 드레인 전극(233, 236)을 포함하는 박막 트랜지스터(TFT)가 배치된다.A buffer layer 205 is disposed on the array substrate 101. A buffer layer 205 is formed on the buffer layer 205 and includes a first semiconductor region 213a forming a channel and a second semiconductor region 213b doped with impurities at high concentration on both sides of the first semiconductor region 213a. A gate insulating film 216 disposed on the semiconductor layer 213, a gate insulating film 216 disposed on the gate insulating film 216 corresponding to the semiconductor layer 213, An interlayer insulating film 223 disposed on the gate electrode 220 and source and drain electrodes 233 and 233 electrically connected to the second semiconductor layer 213b region through the first contact hole 225. [ (TFT) including a plurality of TFTs 236 are disposed.

도면에서는 탑 게이트 구조의 박막 트랜지스터(TFT)를 도시하였지만, 바텀 게이트 박막 트랜지스터(TFT)로 구현될 수 있다.Although a thin film transistor (TFT) of a top gate structure is shown in the figure, it may be implemented as a bottom gate thin film transistor (TFT).

상기 박막 트랜지스터(TFT)가 배치된 어레이 기판(101) 상에는 제1 보호층(245)이 배치되어 있고, 상기 제1 보호층(245) 상에는 제2 보호층(281)이 배치되어 있다.A first protective layer 245 is disposed on the array substrate 101 on which the TFTs are disposed and a second protective layer 281 is disposed on the first protective layer 245.

상기 제2 보호층(281) 상에는 상기 데이터 라인(230)과 중첩되도록 터치배선(170)이 배치되어 있고, 상기 박막 트랜지스터(TFT) 영역에는 상기 제2 콘택홀243)을 통해 드레인 전극(236)과 전기적으로 접속되는 보조 스토리지 전극(270)이 배치되어 있다.A touch wiring 170 is disposed on the second passivation layer 281 so as to overlap with the data line 230. A drain electrode 236 is formed in the thin film transistor TFT region through the second contact hole 243, And an auxiliary storage electrode 270 that is electrically connected to the auxiliary storage electrode 270 are disposed.

따라서, 상기 공통전극(180)은 상기 보조 스토리지 전극(270)과 화소전극(260) 사이에 위치하게 되어, 상기 보조 스토리지 전극(270)과 공통전극(180)의 중첩 영역과 상기 공통전극(180)과 화소전극(260)의 중첩 영역에서 화소영역(P)의 스토리지 커패시턴스가 형성된다.Accordingly, the common electrode 180 is positioned between the auxiliary storage electrode 270 and the pixel electrode 260, and the overlapping area of the auxiliary storage electrode 270 and the common electrode 180 and the common electrode 180 And the pixel electrode 260 are formed in the overlapping area of the pixel region P and the pixel electrode 260. [

특히, 본 발명에서는 도 3에 도시된 바와 같이, 박막 트랜지스터(TFT) 영역과 게이트 라인(103) 영역의 일부와 중첩되도록 보조 스토리지 전극(270)을 배치하여, 화소 영역(P)에서의 스토리지 커패시턴스를 증가시킨 효과가 있다.3, the auxiliary storage electrode 270 is disposed so as to overlap with a portion of the thin film transistor (TFT) region and the gate line 103 region, so that the storage capacitance in the pixel region P Is increased.

상기 보조 스토리지 전극(270)은 CAP 영역을 따라 각 화소 영역(P)에서 소정의 전극패턴 형태로 형성되며, 이들은 공통전극(180)과 사이에서 보조 스토리지 커패시턴스를 형성한다.The auxiliary storage electrode 270 is formed in a predetermined electrode pattern shape in each pixel region P along the CAP region, and forms an auxiliary storage capacitance between the common electrode 180 and the auxiliary storage electrode 270.

이로 인하여, 종래 공통전극(180)과 화소전극(260) 사이에서만 형성되던 스토리지 커패시턴스에 상기 보조 스토리지 전극(270)에 의한 보조 스토리지 커패시턴스가 추가되여 화소 영역(P)의 스토리지 커패시턴스가 증가되어 화면 품의를 향상시킨다.Accordingly, the auxiliary storage capacitance formed by the auxiliary storage electrode 270 is added to the storage capacitance formed only between the common electrode 180 and the pixel electrode 260, so that the storage capacitance of the pixel region P is increased, .

상기 보조 스토리지 전극(270) 상에는 제3 보호층(282)이 배치되어 있고, 상기 상기 3 보호층(282) 상에는 공통전극(180)이 배치되어 있다. 상기 공통전극(180)은 위에서 설명한 바와 같이, 각 터치블럭(TB)과 대응되도록 일체로 형성되어 있지만, 각 화소영역의 박막 트랜지스터(TFT) 영역에서는 소정의 오픈(OP) 영역을 갖는다.A third protective layer 282 is disposed on the auxiliary storage electrode 270 and a common electrode 180 is disposed on the third protective layer 282. As described above, the common electrode 180 is integrally formed so as to correspond to each touch block TB, but has a predetermined open (OP) region in the thin film transistor (TFT) region of each pixel region.

상기 공통전극(180) 상에는 제4 보호층(283)이 배치되어 있고, 상기 제4 보호층(283) 상에는 화소전극(260)이 배치되어 있다. 상기 화소전극(260)은 화소영역(P)에서 복수개의 슬릿바(Slit bar) 형태로 형성되고, 제2 콘택홀(243)을 통해 보조 스토리지 전극(270)과 전기적으로 연결된다.A fourth protective layer 283 is disposed on the common electrode 180 and a pixel electrode 260 is disposed on the fourth protective layer 283. The pixel electrode 260 is formed in a plurality of slit bars in the pixel region P and is electrically connected to the auxiliary storage electrode 270 through the second contact hole 243.

즉, 본 발명에서는 박막 트랜지스터(TFT)의 드레인 전극(236), 보조 스토리지 전극(270) 및 화소전극(260)이 제2 콘택홀(243) 영역에서 전기적으로 연결되어 있다.That is, in the present invention, the drain electrode 236, the auxiliary storage electrode 270, and the pixel electrode 260 of the thin film transistor (TFT) are electrically connected in the second contact hole 243 region.

따라서, CAP 영역에서는 상기 화소전극(260)과 보조 스토리지 전극(270)이 동일한 전압을 갖고, 이들은 공통전극(180)과의 사이에서 스토리지 커패시턴스를 형성한다.Accordingly, in the CAP region, the pixel electrode 260 and the auxiliary storage electrode 270 have the same voltage, and they form a storage capacitance with the common electrode 180.

결과적으로 보조 스토리지 전극(270)은 상기 화소전극(260)을 확장 형성한 형태가 되어 상기 공통전극(180)과의 중첩 면적이 증가하는 효과를 갖는다. As a result, the auxiliary storage electrode 270 has the effect of enlarging the pixel electrode 260 and increasing the overlapping area with the common electrode 180.

이와 같이, 본 발명에서는 터치배선(170)을 형성할 때, 박막 트랜지스터(TFT) 영역에 보조 스토리지 전극(270)을 형성하여, 보조 스토리지 전극(270)과 공통전극(180)이 중첩되는 영역 만큼의 스토리지 커패시터 형성 영역을 증가시켰다.As described above, in the present invention, when the touch wiring 170 is formed, the auxiliary storage electrode 270 is formed in the thin film transistor (TFT) region, and only the area where the auxiliary storage electrode 270 and the common electrode 180 overlap The area of the storage capacitor formed in FIG.

본 발명에 따른 인셀 터치 방식 표시장치 제조방법은 다음과 같다.A method of manufacturing an in-cell touch-type display device according to the present invention is as follows.

먼저, 투명성 절연기판으로 형성된 어레이 기판(101)은 도 2에서 설명한 바와 같이, 다수의 화소영역을 구비한 표시영역과 이의 둘레에 비표시영역이 구획되고, 상기 표시영역에는 다수의 화소영역(P)을 하나의 그룹으로 다수의 터치블럭(TB)을 정의한다.2, a display region including a plurality of pixel regions and a non-display region are defined around the array substrate 101. The display region includes a plurality of pixel regions P ) Are defined as a group, and a plurality of touch blocks (TB) are defined.

도면에 도시된 바와 같이, 상기 어레이 기판(101) 상에 무기절연물질 예를 들어 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 형성하여 버퍼층(205)을 형성한다.An inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is formed on the array substrate 101 to form a buffer layer 205.

상기 버퍼층(205)은 비정질 실리콘을 폴리 실리콘으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 어레이 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. 이때, 상기 버퍼층(205)은 생략할 수 있다.When the amorphous silicon is recrystallized into polysilicon, the buffer layer 205 is formed of alkali ions such as potassium ions (K +), sodium ions (K +), and the like, which are present in the array substrate 101 due to heat generated by laser irradiation or heat treatment. Ion (Na < + >) may be generated. In order to prevent the film characteristic of the semiconductor layer made of polysilicon from being deteriorated by such an alkali ion. At this time, the buffer layer 205 may be omitted.

다음, 상기 버퍼층(205) 상에는 순수 비정질 실리콘을 증착하여 순수 비정질 실리콘층(미도시)을 형성하고, 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법, SLS(Sequential lateral Solidification) 결정화법, 열결정화법, 교번자장 결정화(Alternating Magnetic Field Crystallization : AMFC) 중 어느 하나의 결정화 공정 을 진행함으로써 상기 비정질 실리콘층(미도시)을 폴리실리콘층(미도시)으로 결정화한다.Next, a pure amorphous silicon layer (not shown) is formed on the buffer layer 205 by depositing pure amorphous silicon, and an ELA (excimer laser annealing) method using an excimer laser, a sequential lateral solidification (SLS) crystallization method, The amorphous silicon layer (not shown) is crystallized into a polysilicon layer (not shown) by performing a crystallization process of any one of AMFC and Alternating Magnetic Field Crystallization (AMFC).

이후, 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝함으로써 상기 각 화소영역(P)내의 소자영역(TrA)에 각각 순수 폴리실리콘 상태의 반도체층(213)을 형성한다.Thereafter, a mask process is performed to pattern the polysilicon layer (not shown) to form a semiconductor layer 213 of a pure polysilicon state in the device region TrA in each pixel region P, respectively.

하지만, 상기 반도체층(213)은 산화물 반도체층으로 형성될 수 있다. 즉, 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.
However, the semiconductor layer 213 may be formed of an oxide semiconductor layer. That is, it may be composed of an amorphous oxide containing at least one of indium (In), zinc (Zn), gallium (Ga), and hafnium (Hf). For example, when a Ga-In-Zn-O oxide semiconductor is formed by a sputtering process, each target formed of In2O3, Ga2O3, and ZnO may be used, or a single target of Ga-In-Zn oxide may be used. When the hf-In-Zn-O oxide semiconductor is formed by a sputtering process, each target formed of HfO 2, In 2 O 3, and ZnO may be used, or a single target of Hf-In-Zn oxide may be used.

상기 순수 폴리실리콘의 반도체층(213) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(216)을 형성한다.An inorganic insulating material such as silicon oxide (SiO 2) or silicon nitride (SiN x) is deposited on the semiconductor layer 213 of the pure polysilicon to form a gate insulating film 216.

다음, 상기 게이트 절연막(216) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합 금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.Next, a metal material such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi) A first metal layer (not shown) having a single layer or a multilayer structure is formed as a material.

이후, 상기 제 1 금속층(미도시)을 마스크 공정을 실시하여 패터닝함으로써 상기 각 반도체층(213)의 중앙부에 대응하여 게이트 전극(220)을 각각 형성하고, 동시에 상기 게이트 절연막(216) 위로 상기 화소영역(P)의 경계에 상기 소자영역(TrA)에 형성된 게이트 전극(220)과 연결되며 일 방향으로 연장하는 게이트 라인(103)을 형성한다.Thereafter, the first metal layer (not shown) is masked and patterned to form gate electrodes 220 corresponding to the central portions of the respective semiconductor layers 213, and the gate electrodes 220 are formed on the gate insulating film 216, A gate line 103 connected to the gate electrode 220 formed in the device region TrA and extending in one direction is formed at the boundary of the region P.

이때, 도면에 나타내지 않았지만, 비표시영역에는 상기 게이트 라인(103)의 일끝단과 연결된 게이트 링크라인(미도시)을 형성하고, 동시에 패드부에는 상기 게이트 링크라인(미도시)의 일끝단과 연결된 게이트 패드전극(미도시)을 형성한다.At this time, a gate link line (not shown) connected to one end of the gate line 103 is formed in the non-display region, and at the same time, the pad portion is connected to one end of the gate line (not shown) Thereby forming a gate pad electrode (not shown).

그런 다음, 상기 각 게이트 전극(220)을 블록킹 마스크로 이용하여 상기 어레이 기판(101) 전면에 불순물을 도핑함으로써 상기 반도체층(213) 중 상기 게이트 전극(220) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 반도체영역(213b)을 이루도록 하고, 블록킹됨으로써 상기 불순물의 도핑이 방지된 게이트 전극(220)에 대응하는 부분은 순수 폴리실리콘의 제 1 반도체영역(213a)을 이루도록 한다.Then, impurities are doped on the entire surface of the array substrate 101 by using the gate electrodes 220 as a blocking mask so that impurities are doped in portions of the semiconductor layer 213 located outside the gate electrode 220 And the portion corresponding to the gate electrode 220 in which the impurity is prevented from being doped is blocked to form the first semiconductor region 213a of pure polysilicon.

그런 다음, 상기 제 1 및 제 2 반도체영역(213a, 213b)으로 나뉘어진 반도체층(213) 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 전면에 층간절연막(223)을 형성 한다.Then, an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO2) is deposited on the entire surface of the semiconductor layer 213 divided into the first and second semiconductor regions 213a and 213b, An insulating film 223 is formed.

이후, 상기 층간절연막(223)을 패터닝함으로써 상기 각 반도체층(213)의 제 2 반도체영역(213b)을 각각 노출시키는 제1 콘택홀(225)을 형성한다.Then, the interlayer insulating layer 223 is patterned to form first contact holes 225 which expose the second semiconductor regions 213b of the semiconductor layers 213, respectively.

상기 제1 콘택홀(225)이 형성된 어레이 기판(101) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조의 제 2 금속층(미도시)을 형성한다.(Al), an aluminum alloy (AlNd), copper (Cu), a copper alloy, molybdenum (Mo), molybdenum (MoTi), or the like is formed on the array substrate 101 on which the first contact hole 225 is formed. And a second metal layer (not shown) having a single-layer or multi-layer structure is formed.

이후, 상기 제 2 금속층(미도시)을 패터닝함으로써 상기 제1 콘택홀(225)을 통해 상기 제 2 반도체 영역(213b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(233, 236)을 형성 한다. Thereafter, the second metal layer (not shown) is patterned to form source and drain electrodes 233 and 236 that are in contact with the second semiconductor region 213b through the first contact hole 225 and are spaced apart from each other .

동시에 상기 층간절연막(223) 상에는 상기 화소 영역(P)의 경계에 상기 박막 트랜지스터의 소스 전극(233)과 연결되며 상기 게이트 라인(103)과 교차하는 데이터 배선(230)을 형성한다.At the same time, on the interlayer insulating film 223, a data line 230 connected to the source electrode 233 of the thin film transistor and crossing the gate line 103 is formed at the boundary of the pixel region P.

또한, 비표시영역에는 상기 층간절연막(223) 위로 상기 데이터 배선(230)과 연결된 데이터 링크라인(미도시)을 형성하고, 패드부에는 상기 층간절연막(223) 위로 상기 데이터 링크라인(미도시)과 연결된 데이터 패드전극(미도시)을 형성한다.A data link line (not shown) connected to the data line 230 is formed on the interlayer insulating layer 223 in the non-display area. The data link line (not shown) is formed on the interlayer insulating layer 223, A data pad electrode (not shown) is formed.

그런 다음, 상기 어레이 기판(101)의 패드부를 제외한 영역에 절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 그 표면이 평탄한 형태를 갖는 제 1 보호층(245)을 형성한다.Then, an insulating material such as photo acryl or benzocyclobutene (BCB) is applied to a region of the array substrate 101 excluding the pads, and a first protective layer 245 having a flat surface is formed. .

그런 다음, 상기 박막 트랜지스터의 드레인 전극(236)과 대응되는 제 1 보호층(245)의 일부를 제거하여, 상기 드레인 전극(236)의 일부가 노출된 제2 콘택홀(243)을 형성한다.Then, a part of the first passivation layer 245 corresponding to the drain electrode 236 of the thin film transistor is removed to form a second contact hole 243 in which a part of the drain electrode 236 is exposed.

이후, 상기 어레이 기판(101) 상에 제2 보호층(281)을 형성하고, 상기 제2 콘택홀(243) 내에서 상기 드레인 전극(236)이 노출되도록 제2 보호층(281) 일부를 제거한다.A second passivation layer 281 is formed on the array substrate 101 and a part of the second passivation layer 281 is removed so that the drain electrode 236 is exposed in the second contact hole 243 do.

그런 다음, 상기 어레이 기판(101) 상에 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 갖는 제 3 금속층(미도시)을 형성한다.Then, one or both of a metal material such as aluminum (Al), an aluminum alloy (AlNd), copper (Cu), a copper alloy, molybdenum (Mo), and moly titanium (MoTi) is formed on the array substrate 101 A third metal layer (not shown) having a single layer or a multilayer structure is formed.

상기 제3 금속층을 마스크 공정으로 패터닝하여 상기 제2 보호층(281) 상에 터치배선(170)을 형성하고, 상기 박막 트랜지스터(TFT)와 게이트 라인(103)의 CAP 영역에는 보조 스토리지 전극(270)을 동시에 형성한다.The third metal layer is patterned by a mask process to form a touch wiring 170 on the second passivation layer 281. The auxiliary storage electrode 270 is formed in the CAP region of the TFT and the gate line 103, ) Are simultaneously formed.

상기 보조 스토리지 전극(270)은 제2 콘택홀(243) 영역에서 노출된 상기 드레인 전극(236)과 전기적으로 연결된다.The auxiliary storage electrode 270 is electrically connected to the drain electrode 236 exposed in the second contact hole 243 region.

이와 같이, 본 발명에서는 화소 영역의 스토리지 커패시턴스를 확보하기 위해 보조 스토리지 전극(270)을 형성하지만, 추가적인 공정에 의하지 않고, 종래 터치 배선(170) 형성시 함께 형성하여, 공정이 추가되지 않는 이점이 있다.As described above, in the present invention, the auxiliary storage electrode 270 is formed in order to secure the storage capacitance of the pixel region, but it is formed at the time of forming the conventional touch wiring 170, without any additional process, have.

상기와 같이, 어레이 기판(101) 상에 터치배선(170)과 보조 스토리지 전극(270)이 형성되면, 제3 보호층(282)을 어레이 기판(101) 상에 형성한다. 이때, 상기 제2 콘택홀(243) 영역에서 상기 보조 스토리지 전극(270)의 일부를 노출시킬 수 있다. 하지만, 이후 형성되는 제4 보호층(283) 형성 후, 일괄적으로 제3 및 제4 보호층(282, 283)을 제거하여 보조 스토리지 전극(270) 일부를 노출시킬 수 있다.As described above, when the touch wiring 170 and the auxiliary storage electrode 270 are formed on the array substrate 101, the third protective layer 282 is formed on the array substrate 101. At this time, a part of the auxiliary storage electrode 270 may be exposed in the second contact hole 243 region. However, after forming the fourth protective layer 283 to be formed later, the third and fourth protective layers 282 and 283 may be collectively removed to expose a part of the auxiliary storage electrode 270.

아울러, 상기 터치배선(170)이 형성된 영역에서도 공통전극(180)과 터치배선(170)을 연결하는 콘택부일 경우에는 터치배선(170)의 일부를 노출시킨다. 도 2의 A 영역일 경우에는 터치배선(170)과 공통전극(180)은 전기적으로 연결되지 않는다.When the common electrode 180 and the touch wiring 170 are connected to each other in a region where the touch wiring 170 is formed, a part of the touch wiring 170 is exposed. In the region A of FIG. 2, the touch wiring 170 and the common electrode 180 are not electrically connected.

그런 다음, 상기 제3 보호층(282) 상에 투명 도전성 물질 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 어레이 기판(101) 전면에 증착하고, 이를 패터닝함으로서 각 터치블럭(TB) 별로 이격하는 형태의 공통전극(180)을 형성 한다.Then, a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is deposited on the third protective layer 282 on the entire surface of the array substrate 101, Thereby forming the common electrode 180 separated from each other by the respective touch blocks TB.

그런 다음, 상기 어레이 기판(101) 상에 제4 보호층(283)을 형성한 다음, 제2 콘택홀(243) 영역에서 상기 보조 스토리지 전극(270)이 노출되도록 제4 보호층(283)과 제3 보호층(282)의 일부를 제거한다.A fourth passivation layer 283 is then formed on the array substrate 101 and a fourth passivation layer 283 is formed to expose the auxiliary storage electrode 270 in the second contact hole 243 region. A part of the third protective layer 282 is removed.

이후, 상기 어레이 기판(101)에 투명 도전성 물질 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 어레이 기판(101) 전면에 증착하고, 마스크 공정을 진행하여, 각 화소 영역(P)에 화소전극(260)을 형성하여 프린지 필드 액정표시장치에 사용되는 박막 트랜지스터 어레이 기판을 완성한다.Thereafter, a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is deposited on the array substrate 101 over the entire surface of the array substrate 101, A pixel electrode 260 is formed in each pixel region P to complete a thin film transistor array substrate used in a fringe field liquid crystal display device.

도면에 도시된 바와 같이, 본 발명에서는 박막 트랜지스터와 게이트 라인(103)이 형성된 영역에서 보조 스토리지 전극(270)이 형성되고, 상기 보조 스토리지 전극(270)이 화소전극(260)과 전기적으로 연결되면서 상기 공통전극(180)과 사이에 스토리지 커패시턴스를 형성한다.The auxiliary storage electrode 270 is formed in a region where the thin film transistor and the gate line 103 are formed and the auxiliary storage electrode 270 is electrically connected to the pixel electrode 260 And a storage capacitance is formed between the common electrode 180 and the common electrode 180.

따라서, 각 화소 영역(P)은 상기 화소전극(260)과 공통전극(180) 사이에 형성되는 스토리지 커패시턴스와 상기 보조 스토리지 전극(270)과 공통전극(180) 사이에 형성되는 스토리지 커패시턴스가 합해진 스토리지 커패시턴스가 형성되어, 각 화소 영역(P)의 스토리지 커패시턴스를 종래보다 높일 수 있는 효과가 있다.Each pixel region P has a storage capacitance formed between the pixel electrode 260 and the common electrode 180 and a storage capacitance formed between the auxiliary storage electrode 270 and the common electrode 180 So that the storage capacitance of each pixel region P can be made higher than the conventional one.

도 5a 및 도 5b는 본 발명에 따른 인셀 터치 방식 표시장치에 보조 스토리지 전극이 배치된 경우와 배치되지 않은 경우의 화소 커패시턴스의 특성을 비교한 도면이다.FIGS. 5A and 5B are diagrams comparing characteristics of pixel capacitances in the case where the auxiliary storage electrodes are arranged in the in-cell touch display device according to the present invention and in the case where the auxiliary storage electrodes are not arranged. FIG.

도 5a의 비교예는 종래 기술에서와 같이, 화소전극과 공통전극로만 스토리지 커패시터를 구현하는 예이고, 도 5b는 본 발명에서와 같이, 보조 스토리지 전극을 화소전극과 연결하여, 화소전극, 보조 스토리지 전극 및 공통전극 사이에서 스토리지 커패시터를 구현한 것이다.5A is an example in which a storage capacitor is implemented only as a pixel electrode and a common electrode as in the prior art, and FIG. 5B is an example in which the auxiliary storage electrode is connected to the pixel electrode, And a storage capacitor is implemented between the electrode and the common electrode.

도면에서 표시된 Cdc는 데이터 라인과 공통전극 사이의 커패시터이고, Cstg는 화소 영역(P)에서의 스토리지 커패시터이며, Cgd는 게이트 라인과 데이터 라인 사이의 교차 영역에서 형성되는 커패시터이고, Cgc는 게이트 라인과 공통전극 사이의 커패시터, Cgp는 게이트 라인과 화소전극 사이의 커패시터, Cdp는 데이터 라인과 화소전극 사이의 커패시터이다.Cstg is a storage capacitor in the pixel region P, Cgd is a capacitor formed in a crossing region between the gate line and the data line, Cgc is a capacitor formed between the gate line and the data line, A capacitor between the common electrode, Cgp is a capacitor between the gate line and the pixel electrode, and Cdp is a capacitor between the data line and the pixel electrode.

이중, 스토리지 커패시터(Cstg)의 커패시턴스 값(Value[fF])을 비교해 보면, 본 발명의 실시예에서의 스토리지 커패시턴스 값이 92.82[fF]인 반면, 비교예의 스토리지 커패시턴스 값은 78.66[fF]인 것을 볼 수 있다.In comparing the capacitance value (Value [fF]) of the storage capacitor Cstg, the storage capacitance value in the embodiment of the present invention is 92.82 [fF], while the storage capacitance value in the comparative example is 78.66 [fF] can see.

즉, 본 발명에서와 같이, 터치 배선 형성시 박막 트랜지스터와 게이트 라인 영역에 보조 스토리지 전극을 배치한 경우에 화소 영역(P)의 스토리지 커패시턴스 값이 20%이상 증가하는 것을 볼 수 있다.That is, as in the present invention, when the auxiliary storage electrode is disposed in the thin film transistor and the gate line region in the formation of the touch wiring, the storage capacitance value of the pixel region P increases by 20% or more.

이와 같이, 본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 화소전극과 연결된 보조 스토리지 전극을 배치하여, 화소 영역의 스토리지 커패시턴스 증가와 화면 품의를 개선한 효과가 있다.As described above, the in-cell touch-type display device and the method of manufacturing the same according to the present invention have the effect of increasing the storage capacitance of the pixel region and improving the screen quality by disposing the auxiliary storage electrode connected to the pixel electrode.

또한, 본 발명에 따른 인셀 터치 방식 표시장치 및 이의 제조방법은, 공정 추가 없이 화소 영역에 보조 스토리지 전극을 형성하여, 스토리지 커패시턴스를 증가시킨 효과가 있다.
In addition, the in-cell touch-type display device and the method of manufacturing the same according to the present invention have an effect of forming an auxiliary storage electrode in a pixel region without adding a process, thereby increasing a storage capacitance.

100: 인셀 터치 방식 표시장치
160: 액티브영역
110: 터치표시패널
120a: 제1 게이트 드라이버
120b: 제2 게이트 드라이버
130: 데이터 드라이버
140: 먹스부
170: 터치배선
180: 공통전극
270: 보조 스토리지 전극100: Insel-touch display device
160: Active area
110: Touch display panel
120a: a first gate driver
120b: second gate driver
130: Data driver
140: Muppets
170: Touch wiring
180: common electrode
270: auxiliary storage electrode

Claims (11)

다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판;
각 화소영역(P)을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인;
상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터;
상기 박막 트랜지스터 상에 제1 보호층을 사이에 두고 배치된 보조 스토리지 전극 및 터치 배선;
상기 보조 스토리지 전극 및 터치 배선 상에 제2 보호층을 사이에 두고 배치된 공통전극; 및
상기 공통전극 상에 제3 보호층을 사이에 두고 배치된 화소전극을 포함하는 인셀 터치 방식 표시장치.
A substrate on which a plurality of pixel regions (P) are defined and on which a plurality of touch blocks having a certain group of pixel regions (P) among the plurality of pixel regions (P) are defined;
A gate line and a data line cross-arranged to define each pixel region (P);
A thin film transistor disposed at a crossing region of the gate line and the data line;
An auxiliary storage electrode and a touch wiring disposed on the thin film transistor with a first protective layer interposed therebetween;
A common electrode disposed on the auxiliary storage electrode and the touch wiring via a second protective layer; And
And a pixel electrode disposed on the common electrode with a third protective layer interposed therebetween.
제1항에 있어서, 상기 보조 스토리지 전극, 화소전극 및 상기 박막 트랜지스터의 드레인 전극은 서로 전기적으로 연결되는 인셀 터치 방식 표시장치.
The in-cell touch display device of claim 1, wherein the auxiliary storage electrode, the pixel electrode, and the drain electrode of the thin film transistor are electrically connected to each other.
제1항에 있어서, 상기 보조 스토리지 전극은 각 화소 영역의 게이트 라인의 일부 및 박막 트랜지스터와 중첩되는 인셀 터치 방식 표시장치.
The in-cell touch-type display device according to claim 1, wherein the auxiliary storage electrode overlaps with a part of a gate line of each pixel region and a thin film transistor.
제1항에 있어서, 상기 터치 배선은 상기 데이터 라인과 중첩되는 인셀 터치 방식 표시장치.
The in-line touch-type display device according to claim 1, wherein the touch wiring overlaps the data line.
제1항에 있어서, 상기 공통전극은 상기 화소전극과 보조 스토리지 전극 사이에 위치하는 인셀 터치 방식 표시장치.
The in-line touch display device of claim 1, wherein the common electrode is located between the pixel electrode and the auxiliary storage electrode.
제1항에 있어서, 상기 공통전극은 상기 터치블럭과 대응되고, 상기 터치블럭 단위로 서로 분리된 인셀 터치 방식 표시장치.
The in-line touch type display device of claim 1, wherein the common electrodes correspond to the touch blocks, and are separated from each other by the unit of the touch block.
다수의 화소영역(P)들이 정의되고, 상기 다수의 화소영역들(P) 중 일부 화소영역들(P)을 하나의 그룹으로 하는 다수의 터치블럭이 정의된 기판을 제공하는 단계;
상기 각 화소영역을 정의하기 위해 교차 배치된 게이트 라인과 데이터 라인을 형성하고, 상기 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터가 형성된 기판 상에 제1 보호층과 상기 제1 보호층 상에 보조 스토리지 전극 및 터치 배선을 형성하는 단계;
상기 보조 스토리지 전극 및 터치 배선이 형성된 기판 상에 제2 보호층과 상기 제2 보호층 상에 공통전극을 형성하는 단계; 및
상기 공통전극이 형성된 기판 상에 제3 보호층과 상기 제3 보호층 상에 상기 화소전극을 형성하는 단계를 포함하는 인셀 터치 방식 표시장치 제조방법.
Providing a substrate on which a plurality of pixel regions (P) are defined and a plurality of touch blocks having a certain group of pixel regions (P) among the plurality of pixel regions (P) are defined;
Forming gate lines and data lines cross-arranged to define the respective pixel regions, and forming thin-film transistors at intersections of the gate lines and the data lines;
Forming a first protection layer on the substrate on which the thin film transistor is formed and an auxiliary storage electrode and a touch wiring on the first protection layer;
Forming a second protective layer and a common electrode on the second protective layer on the substrate on which the auxiliary storage electrode and the touch wiring are formed; And
And forming the pixel electrode on the third passivation layer and the third passivation layer on the substrate having the common electrode formed thereon.
제7항에 있어서, 상기 보조 스토리지 전극 및 터치 배선을 형성하는 단계는,
상기 제1 보호층 상에 콘택홀을 형성하여 상기 박막 트랜지스터의 드레인 전극 일부와 상기 보조 스토리지 전극을 전기적으로 연결하는 것을 포함하는 인셀 터치 방식 표시장치 제조방법.
8. The method of claim 7, wherein forming the auxiliary storage electrode and the touch wiring comprises:
And forming a contact hole on the first passivation layer to electrically connect a part of the drain electrode of the thin film transistor to the auxiliary storage electrode.
제7항에 있어서, 상기 보조 스토리지 전극은 각 화소 영역의 게이트 라인의 일부 및 박막 트랜지스터와 중첩되는 인셀 터치 방식 표시장치 제조방법.
8. The method of claim 7, wherein the auxiliary storage electrode overlaps with a portion of the gate line of each pixel region and the thin film transistor.
제7항에 있어서, 상기 터치 배선은 상기 데이터 라인과 중첩되는 인셀 터치 방식 표시장치 제조방법.
8. The method of claim 7, wherein the touch wiring is overlapped with the data line.
제7항에 있어서, 상기 터치 배선과 보조 스토리지 전극 형성 단계는,
상기 제1 보호층이 형성된 기판 상에 금속물질을 형성한 다음, 마스크 공정에 따라 동시에 형성하는 인셀 터치 방식 표시장치 제조방법.

The method of claim 7, wherein the forming of the touch wiring and the auxiliary storage electrode comprises:
Wherein a metal material is formed on the substrate on which the first protective layer is formed, and then the metal material is simultaneously formed according to a mask process.

Images