KR20160069369A - Display device having bridge line and method for fabricaging the same - Google Patents
Display device having bridge line and method for fabricaging the same Download PDFInfo
- Publication number
- KR20160069369A KR20160069369A KR1020140175257A KR20140175257A KR20160069369A KR 20160069369 A KR20160069369 A KR 20160069369A KR 1020140175257 A KR1020140175257 A KR 1020140175257A KR 20140175257 A KR20140175257 A KR 20140175257A KR 20160069369 A KR20160069369 A KR 20160069369A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- region
- layer
- insulating film
- contact holes
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/84—Parallel electrical configurations of multiple OLEDs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 브릿지 배선 구조를 갖는 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device having a bridge wiring structure and a method of manufacturing the same.
영상을 표시하는 표시장치에는 기판이 구비되며, 상기 기판에는 표시장치의 구동시 필요한 각종 신호 전달을 위한 배선들이 형성된다. 상기 배선들이 서로 상이한 층에 속하는 다층의 구조로 형성될 수 있다.A display device for displaying an image includes a substrate, and wirings for transmitting various signals necessary for driving the display device are formed on the substrate. The wirings may be formed in a multi-layer structure belonging to different layers from each other.
각 층의 배선 사이에는 절연막이 개시되어 서로 상이한 층에 속하는 배선은 상호간에 절연된다. 그러나, 경우에 따라 서로 다른 층에 속하는 배선이 전기적으로 연결될 필요가 있으며, 이 경우 브릿지 배선을 이용하여 서로 다른 층의 배선이 전기적으로 연결된다.Insulating films are started between the wirings of the respective layers, and wirings belonging to different layers are mutually insulated. However, in some cases, wirings belonging to different layers need to be electrically connected. In this case, wirings of different layers are electrically connected by using bridge wirings.
이러한 브릿지 배선을 갖는 종래의 브릿지 배선 구조에 대해 도 1을 참조하여 설명하면 다음과 같다.A conventional bridge wiring structure having such a bridge wiring will be described with reference to FIG.
도 1은 종래기술에 따른 브릿지 배선 구조의 개략적인 단면도이다.1 is a schematic cross-sectional view of a bridge wiring structure according to the prior art.
도 1을 참조하면, 기판(11) 상에는 제1 배선(13)이 형성되어 있으며, 상기 제1 배선(13)을 포함한 기판(11) 위에는 층간 절연막(15)이 형성되어 있다.Referring to FIG. 1, a
상기 층간 절연막(15) 상에는 제2 배선(17)이 형성되어 있으며, 상기 제2 배선(17)을 포함한 층간 절연막(15) 상에는 보호막(19)이 형성되어 있다.A
그리고, 상기 보호막(19) 및 층간 절연막 (15)에는 상기 제1 배선(13)을 노출시키는 제1 콘택홀(미도시, 도 3e의 23 참조)이 형성되어 있으며, 상기 보호막 (19)에는 상기 제2 배선 (17)을 노출시키는 제2 콘택홀(미도시, 도 3e의 21 참조)이 형성되어 있다. A first contact hole (not shown in FIG. 3E) for exposing the
상기 보호막(19) 상에는 상기 제1 콘택홀(23)을 통해 상기 제1 배선(13)과 전기적으로 연결되고, 상기 제2 콘택홀(21)을 통해서는 상기 제2 배선(17)과 전기적으로 연결되는 브릿지 배선(25)이 형성되어 있다.The
이와 같이 구성되는 브릿지 배선을 형성하는 공정들에 대해 도 2를 참조하여 간략하게 설명하면 다음과 같다.The steps of forming the bridge wiring having the above structure will be briefly described with reference to FIG.
도 2는 종래기술에 따른 브릿지 배선을 형성하는 공정 순서도들이다.Fig. 2 is a flow chart of the steps of forming a bridge wiring according to the prior art.
도 2를 참조하면, 종래기술에 따른 브릿지 배선을 형성하는 공정은, 기판상에 제1 배선을 형성하는 공정(S10)과, 상기 제1 배선을 포함한 기판 전면에 층간 절연막을 형성하는 공정(S12)과, 상기 층간 절연막 상에 제2 배선을 형성하는 공정 (S14)과, 상기 제2 배선을 포함한 층간 절연막 전면에 보호막을 형성하는 공정 (S16)과, 상기 보호막과 층간 절연막에 상기 제1 배선과 제2 배선을 각각 노출시키는 콘택홀들을 형성하는 공정(S18)과, 상기 보호막 상부에 상기 제1 콘택홀과 제2 콘택홀을 통해 상기 제1 배선과 제2 배선을 전기적으로 연결하는 브릿지 배선을 형성하는 공정(S20)으로 이루어진다.Referring to FIG. 2, the step of forming a bridge wiring according to the related art includes a step (S10) of forming a first wiring on a substrate, a step of forming an interlayer insulating film on the entire surface of the substrate including the first wiring A step (S14) of forming a second wiring on the interlayer insulating film; a step (S16) of forming a protective film on the entire surface of the interlayer insulating film including the second wiring; (S18) for exposing the first wiring and the second wiring, a step (S18) of forming contact holes for exposing the first wiring and the second wiring, (S20).
이와 같은 공정들로 이루어지는 종래기술에 따른 브릿지 배선 형성방법에 대해 도 3a 내지 3f를 참조하여 설명하면 다음과 같다.A method of forming a bridge wiring according to the related art having the above processes will be described with reference to FIGS. 3A to 3F.
도 3a 내지 3f는 종래기술에 따른 브릿지 배선 형성방법을 개략적으로 나타낸 공정 단면도들이다.3A to 3F are process sectional views schematically showing a method of forming a bridge wiring according to the prior art.
도 3a에 도시된 바와 같이, 기판(11) 상에 제1 금속층(미도시)을 증착한 후, 이를 선택적으로 패터닝하여 제1 배선(13)을 형성한다.As shown in FIG. 3A, a first metal layer (not shown) is deposited on a
이후에, 도 3b에 도시된 바와 같이, 상기 제1 배선(13)을 포함한 기판(11) 전면에 층간 절연막(15)을 증착한다.Then, as shown in FIG. 3B, an
다음으로, 도 3c에 도시된 바와 같이, 상기 층간 절연막(15)을 포함한 기판(11) 전면에 제2 금속층(미도시)을 증착한 후, 이를 선택적으로 패터닝하여 제2 배선(17)을 형성한다.Next, as shown in FIG. 3C, a second metal layer (not shown) is deposited on the entire surface of the
이후에, 도 3d에 도시된 바와 같이, 상기 제2 배선(17)을 포함한 층간 절연막(15) 전면에 보호막(19)을 형성한다.Then, as shown in FIG. 3D, a
다음으로, 도 3e에 도시된 바와 같이, 상기 보호막(19) 및 층간 절연막(15)을 선택적으로 패터닝하여, 상기 제1 배선(13)을 노출시키는 제1 콘택홀(23)과 함께, 상기 제2 배선(17)을 노출시키는 제2 콘택홀(21)을 형성한다.3E, the
이후에, 도 3f에 도시된 바와 같이, 상기 제1 콘택홀(23) 및 제2 콘택홀(21)을 포함한 보호막(19) 전면에 제3 금속층(미도시)을 증착한 후, 이를 선택적으로 패터닝하여, 상기 제1 콘택홀(23) 및 제2 콘택홀(21)을 통해 제1 배선(13)과 제2 배선(17)을 전기적으로 연결하는 브릿지 배선(25)을 형성함으로써 브릿지 배선 형성 공정을 완료한다.3F, a third metal layer (not shown) is deposited on the entire surface of the
도 4는 종래기술에 따른 브릿지 배선의 단선 구조를 개략적으로 나타낸 단면도이다.Fig. 4 is a cross-sectional view schematically showing a disconnection structure of a bridge wiring according to the prior art.
도 4의 "A"에 나타낸 바와 같이, 브릿지 배선(25)은 표시장치의 동작 중 과다한 열에 노출되어 단선될 수 있다. 예를 들어, 브릿지 배선(25) 하부의 보호막 (19)이 단차지게 형성된 경우, 상기 단차진 부분이 큰 저항을 갖게 되어 과열되기 쉽다. 따라서, 이렇게 단차진 부분이 과열되어 브릿지 배선(25)이 단선되면, 브릿지 배선(25)에 의해 연결된 상층의 배선과 하층의 배선 간에 전기적 신호의 흐름이 차단된다.As shown in "A" in FIG. 4, the
이와 같이 전기적 신호의 흐름이 차단되면 표시장치의 구동이 중단되는 문제가 발생할 수 있게 된다.If the flow of the electrical signal is interrupted, the driving of the display device may be interrupted.
또한, 브릿지 배선용 금속층의 두께는 보호막의 제1 콘택홀 및, 보호막과 층간 절연막의 제2 콘택홀의 깊이(depth) 또는 폭(width) 정도에 따라, 다양한 형태의 모양으로 생성될 수 있다.The thickness of the metal wiring layer for bridge wiring can be formed in various shapes according to the depth or the width of the first contact hole of the protective film and the second contact hole of the protective film and the interlayer insulating film.
그러나, 이와 같은 콘택홀의 형태 및 구조상의 단차 등에 의해 콘택홀의 테이퍼(taper)가 좋지 못하게 되면, 브릿지 배선이 도 4의 "A"에서와 같이 끊어질 수도 있으며, 얇은 금속층 두께로 브릿지 배선을 형성하게 된다면 배선(line) 저항도 커질 수밖에 없다.However, if the taper of the contact hole becomes poor due to the shape of the contact hole and the step difference in the structure, the bridge wiring may be broken as shown in "A" in Fig. 4 and the bridge wiring is formed with a thin metal layer thickness The resistance of the line is inevitably increased.
따라서, 브릿지 배선의 저항 균일도가 좋지 못하며, 공정 구조상의 단차에도 영향을 많이 받게 된다.Therefore, the resistance uniformity of the bridge wiring is not good, and the step difference in the process structure is also greatly affected.
그리고, 배선들에 브릿지 배선을 연결하기 위해 형성하는 콘택홀의 크기가 너무 크게 되면 증착 공정의 시간도 많이 소요될 수 있다.If the size of the contact hole formed to connect the bridge wiring to the wirings is too large, the deposition process may take a long time.
더욱이, 브릿지 배선용 금속층을 증착한 이후에 브릿지 배선 영역을 정의하기 위한 포토 공정 및 식각 공정 등이 추가로 수행되어야 하기 때문에, 그로 인해 제조 공정이 복잡해진다. Furthermore, since the photolithography process and the etching process for defining the bridge wiring region must be further performed after depositing the metal layer for bridge wiring, the manufacturing process becomes complicated.
본 발명의 목적은 배선들을 연결하는 브릿지 배선을 두껍게 형성함으로 인해 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론 개구율 및 휘도 균일도도 개선시킬 수 있는 브릿지 배선을 갖는 표시장치 및 그 제조방법을 제공함에 있다.It is an object of the present invention to provide a bridge wiring capable of improving the aperture ratio and luminance uniformity as well as improving the high-speed driving and current capability of a display device by reducing the resistance of the bridge wiring by forming a thick bridge wiring connecting the wirings And a method of manufacturing the same.
본 발명의 다른 목적은 브릿지 배선을 형성하기 위한 금속층의 마스크 포토 공정을 생략하고 하프톤 마스크 공정 및 다마신(Damascene; 상감) 기법을 이용하여 브릿지 배선을 형성할 수 있어 표시장치의 제조 공정을 단순화시킬 수 있는 브릿지 배선을 갖는 표시장치 및 그 제조방법을 제공함에 있다.Another object of the present invention is to simplify the manufacturing process of the display device by omitting the mask photo process of the metal layer for forming the bridge wiring and forming the bridge wiring by using the halftone mask process and the damascene technique And a method of manufacturing the same.
전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은, 기판상에 있는 하부 절연막을 사이에 두고 구비된 제1 배선 및 제2 배선 일부를 각각 노출시키는 제1 콘택홀과 제2 콘택홀이 구비된 상부 절연막과, 상기 제1 콘택홀 및 제2 콘택홀의 내부와 상기 콘택홀들 사이의 상부 절연막 위에 채워져 상기 제1 배선과 제2 배선을 접속시키는 브릿지 배선을 포함하는 브릿지 배선을 갖는 표시장치를 제공할 수 있다. According to an aspect of the present invention, there is provided a semiconductor device including: a first contact hole and a second contact hole for exposing a portion of a first wiring and a second wiring, respectively, And a bridge wiring including a bridge wiring which is filled in an upper insulating film between the inside of the first contact hole and the contact holes and the contact holes and connects the first wiring and the second wiring, Can be provided.
이러한 브릿지 배선을 갖는 표시장치에 있어서, 상기 제1, 2 콘택홀들 사이의 상부 절연막의 제1 영역은 상기 제1, 2 콘택홀들 외측의 상부 절연막 의 제2 영역보다 얇은 두께를 가질 수 있다.In the display device having such a bridge wiring, the first region of the upper insulating film between the first and second contact holes may have a thickness thinner than the second region of the upper insulating film outside the first and second contact holes .
이러한 브릿지 배선을 갖는 표시장치에 있어서, 상기 브릿지 배선은 상기 상부 절연막의 제2 영역의 층 높이와 동일한 층 높이를 가질 수 있다.In the display device having such a bridge wiring, the bridge wiring may have the same layer height as the layer height of the second region of the upper insulating film.
다른 측면에서, 본 발명은, 기판 상에 있으며 제1 액티브층, 제1 게이트 전극 및 제1 소스/드레인 전극으로 구성되는 제1 박막 트랜지스터와, 상기 기판 상에 있으며, 제2 액티브층, 제2 게이트 전극 및 제2 소스/드레인 전극으로 구성되는 제2 박막 트랜지스터와, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 기판 상에 있으며, 상기 제1 박막 트랜지스터의 제1 드레인 전극과 제2 박막 트랜지스터의 제2 게이트 전극을 각각 노출시키는 제1 콘택홀과 제2 콘택홀을 갖는 보호막과, 상기 제1 및 제2 콘택홀과 이들 사이의 보호막 위에 채워져 있으며, 상기 제1 드레인 전극과 제2 게이트 전극을 연결시키는 브릿지 배선를 포함하는 유기전계 발광표시장치를 제공할 수 있다.In another aspect, the present invention provides a semiconductor device comprising: a first thin film transistor on a substrate and comprising a first active layer, a first gate electrode and a first source / drain electrode; and a second thin film transistor on the substrate, A second thin film transistor having a gate electrode and a second source / drain electrode; and a second thin film transistor formed on the substrate, wherein the first thin film transistor and the second thin film transistor A protective film having a first contact hole and a second contact hole for exposing the second gate electrode, and a protection film formed between the first and second contact holes and the protective film between the first and second contact holes, An organic electroluminescent display device including a bridge wiring to be connected to the organic light emitting display device.
이러한 브릿지 배선을 갖는 유기전계 발광표시장치에 있어서, 상기 제1, 2 콘택홀들 사이의 보호막의 제1 영역은 상기 제1, 2 콘택홀들 외측의 보호막의 제2 영역보다 얇은 두께를 가질 수 있다.In the organic light emitting display device having such a bridge wiring, the first region of the protective film between the first and second contact holes may have a thickness thinner than the second region of the protective film outside the first and second contact holes have.
이러한 브릿지 배선을 갖는 유기전계 발광표시장치에 있어서, 상기 브릿지 배선은 상기 보호막의 제2 영역의 층 높이와 동일한 층 높이를 가질 수 있다.In the organic light emitting display device having such a bridge wiring, the bridge wiring may have a layer height equal to the layer height of the second region of the protective film.
또 다른 측면에서, 본 발명은, 기판상에 있는 제1 배선과 제2 배선 사이에 개재된 하부 절연막과 상기 제2 배선 위에 있는 상부 절연막을 하프톤 마스크 공정을 통해 Full-tonHalf-ton식각하여 상기 제1 배선 및 제2 배선을 각각 노출시키는 제1 콘택홀 및 제2 콘택홀을 형성하는 단계와, 상기 제1 및 제2 콘택홀 사이의 상부 절연막의 두께 일부를 식각하는 단계와, 상기 제1 및 제2 콘택홀을 포함한 상부 절연막 의 상부 에 시드 금속층을 형성한 후 상기 시드 금속층을 성장시켜 상기 제1 및 제2 콘택홀을 채우는 브릿지 금속층을 형성하는 단계와, 상기 브릿지 금속층을 평탄화시켜 상기 제1 및 제2 콘택홀을 통해 상기 제1 배선과 제2 배선을 전기적으로 연결하는 브릿지 배선을 형성하는 단계를 포함하는 브릿지 배선을 갖는 표시장치 제조방법을 제공할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: etching a lower insulating film interposed between a first wiring and a second wiring on a substrate and an upper insulating film on the second wiring by a full- Forming a first contact hole and a second contact hole for exposing the first wiring and the second wiring, respectively; etching a part of the thickness of the upper insulating film between the first and second contact holes; Forming a seed metal layer on the upper insulating film including the first contact hole and the second contact hole and growing the seed metal layer to form a bridge metal layer filling the first and second contact holes; And forming a bridge wiring electrically connecting the first wiring and the second wiring through the first contact hole and the second contact hole.
이러한 브릿지 배선을 갖는 표시장치 제조방법에 있어서, 상기 브릿지 금속층을 형성하는 단계는 상기 시드 금속층을 전기 도금법(electroplating)을 통해 성장시킴으로써 이루어질 수 있다.In the method of manufacturing a display device having such a bridge wiring, the step of forming the bridge metal layer may be performed by growing the seed metal layer through electroplating.
이러한 브릿지 배선을 갖는 표시장치 제조방법에 있어서, 상기 브릿지 금속층을 평탄화하는 단계는 CMP(Chemical Mechanical Polishing) 공정을 통해 이루어질 수 있다.In the method of manufacturing a display device having such a bridge wiring, the step of planarizing the bridge metal layer may be performed by a CMP (Chemical Mechanical Polishing) process.
본 발명은 배선들을 연결하는 브릿지 배선을 두껍게 형성함으로 인해 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.The present invention can reduce the resistance of the bridge wiring by increasing the thickness of the bridge wiring connecting the wirings, thereby improving the high-speed driving and current capability of the display device and improving the aperture ratio and luminance uniformity.
본 발명은 브릿지 배선을 형성하기 위한 금속층의 마스크 포토 공정을 생략하고도 하프톤 마스크 공정 및 다마신(Damascene; 상감) 기법을 이용하여 브릿지 배선을 형성할 수 있으므로 표시장치의 제조 공정을 단순화시킬 수 있다.Since the bridge wiring can be formed using the halftone mask process and the damascene technique even if the mask photo process for forming the metal wiring for forming the bridge wiring is omitted, the manufacturing process of the display device can be simplified have.
도 1은 종래기술에 따른 브릿지 배선 구조의 개략적인 단면도이다.
도 2는 종래기술에 따른 브릿지 배선을 형성하는 공정 순서도들이다.
도 3a 내지 3f는 종래기술에 따른 브릿지 배선 형성방법을 개략적으로 나타낸 공정 단면도들이다.
도 4는 종래기술에 따른 브릿지 배선의 단선 구조를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 구조를 나타낸 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선의 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선을 형성하는 공정 순서도들이다.
도 8a 내지 8k는 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 형성방법을 개략적으로 나타낸 공정 단면도들이다.
도 9는 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 한 화소의 개략적인 회로 구성도이다.
도 10은 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 개략적인 평면도이다.
도 11은 도 10의 ⅩⅠ- ⅩⅠ선에 따른 단면도로서, 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 개략적인 단면도이다.
도 12a 내지 12k는 본 발명의 다른 실시 예에 따른 표시장치의 브릿지 배선 형성방법을 개략적으로 나타낸 공정 단면도들이다.1 is a schematic cross-sectional view of a bridge wiring structure according to the prior art.
Fig. 2 is a flow chart of the steps of forming a bridge wiring according to the prior art.
3A to 3F are process sectional views schematically showing a method of forming a bridge wiring according to the prior art.
Fig. 4 is a cross-sectional view schematically showing a disconnection structure of a bridge wiring according to the prior art.
5 is a plan view showing a bridge wiring structure of a display device according to an embodiment of the present invention.
6 is a cross-sectional view taken along a line VI-VI in Fig. 5, and is a cross-sectional view of a bridge wiring of a display device according to an embodiment of the present invention.
FIG. 7 is a process flow chart for forming a bridge wiring of a display device according to an embodiment of the present invention.
8A to 8K are process cross-sectional views schematically showing a method of forming a bridge wiring of a display device according to an embodiment of the present invention.
9 is a schematic circuit configuration diagram of one pixel of an organic light emitting display according to another embodiment of the present invention.
10 is a schematic plan view of an organic light emitting display according to another embodiment of the present invention.
11 is a cross-sectional view taken along the line XI-XI of FIG. 10, and is a schematic cross-sectional view of an organic light emitting display device according to another embodiment of the present invention.
12A to 12K are process sectional views schematically showing a method of forming a bridge wiring of a display device according to another embodiment of the present invention.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. It should be noted that, in adding reference numerals to the constituent elements of the drawings, the same constituent elements are denoted by the same reference numerals whenever possible, even if they are shown in different drawings. In the following description of the embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.In describing the components of the invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are intended to distinguish the constituent elements from other constituent elements, and the terms do not limit the nature, order or order of the constituent elements. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected to or connected to the other component, It should be understood that an element may be "connected," "coupled," or "connected." In the same context, when an element is described as being formed on an "upper" or "lower" side of another element, the element may be formed either directly or indirectly through another element As will be understood by those skilled in the art.
도 5는 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 구조를 나타낸 평면도이다.5 is a plan view showing a bridge wiring structure of a display device according to an embodiment of the present invention.
도 6은 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 표시장치의 개략적인 단면도이다.FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5, and is a schematic cross-sectional view of a display device according to an embodiment of the present invention.
도 5를 참조하면, 기판(101) 상에는 제1 배선(103)이 형성되어 있으며, 상기 제1 배선(103)을 포함한 기판(101) 위에는 층간 절연막(105)이 형성되어 있다. Referring to FIG. 5, a
상기 층간 절연막(105) 상에는 제2 배선(107)이 형성되어 있으며, 상기 제2 배선(107)을 포함한 층간 절연막(105) 상에는 보호막(109)이 형성되어 있다. A
그리고, 상기 보호막(109) 및 층간 절연막(105)에는 상기 제1 배선(103)을 노출시키는 제1 콘택홀(미도시, 8f의 115 참조)이 형성되어 있으며, 상기 보호막 (109)에는 상기 제2 배선(107)을 노출시키는 제2 콘택홀(미도시, 도 8f의 117 참조)이 형성되어 있다. 이때, 상기 제1, 2 콘택홀들(115, 117) 사이의 보호막의 제1 영역(109a)은 상기 제1, 2 콘택홀들(115, 117) 외측의 보호막의 제2 영역 (109b)보다 얇은 두께를 갖는다. 따라서, 제1 영역(109a)을 제2 영역(109b)보다 얇게 형성함으로 인해, 상기 제1 영역(109a) 위에 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성할 수 있으므로 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.A first contact hole (not shown, refer to 115 of FIG. 8F) is formed in the
상기 보호막(109) 상에는 상기 제1 콘택홀(115)을 통해 상기 제1 배선(103)과 전기적으로 연결되고, 상기 제2 콘택홀(117)을 통해서는 상기 제2 배선(107)과 전기적으로 연결되는 브릿지 배선(121b)이 형성되어 있다. 이때, 상기 브릿지 배선(121b)은 상기 보호막의 제2 영역(109b)의 층 높이와 동일한 층 높이를 갖는다. 이로 인해, 상기 브릿지 배선(121b)과 보호막의 막 균일도가 개선됨으로 인해, 개구율 및 휘도 균일도도 개선시킬 수 있다.The
그리고, 상기 브릿지 배선(121b)은 상기 제1, 2 콘택홀들(115, 117)과, 상기 제1, 2 콘택홀들(115, 117) 사이의 보호막의 제1 영역(109a) 상에만 채워져 있다. 따라서, 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성할 수 있어 브릿지 배선의 저항을 감소시킬 수 있다.The
상기 브릿지 배선(121b)은 서로 다른 층에 있는 배선들을 연결하기 위해 사용하는 배선으로서, 브릿지 배선을 갖는 표시장치, 예를 들어 액정표시장치, 유기전계 발광표시장치, 전기영동 표시장치, 및 플라즈마 표시장치 등에 적용할 수 있다.The
따라서, 본 발명은 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성함으로 인해 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다. Accordingly, the present invention can reduce the resistance of the bridge wiring by thickening the bridge wiring connecting the wirings in different layers, thereby improving the high-speed driving and current capability of the display device, and also improving the aperture ratio and luminance uniformity .
이와 같이 구성되는 본 발명의 일 실시 예에 따른 표시장이의 브릿지 배선을 형성하는 공정들에 대해 도 7을 참조하여 설명하면 다음과 같다.The steps of forming a bridge wiring of a display area according to an embodiment of the present invention will now be described with reference to FIG.
도 7은 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선을 형성하는 공정 순서도들이다.FIG. 7 is a process flow chart for forming a bridge wiring of a display device according to an embodiment of the present invention.
도 7을 참조하면, 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 형성 공정은, 먼저 기판상에 제1 배선을 형성하는 공정(S110)과, 상기 제1 배선을 포함한 기판 전면에 층간 절연막을 형성하는 공정(S120)을 진행한다.Referring to FIG. 7, the step of forming a bridge wiring of a display device according to an embodiment of the present invention includes a step (S110) of forming a first wiring on a substrate, a step (S120).
이후에, 상기 층간 절연막 상에 제2 배선을 형성하는 공정(S130)과, 상기 제2 배선을 포함한 층간 절연막 전면에 보호막을 형성하는 공정(S140)을 진행한다.Thereafter, a step (S130) of forming a second wiring on the interlayer insulating film and a step (S140) of forming a protective film on the entire surface of the interlayer insulating film including the second wiring are performed.
다음으로, 하프톤 마스크 공정을 통해 상기 상부 절연막 상에 풀톤 영역 (full-ton region)과 하프톤 영역(half-ton region)으로 정의된 감광막 패턴을 형성하는 공정(S150)을 진행한다.Next, a step S150 of forming a photoresist pattern defined by a full-ton region and a half-ton region on the upper insulating film is performed through a halftone mask process.
이후에, 상기 감광막 패턴을 식각 마스크로 상기 상부 절연막 및 하부 절연막을 식각하여 상기 제1 배선 및 제2 배선을 각각 노출시키는 제1 콘택홀 및 제2 콘택홀을 형성하는 공정(S160)을 진행한다.Thereafter, the upper insulating film and the lower insulating film are etched using the photoresist pattern as an etching mask to form a first contact hole and a second contact hole that respectively expose the first wiring and the second wiring (S160) .
다음으로, 상기 감광막패턴의 하프톤 영역을 제거한 후 상기 제1 및 제2 콘택홀 사이의 보호막의 두께 일부를 식각하고 이어 상기 제1 및 제2 콘택홀을 포함한 보호막의 전면에 시드 금속층을 형성하는 공정(S170)을 진행한다.Next, a part of the thickness of the protective film between the first and second contact holes is etched after removing the halftone region of the photoresist pattern, and then a seed metal layer is formed on the entire surface of the protective film including the first and second contact holes The process proceeds to step S170.
이후에, 상기 시드 금속층을 성장시켜 상기 제1 및 제2 콘택홀을 채우는 브릿지 금속층을 형성하는 공정(S180)을 진행한다.Thereafter, the seed metal layer is grown to form a bridge metal layer filling the first and second contact holes (S180).
다음으로, 상기 브릿지 금속층을 평탄화(S190)한 후 상기 제1 및 제2 콘택홀을 통해 상기 제1 배선과 제2 배선을 전기적으로 연결하는 공정(S200)을 진행함으로써 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 형성 공정을 완료하게 된다.Next, the step (S200) of electrically connecting the first wiring and the second wiring through the first and second contact holes after the bridge metal layer is planarized (S190) is performed to an embodiment of the present invention The bridge wiring forming step of the display device is completed.
이와 같은 공정들로 이루어지는 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 형성방법에 대해 도 8a 내지 8k를 참조하여 구체적으로 설명하면 다음과 같다.A method of forming a bridge wiring of a display device according to an embodiment of the present invention will be described in detail with reference to FIGS. 8A to 8K.
도 8a 내지 8k는 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 형성방법을 개략적으로 나타낸 공정 단면도들이다.8A to 8K are process cross-sectional views schematically showing a method of forming a bridge wiring of a display device according to an embodiment of the present invention.
도 8a에 도시된 바와 같이, 기판(101) 상에 제1 금속층(미도시)을 증착한 후, 포토리소그래피 공정을 통해 상기 제1 금속층을 선택적으로 패터닝하여, 제1 배선(13)을 형성한다. 이때, 상기 제 1 금속층으로는 알루미늄(Al)이나 알루미늄 합금(Al alloy) 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금(Ag) 등의 은 계열 금속, 구리(Cu)나 구리 합금(Cu alloy) 등의 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금(Mo alloy) 등의 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄 (Ti)과 같은 저저항 불투명 도전물질을 이용할 수 있다.As shown in FIG. 8A, a first metal layer (not shown) is deposited on a
이후에, 도 8b에 도시된 바와 같이, 상기 제1 배선(103)을 포함한 기판(101) 전면에 층간 절연막(105)을 증착한다. 이때, 상기 층간 절연막(105)으로는 실리콘질화막 또는 실리콘산화막 등을 이용할 수 있다. 8B, an
다음으로, 도 8c에 도시된 바와 같이, 상기 층간 절연막(105)을 포함한 기판 (101) 전면에 제2 금속층(미도시)을 증착한 후, 포토리소그래피 공정을 통해 상기 제2 금속층을 선택적으로 패터닝하여, 제2 배선(107)을 형성한다. 이때, 상기 제 2 금속층으로는 알루미늄(Al)이나 알루미늄 합금(Al alloy) 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금(Ag) 등의 은 계열 금속, 구리(Cu)나 구리 합금(Cu alloy) 등의 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금(Mo alloy) 등의 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄 (Ti)과 같은 저저항 불투명 도전물질을 이용할 수 있다.Next, as shown in FIG. 8C, a second metal layer (not shown) is deposited on the entire surface of the
이후에, 도 8d에 도시된 바와 같이, 상기 제2 배선(107)을 포함한 층간 절연막(105) 전면에 보호막(109)을 형성한다. 이때, 상기 보호막(109)으로는 실리콘질화막 또는 실리콘산화막 등을 이용할 수 있다. Then, as shown in FIG. 8D, a
다음으로, 상기 보호막(109) 상부에 감광막(111)을 도포하고, 상기 감광막 (111) 상측에 회절 특성을 가진 하프톤 마스크(half-ton Mask)(113)을 배치한다. 이때, 상기 하프톤 마스크(113)는 광차단부(113a), 반투과부(113b) 및 투과부 (113c)를 포함한다.Next, a
이후에, 도 8e에 도시된 바와 같이, 상기 하프톤 마스크(113)를 이용한 포토리소그라피 공정을 통해 상기 감광막(111)을 선택적으로 패터닝하여 풀톤 영역 (full-ton region) (113a)과 하프톤 영역(half-ton region) (113b)으로 구성된 감광막패턴을 형성한다. 이때, 상기 감광막의 하프톤 영역(113b)은 풀톤 영역(113a)의 두께보다 얇은 두께를 갖는다. 이와 같이, 하프톤 마스크를 사용함으로써, 후속 공정에서 형성하는 보호막의 제1 영역의 추가적인 식각을 위해 별도의 마스크 공정이 필요없게 됨으로써 표시장치의 브릿지 배선을 제조하는 공정을 단순화시킬 수 있다.Thereafter, as shown in FIG. 8E, the
다음으로, 도 8f에 도시된 바와 같이, 상기 감광막의 풀톤 영역(113a)과 하프톤 영역(113b)을 식각 마스크로, 상기 보호막(109) 및 층간 절연막(105)을 식각함으로써, 상기 제1 배선(103)을 노출시키는 제1 콘택홀(115)과 제2 배선(107)을 노출시키는 제2 콘택홀(117)을 형성한다. 이때, 상기 제1 콘택홀(115)은 상기 층간 절연막(105)과 보호막(109) 내에 형성되며, 상기 제2 콘택홀(117)은 상기 보호막 (109) 내에 형성된다.Next, as shown in FIG. 8F, the
이후에, 도 8g에 도시된 바와 같이, 애싱(Ashing) 공정을 통해 상기 보호막의 제1 영역(109a) 위의 하프톤 영역(111b)을 식각하여, 상기 보호막의 제1 영역 (109a)을 노출시킨다. 이때, 상기 하프톤 영역(111b)의 식각시에, 상기 감광막의 풀톤 영역(111a)의 두께 일부도 함께 식각된다.Thereafter, as shown in FIG. 8G, the
다음으로, 도 8h에 도시된 바와 같이, 상기 감광막의 풀톤 영역(111a)을 식각 마스크로, 노출된 상기 보호막의 제1 영역(109a)의 두께 일부를 식각한다. 이때, 상기 보호막의 제1 영역(109a)은 상기 보호막의 제2 영역(109b)의 두께보다 얇은 두께를 갖는다. 따라서, 제1 영역(109a)을 제2 영역(109b)보다 얇게 형성함으로 인해, 상기 제1 영역(109a) 위에 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성할 수 있으므로 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.Next, as shown in FIG. 8H, a part of the thickness of the
이후에, 도 8i에 도시된 바와 같이, 상기 제1, 2 콘택홀들(115, 117)을 포함한 보호막의 제1, 2 영역(109a, 109b) 전면에 시드 금속층(121)을 형성한다. 이때, 상기 시드 금속층(121)을 형성하기 전에, 확산방지층(diffusion barrier layer) (미도시)을 형성할 수도 있다.Thereafter, a
다음으로, 도 8j에 도시된 바와 같이, 전기 도금법(electroplating)을 이용하여 상기 시드 금속층(121)을 성장시킴으로써, 상기 제1 및 제2 콘택홀들(115, 117)과 보호막의 제1 영역(109a)을 채우는 브릿지 금속층(121a)을 형성한다. 이와 같이, 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 형성하기 위해 별도의 마스크 공정없이 전기 도금법으로 브릿지 금속층을 두껍게 형성할 수 있어 브릿지 배선의 저항을 감소시킬 수 있다.Next, as shown in FIG. 8J, by growing the
이후에, 도 8k에 도시된 바와 같이, CMP(Chemical Mechanical Polishing) 공정을 통해 상기 브릿지 금속층(121a)을 평탄화시킴으로써, 상기 제1 배선(103)과 제2 배선(107)을 전기적으로 연결시켜 주는 브릿지 배선(121b)을 형성함으로써 본 발명의 일 실시 예에 따른 표시장치의 브릿지 배선 형성공정을 완료한다. 이때, 상기 CMP(Chemical Mechanical Polishing) 공정은 상기 보호막의 제2 영역(109b)이 노출될 때까지 진행한다. 이와 같이, 브릿지 배선을 형성하기 위해 브릿지 금속층의 마스크 포토 공정을 생략하고도 브릿지 배선을 형성할 수 있으므로 표시장치의 제조 공정을 단순화시킬 수 있다.Thereafter, as shown in FIG. 8K, the
따라서, 본 발명은 배선들을 연결하는 브릿지 배선을 두껍게 형성함으로 인해 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.Therefore, the present invention can reduce the resistance of the bridge wiring by increasing the thickness of the bridge wiring connecting the wirings, thereby improving the high-speed driving and current capability of the display device and improving the aperture ratio and luminance uniformity.
본 발명은 브릿지 배선을 형성하기 위한 금속층의 마스크 포토 공정을 생략하고도 하프톤 마스크 공정 및 다마신(Damascene; 상감) 기법을 이용하여 브릿지 배선을 형성할 수 있으므로 표시장치의 제조 공정을 단순화시킬 수 있다.Since the bridge wiring can be formed using the halftone mask process and the damascene technique even if the mask photo process for forming the metal wiring for forming the bridge wiring is omitted, the manufacturing process of the display device can be simplified have.
한편, 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 브릿지 배선 구조에 대해 이하에서 설명하기로 한다.Hereinafter, a bridge wiring structure of an organic light emitting display according to another embodiment of the present invention will be described.
도 9는 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 한 화소의 개략적인 회로 구성도이다.9 is a schematic circuit configuration diagram of one pixel of an organic light emitting display according to another embodiment of the present invention.
도 10은 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 개략적인 평면도이다.10 is a schematic plan view of an organic light emitting display according to another embodiment of the present invention.
도 9 및 10을 참조하면, 본 발명의 다른 실시 예에 따른 능동 매트릭스 방식의 유기전계 발광표시장치의 화소는 유기발광 다이오드(OLED), 서로 교차하는 게이트 배선(GL)과 데이터 배선(DL), 스위칭 소자(Ts), 구동 소자(Td) 및 스토리지 커패시터(Cst)를 구비한다.9 and 10, a pixel of an active matrix organic light emitting display according to another exemplary embodiment of the present invention includes an organic light emitting diode (OLED), a gate line GL and a data line DL intersecting with each other, A switching element Ts, a driving element Td, and a storage capacitor Cst.
상기 스위칭소자(Ts)는 게이트 배선(GL)으로부터의 스캔 펄스에 응답하여 턴-온(turn on) 됨으로써 자신의 소스전극과 드레인 전극 사이의 전류패스를 도통시킨다. 상기 스위칭소자(Ts)의 온-타임(On Time)기간 동안 데이터 배선(DL)으로부터의 데이터전압은 스위칭소자(Ts)의 소스전극과 드레인 전극을 경유하여 구동소자(Td)의 게이트 전극과 스토리지 커패시터(Cst)에 인가된다.The switching element Ts is turned on in response to a scan pulse from the gate line GL, thereby conducting a current path between the source electrode and the drain electrode. The data voltage from the data line DL during the on time of the switching element Ts is applied to the gate electrode of the driving element Td through the source electrode and the drain electrode of the switching element Ts, And is applied to the capacitor Cst.
상기 구동소자(Td)는 자신의 게이트 전극에 인가되는 데이터전압에 따라 상기 유기발광 다이오드(OLED)에 흐르는 전류를 제어한다. 그리고, 스토리지 커패시터(Cst)는 데이터전압과 고전위 전원전압(Vdd) 사이의 전압을 저장한 후, 한 프레임 기간 동안 일정하게 유지시킨다.The driving element Td controls a current flowing in the organic light emitting diode OLED according to a data voltage applied to its gate electrode. The storage capacitor Cst stores the voltage between the data voltage and the high potential power supply voltage Vdd, and then maintains the constant voltage for one frame period.
이와 같이 구성되는 유기전계 발광표시장치는 전류 구동을 하게 되며, 따라서 미세한 전류 값 보정을 위해 보상회로가 필요하며, 하나의 화소 내에 스위칭 소자나 구동소자 외에도 보상회로로 최소 2개 이상의 박막 트랜지스터(TFT)가 더 필요할 수도 있다.An organic light emitting display having such a structure is driven by a current. Therefore, a compensation circuit is required for a minute current value correction. In addition to a switching element and a driving element, ) May be needed.
도 11은 도 10의 ⅩⅠ- ⅩⅠ선에 따른 단면도로서, 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치의 개략적인 단면도이다.11 is a cross-sectional view taken along the line XI-XI of FIG. 10, and is a schematic cross-sectional view of an organic light emitting display device according to another embodiment of the present invention.
도 11에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치는 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(201) 위에 버퍼층(203)이 형성되고, 그 위에는 다결정 실리콘 또는 산화물 반도체로 이루어진 제1 액티브층(205) 및 제2 액티브층(206)이 형성되어 있다. 11, an organic light emitting display according to another embodiment of the present invention includes a
도면에는 도시하지 않았지만, 상기 제1 액티브층(205)은 서로 이격된 제1 소스영역(미도시)과 제1 드레인 영역(미도시) 및, 이들 사이에 있는 제1 채널영역 (미도시)으로 이루어져 있으며, 상기 제2 액티브층(206)은 서로 이격된 제2 소스영역(미도시)과 제2 드레인 영역(미도시) 및, 이들 사이에 있는 제2 채널영역(미도시)으로 이루어져 있다. Although not shown in the figure, the first
그리고, 상기 제 1 액티브층(205)과 제 2 액티브층(206) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트 절연막(207)이 형성되어 있으며, 그 위에 제 1 게이트 전극(209) 및 제2 게이트 전극(210)이 형성되어 있다. A
상기 제 1, 2 게이트 전극(209, 210)과 제 1, 2 액티브층(205, 206)을 포함한 버퍼층(203) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간 절연막(inter insulation layer)(211)이 형성되어 있다.An
그리고, 도면에는 도시하지 않았지만, 상기 층간 절연막(211)에는 상기 제1 액티브층(205)의 제1 소스영역(미도시)과 제1 드레인 영역(미도시)을 각각 노출시키는 제1 소스영역 콘택홀(미도시)과 제1 드레인 영역 콘택홀(미도시) 및, 상기 제2 액티브층(206)의 제2 소스영역(미도시)과 제2 드레인 영역(미도시)을 각각 노출시키는 제2 소스영역 콘택홀(미도시)과 제2 드레인 영역 콘택홀(미도시)이 형성되어 있다.Although not shown in the drawing, the
상기 층간 절연막(211) 상에는 상기 제1 액티브층(205)의 제1 소스영역(미도시) 및 제1 드레인 영역(미도시)과 접속되는 제1 소스전극(215a) 및 제1 드레인 전극(215b)과 함께, 상기 제2 액티브층(206)의 제2 소스영역(미도시)과 제2 드레인 영역(미도시)과 접속되는 제2 소스전극(217a) 및 제2 드레인 전극(217b)이 형성되어 있다.A
따라서, 상기 제1 액티브층(205), 제1 게이트 전극(209), 제1 소스전극(215a) 및 제1 드레인 전극(215b)은 제1 박막 트랜지스터, 즉 스위칭소자(Ts)를 구성한다. 그리고, 상기 제2 액티브층(206), 제2 게이트 전극(210), 제2 소스전극(217a) 및 제2 드레인 전극(217b)은 제2 박막 트랜지스터, 즉 구동소자(Td)를 구성한다.Accordingly, the first
그리고, 상기 제1 소스전극(215a) 및 제1 드레인 전극(215b)과, 제2 소스전극(217a) 및 제2 드레인 전극(217b)을 포함한 기판 전면에는 보호막(219)이 형성되어 있으며, 상기 보호막(219)에는 제2 게이트 전극(210) 일부를 노출시키는 제2 게이트 콘택홀(미도시; 12d의 225 참조) 및, 상기 제1 드레인 전극(215b) 일부를 노출시키는 제1 드레인 콘택홀(미도시; 12d의 227 참조)이 형성되어 있다. 이때, 상기 보호막(219) 중 콘택홀들(225, 227) 사이에 있는 제1 영역(219a)은 상기 콘택홀들(225, 227) 외측에 있는 제2 영역(219b)의 두께보다 얇은 두께를 갖는다. 따라서, 제1 영역(219a)을 제2 영역(219b)보다 얇게 형성함으로 인해, 상기 제1 영역(219a) 위에 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성할 수 있으므로 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.A
상기 보호막(219) 상에는 상기 콘택홀들(225, 227)을 통해 상기 제2 게이트 전극(210)과 제1 드레인 전극(215b)을 상호 연결시켜 주는 브릿지 배선(229b)이 형성되어 있다. 이때, 상기 브릿지 배선(229b)은 상기 콘택홀들(225, 227)을 포함한 보호막의 제1 영역(219a) 상에 채워져 있으며, 상기 보호막의 제2 영역(219b)의 층 높이와 동일한 층 높이를 갖는다. 이로 인해, 상기 브릿지 배선(229b)과 보호막의 막 균일도가 개선됨으로 인해, 개구율 및 휘도 균일도도 개선시킬 수 있다. 그리고, 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성할 수 있어 브릿지 배선의 저항을 감소시킬 수 있다.A
그리고, 상기 브릿지 배선(229b)을 포함한 보호막(219) 상부에는 평탄화막 (231)이 형성되어 있으며, 이 평탄화막(231) 내에는 상기 보호막(219)과 함께 상기 제2 드레인 전극(217b)을 노출시키는 제2 드레인 콘택홀(미도시)이 형성되어 있다.A
상기 평탄화막(231) 상에는 상기 제2 드레인 콘택홀(미도시)을 통해 상기 제2 드레인 전극(217b)과 전기적으로 연결되는 애노드전극(235)이 형성되어 있다.An
상기 평탄화막(231) 위에는 각 발광영역을 분리하여 정의해 주는 화소 정의막(237)이 형성되어 있다. 이때, 상기 화소 정의막(237)은 상기 애노드전극(235)의 가장자리부를 덮도록 형성되어 있다.A
상기 애노드전극(235) 위에는 유기발광층(239)이 형성되어 있다. 상기 유기발광층(239)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.An organic
그리고, 상기 유기발광층(239) 및 화소 정의막(237)을 포함한 기판 전면에는 캐소드전극(241)이 형성되어 있다. 이때, 상기 캐소드전극(241)은 공통 전압을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.A
따라서, 상기 애노드전극(235), 유기발광층(239) 및 캐소드전극(241)은 유기발광 다이오드(240; OLED)를 이룬다.Accordingly, the
이와 같이, 상기 애노드전극(235)은 제2 스위칭소자(Td)의 제2 드레인 전극(217b)과 연결되어 있어, 애노드전극(235)에 제2 드레인 전극(217b)으로부터 구동전압이 인가되면, 유기발광층(239)은 애노드전극(235)과 캐소드전극(241)을 통해 주입된 전자와 정공에 반응하여 소정 파장영역의 광을 발생시킨다. 즉, 화소 각각의 발광영역은 유기발광층(239)의 형성된 영역에 해당한다.The
스위칭소자(Ts) 및 구동소자(Td)와 애노드전극(235)은 포함한 복수의 화소 각각에 대응하여 형성되며, 캐소드전극(241)은 복수의 화소에 공통으로 대응하여 형성될 수 있다.The switching element Ts and the driving element Td and the
따라서, 본 발명은 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성함으로 인해 브릿지 배선의 저항을 감소시켜 유기전계 발광표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다. Therefore, the present invention can reduce the resistance of the bridge wiring by thickening the bridge wiring connecting the wirings in different layers, thereby improving the high-speed driving and current capability of the organic light emitting display, Uniformity can also be improved.
본 발명에서는 유기전계 발광표시소자 제조방법에 대해 아래에서 설명하고 있지만, 이에 한정되는 것은 아니며, 액정표시장치 제조방법, 전기영동표시장치 제조방법을 포함한 다른 표시장치 제조방법들에서도 적용 가능함을 밝혀 두기로 한다. Although the method of manufacturing an organic electroluminescence display device according to the present invention is described below, the present invention is not limited thereto, and the present invention can be applied to other display device manufacturing methods including a liquid crystal display device manufacturing method and an electrophoretic display device manufacturing method .
이와 같이 구성되는 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치 제조방법에 대해 도 12a 내지 12k를 참조하여 설명하면 다음과 같다.A method of manufacturing an organic light emitting display according to another embodiment of the present invention will now be described with reference to FIGS. 12A to 12K.
도 12a 내지 12k는 본 발명의 다른 실시 예에 따른 표시장치의 브릿지 배선 형성방법을 개략적으로 나타낸 공정 단면도들이다.12A to 12K are process sectional views schematically showing a method of forming a bridge wiring of a display device according to another embodiment of the present invention.
도 12a에 도시된 바와 같이, 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(201) 위에 버퍼층(203)을 형성한다. 이때, 상기 버퍼층(203)은 상기 기판(201) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부 층으로 침투하는 것을 차단하는 역할을 하며, 실리콘산화막으로 이루어질 수 있다.As shown in FIG. 12A, a
그리고, 도면에 도시하지 않았지만, 상기 버퍼층(203)이 형성된 기판(201) 위에 반도체 박막(미도시)을 형성한다. 상기 반도체 박막은 비정질 실리콘이나 다결정 실리콘, 또는 산화물 반도체로 형성할 수 있다.Although not shown in the figure, a semiconductor thin film (not shown) is formed on the
이때, 상기 다결정 실리콘은 기판(201) 위에 비정질 실리콘을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 반도체 박막으로 산화물 반도체를 이용하는 경우 산화물 반도체를 증착한 후에 소정의 열처리 공정을 진행할 수 있다.In this case, the polycrystalline silicon may be formed using various crystallization methods after depositing amorphous silicon on the
이후, 포토리소그래피 공정을 통해 상기 반도체 박막을 선택적으로 제거함으로써 상기 반도체 박막으로 이루어진 제 1 액티브층(205)과 제 2 액티브층(207)을 형성한다. 이때, 상기 제1 액티브층(205)과 제 2 액티브층(206)은 외부 광에 의해 박막 트랜지스터(TFT)의 특성이 영향을 받는 것을 차단하기 위해 상기 광차단막과 대응되는 영역 내에 위치하도록 형성한다.Thereafter, the semiconductor thin film is selectively removed through a photolithography process to form the first
다음으로, 상기 제 1 액티브층(205)과 제 2 액티브층(206)이 형성된 기판(101) 위에 절연막(미도시)과 제 1 금속층(미도시)을 형성한다. Next, an insulating film (not shown) and a first metal layer (not shown) are formed on the
상기 제 1 금속층은 게이트 배선을 형성하기 위해 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.The first metal layer may be formed of an aluminum-based metal such as aluminum or an aluminum alloy to form a gate wiring, a series metal such as silver or a silver alloy, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as a molybdenum or molybdenum alloy, , A low resistance opaque conductive material such as titanium can be used. However, they may have a multilayer structure including two conductive films having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop. Alternatively, the other conductive film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly ITO and IZO, such as molybdenum-based metals, chromium, titanium, tantalum, and the like.
이후, 포토리소그래피 공정을 통해 상기 절연막 및 제 1 금속층을 선택적으로 제거함으로써 상기 제1 액티브층(205)과 제2 액티브층(206) 상에 제1 게이트 전극(209) 및 제2 게이트 전극(210)을 형성한다. 즉, 상기 제1 액티브층(205) 상에는 제1 게이트 전극(209)이 위치하고, 상기 제2 액티브층(206) 상에는 제2 게이트 전극(210)이 위치한다. 이때, 상기 제 1 액티브층(205)과 제1 게이트 전극(209) 사이 및, 제 2 액티브층(206)과 제2 게이트 전극(210) 사이에는 절연막으로 이루어진 게이트 절연막(207)이 형성된다. Thereafter, the insulating film and the first metal layer are selectively removed through a photolithography process to form a
그리고, 상기 게이트 절연막(207)과 제1 게이트 전극(209) 및 제2 게이트 전극(210) 형성시에, 상기 그 아래의 제1 액티브층(205) 및 제2 액티브층(206) 각 각에는 서로 이격되는 제1, 2 소스영역(미도시)과 제1, 2 드레인 영역(미도시) 및, 이들 사이에 제1, 2 채널영역(미도시)이 정의된다. 이때, 반도체 박막으로 산화물 반도체를 이용하는 경우, 상기 절연막의 식각 시 상기 제 1, 2 액티브층(205, 206)의 노출된 소정영역이 플라즈마에 의해 도체화 되어 제1, 2 소스영역(미도시)과 제1, 2 드레인 영역(미도시)을 형성하게 된다.When the
다음으로, 상기 제 1 게이트 전극(209) 및 제2 게이트 전극(210)을 포함하는 기판(201) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간 절연막(211)을 형성한다.Next, an
이후, 포토리소그래피 공정을 통해 상기 층간 절연막(211)을 선택적으로 패터닝하여 상기 제 1 액티브층(205)의 제1 소스영역(미도시) 및 제1 드레인 영역(미도시)을 각각 노출시키는 제 1 소스 콘택홀(미도시) 및 제1 드레인 콘택홀(미도시)과, 상기 제 2 액티브층(206)의 제2 소스영역(미도시) 및 제2 드레인 영역(미도시)을 각각 노출시키는 제 2 소스 콘택홀(미도시) 및 제2 드레인 콘택홀(미도시)을 형성한다.Thereafter, the
다음으로, 도면에는 도시하지 않았지만, 상기 층간 절연막(211)이 형성된 기판(201) 전면에 제2 금속층(미도시)을 형성한 후, 포토리소그래피 공정을 통해 상기 제 2 금속층을 선택적으로 제거함으로써, 제1 소스전극(215a) 및 제1 드레인 전극(215b)과, 제2 소스전극(217a) 및 제2 드레인 전극(217b)를 각각 형성한다. Next, although not shown in the drawing, a second metal layer (not shown) is formed on the entire surface of the
이때, 상기 제1 소스전극(215a) 및 제1 드레인 전극(215b) 각 각은 제1 소스 콘택홀(미도시) 및 제1 드레인 콘택홀(미도시)을 통해 제1 소스영역(미도시) 및 제1 드레인 영역(미도시)과 전기적으로 접속하며, 상기 제2 소스전극(217a) 및 제2 드레인 전극(217b) 각 각은 제2 소스 콘택홀(미도시) 및 제2 드레인 콘택홀(미도시)을 통해 상기 제2 소스 영역(미도시) 및 제2 드레인 영역(미도시)과 전기적으로 접속하게 된다. Each of the
이후에, 도 12b에 도시된 바와 같이, 상기 제1 소스전극(215a) 및 제1 드레인 전극(215b)과, 제2 소스전극(217a) 및 제2 드레인 전극(217b)를 포함한 층간 절연막(211) 전면에 보호막(219)을 형성한다. 이때, 상기 보호막(219)으로는 실리콘질화막 또는 실리콘산화막 등을 이용할 수 있다. 12B, the
다음으로, 상기 보호막(219) 상부에 감광막(221)을 도포하고, 상기 감광막 (211) 상측에 회절 특성을 가진 하프톤 마스크(half-ton Mask)(223)을 배치한다. 이때, 상기 하프톤 마스크(223)는 광차단부(223a), 반투과부(223b) 및 투과부 (223c)를 포함한다.Next, a
이후에, 도 12c에 도시된 바와 같이, 상기 하프톤 마스크(223)를 이용한 포토리소그라피 공정을 통해 상기 감광막(221)을 선택적으로 패터닝하여 풀톤 영역 (full-ton region) (221a)과 하프톤 영역(half-ton region) (221b)으로 구성된 감광막패턴을 형성한다. 이때, 상기 감광막의 하프톤 영역(221b)은 풀톤 영역(221a)의 두께보다 얇은 두께를 갖는다. 따라서, 제1 영역(219a)을 제2 영역(219b)보다 얇게 형성함으로 인해, 상기 제1 영역(219a) 위에 서로 다른 층에 있는 배선들을 연결하는 브릿지 배선을 두껍게 형성할 수 있으므로 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.12C, the
다음으로, 도 12d에 도시된 바와 같이, 상기 감광막의 풀톤 영역(221a)과 하프톤 영역(221b)을 식각 마스크로, 상기 보호막(219) 및 층간 절연막(211)을 식각함으로써, 제1 배선, 즉 상기 제2 게이트 전극(210)을 노출시키는 제2 게이트 콘택홀(225)과, 제2 배선, 즉 상기 제1 드레인 전극(215b)을 노출시키는 제1 드레인 콘택홀(227)을 형성한다. 이때, 상기 제2 게이트 콘택홀(225)은 상기 층간 절연막 (211)과 보호막(219) 내에 형성되며, 상기 제1 드레인 콘택홀(227)은 상기 보호막 (219) 내에 형성된다.12D, the
이후에, 도 12e에 도시된 바와 같이, 애싱(Ashing) 공정을 통해 상기 보호막의 제1 영역(219a) 위의 하프톤 영역(221b)을 식각하여, 상기 보호막의 제1 영역 (219a)을 노출시킨다. 이때, 상기 하프톤 영역(221b)의 식각시에, 상기 감광막의 풀톤 영역(221a)의 두께 일부도 함께 식각된다.Thereafter, as shown in FIG. 12E, the
다음으로, 도 12f에 도시된 바와 같이, 상기 감광막의 풀톤 영역(221a)을 식각 마스크로, 노출된 상기 보호막의 제1 영역(219a)의 두께 일부를 식각한다. 이때, 상기 보호막의 제1 영역(219a)은 상기 보호막의 제2 영역(219b)의 두께보다 얇은 두께를 갖는다.Next, as shown in FIG. 12F, a part of the thickness of the
이후에, 도 12g에 도시된 바와 같이, 상기 콘택홀들(225, 227)을 포함한 보호막의 제1, 2 영역(219a, 219b) 전면에 시드 금속층(229)을 형성한다. 이때, 상기 시드 금속층(229)을 형성하기 전에, 확산방지층(diffusion barrier layer) (미도시)을 형성할 수도 있다. Thereafter, as shown in FIG. 12G, a
다음으로, 도 12h에 도시된 바와 같이, 전기 도금법(electroplating)을 이용하여 상기 시드 금속층(229)을 성장시킴으로써, 상기 콘택홀들(225, 227)과 보호막의 제1 영역(219a)을 채우는 브릿지 금속층(229a)을 형성한다.Next, as shown in FIG. 12H, by growing the
이후에, 도 12i에 도시된 바와 같이, CMP(Chemical Mechanical Polishing) 공정을 통해 상기 브릿지 금속층(229a)을 평탄화시킴으로써, 상기 제2 게이트 전극(203)과 제1 드레인 전극(215b)을 전기적으로 연결시켜 주는 브릿지 배선(229b)을 형성함으로써 본 발명의 다른 실시 예에 따른 표시장치의 브릿지 배선 형성공정을 완료한다. 이때, 상기 CMP(Chemical Mechanical Polishing) 공정은 상기 보호막의 제2 영역(219b)이 노출될 때까지 진행한다.Thereafter, as shown in FIG. 12I, the
다음으로, 도 12j에 도시된 바와 같이, 상기 브릿지 배선(229b)을 포함한 보호막(219) 상부에 유기 절연물질, 예를 들어 폴리이미드(polyimide) 또는 포토 아크릴(Photo-Acryl) 등을 이용하여 평탄화막(231)을 형성한다.Next, as shown in FIG. 12J, a
이후에, 도 4h에 도시된 바와 같이, 포토리소그래피 공정을 통해 상기 평탄화막(231)을 선택적으로 제거함으로써, 제2 드레인 전극(217b) 일부를 노출시키는 제2 드레인 콘택홀(233)을 형성한다.4H, a second
다음으로, 도면에는 도시하지 않았지만, 상기 평탄화막(231) 전면에 도전막(미도시)을 형성한 후, 포토리소그래피 공정을 통해 상기 도전막(미도시)을 선택적으로 제거함으로써, 상기 제2 드레인 콘택홀(233)을 통해 상기 제2 드레인 전극(217b)과 전기적으로 접속하는 애노드전극(235)을 형성한다. 이때, 도전막(미도시)으로 ITO 또는 IZO 등의 투명한 도전물질이나 알루미늄, 은 또는 그 합금 등의 반사성 도전물질을 사용할 수 있다. Next, a conductive film (not shown) is formed on the entire surface of the
또한, 상기 도전막(미도시)으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.As the conductive film (not shown), an aluminum-based metal such as aluminum or an aluminum alloy, a silver or silver alloy, a series metal, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as a molybdenum or molybdenum alloy, A low resistance opaque conductive material such as titanium can be used. However, they may have a multilayer structure including two conductive films having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop. Alternatively, the other conductive film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly ITO and IZO, such as molybdenum-based metals, chromium, titanium, tantalum, and the like.
이후에, 도 12k에 도시된 바와 같이, 상기 애노드전극(235)이 형성된 평탄화막(231) 위에 각 화소 영역을 정의해 주는 화소 정의막(237)을 형성한다. 이때, 상기 화소 정의막(237)은 상기 애노드전극(235) 가장자리 주변을 둑처럼 둘러싸서 상기 애노드전극(235)을 노출시키는 발광영역을 정의하며, 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 화소 정의막(237)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 화소 정의막(237)은 차광부재의 역할을 하게 된다. 그리고, 상기 개구부(230)는 발광영역으로 정의할 수 있다.Then, as shown in FIG. 12K, a
다음으로, 상기 화소 정의막(237) 사이의 애노드전극(235) 위에 유기발광층(239)을 형성한다. 이때, 상기 유기발광층(239)은 발광성의 유기물질과 같이 자발광 물질이면 어느 것으로든 형성될 수 있다.Next, an organic
이후에, 상기 유기발광층(239)과 화소 정의막 (237)을 포함한 기판(201) 전면에 캐소드전극(241)을 형성함으로써, 본 발명의 다른 실시 예에 따른 유기전계 발광표시장치 제조공정을 완료한다. 이때, 상기 캐소드전극(241)은 공통 전압을 인가받으며, 칼슘, 바륨, 마그네슘, 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 형성한다.The
다음으로, 상기 애노드전극(235), 캐소드전극(241) 및, 이들 전극(235, 241) 사이에 있는 유기발광층(239)은 유기발광 다이오드(140; OLED)를 이룬다.Next, the organic
이와 같이, 본 발명은 배선들을 연결하는 브릿지 배선을 두껍게 형성함으로 인해 브릿지 배선의 저항을 감소시켜 표시장치의 고속 구동 및 전류 능력을 개선시킬 수 있음은 물론, 개구율 및 휘도 균일도도 개선시킬 수 있다.As described above, according to the present invention, since the bridge wiring connecting the wirings is made thick, the resistance of the bridge wiring can be reduced to improve the high-speed driving and current capability of the display device, and also the aperture ratio and the luminance uniformity can be improved.
본 발명은 브릿지 배선을 형성하기 위한 금속층의 마스크 포토 공정을 생략하고도 하프톤 마스크 공정 및 다마신(Damascene; 상감) 기법을 이용하여 브릿지 배선을 형성할 수 있으므로 표시장치의 제조 공정을 단순화시킬 수 있다.Since the bridge wiring can be formed using the halftone mask process and the damascene technique even if the mask photo process for forming the metal wiring for forming the bridge wiring is omitted, the manufacturing process of the display device can be simplified have.
이상 도면을 참조하여 실시 예들을 설명하였으나 본 발명은 이에 제한되지 않는다.Although the embodiments have been described with reference to the drawings, the present invention is not limited thereto.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.It is to be understood that the terms "comprises", "comprising", or "having" as used in the foregoing description mean that the constituent element can be implanted unless specifically stated to the contrary, But should be construed as further including other elements. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used terms, such as predefined terms, should be interpreted to be consistent with the contextual meanings of the related art, and are not to be construed as ideal or overly formal, unless expressly defined to the contrary.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.
103: 제1 배선
105: 층간 절연막
107: 제2 배선
109: 보호막
121b: 브릿지 배선
103: first wiring 105: interlayer insulating film
107: second wiring 109: protective film
121b: Bridge wiring
Claims (12)
상기 기판상에 상기 하부 절연막을 사이에 두고 구비된 제1 배선 및 제2 배선;
상기 제1 배선 및 제2 배선 일부를 각각 노출시키는 제1 콘택홀과 제2 콘택홀이 구비된 상부 절연막; 및
상기 제1 콘택홀 및 제2 콘택홀의 내부와 상기 콘택홀들 사이의 상부 절연막 위에 채워져 상기 제1 배선과 제2 배선을 접속시키는 브릿지 배선을 포함하는 브릿지 배선을 갖는 표시장치.A lower insulating film provided on a substrate;
A first wiring and a second wiring provided on the substrate with the lower insulating film interposed therebetween;
An upper insulating layer having a first contact hole and a second contact hole for exposing the first wiring and a part of the second wiring, respectively; And
And a bridge wiring which is filled in an upper insulating film between the inside of the first contact hole and the second contact hole and the contact holes and connects the first wiring and the second wiring.
제1 액티브층, 제1 게이트 전극 및 제1 소스/드레인 전극으로 구성되는 제1 박막 트랜지스터;
상기 기판 상에 있으며, 제2 액티브층, 제2 게이트 전극 및 제2 소스/드레인 전극으로 구성되는 제2 박막 트랜지스터;
상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 상에 있으며, 상기 제1 드레인 전극과 제2 게이트 전극을 각각 노출시키는 제1 콘택홀과 제2 콘택홀을 갖는 보호막;
상기 제1 및 제2 콘택홀과 이들 사이의 보호막 위에 채워져 있으며, 상기 제1 드레인 전극과 제2 게이트 전극을 연결시키는 브릿지 배선;
상기 보호막 상에 있으며, 상기 제2 드레인 전극을 노출시키는 평탄화막;
상기 평탄화막 위에 있으며, 상기 제2 드레인 전극과 연결되는 제1 전극;
상기 제1 전극 위에 있는 유기발광층; 및
상기 유기발광층 상에 있는 제2 전극을 포함하는 브릿지 배선을 갖는 유기전계 발광표시장치.On a substrate;
A first thin film transistor composed of a first active layer, a first gate electrode, and a first source / drain electrode;
A second thin film transistor on the substrate, the second thin film transistor comprising a second active layer, a second gate electrode, and a second source / drain electrode;
A protective film on the first thin film transistor and the second thin film transistor, the protective film having a first contact hole and a second contact hole exposing the first drain electrode and the second gate electrode, respectively;
A bridge wiring which is filled on the first and second contact holes and a protective film between the first and second contact holes and connects the first drain electrode and the second gate electrode;
A planarization layer on the protection layer to expose the second drain electrode;
A first electrode on the planarization layer and connected to the second drain electrode;
An organic light emitting layer on the first electrode; And
And a second electrode on the organic light emitting layer.
상기 제1 배선을 포함한 기판상에 하부 절연막을 형성하는 단계;
상기 하부 절연막 상에 제2 배선을 형성하는 단계;
상기 제2 배선을 포함한 하부 절연막 상에 상부 절연막을 형성하는 단계;
상기 상부 절연막 상에 풀톤 영역(Full-ton region)과 하프톤 영역(Half-ton region)으로 정의된 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 마스크로 상기 상부 절연막 및 하부 절연막을 식각하여 상기 제1 배선 및 제2 배선을 각각 노출시키는 제1 콘택홀 및 제2 콘택홀을 형성하는 단계;
상기 감광막패턴의 하프톤 영역을 제거한 후 상기 제1 및 제2 콘택홀 사이의 상부 절연막 의 두께 일부를 식각하는 단계;
상기 제1 및 제2 콘택홀을 포함한 상부 절연막 의 상부 에 시드 금속층을 형성하는 단계;
상기 시드 금속층을 성장시켜 상기 제1 및 제2 콘택홀을 채우는 브릿지 금속층을 형성하는 단계; 및
상기 브릿지 금속층을 평탄화시켜 상기 제1 및 제2 콘택홀을 통해 상기 제1 배선과 제2 배선을 전기적으로 연결하는 브릿지 배선을 형성하는 단계를 포함하는 브릿지 배선을 갖는 표시장치 제조방법.Forming a first wiring on the substrate;
Forming a lower insulating film on the substrate including the first wiring;
Forming a second wiring on the lower insulating film;
Forming an upper insulating film on a lower insulating film including the second wiring;
Forming a photoresist pattern defined by a full-tone region and a half-tone region on the upper insulating film;
Forming a first contact hole and a second contact hole for exposing the first wiring and the second wiring, respectively, by etching the upper insulating film and the lower insulating film using the photoresist pattern as an etching mask;
Etching a part of the thickness of the upper insulating film between the first and second contact holes after removing the halftone region of the photoresist pattern;
Forming a seed metal layer on the upper insulating film including the first and second contact holes;
Growing a seed metal layer to form a bridge metal layer filling the first and second contact holes; And
And forming a bridge wiring electrically connecting the first wiring and the second wiring through the first and second contact holes by planarizing the bridge metal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140175257A KR102345132B1 (en) | 2014-12-08 | 2014-12-08 | Display device having bridge line and method for fabricaging the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140175257A KR102345132B1 (en) | 2014-12-08 | 2014-12-08 | Display device having bridge line and method for fabricaging the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160069369A true KR20160069369A (en) | 2016-06-16 |
| KR102345132B1 KR102345132B1 (en) | 2021-12-29 |
Family
ID=56354876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140175257A KR102345132B1 (en) | 2014-12-08 | 2014-12-08 | Display device having bridge line and method for fabricaging the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102345132B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190029121A (en) * | 2017-09-12 | 2019-03-20 | 엘지디스플레이 주식회사 | Thin film transistor and organic light emitting display device comprising the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076684A (en) * | 2000-01-27 | 2001-08-16 | 박종섭 | Method for manufacturing of semiconductor device |
| KR20040048039A (en) * | 2002-12-02 | 2004-06-07 | 주식회사 하이닉스반도체 | Method of manufacturing a semiconductor device |
| KR20080085411A (en) * | 2007-03-20 | 2008-09-24 | 삼성전자주식회사 | Organic light emitting display panel and method for manufacturing the same |
| KR20080101440A (en) * | 2007-05-18 | 2008-11-21 | 주식회사 동부하이텍 | Method for fabricating a metal pad |
| KR20110092068A (en) * | 2010-02-08 | 2011-08-17 | 삼성모바일디스플레이주식회사 | Organic light emitting display device and manufacturing method thereof |
| KR20130017342A (en) * | 2011-08-10 | 2013-02-20 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
| KR101736319B1 (en) * | 2010-12-14 | 2017-05-17 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
-
2014
- 2014-12-08 KR KR1020140175257A patent/KR102345132B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076684A (en) * | 2000-01-27 | 2001-08-16 | 박종섭 | Method for manufacturing of semiconductor device |
| KR20040048039A (en) * | 2002-12-02 | 2004-06-07 | 주식회사 하이닉스반도체 | Method of manufacturing a semiconductor device |
| KR20080085411A (en) * | 2007-03-20 | 2008-09-24 | 삼성전자주식회사 | Organic light emitting display panel and method for manufacturing the same |
| KR20080101440A (en) * | 2007-05-18 | 2008-11-21 | 주식회사 동부하이텍 | Method for fabricating a metal pad |
| KR20110092068A (en) * | 2010-02-08 | 2011-08-17 | 삼성모바일디스플레이주식회사 | Organic light emitting display device and manufacturing method thereof |
| KR101736319B1 (en) * | 2010-12-14 | 2017-05-17 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
| KR20130017342A (en) * | 2011-08-10 | 2013-02-20 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190029121A (en) * | 2017-09-12 | 2019-03-20 | 엘지디스플레이 주식회사 | Thin film transistor and organic light emitting display device comprising the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102345132B1 (en) | 2021-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102137392B1 (en) | Display apparatus and method for manufacturing the same | |
| KR102458907B1 (en) | Organic light emitting display and method of fabricating the same | |
| US8354677B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR102009854B1 (en) | Method of fabricating organic light emitting diode display device | |
| JP2006066917A (en) | Organic light emitting display unit and method of manufacturing it | |
| EP3188243B1 (en) | Organic light emitting display device and method of fabricating the same | |
| KR101338021B1 (en) | Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof | |
| CN110289270B (en) | Array substrate, manufacturing method thereof and display device | |
| CN108807547B (en) | Thin film transistor and preparation method thereof, array substrate and preparation method thereof | |
| KR20160015433A (en) | Organic light emitting display device | |
| US20120126233A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US20070012926A1 (en) | Display device with reduced number of wires and manufacturing method thereof | |
| US20080006827A1 (en) | Making thin film transistors on display panels | |
| KR20010062476A (en) | Thin film semiconductor device, display device and method of manufacturing the same | |
| KR102454085B1 (en) | Display device and method for fabricaging the same | |
| KR20150011868A (en) | Organic light emiiting diode device and method of fabricating the same | |
| US9954015B2 (en) | Method of manufacturing thin film transistor array substrate | |
| KR101518318B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR102037406B1 (en) | Display device and method of manufacturing the same | |
| KR102345132B1 (en) | Display device having bridge line and method for fabricaging the same | |
| KR101261601B1 (en) | Organic light emitting diode display | |
| KR20080102664A (en) | Display device | |
| KR20200020327A (en) | Substrate for display and display including the same | |
| KR20150075733A (en) | Thin film transistor and flat panel display device having the same | |
| CN115643774A (en) | OLED display panel, preparation method thereof and display terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |