KR20160059315A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20160059315A
KR20160059315A KR1020140161042A KR20140161042A KR20160059315A KR 20160059315 A KR20160059315 A KR 20160059315A KR 1020140161042 A KR1020140161042 A KR 1020140161042A KR 20140161042 A KR20140161042 A KR 20140161042A KR 20160059315 A KR20160059315 A KR 20160059315A
Authority
KR
South Korea
Prior art keywords
driving circuit
liquid crystal
array substrate
region
display area
Prior art date
Application number
KR1020140161042A
Other languages
Korean (ko)
Other versions
KR102200403B1 (en
Inventor
김원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140161042A priority Critical patent/KR102200403B1/en
Publication of KR20160059315A publication Critical patent/KR20160059315A/en
Application granted granted Critical
Publication of KR102200403B1 publication Critical patent/KR102200403B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

Provided is a liquid crystal display device which forms at least one electrostatic protection pattern in a liquid crystal panel to prevent damage of an element due to static electricity. The liquid crystal display device comprises: a first substrate having a display region, a non-display region, and a driving circuit region installed therein; a first protection pattern installed in the non-display region between the display region and the driving circuit region; and a second protection pattern installed in the driving circuit region.

Description

액정표시장치{Liquid crystal display}[0001] Liquid crystal display [0002]

본 발명은 액정표시장치에 관한 것으로, 특히 액정패널에 하나 이상의 정전기 보호패턴을 형성하여 제조 공정에서 발생되는 정전기에 의한 파손을 방지할 수 있는 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display capable of preventing at least one static electricity protection pattern from being formed on a liquid crystal panel,

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(Liquid Crystal Display), 플라즈마 표시장치(Plasma Display Panel), 유기발광표시장치(Organic Light Emitting diode Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.BACKGROUND ART [0002] As an information society has developed, demand for a display device has been increasing in various forms. In response to this demand, a liquid crystal display, a plasma display panel, an organic light emitting display diode display) have been studied, some of which have already been used as display devices in various devices.

그 중에, 현재 화질이 우수하고, 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 널리 사용되고 있다. In particular, a liquid crystal display device is widely used as a substitute for CRT (Cathode Ray Tube) for use in a portable image display device because of its excellent image quality, light weight, thinness, and low power consumption.

도 1은 종래의 액정표시장치의 액정패널의 단면을 나타내는 도면이고, 도 2는 액정패널의 제조 순서도이다.FIG. 1 is a sectional view of a liquid crystal panel of a conventional liquid crystal display device, and FIG. 2 is a manufacturing process of a liquid crystal panel.

도 1 및 도 2에 도시된 바와 같이, 종래의 액정표시장치는 액정패널(1)을 포함한다. 액정패널(1)은 어레이기판(10), 컬러필터기판(20) 및 액정층(30)으로 구성되며, 표시영역(A/A) 및 비표시영역(N/A)으로 구분된다. As shown in Figs. 1 and 2, a conventional liquid crystal display device includes a liquid crystal panel 1. Fig. The liquid crystal panel 1 is composed of an array substrate 10, a color filter substrate 20 and a liquid crystal layer 30 and is divided into a display area A / A and a non-display area N / A.

어레이기판(10)의 표시영역(A/A)에는 박막트랜지스터(TFT)가 형성된다. 박막트랜지스터(TFT)는 제1기판(11) 상에 형성된 게이트전극(12a), 반도체층(13), 소스전극(14a) 및 드레인전극(14b)을 포함한다. 또한, 게이트전극(12a)과 반도체층(13) 사이에는 게이트절연막(15)이 형성되고, 소스전극(14a) 및 드레인전극(14b) 상에는 층간절연막(16)이 형성된다. 층간절연막(16) 상에는 콘택홀(미도시)을 통해 드레인전극(14b)과 연결되는 화소전극(17)이 형성된다. 그리고, 화소전극(17) 상에는 액정층(30)의 액정(35)을 초기 배향할 수 있는 배향막(19)이 형성된다. In the display area A / A of the array substrate 10, a thin film transistor (TFT) is formed. The thin film transistor (TFT) includes a gate electrode 12a, a semiconductor layer 13, a source electrode 14a and a drain electrode 14b formed on a first substrate 11. A gate insulating film 15 is formed between the gate electrode 12a and the semiconductor layer 13 and an interlayer insulating film 16 is formed on the source electrode 14a and the drain electrode 14b. On the interlayer insulating film 16, a pixel electrode 17 connected to the drain electrode 14b through a contact hole (not shown) is formed. An alignment film 19 capable of initially aligning the liquid crystal 35 of the liquid crystal layer 30 is formed on the pixel electrode 17.

어레이기판(10)의 비표시영역(N/A)에는 외부회로, 예컨대 구동 칩(미도시)이 실장되는 패드(18) 및 상기 패드(18)와 연결된 라인패턴(12b)이 형성된다. 다시 말해, 제1기판(11) 상에 라인패턴(12b)이 형성되고, 상기 라인패턴(12b) 상에 층간절연막(16)이 형성된다. 그리고, 층간절연막(16) 상에 콘택홀(미도시)을 통해 라인패턴(12b)과 연결되는 패드(18)가 형성된다. 여기서, 라인패턴(12b)은 박막트랜지스터(TFT)와 연결되도록 형성된다.A pad 18 on which an external circuit such as a driving chip (not shown) is mounted and a line pattern 12b connected to the pad 18 are formed in the non-display area N / A of the array substrate 10. In other words, a line pattern 12b is formed on the first substrate 11, and an interlayer insulating film 16 is formed on the line pattern 12b. A pad 18 connected to the line pattern 12b is formed on the interlayer insulating film 16 through a contact hole (not shown). Here, the line pattern 12b is formed to be connected to the thin film transistor (TFT).

컬러필터기판(20)은 어레이기판(10)보다 작은 크기로 형성되어 어레이기판(10)과 합착된다. 이에 따라, 어레이기판(10)의 비표시영역(N/A)에 형성된 패드(18)가 외부로 노출된다. 컬러필터기판(20)은 블랙매트릭스(22) 및 컬러필터층(23)을 포함한다. The color filter substrate 20 is formed in a smaller size than the array substrate 10 and is attached to the array substrate 10. Thus, the pad 18 formed in the non-display area N / A of the array substrate 10 is exposed to the outside. The color filter substrate 20 includes a black matrix 22 and a color filter layer 23.

블랙매트릭스(22)는 제2기판(21) 상에 화소영역을 구획하며 형성된다. 컬러필터층(23)은 블랙매트릭스(22)에 의해 구획된 영역에 R, G, B 컬러필터가 일정한 순서로 배열되어 형성된다. 또한, 컬러필터층(23) 상에는 액정층(30)의 액정(35)을 초기 배향할 수 있는 배향막(미도시)이 형성된다. The black matrix 22 is formed by dividing the pixel region on the second substrate 21. The color filter layer 23 is formed by arranging R, G, and B color filters in a predetermined order in a region partitioned by the black matrix 22. An alignment film (not shown) capable of initially aligning the liquid crystal 35 of the liquid crystal layer 30 is formed on the color filter layer 23.

상술한 어레이기판(10)과 컬러필터기판(20)은 별도의 제조공정을 통해 각각 제조되어 합착되고(S10, S20, S30), 합착된 두 기판 사이에 액정(35)이 주입되어 액정층(30)을 형성함으로써, 액정패널(1)이 완성된다(S40).The array substrate 10 and the color filter substrate 20 are separately manufactured and adhered to each other through a separate manufacturing process (S10, S20, and S30), and a liquid crystal 35 is injected between the two substrates to form a liquid crystal layer 30 to form the liquid crystal panel 1 (S40).

한편, 어레이기판(10)의 제조공정에서 액정(35)의 초기 배향을 위하여 배향막(19)을 일정한 방향으로 러빙하는 러빙공정이 필요하다(S15). On the other hand, in order to initially orient the liquid crystal 35 in the manufacturing process of the array substrate 10, a rubbing process for rubbing the alignment film 19 in a predetermined direction is required (S15).

그러나, 종래에는 러빙포가 배향막(19)에 접촉되어 회전하면서 러빙공정(S15)이 수행되기 때문에, 러빙공정(S15) 시 러빙포에 의해 정전기(static electricity)가 발생된다. However, conventionally, since the rubbing process is performed while the rubbing cloth contacts the alignment film 19 and rotates, static electricity is generated by the rubbing process in the rubbing process S15.

이러한 정전기는 짧은 시간 내에 고전압을 어레이기판(10)으로 인가하기 때문에, 어레이기판(10)에 형성된 소자, 즉 박막트랜지스터(TFT) 또는 라인패턴(12b)이 손상된다. 손상된 박막트랜지스터(TFT) 또는 라인패턴(12b)은 액정표시장치의 불량을 야기한다. Since such static electricity applies a high voltage to the array substrate 10 within a short time, the elements formed on the array substrate 10, that is, the thin film transistor (TFT) or the line pattern 12b, are damaged. The damaged thin film transistor (TFT) or line pattern 12b causes defects in the liquid crystal display device.

본 발명은 액정패널에 하나 이상의 정전기 보호패턴을 형성하여 정전기에 의한 신호라인 및 소자의 손상을 방지할 수 있는 액정표시장치를 제공하고자 하는 데 있다. An object of the present invention is to provide a liquid crystal display device capable of preventing the damage of signal lines and elements due to static electricity by forming at least one electrostatic protection pattern on a liquid crystal panel.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치는, 표시영역, 비표시영역 및 구동회로영역이 구비된 제1기판; 상기 표시영역과 상기 구동회로영역 사이의 상기 비표시영역에 구비된 제1보호패턴; 및 상기 구동회로영역 내에 구비된 제2보호패턴을 포함한다. According to an aspect of the present invention, there is provided a liquid crystal display device including a first substrate having a display region, a non-display region, and a driving circuit region; A first protective pattern provided in the non-display area between the display area and the driving circuit area; And a second protective pattern provided in the driving circuit region.

본 발명에 따른 액정표시장치는 액정패널의 어레이기판에 하나 이상의 정전기 보호패턴을 형성함으로써, 어레이기판 제조 공정 시 발생되는 정전기에 의해 어레이기판의 신호라인 및 소자 등이 손상되는 것을 방지할 수 있다. The liquid crystal display device according to the present invention can prevent the signal lines and elements of the array substrate from being damaged by the static electricity generated in the array substrate fabrication process by forming one or more electrostatic protection patterns on the array substrate of the liquid crystal panel.

도 1은 종래의 액정표시장치의 액정패널의 단면을 나타내는 도면이다.
도 2는 액정패널의 제조 순서도이다.
도 3은 본 발명의 일 실시예에 따른 액정패널의 어레이기판에 대한 평면도이다.
도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.
도 5는 도 3의 A영역을 확대하여 나타낸 도면이다.
도 6은 도 3의 B영역을 확대하여 나타낸 도면이다.1 is a cross-sectional view of a liquid crystal panel of a conventional liquid crystal display device.
2 is a flowchart of a manufacturing process of a liquid crystal panel.
3 is a plan view of an array substrate of a liquid crystal panel according to an embodiment of the present invention.
Fig. 4 is a cross-sectional view of Fig. 3 taken along lines IV-IV '.
5 is an enlarged view of the area A in Fig.
6 is an enlarged view of the area B in Fig.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치를 상세하게 설명한다. 설명의 편의를 위하여, 본 실시예에서는 휴대폰, PMP 등과 같은 휴대용 전자기기의 액정표시장치를 예로써 설명하기로 한다. 그러나, 본 발명은 모니터, TV 등과 같은 액정표시장치에서도 동일하게 적용될 수 있다.
Hereinafter, a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings. For convenience of explanation, in this embodiment, a liquid crystal display device of a portable electronic device such as a cellular phone, a PMP, or the like will be described as an example. However, the present invention can be similarly applied to a liquid crystal display device such as a monitor, a TV, and the like.

도 3은 본 발명의 일 실시예에 따른 액정패널의 어레이기판에 대한 평면도이다.3 is a plan view of an array substrate of a liquid crystal panel according to an embodiment of the present invention.

도 3을 참조하면, 본 실시예의 어레이기판(100)은 컬러필터기판(미도시)과 액정층(미도시)을 사이에 두고 합착되어 액정패널(미도시)을 구성할 수 있다. 여기서, 컬러필터기판은 어레이기판(100)보다 작은 크기로 형성되어 합착될 수 있다. 이에 따라, 어레이기판(100)은 컬러필터기판에 의해 일부가 노출될 수 있다. Referring to FIG. 3, the array substrate 100 of the present embodiment can be bonded together with a color filter substrate (not shown) and a liquid crystal layer (not shown) interposed therebetween to form a liquid crystal panel (not shown). Here, the color filter substrate may be formed to have a size smaller than that of the array substrate 100 and may be cemented. Accordingly, the array substrate 100 can be partially exposed by the color filter substrate.

어레이기판(100)은 표시영역(A/A), 비표시영역(N/A) 및 구동회로영역(D/A)을 포함할 수 있다. The array substrate 100 may include a display area A / A, a non-display area N / A, and a driving circuit area D / A.

어레이기판(100)의 표시영역(A/A)에는 서로 교차되도록 형성된 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)에 의해 화소(P)가 형성될 수 있다. 화소(P)는 표시영역(A/A)에서 매트릭스 형태로 배열되도록 형성될 수 있다. The pixel P may be formed by a plurality of gate lines GL and a plurality of data lines DL formed to intersect with each other in the display area A / A of the array substrate 100. The pixels P may be formed to be arranged in a matrix form in the display area A / A.

각 화소(P)에는 게이트라인(GL) 및 데이터라인(DL)과 연결된 박막트랜지스터(TFT), 상기 박막트랜지스터(TFT)와 연결된 액정커패시터(Clc) 및 스토리지커패시터(Cst)가 형성될 수 있다. A thin film transistor TFT connected to the gate line GL and the data line DL, a liquid crystal capacitor Clc connected to the thin film transistor TFT and a storage capacitor Cst may be formed in each pixel P.

어레이기판(100)의 비표시영역(N/A)은 표시영역(A/A)을 둘러싸며 형성될 수 있다. 비표시영역(N/A)에는 표시영역(A/A)의 다수의 게이트라인(GL) 및 데이터라인(DL)에 각각 구동신호를 전달할 수 있는 다수의 전송라인, 예컨대 데이터신호전송라인(DDL) 및 게이트신호전송라인(미도시)이 형성될 수 있다.The non-display area N / A of the array substrate 100 may be formed so as to surround the display area A / A. A plurality of transmission lines, for example, a data signal transmission line DDL (not shown) capable of transmitting driving signals to a plurality of gate lines GL and data lines DL of the display area A / And a gate signal transmission line (not shown) may be formed.

어레이기판(100)의 비표시영역(N/A) 중 하부 비표시영역(N/A)은 어레이기판(100)과 합착된 컬러필터기판에 의해 노출될 수 있다. 구동회로영역(D/A)은 노출된 하부 비표시영역(N/A)에 형성될 수 있다. 구동회로영역(D/A)에는 액정패널의 구동을 위한 회로, 예컨대 구동 칩(200)이 실장될 수 있다. The lower non-display area N / A of the non-display area N / A of the array substrate 100 can be exposed by the color filter substrate bonded to the array substrate 100. [ The driving circuit region D / A may be formed in the exposed lower non-display region N / A. In the driving circuit region D / A, a circuit for driving the liquid crystal panel, for example, the driving chip 200 can be mounted.

또한, 앞서 설명된 데이터신호전송라인(DDL) 및 게이트신호전송라인은 표시영역(A/A)과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에 형성되어 구동 칩(200)에서 생성된 데이터신호 및 게이트신호를 표시영역(A/A)의 다수의 데이터라인(DL) 및 게이트라인(GL)에 전달할 수 있다. The data signal transmission line DDL and the gate signal transmission line described above are formed in the lower non-display area N / A between the display area A / A and the driving circuit area D / A, A data signal and a gate signal generated in the display area A / A 200 can be transmitted to a plurality of data lines DL and a gate line GL in the display area A / A.

어레이기판(100)의 끝단과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에는 에지라인(EL)이 형성될 수 있다. 또한, 어레이기판(100)의 끝단에는 에지라인(EL)과 수직하도록 절단라인(미도시)이 형성될 수 있다.An edge line EL may be formed in the lower non-display area N / A between the end of the array substrate 100 and the driving circuit area D / A. In addition, a cutting line (not shown) may be formed at the end of the array substrate 100 to be perpendicular to the edge line EL.

상술한 어레이기판(100)에는 제조 공정 시 발생되는 정전기(static electricity)에 의해 다수의 신호라인 및 소자가 손상되는 것을 방지하기 위하여 하나 이상의 정전기 보호패턴(미도시)이 형성될 수 있다. The array substrate 100 may be formed with at least one electrostatic protection pattern (not shown) to prevent a plurality of signal lines and elements from being damaged due to static electricity generated during a manufacturing process.

예컨대, 어레이기판(100)에는 하부 비표시영역(N/A) 및 구동회로영역(D/A)에 하나 이상의 정전기 보호패턴이 형성될 수 있다. 이러한 정전기 보호패턴은 어레이기판(100)의 제조 공정 시 발생되는 정전기를 접지(GND)로 방전시키거나 또는 그 세기를 현저히 낮추어 다수의 신호라인 및 소자가 손상되는 것을 방지할 수 있다. 이하, 도면들을 참조하여 본 발명의 정전기 보호패턴에 대해 상세히 설명하기로 한다.
For example, the array substrate 100 may have at least one electrostatic protection pattern formed in the lower non-display area N / A and the driving circuit area D / A. Such an electrostatic protection pattern can prevent the static electricity generated in the manufacturing process of the array substrate 100 from being discharged to the ground (GND) or significantly lowering the intensity thereof, thereby damaging a plurality of signal lines and elements. Hereinafter, the electrostatic discharge protection pattern of the present invention will be described in detail with reference to the drawings.

도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.Fig. 4 is a cross-sectional view of Fig. 3 taken along lines IV-IV '.

도 3 및 도 4를 참조하면, 어레이기판(100)의 표시영역(A/A)에는 박막트랜지스터(TFT)가 구비된 화소(P)가 형성될 수 있다. 박막트랜지스터(TFT)는 제1기판(101) 상에 형성된 게이트전극(102), 반도체층(103), 소스전극(104) 및 드레인전극(105)을 포함할 수 있다.Referring to FIGS. 3 and 4, a pixel P having a thin film transistor (TFT) may be formed in a display area A / A of the array substrate 100. The thin film transistor TFT may include a gate electrode 102, a semiconductor layer 103, a source electrode 104 and a drain electrode 105 formed on a first substrate 101. [

또한, 게이트전극(102)과 반도체층(103) 사이에는 게이트절연막(107)이 형성되고, 소스전극(104) 및 드레인전극(105) 상에는 층간절연막(108)이 형성될 수 있다. A gate insulating film 107 may be formed between the gate electrode 102 and the semiconductor layer 103 and an interlayer insulating film 108 may be formed on the source electrode 104 and the drain electrode 105.

화소전극(109)은 층간절연막(108)에 형성된 콘택홀(미도시)을 통해 드레인전극(105)과 연결될 수 있다. 화소전극(109)은 투명한 도전물질, 예컨대 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명한 도전물질로 형성될 수 있다.The pixel electrode 109 may be connected to the drain electrode 105 through a contact hole (not shown) formed in the interlayer insulating film 108. The pixel electrode 109 may be formed of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

화소전극(109) 상에는 액정층을 초기 배향할 수 있는 배향막(110)이 형성될 수 있다. 배향막(110)은 고분자 유기물질이 화소전극(109) 상에 소정 두께로 도포되고, 러빙 공정을 통해 일방향으로 러빙되어 형성될 수 있다. On the pixel electrode 109, an alignment film 110 capable of initially aligning the liquid crystal layer can be formed. The orientation film 110 may be formed by applying a polymer organic material to the pixel electrode 109 to a predetermined thickness and rubbing in one direction through a rubbing process.

어레이기판(100)의 표시영역(A/A)과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에는 데이터신호전송라인(DDL)과 제1정전기 보호패턴(115)이 형성될 수 있다. The data signal transmission line DDL and the first electrostatic protection pattern 115 are formed in the lower non-display area N / A between the display area A / A of the array substrate 100 and the drive circuit area D / Can be formed.

데이터신호전송라인(DDL)은 제1기판(101) 상에 형성된 게이트절연막(107) 상에 형성될 수 있다. 데이터신호전송라인(DDL)은 앞서 설명된 소스전극(104) 및 드레인전극(105)과 동일한 물질로 동일 공정으로 형성될 수 있다. 데이터신호전송라인(DDL)은 표시영역(A/A)의 데이터라인(미도시) 끝단으로부터 후술될 구동회로영역(D/A)의 패드(120)까지 연장되도록 형성될 수 있다.The data signal transmission line DDL may be formed on the gate insulating film 107 formed on the first substrate 101. [ The data signal transmission line DDL may be formed in the same process as the source electrode 104 and the drain electrode 105 described above. The data signal transmission line DDL may be formed to extend from the data line (not shown) end of the display area A / A to the pad 120 of the driving circuit area D / A to be described later.

제1정전기 보호패턴(115)은 데이터신호전송라인(DDL) 상에 층간절연막(108)을 사이에 두고 형성될 수 있다. 제1정전기 보호패턴(115)은 데이터신호전송라인(DDL)과 교차되는 방향으로 제1기판(101)의 일측에서 타측까지 연장되도록 층간절연막(108) 상에 형성될 수 있다. 제1정전기 보호패턴(115)은 앞서 설명된 화소전극(109)과 동일한 물질로 동일 공정으로 형성될 수 있다.The first electrostatic protection pattern 115 may be formed on the data signal transmission line DDL with the interlayer insulating film 108 therebetween. The first electrostatic protection pattern 115 may be formed on the interlayer insulating film 108 so as to extend from one side to the other side of the first substrate 101 in a direction intersecting with the data signal transmission line DDL. The first electrostatic protection pattern 115 may be formed of the same material and the same process as the pixel electrode 109 described above.

또한, 제1정전기 보호패턴(115)은 표시영역(A/A)에 형성된 배향막(110)의 끝단에 접촉되도록 형성될 수 있다. 이에 따라, 제1정전기 보호패턴(115)은 표시영역(A/A)에 형성된 배향막(110)의 러빙공정 시 발생되는 정전기를 방전시킬 수 있다. Also, the first electrostatic protection pattern 115 may be formed to contact the end of the alignment layer 110 formed in the display area A / A. Accordingly, the first electrostatic protection pattern 115 can discharge the static electricity generated during the rubbing process of the alignment layer 110 formed in the display area A / A.

예컨대, 배향막(110)의 러빙공정은 외주면이 러빙포로 둘러싸인 롤러(미도시)가 배향막(110)의 표면에 접촉되어 일 방향으로 이동하면서 회전하여 수행되는 공정이다. 이때, 러빙포와 배향막(110)의 접촉에 의해 정전기가 발생된다. 이러한 정전기는 표시영역(A/A)에 형성된 박막트랜지스터(TFT) 등과 같은 소자 또는 신호라인을 손상시킬 수 있다.For example, the rubbing process of the alignment film 110 is a process in which a roller (not shown) surrounded by a rubbing cloth contacts the outer surface of the alignment film 110 and is rotated and moved in one direction. At this time, static electricity is generated by the contact between the rubbing cloth and the orientation film 110. Such static electricity may damage devices or signal lines such as thin film transistors (TFT) formed in the display area A / A.

제1정전기 보호패턴(115)은 러빙공정에서 발생되는 정전기를 배향막(110)을 통해 전달받아 방전시킬 수 있다. 제1정전기 보호패턴(115)은 외부의 접지 또는 공통전압라인(미도시)에 연결되어 정전기를 방전시킬 수 있다.The first electrostatic protection pattern 115 can discharge static electricity generated in the rubbing process through the alignment layer 110 and discharge the static electricity. The first electrostatic protection pattern 115 may be connected to an external ground or a common voltage line (not shown) to discharge static electricity.

또한, 제1정전기 보호패턴(115)은 소정 높이로 형성될 수 있다. 이에 따라, 러빙공정을 수행하는 롤러가 구동회로영역(D/A)에 접촉되는 것을 방지함으로써, 정전기에 의해 구동회로영역(D/A)의 패드(120)가 손상되는 것을 방지할 수 있다.In addition, the first electrostatic protection pattern 115 may be formed at a predetermined height. Thus, it is possible to prevent the pad 120 of the driving circuit region D / A from being damaged by the static electricity by preventing the roller that performs the rubbing process from contacting the driving circuit region D / A.

구동회로영역(D/A)에는 구동 칩(200)이 실장되는 패드(120)가 다수 형성될 수 있다. 패드(120) 각각은 앞서 설명된 하부 비표시영역(N/A)의 데이터신호전송라인(DDL)과 연결될 수 있다.A plurality of pads 120 on which the driving chip 200 is mounted may be formed in the driving circuit region D / A. Each of the pads 120 may be connected to the data signal transmission line DDL of the lower non-display area N / A described above.

예컨대, 구동회로영역(D/A)까지 연장되도록 형성된 데이터신호전송라인(DDL) 상에는 층간절연막(108)이 형성될 수 있다. 패드(120)는 층간절연막(108)에 형성된 콘택홀(미도시)을 통해 데이터신호전송라인(DDL)과 연결될 수 있다. 여기서, 패드(120)와 데이터신호전송라인(DDL) 사이, 즉 층간절연막(108)의 콘택홀에는 도전물질(125)이 형성되어 패드(120)와 데이터신호전송라인(DDL)을 연결시킬 수 있다. For example, an interlayer insulating film 108 may be formed on the data signal transmission line DDL formed to extend to the driving circuit region D / A. The pad 120 may be connected to the data signal transmission line DDL through a contact hole (not shown) formed in the interlayer insulating film 108. A conductive material 125 is formed between the pad 120 and the data signal transmission line DDL, that is, the contact hole of the interlayer insulating layer 108 to connect the pad 120 and the data signal transmission line DDL. have.

이와 같이, 본 실시예의 어레이기판(100)은 표시영역(A/A)과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에 배향막(110)의 끝단과 접촉되는 제1정전기 보호패턴(115)을 형성함으로써, 배향막(110)의 러빙공정에서 발생되는 정전기를 제1정전기 보호패턴(115)을 통해 방전시킬 수 있다. 따라서, 정전기에 의해 신호라인 및 소자가 손상되는 것을 방지할 수 있다. As described above, the array substrate 100 according to the present embodiment has the structure in which the lower non-display region N / A between the display region A / A and the driver circuit region D / By forming the one electrostatic protection pattern 115, the static electricity generated in the rubbing process of the alignment film 110 can be discharged through the first electrostatic protection pattern 115. [ Therefore, it is possible to prevent the signal line and the element from being damaged by the static electricity.

또한, 제1정전기 보호패턴(115)을 소정 높이로 어레이기판(100)의 일측에서 타측까지 연장되어 형성함으로써, 러빙공정을 수행하는 러빙롤러가 구동회로영역(D/A)의 패드(120)에 접촉되는 것을 방지할 수 있다.
The rubbing roller for performing the rubbing process is formed on the pad 120 of the driving circuit region D / A by forming the first electrostatic protection pattern 115 at a predetermined height from one side of the array substrate 100 to the other side. Can be prevented.

도 5는 도 3의 A영역을 확대하여 나타낸 도면이다.5 is an enlarged view of the area A in Fig.

도 3 및 도 5를 참조하면, 어레이기판(100)의 구동회로영역(D/A)에는 구동 칩(200)이 실장되는 다수의 패드(120)가 형성될 수 있다. 다수의 패드(120)는 데이터신호전송라인(DDL)과 연결되는 패드 및 어레이기판(100)의 끝단에 형성된 에지라인(EL)과 연결되는 패드를 포함할 수 있다.3 and 5, a plurality of pads 120 on which the driving chip 200 is mounted may be formed in the driving circuit region D / A of the array substrate 100. The plurality of pads 120 may include a pad connected to the data signal transmission line DDL and a pad connected to an edge line EL formed at an end of the array substrate 100.

구동회로영역(D/A)에는 하나 이상의 정전기 보호패턴, 예컨대 하나 이상의 제2정전기 보호패턴(200)이 형성될 수 있다. 제2정전기 보호패턴(200)은 구동회로영역(D/A)에 형성된 다수의 패드(120) 중 최외곽 패드(120) 근처에 형성될 수 있다. 이러한 제2정전기 보호패턴(200)은 에지라인(EL)과 각각 연결될 수 있다. 본 실시예에서는 최외곽 패드(120)의 양측으로 각각 2개의 제2정전기 보호패턴(200)이 형성된 예를 들어 설명하나, 제2정전기 보호패턴(200)의 개수 및 위치는 제한되지 않는다.At least one electrostatic protection pattern, for example, one or more second electrostatic protection patterns 200, may be formed in the driving circuit region D / A. The second electrostatic protection pattern 200 may be formed near the outermost pad 120 of the plurality of pads 120 formed in the driving circuit region D / A. The second electrostatic protection pattern 200 may be connected to the edge line EL, respectively. In this embodiment, two second electrostatic protection patterns 200 are formed on both sides of the outermost pad 120, but the number and positions of the second electrostatic protection patterns 200 are not limited.

제2정전기 보호패턴(200)은 어레이기판(100)의 구동 칩 실장공정 또는 어레이기판(100)의 기판 절단공정 시 발생되는 정전기를 방전시킬 수 있다.The second electrostatic protection pattern 200 may discharge static electricity generated during the driving chip mounting process of the array substrate 100 or the substrate cutting process of the array substrate 100.

예컨대, 구동 칩 실장공정 또는 기판 절단공정 시 외부 장치 등에 의해 정전기가 발생될 수 있으며, 이러한 정전기는 에지라인(EL)을 통해 구동회로영역(D/A)의 다수의 패드(120)로 전달되어 패드(120)를 손상시킬 수 있다.For example, static electricity may be generated by an external device during the driving chip mounting process or the substrate cutting process, and such static electricity is transferred to the plurality of pads 120 of the driving circuit region D / A through the edge line EL The pad 120 may be damaged.

제2정전기 보호패턴(200)은 어레이기판(100)의 끝단에 형성된 다수의 에지라인(EL) 중 양측 외곽의 에지라인(EL)과 연결되도록 형성되며, 구동 칩 실장공정 또는 기판 절단공정 시 발생되는 정전기를 에지라인(EL)을 통해 제공받아 방전시킬 수 있다.The second electrostatic protection pattern 200 is formed to be connected to the edge lines EL on both outer sides among a plurality of edge lines EL formed at the end of the array substrate 100, Can be discharged through the edge line (EL).

이러한 제2정전기 보호패턴(200)은 더미트랜지스터(dummy transistor)일 수 있으며, 앞서 표시영역(A/A)에 형성된 박막트랜지스터(TFT)와 동일 공정 및 동일 물질로 형성될 수 있다. 여기서, 더미트랜지스터는 게이트전극 및 소스전극이 에지라인(EL)과 공통 연결되고, 드레인전극이 외부 접지 또는 공통전압라인(미도시)에 연결되도록 구성되어 에지라인(EL)을 통해 전달되는 정전기를 방전시킬 수 있다.The second electrostatic protection pattern 200 may be a dummy transistor and may be formed in the same process and the same material as the thin film transistor TFT formed in the display area A / A. Here, the dummy transistor is configured such that the gate electrode and the source electrode are connected in common to the edge line (EL), and the drain electrode is connected to the external ground or the common voltage line (not shown) Discharge can be performed.

이와 같이, 본 실시예의 어레이기판(100)은 구동회로영역(D/A)의 다수의 패드(120) 중 최외곽 패드(120)에 인접하여 하나 이상이 제2정전기 보호패턴(200)을 형성함으로써, 어레이기판(100)의 구동 칩 실장공정 또는 기판 절단공정에서 발생되는 정전기를 제2정전기 보호패턴(200)을 통해 방전시킬 수 있다. 따라서, 정전기에 의해 구동회로영역(D/A)의 패드(120)가 손상되는 것을 방지할 수 있다.
As described above, the array substrate 100 of the present embodiment is formed by forming at least one second electrostatic protection pattern 200 adjacent to the outermost pad 120 among the plurality of pads 120 of the driving circuit region D / A The static electricity generated in the driving chip mounting process or the substrate cutting process of the array substrate 100 can be discharged through the second electrostatic protection pattern 200. [ Therefore, it is possible to prevent the pad 120 of the driving circuit region D / A from being damaged by the static electricity.

도 6은 도 3의 B영역을 확대하여 나타낸 도면이다.6 is an enlarged view of the area B in Fig.

도 3 및 도 6을 참조하면, 어레이기판(100)의 끝단 비표시영역, 예컨대 어레이기판(100)의 끝단과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에는 다수의 에지라인(EL)이 형성될 수 있다. 다수의 에지라인(EL)은 어레이기판(100)의 끝단으로부터 구동회로영역(D/A)에 형성된 패드(120)까지 연장되도록 형성될 수 있다.3 and 6, in the non-display area at the end of the array substrate 100, for example, the lower non-display area N / A between the end of the array substrate 100 and the drive circuit area D / An edge line (EL) of FIG. The plurality of edge lines EL may be formed to extend from the end of the array substrate 100 to the pad 120 formed in the driving circuit region D / A.

또한, 어레이기판(100)의 끝단 비표시영역에는 어레이기판(100)의 절단을 가이드하는 절단라인(SL)이 형성될 수 있다. 절단라인(SL)은 다수의 에지라인(EL)과 교차되는 방향으로 형성될 수 있다. In addition, a cutting line SL for guiding cutting of the array substrate 100 can be formed in the non-display area at the end of the array substrate 100. [ The cutting line SL may be formed in a direction intersecting the plurality of edge lines EL.

어레이기판(100)의 끝단 비표시영역에는 제3정전기 보호패턴이 형성될 수 있다. 제3정전기 보호패턴은 절단라인(SL)과 구동회로영역(D/A) 사이의 폭(D)을 갖는 영역으로 정의될 수 있다. A third electrostatic protection pattern may be formed in the non-display area at the end of the array substrate 100. [ The third electrostatic protection pattern may be defined as a region having a width D between the cutting line SL and the driving circuit region D / A.

제3정전기 보호패턴, 즉 절단라인(SL)과 구동회로영역(D/A) 사이의 폭(D)은 종래의 어레이기판의 폭보다 증가될 수 있다. 이렇게, 제3정전기 보호패턴의 영역 폭(D)을 증가시킴으로써, 어레이기판(100)의 기판 절단공정 시 발생되는 정전기의 세기를 감소시킬 수 있다. The third electrostatic protection pattern, that is, the width D between the cutting line SL and the driving circuit region D / A can be increased more than the width of the conventional array substrate. In this way, by increasing the area width D of the third electrostatic protection pattern, the intensity of the static electricity generated in the substrate cutting process of the array substrate 100 can be reduced.

예컨대, 어레이기판(100)은 커터(미도시) 등과 같은 외부장치가 절단라인(SL)을 따라 기판 절단공정을 수행하게 된다. 이때, 커터에 의해 정전기가 발생될 수 있으며, 이러한 정전기는 에지라인(EL)을 통해 구동회로영역(D/A)의 다수의 패드(120)로 전달되어 패드(120)를 손상시킬 수 있다.For example, in the array substrate 100, an external device such as a cutter (not shown) performs a substrate cutting process along the cutting line SL. At this time, static electricity may be generated by the cutter, and such static electricity may be transmitted to the plurality of pads 120 of the driving circuit region D / A through the edge line EL to damage the pad 120.

이때, 제3정전기 보호패턴이 절단라인(SL)과 구동회로영역(D/A) 사이의 폭(D)을 증가시켜 형성되기 때문에, 절단라인(SL)과 구동회로영역(D/A)의 패드(120) 간 간격 또한 증가될 수 있다. 이에 따라, 에지라인(EL)의 길이가 증가되어 저항성분이 커지며, 기판 절단공정 시 발생된 정전기는 에지라인(EL)의 저항 성분에 의해 그 크기가 감소될 수 있다. 여기서, 제3정전기 보호패턴의 영역 폭(D)은 300~1000um로 형성될 수 있으며, 바람직하게는 500um로 형성될 수 있다.At this time, since the third electrostatic protection pattern is formed by increasing the width D between the cutting line SL and the driving circuit area D / A, the cutting line SL and the driving circuit area D / The spacing between the pads 120 can also be increased. As a result, the length of the edge line EL is increased to increase the resistive component, and the static electricity generated in the substrate cutting process can be reduced in size by the resistance component of the edge line EL. Here, the region width D of the third electrostatic discharge protection pattern may be formed to be 300 to 1000um, preferably 500um.

이와 같이, 본 실시예의 어레이기판(100)은 끝단 비표시영역(N/A)의 크기, 즉 절단라인(SL)에 의해 절단되는 어레이기판(100)의 끝단과 구동회로영역(D/A) 사이의 영역 폭을 증가시켜 제3정전기 보호패턴을 형성함으로써, 어레이기판(100)의 기판 절단공정에서 발생되는 정전기가 구동회로영역(D/A)으로 전달될 때 그 크기를 감소시킬 수 있다. As described above, the array substrate 100 of the present embodiment has a structure in which the end of the array substrate 100, which is cut by the cutting line SL, and the driving circuit region D / A, The size of the third electrostatic protection pattern can be reduced when static electricity generated in the substrate cutting process of the array substrate 100 is transferred to the driving circuit region D / A.

또한, 구동회로영역(D/A)으로 전달된 크기가 감소된 정전기는 앞서 설명된 제2정전기 보호패턴(200)을 통해 방전될 수 있다. 따라서, 정전기에 의해 구동회로영역(D/A)의 패드(120)가 손상되는 것을 방지할 수 있다. In addition, the reduced static electricity transferred to the driving circuit region D / A may be discharged through the second electrostatic protection pattern 200 described above. Therefore, it is possible to prevent the pad 120 of the driving circuit region D / A from being damaged by the static electricity.

한편, 도면에 도시되지는 않았으나, 어레이기판(100)의 끝단 비표시영역(N/A)에는 다수의 에지라인(EL) 각각과 연결되는 정전기 보호회로(미도시)가 더 형성될 수도 있다. 정전기 보호회로는 에지라인(EL)을 통해 전달되는 정전기를 방전시킬 수 있다.Although not shown in the drawing, an electrostatic protection circuit (not shown) may be further formed on the edge non-display area N / A of the array substrate 100 to be connected to each of the plurality of edge lines EL. The electrostatic protection circuit can discharge static electricity that is transmitted through the edge line (EL).

이상에서 설명한 바와 같이, 본 발명의 액정표시장치는 어레이기판(100)에 적어도 하나 이상의 정전기 보호패턴을 형성함으로써, 어레이기판(100)의 제조 공정, 예컨대 러빙공정, 기판 절단공정 등에서 발생된 정전기에 의해 신호라인 및 소자 등이 손상되는 것을 방지할 수 있다.
As described above, the liquid crystal display device of the present invention forms at least one electrostatic protection pattern on the array substrate 100, so that the static electricity generated in the manufacturing process of the array substrate 100, for example, the rubbing process, It is possible to prevent the signal lines and the elements from being damaged.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a number of embodiments have been described in detail above, it should be construed as being illustrative of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

100: 어레이기판 110: 배향막
115: 제1정전기 보호패턴 120: 패드
200: 제2정전기 보호패턴100: array substrate 110: alignment film
115: first electrostatic protection pattern 120: pad
200: second electrostatic protection pattern

Claims (10)

표시영역, 비표시영역 및 구동회로영역이 구비된 제1기판;
상기 표시영역과 상기 구동회로영역 사이의 상기 비표시영역에 구비된 제1보호패턴; 및
상기 구동회로영역 내에 구비된 제2보호패턴을 포함하는 액정표시장치.A first substrate having a display region, a non-display region, and a drive circuit region;
A first protective pattern provided in the non-display area between the display area and the driving circuit area; And
And a second protective pattern provided in the driving circuit region. 제1항에 있어서,
상기 비표시영역의 상기 제1기판 상에 구비된 데이터신호전송라인 및 층간절연막을 더 포함하고,
상기 제1보호패턴은 상기 층간절연막 상에 위치되는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
And a data signal transmission line and an interlayer insulating film provided on the first substrate of the non-display area,
And the first protective pattern is located on the interlayer insulating film. 제1항에 있어서,
상기 제1보호패턴은 접지와 연결되는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
And the first protection pattern is connected to the ground. 제1항에 있어서,
상기 제1보호패턴은 상기 표시영역에 구비된 배향막의 끝단에 접촉되는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the first protective pattern is in contact with an end of an alignment film provided in the display area. 제1항에 있어서,
상기 제1보호패턴은 상기 표시영역에 구비된 화소전극과 동일 물질로 구성된 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the first protective pattern is made of the same material as the pixel electrodes provided in the display region. 제1항에 있어서,
상기 구동회로영역에 구비된 다수의 패드를 더 포함하고,
상기 제2보호패턴은 상기 다수의 패드 중 최외곽 패드에 인접되어 하나 이상 구비되는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Further comprising a plurality of pads provided in the driving circuit region,
Wherein at least one of the second protective patterns is adjacent to the outermost pad among the plurality of pads. 제1항에 있어서,
상기 제2보호패턴은 하나 이상의 더미트랜지스터인 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the second protection pattern is one or more dummy transistors. 제7항에 있어서,
상기 제1기판의 끝단에서 상기 구동회로영역의 상기 다수의 패드 및 상기 더미트랜지스터와 연결되도록 연장된 에지라인을 더 포함하고,
상기 더미트랜지스터는 게이트전극 및 소스전극이 에지라인과 연결되고, 드레인전극이 접지와 연결되는 것을 특징으로 하는 액정표시장치.8. The method of claim 7,
Further comprising an edge line extending from the end of the first substrate to be connected to the plurality of pads and the dummy transistor in the driving circuit region,
Wherein the gate electrode and the source electrode of the dummy transistor are connected to the edge line, and the drain electrode is connected to the ground. 제1항에 있어서,
상기 제1기판의 끝단에서 상기 구동회로영역 사이의 영역으로 정의된 제3보호패턴을 더 포함하는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
And a third protective pattern defined as a region between the driving circuit region and the end of the first substrate. 제9항에 있어서,
상기 제3보호패턴의 영역 폭은 300~1000um인 것을 특징으로 하는 액정표시장치.
10. The method of claim 9,
And the third protection pattern has a region width of 300 to 1000 mu m.
KR1020140161042A 2014-11-18 2014-11-18 Liquid crystal display KR102200403B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140161042A KR102200403B1 (en) 2014-11-18 2014-11-18 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140161042A KR102200403B1 (en) 2014-11-18 2014-11-18 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20160059315A true KR20160059315A (en) 2016-05-26
KR102200403B1 KR102200403B1 (en) 2021-01-07

Family

ID=56104708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140161042A KR102200403B1 (en) 2014-11-18 2014-11-18 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR102200403B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145248B2 (en) 2018-11-23 2021-10-12 Samsung Display Co., Ltd. Display device and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196043B1 (en) * 1994-06-21 1999-06-15 가시오 가즈오 Liquid crystal display device and its manufacture
JP2009069725A (en) * 2007-09-18 2009-04-02 Epson Imaging Devices Corp Liquid crystal panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196043B1 (en) * 1994-06-21 1999-06-15 가시오 가즈오 Liquid crystal display device and its manufacture
JP2009069725A (en) * 2007-09-18 2009-04-02 Epson Imaging Devices Corp Liquid crystal panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145248B2 (en) 2018-11-23 2021-10-12 Samsung Display Co., Ltd. Display device and method for manufacturing same

Also Published As

Publication number Publication date
KR102200403B1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
KR101978326B1 (en) Array substrate and manufacturing method and driving method therefor, and display device
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
US9098132B2 (en) Line on glass type liquid crystal display device and method of fabricating the same
US8599348B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR101850105B1 (en) Liquid crystal display device
US9488881B2 (en) Array substrate and display device
KR102101028B1 (en) Display device
JP2008070873A (en) Flat panel display device
KR20120012741A (en) Liquid crystal display device
US20150270291A1 (en) Array Substrate, Method for Preparing the Same and Display Device
US20170090650A1 (en) Display device
US9019221B2 (en) Display device integrated with touch screen panel
KR20130104429A (en) Liquid crystal display device and method of fabricating the same
CN108241227B (en) Array substrate for liquid crystal display and liquid crystal display including the same
KR20120136239A (en) Thin film transistor substrate and method of fabricating the same
KR20150105568A (en) Display device
KR102200403B1 (en) Liquid crystal display
KR102162755B1 (en) Thin Film Transistor Substrate For High Resolution Liquid Crystal Display Having High Apperture Ratio and Manufacturing Method Thereof
KR102352750B1 (en) Touch Display Device
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20160141928A (en) Liquid crystal display device and method of manufacturing the same
KR101784445B1 (en) Array substrate for Liquid crystal display device
KR101818453B1 (en) Liquid crystal display device and method for fabricating the same
KR20120030732A (en) Display device and manufacturing method of the same
KR20070044918A (en) Liquid display panel and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant