KR20160055807A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160055807A
KR20160055807A KR1020167006512A KR20167006512A KR20160055807A KR 20160055807 A KR20160055807 A KR 20160055807A KR 1020167006512 A KR1020167006512 A KR 1020167006512A KR 20167006512 A KR20167006512 A KR 20167006512A KR 20160055807 A KR20160055807 A KR 20160055807A
Authority
KR
South Korea
Prior art keywords
sheet
resin composition
solder
resin
heating
Prior art date
Application number
KR1020167006512A
Other languages
English (en)
Inventor
아키히로 후쿠이
나오히데 다카모토
히로유키 하나조노
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160055807A publication Critical patent/KR20160055807A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60135—Applying energy, e.g. for the soldering or alloying process using convection, e.g. reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29398—Base material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 반도체 칩의 범프 형성면에 시트상 수지 조성물이 접착된, 시트상 수지 조성물 구비된 칩을 준비하는 공정 A와, 전극이 형성된 실장용 기판을 준비하는 공정 B와, 실장용 기판에, 시트상 수지 조성물 구비된 칩을, 시트상 수지 조성물을 접합면으로 하여 접착하여, 반도체 칩에 형성된 범프와 실장용 기판에 형성된 전극을 대향시키는 공정 C와, 공정 C 후에, 시트상 수지 조성물을 가열하여 반경화시키는 공정 D와, 공정 D 후에, 공정 D에서의 가열보다도 고온에서 가열하여, 범프와 전극을 접합하는 동시에, 시트상 조성물을 경화시키는 공정 E를 포함하는 반도체 장치의 제조 방법에 관한 것이다.

Description

반도체 장치의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
전자 기기의 소형·박형화에 의한 고밀도 실장의 요구가 최근 급격히 증가하고 있다. 이 때문에, 반도체 패키지는, 종래의 핀 삽입형 대신에, 고밀도 실장에 알맞은 표면 실장형이 주류가 되고 있다. 이 표면 실장형은, 리드를 프린트 기판 등에 직접 납땜한다. 가열 방법으로서는 적외선 리플로우나 베이퍼 페이즈(vapor phase) 리플로우, 땜납 딥(solder dip) 등에 의해 패키지 전체를 가열하여 실장된다.
표면 실장 후에는, 반도체 소자 표면의 보호나 반도체 소자와 기판 사이의 접속 신뢰성을 확보하기 위해서, 반도체 소자와 기판 사이의 공간에 밀봉 수지를 충전하고 있다. 반도체 소자와 기판 사이의 공간에 밀봉 수지를 충전하는 것은 언더필이라고도 불리고 있다. 언더필용 밀봉 수지로서는 액상의 밀봉 수지가 널리 이용되고 있지만, 액상의 밀봉 수지라면 주입 위치나 주입량의 조절이 곤란하다. 그래서, 시트상 수지 조성물을 이용하여 반도체 소자와 기판 사이의 공간을 충전하는 기술이 제안되어 있다(예컨대, 특허문헌 1 참조).
특허문헌 1에는, 시트상 수지 조성물에 웨이퍼를 부착시키고, 이어서, 시트상 수지 조성물이 부착된 채로의 웨이퍼를 다이싱하여 칩을 형성하고, 그 후, 시트상 수지 조성물의 면을 기판에 실장하여, 기판과 칩의 전기 접속을 얻는 동시에, 시트상 수지 조성물을 열경화시켜, 칩과 기판의 계면을 밀봉하는 것이 개시되어 있다.
특허문헌 1: 일본 특허 제4438973호
기판과 칩의 전기 접속에는 땜납이 이용된다. 본 발명자들은, 상기 시트상 수지 조성물을 사용한 반도체 장치의 제조 방법에 관해서 예의 검토했다. 그 결과, 상술한 종래의 반도체 장치의 제조 방법에서는, 한 번의 가열로, 기판과 칩의 전기 접속과, 시트상 수지 조성물의 경화를 동시에 행하고 있기 때문에, 가열에 의해 용융된 미경화 상태에 있는 시트상 수지 조성물이 흐르고, 이 시트상 수지 조성물과 함께 용융된 땜납이 흐르고, 그 후, 땜납이 흐른 상태에서, 시트상 수지 조성물이 경화하게 된다는 것을 밝혀내었다. 그리고, 흐른 땜납끼리 이어져 단락이 발생하거나, 접합부의 땜납 부족에 의해서 접합되지 않는 경우가 있다고 하는 문제가 있다는 것을 밝혀내었다.
본 발명은 상술한 과제에 감안하여 이루어진 것으로, 그 목적은, 반도체 칩과 실장용 기판을 전기적으로 접속하는 땜납이, 반도체 칩과 실장용 기판과의 공극을 밀봉하는 시트상 수지 조성물에 의해 흐르는 것을 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 데에 있다.
본원 발명자들은, 하기의 구성을 채용함으로써 상기한 과제를 해결할 수 있다는 것을 알아내어 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 반도체 장치의 제조 방법으로서,
반도체 칩의 범프 형성면에 시트상 수지 조성물이 접착된, 시트상 수지 조성물 구비된 칩을 준비하는 공정 A와,
전극이 형성된 실장용 기판을 준비하는 공정 B와,
상기 실장용 기판에, 상기 시트상 수지 조성물 구비된 칩을, 상기 시트상 수지 조성물을 접합면으로 하여 접착하고, 상기 반도체 칩에 형성된 상기 범프와 상기 실장용 기판에 형성된 전극을 대향시키는 공정 C와,
상기 공정 C 후에, 상기 시트상 수지 조성물을 가열하여 반경화시키는 공정 D와,
상기 공정 D 후에, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 상기 범프와 상기 전극을 접합하는 동시에, 상기 시트상 조성물을 경화시키는 공정 E
를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법에 의하면, 반도체 칩에 형성된 범프와 실장용 기판에 형성된 전극을 대향시킨 상태에서, 시트상 수지 조성물을 가열하여 반경화시킨다(공정 D). 따라서, 시트상 수지 조성물은 그 후의 가열에 의해 흐르기 어려운 상태가 된다. 그 후, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 상기 범프와 상기 전극을 접합하는 동시에, 상기 시트상 조성물을 경화시킨다(공정 E). 상기 공정 E의 단계에서는, 이미 시트상 수지 조성물은 반경화되어 있기 때문에, 시트상 수지 조성물을 구성하는 수지가 흐르기 어렵게 된다. 따라서, 상기 범프와 상기 전극의 접합을 위해서 땜납을 용융시키더라도 시트상 수지 조성물의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 억제할 수 있다.
상기 구성에 있어서, 상기 시트상 수지 조성물은, 200℃ 미만에 있어서의 최저 용융 점도가 10 Pa·s~5000 Pa·s의 범위 내에 있고, 200℃에서 10초간 가열한 후의 열경화율이 6% 이상이고, 200℃에서 10초간 가열한 후의 상태에 있어서의 200℃에서의 점도로서, 안드레이드의 식에 기초하여 얻어진 점도 곡선으로부터 얻어지는 값이 100 Pa·s~10000 Pa·s의 범위 내에 있는 것이 바람직하다.
상기 시트상 수지 조성물의 200℃ 미만에 있어서의 최저 용융 점도가 10 Pa·s~5000 Pa·s의 범위 내에 있으면, 상기 공정 C에서, 상기 범프와 상기 전극을 용이하게 상기 시트상 수지 조성물에 매립하면서 대향시킬 수 있다.
또한, 상기 시트상 수지 조성물의 200℃에서 10초간 가열한 후의 열경화율이 6% 이상이고, 상기 시트상 수지 조성물의 200℃에서 10초간 가열한 후의 상태에 있어서의 200℃에서의 점도로서, 안드레이드의 식에 기초하여 얻어진 점도 곡선으로부터 얻어지는 값이 200 Pa·s~2000 Pa·s의 범위 내에 있으면, 상기 공정 D 후에는, 시트상 수지 조성물은 반경화되어 있어, 반경화 전보다도 점도는 상승되어 있다. 그 후, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 상기 시트상 수지 조성물을 경화시킨다(공정 E). 상기 공정 E 단계에서는, 이미 시트상 수지 조성물은 반경화되어 있어, 점도가 상승되어 있기 때문에, 상기 범프와 상기 전극과의 접합을 위한 땜납을 용융시키더라도 시트상 수지 조성물의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 보다 억제할 수 있다.
상기 열경화율은, 가열 전의 상태를 0%, 완전히 열경화된 상태를 100%로 하여, 시차주사 열량 측정(DSC)에 의해 얻어지는 반응열로부터 구한 값이다. 보다 상세하게는 후에 설명한다.
상기 구성에 있어서, 상기 공정 D는, 100~230℃의 범위 내에서 가열하는 공정이고, 상기 공정 E는, 융점이 180~260℃의 범위 내에 있는 땜납에 의해 상기 전극과 상기 범프를 접합하는 공정이며, 상기 공정 D에서의 가열 온도는, 상기 땜납의 상기 융점보다도 낮은 온도인 것이 바람직하다.
상기 공정 D가, 100~230℃의 범위 내에서 가열하는 공정이고, 상기 공정 E가, 융점이 180~260℃의 범위 내에 있는 땜납에 의해 상기 전극과 상기 범프를 접합하는 공정이며, 상기 공정 D에서의 가열 온도가 상기 땜납의 상기 융점보다도 낮은 온도이면, 상기 공정 D에서의 가열로는 땜납은 용융되지 않는다. 한편, 상기 시트상 수지 조성물은 반경화된다. 즉, 공정 D에서는, 땜납을 용융시키지 않는 양태로 시트상 수지 조성물을 반경화시킨다. 공정 D에서는, 땜납을 용융시키지 않기 때문에, 공정 D에서 땜납이 흐르는 경우는 기본적으로 없다.
그 후, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 상기 범프와 상기 전극을 상기 땜납을 용융시켜 접합하는 동시에, 상기 시트상 조성물을 경화시킨다(공정 E). 상기 공정 E의 단계에서는, 이미 시트상 수지 조성물은 반경화되어 있기 때문에, 시트상 수지 조성물을 구성하는 수지가 흐르기 어렵게 된다. 따라서, 상기 범프와 상기 전극과의 접합을 위해서 땜납을 용융시키더라도 시트상 수지 조성물의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 더욱 억제할 수 있다.
본 발명에 따르면, 반도체 칩과 실장용 기판을 전기적으로 접속하는 땜납이, 반도체 칩과 실장용 기판의 공극을 밀봉하는 시트상 수지 조성물에 의해 흐르는 것을 억제할 수 있는 반도체 장치의 제조 방법을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 2는 레오미터에 의한 점도 측정 결과의 일례를 도시하는 그래프이다.
도 3은 점도 곡선의 일례를 도시하는 그래프이다.
도 4는 열경화율과 200℃에 있어서의 점도의 관계의 일례를 도시하는 그래프이다.
도 5는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 6은 본 발명의 일 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 7은 본 발명의 일 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 8은 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 9는 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 10은 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 11은 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 12는 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 13은 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 14는 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
도 15는 시트상 수지 조성물 A의 점도 곡선이다.
도 16은 시트상 수지 조성물 A에 따른 열경화율과 200℃에 있어서의 점도의 관계를 도시하는 그래프이다.
도 17은 실시예 1에 따른 샘플의 X선 투시 화상이다.
도 18은 비교예 1에 따른 샘플의 X선 투시 화상이다.
이하, 본 발명의 실시형태에 관해서 도면을 참조하면서 설명한다. 도 1 및 도 5~도 7은 본 발명의 일 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
본 실시형태에 따른 반도체 장치의 제조 방법은,
반도체 칩의 범프 형성면에 시트상 수지 조성물이 접착된, 시트상 수지 조성물 구비된 칩을 준비하는 공정 A와,
전극이 형성된 실장용 기판을 준비하는 공정 B와,
상기 실장용 기판에, 상기 시트상 수지 조성물 구비된 칩을, 상기 시트상 수지 조성물을 접합면으로 하여 접착하여, 상기 반도체 칩에 형성된 상기 범프와 상기 실장용 기판에 형성된 전극을 대향시키는 공정 C와,
상기 공정 C 후에, 상기 시트상 수지 조성물을 가열하여 반경화시키는 공정 D와,
상기 공정 D 후에, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 상기 범프와 상기 전극을 접합하는 동시에, 상기 시트상 조성물을 경화시키는 공정 E
를 적어도 포함한다.
[시트상 수지 조성물 구비된 칩을 준비하는 공정]
본 실시형태에 따른 반도체 장치의 제조 방법에서는, 우선, 도 1에 도시하는 것과 같이, 시트상 수지 조성물 구비된 칩(40)을 준비한다(공정 A). 한편, 시트상 수지 조성물 구비된 칩(40)의 구체적인 준비 방법에 관해서는, 후에 도 8~도 14를 참조하면서 설명하는 것으로 한다.
시트상 수지 조성물 구비된 칩(40)은, 범프(18)가 형성된 반도체 칩(22)과, 반도체 칩(22)의 범프 형성면(22a)에 접착된 시트상 수지 조성물(10)을 갖는다. 시트상 수지 조성물 구비된 칩(40)에서는, 범프(18)가 시트상 수지 조성물(10)에 매립되는 동시에, 반도체 칩(22)의 범프 형성면(22a)이 시트상 수지 조성물(10)에 접착된다.
(시트상 수지 조성물)
시트상 수지 조성물(10)은, 반도체 칩(22)을 실장용 기판(50)(도 5 참조)에 실장할 때에, 반도체 칩(22)과 실장용 기판(50)의 간극을 밀봉하는 기능을 갖는다.
시트상 수지 조성물(10)은 200℃ 미만에 있어서의 최저 용융 점도가 10 Pa·s~5000 Pa·s의 범위 내에 있는 것이 바람직하고, 50 Pa·s~3000 Pa·s의 범위 내에 있는 것이 보다 바람직하고, 100 Pa·s~2000 Pa·s의 범위 내에 있는 것이 더욱 바람직하다. 시트상 수지 조성물(10)의 200℃ 미만에 있어서의 최저 용융 점도가 10 Pa·s~5000 Pa·s의 범위 내에 있으면, 상기 공정 C에서, 반도체 칩(22)에 형성된 범프(18)와 실장용 기판(50)에 형성된 전극(52)을 용이하게 시트상 수지 조성물(10)에 매립하면서 대향시킬 수 있다.
시트상 수지 조성물(10)의 200℃ 미만에 있어서의 최저 용융 점도란, 열경화 전의 200℃ 미만에 있어서의 최저 용융 점도를 말한다.
시트상 수지 조성물(10)의 200℃ 미만에 있어서의 최저 용융 점도는, 시트상 수지 조성물(10)의 구성 재료의 선택에 의해 조절할 수 있다. 특히, 열가소성 수지의 선택에 의해 조절할 수 있다. 구체적으로, 열가소성 수지로서, 예컨대, 저분자량인 것을 사용하면, 200℃ 미만에 있어서의 최저 용융 점도를 작게 할 수 있고, 예컨대, 고분자량인 것을 사용하면, 200℃ 미만에 있어서의 최저 용융 점도를 크게 할 수 있다.
또한, 시트상 수지 조성물(10)은, 200℃에서 10초간 가열한 후의 열경화율이 6% 이상인 것이 바람직하고, 10% 이상인 것이 보다 바람직하고, 20% 이상인 것이 더욱 바람직하다.
또한, 시트상 수지 조성물(10)은, 200℃에서 10초간 가열한 후의 상태에 있어서의 200℃에서의 점도로서, 안드레이드(Andrade)의 식에 기초하여 얻어진 점도 곡선으로부터 얻어지는 값이 100 Pa·s~10000 Pa·s의 범위 내에 있는 것이 바람직하고, 150 Pa·s~5000 Pa·s의 범위 내에 있는 것이 보다 바람직하고, 200 Pa·s~3000 Pa·s의 범위 내에 있는 것이 더욱 바람직하다.
시트상 수지 조성물(10)의 200℃에서 10초간 가열한 후의 열경화율이 6% 이상이고, 시트상 수지 조성물(10)의 200℃에서 10초간 가열한 후의 상태에 있어서의 200℃에서의 점도로서, 안드레이드의 식에 기초하여 얻어진 점도 곡선으로부터 얻어지는 값이 100 Pa·s~10000 Pa·s의 범위 내에 있으면, 상기 공정 D 후에는, 시트상 수지 조성물(10)은 반경화되어 있어, 반경화 전보다도 점도는 상승되어 있다. 그 후, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 시트상 수지 조성물(10)을 경화시킨다(공정 E). 상기 공정 E의 단계에서는, 이미 시트상 수지 조성물(10)은 반경화되어 있어, 점도가 상승되어 있기 때문에, 범프(18)와 전극(52)의 접합을 위한 땜납을 용융시키더라도 시트상 수지 조성물(10)의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 보다 억제할 수 있다.
한편, 범프(18)와 전극(52)의 접합을 위한 땜납은 특별히 한정되지 않는다. 상기 땜납으로서는, 범프(18) 자체가 땜납으로 구성되어 있어도 좋다. 또한, 범프가 필라부와 접속부로 구성되고, 접속부가 땜납으로 구성되어 있어도 좋다. 또한, 전극(52) 상에 도포되거나 한 땜납층이라도 좋다.
여기서, 시트상 수지 조성물(10)의 200℃에서의 점도에 관해서, 안드레이드의 식에 기초하여 얻어지는 점도 곡선으로부터 얻어지는 값(200℃에서의 점도)을 이용하는 이유에 관해서 설명한다.
레오미터(정밀 회전 점도계)로 온도를 서서히 승온하면서 시트상 수지 조성물(10)의 점도를 측정하면, 승온에 따라 열경화가 진행되어 버린다. 그 때문에, 고온 영역에서의 점도 측정에 있어서는, 측정시의 승온에 따른 열경화의 영향을 배제하고서 측정할 수는 없다. 그래서, 안드레이드의 식에 기초하여 얻어지는 점도 곡선으로부터 200℃에서의 점도를 구함으로써, 점도 측정시의 승온에 따른 열경화의 영향을 배제한 점도의 값을 얻을 수 있다. 열경화시의 땜납 흐름은, 점도 측정시의 승온에 따른 열경화의 영향을 배제한, 실제의 열경화시의 점도(반경화 공정 후의 점도)에 영향을 받기 때문이다.
구체적으로는, 다음과 같이 하여, 200℃에서 10초간 가열한 후의 상태에 있어서의 시트상 수지 조성물(10)의 200℃에서의 점도(점도 측정시의 승온에 따른 열경화의 영향을 배제한 점도)를 얻을 수 있다.
우선, 레오미터로 점도 측정이 가능한 범위 내에서 열경화의 정도를 다르게 한 복수의 시트상 수지 조성물(10)(경화율은 불분명)을 준비한다.
이하에서는 샘플이 5개인 경우를 설명한다. 또한, 이들 샘플을 샘플 A, 샘플 B, 샘플 C, 샘플 D, 샘플 E라고 부르기로 한다.
예컨대, 각 샘플의 열경화 정도는 하기와 같이 한다.
샘플 A: 열경화 없음
샘플 B: 110℃에서 10분간 가열하여 열경화
샘플 C: 110℃에서 20분간 가열하여 열경화
샘플 D: 110℃에서 25분간 가열하여 열경화
샘플 E: 110℃에서 35분간 가열하여 열경화
이어서, 각 샘플에 관해서 레오미터로 정적 점도를 측정한다. 한편, 이 측정에서는, 서서히 승온하면서 점도를 측정하기 때문에, 승온에 따라 열경화가 진행되어 버린다. 그 때문에, 고온 영역에서의 점도 측정은 할 수 없다.
도 2는 레오미터에 의한 점도 측정 결과의 일례를 도시하는 그래프이다.
도 2에 도시하는 것과 같이, 샘플 A~샘플 D에서는, 측정 온도 160℃~180℃ 부근에서 급격히 점도가 상승된다. 또한, 샘플 E에서는, 측정 온도 150℃~155℃ 부근에서 급격히 점도가 상승된다. 이것은, 승온에 따라 열경화가 진행되고 있음을 보여주고 있다.
여기서, 온도와 점도의 관계로서, 안드레이드의 식(하기 수학식(1))이 알려져 있다. 각 기호는 각각 이하를 나타내고 있다.
η: 점도
B: 비례 정수
E: 유동 활성화 에너지
R: 기체 정수
T: 절대 온도
Figure pct00001
또한, 점도와 온도의 관계에 있어서, 횡축을 1/T, 종축을 lnη로 하여 플롯하면, 직선으로 되는 것이 알려져 있다. 그래서, 레오미터로 측정한 결과를 각 샘플에 관해서 횡축을 1/T, 종축을 lnη로 하여 플롯하면 직선을 얻을 수 있고, 그 기울기와 절편을 얻을 수 있다. 이 때, 플롯은 직선을 얻을 수 있는 범위 내에서 행한다. 직선을 얻을 수 있는 범위 내는, 점도 측정을 하고 있을 때에 열경화가 진행되지 않은 범위 내이기 때문이다.
한편, 안드레이드식의 양 변에 관해서 대수를 취하면 하기 수학식(2)을 얻을 수 있다.
Figure pct00002
수학식(2)에서, E/R은 상기에서 얻어진 기울기에 대응하고, lnA는 상기에서 얻어진 절편에 대응한다. E/R와 lnA를 얻음으로써, 온도와 점도의 관계(점도 곡선)를 얻을 수 있다. 도 3은 점도 곡선의 일례를 도시하는 그래프이다. 이 점도 곡선은, 점도 측정시의 승온에 따른 열경화의 영향이 배제된 것으로 된다. 도 3에는 샘플 A~샘플 E의 점도 곡선의 일례의 그래프를 도시하고 있다.
이어서, 각 샘플의 열경화율을 측정한다. 열경화율은, 시차주사 열량 측정(DSC)을 이용하여, 발열량을 측정하여 구한다. 구체적으로는, 우선, 열경화시키지 않은 시트상 수지 조성물(상기 예에서는, 샘플 A)을 작성하여, -10℃부터 승온 속도 10℃/분의 조건으로 350℃(열경화 반응이 완전히 완료되었다고 상정되는 온도)까지 승온했을 때의 발열량(미경화 샘플의 반응 열량)을 측정한다. 또한, 열경화 전의 시트상 수지 조성물을, 소정 조건(소정 온도 및 소정 시간)으로 가열한 샘플을 작성한다.
이어서, 소정 조건으로 가열한 샘플에 관해서, -10℃부터 승온 속도 10℃/분의 조건으로, 350℃(열경화 반응이 완전히 완료되었다고 상정되는 온도)까지 승온했을 때의 발열량(소정 조건으로 열경화시킨 샘플의 반응 열량)을 측정한다. 그 후, 이하의 식(3)에 의해 열경화율을 얻는다. 한편, 발열량은, 시차주사 열량계로 측정되는 발열 피크의 기립 온도와 반응 종료 온도의 2점을 연결한 직선과 피크로 둘러싸이는 면적을 이용하여 구한다.
식(3): 열경화율=[{(미경화 샘플의 반응 열량)-(소정 조건으로 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)
상기 예에서는, 샘플 A의 열경화율은 0(%)이다.
또한, 샘플 B의 열경화율은, [{(미경화 샘플의 반응 열량)-(110℃에서 10분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)이다.
또한, 샘플 C의 열경화율은, [{(미경화 샘플의 반응 열량)-(110℃에서 20분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)이다.
또한, 샘플 D의 열경화율은, [{(미경화 샘플의 반응 열량)-(110℃에서 25분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)이다.
또한, 샘플 E의 열경화율은, [{(미경화 샘플의 반응 열량)-(110℃에서 35분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)이다.
이어서, 열경화율을 횡축, 200℃에 있어서의 점도를 종축으로 하여 플롯한다. 그리고, 플롯에 대하여 최소 자승 근사 곡선을 얻는다. 도 4는 열경화율과 200℃에 있어서의 점도의 관계의 일례를 도시하는 그래프이다.
그 후, 열경화 전의 시트상 수지 조성물(10)을 200℃에서 10초간 가열한 샘플을 작성하고, 그 열경화율을, 시차주사 열량 측정(DSC)을 이용하여 상기와 같은 식으로 구한다. 그리고, 얻어진 열경화율로부터 상기 최소 자승 근사 곡선에 기초하여 점도를 얻는다.
이상에 의해, 200℃에서 10초간 가열한 후의 상태에 있어서의 시트상 수지 조성물(10)의 200℃에서의 점도(점도 측정시의 승온에 따른 열경화의 영향을 배제한 점도)를 얻을 수 있다.
시트상 수지 조성물(10)로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한, 열경화성 수지 단독으로도 사용할 수 있다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET이나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 칩의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4~18의 직쇄 혹은 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되는 것이 아니며, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 모노머, 무수말레산 혹은 무수이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머를 들 수 있다.
시트상 수지 조성물(10) 전체에 대한 열가소성 수지의 함유량은, 바람직하게는 3 중량% 이상이고, 보다 바람직하게는 4 중량% 이상이다. 4 중량% 이상이면, 양호한 가요성을 얻을 수 있다. 한편, 수지 성분 중의 열가소성 수지의 함유량은, 바람직하게는 15 중량% 이하이고, 보다 바람직하게는 12 중량% 이하이고, 더욱 바람직하게는 8 중량% 이하이다. 8 중량% 이하이면, 양호한 열적 신뢰성을 얻을 수 있다.
상기 열가소성 수지 중에서도, 반경화 전의 시트상 수지 조성물(10)의 점도를 저점도로 하기 위해서, 아크릴 수지가 바람직하다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 반도체 칩을 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이라면 특별히 한정은 없고, 예컨대 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화비스페놀 A형, 수첨 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이작용성 에폭시 수지나 다작용성 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예컨대, 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 밀봉 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대, 상기 에폭시 수지 성분 중 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5~2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8~1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
시트상 수지 조성물(10) 전체에 대한 열경화성 수지의 함유량은, 10 중량% 이상인 것이 바람직하고, 12 중량% 이상인 것이 보다 바람직하고, 15 중량% 이상인 것이 더욱 바람직하다. 10% 이상이면, 양호한 가요성을 얻을 수 있다. 한편, 수지 성분 중의 열경화성 수지의 함유량은, 30 중량% 이하인 것이 바람직하고, 25 중량% 이하인 것이 보다 바람직하고, 20 중량% 이하인 것이 더욱 바람직하다. 20 중량% 이하이면, 시트의 태크가 억제되어 취급성이 향상된다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대, 아민계 경화촉진제, 인계 경화촉진제, 이미다졸계 경화촉진제, 붕소계 경화촉진제, 인-붕소계 경화촉진제 등을 이용할 수 있다.
상기 열경화 촉진 촉매의 함유량은, 열경화성 수지 100 중량부에 대하여, 0.7 중량부 이상인 것이 바람직하고, 2.4 중량부 이상인 것이 보다 바람직하고, 4.8 중량부 이상인 것이 더욱 바람직하다. 4.8 중량부 이상이면, 반경화 공정에서 용이하게 시트상 수지 조성물(10)을 반경화시킬 수 있다. 또한, 열경화 촉진 촉매의 함유량은, 바람직하게는 24 중량부 이하이다. 24 중량부 이하이면, 열경화성 수지의 보존성을 향상시킬 수 있다.
또한, 시트상 수지 조성물(10)에는, 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성율의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은, 0.01~30 ㎛의 범위 내인 것이 바람직하고, 0.05~10 ㎛의 범위 내인 것이 보다 바람직하다. 한편, 본 발명에서는, 평균 입경이 서로 다른 무기 충전제끼리를 조합시켜 사용하여도 좋다. 또한, 평균 입경은, 광도식의 입도 분포계(HORIBA 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대하여 100~1400 중량부로 설정하는 것이 바람직하다. 특히 바람직하게는 230~900 중량부이다. 무기 충전제의 배합량을 100 중량부 이상으로 하면, 내열성이나 강도가 향상된다. 또한, 1400 중량부 이하로 함으로써 유동성을 확보할 수 있다. 이에 따라, 접착성이나 매립성이 저하되는 것을 방지할 수 있다.
한편, 시트상 수지 조성물(10)에는, 상기 무기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란 커플링제, 이온 트랩제, 카본 블랙 등의 안료 등을 들 수 있다. 상기 난연제로서는, 예컨대, 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란 커플링제로서는, 예컨대, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 또한, 실장시에 땜납의 산화막을 제거하는 것을 목적으로 하여 유기산을 첨가할 수도 있다.
시트상 수지 조성물(10)의 두께(복층인 경우는 총 두께)는 특별히 한정되지 않지만, 경화 후의 수지의 강도나 충전성을 고려하면, 5 ㎛ 이상 500 ㎛ 이하가 바람직하다. 한편, 시트상 수지 조성물(10)의 두께는, 칩(22)과 실장용 기판(50)의 간극의 폭을 고려하여 적절하게 설정할 수 있다.
시트상 수지 조성물(10)은, 예컨대 다음과 같이 하여 제작된다. 우선, 시트상 수지 조성물(10)의 형성 재료인 수지 조성물 용액을 제작한다. 이 수지 조성물 용액에는, 상술한 대로, 상기 수지 조성물이나 필러, 기타 각종 첨가제 등이 배합되어 있다.
이어서, 수지 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 이 도포막을 소정 조건 하에서 건조시켜, 시트상 수지 조성물(10)을 형성한다. 도포 방법으로서는 특별히 한정되지 않으며, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 70~160℃, 건조 시간 1~5분간의 범위 내에서 행해진다.
반도체 칩(22)의 두께로서는, 특별히 한정되지 않지만, 예컨대, 10~1000 ㎛의 범위 내에서 적절하게 설정할 수 있다.
반도체 칩(22)에 형성되어 있는 범프(18)의 높이로서는, 특별히 한정되지 않지만, 예컨대, 2~300 ㎛ 범위 내에서 적절하게 설정할 수 있다.
범프(18)의 구성 재료로서는, 특별히 한정되지 않지만, 땜납이 바람직하고, Sn-Pb계, Pb-Sn-Sb계, Sn-Sb계, Sn-Pb-Bi계, Bi-Sn계, Sn-Cu계, Sn-Pb-Cu계, Sn-In계, Sn-Ag계, Sn-Pb-Ag계, Pb-Ag계, Sn-Ag-Cu계의 땜납을 예로 들 수 있다. 그 중에서도, 융점이 210~230℃의 범위 내에 있는 것을 바람직하게 이용할 수 있고, 상기한 땜납 중에서도, 예컨대 Sn-Ag계가 바람직하다.
[실장용 기판을 준비하는 공정]
또한, 도 5에 도시하는 것과 같이, 표면(50a)에 전극(52)이 형성된 실장용 기판(50)을 준비한다(공정 B).
실장용 기판(50)으로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대, 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다. 또한, 실장용 기판(50)으로서 반도체 웨이퍼를 이용할 수도 있다.
[반도체 칩에 형성된 범프와 실장용 기판에 형성된 전극을 대향시키는 공정]
상기 공정 A 및 상기 공정 B 후, 도 6에 도시하는 것과 같이, 실장용 기판(50)에, 시트상 수지 조성물 구비된 칩(40)을, 시트상 수지 조성물(10)을 접합면으로 하여 접착하여, 반도체 칩(22)에 형성된 범프(18)와 실장용 기판(50)에 형성된 전극(52)을 대향시킨다(공정 C). 구체적으로는, 우선, 시트상 수지 조성물 구비된 칩(40)의 시트상 수지 조성물(10)을 실장용 기판(50)에 대향시켜 배치하고, 이어서, 플립 칩 본더를 이용하여, 시트상 수지 조성물 구비된 칩(40) 측에서 압력을 가한다. 이에 따라, 범프(18)와 전극(52)은, 시트상 수지 조성물(10)에 매립되면서 대향된다. 접합시의 온도는 100~200℃가 바람직하고, 보다 바람직하게는 150~190℃이다. 단, 땜납의 융점보다도 낮은 온도인 것이 바람직하다. 또한, 접합시의 압력은 0.01~10 MPa가 바람직하고, 보다 바람직하게는 0.1~1 MPa이다.
접합의 온도가 150℃ 이상이면, 시트상 수지 조성물(10)의 점도가 저하하여, 요철을 공극 없이 충전할 수 있다. 또한, 접합 온도가 200℃ 이하이면, 시트상 수지 조성물(10)의 경화 반응을 억제한 채로 접합이 가능하게 된다.
이 때, 시트상 수지 조성물(10)의 200℃ 미만에 있어서의 최저 용융 점도가 10 Pa·s~5000 Pa·s의 범위 내에 있으면, 반도체 칩(22)에 형성된 범프(18)와 실장용 기판(50)에 형성된 전극(52)을 용이하게 시트상 수지 조성물(10)에 매립하면서 대향시킬 수 있다.
[시트상 수지 조성물을 반경화시키는 공정]
상기 공정 C 후, 시트상 수지 조성물(10)을 가열하여 반경화시킨다(공정 D). 상기 공정 D에서의 가열 온도는 100~230℃인 것이 바람직하고, 150~210℃인 것이 보다 바람직하다. 상기 공정 D에서의 가열 온도는 땜납의 융점보다도 낮은 온도인 것이 바람직하다. 또한, 가열 시간은 1~300초의 범위 내인 것이 바람직하고, 3~120초의 범위 내인 것이 보다 바람직하다.
이 때, 시트상 수지 조성물(10)의 200℃에서 10초간 가열한 후의 열경화율이 6% 이상이고, 200℃에서 10초간 가열한 후의 상태에 있어서의 200℃에서의 점도로서, 안드레이드의 식에 기초하여 얻어진 점도 곡선으로부터 얻어지는 값이 100 Pa·s~10000 Pa·s의 범위 내에 있으면, 공정 D 후에는, 시트상 수지 조성물(10)은, 반경화되어 있어, 반경화 전보다도 점도는 상승하게 된다. 그 후, 후술하는 것과 같이, 다음 공정 E에서는, 공정 D에서의 가열보다도 고온에서 가열하여, 시트상 수지 조성물(10)을 경화시킨다. 상기 공정 E의 단계에서는, 이미 시트상 수지 조성물(10)은 반경화되어 있고, 점도가 상승되어 있기 때문에, 범프(18)와 전극(52)의 접합을 위한 땜납을 용융시키더라도 시트상 수지 조성물(10)의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 보다 억제할 수 있다.
[범프와 전극을 접합하는 동시에, 시트상 조성물을 경화시키는 공정]
상기 공정 D 후, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 도 7에 도시하는 것과 같이, 범프(18)와 전극(52)을 접합하는 동시에, 시트상 조성물(10)을 경화시킨다(공정 E). 도 7에서는, 범프(18)가 땜납으로 구성되고, 범프(18)가 용융됨으로써 범프(18)와 전극(52)이 접합(전기적으로 접속)되어 있는 모습을 도시하고 있다.
이 때의 가열 온도는 180~400℃인 것이 바람직하고, 200~300℃인 것이 보다 바람직하다. 또한, 가열 시간은 1~300초의 범위 내인 것이 바람직하고, 3~120초의 범위 내인 것이 보다 바람직하다.
상술한 대로, 본 실시형태에서는, 범프(18)가 융점 180~260℃의 범위 내에 있는 땜납이고, 상기 공정 D는 100~230℃의 범위 내에서 가열하는 공정이며, 상기 공정 D에서의 가열 온도는 상기 땜납의 상기 융점보다도 낮은 온도인 것이 바람직하다. 융점이 180~260℃의 범위 내에 있는 땜납을 이용하면, 상기 공정 D에서의 가열로는 땜납은 용융되지 않는다. 한편, 시트상 수지 조성물(10)은 반경화된다. 즉, 공정 D에서는, 땜납을 용융시키지 않는 양태로 시트상 수지 조성물(10)을 반경화시킨다. 공정 D에서는 땜납을 용융시키지 않기 때문에, 공정 D에서 땜납이 흐르는 경우는 기본적으로 없다.
그 후, 이 공정 E에서, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 범프(18)와 전극(52)을 땜납을 용융시켜 접합하는 동시에, 시트상 조성물(10)을 경화시킨다. 공정 E의 단계에서는, 이미 시트상 수지 조성물(10)은 반경화되어 있기 때문에, 시트상 수지 조성물(10)을 구성하는 수지가 흐르기 어렵게 되어 있다. 따라서, 범프(18)와 전극(52)의 접합을 위해 땜납을 용융시키더라도 시트상 수지 조성물(10)의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 더욱 억제할 수 있다.
이상에 의해 반도체 장치(60)를 얻을 수 있다.
이상, 본 실시형태에 따른 반도체 장치의 제조 방법에 의하면, 반도체 칩(22)에 형성된 범프(18)와 실장용 기판(50)에 형성된 전극(52)을 대향시킨 상태에서, 시트상 수지 조성물(10)을 가열하여 반경화시킨다(공정 D). 따라서, 시트상 수지 조성물(10)은 그 후의 가열에 의해 흐르기 어려운 상태가 된다. 그 후, 공정 D에서의 가열보다도 고온에서 가열하여, 범프(18)와 전극(52)을 접합하는 동시에, 시트상 조성물(10)을 경화시킨다(공정 E). 공정 E의 단계에서는, 이미 시트상 수지 조성물(10)은 반경화되어 있기 때문에, 시트상 수지 조성물(10)을 구성하는 수지가 흐르기 어렵게 된다. 따라서, 범프(18)와 전극(52)의 접합을 위해서 땜납을 용융시키더라도 시트상 수지 조성물(10)의 흐름에 따라 땜납이 흐르는 것은 억제된다. 그 결과, 땜납 흐름에 의한 단락이나 접촉 불량이 발생하는 것을 억제할 수 있다.
이어서, 시트상 수지 조성물 구비된 칩의 구체적인 준비 방법에 관해서 도 8~도 14를 참조하면서 설명한다.
본 실시형태의 시트상 수지 조성물은, 이면 연삭용 테이프 또는 다이싱 테이프와 일체화하여 사용할 수 있다. 이에 따라, 반도체 장치를 효율적으로 제조할 수 있다. 도 8~도 14는, 시트상 수지 조성물 구비된 칩의 준비 방법의 일례를 설명하기 위한 단면 모식도이다.
[이면 연삭용 테이프 일체형 시트상 수지 조성물]
본 실시형태에 따른 이면 연삭용 테이프 일체형 시트상 수지 조성물은, 이면 연삭용 테이프와, 상술한 시트상 수지 조성물을 구비한다.
도 8은 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)의 단면 모식도이다. 도 8에 도시하는 것과 같이, 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)은, 이면 연삭용 테이프(12)와, 시트상 수지 조성물(10)을 구비한다. 이면 연삭용 테이프(12)는 기재(12a) 및 점착제층(12b)를 구비하고, 점착제층(12b)은 기재(12a) 상에 형성되어 있다. 시트상 수지 조성물(10)은 점착제층(12b) 상에 형성되어 있다.
한편, 시트상 수지 조성물(10)은, 도 8에 도시하는 것과 같이 이면 연삭용 테이프(12)의 전면에 적층되어 있지 않아도 좋으며, 반도체 웨이퍼(16)(도 9 참조)와의 접합에 충분한 사이즈로 형성되면 된다.
(이면 연삭용 테이프)
이면 연삭용 테이프(12)는, 기재(12a)와, 기재(12a) 상에 적층된 점착제층(12b)을 구비하고 있다.
상기 기재(12a)는 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)의 강도 모체가 되는 것이다. 예컨대, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교호) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 크로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(12b)이 자외선 경화형인 경우, 기재(12a)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
상기 기재(12a)는, 동종 또는 이종인 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라서 여러 종류를 블렌드한 것을 이용할 수 있다. 기재(12a)의 표면에는 관용의 표면 처리를 실시할 수 있다. 기재(12a)에는, 대전 방지능을 부여하기 위해서, 상기한 기재(12a) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30~500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(12a)는 단층 또는 2종 이상의 복층이라도 좋다.
기재(12a)의 두께는 적절하게 결정할 수 있으며, 일반적으로는 5 ㎛ 이상 200 ㎛ 이하 정도이고, 바람직하게는 35 ㎛ 이상 120 ㎛ 이하이다.
한편, 기재(12a)에는, 각종 첨가제(예컨대, 착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있어도 좋다.
점착제층(12b)의 형성에 이용하는 점착제는, 반도체 웨이퍼의 이면 연삭시에 반도체 웨이퍼를 유지할 수 있고, 이면 연삭 후에 반도체 웨이퍼로부터 박리할 수 있는 것이라면 특별히 제한되지 않는다. 예컨대, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 이용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 싫어하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 아크릴산에스테르를 주모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산에스테르로서는, 예컨대, (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1~30, 특히 탄소수 4~18의 직쇄상 또는 분기쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 한편, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)란 전부 같은 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 모노머 성분으로서, 예컨대, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수말레산, 무수이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해서, 다작용성 모노머 등도, 필요에 따라서 공중합용 모노머 성분으로서 포함할 수 있다. 이러한 다작용성 모노머로서, 예컨대, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합에 부침으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로나 중합할 수 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만~300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해서, 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교하여야 할 베이스 폴리머와의 밸런스에 따라, 나아가서는, 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 나아가서는 0.1~5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 이외에, 종래 공지된 각종 점착부여제, 노화방지제 등의 첨가제를 이용하여도 좋다.
점착제층(12b)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있어, 용이하게 픽업할 수 있다. 방사선으로서는, X선, 자외선, 전자선, 알파선, 베타선, 중성자선 등을 들 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성 작용기를 가지면서 또한 점착성을 보이는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화성 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예컨대, 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 가지 올리고머를 들 수 있고, 그 중량 평균 분자량이 100~30000 정도 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서, 점착제층의 점착력을 저하할 수 있는 양을 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5~500 중량부, 바람직하게는 40~150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화성 점착제 이외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화성 점착제을 들 수 있다. 내재형의 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내부를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있으므로 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지면서 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에 탄소-탄소 이중 결합을 도입하는 방법은 특별히 제한되지 않고, 다양한 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대, 미리, 아크릴계 폴리머에 작용기를 갖는 모노머를 공중합한 후, 이 작용기와 반응할 수 있는 작용기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합하거나 또는 부가 반응시키는 방법을 들 수 있다.
이들 작용기 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 작용기의 조합 중에서도 반응 추적의 용이성에서 봤을 때, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 작용기의 조합에 의해서, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이라면, 작용기는 아크릴계 폴리머와 상기 화합물의 어느 쪽에 있어도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합이다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화성 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0~10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합개시제를 함유시키는 것이 바람직하다. 광중합개시제로서는, 예컨대, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일안식향산, 3,3′-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티토크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄파퀴논; 할로겐화케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05~20 중량부 정도이다.
한편, 방사선을 조사할 때에, 산소에 의한 경화 저해가 일어나는 경우는, 방사선 경화형의 점착제층(12b)의 표면으로부터 어떠한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예컨대, 상기 점착제층(12b)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 속에서 자외선 등의 방사선을 조사하는 방법 등을 들 수 있다.
한편, 점착제층(12b)에는, 각종 첨가제(예컨대, 착색제, 증점제, 증량제, 충전제, 점착부여제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있어도 좋다.
점착제층(12b)의 두께는 특별히 한정되지 않지만, 칩 절단면의 결손 방지, 시트상 수지 조성물(10)의 고정 유지의 양립성 등의 관점에서 1~50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2~30 ㎛, 나아가서는 바람직하게는 5~25 ㎛이다.
(이면 연삭용 테이프 일체형 시트상 수지 조성물의 제조 방법)
이면 연삭용 테이프 일체형 시트상 수지 조성물(100)은, 예컨대 이면 연삭용 테이프(12) 및 시트상 수지 조성물(10)을 따로따로 제작해 두고서, 마지막으로 이들을 접합시킴으로써 작성할 수 있다.
(시트상 수지 조성물 구비된 칩의 준비 방법)
이어서, 시트상 수지 조성물 구비된 칩의 준비 방법에 관해서 설명한다. 도 9~도 14는, 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)을 이용하는 시트상 수지 조성물 구비된 칩(40)을 준비하는 방법의 각 공정을 도시하는 도면이다.
구체적으로는, 상기 시트상 수지 조성물 구비된 칩의 준비 방법은, 반도체 웨이퍼(16)의 범프(18)가 형성된 범프 형성면(22a)과 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)의 시트상 수지 조성물(10)을 접합시키는 접합 공정, 반도체 웨이퍼(16)의 이면(16b)을 연삭하는 연삭 공정, 반도체 웨이퍼(16)의 이면(16b)에 다이싱 테이프(11)를 접착하는 웨이퍼 고정 공정, 이면 연삭용 테이프(12)를 박리하는 박리 공정, 반도체 웨이퍼(16)를 다이싱하여 시트상 수지 조성물 구비된 반도체 칩(40)을 형성하는 다이싱 공정, 및 시트상 수지 조성물 구비된 반도체 칩(40)을 다이싱 테이프(11)로부터 박리하는 픽업 공정을 포함한다.
<접합 공정>
접합 공정에서는, 반도체 웨이퍼(16)의 범프(18)가 형성된 범프 형성면(22a)과 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)의 시트상 수지 조성물(10)을 접합시킨다(도 9 참조).
반도체 웨이퍼(16)의 범프 형성면(22a)에는 복수의 범프(18)가 형성되어 있다(도 9 참조). 범프(18)의 높이는 용도에 따라서 정해지며, 일반적으로는 5~100 ㎛ 정도이다. 물론, 반도체 웨이퍼(16)에 있어서의 개개의 범프(18)의 높이는 동일하더라도 다르더라도 좋다.
반도체 웨이퍼(16) 표면에 형성된 범프(18)의 높이 X(㎛)와 시트상 수지 조성물(10)의 두께 Y(㎛)가, 0.5≤Y/X≤2의 관계를 만족하는 것이 바람직하다. 보다 바람직하게는 0.5≤Y/X≤1.5이고, 더욱 바람직하게는 0.8≤Y/X≤1.3이다.
범프(18)의 높이 X(㎛)와 시트상 수지 조성물(10)의 두께 Y(㎛)가 상기 관계를 만족함으로써, 반도체 칩(22)과 실장용 기판(50) 사이의 공간을 충분히 충전할 수 있는 동시에, 상기 공간으로부터의 시트상 수지 조성물(10)의 과잉 돌출을 방지할 수 있어, 시트상 수지 조성물(10)에 의한 반도체 칩(22)의 오염 등을 방지할 수 있다. 한편, 각 범프(18)의 높이가 다른 경우는, 가장 높은 범프(18)의 높이를 기준으로 한다.
우선, 이면 연삭용 테이프 일체형 시트상 수지 조성물(100)의 시트상 수지 조성물(10) 상에 임의로 설치된 세퍼레이터를 적절히 박리하고, 도 9에 도시하는 것과 같이, 반도체 웨이퍼(16)의 범프(18)가 형성된 범프 형성면(22a)과 시트상 수지 조성물(10)을 대향시켜, 시트상 수지 조성물(10)과 반도체 웨이퍼(16)를 접합시킨다(마운트).
접합 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착의 압력은, 바람직하게는 0.1 MPa 이상, 보다 바람직하게는 0.2 MPa 이상이다. 0.1 MPa 이상이면, 반도체 웨이퍼(16)의 범프 형성면(22a)의 요철을 양호하게 매립할 수 있다. 또한, 압착 압력의 상한은 특별히 한정되지 않지만, 바람직하게는 1 MPa 이하, 보다 바람직하게는 0.5 MPa 이하이다.
접합 온도는, 바람직하게는 40℃ 이상이고, 보다 바람직하게는 60℃ 이상이다. 40℃ 이상이면, 시트상 수지 조성물(10)의 점도가 저하하고, 반도체 웨이퍼(16)의 요철을 공극 없이 충전할 수 있다. 또한, 접합 온도는, 바람직하게는 100℃ 이하이며, 보다 바람직하게는 80℃ 이하이다. 100℃ 이하이면, 시트상 수지 조성물(10)의 경화 반응을 억제한 채로 접합이 가능하게 된다.
접합은 감압 하에서 행하는 것이 바람직하며, 예컨대, 1000 Pa 이하, 바람직하게는 500 Pa 이하이다. 하한은 특별히 한정되지 않으며, 예컨대 1 Pa 이상이다.
<연삭 공정>
연삭 공정에서는, 반도체 웨이퍼(16)의 범프 형성면(22a)과는 반대측의 면(즉, 이면)(16b)을 연삭한다(도 10 참조). 반도체 웨이퍼(16)의 이면 연삭에 이용하는 박형 가공기로서는 특별히 한정되지 않으며, 예컨대 연삭기(백그라인더), 연마 패드 등을 예시할 수 있다. 또한, 에칭 등의 화학적 방법으로 이면 연삭을 행하여도 좋다. 이면 연삭은, 반도체 웨이퍼(16)가 원하는 두께(예컨대, 20~700 ㎛)가 될 때까지 행해진다.
<웨이퍼 고정 공정>
연삭 공정 후, 반도체 웨이퍼(16)의 이면(16b)에 다이싱 테이프(11)를 접착한다(도 11 참조). 한편, 다이싱 테이프(11)는, 기재(11a) 상에 점착제층(11b)이 적층된 구조를 갖는다. 기재(11a) 및 점착제층(11b)으로서는, 이면 연삭용 테이프(12)의 기재(12a) 및 점착제층(12b)의 항에서 기재한 성분 및 제법을 이용하여 적합하게 제작할 수 있다.
<박리 공정>
이어서, 이면 연삭용 테이프(12)를 박리한다(도 12 참조). 이에 따라, 시트상 수지 조성물(10)이 노출된 상태가 된다.
이면 연삭용 테이프(12)를 박리할 때, 점착제층(12b)이 방사선 경화성을 갖는 경우에는, 점착제층(12b)에 방사선을 조사하여 점착제층(12b)를 경화시킴으로써 용이하게 박리할 수 있다. 방사선의 조사량은, 이용하는 방사선의 종류나 점착제층의 경화도 등을 고려하여 적절하게 설정하면 된다.
<다이싱 공정>
다이싱 공정에서는, 도 13에 도시하는 것과 같이 반도체 웨이퍼(16) 및 시트상 수지 조성물(10)을 다이싱하여 다이싱된, 시트상 수지 조성물 구비된 반도체 칩(40)을 형성한다. 다이싱은, 반도체 웨이퍼(16)의 시트상 수지 조성물(10)을 접합시킨 범프 형성면(22a)으로부터 통상의 방법에 따라서 행해진다. 예컨대, 다이싱 테이프(11)까지 절입을 하는 풀 컷트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않으며, 종래 공지된 것을 이용할 수 있다.
한편, 다이싱 공정에 이어서 다이싱 테이프(11)의 확장(Expand)을 행하는 경우, 그 확장은 종래 공지된 확장 장치를 이용하여 행할 수 있다.
<픽업 공정>
도 14에 도시하는 것과 같이, 시트상 수지 조성물 구비된 반도체 칩(40)을 다이싱 테이프(11)로부터 박리한다(시트상 수지 조성물 구비된 반도체 칩(40)을 픽업한다). 픽업의 방법으로서는 특별히 한정되지 않으며, 종래 공지된 다양한 방법을 채용할 수 있다.
여기서 픽업은, 다이싱 테이프(11)의 점착제층(11b)이 자외선 경화형인 경우, 점착제층(11b)에 자외선을 조사한 후에 행한다. 이에 따라, 점착제층(11b)의 반도체 칩(22)에 대한 점착력이 저하하여, 반도체 칩(22)의 박리가 용이하게 된다.
이상에 의해, 시트상 수지 조성물 구비된 반도체 칩(40)의 준비가 완료된다.
또한, 본 발명에 따른 시트상 수지 조성물 구비된 반도체 칩의 준비 방법은, 이면 연삭용 테이프 일체형 시트상 수지 조성물을 이용하는 방법에 한정되지 않는다.
예컨대, 다이싱 테이프 일체형 시트상 수지 조성물을 이용하여 준비하여도 좋다. 다이싱 테이프 일체형 시트상 수지 조성물은, 다이싱 테이프와, 시트상 수지 조성물을 구비한다. 다이싱 테이프는, 기재 및 점착제층을 구비하고, 점착제층은 기재 상에 형성되어 있다. 시트상 수지 조성물은 점착제층 상에 형성되어 있다. 다이싱 테이프는, 상술한 이면 연삭용 테이프와 같은 구성을 채용할 수 있다.
구체적으로, 상기 시트상 수지 조성물 구비된 칩의 준비 방법은, 반도체 웨이퍼의 범프가 형성된 범프 형성면과 다이싱 테이프 일체형 시트상 수지 조성물의 시트상 수지 조성물을 접합시키는 접합 공정, 반도체 웨이퍼를 다이싱하여 시트상 수지 조성물 구비된 반도체 칩을 형성하는 다이싱 공정, 및 시트상 수지 조성물 구비된 반도체 칩을 다이싱 테이프로부터 박리하는 픽업 공정을 포함한다.
또한, 본 발명에 따른 시트상 수지 조성물 구비된 반도체 칩의 준비 방법은, 단일체의 시트상 수지 조성물을 이용하여 준비하여도 좋다.
구체적으로, 단일체의 시트상 수지 조성물을 이용한 시트상 수지 조성물 구비된 칩의 준비 방법은, 예컨대, 반도체 웨이퍼의 범프가 형성된 범프 형성면과 시트상 수지 조성물을 접합시키는 접합 공정, 시트상 수지 조성물의 반도체 웨이퍼 접합면과는 반대측의 면에 이면 연삭용 테이프를 접합시키는 공정, 반도체 웨이퍼의 이면을 연삭하는 연삭 공정, 반도체 웨이퍼의 이면에 다이싱 테이프를 접착하는 웨이퍼 고정 공정, 이면 연삭용 테이프를 박리하는 박리 공정, 반도체 웨이퍼를 다이싱하여 시트상 수지 조성물 구비된 반도체 칩을 형성하는 다이싱 공정, 및 시트상 수지 조성물 구비된 반도체 칩을 다이싱 테이프로부터 박리하는 픽업 공정을 포함한다.
또한, 단일체의 시트상 수지 조성물을 이용한 시트상 수지 조성물 구비된 칩의 준비 방법의 다른 예로서는, 상기 시트상 수지 조성물 구비된 칩의 준비 방법은, 반도체 웨이퍼의 범프가 형성된 범프 형성면과 시트상 수지 조성물을 접합시키는 접합 공정, 시트상 수지 조성물의 반도체 웨이퍼 접합면과는 반대측의 면에 다이싱 테이프를 접합시키는 공정, 반도체 웨이퍼를 다이싱하여 시트상 수지 조성물 구비된 반도체 칩을 형성하는 다이싱 공정, 및 시트상 수지 조성물 구비된 반도체 칩을 다이싱 테이프로부터 박리하는 픽업 공정을 포함한다.
실시예
이하에, 본 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 이들에만 한정한다는 취지의 것이 아니다.
<시트상 수지 조성물의 제작>
이하의 성분을 표 1에 기재하는 비율로 메틸에틸케톤에 용해하여, 고형분 농도가 25.4~60.6 중량%가 되는 접착제 조성물의 용액을 조제했다.
아크릴 폴리머: 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「파라클론 W-197CM」, 네가미고교가부시키가이샤 제조)
에폭시 수지 1: 상품명 「에피코트 1004」, JER가부시키기아샤 제조
에폭시 수지 2: 상품명 「에피코트 828」, JER가부시키가이샤 제조
페놀 수지: 상품명 「미렉스 XLC-4L」, 미쓰이카가쿠가부시키가이샤 제조
플럭스: 2-페녹시안식향산
무기 충전제: 구상 실리카(상품명 「SO-25R」, 가부시키가이샤아도마테크스 제조)
열경화 촉진 촉매: 이미다졸 촉매(상품명 「2PHZ-PW」, 시코쿠가세이가부시키가이샤 제조)
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 35 ㎛의 시트상 수지 조성물 A를 제작했다.
[200℃ 미만에 있어서의 최저 용융 점도의 측정]
회전식 점도계 HAAKE Roto Visco 1(서모피셔사이엔티픽사 제조)을 이용하여 시트상 수지 조성물 A를 측정했을 때의 80℃~200℃에 있어서의 용융 점도의 최저치를 최저 용융 점도로 했다. 측정 조건은, 승온 속도 10℃/min, 전단 속도 5(1/s)로 했다. 결과를 표 1에 기재한다.
(200℃에서 10초간 가열한 후의 열경화율의 측정)
티·에이·인스트루먼트사 제조의 시차주사 열량계, 제품명 「Q2000」을 이용하여, 다음과 같이 하여 열경화율을 측정했다.
우선, 열경화 처리를 하지 않은 시트상 수지 조성물 A를 -10℃부터 승온 속도 10℃/분의 조건으로, 350℃(열경화 반응이 완전히 완료되었다고 상정되는 온도)까지 승온했을 때의 발열량(미경화 샘플의 반응 열량)을 측정했다.
또한, 시트상 수지 조성물 A를 200℃에서 10초간 가열한 샘플을 준비하여, -10℃부터 승온 속도 10℃/분의 조건으로, 350℃(열경화 반응이 완전히 완료되었다고 상정되는 온도)까지 승온했을 때의 발열량(200℃에서 10초간 가열한 샘플의 반응 열량)을 측정했다. 그 후, 이하의 식(3)에 의해 열경화율을 얻었다.
식(3): 열경화율=[{(미경화 샘플의 반응 열량)-(200℃에서 10초간 가열한 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)
한편, 발열량은, 시차주사 열량계로 측정되는 발열 피크의 기립 온도와 반응 종료 온도의 2점을 연결한 직선과 피크로 둘러싸이는 면적을 이용하여 구한다.
결과를 표 1에 기재한다.
[200℃에서 10초간 가열한 후의 상태에 있어서의, 안드레이드의 식에 기초한 200℃에서의 점도]
우선, 시트상 수지 조성물 A에 관해서 이하의 샘플을 준비했다.
샘플 A-1: 열경화 없음
샘플 B-1: 110℃에서 10분간 가열하여 열경화
샘플 C-1: 110℃에서 20분간 가열하여 열경화
샘플 D-1: 110℃에서 25분간 가열하여 열경화
샘플 E-1: 110℃에서 35분간 가열하여 열경화
이어서, 각 샘플에 관해서, 회전식 점도계(서모피셔사이엔티픽사 제조, 제품명 「HAAKE Roto Visco 1」)로 정적 점도를 측정했다. 측정 조건은, 갭 100 ㎛, 회전 플레이트 직경 20 mm, 승온 속도 10℃/min, 전단 속도 5(1/s)로 했다.
회전식 점도계로 측정한 결과를 각 샘플에 관해서 횡축을 1/T, 종축을 lnη로 하여 플롯하여, 그 기울기와 절편을 얻었다. 이 때, 플롯은, 직선을 얻을 수 있는 범위 내에서 행했다.
여기서, 안드레이드식의 양변에 관해서 대수를 취한 것은, 하기 수학식(2)과 같다.
Figure pct00003
수학식(2)에서, E/R은 상기에서 얻어진 기울기에 대응하고, lnA는 상기에서 얻어진 절편에 대응한다. 즉, E/R와 lnA을 얻음으로써, 온도와 점도의 관계(점도 곡선)를 얻을 수 있었다. 도 15는 시트상 수지 조성물 A의 점도 곡선이다. 이 점도 곡선은, 점도 측정시의 승온에 따른 열경화의 영향이 배제된 것으로 되어 있다.
이어서, 각 샘플(샘플 B-1, 샘플 C-1 및 샘플 D-1)의 열경화율을 측정했다. 열경화율의 측정 방법은, 상술한 200℃에서 10초간 가열한 후의 열경화율의 측정과 같은 식으로 했다.
그 결과, 다음과 같이 되었다.
샘플 B-1의 열경화율: [{(미경화 샘플의 반응 열량)-(110℃에서 10분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)=2.9(%)
샘플 C-1의 열경화율: [{(미경화 샘플의 반응 열량)-(110℃에서 20분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)=9.1(%)
샘플 D-1의 열경화율: [{(미경화 샘플의 반응 열량)-(110℃에서 25분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)=13.6(%)
샘플 E-1의 열경화율: [{(미경화 샘플의 반응 열량)-(110℃에서 35분간 가열하여 열경화시킨 샘플의 반응 열량)}/(미경화 샘플의 반응 열량)]×100(%)=20.1(%)
한편, 샘플 A-1의 열경화율은 0%이다.
이어서, 열경화율을 횡축, 200℃에 있어서의 점도를 종축으로 하여 플롯했다. 그리고, 플롯에 대하여 최소 자승 근사 곡선을 얻었다. 도 16은 시트상 수지 조성물 A 에 따른 열경화율과 200℃에 있어서의 점도의 관계를 도시하는 그래프이다.
그 후, 상기 200℃에서 10초간 가열한 후의 열경화율의 측정에서 얻어진 열경화율과, 상기 최소 자승 근사 곡선에 기초하여 점도를 산출한 바, 234 Pa·s가 되었다.
이상에 의해, 시트상 수지 조성물 A에 따른 200℃에서 10초간 가열한 후의 상태에 있어서의 시트상 수지 조성물의 200℃에서의 점도(점도 측정시의 승온에 따른 열경화의 영향을 배제한 점도)를 얻었다.

시트상 수지 조성물 A의
조성(중량부)



 아크릴 중합체 100
에폭시 수지 1 166
에폭시 수지 2 111
페놀 수지 290
무기 충전제 953
플럭스 33
열경화 촉진 촉매 13

평가 결과
 200℃ 미만에서의 최저 융점 점도(Paㆍs) 273
200℃에서의 10초간 가열한 후의 열경화율(%) 6.6
200℃에서 10초가 가열한 후의 상태에서의
안드레이드의 식에 기초한 200℃에서의 점도(Paㆍs)		 234
[땜납 흐름 평가]
(주)왈츠사의 테스트 비히클(두께 725 ㎛의 웨이퍼에, 높이 40 ㎛의 범프가 형성된 것)에, 두께 40 ㎛의 시트상 수지 조성물 A를 접착했다. 접착 조건은, 진공도: 100 Pa의 조건 하에서, 온도: 60℃, 접착 압력: 0.5 Mpa로 했다. 이에 따라 도 1에 도시하는 것과 같은 형태의 샘플 A를 얻었다.
(실시예 1)
이어서, 이 샘플 A에 전극을 갖는 실장용 기판(전극의 높이: 15 ㎛)을 접착했다. 접착에는, 도레엔지니어링사의 플립 칩 본더(FC3000W)를 이용하고, 접착 조건은, 하중: 0.5 Mpa의 조건으로, 200℃에서 10초간 유지한 후, 260℃에서 10초 유지했다. 그 후, X선 투시 장치(시마즈세이사쿠쇼 제조 「SMX-100」)를 이용하여, 실장 후의 땜납 접합부를 관찰했다. 땜납이 이동하지 않는 경우를 ○, 땜납이 이동하고 있는 경우를 ×로 하여 평가했다. 결과를 표 1에 기재한다. 도 17은 실시예 1에 따른 샘플의 X선 투시 화상이다. 도 17에 도시하는 것과 같이, 실시예 1에서는 땜납은 거의 이동하지 않았다.
(비교예 1)
실시예 1과 마찬가지로, 샘플 A에 전극을 갖는 실장용 기판(전극의 높이: 15 ㎛)를 접착했다. 접착에는, 도레엔지니어링사의 플립 칩 본더(FC3000W)를 이용하고, 접착 조건은, 하중: 0.5 Mpa의 조건으로, 260℃에서 10초 유지했다. 그 후, X선 투시 장치(시마즈세이사쿠쇼 제조 「SMX-100」)를 이용하여, 실장 후의 땜납 접합부를 관찰했다. 결과를 표 1에 기재한다. 도 18은 비교예 1에 따른 샘플의 X선 투시 화상이다. 도 18에 도시하는 것과 같이, 비교예 1에서는 땜납은 이동하고 있다.
실시예 1 비교예 1
공정 D의 유무 유 무
땝납 흐름 평가 ○ ×
10: 시트상 수지 조성물
18: 범프
22: 반도체 칩
22a: 범프 형성면
40: 시트상 수지 조성물 구비된 칩
50: 실장용 기판
52: 전극
60: 반도체 장치

Claims (3)

  1. 반도체 칩의 범프 형성면에 시트상 수지 조성물이 접착된, 시트상 수지 조성물 구비된 칩을 준비하는 공정 A와,
    전극이 형성된 실장용 기판을 준비하는 공정 B와,
    상기 실장용 기판에, 상기 시트상 수지 조성물 구비된 칩을, 상기 시트상 수지 조성물을 접합면으로 하여 접착하여, 상기 반도체 칩에 형성된 상기 범프와 상기 실장용 기판에 형성된 전극을 대향시키는 공정 C와,
    상기 공정 C 후에, 상기 시트상 수지 조성물을 가열하여 반경화시키는 공정 D와,
    상기 공정 D 후에, 상기 공정 D에서의 가열보다도 고온에서 가열하여, 상기 범프와 상기 전극을 접합하는 동시에, 상기 시트상 조성물을 경화시키는 공정 E
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 시트상 수지 조성물은,
    200℃ 미만에 있어서의 최저 용융 점도가 10 Pa·s~5000 Pa·s의 범위 내에 있고,
    200℃에서 10초간 가열한 후의 열경화율이 6% 이상이고,
    200℃에서 10초간 가열한 후의 상태에 있어서의 200℃에서의 점도로서, 안드레이드의 식에 기초하여 얻어진 점도 곡선으로부터 얻어지는 값이 100 Pa·s~10000 Pa·s의 범위 내에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 공정 D는, 100~230℃의 범위 내에서 가열하는 공정이고,
    상기 공정 E는, 융점이 180~260℃의 범위 내에 있는 땜납에 의해 상기 전극과 상기 범프를 접합하는 공정이며,
    상기 공정 D에서의 가열 온도는, 상기 땜납의 상기 융점보다도 낮은 온도인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020167006512A 2013-09-25 2014-09-19 반도체 장치의 제조 방법 KR20160055807A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013198640A JP2015065321A (ja) 2013-09-25 2013-09-25 半導体装置の製造方法
JPJP-P-2013-198640 2013-09-25
PCT/JP2014/074919 WO2015046082A1 (ja) 2013-09-25 2014-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20160055807A true KR20160055807A (ko) 2016-05-18

Family

ID=52743219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006512A KR20160055807A (ko) 2013-09-25 2014-09-19 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20160240394A1 (ko)
JP (1) JP2015065321A (ko)
KR (1) KR20160055807A (ko)
TW (1) TW201517181A (ko)
WO (1) WO2015046082A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6874350B2 (ja) * 2016-12-06 2021-05-19 住友ベークライト株式会社 樹脂シート
CN107481988B (zh) * 2017-07-28 2020-09-01 永道无线射频标签(扬州)有限公司 一种未使用导电胶的覆晶芯片封装产品及其制作工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2007157758A (ja) * 2005-11-30 2007-06-21 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置
JP2012109481A (ja) * 2010-11-19 2012-06-07 Toray Ind Inc 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW201517181A (zh) 2015-05-01
US20160240394A1 (en) 2016-08-18
JP2015065321A (ja) 2015-04-09
WO2015046082A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
KR102190194B1 (ko) 접착 필름, 다이싱·다이본딩 필름, 반도체 장치의 제조 방법 및 반도체 장치
US20110084408A1 (en) Thermosetting die-bonding film
KR20160002714A (ko) 열경화성 수지 조성물 및 반도체 장치의 제조 방법
KR20150136044A (ko) 언더필재, 밀봉 시트 및 반도체 장치의 제조 방법
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20150130973A (ko) 보강 시트 및 이차 실장 반도체 장치의 제조 방법
KR20130000343A (ko) 적층 필름 및 그 사용 방법
KR20130000344A (ko) 반도체 장치의 제조 방법
KR20170130359A (ko) 수지 조성물, 이면 연삭용 테이프 일체형 시트상 수지 조성물, 다이싱 테이프 일체형 시트상 수지 조성물, 반도체 장치의 제조 방법, 및, 반도체 장치
WO2016013310A1 (ja) シート状樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、及び、半導体装置の製造方法
JP2014216488A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR102402235B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR102344987B1 (ko) 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5715680B1 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
KR102310226B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2015122425A (ja) 半導体装置の製造方法、半導体装置、包埋用接着フィルム、及びダイシング・ダイボンドフィルム
KR20170088864A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
TW201546230A (zh) 片狀樹脂組合物、積層片及半導體裝置之製造方法
KR20160055807A (ko) 반도체 장치의 제조 방법
JP6193926B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR20160055806A (ko) 반도체 장치의 제조 방법
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
WO2016152271A1 (ja) 樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置
KR20170088865A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
JP5715681B1 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid