KR20160055457A - 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법 - Google Patents
열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법 Download PDFInfo
- Publication number
- KR20160055457A KR20160055457A KR1020140155267A KR20140155267A KR20160055457A KR 20160055457 A KR20160055457 A KR 20160055457A KR 1020140155267 A KR1020140155267 A KR 1020140155267A KR 20140155267 A KR20140155267 A KR 20140155267A KR 20160055457 A KR20160055457 A KR 20160055457A
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- glass fiber
- fiber fabric
- layer
- thermoelectric module
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
절연층 및 상기 절연층에 내장된 열전 모듈을 포함하는 열전 모듈을 갖는 기판 및 반도체 패키지가 개시된다.
Description
열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법에 관한 것이다.
최근 모바일 AP(application processer)의 고성능화에 따른 CPU 코어의 집중적인 발열로 열적 이슈(thermal issue)를 해결하기 위한 효과적인 방안이 요구되고 있다.
일 측면은 전기 에너지를 이용하여 열을 이동시켜 단시간에 방열효과를 극대화할 수 있는 열전 모듈을 갖는 기판을 제공하는 것이다.
다른 측면은 전류를 인가하면 발열이 되는 펠티어 원리의 열전 모듈을 인쇄회로기판에 구현한 기판을 제공하는 것이다.
또 다른 측면은 착용식(wearable) 기기용 가요성 기판으로 적용 가능한 열전 모듈을 갖는 기판을 제공하는 것이다.
또 다른 측면은 인쇄회로기판 자재 또는 인쇄회로기판 제작 공정 중에 열전 모듈을 형성할 수 있는 열전 모듈을 갖는 기판의 제조방법을 제공하는 것이다.
또 다른 측면은 상기 열전 모듈을 갖는 기판을 이용한 반도체 패키지를 제공하는 것이다.
일 실시예에 따른 열전 모듈을 갖는 기판은 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자와 P형 반도체 소자의 다수의 쌍들과; 상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물의 양면에 형성된 회로층과; 상기 회로층이 형성된 유리섬유직물의 빈 공간에 채워지는 코어 절연층을 포함한다.
일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법은 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 상기 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자와 P형 반도체 소자의 다수의 쌍들을 형성하는 단계와; 상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물의 양면에 서로 인접한 N형 반도체 소자와 P형 반도체 소자를 연결하는 다수의 전극 패턴을 포함하는 회로층을 형성하는 단계와; 상기 회로층이 형성된 유리섬유직물의 빈 공간에 코어 절연층을 채우는 단계를 포함한다.
도 1은
본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이다.
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이다.
도 15 내지 도 17은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 20은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이다.
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이다.
도 15 내지 도 17은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 20은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
열전 모듈을 갖는 기판
도 1은 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도이다.
도 1을 참조하면, 상기 열전 모듈을 갖는 기판(1000)은 유리섬유직물(101)에 교대로 배열되어 함침된 N형 반도체 소자(501)와 P형 반도체 소자(502)의 다수의 쌍들과, 서로 인접한 N형 반도체 소자(501)와 P형 반도체 소자(502)를 연결하는 다수의 전극 패턴(513)을 포함하는 회로층과, 상기 회로층이 형성된 유리섬유직물(101)의 빈 공간에 채워지는 코어 절연층(102)을 포함한다.
여기서, 상기 코어 절연층(102)은 상기 회로층을 덮도록 상기 유리섬유직물(101)의 외측 밖으로 연장되어 형성되며, 상기 코어 절연층(102) 상에 형성된 금속층(123a)을 더 포함할 수 있다. 이와 같이 형성된 기판(1000)은 인쇄회로기판 자재로서 다양한 분야에 활용이 가능하다.
상기 유리섬유직물(101)은 내열성, 치수 안정성, 전기적 특성이 우수한 유리 섬유를 제직한 유리 직포로서, 당업계에서 통상 인쇄배선기판용 기재로서 공지된 것이라면 특별한 제한 없이 사용 가능하다. 예를 들어, 일 방향 유리섬유직물, 편면 겹침 조직(one-sided combination structure)을 갖는 유리섬유직물, 이중 짜임 유리섬유직물 등이 있으나, 특별히 이에 한정되는 것은 아니다.
상기 기판(1000)에 적용된 열전 모듈은 펠티어 효과(Peltier Effect)를 이용한 냉각 장치로서, N형 반도체 소자(501)와 P형 반도체 소자(502)를 교대로 배열하고, N형 반도체 소자(501)와 P형 반도체 소자(502)를 전극 패턴(513)에 접속한다. N형 반도체 소자(501)와 P형 반도체 소자(502)는 전극 패턴(513)에 상측과 하측으로 교대로 접속되고 상기 열전 모듈에 전원이 공급되면 최종적으로 전체 소자(501, 502)가 직렬로 접속된다. 도시되지는 않았으나, 상기 열전 모듈에는 리드선이 연결되어 외부와 전기적으로 연결될 수 있다.
상기 N형 반도체 소자(501)와 P형 반도체 소자(502)의 다수의 쌍들은 복수개가 배치될 수 있으며, 예를 들어 50 내지 200개, 또는 100 내지 150개가 배치될 수 있다.
한편, 반도체 소자(501, 502)들은 상기 유리섬유직물(101)에 함침되어 배치되며, 상기 반도체 소자들(501, 502) 사이의 공간을 포함하는 유리섬유직물(101)의 빈 공간에는 코어 절연층(102)으로 채워진다.
열전 효율은 전기 전도도에 비례하고 열 전도도에 반비례한다. 본 실시예에 따르면, 반도체 소자가 유리섬유직물에 함침되어 구성됨으로써 열전 모듈 내에 유리섬유가 존재하여 열 전도도가 낮아지므로 열전 효율을 보다 증가시킬 수 있다.
상기 전극 패턴(513)은 열전 모듈에 전원이 인가될 때 이러한 전원의 흐름을 안내하는 것으로, 상기 전극 패턴(513)과 반도체 소자들(501, 502)은 면 접촉하여 연결되거나, 솔더를 통해 접속될 수 있다.
상기 열전 모듈에 사용되는 전극 패턴(513)은 열전 모듈에 공급되는 전원의 손실을 최소화하기 위하여 전기 전도성이 높은 재질로 형성될 수 있다. 예를 들어 구리(Cu), 구리-몰리브데늄(Cu-Mo), 은(Ag), 금(Au), 백금(Pt) 중 하나 이상을 포함하는 전도성이 우수한 소재로 형성될 수 있다.
상기 전극 패턴(513)은 통상의 회로 패턴 형성 과정에서 동시에 구현 가능하며, 상기 전극 패턴(513)을 포함하는 회로층은 도전성 금속 페이스트, 금속 도금 또는 이들의 조합으로 구성될 수 있다.
상기 열전 모듈에 사용되는 반도체 소자로는 예를 들어 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 2종 이상의 원소를 포함하는 반도체를 하나 이상 사용할 수 있다. 상기 희토류 원소로서는 Y, Ce, La 등을 사용할 수 있으며, 상기 전이금속으로서는 Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Cu, Zn, Ag, Re 중 하나 이상을 사용할 수 있고, 상기 13족 원소로서는 B, Al, Ga, In 중 하나 이상을 사용할 수 있으며, 상기 14족 원소로서는 C, Si, Ge, Sn, Pb 중 하나 이상을 사용할 수 있으며, 상기 15족 원소로서는 P, As, Sb, Bi 중 하나 이상을 사용할 수 있고, 상기 16족 원소로서는 S, Se, Te 중 하나 이상을 사용할 수 있다. 이와 같은 원소를 포함하는 반도체의 예로서는 Bi-Te계 반도체, Co-Sb계 반도체, Pb-Te계 반도체, Si-Ge계 반도체, Fe-Si계 반도체, 또는 Sb-Te계 반도체를 사용할 수 있다.
이들 반도체들은 상기 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 하나 이상의 원소를 도펀트로서 포함하여 전기적 특성 등을 개선하는 것이 가능하다. 상기 Bi-Te계 반도체로서는 Sb 및 Se가 도펀트로서 사용된 (Bi,Sb)2(Te,Se)3계 반도체를 예시할 수 있으며, 상기 Co-Sb계 반도체로서는 CoSb3계 반도체를 예시할 수 있으며, 상기 Sb-Te계 반도체로서는 AgSbTe2, CuSbTe2를 예시할 수 있고, 상기 Pb-Te계 반도체로서는 PbTe, (PbTe)mAgSbTe2를 예시할 수 있다.
상기 열전 모듈에는 상술한 바와 같이, 리드선이 연결되어 외부와 전기적으로 연결될 수 있으며, 예를 들어, 상기 열전 모듈의 리드선의 양단에 직류(DC) 전압을 인가하면, N형 반도체 소자(501)에서는 전자(Electron)의 흐름에 따라, P형 반도체 소자(502)에서는 정공(Hole)의 흐름에 따라 열이 냉각부에서 발열부로 이동하므로, 시간이 지남에 따라 냉각부의 온도는 낮아지고 발열부의 온도는 상승한다. 이때 인가 전압의 극성을 바꿔주면 냉각부와 발열부의 위치가 서로 바뀌고, 열의 흐름도 반대가 된다. 이러한 현상은 금속 내의 전자의 퍼텐셜에너지 차이에 의해 발생된다. 즉, 퍼텐셜에너지가 낮은 상태의 금속에서부터 퍼텐셜에너지가 높은 상태의 금속으로 전자가 이동하려면 외부로부터 에너지를 가져와야 하기 때문에 접점에서는 열에너지를 빼앗기고, 반대의 경우에는 열에너지가 방출되는 원리이다. 상기 흡열(냉각)은 전류의 흐름과 반도체 소자 커플(N형, P형 반도체 소자 1쌍) 수에 비례하게 된다.
상기 열전 모듈을 갖는 기판(1000)에서, 예를 들어, 열전 모듈의 상면은 열을 흡수하는 "차가운 면", 즉 냉각부가 되고, 하면은 열을 방출하는 "뜨거운 면", 즉 발열부가 될 수 있다.
한편, 코어 절연층(102)은 유리섬유직물(101)에 함침된 반도체 소자들(501, 502)을 고정하는 동시에 절연체로서 기능한다.
상기 코어 절연층(102)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 열경화성, 열가소성 또는 이들이 조합된 수지로 형성될 수 있다. 예를 들어, 상기 절연층은 프리프레그, ABF(Ajinomoto Build-up Film) 및 FR-4, BT(Bismaleimide Triazine), 폴리이미드 등의 수지로 형성될 수 있다.
상기 금속층(123a)은 도전성 금속으로서 통상 회로층으로 사용되는 것이라면 특별한 제한 없이 적용 가능하다.
한편, 상기 코어 절연층(102)이 폴리이미드와 같은 가요성(flexible) 수지로 형성되는 경우, 착용식 기기용 가요성 기판으로 사용 가능하다.
통상 착용식 기기는 크기 제약으로 인해 배터리 용량이 작아 충전을 자주 해야 하는 등 사용자 불편이 초래되는 것이 일반적이나, 본 실시예에 따른 열전 모듈을 갖는 기판을 착용식 기기에 적용하는 경우, 인체 가까이에 닿아 있는 경우가 많으므로 사람의 체온을 이용한 전력 공급이 가능하고, 열전 모듈을 이용하여 체온을 이용하여 전기에너지로 변환함으로써 모바일(mobile) 기기의 보조 전력원으로도 사용 가능하다.
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 2를 참조하면, 상기 열전 모듈을 갖는 기판(2000)은 유리섬유직물(201)에 교대로 배열되어 함침된 N형 반도체 소자(601)와 P형 반도체 소자(602)의 다수의 쌍들과, 상기 유리섬유직물(201)의 빈 공간에 채워지는 코어 절연층(202)을 포함한다.
또한, 상기 코어 절연층(202) 상에는 빌드업 절연층(212)이 적층되며, 상기 빌드업 절연층(212)에는 서로 인접한 N형 반도체 소자(601)와 P형 반도체 소자(602)를 비아(614)를 통해 연결하는 다수의 전극 패턴(613)을 포함하는 회로층이 형성된다.
상기 전극 패턴(613)은 열전 모듈에 공급되는 전원의 손실을 최소화하기 위하여 전기 전도성이 높은 재질로 형성될 수 있다. 예를 들어 구리(Cu), 구리-몰리브데늄(Cu-Mo), 은(Ag), 금(Au), 백금(Pt) 중 하나 이상을 포함하는 전도성이 우수한 소재로 형성될 수 있다.
상기 전극 패턴(613)은 통상의 회로 패턴 형성 과정에서 동시에 구현 가능하며, 상기 전극 패턴(613)을 포함하는 회로층은 예를 들어, 금속 도금으로 구성될 수 있다.
상기 코어 절연층(102) 및 빌드업 절연층(212)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 열경화성, 열가소성 또는 이들이 조합된 수지로 형성될 수 있다. 예를 들어, 상기 절연층은 프리프레그, ABF(Ajinomoto Build-up Film) 및 FR-4, BT(Bismaleimide Triazine), 폴리이미드 등의 수지로 형성될 수 있다. 상기 절연층이 폴리이미드와 같은 가요성 수지로 형성되는 경우, 착용식 기기용 가요성 기판으로 사용 가능하다.
상기 빌드업 절연층(212) 상에는 금속층(223a)이 형성된다.
상기 금속층(223a)은 도전성 금속으로서 통상 회로층으로 사용되는 것이라면 특별한 제한 없이 적용 가능하다.
상기 열전 모듈을 갖는 기판(2000)에서, 예를 들어, 열전 모듈의 상면은 열을 흡수하는 "차가운 면", 즉 냉각부가 되고, 하면은 열을 방출하는 "뜨거운 면", 즉 발열부가 될 수 있다.
이와 같이 형성된 기판(2000)은 인쇄회로기판 자재로서 다양한 분야에 활용이 가능하다.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 3을 참조하면, 상기 열전 모듈을 갖는 기판(3000)은 유리섬유직물(301)에 교대로 배열되어 함침된 N형 반도체 소자(701)와 P형 반도체 소자(702)의 다수의 쌍들과, 서로 인접한 N형 반도체 소자(701)와 P형 반도체 소자(702)를 연결하는 다수의 전극 패턴(713)을 포함하는 회로층과, 상기 회로층이 형성된 유리섬유직물(301)의 빈 공간에 채워지는 코어 절연층(302)을 포함한다.
또한, 상기 코어 절연층(302) 상에는 다수의 빌드업 절연층(312, 322)과 다수의 빌드업 회로층(323, 333)을 포함하는 빌드업층이 적층되며, 최외층 회로층의 보호층으로서, 접속 패드를 노출시키는 솔더레지스트층(330)이 형성된다.
통상의 회로 패턴 형성 과정에서 상기 전극 패턴(713)은 동시에 구현 가능하며, 상기 전극 패턴(713)을 포함하는 회로층은 예를 들어, 도전성 금속 페이스트, 금속 도금 또는 이들의 조합으로 구성될 수 있다.
상기 빌드업 회로층은 또한 전극 패턴(713)에 연결되어 빌드업층의 최외측으로 연장되는 다수의 방열 비아(724a, 724b)를 포함한다.
상기 방열 비아(724a, 724b)는 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있으며, 회로층과 동일 소재로 형성되는 것 또한 가능하다.
또한, 상기 빌드업 회로층은 전기 배선을 위한 신호 비아(324)를 포함한다.
여기서, 상기 방열 비아(724a, 724b)와 신호 비아(324)는 동일 공정에 의해 형성되어 동일 물질로 구성될 수 있다.
상기 코어 절연층(302) 및 빌드업 절연층(312, 322)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 열경화성, 열가소성 또는 이들이 조합된 수지로 형성될 수 있다. 예를 들어, 상기 절연층이 폴리이미드와 같은 가요성 수지로 형성되는 경우, 가요성 기판으로 사용 가능하다.
상기 열전 모듈을 갖는 기판(3000)에서, 예를 들어, 열전 모듈의 상면은 열을 흡수하는 "차가운 면", 즉 냉각부가 되고, 하면은 열을 방출하는 "뜨거운 면", 즉 발열부가 되며, 상기 상부 방열 비아(724a)를 경유하여 상기 열전 모듈의 냉각부로 흡수된 열은 발열부에 형성되어 상기 기판(3000)의 하부 외측으로 연장된 하부 방열 비아(724b)를 통해서 기판(3000)으로부터 효율적으로 방출된다.
이와 같이, 방열 비아를 기판의 상하면에 배치하여 방열 효과를 극대화할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 나타낸 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 4를 참조하면, 상기 열전 모듈을 갖는 기판(4000)은 유리섬유직물(401)에 교대로 배열되어 함침된 N형 반도체 소자(801)와 P형 반도체 소자(802)의 다수의 쌍들과, 서로 인접한 N형 반도체 소자(801)와 P형 반도체 소자(802)를 연결하는 다수의 전극 패턴(813)을 포함하는 회로층과, 상기 회로층이 형성된 유리섬유직물(401)의 빈 공간에 채워지는 코어 절연층(402)을 포함한다.
또한, 상기 코어 절연층(402) 상에는 다수의 빌드업 절연층(452)과 다수의 빌드업 회로층을 포함하는 빌드업층이 적층되며, 최외층 회로층의 보호층으로서, 접속 패드를 노출시키는 솔더레지스트층(450)이 형성된다.
통상의 회로 패턴 형성 과정에서 상기 전극 패턴(813)은 동시에 구현 가능하며, 상기 전극 패턴(813)을 포함하는 회로층은 예를 들어, 도전성 금속 페이스트, 금속 도금 또는 이들의 조합으로 구성될 수 있다.
상기 빌드업 회로층은 또한 전극 패턴(813)에 연결되어 빌드업층의 최외측으로 연장되어 전층 연결된 적층형 방열 비아(854a, 854b)를 포함한다.
상기 적층형 방열 비아(854a, 854b)는 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있으며, 회로층과 동일 소재로 형성되는 것 또한 가능하다.
또한, 상기 빌드업 회로층은 전기 배선을 위한 적층형 신호 비아(454)를 포함한다.
여기서, 상기 적층형 방열 비아(854a, 854b)와 적층형 신호 비아(454)는 동일 공정에 의해 형성되어 동일 물질로 구성될 수 있다.
상기 코어 절연층(402) 및 빌드업 절연층(452)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 열경화성, 열가소성 또는 이들이 조합된 수지로 형성될 수 있다. 예를 들어, 상기 절연층이 폴리이미드와 같은 가요성 수지로 형성되는 경우, 가요성 기판으로 사용 가능하다.
상기 열전 모듈을 갖는 기판(4000)에서, 예를 들어, 열전 모듈의 상면은 열을 흡수하는 "차가운 면", 즉 냉각부가 되고, 하면은 열을 방출하는 "뜨거운 면", 즉 발열부가 되며, 상기 상부 적층형 방열 비아(854a)를 경유하여 상기 열전 모듈의 냉각부로 흡수된 열은 발열부에 형성되어 상기 기판(4000)의 하부 외측으로 연장된 하부 적층형 방열 비아(854b)를 통해서 기판(4000)으로부터 효율적으로 방출된다.
이와 같이, 적층형 방열 비아를 통해서 기판의 상하면을 전층 연결하여 방열 효과를 극대화할 수 있다.
열전 모듈을 갖는 기판의 제조방법
도 5는 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이고, 도 6 내지 도 9는 그 제조방법을 공정순으로 도시한 공정 단면도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판의 제조방법은 유리섬유직물을 준비하는 단계(S110)와; 상기 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하는 단계(S120)와; 상기 유리섬유직물의 양면에 회로층을 형성하는 단계(S130)와; 상기 회로층이 형성된 유리섬유직물의 빈 공간에 코어 절연층을 채우는 단계(S140)를 포함한다.
이하, 도 6 내지 도 9에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.
우선, 도 6을 참조하면, 유리섬유직물(101)을 준비한다.
상기 유리섬유직물(101)은 내열성, 치수 안정성, 전기적 특성이 우수한 유리 섬유를 제직한 유리 직포로서, 당업계에서 통상 인쇄배선기판용 기재로서 공지된 것이라면 특별한 제한 없이 사용 가능하다.
다음, 도 7을 참조하면, 상기 유리섬유직물(101)에 페이스트 형상의 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 패터닝한다.
상기 열전 모듈에 사용되는 반도체 물질로는 예를 들어 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 2종 이상의 원소를 포함하는 반도체의 페이스트를 하나 이상 사용할 수 있다. 상기 희토류 원소로서는 Y, Ce, La 등을 사용할 수 있으며, 상기 전이금속으로서는 Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Cu, Zn, Ag, Re 중 하나 이상을 사용할 수 있고, 상기 13족 원소로서는 B, Al, Ga, In 중 하나 이상을 사용할 수 있으며, 상기 14족 원소로서는 C, Si, Ge, Sn, Pb 중 하나 이상을 사용할 수 있으며, 상기 15족 원소로서는 P, As, Sb, Bi 중 하나 이상을 사용할 수 있고, 상기 16족 원소로서는 S, Se, Te 중 하나 이상을 사용할 수 있다. 이와 같은 원소를 포함하는 반도체의 예로서는 Bi-Te계 반도체, Co-Sb계 반도체, Pb-Te계 반도체, Si-Ge계 반도체, Fe-Si계 반도체, 또는 Sb-Te계 반도체를 사용할 수 있다.
이들 반도체들은 상기 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 하나 이상의 원소를 도펀트로서 포함하여 전기적 특성 등을 개선하는 것이 가능하다. 상기 Bi-Te계 반도체로서는 Sb 및 Se가 도펀트로서 사용된 (Bi,Sb)2(Te,Se)3계 반도체를 예시할 수 있으며, 상기 Co-Sb계 반도체로서는 CoSb3계 반도체를 예시할 수 있으며, 상기 Sb-Te계 반도체로서는 AgSbTe2, CuSbTe2를 예시할 수 있고, 상기 Pb-Te계 반도체로서는 PbTe, (PbTe)mAgSbTe2를 예시할 수 있다.
상기와 같이 유리섬유직물(101)에 스크린 인쇄에 의해 패터닝된 N형 반도체 물질과 P형 반도체 물질을 소정의 온도에서 소성함으로써 상기 유리섬유직물(101)에 교대로 배열되어 함침된 N형 반도체 소자(501)와 P형 반도체 소자(502)의 다수의 쌍들을 형성한다.
한편, 이와 같은 소성 공정은 추후 형성되는 회로층의 재질에 따라 회로층 형성 후 한번에 수행되는 것 또한 가능하다.
다음, 도 8을 참조하면, 상기 반도체 소자(501, 502) 다수의 쌍들이 함침된 유리섬유직물(101)의 양면에 서로 인접한 N형 반도체 소자(501)와 P형 반도체 소자(502)를 연결하는 다수의 전극 패턴(513)을 포함하는 회로층을 패터닝하여 형성한다.
상기 전극 패턴(513)을 포함하는 회로층을 패터닝하는 방법은 종래 알려져 있는 패터닝 방법을 제한 없이 사용할 수 있다. 예를 들어, 스크린 인쇄, 도금법, 직접 결합법(direct bonding method), e-빔 코팅법(e-beam coating method) 등의 증착법, AgPd 등의 결합제(bonding agent)를 이용하는 방법 등을 사용할 수 있다.
필요에 따라, 상기 반도체 소자(501, 502)와 전극 패턴(513) 사이에는 솔더와 같은 별도의 접합물질이 적용될 수 있다.
다음, 도 9를 참조하면, 상기 회로층이 형성된 유리섬유직물(101)의 빈 공간에 코어 절연층(102)을 채운다.
여기서, 상기 코어 절연층(102)은 상기 유리섬유직물(101) 상에 절연 수지를 적층하여 유리섬유직물(101)의 빈 공간을 채우는 동시에 상기 회로층을 덮도록 유리섬유직물(101)의 외측 밖으로 연장되어 형성된다. 또한, 상기 유리섬유직물(101)의 외측 밖으로 연장되어 형성된 코어 절연층(102) 상에 금속층(123a)을 추가로 구성할 수 있다.
나아가, 통상의 빌드업층 형성과정을 통해서 추가 적층하는 것 또한 가능하다.
이와 같이 형성된 기판은 인쇄회로기판 자재로서 다양한 분야에 활용이 가능하다.
도 10은 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이고, 도 11 내지 도 13은 그 제조방법을 공정순으로 도시한 공정 단면도이다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법은 유리섬유직물을 준비하는 단계(S210)와; 상기 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하는 단계(S220)와; 상기 유리섬유직물의 빈 공간에 코어 절연층을 채우는 단계(S230)와; 상기 코어 절연층의 양면에 비아를 포함하는 회로층을 형성하는 단계(S240)를 포함한다.
이하, 도 11 내지 도 13에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.
우선, 도 11을 참조하면, 유리섬유직물(201)에 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 상기 유리섬유직물(201)에 교대로 배열되어 함침된 N형 반도체 소자(601)와 P형 반도체 소자(602)의 다수의 쌍들을 형성한 다음, 유리섬유직물(201)의 빈 공간에 코어 절연층(202)을 채운다.
여기서, 상기 코어 절연층(202)은 상기 유리섬유직물(201) 상에 절연 수지를 적층하여 유리섬유직물(201)의 빈 공간을 채우는 동시에 유리섬유직물(201)의 외측 밖으로 연장되어 형성되도록 한다.
상기 반도체 물질의 인쇄/소성에 의한 반도체 소자의 형성 과정 및 코어 절연층의 형성 과정은 상술한 바와 같다.
다음, 도 12를 참조하면, 상기 코어 절연층(202)에 서로 인접한 N형 반도체 소자(601)와 P형 반도체 소자(602)를 비아(614)를 통해서 연결하는 다수의 전극 패턴(613)을 포함하는 회로층을 형성한다.
상기 회로층 형성 과정은 예를 들어, 절연층에 비이홀을 형성하고, 도금에 의해 비아 및 회로 패턴(전극 패턴)을 포함하는 회로층 형성 과정을 포함하는 통상의 인쇄회로기판의 회로 형성 공정에 의해 수행될 수 있다.
다음, 도 13을 참조하면, 상기 회로층이 형성된 코어 절연층(202) 상에 빌드업 절연층(212)을 적층하고, 상기 빌드업 절연층(212) 상에 금속층(223a)을 추가로 구성한다.
나아가, 통상의 빌드업층 형성과정을 통해서 추가 적층하는 것 또한 가능하다.
이와 같이 형성된 기판은 인쇄회로기판 자재로서 다양한 분야에 활용이 가능하다.
도 14는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법을 나타낸 순서도이고, 도 15 내지 도 17은 그 제조방법을 공정순으로 도시한 공정 단면도이다.
도 14를 참조하면, 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판의 제조방법은 유리섬유직물을 준비하는 단계(S310)와; 상기 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하는 단계(S320)와; 상기 유리섬유직물의 빈 공간에 코어 절연층을 채우는 단계(S330)와; 상기 유리섬유직물의 양면에 회로층을 형성하는 단계(S340)를 포함한다.
이하, 도 15 내지 도 17에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.
우선, 도 15를 참조하면, 유리섬유직물(301)에 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 상기 유리섬유직물(301)에 교대로 배열되어 함침된 N형 반도체 소자(701)와 P형 반도체 소자(702)의 다수의 쌍들을 형성한 다음, 유리섬유직물(301)의 빈 공간에 코어 절연층(302)을 채운다.
상기 반도체 물질의 인쇄/소성에 의한 반도체 소자의 형성 과정은 상술한 바와 같다.
한편, 상기 코어 절연층(302)에 함침된 N형 반도체 소자(701)와 P형 반도체 소자(702)의 표면이 노출되도록 상기 코어 절연층(302)을 평탄화하는 과정이 필요에 따라 추가로 수행될 수 있다.
다음, 도 16을 참조하면, 상기 코어 절연층(301)이 채워진 유리섬유직물(301)의 양면에 서로 인접한 N형 반도체 소자(701)와 P형 반도체 소자(702)를 연결하는 다수의 전극 패턴(713)을 포함하는 회로층을 패터닝하여 형성한다.
상기 전극 패턴(713)을 포함하는 회로층을 패터닝하는 방법은 종래 알려져 있는 패터닝 방법을 제한 없이 사용할 수 있다. 예를 들어, 스크린 인쇄, 도금법, 직접 결합법(direct bonding method), e-빔 코팅법(e-beam coating method) 등의 증착법, AgPd 등의 결합제(bonding agent)를 이용하는 방법 등을 사용할 수 있다.
필요에 따라, 상기 반도체 소자(701, 702)와 전극 패턴(713) 사이에는 솔더와 같은 별도의 접합물질이 적용될 수 있다.
다음, 도 17을 참조하면, 상기 회로층이 형성된 코어 절연층(302) 상에 빌드업 절연층(312)을 적층하고, 상기 빌드업 절연층(312) 상에 금속층(323a)을 추가로 구성한다.
나아가, 통상의 빌드업층 형성과정을 통해서 추가 적층하는 것 또한 가능하다.
이와 같이 형성된 기판은 인쇄회로기판 자재로서 다양한 분야에 활용이 가능하다.
반도체 패키지
도 18은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 18을 참조하면, 상기 반도체 패키지(5000)는 유리섬유직물(101)에 교대로 배열되어 함침된 N형 반도체 소자(501) 및 P형 반도체 소자(502)의 다수의 쌍들과, 상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물(101)의 양면에 형성되되, 서로 인접한 N형 반도체 소자(501)와 P형 반도체 소자(502)를 연결하는 다수의 전극 패턴(513)을 포함하는 회로층(113)과, 상기 회로층이 형성된 유리섬유직물(101)의 빈 공간에 채워지는 코어 절연층(102)을 포함하는 열전 모듈을 갖는 기판과, 상기 기판에 실장되는 전자 부품(910)을 포함한다.
여기서, 상기 회로층(113)이 형성된 코어 절연층(102) 상에는 빌드업 절연층(112)과 빌드업 회로층을 포함하는 빌드업층이 추가 적층되며, 상기 빌드업 절연층(112)에는 상기 전극 패턴(513)에 연결되어 빌드업층의 최외측으로 연장되는 다수의 방열 비아(524a, 524b)를 포함하는 빌드업 회로층이 형성된다.
상기 전자 부품(910: 예를 들어, AP)은 상부 방열 비아(524a)에 솔더 범프(911)를 개재하여 플립 칩 본딩으로 실장되며, 또 다른 상부 및 하부 패키지(도시되지 않음)와의 연결을 위하여 상하부 접속 패드에 각각 외부접속단자(150, 160)가 형성된다.
상기 열전 모듈을 갖는 기판에서, 예를 들어, 열전 모듈의 상면은 열을 흡수하는 "차가운 면", 즉 냉각부가 되고, 하면은 열을 방출하는 "뜨거운 면", 즉 발열부가 되며, 상기 전자 부품(910)에서 발생된 열은 상부 방열 비아(524a)를 경유하여 상기 열전 모듈의 냉각부로 흡수되며, 이렇게 흡수된 열은 상기 열전 모듈의 발열부에 형성되어 상기 기판의 하부 외측으로 연장된 하부 방열 비아(524b)를 통해서 기판으로부터 효율적으로 방출된다.
도 19는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 19를 참조하면, 상기 반도체 패키지(6000)는 유리섬유직물(101)에 교대로 배열되어 함침된 N형 반도체 소자(501) 및 P형 반도체 소자(502)의 다수의 쌍들과, 상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물(101)의 양면에 형성되되, 서로 인접한 N형 반도체 소자(501)와 P형 반도체 소자(502)를 연결하는 다수의 전극 패턴(513)을 포함하는 회로층(113)과, 상기 회로층이 형성된 유리섬유직물(101)의 빈 공간에 채워지는 코어 절연층(102)을 포함하는 열전 모듈을 갖는 기판과, 상기 기판에 실장되는 전자 부품(920)을 포함한다.
여기서, 상기 회로층(113)이 형성된 코어 절연층(102) 상에는 빌드업 절연층(112)과 빌드업 회로층을 포함하는 빌드업층이 추가 적층되며, 상기 빌드업 절연층(112)에는 상기 전극 패턴(513)에 연결되어 빌드업층의 최외측으로 연장되는 다수의 방열 비아(524a, 524b)를 포함하는 빌드업 회로층이 형성된다.
상기 전자 부품(920: 예를 들어, 메모리)은 와이어(921)를 통해 접속 패드(115)에 와이어 본딩되며, 또 다른 하부 패키지(도시되지 않음)와의 연결을 위하여 하부 접속 패드에 외부접속단자(160)가 형성된다.
상기 열전 모듈을 갖는 기판에서, 예를 들어, 열전 모듈의 상면은 열을 흡수하는 "차가운 면", 즉 냉각부가 되고, 하면은 열을 방출하는 "뜨거운 면", 즉 발열부가 되며, 상기 전자 부품(920)에서 발생된 열은 상부 방열 비아(524a)를 경유하여 상기 열전 모듈의 냉각부로 흡수되며, 이렇게 흡수된 열은 상기 열전 모듈의 발열부에 형성되어 상기 기판의 하부 외측으로 연장된 하부 방열 비아(524b)를 통해서 기판으로부터 효율적으로 방출된다.
도 20은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 20을 참조하면, 도 18에서 전술한 바와 같은 반도체 패키지(5000)가 외부접속단자(160)를 접속부재로 하여 마더 보드(7000)의 상단에 실장되며, 상기 마더 보드(7000)의 하단에는 열 패드(930)와 방열 금속 프레임(940)이 순차적으로 형성되어 있다.
상기 전자 부품(910)으로부터 발생된 열은 상부의 방열 비아(524a)를 경유하여 상기 열전 모듈의 냉각부를 통해서 흡수되며, 이렇게 흡수된 열은 하부의 방열 비아(524b)를 통해서 패키지(5000)로부터 효율적으로 방출된다. 나아가, 상기 전자 부품(910)으로부터 발생된 열은 1차적으로 상부 및 하부 방열 비아(524a 및 524b)를 통해서 수평 방향으로 확산되고, 2차적으로는 마더 보드(7000)에 매립된 적층형 방열 비아(554)를 통해서 확산되며, 3차적으로는 열 패드(930)를 통해서, 마지막으로 4차적으로는 방열 금속 프레임(940)을 통해서 반대편으로 확산될 수 있다.
상기 열 패드(930) 및 방열 금속 프레임(940)은 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000, 2000, 3000, 4000: 열전 모듈을 갖는 기판
5000, 6000: 반도체 패키지
7000: 마더 보드
101, 201, 301, 401: 유리섬유직물
102, 202, 302, 402: 코어 절연층
113: 회로층
112, 212, 312, 322, 452: 빌드업 절연층
323, 333: 빌드업 회로층
115: 접속 패드
123a, 223a, 323a: 금속층
150, 160: 외부접속단자
324, 454: 신호 비아
330, 450: 솔더레지스트층
501, 601, 701, 801: N형 반도체 소자
502, 602, 702, 802: P형 반도체 소자
513, 613, 713, 813: 전극 패턴
614: 비아
524a, 524b, 554, 724a, 724b, 854a, 854b: 방열 비아
910, 920: 전자 부품
911: 솔더 범프
921: 와이어
930: 열 패드
940: 방열 금속 프레임
5000, 6000: 반도체 패키지
7000: 마더 보드
101, 201, 301, 401: 유리섬유직물
102, 202, 302, 402: 코어 절연층
113: 회로층
112, 212, 312, 322, 452: 빌드업 절연층
323, 333: 빌드업 회로층
115: 접속 패드
123a, 223a, 323a: 금속층
150, 160: 외부접속단자
324, 454: 신호 비아
330, 450: 솔더레지스트층
501, 601, 701, 801: N형 반도체 소자
502, 602, 702, 802: P형 반도체 소자
513, 613, 713, 813: 전극 패턴
614: 비아
524a, 524b, 554, 724a, 724b, 854a, 854b: 방열 비아
910, 920: 전자 부품
911: 솔더 범프
921: 와이어
930: 열 패드
940: 방열 금속 프레임
Claims (23)
- 유리섬유직물;
상기 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자와 P형 반도체 소자의 다수의 쌍들;
상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물의 양면에 형성된 회로층; 및
상기 회로층이 형성된 유리섬유직물의 빈 공간에 채워지는 코어 절연층;
을 포함하는 열전 모듈을 갖는 기판.
- 청구항 1에 있어서,
상기 회로층은 서로 인접한 N형 반도체 소자와 P형 반도체 소자를 연결하는 다수의 전극 패턴을 포함하는 열전 모듈을 갖는 기판.
- 청구항 1에 있어서,
상기 코어 절연층은 상기 회로층을 덮도록 상기 유리섬유직물의 외측 밖으로 연장되어 형성되는 열전 모듈을 갖는 기판.
- 청구항 3에 있어서,
상기 코어 절연층 상에 형성된 금속층을 더 포함하는 열전 모듈을 갖는 기판.
- 청구항 2에 있어서,
상기 다수의 전극 패턴과 상기 반도체 소자들을 접속시키기 위한 비아를 더 포함하는 열전 모듈을 갖는 기판.
- 청구항 1에 있어서,
상기 회로층은 도전성 금속 페이스트, 금속 도금 또는 이들의 조합으로 구성되는 열전 모듈을 갖는 기판.
- 청구항 1에 있어서,
상기 코어 절연층 상에 형성되는 빌드업 절연층과 빌드업 회로층을 포함하는 빌드업층을 더 포함하는 열전 모듈을 갖는 기판.
- 청구항 7에 있어서,
상기 빌드업층은 전극 패턴에 연결되어 빌드업층의 최외측으로 연장되는 다수의 방열 비아를 더 포함하는 열전 모듈을 갖는 기판.
- 청구항 8에 있어서,
상기 방열 비아는 적층형 비아인 열전 모듈을 갖는 기판.
- 청구항 7에 있어서,
상기 코어 절연층 및 빌드업 절연층은 열경화성 수지, 열가소성 수지 또는 이들의 조합 중 선택되는 열전 모듈을 갖는 기판.
- 청구항 7에 있어서,
상기 코어 절연층 및 빌드업 절연층은 폴리이미드 수지를 포함하는 열전 모듈을 갖는 기판.
- 유리섬유직물을 준비하는 단계;
상기 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 상기 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자와 P형 반도체 소자의 다수의 쌍들을 형성하는 단계;
상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물의 양면에 서로 인접한 N형 반도체 소자와 P형 반도체 소자를 연결하는 다수의 전극 패턴을 포함하는 회로층을 형성하는 단계; 및
상기 회로층이 형성된 유리섬유직물의 빈 공간에 코어 절연층을 채우는 단계;
를 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 청구항 12에 있어서,
상기 인쇄 후 회로층 형성 단계 이전에 또는 회로층 형성 후 코어 절연층을 채우는 단계 이전에 소성하는 단계를 더욱 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 유리섬유직물을 준비하는 단계;
상기 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 상기 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자와 P형 반도체 소자의 다수의 쌍들을 형성하는 단계;
상기 반도체 소자의 다수의 쌍들이 형성된 유리섬유직물 상에 절연 수지를 적층하여 상기 유리섬유직물의 빈 공간을 채우고 상기 유리섬유직물의 외측 밖으로 연장되도록 코어 절연층을 형성하는 단계; 및
상기 코어 절연층에 서로 인접한 N형 반도체 소자와 P형 반도체 소자를 비아를 통해서 연결하는 다수의 전극 패턴을 포함하는 회로층을 형성하는 단계;
를 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 청구항 14에 있어서,
상기 반도체 소자의 다수의 쌍들을 형성하는 단계는 인쇄 후 소성하는 단계를 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 유리섬유직물을 준비하는 단계;
상기 유리섬유직물에 N형 반도체 물질과 P형 반도체 물질을 인쇄하여 상기 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자와 P형 반도체 소자의 다수의 쌍들을 형성하는 단계;
상기 반도체 소자의 다수의 쌍들이 형성된 유리섬유직물의 빈 공간에 코어 절연층을 채우는 단계; 및
상기 코어 절연층이 채워진 유리섬유직물의 양면에 서로 인접한 N형 반도체 소자와 P형 반도체 소자를 연결하는 다수의 전극 패턴을 포함하는 회로층을 형성하는 단계;
를 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 청구항 16에 있어서,
상기 반도체 소자의 다수의 쌍들을 형성하는 단계는 인쇄 후 소성하는 단계를 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 청구항 16에 있어서,
상기 코어 절연층을 채우는 단계 이후에, 상기 N형 반도체 소자와 P형 반도체 소자의 표면이 노출되도록 상기 코어 절연층을 평탄화하는 단계를 더 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 청구항 16에 있어서,
상기 회로층 상에 빌드업 절연층과 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 열전 모듈을 갖는 기판의 제조방법.
- 유리섬유직물과, 상기 유리섬유직물에 교대로 배열되어 함침된 N형 반도체 소자 및 P형 반도체 소자의 다수의 쌍들과, 상기 반도체 소자 다수의 쌍들이 함침된 유리섬유직물의 양면에 형성되되, 서로 인접한 N형 반도체 소자와 P형 반도체 소자를 연결하는 다수의 전극 패턴을 포함하는 회로층과, 상기 회로층이 형성된 유리섬유직물의 빈 공간에 채워지는 코어 절연층을 포함하는 열전 모듈을 갖는 기판; 및
상기 기판에 실장되는 전자 부품;
을 포함하며,
상기 전자 부품은 열전 모듈의 냉각부에 연결되어 실장되는 반도체 패키지.
- 청구항 20에 있어서,
상기 기판은 상기 코어 절연층 상에 형성되는 빌드업 절연층과 빌드업 회로층을 포함하는 빌드업층과, 상기 전극 패턴에 연결되어 빌드업층의 최외측으로 연장되는 다수의 방열 비아를 더 포함하는 반도체 패키지.
- 청구항 21에 있어서,
상기 방열 비아는 상기 전극 패턴과 전자 부품 사이에 개재되어 연결하는 반도체 패키지.
- 청구항 21에 있어서,
상기 코어 절연층 및 빌드업 절연층은 폴리이미드 수지를 포함하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140155267A KR102276513B1 (ko) | 2014-11-10 | 2014-11-10 | 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140155267A KR102276513B1 (ko) | 2014-11-10 | 2014-11-10 | 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160055457A true KR20160055457A (ko) | 2016-05-18 |
| KR102276513B1 KR102276513B1 (ko) | 2021-07-14 |
Family
ID=56113323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140155267A KR102276513B1 (ko) | 2014-11-10 | 2014-11-10 | 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102276513B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180076995A (ko) * | 2016-12-28 | 2018-07-06 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 모듈 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100140790A1 (en) | 2008-12-05 | 2010-06-10 | Seagate Technology Llc | Chip having thermal vias and spreaders of cvd diamond |
| KR20100123399A (ko) * | 2009-05-15 | 2010-11-24 | 삼성전기주식회사 | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| KR20110080599A (ko) * | 2010-01-06 | 2011-07-13 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| KR20120032946A (ko) * | 2010-09-29 | 2012-04-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2012174940A (ja) * | 2011-02-22 | 2012-09-10 | Fujitsu Ltd | 熱電変換モジュール |
| KR20130009442A (ko) * | 2011-07-15 | 2013-01-23 | 삼성전기주식회사 | 열전 모듈 |
| KR20130014122A (ko) * | 2011-07-29 | 2013-02-07 | 삼성전기주식회사 | 전자 소자 내장 인쇄회로기판 및 그 제조방법 |
| JP2014007376A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 熱電変換装置 |
| JP2014007408A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 熱電変換装置の製造方法、熱電変換装置を備える電子部品の製造方法 |
| KR20140083849A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2014135455A (ja) * | 2013-01-11 | 2014-07-24 | Fujitsu Ltd | 熱電変換素子、電子装置及び熱電変換素子の製造方法 |
| KR20140128058A (ko) * | 2013-04-26 | 2014-11-05 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
-
2014
- 2014-11-10 KR KR1020140155267A patent/KR102276513B1/ko active IP Right Grant
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100140790A1 (en) | 2008-12-05 | 2010-06-10 | Seagate Technology Llc | Chip having thermal vias and spreaders of cvd diamond |
| KR20100123399A (ko) * | 2009-05-15 | 2010-11-24 | 삼성전기주식회사 | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| KR20110080599A (ko) * | 2010-01-06 | 2011-07-13 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| KR20120032946A (ko) * | 2010-09-29 | 2012-04-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2012174940A (ja) * | 2011-02-22 | 2012-09-10 | Fujitsu Ltd | 熱電変換モジュール |
| KR20130009442A (ko) * | 2011-07-15 | 2013-01-23 | 삼성전기주식회사 | 열전 모듈 |
| KR20130014122A (ko) * | 2011-07-29 | 2013-02-07 | 삼성전기주식회사 | 전자 소자 내장 인쇄회로기판 및 그 제조방법 |
| JP2014007376A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 熱電変換装置 |
| JP2014007408A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 熱電変換装置の製造方法、熱電変換装置を備える電子部品の製造方法 |
| JP2014007409A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 熱電変換装置の製造方法 |
| KR20140083849A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2014135455A (ja) * | 2013-01-11 | 2014-07-24 | Fujitsu Ltd | 熱電変換素子、電子装置及び熱電変換素子の製造方法 |
| KR20140128058A (ko) * | 2013-04-26 | 2014-11-05 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180076995A (ko) * | 2016-12-28 | 2018-07-06 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102276513B1 (ko) | 2021-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5987444B2 (ja) | 熱電変換デバイス及びその製造方法 | |
| JP3671457B2 (ja) | 多層基板 | |
| US9516790B2 (en) | Thermoelectric cooler/heater integrated in printed circuit board | |
| KR102434261B1 (ko) | 열변환장치 | |
| KR20110037066A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR100769527B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
| US20220181533A1 (en) | Thermoelectric conversion module | |
| JPWO2017208950A1 (ja) | 熱電変換基板、熱電変換モジュール、熱電変換基板の製造方法 | |
| JP2019149501A (ja) | 配線基板及び電子装置 | |
| TWI648834B (zh) | 半導體封裝結構及其製作方法 | |
| KR101096626B1 (ko) | 방열회로기판 및 그 제조방법 | |
| KR102276513B1 (ko) | 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법 | |
| KR101343049B1 (ko) | 방열 기능을 가지는 반도체 패키지 | |
| CN109216214B (zh) | 半导体封装结构及其制作方法 | |
| JP6471241B2 (ja) | 熱電モジュール | |
| KR20100000439A (ko) | 열전소자를 이용한 반도체 패키지 | |
| WO2021200264A1 (ja) | 熱電変換モジュール | |
| JP3818310B2 (ja) | 多層基板 | |
| CN107579150A (zh) | 一种平面热电元件的制作方法 | |
| JP2018032687A (ja) | 熱電モジュール | |
| KR102441699B1 (ko) | 열전 소자 | |
| KR20210156650A (ko) | 열전소자를 내장한 인쇄회로기판 | |
| KR102456680B1 (ko) | 열전소자 | |
| KR102297283B1 (ko) | 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지 | |
| JP6528406B2 (ja) | 電子装置及び電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |