KR20160051783A

KR20160051783A - 슬롯팅된 아이들 모드에서 동작하는 액세스 단말기들에서의 어웨이크 상태 지속기간들을 감소시키기 위한 디바이스들 및 방법들

Info

Publication number: KR20160051783A
Application number: KR1020167006753A
Authority: KR
Inventors: 리준 린; 카말라카르 간티
Original assignee: 퀄컴 인코포레이티드
Priority date: 2013-09-06
Filing date: 2014-09-03
Publication date: 2016-05-11
Also published as: WO2015034894A1; JP6466455B2; CN105519202A; EP3042527A1; EP3042527B1; US20150071089A1; CN105519202B; JP2016530830A

Abstract

액세스 단말기들은 슬롯팅된 아이들 모드에서 동작할 때 어웨이크 상태 지속기간들을 동적으로 감소 (그리고 슬립 상태 지속기간을 반대로 증가) 시키도록 적응된다. 하나의 예에 따르면, 액세스 단말기는 선행하는 슬롯 사이클의 시작부와 제 1 패킷 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정할 수 있다. 액세스 단말기는 결정된 오프셋에 대응하는 정보를 저장할 수 있고, 저장된 정보를 채용하여 후속 슬롯 사이클의 시작부에서 결정된 오프셋에 대응하는 시간량만큼 지난 후에 수신기 회로를 파워 온할 수 있다. 다른 양태들, 실시형태들 및 특징들이 또한 포함된다.

Description

슬롯팅된 아이들 모드에서 동작하는 액세스 단말기들에서의 어웨이크 상태 지속기간들을 감소시키기 위한 디바이스들 및 방법들{DEVICES AND METHODS FOR DECREASING AWAKE STATE DURATIONS IN ACCESS TERMINALS OPERATING IN A SLOTTED IDLE MODE}

관련 출원들에 대한 상호-참조

본 출원은 전체 내용이 본 명세서에 참조로 통합되는 2013년 9월 6일자로 미국 특허상표청에 출원된 미국 정규 특허 출원 제14/020,590호에 대한 우선권을 주장하고 그 이익을 주장한다.

기술분야

이하 논의된 기술은 일반적으로 무선 통신에 관한 것으로, 보다 구체적으로는 슬롯팅된 아이들 모드 (slotted idle mode) 에서 동작하는 액세스 단말기들에서의 슬립 상태 (sleep state) 시간들을 동적으로 증가시키기 위한 방법들 및 디바이스들에 관한 것이다. 본 개시의 양태들 및 특징들의 구현은 전력 절감 (power savings) 을 야기할 수 있다.

무선 통신 시스템들은 음성, 비디오, 패킷 데이터, 메시징, 브로드캐스트 등과 같은 다양한 타입들의 통신 콘텐츠를 제공하기 위해 널리 전개된다. 이들 시스템들은 무선 통신을 용이하게 하도록 적응된 다양한 타입들의 디바이스들에 의해 액세스될 수도 있으며, 여기서 다수의 디바이스들은 이용가능한 시스템 리소스들 (예를 들어, 시간, 주파수, 및 전력) 을 공유한다. 이러한 무선 통신 시스템들의 예들은 코드-분할 다중 액세스 (CDMA) 시스템들, 시간-분할 다중 액세스 (TDMA) 시스템들, 주파수-분할 다중 액세스 (FDMA) 시스템들 및 직교 주파수-분할 다중 액세스 (OFDMA) 시스템들을 포함한다.

다양한 타입들의 디바이스들이 이러한 무선 통신 시스템들을 활용하도록 적응된다. 이들 디바이스들은 일반적으로 액세스 단말기들로 지칭될 수도 있다. 액세스 단말기들은 점점 더 인기를 얻고 있고, 소비자들은 이러한 액세스 단말기들 상에서 실행되는 전력을 요하는 (power-hungry) 애플리케이션들을 자주 이용한다. 액세스 단말기들은 통상 배터리-전력공급되고 충전 (charge) 들 사이에 배터리가 제공할 수 있는 전력량은 일반적으로 제한된다. 이에 따라, 액세스 단말기들의 충전들 사이의 배터리 수명을 개선시키기 위한 특징들이 바람직할 수도 있다.

다음은 논의된 기술의 기본적인 이해를 제공하기 위해 본 개시의 일부 양태들을 요약한다. 이 개요는 본 개시의 모든 고려되는 특징들의 광범위한 개관이 아니며, 본 개시의 모든 양태들의 중요하거나 결정적인 엘리먼트들을 식별하는 것으로도 본 개시의 임의의 또는 모든 양태들의 범위를 기술하는 것으로도 의도되지 않는다. 개요의 유일한 목적은 후에 제시되는 보다 상세한 설명에 대한 전조로서 본 개시의 하나 이상의 양태들의 일부 개념들을 간략한 형태로 제시하는 것이다.

본 개시의 다양한 예들 및 구현들은 슬롯팅된 아이들 모드들 동안 어웨이크 상태 (awake state) 들의 지속기간을 동적으로 감소 (및 슬립 상태 지속기간을 증가) 시킴으로써 전력 보존을 용이하게 한다.

본 개시의 적어도 하나의 양태에 따르면, 액세스 단말기들은 수신기 회로를 가진 통신 인터페이스를 포함할 수도 있으며, 프로세싱 회로와 커플링될 수도 있다. 프로세싱 회로는 제 1 슬롯 사이클의 시작부 (beginning) 와 제 1 패킷의 수신 간의 시간 차이에 대응하는 오프셋을 결정하도록 적응될 수도 있다. 프로세싱 회로는 또한, 수신기 회로로 하여금, 제 1 슬롯 사이클 이후의 제 2 슬롯 사이클에서 그 제 2 슬롯 사이클의 시작부 이후의 오프셋에 대응하는 시간에 파워 온되게 할 수도 있다.

추가 양태들은 액세스 단말기들 상에서 동작하는 방법들 및/또는 이러한 방법들을 수행하기 위한 수단을 포함한 액세스 단말기들을 제공한다. 이러한 방법들의 하나 이상의 예들은 선행하는 아이들 모드 슬롯 사이클의 시작부와 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정하는 단계를 포함할 수도 있다. 수신기 회로는 하나 이상의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 결정된 오프셋에 대응하는 시간에 파워 온될 수도 있다.

또 다른 추가 양태들은 프로세싱 회로에 의해 실행가능한 프로그래밍을 포함하는 프로세서 판독가능 저장 매체들을 포함한다. 하나 이상의 예들에 따르면, 이러한 프로그래밍은 프로세싱 회로로 하여금, 선행하는 아이들 모드 슬롯 사이클의 시작부와 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정하게 하기 위해 적응될 수도 있다. 프로그래밍은 또한, 수신기 회로로 하여금, 하나 이상의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 결정된 오프셋에 대응하는 시간에 파워 온되게 하는 것을 프로세싱 회로에 시키기 위해 적응될 수도 있다.

본 개시와 연관된 다른 양태들, 특징들, 및 실시형태들은 첨부한 도면들과 함께 다음의 설명을 리뷰 시 당업자들에게 명백해질 것이다.

도 1 은 본 개시의 하나 이상의 양태들이 애플리케이션을 발견할 수도 있는 네트워크 환경의 블록 다이어그램이다.
도 2 는 슬롯팅된 아이들 모드의 적어도 하나의 예에 따른 2 개의 256-슬롯 동기 제어 채널 (SCC) 사이클들의 부분들을 예시하는 블록 다이어그램이다.
도 3 은 어웨이크 상태의 지속기간을 감소시키기 위한 적어도 하나의 일반적인 예에 따른 상이한 슬롯 사이클들 및 수신기 전력 타이밍을 도시하는 블록 다이어그램이다.
도 4 는 일부 실시형태들에 따른 본 개시의 하나 이상의 특징들을 용이하게 하도록 적응된 액세스 단말기의 선택 컴포넌트들을 예시하는 블록 다이어그램이다.
도 5 는 일부 구현들에 따른 액세스 단말기 상에서 동작하는 방법을 예시하는 플로우 다이어그램이다.

첨부된 도면들과 관련하여 이하 기재된 설명은 다양한 구성들의 설명으로서 의도되며 단지 본 명세서에서 설명된 개념들 및 특징들이 실시될 수도 있는 구성들만을 나타내도록 의도되지 않는다. 다음의 설명은 다양한 개념들의 완전한 이해를 제공하는 목적을 위해 특정 상세들을 포함한다. 그러나, 이들 개념들은 이들 특정 상세들 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 일부 인스턴스들에서, 널리 알려진 회로들, 구조들, 기법들 및 컴포넌트들은 설명된 개념들 및 특징들을 모호하게 하는 것을 회피하기 위해 블록 다이어그램 형태로 도시된다.

본 개시 전반에 걸쳐 제시된 다양한 개념들은 광범위한 전기통신 시스템들, 네트워크 아키텍처들, 및 통신 표준들에 걸쳐 구현될 수도 있다. 본 개시의 소정의 양태들은 3 세대 파트너십 프로젝트 2 (3GPP2) 프로토콜들 및 시스템들 (예를 들어, 1x EV-DO) 에 대해 이하 설명되며, 관련 전문용어가 다음의 설명 대부분에서 발견될 수도 있다. 그러나, 당업자들은 본 개시의 하나 이상의 양태들이 하나 이상의 다른 무선 통신 프로토콜들 및 시스템들에서 채용 및 포함될 수도 있다는 것을 인정할 것이다.

이제 도 1 을 참조하면, 본 개시의 하나 이상의 양태들이 애플리케이션을 발견할 수도 있는 네트워크 환경의 블록 다이어그램이 예시된다. 무선 통신 시스템 (100) 은 일반적으로 하나 이상의 기지국들 (102), 하나 이상의 액세스 단말기들 (104), 하나 이상의 기지국 제어기들 (BSC) (106), 및 PSTN (public switched telephone network) 에 (예를 들어, 모바일 스위칭 센터/방문자 로케이션 레지스터 (MSC/VLR) 를 통해) 및/또는 IP 네트워크에 (예를 들어, 패킷 데이터 스위칭 노드 (PDSN) 를 통해) 액세스를 제공하는 코어 네트워크 (108) 를 포함한다. 시스템 (100) 은 다중 캐리어들 (상이한 주파수들의 파형 신호들) 상의 동작을 지원할 수도 있다. 멀티-캐리어는 다중 캐리어들 상에서 동시에 변조된 신호들을 송신할 수 있다. 각각의 변조된 신호는 CDMA 신호, TDMA 신호, OFDMA 신호, 단일 캐리어 주파수 분할 다중 액세스 (SC-FDMA) 신호 등일 수도 있다. 각각의 변조된 신호는 상이한 캐리어 상에서 전송될 수도 있고 제어 정보 (예를 들어, 파일럿 신호들), 오버헤드 정보, 데이터 등을 반송할 수도 있다.

기지국들 (102) 은 기지국 안테나를 통해 액세스 단말기들 (104) 과 무선으로 통신할 수 있다. 기지국들 (102) 은 각각 무선 통신 시스템 (100) 으로의 (하나 이상의 액세스 단말기들 (104) 에 대한) 무선 접속성을 용이하게 하도록 적응된 디바이스로서 일반적으로 구현될 수 있다. 기지국 (102) 은 또한 당업자들에 의해, 액세스 포인트, 기지국 트랜시버 (BTS), 무선 기지국, 무선 트랜시버, 트랜시버 기능부, 기본 서비스 세트 (BSS), 확장 서비스 세트 (ESS), 노드 B, 펨토 셀, 피코 셀, 및/또는 일부 다른 적합한 전문용어로 지칭될 수도 있다.

기지국들 (102) 은 기지국 제어기 (106) 의 제어 하에서 액세스 단말기들 (104) 과 통신하도록 구성된다. 기지국들 (102) 각각은 개별의 지리적 영역에 대해 통신 커버리지를 제공할 수 있다. 각각의 기지국 (102) 에 대한 커버리지 영역 (110) 은 여기서 셀들 (110-a, 110-b, 또는 110-c) 로서 식별된다. 기지국 (102) 에 대한 커버리지 영역 (110) 은 섹터들 (도시되어 있지 않지만, 커버리지 영역의 단지 일 부분만을 구성함) 로 분할될 수도 있다. 다양한 예들에서, 시스템 (100) 은 상이한 타입들의 기지국들 (102) 을 포함할 수도 있다.

하나 이상의 액세스 단말기들 (104) 은 커버리지 영역들 (110) 전반에 걸쳐 분산될 수도 있다. 각각의 액세스 단말기 (104) 는 하나 이상의 기지국들 (102) 과 통신할 수도 있다. 액세스 단말기 (104) 는 일반적으로 무선 신호들을 통하여 하나 이상의 다른 디바이스들과 통신하는 하나 이상의 디바이스들을 포함할 수도 있다. 이러한 액세스 단말기 (104) 는 또한 당업자들에 의해, 사용자 장비 (UE), 이동국 (MS), 가입자국, 모바일 유닛, 가입자 유닛, 무선 유닛, 원격 유닛, 모바일 디바이스, 무선 디바이스, 무선 통신 디바이스, 원격 디바이스, 모바일 가입자국, 모바일 단말기, 무선 단말기, 원격 단말기, 핸드셋, 단말기, 사용자 에이전트, 모바일 클라이언트, 클라이언트, 또는 일부 다른 적합한 전문용어로 지칭될 수도 있다. 액세스 단말기 (104) 는 모바일 단말기 및/또는 적어도 실질적으로 고정 단말기를 포함할 수도 있다. 액세스 단말기 (104) 의 예들은 모바일 폰, 페이저, 무선 모뎀, 개인 휴대 정보 단말기, 개인 정보 관리기 (PIM), 개인 미디어 플레이어, 팜톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 텔레비전, 어플라이언스, e-리더, 디지털 비디오 레코더 (DVR), 머신-투-머신 (M2M) 디바이스, 계측기기 (meter), 엔터테인먼트 디바이스, 라우터, 및/또는 적어도 부분적으로, 무선 또는 셀룰러 네트워크를 통하여 통신하는 다른 통신/컴퓨팅 디바이스를 포함한다.

무선 통신 시스템 (100) 내에서 동작하는 액세스 단말기 (104) 는 접속 (또는 트래픽) 모드 및 아이들 (또는 대기) 모드를 포함한 다양한 동작 모드들을 채용할 수도 있다. 접속 모드에서, 액세스 단말기 (104) 는 하나 이상의 기지국들 (102) 과 데이터 (예를 들어, 음성 또는 데이터 호들 또는 세션들) 를 활발하게 교환할 수도 있다. 아이들 모드에서, 액세스 단말기 (104) 는 일반적으로 데이터를 활발하게 교환하고 있지 않고, 다른 기능들 중에서도, 제어 채널들을 모니터링하여 업데이트들을 용이하게 하고, 이동성 (예를 들어, 가장 근접한 기지국 (102) 으로 핸드 오버하는 것) 을 인에이블하고, 페이징 및 인입 호들을 인에이블할 수도 있다.

아이들 모드에서 동작할 때, 액세스 단말기는 제어 채널들을 계속 모니터링하는 대신에, 슬롯팅된 아이들 모드에서 제어 채널들을 주기적으로 모니터링함으로써 전력을 보존할 수 있다. 슬롯팅된 아이들 모드는 또한 당업자들에 의해, 불연속 수신 모드 또는 DRX 모드로 지칭될 수도 있다. 슬롯팅된 아이들 모드에서, 액세스 단말기 (104) 는 "슬립" 상태로부터 주기적으로 웨이크 업하고 알려진 시간 간격들에서 그 액세스 단말기의 수신기 회로부 (receiver circuitry) 를 파워 온 (power on) 함으로써 "어웨이크" 상태에 진입하며 기지국(들) (102) 으로부터 송신되도록 스케줄링된 메시지들을 위해 제어 채널을 프로세싱한다. 추가적인 통신이 요구되지 않으면, 액세스 단말기 (104) 는 다음 지정된 시간까지 슬립 상태로 다시 되돌아갈 수 있다.

도 2 는 슬롯팅된 아이들 모드의 적어도 하나의 예에 따른 2 개의 256-슬롯 동기 제어 채널 (SCC) 사이클들의 부분들을 예시하는 블록 다이어그램이다. 슬롯팅된 아이들 모드에서, 액세스 단말기 (104) 는 통상, 기지국 (102) 에 의해 송신된 제 1 제어 채널 패킷을 수신하려는 노력으로 SCC 경계 (boundary) (202) 에서 (예를 들어, 256-슬롯 SCC 사이클의 시작부에서) 그 액세스 단말기의 수신기 회로부를 파워 온함으로써 웨이크 업할 것이다. 일부 인스턴스들에서, 각각의 기지국 (102) 은 기지국 (102) 이 제 1 제어 채널 MAC 패킷을 액세스 단말기 (104) 에 송신하기 전에 그 경계 (202) 로부터의 타이밍의 오프셋을 활용할 수도 있다. 도 2 에서, 이 오프셋은 SCC 오프셋으로서 식별되고 제 1 제어 채널 MAC 패킷이 기지국 (102) 에 의해 송신될 때 SCC 경계 (202) 이후의 슬롯들의 수에 의해 측정될 수 있다. 오프셋은 임의의 수의 슬롯들일 수도 있지만, 오프셋은 통상 도 2 의 예에서 도시한 바와 같이, 0, 1, 2, 또는 3 슬롯들이다.

언급한 바와 같이, 액세스 단말기들 (104) 은 통상 SCC 경계 (202) 에서 웨이크 업하도록 구성된다. 그러나, 오프셋의 결과로서, 액세스 단말기 (104) 는 임의의 데이터가 수신을 위해 이용가능한 것보다 하나 이상의 슬롯들 전에 수신기 회로부를 파워 온함으로써 웨이크 업할 수도 있다. 슬롯팅된 아이들 모드에서, 액세스 단말기 (104) 가 어웨이크하는 시간량은 중간의 대기 또는 슬립 주기들과는 달리, 액세스 단말기 (104) 에 대한 전력 소비 및 대기 시간에 영향을 주는 중요한 팩터일 수 있다.

본 개시의 적어도 하나의 양태에 따르면, 액세스 단말기들은 서빙 기지국과 연관된 오프셋에 따라 어웨이크 상태의 지속기간을 감소 (및 슬립 상태의 지속기간을 유사하게 증가) 시킴으로써 전력 보존을 용이하게 하도록 적응된다. 예를 들어, 도 3 은 어웨이크 상태의 지속기간을 감소시키기 위한 적어도 하나의 일반적인 예에 따른 상이한 슬롯 사이클들 및 수신기 전력 타이밍을 도시하는 블록 다이어그램이다. 슬롯 사이클들은 도 2 와 유사하게 256-슬롯 SCC 사이클로서 도시된다. 이 예에서, 도 3 의 상부의 슬롯 사이클은 도 3 의 하부의 슬롯 사이클에 선행하는 슬롯 사이클을 나타내지만 반드시 바로 선행하는 것은 아니다. 이에 따라, 도 3 의 상부의 슬롯 사이클 다이어그램은 선행하는 슬롯 사이클로 지칭될 것이며, 도 3 의 하부의 슬롯 사이클 다이어그램은 후속 슬롯 사이클로 지칭될 것이다.

선행하는 슬롯 사이클에서, 슬롯팅된 아이들 모드에서 동작하는 본 개시의 액세스 단말기는 종래와 같이, 사이클 경계 (302) 에서 웨이크 업할 수 있다. 즉, 액세스 단말기는 사이클 경계 (302) 동안에 송신물을 수신할 준비가 된 그 액세스 단말기의 수신기 회로부에 전원 투입 (power up) 할 수 있다. 이 예에서, 기지국은 3 개의 슬롯들의 오프셋을 채용하는 것으로서 도시된다. 따라서, 제 3 슬롯에서, 액세스 단말기는 송신물을 수신한다. 액세스 단말기는 3-슬롯 오프셋을 식별할 수 있고, 후속 슬롯 사이클에서, 액세스 단말기는 후속 슬롯 사이클에 대한 사이클 경계 (304) 이후의 제 3 슬롯의 시작부까지 송신물을 수신할 준비가 된 수신기 회로부에 전원 투입하는 것을 지연시킬 수 있다.

일반적으로, 연속적인 어웨이크 상태들 간에 새로운 기지국으로의 재획득 핸드오프의 확률은 비교적 낮다. 이에 따라, 대부분의 경우들에서, 액세스 단말기는 동일한 기지국으로부터 제어 채널 패킷들을 수신하고 있을 것이며, 동일한 오프셋이 각각의 어웨이크 상태에서 발생할 것이다. 따라서, 액세스 단말기는 각각의 어웨이크 상태에 대해 동일한 오프셋을 이용할 수 있다. 예를 들어, 제 1 웨이크 업이 3-슬롯 오프셋을 가졌다면, 액세스 단말기는 각각의 슬롯 사이클의 시작부에서 3-슬롯들 후에 웨이크 업할 수 있다고 결정하여, 3 슬롯들만큼 어웨이크 상태의 지속기간의 감소를 초래할 수 있다.

그러나, 하나의 어웨이크 상태로부터 다음 어웨이크 상태까지 재획득 핸드오프가 일어날 가능성은 있다. 따라서, 본 개시의 추가 양태에 따르면, 액세스 단말기들은 이하 더욱 상세히 설명된 하나 이상의 컨디션들에 기초하여 슬롯 사이클의 다음 어웨이크 상태에서 재획득 핸드오프가 있을지 여부를 예측하도록 적응될 수 있다.

도 4 로 돌아가면, 적어도 하나의 예에 따른 본 개시의 하나 이상의 특징들을 용이하게 하도록 적응된 액세스 단말기 (400) 의 선택 컴포넌트들을 예시하는 블록 다이어그램이 도시된다. 액세스 단말기 (400) 는 통신 인터페이스 (404) 및 저장 매체 (406) 에 커플링되거나 또는 그들과 전자 통신하여 배치된 프로세싱 회로 (402) 를 포함한다.

프로세싱 회로 (402) 는 데이터를 획득, 프로세싱 및/또는 전송하고, 데이터 액세스 및 저장을 제어하고, 커맨드들을 발행하며, 다른 원하는 동작들을 제어하도록 배열된다. 프로세싱 회로 (402) 는 적어도 하나의 예에서 적절한 매체들에 의해 제공된 원하는 프로그래밍을 구현하도록 적응된 회로부를 포함할 수도 있다. 예를 들어, 프로세싱 회로 (402) 는 하나 이상의 프로세서들, 하나 이상의 제어기들, 및/또는 실행가능한 프로그래밍을 실행하도록 구성된 다른 구조로서 구현될 수도 있다. 프로세싱 회로 (402) 의 예들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능 로직 컴포넌트, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합을 포함할 수도 있다. 범용 프로세서는 마이크로프로세서는 물론, 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신을 포함할 수도 있다. 프로세싱 회로 (402) 는 또한 컴퓨팅 컴포넌트들의 조합, 이를 테면 DSP 와 마이크로프로세서의 조합, 다수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, ASIC 및 마이크로프로세서, 또는 임의의 다른 수의 다양한 구성들로서 구현될 수도 있다. 프로세싱 회로 (402) 의 이들 예들은 설명을 위한 것이며 본 개시의 범위 내의 다른 적합한 구성들이 또한 고려된다.

프로세싱 회로 (402) 는 저장 매체 (406) 상에 저장될 수도 있는 프로그래밍의 실행을 포함한 프로세싱을 위해 적응된다. 본 명세서에서 사용한 바와 같이, 용어 "프로그래밍" 은 소프트웨어로 지칭되든, 펌웨어로 지칭되든, 미들웨어로 지칭되든, 마이크로코드로 지칭되든, 하드웨어 기술 언어로 지칭되든, 또는 다른 것으로 지칭되든 간에, 제한 없이 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 모듈들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 오브젝트들, 실행가능물들, 실행 스레드들, 프로시저들, 함수들 등을 포함하는 것으로 광범위하게 해석되어야 한다.

일부 인스턴스들에서, 프로세싱 회로 (402) 는 슬롯팅된 아이들 모드 회로 또는 모듈 (408) 을 포함할 수도 있다. 슬롯팅된 아이들 모드 회로 또는 모듈 (408) 은 본 명세서에서 설명한 바와 같이, 슬롯팅된 아이들 모드 동안 통신 인터페이스 (404) 의 수신기 회로부를 파워 온하기 이전에 오프셋 지연을 구현하도록 적응된 회로부 및/또는 프로그래밍 (예를 들어, 저장 매체 (406) 상에 저장된 프로그래밍) 을 포함할 수도 있다.

통신 인터페이스 (404) 는 액세스 단말기 (400) 의 무선 통신을 용이하게 하도록 구성된다. 예를 들어, 통신 인터페이스 (404) 는 하나 이상의 무선 네트워크 디바이스들 (예를 들어, 네트워크 노드들) 에 대하여 양방향적으로 정보의 통신을 용이하게 하도록 적응된 회로부 및/또는 프로그래밍을 포함할 수도 있다. 통신 인터페이스 (404) 는 하나 이상의 안테나들 (미도시) 에 커플링될 수도 있고, 적어도 하나의 수신기 회로 (410) (예를 들어, 하나 이상의 수신기 체인들) 및/또는 적어도 하나의 송신기 회로 (412) (예를 들어, 하나 이상의 송신기 체인들) 를 포함한 무선 트랜시버 회로부를 포함한다.

저장 매체 (406) 는 프로세서 실행가능 코드 또는 명령들 (예를 들어, 소프트웨어, 펌웨어), 전자 데이터, 데이터베이스들, 또는 다른 디지털 정보와 같은 프로그래밍을 저장하기 위한 하나 이상의 프로세서 판독가능 디바이스들을 나타낼 수도 있다. 저장 매체 (406) 는 또한, 프로그래밍을 실행할 때 프로세싱 회로 (402) 에 의해 조작되는 데이터를 저장하기 위해 이용될 수도 있다. 저장 매체 (406) 는 휴대용 또는 고정 저장 디바이스들, 광 저장 디바이스들, 및 프로그래밍을 저장, 포함 및/또는 반송하는 것이 가능한 다양한 다른 매체들을 포함한 범용 또는 특수 목적 프로세서에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 일 예로, 저장 매체 (406) 는 프로세서 판독가능 저장 매체, 이를 테면 자기 저장 디바이스 (예를 들어, 하드 디스크, 플로피 디스크, 자기 스트립), 광 저장 매체 (예를 들어, 콤팩트 디스크 (CD), 디지털 다기능 디스크 (DVD)), 스마트 카드, 플래시 메모리 디바이스 (예를 들어, 카드, 스틱, 키 드라이브), 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 프로그램가능 ROM (PROM), 소거가능한 PROM (EPROM), 전기적으로 소거가능한 PROM (EEPROM), 레지스터, 착탈식 디스크, 및/또는 프로그래밍을 저장하기 위한 다른 매체들은 물론 이들의 임의의 조합을 포함할 수도 있다.

저장 매체 (406) 는 프로세싱 회로 (402) 가 저장 매체 (406) 로부터 정보를 판독하고 그 저장 매체 (406) 에 정보를 기록할 수 있도록 프로세싱 회로 (402) 에 커플링될 수도 있다. 즉, 저장 매체 (406) 는 저장 매체 (406) 가 프로세싱 회로 (402) 와 일체형인 예들 및/또는 저장 매체 (406) 가 프로세싱 회로 (402) 와 별개인 (예를 들어, 액세스 단말기 (400) 에 상주하거나, 액세스 단말기 (400) 외부에 있거나, 다수의 엔티티들에 걸쳐 분산된) 예들을 포함하여, 저장 매체 (406) 가 적어도 프로세싱 회로 (402) 에 의해 액세스가능하도록 프로세싱 회로 (402) 에 커플링될 수 있다.

저장 매체 (406) 에 의해 저장된 프로그래밍은, 프로세싱 회로 (402) 에 의해 실행될 때, 프로세싱 회로 (402) 로 하여금, 본 명세서에서 설명된 다양한 기능들 및/또는 프로세스 단계들 중 하나 이상을 수행하게 한다. 예를 들어, 저장 매체 (406) 는 본 명세서에서 설명한 바와 같이, 프로세싱 회로 (402) 로 하여금, 슬롯팅된 아이들 모드 동안 수신기 회로 (410) 를 파워 온 하기 이전에 오프셋 지연을 구현하게 하도록 적응된 슬롯팅된 아이들 모드 동작들 (414) 을 포함할 수도 있다. 따라서, 본 개시의 하나 이상의 양태들에 따르면, 프로세싱 회로 (402) 는 본 명세서에서 설명된 액세스 단말기들 (예를 들어, 액세스 단말기 (104), 액세스 단말기 (400)) 의 임의의 것 또는 전부에 대한 프로세스들, 기능들, 단계들 및/또는 루틴들 중 임의의 것 또는 전부를 (저장 매체 (406) 와 함께) 수행하도록 적응된다. 본 명세서에서 사용한 바와 같이, 프로세싱 회로 (402) 와 관련한 용어 "적응된 (adapted)" 은 프로세싱 회로 (402) 가 본 명세서에서 설명된 다양한 특징들에 따른 특정 프로세스, 기능, 단계 및/또는 루틴을 수행하도록 (저장 매체 (406) 와 함께) 구성, 채용, 구현, 및/또는 프로그램되는 것 중 하나 이상을 행하는 것을 지칭할 수도 있다.

동작에서, 액세스 단말기 (400) 는 액티브 기지국과 연관된 오프셋에 응답하여 슬롯팅된 아이들 모드에서 그 액세스 단말기의 웨이크업 시간을 조정하도록 적응된다. 도 5 는 액세스 단말기 (400) 와 같은 액세스 단말기 상에서 동작하는 방법의 적어도 하나의 예를 예시하는 플로우 다이어그램이다. 도 4 및 도 5 를 참조하면, 액세스 단말기 (400) 는 단계 502 에서, 선행하는 아이들 모드 슬롯 사이클의 시작부와 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정할 수 있다. 예를 들어, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 제 1 슬롯 사이클의 시작부 (예를 들어, SCC 사이클 경계) 와 제 1 패킷의 수신 간의 지연에 대응하는 오프셋을 결정할 수도 있다.

적어도 하나의 예에서, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 제 1 슬롯 사이클의 시작부 (예를 들어, SCC 사이클 경계) 에서 통신 인터페이스 (404) 의 수신기 회로 (410) 를 파워 온함으로써 이러한 결정을 행할 수도 있다. 다양한 실시형태들에서, 수신기 회로 (410) 를 파워 온하는 것은 프로세싱 회로 (402) 가 수신기 회로 (410) 에 전력을 인가하는 것, 수신기 회로 (410) 에 전력을 인가하도록 다른 회로에 명령하는 것, 수신기 회로 (410) 에 파워 온하도록 명령하는 것, 또는 수신기 회로 (410) 를 파워 온 하기 위한 임의의 다른 적합한 방식을 포함할 수도 있다.

수신기 회로 (410) 가 파워 온했다면, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 통신 인터페이스 (404) 를 통해 패킷을 포함한 송신물을 수신할 수 있다. 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 그 후 제 1 슬롯 사이클의 시작부와 패킷 송신물의 수신 간의 시간량 (예를 들어, 슬롯들의 수) 을 측정, 계산 또는 다르게는 결정할 수 있다.

단계 504 에서, 액세스 단말기 (400) 는 결정된 오프셋에 대응하는 정보를 저장할 수 있다. 예를 들어, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 오프셋 값을 저장 매체 (406) 에 저장할 수 있다. 이전에 언급한 바와 같이, 무선 통신 네트워크에서의 각각의 기지국은 상이한 오프셋을 채용할 수도 있다. 그러나, 일반적으로는, 액세스 단말기 (400) 가 연속적인 어웨이크 상태들 간에 새로운 기지국으로 이동할 확률은 비교적 낮고, 액세스 단말기 (400) 는 통상 동일한 기지국으로부터 제어 채널 패킷들을 수신하고 있을 것이다. 그 결과, 액세스 단말기 (400) 는 저장된 오프셋을 채용하여 각각의 아이들 모드 슬롯 사이클에 대해 저장된 오프셋의 지속기간까지 수신기 회로 (410) 를 파워 온하는 것을 지연시킬 수 있다.

그러나, 액세스 단말기 (400) 가 연속적인 어웨이크 상태들 간에 새로운 기지국으로 이동할 수 있는 가능성은 있다. 이에 따라, 액세스 단말기 (400) 는 핸드오프가 일어날지 여부를 예측하도록 적응될 수 있다. 예를 들어, 단계 506 에서, 액세스 단말기 (400) 는 후속 슬롯 사이클에서 핸드오프가 일어날 가능성이 있는지 여부를 결정할 수 있다. 적어도 하나의 구현에서, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 이러한 예측을 행할 수 있다.

핸드오프가 일어날지 여부의 예측은 선행하는 슬롯 사이클과 연관된 웨이크 업 상태 동안의 채널 컨디션들에 기초할 수도 있다. 예를 들어, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 액세스 단말기 (400) 와 연관된 액티브 세트 및/또는 후보 세트에서의 셀들의 측정된 파일럿 에너지와 같은 채널 컨디션들을 체크할 수 있다. 액티브 세트는 액세스 단말기 (400) 와의 확립된 통신 세션을 현재 갖는 하나 이상의 셀들 또는 섹터들의 리스트를 지칭한다. 후보 세트는 채널 측정들에 기초하여, 액세스 단말기 (400) 가 핸드오프를 위한 후보들인 것으로 간주하는 하나 이상의 셀들 또는 섹터들의 리스트를 지칭한다.

적어도 하나의 예에서, 액세스 단말기 (400) 는 액티브 세트에서의 하나 이상의 셀들에 대한 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 가능성이 있는 것으로 예측할 수도 있다. 예를 들어, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 액티브 세트에서의 하나 이상의 셀들에 대한 파일럿 에너지를 결정할 수도 있다. 결정된 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 후속 슬롯 사이클에서 핸드오프가 일어날 가능성이 있는 것으로 예측할 수도 있다. 제한이 아닌 일 예로, 하나 이상의 구현들에 대한 미리 결정된 임계값은 약 -4dB 와 약 -9dB 간의 임계값들의 범위에 있을 수도 있다. 적어도 하나의 예에서, 미리 결정된 임계값은 약 -7dB 일 수도 있다.

적어도 하나의 예에서, 액세스 단말기 (400) 는 후보 세트에서의 적어도 하나의 셀에 대한 파일럿 에너지가 액티브 세트의 하나 이상의 셀들에 대한 파일럿 에너지보다 더 클 때 핸드오프가 일어날 가능성이 있는 것으로 예측할 수도 있다. 예를 들어, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 액티브 세트에서의 하나 이상의 셀들에 대한, 그리고 후보 세트에서의 하나 이상의 셀들에 대한 파일럿 에너지를 결정할 수도 있다. 후보 세트에서의 적어도 하나의 셀의 결정된 파일럿 에너지가 액티브 세트의 하나 이상의 셀들의 결정된 파일럿 에너지보다 더 클 때, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 후속 슬롯 사이클에서 핸드오프가 일어날 가능성이 있는 것으로 예측할 수도 있다.

액세스 단말기 (400) 가 단계 506 에서 핸드오프가 일어날 가능성이 없다고 결정할 때, 액세스 단말기 (400) 는 단계 508 에서, 하나 이상의 후속 슬롯 사이클들에 대해, 각각의 후속 슬롯 사이클의 시작부 이후의 단계 502 에서 결정된 오프셋에 대응하는 시간에 수신기 회로 (410) 를 파워 온할 수도 있다. 즉, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 슬롯 사이클 경계 이후에 하나 이상의 후속 슬롯 사이클들에 대해 결정된 오프셋에 대응하는 시간에 통신 인터페이스 (404) 의 수신기 회로 (410) 를 파워 온할 수도 있다. 상기 언급한 바와 같이, 수신기 회로 (410) 를 파워 온하는 것은 프로세싱 회로 (402) 가 수신기 회로 (410) 에 전력을 인가하는 것, 수신기 회로 (410) 에 전력을 인가하도록 다른 회로에 명령하는 것, 수신기 회로 (410) 에 파워 온하도록 명령하는 것, 또는 수신기 회로 (410) 를 파워 온하기 위한 임의의 다른 적합한 방식을 포함할 수도 있다. 단계 508 에서의 슬롯 사이클의 마지막에, 액세스 단말기 (400) 는 후속 슬롯 사이클에서 핸드오프가 일어날 가능성이 있는지 여부를 결정하기 위해 단계 506 으로 리턴할 수 있다.

한편, 액세스 단말기 (400) 가 단계 506 에서 핸드오프가 일어날 가능성이 있다고 결정할 때, 액세스 단말기 (400) 는 단계 510 에서, 후속 슬롯 사이클의 시작부에서 수신기 회로 (410) 를 파워 온할 수도 있다. 즉, 슬롯팅된 아이들 모드 동작들 (414) 을 실행하는 프로세싱 회로 (402) (예를 들어, 슬롯팅된 아이들 모드 회로/모듈 (408)) 는 슬롯 사이클 경계에서 통신 인터페이스 (404) 의 수신기 회로 (410) 를 파워 온할 수 있다. 이 예에서, 후속 슬롯 사이클은 새로운 선행하는 슬롯 사이클이 될 수도 있고, 액세스 단말기 (400) 는 상기 설명한 바와 같이, 오프셋을 결정하기 위해 단계 502 로 리턴할 수 있다.

본 개시의 하나 이상의 양태들을 채용함으로써, 액세스 단말기들은 슬롯팅된 아이들 모드에서 슬립 상태의 지속기간을 증가시키는 한편, 어웨이크 상태의 지속기간을 반대로 감소시킬 수 있다. 예를 들어, 오프셋이 1, 2, 또는 3 슬롯들인 예들에서, 슬립 상태의 지속기간은 각각의 슬롯 사이클에서 1.67 밀리초 (ms), 3.33ms, 또는 5ms 만큼 각각 증가될 수 있다. 슬립 상태 지속기간의 이러한 증가들은 상당한 전력 절감을 초래하고, 충전들 사이의 제한된 전력 소스의 동작 수명 (operating life) 을 증가시킬 수 있다.

상기 논의된 양태들, 배열들, 및 실시형태들은 특정 상세들 및 특수성 (particularity) 으로 논의되지만, 도 1, 도 2, 도 3, 도 4, 및/또는 도 5 에서 예시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 결합되거나 또는 여러 컴포넌트들, 단계들, 또는 기능들로 구체화될 수도 있다. 추가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들은 또한 본 개시로부터 벗어남 없이 추가될 수도 있거나 또는 활용되지 않을 수도 있다. 도 1 및/또는 도 4 에서 예시된 장치, 디바이스들 및/또는 컴포넌트들은 도 2, 도 3, 및/또는 도 5 에서 설명된 방법들, 특징들, 파라미터들, 및/또는 단계들 중 하나 이상을 수행 또는 채용하도록 구성될 수도 있다. 본 명세서에서 설명된 신규한 알고리즘들은 또한 효율적으로 소프트웨어로 구현되고/되거나 하드웨어에 임베딩될 수도 있다.

본 개시의 특징들은 소정의 실시형태들 및 도면들에 대하여 논의되었을 수도 있지만, 본 개시의 모든 실시형태들은 본 명세서에서 논의된 바람직한 특징들 중 하나 이상을 포함할 수 있다. 즉, 하나 이상의 실시형태들은 소정의 바람직한 특징들을 갖는 것으로서 논의되었을 수도 있지만, 이러한 특징들 중 하나 이상은 또한 본 명세서에서 논의된 다양한 실시형태들 중 임의의 것에 따라 이용될 수도 있다. 유사한 방식으로, 예시적인 실시형태들은 디바이스, 시스템, 또는 방법 실시형태들로서 본 명세서에서 논의되었을 수도 있지만, 이러한 예시적인 실시형태들은 다양한 디바이스들, 시스템들, 및 방법들에서 구현될 수 있다는 것이 이해되어야 한다.

또한, 적어도 일부 구현들은 플로우차트, 플로우 다이어그램, 구조 다이어그램, 또는 블록 다이어그램으로서 도시되는 프로세스로서 설명되었다는 것에 주목한다. 플로우차트가 동작들을 순차 프로세스로서 설명할 수도 있지만, 그 동작들 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수도 있다. 프로세스는 그 동작들이 완료될 때 종료된다. 프로세스는 방법, 함수, 프로시저, 서브루틴, 서브프로그램 등에 대응할 수도 있다. 프로세스가 함수에 대응할 때, 그 종료는 함수의 호출 함수 또는 메인 함수로의 리턴에 대응한다. 본 명세서에서 설명된 다양한 방법들은 머신 판독가능, 컴퓨터 판독가능, 및/또는 프로세서 판독가능 저장 매체에 저장되고, 하나 이상의 프로세서들, 머신들 및/또는 디바이스들에 의해 실행될 수도 있는 프로그래밍 (예를 들어, 명령들 및/또는 데이터) 에 의해 부분적으로 또는 완전히 구현될 수도 있다.

당업자들은 또한, 본 명세서에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 또는 이들의 임의의 조합으로서 구현될 수도 있다는 것을 인식할 것이다. 이 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능성의 관점에서 일반적으로 상기 설명되었다. 이러한 기능성이 하드웨어로서 구현되는지 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과된 설계 제약들 및 특정 애플리케이션에 의존한다.

본 명세서에서 설명되고 첨부한 도면들에서 도시된 예들과 연관된 다양한 특징들은 본 개시의 범위로부터 벗어남 없이 상이한 예들 및 구현들에서 구현될 수 있다. 따라서, 소정의 특정 구성들 및 배열들은 첨부한 도면들에서 설명 및 도시되었지만, 이러한 실시형태들은 설명된 실시형태들에 대한 다양한 다른 추가들 및 변경들 및 설명된 실시형태들로부터의 삭제들이 당업자에게 명백할 것이기 때문에, 본 개시의 범위의 제한이 아닌 단지 예시일 뿐이다. 따라서, 본 개시의 범위는 다음에 오는 청구항들의 문언적 언어, 및 법적 등가물들에 의해서만 결정된다.

Claims

액세스 단말기로서,
수신기 회로를 포함하는 통신 인터페이스; 및
상기 통신 인터페이스 및 저장 매체에 커플링된 프로세싱 회로를 포함하며,
상기 프로세싱 회로는 :
제 1 슬롯 사이클의 시작부 (beginning) 와 제 1 패킷의 수신 간의 시간 차이에 대응하는 오프셋을 결정하고; 그리고
상기 제 1 슬롯 사이클 이후의 제 2 슬롯 사이클에서 상기 제 2 슬롯 사이클의 시작부 이후의 상기 오프셋에 대응하는 시간에 상기 수신기 회로를 파워 온하도록
적응되는, 액세스 단말기.
제 1 항에 있어서,
상기 제 1 슬롯 사이클의 시작부와 제 1 패킷의 수신 간의 시간 차이에 대응하는 오프셋을 결정하도록 적응된 상기 프로세싱 회로는 :
상기 제 1 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하고;
상기 통신 인터페이스를 통해 상기 제 1 패킷을 수신하고; 그리고
상기 제 1 슬롯 사이클의 시작부와 상기 제 1 패킷의 수신 간의 슬롯들의 수를 측정하도록
적응되는 상기 프로세싱 회로를 포함하는, 액세스 단말기.
제 1 항에 있어서,
상기 프로세싱 회로는 또한 :
상기 제 2 슬롯 사이클에 후속하는 제 3 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하고; 그리고
상기 제 3 슬롯 사이클에서 핸드오프가 일어날 것으로 예측될 때 상기 제 3 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하도록
적응되는, 액세스 단말기.
제 3 항에 있어서,
상기 핸드오프가 일어날지 여부를 예측하도록 적응된 상기 프로세싱 회로는 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하고; 그리고
결정된 상기 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 것으로 예측하도록
적응되는 상기 프로세싱 회로를 포함하는, 액세스 단말기.
제 4 항에 있어서,
상기 미리 결정된 임계값은 -4dB 와 -9dB 간의 범위로부터 선택되는, 액세스 단말기.
제 3 항에 있어서,
상기 핸드오프가 일어날지 여부를 예측하도록 적응된 상기 프로세싱 회로는 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하고;
상기 액세스 단말기에 대한 후보 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하고; 그리고
상기 후보 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지가 상기 액티브 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지보다 더 클 때 핸드오프가 일어날 것으로 예측하도록
적응되는 상기 프로세싱 회로를 포함하는, 액세스 단말기.
액세스 단말기 상에서 동작하는 방법으로서,
선행하는 아이들 모드 슬롯 사이클의 시작부 (beginning) 와 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정하는 단계; 및
하나 이상의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 상기 오프셋에 대응하는 시간에 수신기 회로를 파워 온하는 단계
를 포함하는, 액세스 단말기 상에서 동작하는 방법.
제 7 항에 있어서,
상기 선행하는 아이들 모드 슬롯 사이클의 시작부와 제 1 패킷의 수신 간의 시간 차이에 대응하는 오프셋을 결정하는 단계는 :
상기 선행하는 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하는 단계;
상기 송신물을 수신하는 단계; 및
상기 선행하는 슬롯 사이클의 시작부와 상기 송신물의 수신 간의 슬롯들의 수를 측정하는 단계
를 포함하는, 액세스 단말기 상에서 동작하는 방법.
제 7 항에 있어서,
후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하는 단계; 및
상기 후속 슬롯 사이클에서 핸드오프가 일어날 것으로 예측될 때 상기 후속 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하는 단계
를 더 포함하는, 액세스 단말기 상에서 동작하는 방법.
제 9 항에 있어서,
상기 후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하는 단계는 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하는 단계; 및
결정된 상기 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 것으로 예측하는 단계
를 포함하는, 액세스 단말기 상에서 동작하는 방법.
제 10 항에 있어서,
결정된 상기 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 것으로 예측하는 단계는 :
결정된 상기 파일럿 에너지가 -4dB 와 -9dB 간의 값들의 범위로부터 선택된 상기 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 것으로 예측하는 단계
를 포함하는, 액세스 단말기 상에서 동작하는 방법.
제 9 항에 있어서,
상기 후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하는 단계는 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하는 단계;
상기 액세스 단말기에 대한 후보 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하는 단계; 및
상기 후보 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지가 상기 액티브 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지보다 더 클 때 핸드오프가 일어날 것으로 예측하는 단계
를 포함하는, 액세스 단말기 상에서 동작하는 방법.
제 7 항에 있어서,
상기 하나 이상의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 결정된 상기 오프셋에 대응하는 시간에 수신기 회로를 파워 온하는 단계는 :
복수의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 결정된 상기 오프셋에 대응하는 시간에 상기 수신기 회로를 파워 온하는 단계
를 포함하는, 액세스 단말기 상에서 동작하는 방법.
선행하는 아이들 모드 슬롯 사이클의 시작부 (beginning) 와 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정하기 위한 수단; 및
하나 이상의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 상기 오프셋에 대응하는 시간에 수신기 회로를 파워 온하기 위한 수단
을 포함하는, 액세스 단말기.
제 14 항에 있어서,
상기 선행하는 아이들 모드 슬롯 사이클의 시작부와 제 1 패킷의 수신 간의 시간 차이에 대응하는 오프셋을 결정하는 것은:
상기 선행하는 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하는 것;
상기 송신물을 수신하는 것; 및
상기 선행하는 슬롯 사이클의 시작부와 상기 송신물의 수신 간의 슬롯들의 수를 측정하는 것
을 포함하는, 액세스 단말기.
제 14 항에 있어서,
후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하기 위한 수단; 및
상기 후속 슬롯 사이클에서 핸드오프가 일어날 것으로 예측될 때 상기 후속 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하기 위한 수단
을 더 포함하는, 액세스 단말기.
제 16 항에 있어서,
상기 후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하는 것은 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하는 것; 및
결정된 상기 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 것으로 예측하는 것
을 포함하는, 액세스 단말기.
제 16 항에 있어서,
상기 후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하는 것은 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하는 것;
상기 액세스 단말기에 대한 후보 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하는 것; 및
상기 후보 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지가 상기 액티브 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지보다 더 클 때 핸드오프가 일어날 것으로 예측하는 것
을 포함하는, 액세스 단말기.
프로그래밍을 포함하는 프로세서 판독가능 저장 매체로서,
상기 프로그래밍은, 프로세싱 회로로 하여금 :
선행하는 아이들 모드 슬롯 사이클의 시작부 (beginning) 와 송신물의 수신 간의 시간 차이에 대응하는 오프셋을 결정하게 하고; 그리고
하나 이상의 후속 아이들 모드 슬롯 사이클들에서 각각의 후속 슬롯 사이클의 시작부 이후의 상기 오프셋에 대응하는 시간에 수신기 회로를 파워 온하게 하기 위한
것인, 프로세서 판독가능 저장 매체.
제 19 항에 있어서,
프로세싱 회로로 하여금, 상기 오프셋을 결정하게 하기 위한 프로그래밍은, 프로세싱 회로로 하여금 :
상기 선행하는 아이들 모드 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하게 하고;
상기 송신물을 수신하게 하고; 그리고
상기 선행하는 아이들 모드 슬롯 사이클의 시작부와 상기 송신물의 수신 간의 슬롯들의 수를 측정하게 하기 위한
프로그래밍을 포함하는, 프로세서 판독가능 저장 매체.
제 19 항에 있어서,
프로세싱 회로로 하여금 :
후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하게 하고; 그리고
상기 후속 슬롯 사이클에서 핸드오프가 일어날 것으로 예측될 때 상기 후속 슬롯 사이클의 시작부에서 상기 수신기 회로를 파워 온하게 하기 위한
프로그래밍을 더 포함하는, 프로세서 판독가능 저장 매체.
제 21 항에 있어서,
프로세싱 회로로 하여금, 상기 후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하게 하기 위한 프로그래밍은, 프로세싱 회로로 하여금 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하게 하고; 그리고
결정된 상기 파일럿 에너지가 미리 결정된 임계값보다 더 작을 때 핸드오프가 일어날 것으로 예측하게 하기 위한
프로그래밍을 포함하는, 프로세서 판독가능 저장 매체.
제 21 항에 있어서,
프로세싱 회로로 하여금, 상기 후속 슬롯 사이클에서 핸드오프가 일어날지 여부를 예측하게 하기 위한 프로그래밍은, 프로세싱 회로로 하여금 :
상기 액세스 단말기에 대한 액티브 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하게 하고;
상기 액세스 단말기에 대한 후보 세트에서의 적어도 하나의 셀의 파일럿 에너지를 결정하게 하고; 그리고
상기 후보 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지가 상기 액티브 세트에서의 상기 적어도 하나의 셀의 결정된 상기 파일럿 에너지보다 더 클 때 핸드오프가 일어날 것으로 예측하게 하기 위한
프로그래밍을 포함하는, 프로세서 판독가능 저장 매체.