KR20160047680A - Horizontal electric field type liquid crystal display device - Google Patents
Horizontal electric field type liquid crystal display device Download PDFInfo
- Publication number
- KR20160047680A KR20160047680A KR1020140143669A KR20140143669A KR20160047680A KR 20160047680 A KR20160047680 A KR 20160047680A KR 1020140143669 A KR1020140143669 A KR 1020140143669A KR 20140143669 A KR20140143669 A KR 20140143669A KR 20160047680 A KR20160047680 A KR 20160047680A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- pixel
- data lines
- parallel
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 64
- 230000005684 electric field Effects 0.000 title claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 description 22
- 239000011521 glass Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 206010010071 Coma Diseases 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 5
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 4
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 4
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- XVIZMMSINIOIQP-UHFFFAOYSA-N 1,2-dichloro-3-(2-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=CC=CC=2)Cl)=C1Cl XVIZMMSINIOIQP-UHFFFAOYSA-N 0.000 description 2
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 2
- 101150038023 PEX1 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101150014555 pas-1 gene Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QHZSDTDMQZPUKC-UHFFFAOYSA-N 3,5-dichlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=CC=CC=2)=C1 QHZSDTDMQZPUKC-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
Abstract
Description
본 발명은 수평 전계형 액정 표시장치에 관한 것으로, 특히 데이터 라인의 저항 및 기생 정전용량을 감소시킬 수 있는 수평 전계형 액정 표시장치에 관한 것이다.
The present invention relates to a horizontal electric field type liquid crystal display, and more particularly, to a horizontal electric field type liquid crystal display capable of reducing resistance and parasitic capacitance of a data line.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such a liquid crystal display device is divided into a vertical electric field type and a horizontal electric field type in accordance with the direction of the electric field for driving the liquid crystal.
수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In a vertical electric field type liquid crystal display device, a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate are disposed opposite to each other, and a liquid crystal of a TN (Twisted Nematic) mode is driven by a vertical electric field formed therebetween. Such a vertical electric field type liquid crystal display device has a disadvantage that the aperture ratio is large, but the viewing angle is as narrow as 90 degrees.
수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching ; IPS) 방식의 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 170도 이상 넓다는 장점과, 수평 상태에서 스위칭 되므로 빠른 응답속도를 갖는 장점을 가진다.In a horizontal electric field type liquid crystal display device, an in plane switching (IPS) liquid crystal is driven by a horizontal electric field between a pixel electrode and a common electrode arranged in parallel on a lower substrate. Such a horizontal electric field type liquid crystal display device has an advantage of having a wide viewing angle of 170 degrees or more and a fast response speed since it is switched in a horizontal state.
도 1을 참조하여 종래의 IPS 모드 수평 전계형 액정 표시장치에 대해 보다 설명하기로 한다. 도 1은 종래의 IPS 모드 수평 전계형 액정 표시장치를 도시한 평면도이다. A conventional IPS mode horizontal electric field type liquid crystal display device will be described with reference to FIG. 1 is a plan view showing a conventional IPS mode horizontal electric field type liquid crystal display device.
도 1을 참조하면, 종래의 IPS 모드 수평 전계형 액정 표시장치는 기판 상에 서로 교차하도록 배열되는 복수의 게이트 라인들(GL) 및 데이터 라인들(DL)과, 복수의 게이트 라인들(GL)과 데이터 라인들(DL)의 교차부에 배치되는 박막 트랜지스터들(TFT)과, 복수의 게이트 라인들(GL)과 데이터 라인들(DL)의 교차에 의해 정의되는 화소 영역들에 배치되며, 박막 트랜지스터들(TFT)을 통해 데이터 라인들(DL)과 연결되며, 각 화소 영역에서 일정 간격을 두고 나란하게 배열되는 가지부들을 갖는 화소전극들(Px), 게이트 라인(GL)과 평행하게 배열되는 공통라인(SL)에 연결되는 공통전극(COM)을 포함한다. 1, a conventional IPS mode horizontal electric field type liquid crystal display includes a plurality of gate lines GL and data lines DL arranged to cross each other on a substrate, a plurality of gate lines GL, Thin film transistors TFT disposed at intersections of data lines DL and pixel regions defined by intersections of a plurality of gate lines GL and data lines DL, Pixel electrodes Px connected to the data lines DL through TFTs and having fringes arranged at regular intervals in the pixel regions, and common electrodes GL arranged in parallel with the gate lines GL. And a common electrode COM connected to the line SL.
공통라인(SL)은 공통라인(SL)으로부터 분지되어 화소 영역으로 연장되는 공통라인 분기부(CB)를 포함한다. 공통라인(SL)과 공통라인 분기부(CB)는 게이트 라인(GL)과 동일층에 형성된다. 공통전극(COM)은 공통라인 분기부(CB)에 연결되며, 각 화소 영역에서 화소전극(Px)과 번갈아 배치되는 가지부들을 구비한다. 공통전극(COM)과 화소전극(Px)은 동일층에 형성된다. The common line SL includes a common line branch CB branched from the common line SL and extending to the pixel region. The common line SL and the common line branch CB are formed in the same layer as the gate line GL. The common electrode COM is connected to the common line branch CB and has branch portions alternately arranged with the pixel electrode Px in each pixel region. The common electrode COM and the pixel electrode Px are formed on the same layer.
상술한 종래의 IPS 모드 수평 전계형 액정 표시장치에 의하면, 넓은 시야각 특성 확보를 위해 화소전극(Px)의 가지부들과 공통전극(COM)의 가지부들이 5도 내지 20도 정도로 꺽여 있는 구조를 가지고 있다. 따라서, 데이터 라인(DL) 또한 픽셀전극의 가지부들 및 공통전극의 가지부들과 동일한 각도로 꺽인 구조를 갖는다. According to the conventional IPS mode horizontal electric field type liquid crystal display device described above, the branch portions of the pixel electrode Px and the branches of the common electrode COM are bent at about 5 to 20 degrees in order to secure a wide viewing angle characteristic . Therefore, the data line DL also has a structure bent at the same angle as the branches of the pixel electrode and the branches of the common electrode.
종래의 IPS 모드 수평 전계형 액정 표시장치는 데이터 라인이 꺽인 구조인 지그재그 형상을 갖기 때문에 그 만큰 데이터 라인의 저항 및 기생 정전용량이 증가하여 RC 지연(Resistance Capacitance delay)에 의한 신호불량 등의 여러가지 문제점이 발생하게 된다. In the conventional IPS mode horizontal electric field type liquid crystal display device, since the data line has a zigzag shape in which the data line has a bent structure, resistance and parasitic capacitance of the data line are increased and various problems such as signal failure due to RC delay .
이러한 불량을 해소시키기 위해 데이터 라인의 두께를 두껍게 하는 것이 고려될 수 있으나, 이 경우 수율저하나 두께 불균일에 따른 화상 품질의 저하 등과 같은 다른 문제점을 발생시킨다. Thickening of the thickness of the data line may be considered to overcome such defects, but in this case, other problems such as lowering of the yield and deterioration of the image quality due to thickness unevenness are caused.
또 다른 방법으로서 데이터 라인의 배선 폭을 증가시키는 방법이 고려될 수도 있으나, 그 경우 저항은 감소되어도 기생용량이 증가하여 RC 지연의 개선에 큰 영향을 미치지 못하거나 개구율을 저하시키는 문제점을 발생시킨다.
As another method, a method of increasing the wiring width of the data line may be considered, but in this case, even if the resistance is reduced, parasitic capacitance increases, which does not greatly affect the improvement of the RC delay or causes a problem of lowering the aperture ratio.
본 발명은 상술한 문제점을 해소시키기 위한 것으로 화소전극과 공통전극의 구조변경과 데이터 라인의 변경을 통해 개구율과 화질을 저하시키기 않으면서도 RC 지연에 따른 문제점을 해소시킬 수 있는 수평전계형 액정 표시장치를 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide a horizontal electric field type liquid crystal display device capable of solving the problem caused by RC delay without lowering the aperture ratio and image quality by changing the structure of the pixel electrode and the common electrode, The purpose is to provide.
본 발명에 따르는 본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명에 따르는 수평전계형 액정 표시장치는 서로 교차하도록 배열되어 복수의 화소영역들을 정의하는 복수의 게이트 라인들 및 복수의 데이터 라인들, 각 화소영역에 배치되는 복수의 화소전극들 및 복수의 공통전극들을 포함한다. 각 화소전극은 데이터 라인과 일정 각도를 이루도록 서로 나란하게 배열되며, 서로 대칭을 이루도록 각 화소 영역의 중간부에서 제 1 꺽임부를 갖는 복수의 제 1 가지부들을 포함하고, 복수의 화소 영역들 각각에 배치되어 박막 트랜지스터를 통해 데이터 라인으로부터 데이터 전압을 공급받는다. 공통전극은 제 1 꺽임부에 대응하는 제 2 꺽임부를 가지며, 복수의 제 1 가지부들과 번갈아 나란하게 배열되는 복수의 제 2 가지부들을 포함하고, 공통라인을 통해 공통전압을 공급받는다. 또한, 제 1 가지부들은 제 1 수평부에 각각 연결되어 화소영역 내로 연장되는 복수의 제 1 주 가지부들과, 제 1 수평부의 양단부 중 일단부로부터 수직으로 연장되는 제 1-1 수직부에 연결되며, 제 1 주 가지부들과 나란하게 배열되는 제 1-1 보조 가지부와, 제 1 수평부의 타단부로부터 수직으로 연장되는 제 1-2 수직부에 연결되며, 제 1 주 가지부들과 나란하게 배열되는 제 1-2 보조 가지부를 포함한다.According to the present invention, there is provided a horizontal electric field type liquid crystal display device comprising a plurality of gate lines and a plurality of data lines arranged to cross each other and defining a plurality of pixel regions, A plurality of pixel electrodes arranged in each pixel region, and a plurality of common electrodes. Each of the pixel electrodes includes a plurality of first branch portions arranged in parallel with each other at an angle to the data lines and having a first turn at an intermediate portion of each pixel region so as to be symmetrical to each other, And is supplied with the data voltage from the data line through the thin film transistor. The common electrode has a second bent portion corresponding to the first bent portion, and includes a plurality of second branched portions arranged alternately and in parallel with the plurality of first branched portions, and is supplied with a common voltage through the common line. The first branch portions may include a plurality of first main branch portions connected to the first horizontal portion and extending into the pixel region, and a plurality of second main branch portions connected to the first vertical portion extending vertically from one end of the first horizontal portion, A first auxiliary branch portion arranged in parallel with the first main branch portions and a second auxiliary vertical branch portion connected to the first and second vertical portions extending vertically from the other end portion of the first horizontal portion, And a first 1-2 auxiliary branch portion arranged.
상기 구성에서, 복수의 제 2 가지부들은 제 2 주 가지부들과, 적어도 하나의 제 2-1 보조 가지부를 포함한다. 제 2 주 가지부들은 각 화소 영역을 에워싸는 프레임부의 제 2-1 수평부로 연장되어 서로 나란하게 배열되며, 제 1 꺽임부에 대응하는 제 2 꺽임부를 갖는다. 적어도 하나의 제 2-1 보조 가지부는 제 2 주 가지부들 중 마지막 꺽임부를 갖는 제 2 주 가지부에 연결되고, 제 2 주 가지부와 나란하게 배열되도록 연결 가지부에 의해 연결된다. In the above configuration, the plurality of second branch portions include the second main branch portions and at least one second-1 auxiliary branch portion. The second main branch portions extend to the second-1 horizontal portion of the frame portion surrounding each pixel region and are arranged in parallel with each other, and have a second bend portion corresponding to the first bend portion. At least one of the second-1 auxiliary branches is connected to the second main branch having the last turn of the second main branches and connected by the connecting branch so as to be arranged side by side with the second main branch.
또한, 제 2 가지부들은 제 2-1 수평부의 일단부로부터 수직방향으로 연장되며, 제 2 주 가지부들과 나란하게 배열되는 적어도 하나의 제 2-2 보조 가지부를 더 포함한다.Further, the second branch portions further include at least one second -2 auxiliary branch portion extending in the vertical direction from one end of the second-1 horizontal portion and arranged in parallel with the second main branch portions.
또한, 복수의 데이터 라인들은 복수의 제 1 및 제 2 주 가지부들의 꺽임부에 대응하는 돌출부를 포함할 수 있다.In addition, the plurality of data lines may include protrusions corresponding to the bent portions of the plurality of first and second main branches.
또한, 공통라인은 상기 공통라인으로부터 수직방향으로 연장되어 상기 데이터 라인과 상기 화소전극 사이에 배치되는 차폐전극을 포함할 수 있다.
The common line may include a shielding electrode extending in the vertical direction from the common line and disposed between the data line and the pixel electrode.
본 발명에 따르는 수평전계형 액정 표시장치에 의하면, 화소전극과 공통전극이 수직구조로 배치되는 데이터 라인들과, 데이터 라인에 대해 사선으로 배치되는 화소전극 사이의 빈 공간에도 화소전극과 공통전극이 고밀도로 배치되므로 화소영역 내의 화소전극과 공통전극 사이의 전계가 고밀도 형성된다. 따라서, 데이터 라인이 꺽임부를 갖지 않게 되므로 데이터 라인의 저항을 줄일 수 있을 뿐 아니라 기생 정전용량 또한 줄일 수 있어 RC 지연을 감소시킬 수 있는 효과를 얻을 수 있다.
According to the horizontal electric field type liquid crystal display device of the present invention, the pixel electrode and the common electrode are arranged in a space between the data lines where the pixel electrodes and the common electrodes are vertically arranged and the pixel electrodes arranged diagonally with respect to the data lines, The electric field between the pixel electrode and the common electrode in the pixel region is formed at a high density. Therefore, since the data line does not have a bent portion, not only the resistance of the data line but also the parasitic capacitance can be reduced, and the RC delay can be reduced.
도 1은 종래의 IPS 모드 수평전계형 액정 표시장치를 도시한 평면도,
도 2는 본 발명의 실시예에 따르는 수평 전계형 액정 표시장치를 개략적으로 도시한 블록도,
도 3은 본 발명의 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이 구조를 개략적으로 도시한 도면,
도 4는 도 3에 도시된 본 발명의 실시예에 따르는 액정 표시장치의 화소 어레이 구조의 1화소영역을 도시한 평면도,
도 5는 도 4에 도시된 화소전극 구조를 도시한 평면도,
도 6은 도 4에 도시된 공통전극 구조를 도시한 평면도,
도 7은 도 4에 도시된 라인 I-I'을 따라 취한 단면도. 1 is a plan view showing a conventional IPS mode horizontal electric field type liquid crystal display device,
2 is a block diagram schematically showing a horizontal electric field type liquid crystal display device according to an embodiment of the present invention,
3 is a schematic view illustrating a pixel array structure of a horizontal electric field type liquid crystal display device according to an embodiment of the present invention,
FIG. 4 is a plan view showing one pixel region of the pixel array structure of the liquid crystal display device according to the embodiment of the present invention shown in FIG. 3,
FIG. 5 is a plan view showing the pixel electrode structure shown in FIG. 4,
FIG. 6 is a plan view showing the common electrode structure shown in FIG. 4,
Figure 7 is a cross-sectional view taken along line I-I 'shown in Figure 4;
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the component names used in the following description may be selected in consideration of easiness of specification, and may be different from the parts names of actual products.
우선, 도 2를 참조하여 본 발명의 실시예에 따르는 수평전계형 액정 표시장치에 대해 설명하기로 한다. 도 3은 본 발명의 실시예에 따르는 수평 전계형 액정 표시장치를 개략적으로 도시한 블록도이다.First, a horizontal electric field type liquid crystal display according to an embodiment of the present invention will be described with reference to FIG. 3 is a block diagram schematically illustrating a horizontal electric field type liquid crystal display device according to an embodiment of the present invention.
도 2를 참조하면, 액정 표시장치는 화소 어레이(PA)가 형성된 액정 표시패널(10), 소스 드라이브 집적회로(Integrated Circuit, 혹은 'IC'라 칭함)(12)들, 게이트 구동회로(13), 및 타이밍 콘트롤러(11)를 구비한다. 액정 표시패널(10)의 아래에는 액정 표시패널(10)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.2, the liquid crystal display device includes a liquid
액정 표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리 기판과 하부 유리 기판을 포함한다. 액정 표시패널(10)에는 화소 어레이(PA)가 형성된다. 화소 어레이(PA)는 데이터 배선들, 게이트 배선들의 교차 구조에 의해 정의되는 화소 영역들이 매트릭스 형태로 배열된다. 각 화소에서는 박막 트랜지스터와 서브 픽셀들을 이용하여 디지털 비디오 데이터를 표시한다. 화소 어레이(PA)의 하부 유리 기판에는 데이터 배선들, 게이트 배선들, 박막 트랜지스터들, 박막 트랜지스터에 접속된 서브 픽셀의 화소 전극, 및 화소 전극에 접속된 스토리지 커패시터(Storage Capacitor) 등을 포함한다. 화소 어레이(PA)의 서브 픽셀들 각각은 박막 트랜지스터를 통해 데이터전압이 충전되는 화소 전극과 공통전압이 인가되는 공통전극의 전압 차에 의해 액정층의 액정을 구동시켜 빛의 투과량을 조정함으로써 화상을 표시한다.The liquid
액정 표시패널(10)의 상부 유리 기판상에는 블랙매트릭스와 컬러필터가 형성된다. 공통전극은 TN(TwiPREd Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식의 경우에 상부 유리 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식의 경우에 화소전극과 함께 하부 유리 기판 상에 형성된다. 여기서는 수평 전계형 액정 표시 장치에 대하여 설명한다. 액정 표시패널(10)의 상부 유리 기판과 하부 유리 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.On the upper glass substrate of the liquid
액정 표시장치는 투과형 액정 표시장치, 반투과형 액정 표시장치, 반사형 액정 표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정 표장치와 반투과형 액정 표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.The liquid crystal display device can be implemented in any form such as a transmissive liquid crystal display device, a transflective liquid crystal display device, and a reflective liquid crystal display device. In a transmissive liquid crystal display device and a transflective liquid crystal display device, a backlight unit is required. The backlight unit may be implemented as a direct type backlight unit or an edge type backlight unit.
소스 드라이브 IC들(12)은 TCP(Tape Carrier Package, 15) 상에 실장되고, TAB(Tape Automated Bonding) 공정에 의해 액정표시패널(10)의 하부 유리기판에 접합되며, 소스 PCB(Printed Circuit Board)(14)에 접속된다. 소스 드라이브 IC들(12)은 COG(Chip On Glass) 공정에 의해 액정표시패널(10)의 하부 유리기판상에 접착될 수도 있다.The
소스 드라이브 IC들(12) 각각은 타이밍 콘트롤러(11)로부터 디지털 비디오 데이터와 소스 타이밍 제어신호를 입력받는다. 소스 드라이브 IC들(12)은 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터를 정극성/부극성 데이터 전압들로 변환하여 화소 어레이(PA)의 데이터 라인들에 공급한다. 소스 드라이브 IC들(12)은 타이밍 콘트롤러(11)의 제어 하에 컬럼 인버전(column inversion) 방식으로 데이터 전압들을 데이터 라인들에 출력한다. 컬럼 인버전 방식은 이웃한 데이터 라인들에 서로 상반된 극성의 데이터 전압들을 공급하고, 데이터 라인들 각각에 공급되는 데이터 전압들의 극성을 1 프레임 기간 동안 동일하게 유지하는 방식을 의미한다. 예를 들어, 소스 드라이브 IC들(12)은 도 7과 같이 컬럼 인버전 방식으로 극성이 반전되는 데이터 전압들을 데이터 라인들에 출력할 수 있다.Each of the
게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터 게이트 타이밍 제어신호를 입력받는다. 게이트 구동회로(13)는 게이트 타이밍 제어신호에 응답하여 화소 어레이의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급한다. 게이트 구동회로(13)는 TCP 상에 실장되고, TAB 공정에 의해 액정표시패널(10)의 하부 유리기판에 접합될 수 있다. 또는, 게이트 구동회로(13)는 GIP(Gate In Panel) 공정에 의해 화소 어레이(PA)와 동시에 하부 유리기판상에 직접 형성될 수 있다. 게이트 구동회로(13)는 도 1과 같이 화소 어레이(PA)의 일측에 배치되거나 화소 어레이(PA)의 양측에 배치될 수 있다.The
타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 디지털 비디오 데이터와 수직동기신호, 수평동기신호, 데이터 인에이블 신호, 및 도트 클럭과 같은 타이밍 신호들을 입력받는다. 타이밍 콘트롤러(11)는 디지털 비디오 데이터와 타이밍 신호들에 기초하여 소스 드라이브 IC들(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(11)는 디지털 비디오 데이터와 소스 타이밍 제어신호를 소스 드라이브 IC들(12)에 공급한다. 타이밍 콘트롤러(11)는 게이트 타이밍 제어신호를 소스 드라이브 IC들(12)에 공급한다. 타이밍 콘트롤러(11)는 콘트롤 PCB(16) 상에 실장된다. 콘트롤 PCB(16)와 소스 PCB(14)는 FFC(flexible flat cable)나 FPC(flexible printed circuit)와 같은 연성회로기판(17)을 통해 연결될 수 있다.The
다음으로, 도 3을 참조하여 본 발명의 실시예에 따르는 수평 전계형의 액정 표시장치의 화소 어레이 구조를 설명하기로 한다. 도 3은 본 발명의 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이 구조를 개략적으로 도시한 도면이다. Next, a pixel array structure of a horizontal electric field type liquid crystal display device according to an embodiment of the present invention will be described with reference to FIG. 3 is a view schematically showing a pixel array structure of a horizontal electric field type liquid crystal display device according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 따르는 수평 전계형의 액정 표시장치의 화소 어레이는 투명 기판 상에서 서로 교차하도록 배열되는 복수의 데이터 라인들(D1~Dn)(n은 2 이상의 자연수) 및 복수의 게이트 라인들(G1~Gm)(m은 2 이상의 자연수)에 의해 정의되는 복수의 화소 영역들을 갖는다. 복수의 데이터 라인들(D1~Dn)은 제 1 방향(예를 들면, 수평방향)으로 일정 간격을 두고 서로 나란하게 배열되고, 복수의 게이트 라인들(G1~Gm)은 제 1 방향과 수직으로 교차하는 제 2 방향(예를 들면, 수직 방향)으로 일정 간격을 두고 서로 나란하게 배열된다. 각 게이트 라인에 인접한 화소 영역에는 게이트 라인들(G1~Gm)과 나란하게 공통라인들(CL1~CLm)이 배열된다. 3, a pixel array of a horizontal electric field type liquid crystal display according to an embodiment of the present invention includes a plurality of data lines D1 to Dn (n is a natural number of 2 or more) and a plurality And a plurality of pixel regions defined by gate lines G1 to Gm (m is a natural number of 2 or more). The plurality of data lines D1 to Dn are arranged in parallel to each other at regular intervals in a first direction (e.g., a horizontal direction), and the plurality of gate lines G1 to Gm are arranged perpendicular to the first direction And are arranged side by side at regular intervals in a second direction (e.g., vertical direction) that intersects each other. Common lines CL1 to CLm are arranged in parallel with the gate lines G1 to Gm in the pixel region adjacent to each gate line.
데이터 라인들(D1~Dn)과 게이트 라인들(G1~Gm)이 교차하는 영역들에 인접하여서는 데이터 라인들(D1~Dn)에 각각 접속되는 소스 전극과 게이트 라인들(G1~Gm)에 각각 접속되는 게이트 전극을 구비하는 박막 트랜지스터들들(T)이 배치된다. Adjacent to the regions where the data lines D1 to Dn and the gate lines G1 to Gm intersect are connected to the source electrodes and the gate lines G1 to Gm respectively connected to the data lines D1 to Dn Thin film transistors T having a gate electrode connected thereto are disposed.
각 화소 영역에는 화소전극(Px)과 공통전극(COM)이 배치된다. 화소전극(Px)은 데이터 라인들(D1~Dn)과 일정 각도를 이루도록 서로 나란하게 배열되는 제 1 가지부들을 포함한다. 공통전극(COM)은 화소전극의 제 1 가지부들과 평행하게 번갈아 배치되는 제 2 가지부들을 포함한다. A pixel electrode Px and a common electrode COM are arranged in each pixel region. The pixel electrode Px includes first branch portions arranged in parallel to each other to form an angle with the data lines D1 to Dn. The common electrode COM includes second branches alternately arranged in parallel with the first branches of the pixel electrode.
다음으로, 도 4 내지 도 6을 참조하여 본 발명의 실시예에 따르는 수평전계형 액정 표시장치를 구성하는 화소 어레이의 1화소 구조에 대해 보다 상세히 설명하기로 한다. 도 4는 도 3에 도시된 본 발명의 실시예에 따르는 액정 표시장치의 화소 어레이 구조의 1화소영역을 도시한 평면도이고, 도 5는 도 4에 도시된 화소전극 구조를 도시한 평면도이며, 도 6은 도 4에 도시된 공통전극 구조를 도시한 평면도이다. Next, one pixel structure of a pixel array constituting a horizontal electric field type liquid crystal display according to an embodiment of the present invention will be described in detail with reference to FIGS. 4 to 6. FIG. FIG. 4 is a plan view showing one pixel region of the pixel array structure of the liquid crystal display device according to the embodiment of the present invention shown in FIG. 3, FIG. 5 is a plan view showing the structure of the pixel electrode shown in FIG. 4, 6 is a plan view showing the common electrode structure shown in FIG.
도 4 내지 도 6을 참조하면, 데이터 라인 및 게이트 라인의 교차에 의해 정의되는 화소영역(PA)에는 박막 트랜지스터(T), 화소전극(Px), 및 공통전극(COM)이 배치된다.4 to 6, a thin film transistor T, a pixel electrode Px, and a common electrode COM are disposed in a pixel region PA defined by intersection of a data line and a gate line.
화소전극(Px)은 제 1 콘택홀(CH1)을 통해 박막 트랜지스터(T)의 드레인 전극(D)에 연결되는 화소전극 패턴부(PxP), 화소전극 패턴부(PxP)로부터 게이트 라인(GL)과 나란하게 연장되는 제 1 수평부(PxH), 제 1 수평부(PxH)의 양단부로부터 데이터 라인(D1, D2)과 나란하게 연장되는 제 1-1 수직부(PxV1) 및 제 1-2 수직부(PxV2)를 포함한다. The pixel electrode Px includes a pixel electrode pattern portion PxP connected to the drain electrode D of the thin film transistor T through the first contact hole CH1, a gate line GL extending from the pixel electrode pattern portion PxP, A first vertical portion PxV1 extending in parallel with the data lines D1 and D2 from both ends of the first horizontal portion PxH and a first vertical portion PxV1 extending in parallel with the data lines D1 and D2, (PxV2).
화소전극(Px)은 또한 제 1 수평부(PxH)로부터 화소영역 내로 연장되어 데이터 라인(D1, D2)과 일정 각도를 이루도록 서로 나란하게 배열되며, 대칭이 되도록 화소영역(PA)의 중앙부에서 제 1 꺽임부를 갖는 제 1 주 가지부들(Pxa), 제 1-1 수직부(PxV1)로부터 연장되며 제 1 주 가지부들(Pxa)과 나란하게 배열되는 적어도 하나의 제 1-1 보조 가지부들(Pxb1), 제 1-2 수직부(PxV2)로부터 연장되며 제 1 주 가지부들(Pxa)과 나란하게 배열되는 적어도 하나의 제 1-2 보조 가지부들(Pxb2)을 포함한다. The pixel electrode Px is also arranged so as to extend into the pixel region from the first horizontal portion PxH and parallel to the data lines D1 and D2 at an angle with each other, First auxiliary branch portions Pxb1 extending from the first vertical branch PxV1 and arranged in parallel with the first main branch Pxa, And at least one second 1-2 branch portion Pxb2 extending from the 1-2 first vertical portion PxV2 and arranged in parallel with the first main branch portions Pxa.
공통전극(COM)은 화소영역(PA) 내에서 제 2 콘택홀(CH2)을 통해 공통라인(CL)과 연결되는 공통전극 패턴부(COMP), 공통전극 패턴부(COMP)에 연결되어 화소영역(PA)을 에워싸도록 제 2-1 및 제 2-2 수평부들(COMH1, COMH2)과 제 2-1 및 제 2-2 수직부들(COMV1, COMV2)을 구비하는 프레임부(COMc)와, 제 2-1 수평부(COMH1)로부터 연장되어 데이터 라인(D1, D2)과 일정 각도를 이루도록 서로 나란하게 배열되며, 대칭이 되도록 화소영역(PA)의 중앙부에서 제 1 꺽임부에 대응하는 제 2 꺽임부를 갖는 제 2 주 가지부들(COMa), 제 2 주 가지부들(COMa) 중 마지막 꺽임부를 갖는 제 2 주 가지부(COMa)에 연결되어 제 2 주 가지부(COMa)와 나란하게 배열되도록 연결 가지부(COMd)에 의해 연결되는 적어도 하나의 제 2-1 보조 가지부(COMb1), 제 2-2 수직부(COMV2)로부터 연장되며 제 2 주 가지부들(COMa)과 나란하게 배열되는 적어도 하나의 제 2-2 보조 가지부들(COMb2), 및 제 2-1 수평부(COMH1)로부터 연장되어 제 2 주 가지부(COMa)와 나란하네 배열되는 적어도 제 2-3 보조 가지부들(COMb3)을 포함한다. 제 2 주 가지부들(COMa) 및 제 2-2 보조 가지부(COMb2)는 꺽임부를 갖지만, 제 2-1 및 2-3 보조 가지부들(COMb1, COMb3)은 꺽임부를 갖지 않는다. The common electrode COM is connected to the common electrode pattern portion COMP and the common electrode pattern portion COMP which are connected to the common line CL through the second contact hole CH2 in the pixel region PA, A frame part COMc having second-1 and second-2 horizontal parts COMH1 and COMH2 and second-1 and second-2 vertical parts COMV1 and COMV2 so as to surround the first and second vertical parts PA, And a second portion corresponding to the first bent portion in the central portion of the pixel region PA so as to be symmetrical with the data lines D1 and D2 extending from the first-second horizontal portion COMH1, The first and second main branch parts COMa and COMa having the bent portions are connected to the second main branch portion COMa having the last fold portion of the second main branch portions COMa, At least one second-1 auxiliary branch section COMb1 connected by the branch section COMd, a second main branch section COMa extending from the second-2 vertical section COMV2, At least one second-2 auxiliary branch portions (COMb2) to be opened, and at least second to third auxiliary branch portions (COM2) extended from the second-1 horizontal portion (COMH1) and aligned with the second main branch portion (COMb3). The second main branch parts COMa and the second 2-2 auxiliary branch parts COMb2 have a crease but the second and first and second auxiliary branch parts COMb1 and COMb3 do not have a crease.
공통전극 패턴부(COMP)에 연결되는 공통라인(CL)은 각 화소영역(PA)의 양단부에서 제 1 및 제 2 데이터 라인들(D1, D2)과 나란하게 각각 연장되며, 제 1 데이터 라인(D1)과 화소전극(Px)의 제 1-1 수직부(PxV1) 사이에 배치되는 제 1 차폐전극(SE1)과, 제 2 데이터 라인(D2)과 화소전극(Px)의 제 1-2 수직부(PxV2) 사이에 배치되는 제 2 차폐전극(SE2)을 포함한다. A common line CL connected to the common electrode pattern portion COMP extends in parallel with the first and second data lines D1 and D2 at both ends of each pixel region PA and is connected to the first data line A first shielding electrode SE1 disposed between the first vertical line PXV1 of the pixel electrode Px and the first vertical line PxV1 of the pixel electrode Px, And a second shielding electrode SE2 disposed between the portions PxV2.
상술한 바와 같이 제 1 및 제 2 데이터 라인들(D1, D2)과 그에 각각 인접한 화소전극(Px)의 제 1-1 및 제 1-2 수직부들(PxV1, PxV2) 사이에 각각 제 1 및 제 2 차폐전극들(SE1, SE2)이 배치되기 때문에, 데이터 라인들(DL1, DL2)과 화소전극(Px)의 제 1-1 및 제 1-2 수직부들(PxV1, PxV2) 사이의 전계가 제 1 및 제 2 차폐전극들(SE1, SE2)에 의해 차폐되므로 기생 정전용량이 발생되지 않게 되는 효과를 얻을 수 있다. Between the first and second vertical portions PxV1 and PxV2 of the first and second data lines D1 and D2 and the pixel electrode Px adjacent thereto respectively as described above, The electric field between the data lines DL1 and DL2 and the 1-1th and 1-2th vertical portions PxV1 and PxV2 of the pixel electrode Px are set to be equal to each other because the two shielding electrodes SE1 and SE2 are disposed. 1 and the second shielding electrodes SE1 and SE2, the parasitic capacitance is not generated.
한편, 화소전극(Px)의 제 1 주 가지부들(Pxa), 제 1-1 및 제 1-1 보조 가지부들(Pxb2)은 공통전극(COM)의 제 2 주 가지부들(COMa), 제 2-1 및 제 2-2 보조 가지부들(COMb1, COMb2)과 번갈아 배치된다. 이와 같이 본 발명의 실시예에 따르는 수평전계형 액정 표시장치에서 화소전극(Px)과 공통전극(COM)이 수직구조로 배치되는 데이터 라인들(D1, D2)과, 데이터 라인(D1, D2)에 대해 사선으로 배치되는 화소전극(Px) 사이의 빈 공간에도 고밀도로 배치되므로 화소영역(PA)에서 화소전극(Px)과 공통전극(COM) 사이의 전계가 고밀도 형성된다. 따라서, 데이터 라인(D1, D2)이 꺽임부를 갖지 않게 되므로 데이터 라인(D1, D2)의 저항을 줄일 수 있을 뿐 아니라 기생 정전용량 또한 줄일 수 있어 RC 지연을 감소시킬 수 있는 효과를 얻을 수 있다. The first main branch Pxa, the 1-1 and the first auxiliary branch Pxb2 of the pixel electrode Px are connected to the second main branches COMa of the common electrode COM, -1 and the 2-2 auxiliary spars (COMb1, COMb2). As described above, in the horizontal electric field type liquid crystal display device according to the embodiment of the present invention, the data lines D1 and D2 in which the pixel electrode Px and the common electrode COM are arranged in a vertical structure, and the data lines D1 and D2, The electric field between the pixel electrode Px and the common electrode COM is formed at a high density in the pixel region PA because the pixel electrode Px is arranged at a high density in the empty space between the pixel electrodes Px arranged diagonally with respect to the pixel electrode Px. Therefore, since the data lines D1 and D2 do not have a bent portion, not only the resistance of the data lines D1 and D2 but also the parasitic capacitance can be reduced, thereby reducing the RC delay.
데이터 라인(DL)은 제 1 및 제 2 꺽임부들에 대응하는 형상을 갖는 돌출부(DP)를 갖는다. 따라서, 화소전극(Px) 및 공통전극(COM)의 꺽임부들과 데이터 라인(D1, D2)의 직선부가 만날 때 발생할 수 있는 디스클리네이션(disclination)을 방지할 수 있는 효과를 얻을 수 있다. The data line DL has a protrusion DP having a shape corresponding to the first and second bent portions. Therefore, it is possible to prevent disclination that may occur when the bent portions of the pixel electrode Px and the common electrode COM meet the straight line portions of the data lines D1 and D2.
다음으로 도 4 및 도 7을 참조하여 도 4에 도시된 1화소영역의 단면 구조에 대해 설명하기로 한다. 도 7은 도 4에 도시된 라인 I-I'을 따라 취한 단면도이다.Next, the sectional structure of one pixel region shown in FIG. 4 will be described with reference to FIGS. 4 and 7. FIG. 7 is a cross-sectional view taken along the line I-I 'shown in Fig.
도 4 및 도 7을 참조하면, 투명 기판(SUB) 상에는 게이트 라인(GL)과 공통라인(CL)이 제 1 방향(예를들면, 수평방향)으로 서로 나란하게 배열된다. 게이트 라인(GL)은 게이트 라인(GL)으로부터 연장되는 게이트 전극(G)을 포함한다. 공통라인(CL)은 후술하는 데이터 라인(D1, D2)에 인접한 화소영역(PA)의 양쪽 에지부에서 제 1 방향과 교차하는 제 2 방향(예를 들면, 수직방향)으로 연장되는 제 1 및 제 2 차폐전극들(SE1, SE2)을 포함한다. 게이트 라인(GL)과 공통라인(CL)은 4 and 7, a gate line GL and a common line CL are arranged on the transparent substrate SUB in parallel with each other in a first direction (e.g., a horizontal direction). The gate line GL includes a gate electrode G extending from the gate line GL. The common line CL is a first and a second line extending in a second direction (e.g., a vertical direction) intersecting the first direction at both edge portions of the pixel region PA adjacent to the data lines D1 and D2 Shielding electrodes SE1 and SE2. The gate line GL and the common line CL
게이트 라인(GL), 게이트 전극(G), 공통라인(CL), 제 1 및 제 2 차폐전극들(SE1, SE2)이 배치된 투명 기판(SUB) 상에는 그들을 커버하도록 게이트 절연막(GI)이 형성된다. A gate insulating film GI is formed on the transparent substrate SUB on which the gate line GL, the gate electrode G, the common line CL and the first and second shielding electrodes SE1 and SE2 are disposed to cover them. do.
게이트 절연막(GI) 상에는 게이트 전극(GE)과 중첩되도록 반도체 활성층(A)이 형성된다. 게이트 절연막(GI) 상에는 또한 제 1 및 제 2 차폐전극들(SE1, SE2)과 수평방향으로 각각 이격되며 서로 나란한 데이터 라인들(D1, D2)이 배치된다. 제 1 및 제 2 차폐전극들(SE1, SE2)은 데이터 라인들(D1, D2) 사이에 배치된다. 게이트 절연막(GI) 상의 반도체 활성층(A) 상에는 데이터 라인(D1, D2)으로부터 화소영역 내로 각각 연장되는 소스전극(S)과, 소스전극(S)으로 일정 거리를 두고 드레인 전극(D)이 배치된다. 게이트 전극, 소스전극 및 드레인 전극은 박막 트랜지스터(T)를 구성한다. A semiconductor active layer A is formed on the gate insulating film GI so as to overlap with the gate electrode GE. Data lines D1 and D2 are arranged on the gate insulating film GI and are spaced apart from each other in the horizontal direction with respect to the first and second shielding electrodes SE1 and SE2. The first and second shielding electrodes SE1 and SE2 are disposed between the data lines D1 and D2. A source electrode S extending from the data lines D1 and D2 into the pixel region and a drain electrode D arranged at a distance from the source electrode S are arranged on the semiconductor active layer A on the gate insulating film GI do. The gate electrode, the source electrode, and the drain electrode constitute a thin film transistor T.
데이터 라인들(D1, D2) 및 박막 트랜지스터(T)가 배치된 게이트 절연막(GI) 상에는 이들을 커버하도록 제 1 보호막(PAS1)과 평탄화를 위한 제 2 보호막(PAS2)이 순차적으로 형성된다. 제 2 보호막(PAS2)은 생략될 수 있다. The first protective film PAS1 and the second protective film PAS2 for planarization are sequentially formed on the gate insulating film GI on which the data lines D1 and D2 and the thin film transistor T are disposed. The second protective film PAS2 may be omitted.
제 1 및 제 2 보호막(PAS1, PAS2)은 드레인 전극(D)의 일부분을 노출시키는 제 1 콘택홀(CH1)과 공통라인(CL)의 일부분을 노출시키는 제 2 콘택홀(CH2)을 구비한다. 제 2 보호막(PAS2) 상에는 데이터 라인과 게이트 라인의 교차에 의해 정의되는 화소영역 내에서 서로 번갈아 배치되는 가지부들을 각각 구비하는 화소전극(Px)과 공통전극(COM)이 배치된다. The first and second protective films PAS1 and PAS2 include a first contact hole CH1 exposing a part of the drain electrode D and a second contact hole CH2 exposing a part of the common line CL . On the second protective film PAS2, a pixel electrode Px and a common electrode COM, each having branch portions arranged alternately in a pixel region defined by the intersection of the data line and the gate line, are disposed.
화소전극(Px)의 구조에 대해서는 도 4 내지 도 6을 참고로 한 설명에서 충분히 설명하였으므로 설명의 중복을 피하기 위해 더 이상의 설명은 생략한다. 공통전극(COM)의 구성에 대한 설명 또한 도 4 내지 도 6을 참고로 한 설명에서 충분히 설명하였으므로 설명의 중복을 피하기 위해 더 이상의 설명은 생략한다. The structure of the pixel electrode Px has been fully described in the description with reference to FIGS. 4 to 6, and further explanation is omitted in order to avoid duplication of description. Since the description of the configuration of the common electrode COM is also fully described in the description with reference to Figs. 4 to 6, further explanation is omitted in order to avoid duplication of description.
상술한 본 발명의 실시예에 따르는 수평전계형 액정 표시장치에 의하면, 화소전극(Px)과 공통전극(COM)이 수직구조로 배치되는 데이터 라인들(D1, D2)과, 데이터 라인(D1, D2)에 대해 사선으로 배치되는 화소전극(Px) 사이의 빈 공간에도 화소전극(Px)과 공통전극(COM)이 고밀도로 배치되므로 화소영역(PA)에서 화소전극(Px)과 공통전극(COM) 사이의 전계가 고밀도 형성된다. 따라서, 데이터 라인(D1, D2)이 꺽임부를 갖지 않게 되므로 데이터 라인(D1, D2)의 저항을 줄일 수 있을 뿐 아니라 기생 정전용량 또한 줄일 수 있어 RC 지연을 감소시킬 수 있는 효과를 얻을 수 있다. According to the horizontal electric field type liquid crystal display device of the embodiment of the present invention described above, the data lines D1 and D2 in which the pixel electrode Px and the common electrode COM are vertically arranged and the data lines D1 and D2 The pixel electrode Px and the common electrode COM are arranged at a high density in the empty space between the pixel electrodes Px and the pixel electrodes Px arranged diagonally with respect to the pixel electrode Px, An electric field is formed at a high density. Therefore, since the data lines D1 and D2 do not have a bent portion, not only the resistance of the data lines D1 and D2 but also the parasitic capacitance can be reduced, thereby reducing the RC delay.
다음의 표 1은 본 발명의 실시예에 따르는 수평전계형 액정 표시장치와 종래의 수평전계형 액정 표시장치에 따르는 데이터 라인의 저항과 기생 정전 용량에 따르는 RC 지연값을 비교한 표이다. Table 1 below is a table comparing the RC delay values according to the resistances and parasitic capacitance of the data lines according to the horizontal electric field type liquid crystal display device and the horizontal electric field type liquid crystal display device according to the embodiment of the present invention.
위의 표 1로부터 알 수 있는 바와 같이, 데이터 라인의 저항값은 대략 15% 정도 감소되고, 기생 정전용량 또한 감소되었으며, RC 지연값 또한 15% 정도 향상되었음을 알 수 있다. As can be seen from the above Table 1, it can be seen that the resistance value of the data line is reduced by about 15%, the parasitic capacitance is also decreased, and the RC delay value is also improved by about 15%.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention.
예를 들어, 본 발명의 실시예에서는 박막 트랜지스터 기판 어레이와 컬러필터 기판 어레이로 구성되는 수평전계형 액정 표시장치에 대해 설명하였으나. 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 박막 트랜지스터 기판 어레이에 컬러필터를 형성하고 그 상부에 액정층을 배치한 후 밀봉하는 COT(Color filter On Thin film transistor) 구조를 갖는 수평전계형 액정 표시장치에도 적용가능하다. For example, in the embodiments of the present invention, a horizontal electric field type liquid crystal display device including a thin film transistor substrate array and a color filter substrate array has been described. The present invention is not limited thereto. For example, the present invention is also applicable to a horizontal electric field type liquid crystal display device having a color filter on thin film transistor (COT) structure in which a color filter is formed on a thin film transistor substrate array and a liquid crystal layer is disposed thereon and then sealed.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
SUB: 투명 기판
DL, D1~Dn: 데이터 라인
DP: 데이터 라인 돌출부
G1~Gm: 게이트 라인
T: 박막 트랜지스터
Px: 화소전극
PxP: 화소전극 패턴부
PxH: 제 1 수평부
PxV1: 제 1-1 수직부
PxV2: 제 1-2 수직부
Pxa: 제 1 주 가지부
Pxb1: 제 1-1 보조 가지부
Pxb2: 제 1-2 보조 가지부
CL: 공통라인
COM: 공통전극
COMP: 공통전극 패턴부
COMc: 프레임부
COMH1: 제 2-1 수평부
COMH2: 제 2-2 수평부
COMV1: 제 2-1 수직부
COMV2: 제 2-2 수직부
COMa: 제 2 주 가지부
COMb1: 제 2-1 보조 가지부
COMb2: 제 2-2 보조 가지부
COMb3: 제 2-3 보조 가지부
COMd: 연결 가지부
SE1: 제 1 차폐전극
SE2: 제 2 차폐전극SUB: transparent substrate DL, D1 to Dn: data line
DP: data line protrusions G1 to Gm: gate line
T: thin film transistor Px: pixel electrode
PxP: pixel electrode pattern portion PxH: first horizontal portion
PxV1: 1-1 vertical portion PxV2: 1-2 vertical portion
Pxa: 1st main branch Pxb1: 1st 1-1 branch
Pxb2: 1st-2nd auxiliary branch CL: Common line
COM: common electrode COMP: common electrode pattern portion
COMc: Frame part COMH1: 2-1 horizontal part
COMH2: 2-2 horizontal portion COMV1: 2-1 vertical portion
COMV2: 2-2 vertical section COMa: 2nd main branch section
COMb1: 2-1 auxiliary branch part COMb2: 2-2 auxiliary branch part
COMb3: 2nd and 3rd auxiliary branches COMd: Connection branch
SE1: first shielding electrode SE2: second shielding electrode
Claims (5)
상기 복수의 게이트 라인들 및 데이터 라인들의 교차에 의해 정의되는 복수의 화소 영역들;
상기 복수의 데이터 라인들과 일정 각도를 이루도록 서로 나란하게 배열되며, 서로 대칭을 이루도록 각 화소 영역의 중간부에서 제 1 꺽임부를 갖는 복수의 제 1 가지부들을 포함하고, 상기 복수의 화소 영역들 각각에 배치되어 박막 트랜지스터를 통해 데이터 라인으로부터 데이터 전압을 공급받는 복수의 화소전극들; 및
상기 제 1 꺽임부에 대응하는 제 2 꺽임부를 가지며, 상기 복수의 제 1 가지부들과 번갈아 나란하게 배열되는 복수의 제 2 가지부들을 포함하고, 공통라인을 통해 공통전압을 공급받는 복수의 공통전극들을 포함하며,
상기 복수의 제 1 가지부들은 제 1 수평부에 각각 연결되어 상기 화소영역 내로 연장되는 복수의 제 1 주 가지부들과, 상기 제 1 수평부의 양단부 중 일단부로부터 수직으로 연장되는 제 1-1 수직부에 연결되며, 상기 제 1 주 가지부들과 나란하게 배열되는 제 1-1 보조 가지부와, 상기 제 1 수평부의 타단부로부터 수직으로 연장되는 제 1-2 수직부에 연결되며, 상기 제 1 주 가지부들과 나란하게 배열되는 제 1-2 보조 가지부를 포함하는 것을 특징으로 하는 수평전계형 액정 표시장치.A plurality of gate lines and a plurality of data lines arranged to cross each other;
A plurality of pixel regions defined by intersections of the plurality of gate lines and data lines;
And a plurality of first branch portions arranged in parallel with each other at an angle with the plurality of data lines and having a first turn at an intermediate portion of each pixel region so as to be symmetrical to each other, A plurality of pixel electrodes arranged on the pixel electrodes and supplied with data voltages from the data lines through the thin film transistors; And
And a plurality of second branched portions having a second bent portion corresponding to the first folded portion and arranged in an alternating arrangement with the plurality of first branched portions, / RTI >
The plurality of first branch portions may include a plurality of first main branch portions connected to the first horizontal portion and extending into the pixel region, and a plurality of second main branch portions extending vertically from one end of the first horizontal portion, A first auxiliary branch portion connected to the first main branch portions and arranged in parallel with the first main branch portions and connected to a first 1-2 vertical portion extending vertically from the other end of the first horizontal portion, And a 1-2 second auxiliary branch portion arranged in parallel with the main branch portions.
상기 복수의 제 2 가지부들은 상기 각 화소 영역을 에워싸는 프레임부의 제 2-1 수평부로 연장되어 서로 나란하게 배열되며, 상기 제 1 꺽임부에 대응하는 제 2 꺽임부를 갖는 제 2 주 가지부들과, 상기 제 2 주 가지부들 중 마지막 꺽임부를 갖는 제 2 주 가지부에 연결되고, 상기 제 2 주 가지부와 나란하게 배열되도록 연결 가지부에 의해 연결되는 적어도 하나의 제 2-1 보조 가지부를 포함하는 것을 특징으로 하는 수평전계형 액정 표시장치.
The method according to claim 1,
The second branch portions extending from the second horizontal portion of the frame portion surrounding the pixel region and arranged in parallel with each other, the second main branch portions having a second bend portion corresponding to the first bend portion, And at least one second-1 auxiliary branch portion connected to a second main branch portion having a last bend of the second main branch portions and connected by a connecting branch portion so as to be arranged in parallel with the second main branch portion And the horizontal electric field type liquid crystal display device.
상기 제 2 가지부들은 상기 제 2-1 수평부의 일단부로부터 수직방향으로 연장되며, 상기 제 2 주 가지부들과 나란하게 배열되는 적어도 하나의 제 2-2 보조 가지부를 더 포함하는 것을 특징으로 하는 수평전계형 액정 표시장치.
3. The method of claim 2,
And the second branch portions further include at least one second -2 auxiliary branch portion extending in the vertical direction from one end of the second -1 horizontal portion and arranged in parallel with the second main branch portions Horizontal electric field type liquid crystal display device.
상기 복수의 데이터 라인들은 상기 복수의 제 1 및 제 2 주 가지부들의 꺽임부에 대응하는 돌출부를 포함하는 것을 특징으로 하는 수평전계형 액정 표시장치.The method according to claim 1,
Wherein the plurality of data lines include protrusions corresponding to the bent portions of the plurality of first and second main branches.
상기 공통라인은 상기 공통라인으로부터 수직방향으로 연장되어 상기 데이터 라인과 상기 화소전극 사이에 배치되는 차폐전극을 포함하는 것을 특징으로 하는 수평전계형 액정 표시장치.
The method according to claim 1,
Wherein the common line includes a shield electrode extending in a vertical direction from the common line and disposed between the data line and the pixel electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140143669A KR102219773B1 (en) | 2014-10-22 | 2014-10-22 | Horizontal electric field type liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140143669A KR102219773B1 (en) | 2014-10-22 | 2014-10-22 | Horizontal electric field type liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160047680A true KR20160047680A (en) | 2016-05-03 |
| KR102219773B1 KR102219773B1 (en) | 2021-02-25 |
Family
ID=56022389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140143669A KR102219773B1 (en) | 2014-10-22 | 2014-10-22 | Horizontal electric field type liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102219773B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180036897A (en) * | 2016-09-30 | 2018-04-10 | 엘지디스플레이 주식회사 | Substrate for Thin Film Transistor And Display Device Of The Same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070121122A (en) * | 2006-06-21 | 2007-12-27 | 엘지.필립스 엘시디 주식회사 | Array substrate for in-plane switching mode lcd and the method for fabricating the same |
| KR20100084451A (en) * | 2009-01-16 | 2010-07-26 | 삼성전자주식회사 | Array substrate and method for manufacturing the same |
-
2014
- 2014-10-22 KR KR1020140143669A patent/KR102219773B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070121122A (en) * | 2006-06-21 | 2007-12-27 | 엘지.필립스 엘시디 주식회사 | Array substrate for in-plane switching mode lcd and the method for fabricating the same |
| KR20100084451A (en) * | 2009-01-16 | 2010-07-26 | 삼성전자주식회사 | Array substrate and method for manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180036897A (en) * | 2016-09-30 | 2018-04-10 | 엘지디스플레이 주식회사 | Substrate for Thin Film Transistor And Display Device Of The Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102219773B1 (en) | 2021-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101300683B1 (en) | Liquid crystal display | |
| KR102009388B1 (en) | Liquid crystal display device | |
| JP5522892B2 (en) | Array substrate and display device having the same | |
| KR101623593B1 (en) | Liquid crystal display | |
| WO2016176894A1 (en) | Tft array substrate | |
| EP2975453B1 (en) | Pixel array of liquid crystal display | |
| KR101746862B1 (en) | Liquid Crystal Display | |
| US9472148B2 (en) | Liquid crystal display device having gate sharing structure and method of driving the same | |
| US9897870B2 (en) | Liquid crystal display | |
| US20120007843A1 (en) | Tft substrate and liquid crystal display apparatus using the same | |
| KR20100066044A (en) | Liquid crystal display | |
| KR102076841B1 (en) | Thin Film Transistor Substrate For Flat Panel Display Having Additional Common Line | |
| KR102219771B1 (en) | Horizontal electric field type liquid crystal display device | |
| US20210333674A1 (en) | Display panel, method for manufacturing display panel, and display device | |
| KR102219773B1 (en) | Horizontal electric field type liquid crystal display device | |
| KR20100008691A (en) | Liquid crystal display device | |
| US9117703B2 (en) | Liquid crystal display device | |
| KR102223494B1 (en) | Liquid crystal display | |
| US11347122B2 (en) | Display apparatus | |
| KR20150034892A (en) | Liquid crystal display device | |
| KR20170051672A (en) | Horizontal electric field type liquid crystal display device | |
| KR102371386B1 (en) | Horizontal electric field type liquid crystal display device | |
| JP2009180916A (en) | Thin film transistor array substrate and display device | |
| US20120249909A1 (en) | Array substrate and liquid crystal display device | |
| KR20210105456A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |