KR20160043747A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160043747A
KR20160043747A KR1020140138345A KR20140138345A KR20160043747A KR 20160043747 A KR20160043747 A KR 20160043747A KR 1020140138345 A KR1020140138345 A KR 1020140138345A KR 20140138345 A KR20140138345 A KR 20140138345A KR 20160043747 A KR20160043747 A KR 20160043747A
Authority
KR
South Korea
Prior art keywords
voltage
word lines
lines
floating state
memory
Prior art date
Application number
KR1020140138345A
Other languages
English (en)
Inventor
양재욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140138345A priority Critical patent/KR20160043747A/ko
Priority to US14/620,493 priority patent/US9490021B2/en
Publication of KR20160043747A publication Critical patent/KR20160043747A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 장치는 비트 라인과 공통 소스 라인 사이에 연결되고, 셀렉트 라인들과 워드라인들로 인가되는 동작 전압들에 따라 동작하는 셀렉트 트랜지스터들 및 메모리 셀들을 포함하는 메모리 블록과, 소거 동작을 위해 공통 소스 라인에 소스 전압을 인가하고, 셀렉트 라인들과 워드라인들의 플로팅 상태를 제어하도록 구성되는 동작 회로를 포함하며, 동작 회로는 소스 전압을 프리차지 레벨에서 소거 레벨로 상승시키기 시작한 후 셀렉트 라인들을 플로팅 상태로 설정하도록 구성되는 반도체 장치.

Description

반도체 장치{Semiconductor apparatus}
본 발명은 반도체 장치에 관한 것으로, 특히 메모리 셀을 포함하는 반도체 장치에 관한 것이다.
수직 채널을 포함하는 3D 구조의 플래시 메모리 장치는 메모리 셀의 소거 동작을 위해 워드라인들에 접지 전압을 인가하고 셀렉트 라인들과 더미 워드라인들은 플로팅 상태를 유지한다. 파이프 게이트 라인이 추가되는 경우, 파이프 게이트 라인도 플로팅 상태를 유지한다. 수직 채널에 높은 소거 전압이 인가되면 커패시터 커플링 현상에 의해 플로팅 상태의 셀렉트 라인들과 더미 워드라인들의 전압이 상승하고 수직 전계가 형성된다. 이로 인해 메모리 셀의 전하 저장막(charge trap layer)에 전자가 트랩된다.
셀렉트 라인의 전압은 더 높게 상승하기 때문에 문턱전압이 비정상적으로 상승하고 오류가 발생될 수 있다.
본 발명의 실시예는 신뢰성을 향상시킬 수 있는 반도체 장치를 제공한다.
본 발명의 실시예는 반도체 장치는 비트 라인과 공통 소스 라인 사이에 연결되고, 셀렉트 라인들과 워드라인들로 인가되는 동작 전압들에 따라 동작하는 셀렉트 트랜지스터들 및 메모리 셀들을 포함하는 메모리 블록과, 소거 동작을 위해 공통 소스 라인에 소스 전압을 인가하고, 셀렉트 라인들과 워드라인들의 플로팅 상태를 제어하도록 구성되는 동작 회로를 포함하며, 동작 회로는 소스 전압을 프리차지 레벨에서 소거 레벨로 상승시키기 시작한 후 셀렉트 라인들을 플로팅 상태로 설정하도록 구성된다.
본 발명의 실시예에 따른 반도체 장치는 커패시터 커플링 현상에 의해 셀렉트 라인들의 전압이 상승함에 따라 문턱전압이 변하는 것을 최소화하여 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 메모리 스트링을 설명하기 위한 도면들이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 메모리 셀의 평면도 및 단면도를 설명하기 위한 도면들이다.
도 4는 본 발명의 실시예에 따른 메모리 블록을 설명하기 위한 도면들이다.
도 5는 본 발명의 실시예에 따른 전압 공급 회로를 설명하기 위한 블록도이다.
도 6은 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 파형도이다.
도 7은 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 8은 앞서 설명된 다양한 실시예들에 따라 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다.
도 9는 본 발명의 실시예에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템을 간략히 보여주는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 반도체 장치는 메모리 어레이(10) 및 동작 회로(20~40)를 포함한다. 메모리 어레이(10)는 다수의 메모리 블록들(미도시)을 포함한다. 각각의 메모리 블록은 다수의 메모리 스트링들(미도시)을 포함한다. 각각의 메모리 스트링들은 다수의 메모리 셀들(미도시)을 포함한다. 플래시 메모리 장치의 경우, 메모리 블록은 플래시 메모리 셀을 포함할 수 있다. 예로써, 메모리 블록은 플로팅 게이트의 폴리실리콘이나 차지 트랩 디바이스의 전하 저장막을 포함하는 플래시 메모리 셀들을 포함할 수 있다.
특히, 메모리 블록은 비트라인들(미도시)과 각각 연결되고 공통 소스 라인(미도시)과 병렬로 연결되는 메모리 스트링들을 포함할 수 있다. 메모리 스트링들은 반도체 기판 상에 2차원 구조나 3차원 구조로 형성될 수 있다. 3차원 구조의 메모리 스트링을 포함하는 메모리 블록에 대하여 보다 구체적으로 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 메모리 스트링을 설명하기 위한 도면들이다.
도 2a 및 도 2b를 참조하면, 반도체 기판(SUB) 상에 리세스부를 포함하는 파이프 게이트(PG)가 형성되고, 파이프 게이트(PG)의 리세스부 내에 파이프 채널층(PC)이 형성된다. 파이프 채널층(PC) 상에는 다수의 수직 채널층들(SP1, SP2)이 형성된다. 한쌍의 수직 채널층들 중 제1 수직 채널층(SP1)의 상부는 공통 소스 라인(SL)과 연결되고, 제2 수직 채널층(SP2)의 상부는 비트라인(BL)과 연결된다. 수직 채널층들(SP1, SP2)은 폴리실리콘으로 형성될 수 있다.
제2 수직 채널층(SP2)의 서로 다른 높이에서 제2 수직 채널층(SP2)을 감싸도록 다수의 도전막들(DSL, DWL3, DWL2, WL31~WL16)이 형성된다. 또한, 제1 수직 채널층(SP1)의 서로 다른 높이에서 제1 수직 채널층(SP1)을 감싸도록 다수의 도전막들(SSL, DWL0, DWL1, WL0~WL15)이 형성된다. 수직 채널층들(SP1, SP2)의 표면과 파이프 채널층(PC)의 표면에는 전하 저장막을 포함하는 다층막(미도시)이 형성되며, 다층막은 수직 채널층들(SP1, SP2)과 도전막들(DSL, DWL3, DWL2, WL31~WL16, SSL, DWL0, DWL1, WL0~WL15)의 사이와 파이프 채널층(PC)과 파이프 게이트(PC)의 사이에도 위치한다.
제2 수직 채널층(SP2)을 감싸는 최상부 도전막은 드레인 셀렉트 라인(DSL)이 되고, 드레인 셀렉트 라인(DSL)의 하부 도전막들은 워드라인들(DWL3, DWL2, WL31~WL16)이 될 수 있다. 드레인 셀렉트 라인(DSL)의 워드라인들은 더미 워드라인들(DWL3, DWL2)과 메인 워드라인들(WL31~WL16)을 포함할 수 있다. 제1 수직 채널층(SP1)을 감싸는 최상부 도전막은 소스 셀렉트 라인(SSL)이 되고, 소스 셀렉트 라인(SSL)의 하부 도전막들은 워드라인들(DWL0, DWL1, WL0~WL15)이 될 수 있다. 소스 셀렉트 라인(SSL)의 워드라인들은 더미 워드라인들(DWL0, DWL1)과 메인 워드라인들(WL0~WL15)을 포함할 수 있다.
다시 말해, 반도체 기판의 서로 다른 영역 상에는 제1 도전막들(SSL, DWL0, DWL1, WL0~WL15)과 제2 도전막들(DSL, DWL3, DWL2, WL31~WL16)이 각각 적층된다. 제1 도전막들(SSL, DWL0, DWL1, WL0~WL15)을 관통하는 제1 수직 채널층(SP1)은 소스 라인(SL)과 파이프 채널층(PC) 사이에 수직으로 연결된다. 제2 도전막들(DSL, DWL3, DWL2, WL16~WL31)을 관통하는 제2 수직 채널층(SP2)은 비트 라인(BL)과 파이프 채널층(PC) 사이에 수직으로 연결된다.
드레인 셀렉트 라인(DSL)이 제2 수직 채널층(SP2)을 감싸는 부분에서 드레인 선택 트랜지스터(DST)가 형성되고, 워드라인들(DWL3, DWL2, WL31~WL16)이 제2 수직 채널층(SP2)을 감싸는 부분에서 더미 메모리 셀들(DC3, DC2) 및 메인 메모리 셀들(C31~C16)이 각각 형성된다. 소스 셀렉트 라인(SSL)이 제1 수직 채널층(SP1)을 감싸는 부분에서 소스 선택 트랜지스터(SST)가 형성되고, 더미 워드라인들(DWL0, DWL1)과 워드라인들(WL0~WL15)이 제1 수직 채널층(SP1)을 감싸는 부분에서 더미 메모리 셀들(DC0, DC1) 및 메인 메모리 셀들(C0~C15)이 각각 형성된다.
상기의 구조에 의해, 메모리 스트링(ST)은 비트 라인(BL) 및 파이프 채널층(PC) 사이에 기판과 수직으로 연결되는 드레인 셀렉트 트랜지스터(DST), 더미 메모리 셀들(DC3, DC2) 및 메인 메모리 셀들(C31~C16)과 공통 소스 라인(CSL) 및 파이프 채널층(PC) 사이에 기판과 수직으로 연결되는 소스 셀렉트 트랜지스터(SST), 더미 메모리 셀들(DC0, DC1) 및 메인 메모리 셀들(C0~C15)을 포함할 수 있다.
상기에서는 4개의 더미 워드라인들(DWL0~DWL3)과 32개의 메인 워드라인들(WL0~WL31)이 형성되는 경우를 설명하였으나, 더미 워드라인들과 메인 워드라인들의 수는 변경 가능하다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 메모리 셀의 평면도 및 단면도를 설명하기 위한 도면들이다.
도 3a 및 도 3b를 참조하면, 파이프 채널층(SP)은 내부가 비어있는 원통형으로 형성될 수 있다. 파이프 채널층(SP)은 반도체층으로 형성될 수 있다. 특히, 파이프 채널층(SP)은 전도성을 갖지 않을 정도의 불순물이 도핑된 폴리실리콘막이나 불순물이 도핑되지 않은 폴리실리콘막으로 형성될 수 있다. 전하 저장막(CTL)을 포함하는 적층막(ONO)은 파이프 채널층(SP)을 감싸도록 형성된다. 적층막(ONO)은 터널 절연막(Tox)/전하 저장막(CTL)/블로킹 절연막(Box)의 적층 구조로 형성되거나 절연막을 더 포함하는 구조로 형성될 수 있다. 터널 절연막(Tox)은 산화막으로 형성되고, 전하 저장막(CTL)은 질화막으로 형성되고, 블로킹 절연막(Box)은 산화막으로 형성하거나 질화막보다 유전상수가 높은 고유전 절연막으로 형성할 수 있다. 전하 저장막(CTL)과 파이프 채널층(SP) 사이에 터널 절연막(Tox)이 위치한다. 도전막들은 파이프 채널층(SP)을 서로 다른 높이에서 감싸도록 형성된다. 일예로써, 워드라인(WL)으로 사용되는 도전막은 폴리실리콘막(PS)으로 형성되며, 도전막의 외벽은 금속 실리사이드(MS)로 형성될 수 있다. 파이프 채널층(SP)과 워드라인(WL) 사이에 적층막(ONO)이 위치한다.
도 4는 본 발명의 실시예에 따른 메모리 블록을 설명하기 위한 도면들이다.
도 4를 참조하면, 메모리 블록(10MB)은 비트 라인들에 연결된 다수의 메모리 스트링들(ST)을 포함한다. Pipe-BiCS 구조에서 각각의 메모리 스트링(ST)은 공통 소스 라인(SL) 및 기판의 파이프 트랜지스터(PT) 사이에 수직으로 연결되는 제1 수직 메모리 스트링(SST, DC0, DC1, C0~C15)과 비트라인(BL)과 기판의 파이프 트랜지스터(PT) 사이에 수직으로 연결되는 제2 수직 메모리 스트링(DST, DC3, DC2, C16~C31)을 포함한다. 제1 수직 메모리 스트링(SST, DC0, DC1, C0~C15)은 소스 셀렉트 트랜지스터(SST), 더미 메모리 셀들(DC0, DC1) 및 메인 메모리 셀들(C0~C15)을 포함한다. 소스 셀렉트 트랜지스터(SST)는 소스 셀렉트 라인(SSL1)으로 인가되는 전압에 의해 제어되고, 더미 메모리 셀들(DC0, DC1) 및 메인 메모리 셀들(C0~C15)은 적층된 더미 워드라인들(DWL3, DWL2) 및 메인 워드라인들(WL0~WL15)로 인가되는 전압에 의해 제어된다. 제2 수직 메모리 스트링(DST, DC3, DC2, C16~C31)은 드레인 셀렉트 트랜지스터(DST), 더미 메모리 셀들(DC3, DC2) 및 메인 메모리 셀들(C31~C16)을 포함한다. 드레인 셀렉트 트랜지스터(DST)는 드레인 셀렉트 라인(DSL1)으로 인가되는 전압에 의해 제어되고, 더미 메모리 셀들(DC3, DC2) 및 메인 메모리 셀들(C31~C16)은 적층된 더미 워드라인들(DWL3, DWL2) 및 메인 워드라인들(WL31~WL16)로 인가되는 전압에 의해 제어된다.
P-BiCS 구조의 메모리 스트링에서 중간에 위치하는 한쌍의 메모리 셀들(C15, C16) 사이에 연결된 파이프 트랜지스터(PT)는 메모리 블록(10MB)이 선택되면 선택된 메모리 블록(10MB)에 포함된 제1 수직 메모리 스트링(SST, DC0, DC1, C0~C15)의 채널층들과 제2 수직 메모리 스트링(DST, DC3, DC2, C16~C31)의 채널층들을 전기적으로 연결시키는 동작을 수행한다.
한편, 2D 구조의 메모리 블록에서는 비트라인마다 하나의 메모리 스트링이 연결되고 하나의 드레인 셀렉트 라인에 의해 메모리 블록의 드레인 셀렉트 트랜지스터들이 동시에 제어되었으나, 3D 구조의 메모리 블록(10MB)에서는 비트라인(BL)마다 다수개의 메모리 스트링들(ST)이 공통으로 연결된다. 동일 메모리 블록(10MB)에서 하나의 비트라인(BL)에 공통으로 연결되고 동일한 워드라인들에 의해 제어되는 메모리 스트링(ST)의 수는 설계에 따라 변경될 수 있다.
하나의 비트라인(BL)에 다수개의 메모리 스트링들이 병렬로 연결됨에 따라, 하나의 비트라인(BL)과 메모리 스트링들(ST)을 선택적으로 연결하기 위하여 드레인 셀렉트 트랜지스터들(DST)이 드레인 셀렉트 라인들(DSL1~DSL4)로 인가되는 셀렉트 전압들에 의해 독립적으로 제어된다.
메모리 블록(10MB)에서 수직으로 연결된 제1 수직 메모리 스트링(SST, DC0, DC1, C0~C15)의 더미 메모리 셀들(DC0, DC1) 과 메인 메모리 셀들(C0~C15)과 제2 수직 메모리 스트링(DST, DC3, DC2, C16~C31)의 더미 메모리 셀들(DC3, DC2) 및 메인 메모리 셀들(C31~C16)은 적층된 더미 워드라인들(DWL0~DWL4)과 적층된 메인 워드라인들(WL0~WL31)로 인가되는 동작 전압들에 의해 각각 제어된다. 이러한 워드라인들(WL0~WL31)은 메모리 블록 단위로 구분된다.
셀렉트 라인들(DSL0~DSL4, SSL0~SSL4)과 워드라인들(DWL0~DWL3, WL0~WL31)은 메모리 블록(10MB)의 로컬 라인들이 된다. 특히, 소스 셀렉트 라인(SSL0~SSL4)과 워드라인들(DWL0, DWL1, WL0~WL15)은 제1 수직 메모리 스트링의 로컬 라인들이 되고, 드레인 셀렉트 라인(DSL0~DSL4)과 워드라인들(DWL2, DWL3, WL31~WL16)은 제2 수직 메모리 스트링의 로컬 라인들이 될 수 있다. 한편, 메모리 블록(10MB) 내에서 파이프 트랜지스터들(PT)의 게이트들(PG)은 공통으로 연결될 수 있다.
다시 도 1 및 도 2b를 참조하면, 동작 회로(20~40)는 선택된 워드라인(예, WL0)에 연결된 메모리 셀들(C0)의 프로그램 루프, 소거 루프 및 리드 동작을 수행하도록 구성된다. 프로그램 루프는 프로그램 동작과 검증 동작을 포함하고, 소거 루프는 소거 동작과 검증 동작을 포함한다. 동작 회로(20~40)는 소거 루프 후 메모리 셀들의 문턱전압들이 분포하는 소거 레벨을 조절하기 위한 프로그램 동작(또는 포스트 프로그램 동작)을 실시할 수 있다.
프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위하기 위하여, 동작 회로(20~40)는 동작 전압들을 선택된 메모리 블록의 로컬 라인들(SSL, DLW0~DWL3, WL0~WL31, PG, DSL)과 공통 소스 라인(SL)으로 선택적으로 출력하고, 비트라인들(BL)의 프리차지/디스차지를 제어하거나 비트라인들(BL)의 전류 흐름(또는 전압 변화)을 센싱하도록 구성된다.
NAND 플래시 메모리 장치의 경우, 동작 회로는 제어 회로(20), 전압 공급 회로(30) 및 읽기/쓰기 회로(330)을 포함한다. 각각의 구성 요소에 대해 구체적으로 설명하면 다음과 같다.
제어 회로(20)는 외부로부터 입력되는 명령 신호에 응답하여 프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위한 동작 전압들을 원하는 레벨로 생성하고 선택된 메모리 블록의 로컬 라인들(SSL, DLW0~DWL3, WL0~WL31, PG, DSL)과 공통 소스 라인(SL)로 인가될 수 있도록 전압 공급 회로(30)를 제어한다. 그리고, 제어 회로(20)는 프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위해 메모리 셀들에 저장하기 위한 데이터에 따라 비트라인들(BL)의 프리차지/디스차지를 제어하거나 리드 동작 또는 검증 동작 시 비트라인들(BL)의 전류 흐름(또는 전압 변화)을 센싱할 수 있도록 읽기/쓰기 회로(330)을 제어한다.
전압 공급 회로(30)는 제어 회로(20)의 제어에 따라 메모리 셀들의 프로그램 루프, 소거 루프 및 리드 동작에 따라 필요한 동작 전압들을 생성한다. 여기서, 동작 전압은 프로그램 전압, 리드 전압, 소거 전압, 패스 전압, 셀렉트 전압, 공통 소스 전압 등을 포함할 수 있다. 그리고, 제어 회로(20)의 로우 어드레스 신호에 응답하여 선택된 메모리 블록의 로컬 라인들(SSL, DLW0~DWL3, WL0~WL31, PG, DSL)과 공통 소스 라인(SL)로 동작 전압들을 출력한다.
읽기/쓰기 회로(330)은 비트라인들(BL)을 통해 메모리 어레이(10)와 연결되는 다수의 페이지 버퍼들(미도시)을 각각 포함할 수 있다. 특히, 페이지 버퍼들은 비트라인들(BL)마다 각각 연결될 수 있다. 즉, 하나의 비트라인에 하나의 페이지 버퍼가 연결될 수 있다. 프로그램 동작 시 제어 회로(20)의 제어 신호와 메모리 셀들에 저장하기 위한 데이터에 따라, 페이지 버퍼들은 비트라인들(BL)을 선택적으로 프리차지한다. 프로그램 검증 동작이나 리드 동작 시 제어 회로(20)의 제어에 따라, 비트라인들(BL)을 프리차지한 후 비트라인들(BL)의 전압 변화나 전류를 센싱하여 메모리 셀로부터 독출된 데이터를 래치한다.
도 5는 본 발명의 실시예에 따른 전압 공급 회로를 설명하기 위한 블록도이다.
도 5를 참조하면, 반도체 장치의 전압 공급 회로는 동작 전압 인가 회로(310), 연결 회로들(320) 및 블록 선택 회로(330)를 포함한다.
동작 전압 인가 회로(310)은 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])로 동작 전압을 출력하도록 구성된다. 예로써, 동작 전압 인가 회로(310)은 메모리 셀들의 프로그램 동작, 리드 동작 및 소거 동작에 필요한 동작 전압들을 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])로 출력한다. 동작 전압 인가 회로(310)은 메모리 셀들의 소거 동작을 위해 공통 소스 라인(SL)으로 소거 전압을 인가하고, 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])의 플로팅 상태를 제어할 수 있다.
연결 회로(320)은 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])와 메모리 블록들(110_0~110_m)의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4]) 사이에 각각 연결되고, 블록 선택 회로(330)의 블록 선택 신호들(Vsel_m)에 응답하여 동작한다. 즉, 동작 전압 인가 회로(310)로부터 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])로 출력된 동작 전압들(예, 프로그램 전압, 소거 전압, 리드 전압, 패스 전압, 파이프 게이트 전압, 검증 전압 등등)이 선택된 메모리 블록(10MB)의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4])로 전달될 수 있도록, 블록 선택 회로(330)의 블록 선택 신호들(Vsel_m)에 응답하여 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])을 선택된 메모리 블록(10MB)의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4])와 선택적으로 연결시키는 동작을 수행한다.
연결 회로(320)는 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])과 메모리 블록의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4]) 사이에 각각 연결되는 트랜지스터들(NT)을 포함할 수 있다. 트랜지스터들(NT)의 드레인에는 높은 레벨의 동작 전압들이 인가되고 게이트들에는 블록 선택 회로(330)의 블록 선택 신호들(Vsel_m) 중 하나의 블록 선택 신호가 인가된다.
플래시 메모리 장치에서 메모리 블록들(10MB)마다 연결 회로(320)가 구비될 수 있으며, 연결 회로(320)는 블록 선택 회로(330)의 블록 선택 신호(Vsel_m)에 응답하여 선택적으로 동작할 수 있다. 예로써, 블록 선택 회로(330)의 블록 선택 신호(Vsel_m)에 의해 선택된 메모리 블록(10MB)의 연결 회로(320)만 선택적으로 동작할 수 있다.
블록 선택 회로(330)은 어드레스 신호(ADD)에 응답하여 블록 선택 신호(Vsel_m)를 연결 회로(320)로 각각 출력할 수 있다. 블록 선택 신호(Vsel_m)는 어드레스 신호(ADD)에 응답하여 활성화되거나 비활성화 될 수 있다. 활성화된 블록 선택 신호(Vsel_m)가 입력되면 연결 회로(320)은 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])과 선택된 메모리 블록(10MB)의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4])을 연결한다. 비활성화 블록 선택 신호(Vsel_m)가 입력되면, 연결 회로(320)는 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])이 비선택 메모리 블록(10MB)의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4])과 연결되는 것을 차단한다.
글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])의 동작 전압들이 선택된 메모리 블록(10MB)의 로컬 라인들(SSL[0:4], DWL0~DWL3, WL0~WL31, PG, DSL[0:4])로 전압 강하 없이 전달되도록 하기 위해서는, 블록 선택 회로(330)이 동작 전압보다 높은 레벨의 전달 블록 선택 신호(Vsel_m)를 연결 회로(320)로 출력해야 한다. 예로써, 동작 전압 인가 회로(310)이 프로그램 전압을 포함하는 동작 전압들을 글로벌 라인들(GSSL[0:4], GDWL0~GDWL3, GWL0~GWL31, GPG, GDSL[0:4])로 출력하는 구간에서, 블록 선택 회로(330)은 적어도 프로그램 전압보다 트랜지스터(NT)의 문턱전압만큼 높은 레벨의 블록 선택 신호(Vsel_m)를 출력하는 것이 바람직하다.
도 6은 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 파형도이다.
도 2b, 도 5 및 도 6을 참조하면, 동작 회로(예, 30)는 메모리 셀들의 소거 동작을 위해 공통 소스 라인(SL)에 소스 전압을 인가하고, 셀렉트 라인들(DSL, SSL)과 워드라인들(WL)의 플로팅 상태를 제어하도록 구성된다. 더미 메모리 셀들(DC0~DC3)과 파이프 트랜지스터(PT)를 더 포함하는 경우, 동작 회로(30)는 더미 워드라인들(DWL0~DWL3) 및 파이프 게이트 라인(PG)의 플로팅 상태도 제어할 수 있다.
특히, 동작 회로(30)는 소스 전압을 접지 레벨에서 프리차지 레벨(Verase_pre)로 상승시킨 후, 프리차지 레벨(Verase_pre)에서 소거 레벨(Verase)로 상승시킨다. 그리고, 동작 회로(30)는 소스 전압을 프리차지 레벨(Verase_pre)에서 소거 레벨(Verase)로 상승시키기 시작한 후 셀렉트 라인들(DSL, SSL)을 플로팅 상태로 설정하도록 구성되는 것이 바람직하다. 또한, 동작 회로(30)는 소스 전압을 프리차지 레벨(Verase_pre)에서 소거 레벨(Verase)로 상승시키기 시작한 후 파이프 게이트 라인(PG)을 플로팅 상태로 설정하도록 구성된다. 동작 회로(30)는 소거 전압이 프리차지 레벨(Verase_pre)에서 상승하기 시작한 후 더미 워드라인들(DWL)을 플로팅 상태로 설정하며, 셀렉트 라인들(DSL, SSL)을 플로팅 상태로 설정하기 전에 더미 워드라인들(DWL)을 플로팅 상태로 설정하도록 구성된다.
동작 회로(30)는 소스 전압을 프리차지 레벨(Verase_pre)로 상승시키기 시작할 때 비트라인(BL)을 플로팅 상태로 설정하도록 구성된다.
동작 회로(30)는 소스 전압을 접지 레벨에서 프리차지 레벨(Verase_pre)로 상승시키기 시작할 때 워드라인들(WL)을 플로팅 상태로 설정하도록 구성된다. 그리고, 동작 회로(30)는 워드라인들(WL)을 플로팅 상태로 설정한 후 소스 전압을 프리차지 레벨(Verase_pre)에서 소거 레벨(Verase)로 상승시키도록 구성된다. 동작 회로(30)는 소거 전압을 소거 레벨(Verase)까지 상승시킨 후 워드라인들(WL)에 접지 전압을 인가하도록 구성된다. 특히, 동작 회로(30)는 셀렉트 라인들(DSL, SSL)을 플로팅시킨 후 워드라인들(WL)에 접지 전압을 인가하도록 구성된다. 또한, 동작 회로(30)는 워드라인들(WL)을 플로팅 상태로 설정한 후 셀렉트 라인들(DSL, SSL)을 플로팅 상태로 설정하도록 구성된다.
동작 회로(30)는 소스 전압에 의해 더미 워드라인들(DWL)의 전압이 셀렉트 라인들(DSL, SSL)의 전압보다 더 부스팅되도록 더미 셀렉트 라인들(DWL)과 워드라인들(WL)의 플로팅 상태를 제어한다. 동작 회로(30)는 소스 전압에 의해 워드라인들(WL)의 전압이 더미 워드라인들(DWL)의 전압보다 더 부스팅되도록 워드라인들(WL)과 더미 워드라인들(DWL)의 플로팅 상태를 제어한다. 동작 회로(30)는 소스 전압에 의해 워드라인들(WL)의 전압이 셀렉트 라인들(DSL, SSL)의 전압보다 더 많이 부스팅되도록 셀렉트 라인들(DSL, SSL)과 워드라인들(WL)의 플로팅 상태를 제어한다.
이하, 시간의 순서에 따라 로컬 라인들(SSL, DWL, WL, PG, DSL)의 전위 상태를 설명하기로 한다.
대기 구간(또는 초기화 구간)(T0)에는 공통 소스 라인(SL), 로컬 라인들(SSL, DWL, WL, PG, DSL) 및 비트라인(BL)의 전압은 접지 레벨을 유지한다.
제1 구간(T1)에서, 동작 회로(30)는 비트라인들(BL)과 워드라인들(WL)을 플로팅 상태로 설정하고, 소스 라인(SL)의 전압을 접지 레벨에서 상승시키기 시작한다. 플로팅 상태인 비트라인(BL) 및 워드라인들(WL)의 전압은 커패시터 커플링 현상에 의해 함께 상승한다.
제2 구간(T2)에서, 공통 소스 라인(SL)의 전압은 프리차지 레벨(Verase_pre)까지 상승한다. 플로팅 상태인 워드라인들(WL)의 전압도 프리차지 레벨(Verase_pre)와 비슷한 레벨까지 상승한다. 나머지 라인들(DLS, SSL, PG, DWL)은 접지 레벨을 유지한다.
제3 구간(T3, T3`, T3``)에서, 동작 회로(30)는 공통 소스 라인(SL)의 전압을 프리차지 레벨(Verase_pre)에서 상승시키기 시작한다. 그리고, 공통 소스 라인(SL)의 전압이 프리차지 레벨(Verase_pre)에서 상승하기 시작한 후에, 동작 회로(30)는 더미 워드라인들(DWL), 셀렉트 라인들(DSL, SSL) 및 파이프 게이트 라인(PG)을 순차적으로 플로팅 상태로 설정할 수 있다.
구체적으로, 제3 구간의 첫 번째 구간(T3)에서, 동작 회로(30)는 공통 소스 라인(SL)의 전압을 프리차지 레벨(Verase_pre)에서 추가로 상승시키기 시작한다. 이에 따라, 비트라인(BL)과 워드라인들(WL)의 전압이 커패시터 커플링 현상에 의해 추가로 상승할 수 있다.
제3 구간의 두 번째 구간(T3`)에서, 동작 회로(30)는 더미 워드라인들(DWL)을 플로팅 상태로 설정할 수 있다. 두 번째 구간(T3`)에서 공통 소스 라인(SL)의 전압이 계속 상승하고 있기 때문에, 플로팅 상태인 더미 워드라인들(DWL)의 전압도 커패시터 커플링 현상에 의해 공통 소스 라인(SL)의 전압에 따라 상승한다.
제3 구간의 두 번째 구간(T3`)에서, 동작 회로(30)는 셀렉트 라인들(DSL, SSL)과 파이프 게이트 라인(PG)을 플로팅 상태로 설정할 수 있다. 세 번째 구간(T3``)에서 공통 소스 라인(SL)의 전압이 계속 상승하고 있기 때문에, 플로팅 상태인 셀렉트 라인들(DSL, SSL)과 파이프 게이트 라인(PG)의 전압도 커패시터 커플링 현상에 의해 공통 소스 라인(SL)의 전압에 따라 상승한다.
제4 구간(T4)에서, 공통 소스 라인(SL)의 전압은 소거 레벨(Verase)까지 상승한다. 공통 소스 라인(SL)의 전압이 소거 레벨(Verase)까지 상승하면, 수직 채널층에는 홀이 공급되면서 메모리 셀들(C0~C31)의 벌크 역할을 하는 수직 채널층의 전압도 소거 레벨(Verase)까지 높아진다. 한편, 플로팅 상태인 로컬 라인들(SSL, DWL, WL, PG, DSL) 및 비트라인(BL)의 상승은 중단된다.
제1 구간(T1)에서 워드라인들(WL)이 가장 먼저 플로팅 상태로 설정되고, 제3 구간의 두 번째 구간(T3`)에서 더미 워드라인들(DWL)이 플로팅 상태로 설정되고, 제3 구간의 세 번째 구간(T3``)에서 셀렉트 라인들(DSL, SSL) 및 파이프 게이트 라인(PG)이 플로팅 상태로 설정된다. 따라서, 가장 먼저 플로팅 상태로 설정되는 워드라인들(WL)의 전압이 가장 높은 레벨까지 상승하고, 가장 늦게 플로팅 상태로 설정되는 셀렉트 라인들(DSL, SSL) 및 파이프 게이트 라인(PG)의 전압이 가장 낮은 레벨까지 상승한다.
제5 구간(T5)에서, 동작 회로(30)는 워드라인들(WL)에 접지 전압을 인가한다. 그 결과, 워드라인들(WL)의 전압이 접지 레벨까지 낮아진다.
제6 구간에서, 접지 레벨의 워드라인들(WL)과 소거 레벨(Verase)의 수직 채널층 사이의 전압차에 의해 메모리 셀들(C0~C31)의 소거 동작이 진행된다. 나머지 로컬 라인들(DSL, SSL, DWL, PG)의 전압은 커패시터 커플링 현상에 의해 높아져서 수직 채널층과의 전압차가 작기 때문에, 더미 메모리 셀들(DC0~DC3)과 셀렉트 트랜지스터들(DST, SST)의 소거 동작은 이루어지지 않는다.
상기와 같이, 더미 워드라이들(DWL), 셀렉트 라인들(DSL, SSL) 및 파이프 게이트 라인(PG)의 플로팅 타이밍을 조절함으로써, 셀렉트 라인들(DSL, SSL)의 전압 상승을 제어하여 문턱전압의 비정상적인 변동을 억제할 수 있다.
도 7은 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 7을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(700)은 불휘발성 메모리 장치(720)와 메모리 컨트롤러(710)를 포함한다.
불휘발성 메모리 장치(720)는 도 1 내지 도 6에서 설명한 반도체 장치에 해당할 수 있다. 메모리 컨트롤러(710)는 불휘발성 메모리 장치(720)를 제어하도록 구성될 것이다. 불휘발성 메모리 장치(720)와 메모리 컨트롤러(710)의 결합에 의해 메모리 카드 또는 반도체 디스크 장치(Solid State Disk: SSD)로 제공될 수 있을 것이다. SRAM(711)은 프로세싱 유닛(712)의 동작 메모리로써 사용된다. 호스트 인터페이스(713)는 메모리 시스템(700)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(714)은 불휘발성 메모리 장치(720)의 셀 영역으로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(714)는 본 발명의 불휘발성 메모리 장치(720)와 인터페이싱 한다. 프로세싱 유닛(712)은 메모리 컨트롤러(710)의 데이터 교환을 위한 제반 제어 동작을 수행한다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(700)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 불휘발성 메모리 장치(720)는 복수의 플래시 메모리 칩들로 구성되는 멀티-칩 패키지로 제공될 수도 있다. 이상의 본 발명의 메모리 시스템(700)은 동작 특성이 향상된 고신뢰성의 저장 매체로 제공될 수 있다. 특히, 최근 활발히 연구되고 있는 반도체 디스크 장치(Solid State Disk: 이하 SSD)와 같은 메모리 시스템에서 본 발명의 플래시 메모리 장치가 구비될 수 있다. 이 경우, 메모리 컨트롤러(710)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
도 8은 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다. 예를 들면, 퓨전 메모리 장치로서 원낸드 플래시 메모리 장치(800)에 본 발명의 기술적 특징이 적용될 수 있다.
원낸드 플래시 메모리 장치(800)는 서로 다른 프로토콜을 사용하는 장치와의 각종 정보 교환을 위한 호스트 인터페이스(810)와, 메모리 장치를 구동하기 위한 코드를 내장하거나 데이터를 일시적으로 저장하는 버퍼 램(820)과, 외부에서 주어지는 제어 신호와 명령어에 응답하여 읽기와 프로그램 및 모든 상태를 제어하는 제어부(830)와, 명령어와 어드레스, 메모리 장치 내부의 시스템 동작 환경을 정의하는 설정(Configuration) 등의 데이터가 저장되는 레지스터(840) 및 불휘발성 메모리 셀과 페이지 버퍼를 포함하는 동작 회로로 구성된 낸드 플래시 셀 어레이(850)를 포함한다. 호스트로부터의 쓰기 요청에 응답하여 원낸드 플래시 메모리 장치는 일반적인 방식에 따라 데이터를 프로그램하게 된다.
도 9에는 본 발명에 따른 플래시 메모리 장치(912)를 포함한 컴퓨팅 시스템이 개략적으로 도시되어 있다.
본 발명에 따른 컴퓨팅 시스템(900)은 시스템 버스(960)에 전기적으로 연결된 마이크로프로세서(920), 램(930), 사용자 인터페이스(940), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(950) 및 메모리 시스템(910)을 포함한다. 본 발명에 따른 컴퓨팅 시스템(900)이 모바일 장치인 경우, 컴퓨팅 시스템(900)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(900)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 시스템(910)은, 예를 들면, 데이터를 저장하기 위해 도 1 내지 도 6에서 설명한 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 메모리 시스템(910)은, 퓨전 플래시 메모리(예를 들면, 원낸드 플래시 메모리)로 제공될 수 있다.
10 : 메모리 어레이 11MB : 메모리 블록
ST : 스트링 20 : 제어 회로
30 : 전압 공급 회로 310 : 동적 전압 인가 회로
320 : 연결 회로 330 : 블록 선택 회로
40 : 읽기/쓰기 회로

Claims (16)

  1. 비트 라인과 공통 소스 라인 사이에 연결되고, 셀렉트 라인들과 워드라인들로 인가되는 동작 전압들에 따라 동작하는 셀렉트 트랜지스터들 및 메모리 셀들을 포함하는 메모리 블록;
    소거 동작을 위해 상기 공통 소스 라인에 소스 전압을 인가하고, 상기 셀렉트 라인들과 상기 워드라인들의 플로팅 상태를 제어하도록 구성되는 동작 회로를 포함하며,
    상기 동작 회로는 상기 소스 전압을 프리차지 레벨에서 소거 레벨로 상승시키기 시작한 후 상기 셀렉트 라인들을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 동작 회로는 상기 소스 전압을 접지 레벨에서 상기 프리차지 레벨로 상승시키고, 상기 소스 전압을 상기 프리차지 레벨에서 상기 소거 레벨로 상승시키는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 동작 회로는 상기 소스 전압을 상기 프리차지 레벨로 상승시키기 시작할 때 상기 비트라인을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 동작 회로는 상기 소스 전압을 접지 레벨에서 상기 프리차지 레벨로 상승시키기 시작할 때 상기 워드라인들을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 동작 회로는 상기 워드라인들을 플로팅 상태로 설정한 후 상기 소스 전압을 프리차지 레벨에서 소거 레벨로 상승시키도록 구성되는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 동작 회로는 상기 소거 전압을 상기 소거 레벨까지 상승시킨 후 상기 워드라인들에 접지 전압을 인가하도록 구성되는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 동작 회로는 상기 셀렉트 라인들을 플로팅시킨 후 상기 워드라인들에 상기 접지 전압을 인가하도록 구성되는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 동작 회로는 상기 워드라인들을 플로팅 상태로 설정한 후 상기 셀렉트 라인들을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 메모리 셀들 사이에 형성되고 파이프 게이트 라인에 인가되는 동작 전압에 따라 동작하는 파이프 트랜지스터를 더 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 동작 회로는 상기 소스 전압을 상기 프리차지 레벨에서 상기 소거 레벨로 상승시키기 시작한 후 상기 파이프 게이트 라인을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 셀렉트 라인과 상기 워드라인 사이에 위치하는 더미 워드라인을 더 포함하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 동작 회로는 상기 소거 전압이 상기 프리차지 레벨에서 상승하기 시작한 후 상기 더미 워드라인을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 동작 회로는 상기 셀렉트 라인들을 상기 플로팅 상태로 설정하기 전에 상기 더미 워드라인을 플로팅 상태로 설정하도록 구성되는 반도체 장치.
  14. 제 11 항에 있어서,
    상기 동작 회로는 상기 소스 전압에 의해 상기 더미 워드라인들의 전압이 상기 셀렉트 라인들의 전압보다 더 부스팅되도록 상기 더미 셀렉트 라인들과 상기 워드라인들의 상기 플로팅 상태를 제어하는 반도체 장치.
  15. 제 11 항에 있어서,
    상기 동작 회로는 상기 소스 전압에 의해 상기 워드라인들의 전압이 상기 더미 워드라인들의 전압보다 더 부스팅되도록 상기 워드라인들과 상기 더미 워드라인들의 상기 플로팅 상태를 제어하는 반도체 장치.
  16. 제 1 항에 있어서,
    상기 동작 회로는 상기 소스 전압에 의해 상기 워드라인들의 전압이 상기 셀렉트 라인들의 전압보다 더 많이 부스팅되도록 상기 셀렉트 라인들과 상기 워드라인들의 상기 플로팅 상태를 제어하는 반도체 장치.
KR1020140138345A 2014-10-14 2014-10-14 반도체 장치 KR20160043747A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140138345A KR20160043747A (ko) 2014-10-14 2014-10-14 반도체 장치
US14/620,493 US9490021B2 (en) 2014-10-14 2015-02-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138345A KR20160043747A (ko) 2014-10-14 2014-10-14 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160043747A true KR20160043747A (ko) 2016-04-22

Family

ID=55655909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138345A KR20160043747A (ko) 2014-10-14 2014-10-14 반도체 장치

Country Status (2)

Country Link
US (1) US9490021B2 (ko)
KR (1) KR20160043747A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059994A (ko) * 2016-11-28 2018-06-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
CN110706729A (zh) * 2018-07-10 2020-01-17 爱思开海力士有限公司 存储器装置、存储器***及操作存储器装置的方法
US10950306B2 (en) 2019-01-02 2021-03-16 SK Hynix Inc. Memory device having improved program and erase operations and operating method of the memory device
US11880582B2 (en) 2019-01-02 2024-01-23 SK Hynix Inc. Memory device having improved program and erase operations and operating method of the memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910060B1 (en) * 2019-09-12 2021-02-02 Sandisk Technologies Llc Select line voltage waveform real-time monitor for non-volatile memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101934905B1 (ko) 2012-03-05 2019-01-04 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR101997912B1 (ko) * 2012-08-30 2019-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059994A (ko) * 2016-11-28 2018-06-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
CN110706729A (zh) * 2018-07-10 2020-01-17 爱思开海力士有限公司 存储器装置、存储器***及操作存储器装置的方法
KR20200006451A (ko) * 2018-07-10 2020-01-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
CN110706729B (zh) * 2018-07-10 2023-03-21 爱思开海力士有限公司 存储器装置、存储器***及操作存储器装置的方法
US10950306B2 (en) 2019-01-02 2021-03-16 SK Hynix Inc. Memory device having improved program and erase operations and operating method of the memory device
US11880582B2 (en) 2019-01-02 2024-01-23 SK Hynix Inc. Memory device having improved program and erase operations and operating method of the memory device

Also Published As

Publication number Publication date
US9490021B2 (en) 2016-11-08
US20160104538A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
US9299447B2 (en) 3-dimensional semiconductor device having memory cells stacked over substrate
CN105938723B (zh) 半导体器件
KR20160071948A (ko) 반도체 장치
KR101997912B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9633737B2 (en) Semiconductor device
US9875800B2 (en) 3D NAND semiconductor device for erasing groups of bit lines
US9330771B2 (en) Semiconductor device
US10210937B2 (en) Semiconductor storage device with multiple blocks
KR20150108179A (ko) 반도체 장치
KR20140020628A (ko) 반도체 메모리 장치
CN106328200B (zh) 半导体器件及其操作方法
KR20150014680A (ko) 반도체 메모리 장치
KR20140088385A (ko) 반도체 메모리 장치
US9455009B2 (en) Operating characteristics of a semiconductor device
US8942048B2 (en) Semiconductor device and method of operating the same
KR20160059174A (ko) 반도체 장치
KR20160043747A (ko) 반도체 장치
KR20160061765A (ko) 반도체 장치
US9330780B1 (en) Semiconductor device including a memory block and method of operating the same
US9424935B2 (en) Semiconductor device
US20160093391A1 (en) Semiconductor device
KR20160075195A (ko) 반도체 장치
US9419007B2 (en) Semiconductor device
KR20160086632A (ko) 반도체 장치
KR20160069378A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination