KR20160031406A - 유기발광 표시장치 및 그의 제조방법 - Google Patents

유기발광 표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20160031406A
KR20160031406A KR1020150109224A KR20150109224A KR20160031406A KR 20160031406 A KR20160031406 A KR 20160031406A KR 1020150109224 A KR1020150109224 A KR 1020150109224A KR 20150109224 A KR20150109224 A KR 20150109224A KR 20160031406 A KR20160031406 A KR 20160031406A
Authority
KR
South Korea
Prior art keywords
electrode
layer
organic light
light emitting
auxiliary electrode
Prior art date
Application number
KR1020150109224A
Other languages
English (en)
Other versions
KR102609229B1 (ko
Inventor
이재성
이준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US14/850,572 priority Critical patent/US10032843B2/en
Priority to CN201510574112.2A priority patent/CN105470279B/zh
Priority to EP15184812.4A priority patent/EP2996151B1/en
Publication of KR20160031406A publication Critical patent/KR20160031406A/ko
Application granted granted Critical
Publication of KR102609229B1 publication Critical patent/KR102609229B1/ko

Links

Images

Classifications

    • H01L27/3248
    • H01L27/3211
    • H01L51/5203
    • H01L51/5253
    • H01L51/56
    • H01L2227/32
    • H01L2251/56

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 오버코팅 층 상에 보조전극을 형성하여, 개구율이 향상된 유기발광 표시장치에 관한 것이다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 구동 트랜지스터와 전원전극 상에 위치한, 제1 컨택 홀 및 제2 컨택 홀을 구비한 제1 오버코팅 층; 상기 제1 오버코팅 층 상에 있으며, 상기 제1 컨택 홀을 통하여 상기 전원전극에 연결된 연결전극; 상기 제1 오버코팅 층 상에 있으며, 상기 제2 컨택 홀을 통하여 상기 구동 트랜지스터에 연결된 제1 전극; 상기 제1 오버코팅 층 상에 있으며, 상기 제1 컨택 홀 및 상기 제2 컨택 홀은 덮고, 상기 제1 전극의 일부를 덮지 않는 제2 오버코팅 층; 및 상기 제2 오버코팅 층 상에 위치하고, 상기 연결전극과 연결된 보조전극을 포함하는 것을 특징으로 한다.

Description

유기발광 표시장치 및 그의 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유기발광 표시장치 및 그의 제조방법에 관한 것으로서, 보다 구체적으로는, 오버코팅 층(overcoating layer) 상에 보조전극이 형성되어 있는 유기발광 표시장치 및 그의 제조방법에 관한 것이다.
최근, 정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(FPD: Flat Panel Display)의 중요성이 증대되고 있다. 평판 표시장치에는, 액정 표시장치(LCD: Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display) 등이 있으며, 최근에는 전기영동 표시장치(EPD: Electrophoretic Display)도 널리 이용되고 있다.
특히, 유기발광 표시장치(OLED)는 자발광 소자로서, 다른 표시장치에 비해 소비전력이 낮고, 고속의 응답속도, 높은 발광표율, 높은 휘도 및 광시야각을 가지고 있어, 차세대 평판 표시 장치로 주목받고 있다.
도 1은 종래의 유기발광 표시장치를 보여주는 단면도이다.
도 1에 도시된 바와 같이, 종래의 유기발광 표시장치는 구동 트랜지스터(미도시), 전원연결전극(17), 제1 평탄막(21), 제1 하부 보조전극(31) 및 제2 하부 보조전극(32)을 포함한다. 구동 트랜지스터(미도시)는 기판(10) 상에 형성된다. 전원연결전극(17)은 상기 구동트랜지스터의 소스/드레인 전극(15)과 같은 층에 형성된다. 제1 평탄막(21)은 상기 소스/드레인 전극(15) 및 전원연결전극(17) 상에 형성된다. 제1 하부 보조전극(31)은 상기 제1 평탄막(21) 상에 형성되며, 상기 소스/드레인 전극(15)과 연결된다. 제2 하부 보조전극(32)은 상기 제1 평탄막(21) 상에 형성되며, 상기 전원연결전극(17)과 연결된다.
또한, 종래의 유기발광 표시장치는 제2 평탄막(22), 애노드(41) 및 상부 보조전극(47)을 포함한다. 제2 평탄막(22)는 제1 하부 보조전극(31) 및 제2 하부 보조전극(32) 상에 형성된다. 애노드(41)는 상기 제2 평탄막(22) 상에 형성되며, 상기 제1 하부 보조전극(31)과 연결된다. 상부 보조전극(47)은 상기 애노드(41)와 동일층 상에 형성된다.
또한, 종래의 유기발광 표시장치는 뱅크(25), 격벽(50), 유기발광층(42) 및 캐소드(43)을 포함한다. 뱅크(25)는 상기 상부 보조전극(47)과 애노드(41)를 구분한다. 격벽은 상기 상부 보조전극(47) 상에 형성된다. 유기발광층(42)는 상기 애노드(41) 상에 형성된다. 캐소드(43)는 상기 기판(10) 전면에 형성된다. 상기 캐소드(43)는 상기 상부 보조전극(47)과 전기적으로 연결된다.
상기한 바와 같이, 종래의 유기발광 표시장치는 상부 보조전극(47)의 저항을 낮추기 위하여, 제1 평탄막(21) 및 제2 평탄막(22)을 형성하고, 상기 제1 평탄막(21) 및 제2 평탄막(22) 사이에 하부 보조전극들(31, 32)이 구비된다.
또한, 상부 보조전극(47)은 애노드(41)와 동일층 상에 형성된다. 이때, 상기 애노드의 폭이 줄어들 수 있으므로, 픽셀영역이 줄어들 수 있다. 따라서, 유기발광 표시장치의 개구율이 감소될 수 있다. 또한, 유기발광 표시장치의 화질 및 수명이 감소될 수 있다.
본 명세서는 오버코팅 층 상에 보조전극을 형성하여 개구율을 향상시키고, 화질 및 수명이 향상된 유기발광 표시장치를 제공하는 것을 목적으로 한다. 또한 본 명세서는, 공정상에서의 마스크의 수를 감소시켜 제조 공정을 간소화 시키고, 제조 비용을 줄일 수 있는 유기발광 표시장치를 제공하는 것을 목적으로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 유기발광 표시장치는, 구동 트랜지스터와 전원전극 상에 위치한, 제1 컨택 홀 및 제2 컨택 홀을 구비한 제1 오버코팅 층(overcoating layer), 상기 제1 오버코팅 층 상에 있으며, 상기 제1 컨택 홀을 통하여 상기 전원전극에 연결된 연결전극, 상기 제1 오버코팅 층 상에 있으며, 상기 제2 컨택 홀을 통하여 상기 구동 트랜지스터에 연결된 제1 전극, 상기 제1 오버코팅 층 상에 있으며, 상기 제1 컨택 홀 및 상기 제2 컨택 홀은 덮고, 상기 제1 전극의 일부를 덮지 않는 제2 오버코팅 층, 상기 제2 오버코팅 층 상에 위치하고, 상기 연결전극과 연결된 보조전극을 포함한다.
또한, 본 발명의 실시예에 따른 유기발광 표시장치의 제조방법은, 구동 트랜지스터 및 전원전극 상에 제1 평탄막을 형성하는 단계, 상기 제1 평탄막 상에, 상기 구동 트랜지스터와 연결되는 제 1전극 및 상기 전원전극과 연결되는 연결전극을 형성하는 단계, 상기 제1 전극 및 상기 연결전극을 덮는 제2 평탄막을 형성하는 단계, 상기 제2 평탄막 상에 상기 연결전극과 연결되는 보조전극을 형성하는 단계, 상기 제1 전극의 적어도 일부가 노출되도록 상기 제2 평탄막의 특정 영역을 식각(etching)하는 단계를 포함한다.
또한 본 발명의 실시예에 따른 유기발광 표시장치는, 제1 오버코팅 층, 상기 제1 오버코팅 층 상에 위치한 제2 오버코팅 층, 상기 제1 오버코팅 층 상에 위치한 애노드를 포함하며, 상기 애노드는, 상기 애노드가 위치한 상기 제1 오버코팅 층과 다른 상기 제2 오버코팅 층 상에 위치한 보조전극과 상기 제2 오버코팅 층을 사이에 두고 적어도 일부가 서로 중첩(overlap)된 상부 발광 방식(top emission type)인 것을 특징으로 한다.
본 발명의 실시예에 의하면, 뱅크 상에 보조전극이 형성됨으로써, 픽셀영역이 증가될 수 있으며, 개구율이 향상될 수 있다. 또한, 본 발명의 실시예에 의하면, 유기발광 표시장치의 휘도 균일도 및 수명이 향상될 수 있다. 또한, 본 발명의 실시예에 의하면, 제조 공정에서 사용되는 마스크의 수가 감소되어 표시패널의 제조 공정이 간소화될 수 있고, 그에 따라 표시패널의 제조 비용이 낮아질 수 있다.
도 1은 종래의 유기발광 표시장치를 보여주는 단면도.
도 2는 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 평면도.
도 3은 본 발명의 일 실시에 따른 유기발광 표시장치를 보여주는 단면도.
도 4는 본 발명의 또 다른 일 실시예에 따른 유기발광 표시장치를 보여주는 단면도.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도들.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1구성요소는 본 발명의 기술적 사상 내에서 제2구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예가 설명된다.
도 2는 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 평면도이다.
상기 유기발광 표시장치에는 본 발명의 일 실시예에 따른 표시패널이 적용될 수 있다.
도 2에 도시된 바와 같이, 유기발광 표시장치는 표시패널(100), 게이트 드라이버(200), 데이터 드라이버(300) 및 타이밍 컨트롤러(400)을 포함한다. 표시패널(100)에는, 게이트 라인들(GL1~GLg)과 데이터 라인들(DL1~DLd)의 교차영역마다 서브-픽셀(sub-pixel: P)이 형성된다. 이때, 상기 서브-픽셀(P)은 게이트 라인들(GL1~GLg)과 데이터 라인들(DL1~DLd)의 교차영역 이외의 다른 수단에 의해서도 정의될 수 있다. 게이트 드라이버(200)는 상기 표시패널(100)에 형성되어 있는 상기 게이트라인들(GL1~GLg)에 게이트 신호를 공급한다. 데이터 드라이버(300)는 상기 표시패널(100)에 형성되어 있는 상기 데이터라인들(DL1~DLd)에 데이터 신호를 공급한다. 타이밍 컨트롤러(400)는 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 기능을 제어한다.
각 서브-픽셀(P)은 광을 출력하는 유기발광다이오드 및 상기 유기발광다이오드를 구동하기 위한 구동회로를 포함한다.
유기발광다이오드는 애노드(Anode), 유기발광층(Orgnic compound layer), 캐소드(Cathode)를 포함한다. 상기 애노드는 트랜지스터(TFT)에 연결된다. 상기 캐소드 상단에는 밀봉부가 형성되어 있다.
상기 유기발광다이오드는 상기 유기발광층에서 출사된 빛의 방향이 하부 기판(어레이 기판)에서 상부 기판 방향인 상면 발광 방식(top emission type) 또는 상기 유기발광층에서 출사되는 빛의 방향이 상부 기판에서 하부 기판(어레이 기판) 방향인 하면 발광 방식(bottom emission type)으로 구성 될 수 있다. 상기 유기발광 다이오드는, 구동 트랜지스터로부터 공급되는 전류에 대응되어 소정 휘도의 광을 출력한다.
상기 유기발광다이오드(OLED)의 애노드는 제1 전원(미도시)에 전기적으로 연결된다. 캐소드는 이하에서 설명되는 보조전극을 통해 제2 전원(500)에 공통적으로 연결된다. 이때, 상기 보조전극은 상기 보조전극 하부에 형성되어 있는 연결전극(미도시)을 통해, 전원전극(151)과 전기적으로 연결되어 있다. 따라서, 상기 각 서브-픽셀(P)에 연관되어 있는 전원전극(151)들은 전원전극라인(155)을 통해 상기 제2 전원(500)에 공통적으로 연결되어 있다.
상기 구동회로는 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 전기적으로 연결되어, 상기 유기발광다이오드(OLED)의 구동을 제어한다. 이때, 상기 구동회로는 상기 구동 트랜지스터, 스위칭 트랜지스터 및 스토리지 커패시터를 포함하여 구성될 수 있으나 이에 한정되는 것은 아니다. 상기 구동회로는 상기 게이트 라인(GL)에 게이트 신호가 공급될 때, 상기 데이터 라인(DL)으로 공급되는 데이터 신호에 따라, 상기 유기발광다이오드(OLED)로 공급되는 전류량을 제어한다.
이때, 상기 구동 트랜지스터는 상기 제1 전원과 상기 유기발광다이오드 사이에 전기적으로 연결된다. 상기 스위칭 트랜지스터는 상기 구동 트랜지스터, 상기 데이터 라인(DL) 및 상기 게이트 라인(GL) 사이에서 전기적으로 연결된다.
도 3은 본 발명의 일 실시예에 따른 유기발광 표시장치를 보여주는 단면도이다.
도 3에 도시된 바와 같이, 유기발광 표시장치는 구동 트랜지스터(Tdr), 전원전극(151), 제1 오버코팅 층(overcoating layer)(161), 제1 전극(171), 연결전극(152), 제2 오버코팅 층(overcoating layer)(165), 보조전극(153), 격벽(180), 유기발광층(175) 및 제2 전극(172)을 포함한다.
제1 구동전극(141)을 포함하는 구동 트랜지스터(Tdr)는 기판(110) 상에 위치한다. 전원전극(151)은 상기 구동 트랜지스터(Tdr)의 상기 제1 구동전극(141)과 동일층 상에 위치한다.
제1 오버코팅 층(161)은 상기 구동 트랜지스터(Tdr) 및 상기 전원전극(151) 상에 위치한다. 상기 제1 구동전극(141)과 연결된 제1 전극(171)은, 상기 제1 오버코팅 층(161) 상에 위치한다. 상기 전원전극(151)과 연결된 연결전극(152)은, 상기 제1 오버코팅 층(161) 상에 위치한다. 따라서, 상기 제1 전극(171)과 상기 연결전극(152)은 동일층 상에 위치할 수 있다.
제2 오버코팅 층(165)은 상기 제1 오버코팅 층(161) 상에 위치한다. 이때, 상기 제2 오버코팅 층(165)은 상기 제1 전극(171)과 상기 연결전극(152)을 절연시키며, 상기 연결전극(152) 상면을 덮는다.
상기 연결전극(152)과 연결된 보조전극(153)은, 상기 제2 오버코팅 층(165) 상에 위치한다. 상기 격벽(180)은 상기 보조전극(153) 상에 위치한다.
유기발광층(175)은 상기 제1전극(171) 상에 위치한다. 상기 제2 전극(172)은 상기 유기발광층(175) 상에 위치한다. 이때, 상기 제2 전극(172)는 상기 보조전극(153)과 전기적으로 연결된다.
구동 트랜지스터(Tdr)는 게이트 전극(120), 액티브(130), 제1 구동전극(141) 및 제2 구동전극(142)을 포함한다. 이때, 상기 제1 구동전극(141)은 소스 전극이고 상기 제2 구동전극(142)은 드레인 전극일 수 있다. 반대로, 상기 제1 구동전극(141)은 드레인 전극이고 상기 제2 구동전극(142)은 소스 전극일 수도 있다.
게이트 전극(120)은 기판(110) 상에 위치한다. 게이트 절연막(111)은 상기 게이트 전극(120) 상에 위치한다. 액티브(130)는 상기 게이트 절연막(111) 상에 위치한다. 이때, 상기 액티브(130)은 상기 게이트 전극(120)과 중첩된다. 상기 액티브(130) 상에는 층간절연막(112)이 위치한다. 제1 구동전극(141) 및 제2 구동전극(142)은 상기 층간절연막(112) 상에 위치한다. 이때, 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)은 상기 액티브(130)와 전기적으로 연결된다.
상기 구동 트랜지스터(Tdr)는 상기 기판(110) 상에서 각 서브-픽셀마다 배치될 수 있다. 상기 구동 트랜지스터(Tdr)의 구성은 앞서 설명한 예에 한정되지 않고, 당업자가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.
전원전극(151)은 상기 층간 절연막(112) 상에 위치한다. 이때, 상기 전원전극(151)은 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)과 이격되어 위치한다. 따라서, 상기 전원전극(151)은 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)과 동일층 상에 위치한다. 이때, 상기 전원전극(151)은 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)과 동일 공정을 통하여 형성될 수 있으며, 동일한 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 전원전극(151)은 연결전극(152) 및 보조전극(153)을 통해, 캐소드(172)와 전기적으로 연결될 수 있다. 이때, 상기 전원전극(151)은 상기 연결전극(152) 및 상기 보조전극(153)을 통해 상기 캐소드(172)에 동일한 전압을 인가시킬 수 있다.
보호층(113)은 상기 구동 트랜지스터(Tdr) 상에 위치한다. 상기 보호층(113)은 제1 콘택 홀(contact hole)(131) 및 제2 콘택 홀(contact hole)(132)을 포함한다. 상기 보호층(113)은 상기 구동 트랜지스터(Tdr) 및 상기 전원전극을 보호하는 기능을 한다.
제1 오버코팅 층(161)은 상기 보호층(113) 상에 위치한다. 상기 제1 오버코팅 층(161)은 상기 보호층(113)과 동일하게, 제1 콘택 홀(131) 및 제2 콘택 홀(132)을 포함한다. 이때, 상기 제1 구동전극(141)은 상기 제1 콘택 홀(131)을 통해 제1 전극(171)과 연결되고, 상기 전원전극(151)은 상기 제2 콘택 홀(132)을 통해 연결전극(152)과 연결된다. 상기 제1 오버코팅 층(161)은 상기 구동 트랜지스터(Tdr)의 상부를 평탄화한다. 상기 제1 오버코팅 층(161)은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다.
제1 전극(171)은 상기 제1 오버코팅 층(161) 상에 위치한다. 이때, 상기 제1전극(171)은 상기 제1 콘택 홀(131)을 통해 상기 제1 구동전극(141)과 전기적으로 연결된다. 상기 제1 전극(171)은 상기 구동 트랜지스터(Tdr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 할 수 있다. 일 예로 상기 제1전극(171)은 유기발광 다이오드(170)의 애노드 기능을 수행하는 것으로서, 일함수 값이 비교적 큰 투명 도전성 물질일 수 있다. 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다. 또한, 상기 제1전극(171)은 반사효율이 우수한 금속물질일 수 있다. 예를 들어, 상기 제1전극(171)은 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 적어도 둘 이상의 층으로 구성될 수 있다.
연결전극(152)은 상기 제1 오버코팅 층(161) 상에 위치한다. 즉, 상기 연결전극(152)은 상기 제1 전극(171)과 동일층 상에 위치할 수 있다. 이때, 상기 연결전극(152)은 상기 제1 전극(171)과 이격되어 위치한다. 상기 연결전극(152)은 상기 제2 콘택 홀(132)을 통해 상기 전원전극(151)과 전기적으로 연결된다. 상기 연결전극(152)은 상기 제1 전극(171)과 동일 공정을 통해 형성될 수 있다. 이때, 상기 연결전극(152)과 상기 제1전극(171)들은 동일한 물질로 형성될 수 있으나, 이에 한정되지 않는다.
상기 연결전극(152)과 상기 제1 전극(171) 상에는 제2 오버코팅 층(165)이 위치한다. 상기 제2 오버코팅 층(165)은 상기 제1 오버코팅 층(161) 상에 있으며, 상기 제1 오버코팅 층(161)에 포함된, 제1 콘택 홀(131)과 제2 콘택 홀(132)을 덮는다. 또한, 상기 제2 오버코팅 층(165)은 상기 제1 전극(171)의 일부는 덮고, 다른 일부는 덮지 않는다. 상기 제2 오버코팅 층(165)에 의해 덮이지 않은 상기 제1 전극(171) 위에는 유기발광층(175)이 위치한다. 상기 제2 오버코팅 층(165)은 상기 연결전극(152)의 상면을 덮는다. 이때, 상기 제2 오버코팅 층(165)은 제3 콘택 홀(133)을 포함한다. 따라서, 상기 연결전극(152)은 제3 콘택 홀(133)을 통해 보조전극(153)과 전기적으로 연결된다. 상기 제2 오버코팅 층(165)은 상기 제1 전극(171)의 일부 및 상기 연결전극(152)의 상면을 덮는다. 상기 제2 오버코팅 층 (165)은 서로 인접한 두 개의 서브-픽셀들 사이를 구분한다. 이때, 두 개의 서브-픽셀들 사이를 구분하는 상기 제2 오버코팅 층(165)은, 하면의 폭이 상면의 폭보다 클 수 있다. 즉, 상기 제2 오버코팅 층(165)은 측면이 경사진 테이퍼(taper) 구조일 수 있다. 상기 제2 오버코팅 층(165)은 건식 식각(Dry etching)에 의해 형성될 수 있다. 상기 건식 식각은 화학 약품을 사용하지 않고 기체 플라즈마에 의한 반응을 이용한 에칭(etching) 공정을 말한다. 상기 제2 오버코팅 층(165)은 상기 제1 오버코팅 층(161)과 동일한 물질로 형성될 수 있으나, 이에 한정되지 않는다.
보조전극(153)은 상기 제2 오버코팅 층(165)상에 위치한다. 이때, 상기 보조전극(153)은 상기 제3 콘택 홀(133)을 통해 상기 연결전극(152)과 전기적으로 연결된다. 상기 보조전극(153)은 상기 제2 오버코팅 층(165)의 상면을 덮으며 형성될 수 있다. 이때, 상기 보조전극(153)의 폭은 상기 제2 오버코팅 층(165)의 상면의 폭과 동일하게 형성될 수 있으나, 이에 한정되지 않는다.
상기한 바와 같이, 상기 보조전극(153)은 상기 제2 오버코팅 층(165) 상에 위치하고, 상기 제1전극(171)과 동일층 상에 위치하지 않는다. 이에 따라, 상기 보조전극(153)과 상기 제1 전극(171)은 상기 제2 오버코팅 층(165)을 사이에 두고 적어도 일부가 서로 중첩(overlap)된다. 따라서, 보조전극과 제1 전극은 동일층 상에 위치할 때 보다, 상기 제1 전극(171)의 폭은 더 넓게 형성될 수 있다. 따라서, 보조전극과 제1 전극이 동일한 오버코팅 층 상에 위치할 때보다 상기 제1 전극(171)의 개구폭은 더 넓게 형성될 수 있다. 상기 개구폭은 하나의 서브-픽셀에서 상기 제2 오버코팅 층(165)에 의해 덮히지 않은 상기 제1 전극(171) 일부의 폭을 의미한다. 예를 들어, 상기 개구폭은 하나의 서브-픽셀에서 보조전극과 제1 전극이 동일한 오버코팅 층 상에 위치할 때보다 최대 8㎛까지 넓힐 수 있다. 따라서, 상기 개구폭이 넓어지면, 서브-픽셀의 개구율이 향상될 수 있다. 예를 들어, 상기 개구율은 하나의 서브-픽셀에서 보조전극과 제1 전극이 동일한 오버코팅 층 상에 위치할 때보다 최대 90.7%까지 향상될 수 있다. 상기 개구폭 및 상기 개구율은 설계에 따라 변경 가능한 수치들이다. 또한, 상기 개구율이 향상됨에 따라, 유기발광 표시장치의 화질 및 수명이 향상될 수 있다. 상기 보조전극(153)은 제2 전극(172)에 전기적으로 연결된다. 이때, 상기 보조전극(153)은 상기 제2 전극(172)들에 동일한 전압을 인가할 수 있다. 따라서, 유기발광 표시장치의 휘도 균일도가 향상될 수 있다.
격벽(180)은 상기 보조전극(153) 상에 위치한다. 이때, 상기 격벽(180)은 상기 보조전극(153)의 상면과 접촉할 수 있다. 상기 격벽(180)은 격벽(180)의 하면의 폭이 상면의 폭보다 좁은 역 테이퍼 구조를 가질 수 있다. 상기 역 테이퍼 구조는 중심선에 대칭되게 상기 격벽(180)의 양 측면이 경사지고, 상기 격벽(180)의 하면의 폭은 상면의 폭과 비교하여 좁게 형성되는 구조이다. 상기 격벽(180)의 측면은, 하나의 경사면을 가지며 형성될 수도 있으나, 이에 한정되지 않으며, 두 개 이상의 경사면을 가질 수도 있다.
유기발광층(175)은 상기 제1 전극(171) 상에 위치한다. 상기 유기발광층(175)은 상기 제2 오버코팅 층(165)에 의해 덮이지 않은 상기 제1 전극(171) 상에 위치한다. 따라서, 상기 유기발광층(175)은 상기 제2 오버코팅 층(165) 및 상기 보조전극(153)과 중첩(overlap)되지 않을 수 있다. 상기 유기발광층(175)은 정공 수송층/발광층/전자 수송층의 구조, 또는 정공 주입층/ 정공 수송층/발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 상기 유기발광층(175)은 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하거나 뺄 수 있다. 상기 유기발광층의 구조에서 적어도 하나 이상이 층은 다른 층의 기능을 포함할 수도 있다. 따라서, 적어도 하나 이상의 층을 제거 하거나 첨가할 수 있으므로, 유기발광층의 구조는 이에 한정하지는 않는다.
상기 유기발광층(175)은 상기 제1전 극(171), 상기 격벽(180) 및 상기 보조전극(153) 상에 위치할 수도 있다. 이때, 상기 유기발광층(175)은 상기 격벽(180)이 상기 보조전극(153)과 접촉하는 영역 주변에는 위치하지 않을 수 있다. 따라서, 상기 제2 오버코팅 층(165)에 인접한 두 개의 서브-픽셀들 각각에 형성된 상기 유기발광층(175)들은 상기 격벽(165)에 의해 분리될 수 있다. 이는 일 실시예에 불과하고, 상기 제2 오버코팅 층(165)에 인접한 두 개의 서브-픽셀들 각각에 형성된 상기 유기발광층(175)들은 서로 연결될 수도 있다.
제2전극(172)은 상기 유기발광층(175)을 포함하는 상기 기판(110) 전면에 형성될 수 있다. 이때, 상기 제2 전극(172)은 상기 유기발광층(175)상에 위치할 수 있고, 상기 제1 전극(171) 및 상기 보조전극(153)과 중첩(overlap)될 수 있다. 따라서, 상기 제2 전극(172)은 상기 보조전극(153)과 전기적으로 연결된다. 상기 제1 전극(171)이 애노드 전극의 역할을 하는 경우, 상기 제2 전극(172)은 캐소드 전극의 역할을 한다. 상기 제2 전극(172)으로는 매우 얇은 두께의 일함수가 낮은 금속성 물질이 사용될 수 있다. 예를 들어, 상기 제2전극(172)으로는 은(Ag), 티타늄(Ti), 알루미늄(Al), 몰리브덴(Mo), 또는 은(Ag)과 마그네슘(Mg)의 합금 등과 같은 금속성 물질이 사용될 수 있다. 이때, 상기 금속성 물질들은 수백 옴스트롱(Å) 이하의 두께, 예를 들어, 200Å 이하로 형성되어 상기 제2 전극(172)으로 사용될 수 있다. 따라서, 상기 제2 전극(172)은 반투과층이 되어, 실질적으로 투명한 캐소드로 사용될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 상기 제2 전극(172)으로는 카본나노튜브(Carbon Nano Tube) 및 그래핀(graphene)등이 사용될 수도 있다. 또한, 상기 제 2전극(172) 상에는 상기 제2 전극(172)의 저항을 낮추기 위하여, 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등의 투과율이 높은 물질이 추가적으로 증착될 수 있다. 상기 제2전극(172)은 상기 격벽(180)과 접촉하는 상기 보조전극(153)의 접촉영역의 주변부의 일부 영역에는 위치하지 않을 수 있다. 또한, 상기 제2 전극(172)은 역 테이퍼 형상을 가지는 상기 격벽(180)의 상면에 위치 할 수 있다. 이는 일 실시예에 불과하고, 상기 제2 전극(172)은 상기 격벽(180)의 측면까지 덮을 수 있다.
상기 유기발광다이오드(170)는 상기한 바와 같이, 제1 전극(171), 유기발광층(175), 제2 전극(172)을 포함하며, 상기 구동 트랜지스터(Tdr)에 의해 발광된다.
도 4는 본 발명의 또 다른 일 실시예에 따른 유기발광 표시장치를 보여주는 단면도이다. 본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대한 설명은 생략하기로 한다. 이하, 이를 참조하여 본 발명의 다른 실시예에 따른 유기발광 표시장치에 대해 설명하기로 한다.
도 4에 도시된 바와 같이, 상기 유기발광 표시장치는 구동 트랜지스터(Tdr), 전원전극(151), 제1 오버코팅 층(161), 제1 전극(171), 제2 오버코팅 층(165), 보조전극(153), 격벽(180), 유기발광층(175) 및 제2 전극(172)을 포함한다. 이는 도 3을 참조로 설명한 유기발광 표시장치의 구성요소와 동일하다. 따라서 도 3을 참조로 설명한 중복되는 구성요소에 대한 설명은 생략하기로 한다.
도 4를 참조하면, 상기 유기발광 표시장치는 상기 연결전극(152)를 포함하지 않는다. 따라서, 상기 전원전극(151)과 상기 보조전극(153)은 직접 연결된다.
제1 오버코팅 층(161)은 상기 보호층(113) 상에 위치한다. 그리고 제2 오버코팅 층(165)은 상기 제1 오버코팅 층(165) 상에 위치한다. 상기 제1 오버코팅 층(161) 및 상기 제2 오버코팅 층(165)은 제4 콘택 홀(134)을 포함한다. 이때, 상기 제1 오버코팅 층(161) 및 상기 제2 오버코팅 층(165)이 형성된 후, 제4 콘택 홀(134)을 함께 형성한다. 따라서, 상기 제1 오버코팅 층(161) 및 상기 제2 오버코팅 층(165)은 제4 콘택 홀(134)을 함께 포함한다.
보조전극(153)은 상기 제2 오버코팅 층(165) 상에 위치한다. 이때, 상기 보조전극(153)은 상기 제4 콘택 홀(134)을 통해 전원전극(151)과 직접 전기적으로 연결된다. 상기 보조전극(153)은 상기 제2 오버코팅 층(165)의 상면을 덮으며 형성될 수 있다. 이때, 상기 보조전극(153)의 폭은 상기 제2 오버코팅 층(165)의 상면의 폭과 동일하게 형성될 수 있으나, 이에 한정되지 않는다.
이전에 설명한 바와 같이, 상기 연결전극(152)을 형성하지 않고, 상기 보조전극(153)과 상기 전원전극(151)을 직접 전기적으로 연결함으로써, 상기 보조전극(153)의 폭 및 상기 제2 오버코팅 층(165)의 폭을 줄일 수 있다. 따라서, 상기 제1 전극(171)의 폭은 더 넓게 형성될 수 있고, 상기 제1 전극(171)의 개구폭도 더 넓게 형성될 수 있다. 따라서, 서브-픽셀에서 개구율이 향상될 수 있다. 또한, 상기 개구율이 향상됨에 따라, 유기발광 표시장치의 화질 및 수명이 향상될 수 있다.
도 5a 내지 도 5g는 본 발명에 일 실시예에 따른 유기발광 표시장치의 제조방법을 설명하기 위한 단면도들이다. 특히, 본 발명에 따른 유기발광 표시장치 제조방법의 각 단계에 따른, 단면도를 나타내고 있다.
먼저, 도 5a에 도시된 바와 같이, 상기 기판(110) 상에 게이트 전극(120), 액티브(130), 제1 구동전극(141) 및 제2 구동전극(142)을 포함하는 상기 구동 트랜지스터(Tdr)가 형성된다. 이때, 상기 게이트 전극(120) 상에 게이트 절연막(111)이 형성되고, 상기 게이트 절연막(111) 상에 상기 액티브(130)이 형성된다. 또한, 상기 액티브(130) 상에는 층간 절연막(112)이 형성된다.
게이트 전극(120)은 상기 기판(110) 상에 형성된다. 상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 상기 게이트 전극(120)은 단일층 또는 다중층일 수도 있다.
게이트 절연막(111)은 상기 게이트 전극(120) 상에 형성된다. 상기 게이트 절연막(111)은 이후 형성되는 액티브(130)와 상기 게이트 전극(120)을 절연시키는 기능을 수행한다. 이때, 상기 게이트 절연막(111)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중층으로 형성될 수 있으나, 이에 한정되지 않는다.
액티브(130)는 상기 게이트 절연막(111) 상에 형성된다. 상기 액티브(130)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon) 또는 산화물 반도체로 형성될 수 있다.
층간절연막(112)은 상기 액티브(130) 상에 형성된다. 이때, 상기 층간절연막(112)은 게이트 절연막(111)과 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
제1 구동전극(141) 및 제2 구동전극(142)은 상기 층간절연막(112)상에 형성된다. 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)은 단일층 또는 다중층일 수도 있다. 이때, 전원전극(151)은 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)과 이격되도록, 상기 층간절연막(112) 상에 형성된다. 상기 전원전극(151)은 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)과 동일층 상에 형성된다. 상기 전원전극(151)은 상기 제1 구동전극(141) 및 상기 제2 구동전극(142)과 동일한 공정을 통하여 형성될 수 있으며, 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 전원전극(151)은 연결전극(152) 및 보조전극(153)을 통해, 상기 캐소드(172)와 전기적으로 연결될 수 있다. 이때, 상기 전원전극(151)은 상기 연결전극(152)및 상기 보조전극(153)을 통해 상기 캐소드(172)에 동일한 전압을 인가시킬 수 있다.
상기 구동 트랜지스터(Tdr)는 상기 기판(110) 상에서, 각 서브-픽셀마다 배치될 수 있다. 또한, 상기 구동 트랜지스터(Tdr)의 구성은 앞서 설명한 예에 한정되지 않고, 당업자가 용이하게 실시할 수 있게 다양하게 변형 가능하다.
다음, 도 5b에 도시된 바와 같이, 상기 구동 트랜지스터(Tdr) 상에는, 보호층(113)이 형성된다. 상기 보호층(113)은 제1 콘택 홀(131) 및 제2 콘택 홀(132)을 포함한다. 이때, 상기 구동 트랜지스터(Tdr)의 제1 구동전극(141)은 상기 제1 콘택홀(131)을 통해 제1 전극(171)과 연결되고, 상기 전원전극(151)은 상기 제2 콘택홀(132)을 통해 연결전극(152)과 연결된다. 이때, 상기 보호층(113)은 상기 구동 트랜지스터(Tdr) 및 상기 전원전극(151)을 보호한다.
제1 평탄막(161)(또는 제1 오버코팅 층)은 상기 보호층(113) 상에 형성된다. 상기 제1 평탄막(161)은 상기 보호층(113)과 동일하게, 상기 제1 콘택 홀(131) 및 상기 제2 콘택 홀(132)을 포함한다. 이때, 상기 제1 구동전극(141)은 상기 제1 콘택 홀(131)을 통해 상기 제1 전극(171)과 연결되고, 상기 전원전극(151)은 상기 제2 콘택 홀(132)을 통해 상기 연결전극(152)과 연결된다. 상기 제1 평탄막(161)은 상기 구동 트랜지스터(Tdr)가 형성되어 있는 기판(110) 상부를 평탄하게 해준다. 이때, 상기 제1 평탄막(161)은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다.
제1 전극(171)은 상기 제1평탄막(161) 상부에 형성된다. 상기 제1전극(171)은 상기 제1 콘택홀(131)을 통해 제1 구동전극(141)과 전기적으로 연결되도록 형성된다. 상기 제1 전극(171)은 각 서브-픽셀들마다 공통적으로 형성되며, 포토리소그래피(Photolithography) 공정을 통해 패터닝된다.
상기 제1 전극(171)은 상기 구동 트랜지스터(Tdr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 한다. 본 발명의 경우, 제1 전극(171)은 유기발광 다이오드(170)의 애노드 기능을 수행하는 것으로서, 일함수 값이 비교적 큰 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다. 또한, 상기 제1 전극(171)은 반사효율이 우수한 금속물질일 수 있다. 예를 들어, 상기 제1 전극(171)은 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 적어도 둘 이상의 층으로 구성될 수 있다.
상기 연결전극(152)은 상기 제1 평탄막(161) 상에 형성된다. 즉, 상기 연결전극(152)은 상기 제1 전극(171)과 동일층 상에 형성될 수 있다. 이때, 상기 연결전극(152)은 상기 제1 전극(171)과 이격되도록 형성된다. 상기 연결전극(152)은 상기 제2 콘택 홀(132)을 통해 상기 전원전극(151)과 전기적으로 연결된다. 상기 연결전극(152)은 상기 제1 전극(171)과 동일 공정을 통하여 형성될 수 있다. 상기 연결전극(152)과 상기 제1 전극(171)들은 동일한 물질로 형성될 수 있으나, 이에 한정되지 않는다.
도 5c에 도시된 바와 같이, 제2 평탄막(165)(또는 제2 오버코팅 층)은 상기 제1 평탄막(161)상에 형성된다. 이때, 상기 제2 평탄막(165)은 상기 연결전극(152)과 상기 제1 전극(171)을 덮도록 형성된다. 또한, 상기 제2 평탄막(165)은 상기 제1 컨택 홀(131)과 상기 제2 컨택 홀(132)을 덮도록 형성된다. 상기 제2 평탄막(165)은 예를 들어, 아크릴계 수지(polyacrylates resin) 등의 물질을 상기 기판(110) 전면에 도포하고, 현상(develop)한 후, 경화(curing)하는 공정을 통하여 형성될 수 있다.
상기 제2 평탄막(165)은 제3 콘택 홀(133)을 포함한다. 이때, 상기 연결전극(152)은 상기 제3 콘택 홀(133)을 통해 노출된다. 상기 제2 평탄막(165)은 상기 제3 콘택홀(133)을 제외한 상기 제1 컨택 홀(131), 상기 제2 컨택 홀(132), 상기 제1 전극(171) 및 상기 연결전극(152)의 상면을 덮으며 형성된다. 이때, 상기 제2 평탄막(165)은 상기 제1 평탄막(161)과 동일한 물질로 형성될 수 있다. 즉, 상기 제2 평탄막(165)은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다.
도 5d에 도시된 바와 같이, 보조전극(153)은 상기 제2 평탄막(165) 상에 형성된다. 상기 보조전극(153)은 상기 제3 콘택 홀(133)을 통해 상기 연결전극(152)과 전기적으로 연결되도록 형성된다.
상기 보조전극(153)은 감광성 수지(Photo resist:PR)를 이용한 포토리소그래피(Photolithography) 공정을 통하여 형성될 수 있다. 상기 포토리소그래피 공정은 기판상에 미세한 패턴을 형성하기 위한 공정이다. 상기 보조전극(153)을 형성하는 단계는, 도면에 도시되지는 않았으나, 상기 제2 평탄막(165) 상에 전극물질을 증착하는 단계, 상기 전극물질 상에 감광성 수지를 도포하는 단계, 포토마스크(photo mask)를 이용해 상기 도포된 감광성 수지 중 특정 영역에 빛을 조사(노광)하는 단계, 상기 빛이 조사된 특정 영역의 감광성 수지를 제거하는 단계 및 상기 특정 영역에 있는 감광성 수지를 제거함으로 인하여 노출된 전극물질을 식각(etching)하여 상기 보조전극(153)을 형성하는 단계를 포함한다. 따라서, 상기 특정 영역 이외의 영역에 상기 보조전극(153)이 형성되고, 상기 보조전극(153) 상에는 감광성 수지가 남아 있게 된다. 이때, 상기 특정 영역은 상기 제2 평탄막(165)에 의해 덮인 제1 전극(171) 영역 중 노출되는 제1 전극(171)의 일부 영역을 의미한다. 이때, 상기 보조전극(153)은 전원전극(151), 제1 구동전극(141) 및 제2 구동전극(142)과 동일한 물질로 형성될 수 있다. 또한, 상기 보조전극(153)은 연결전극(152) 및 제1 전극(171)과 동일한 물질로 형성될 수도 있다. 상기 보조전극(153)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어 질 수 있다. 또한, 상기 보조전극(153)은 단일층 또는 다중층일 수도 있다. 상기 보조전극(153)은 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어 질 수 있다. 또한 상기 보조전극(153)은 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 적어도 둘 이상의 층으로 구성될 수도 있다.
도 5e에 도시된 바와 같이, 상기 보조전극(153) 상에 남아 있는 상기 감광성 수지(168)는 상기 제2 평탄막(165)의 특정 영역을 식각할 때 블로킹 마스크(blocking mask)로 사용될 수 있다. 즉, 상기 제2 평탄막(165)은 상부에 상기 감광성 수지(168)가 남아 있는 영역은 식각되지 않고, 상기 감광성 수지(168)가 남아 있지 않은 상기 특정 영역은 식각된다. 이때, 상기 감광성 수지(168)가 남아 있지 않은 상기 특정 영역은 상기 제2 평탄막(165)의 식각에 의해 노출되는 제1 전극(171) 일부 영역을 의미한다. 따라서, 상기 제2 평탄막(165)의 특정 영역은 식각되므로, 상기 제1 전극(171)의 일부 영역은 노출된다. 이때, 상기 제2 평탄막(165)은 상기 제1 전극(171)의 일부는 덮는다.
상기 제2 평탄막(165)이 식각되는 공정은, 상기 보조전극(153) 상에 남아있는 상기 감광성 수지(168)가 제거되는 단계 이전에 진행된다.
이때, 상기 제2 평탄막(165)은 이미 경화(curing)된 상태이다. 따라서, 상기 제2 평탄막(165)을 식각할 때, 습식 식각(Wet Etching) 방식으로는 식각하면 상기 제2 평탄막(165)의 식각은 용이하게 되지 않는다. 또한, 상기 제2 평탄막(165)을 습식 식각 방식으로 식각하면, 상기 제1 전극(171)이 손상될 수 있다. 따라서, 상기 제2 평탄막(165)을 식각할 때, 건식 식각(Dry etching) 방식으로 식각할 수 있다. 상기 건식 식각 방식은 액체가 아닌, 기체 플라즈마 반응을 이용해 식각하는 방식을 의미한다. 상기 제2 평탄막(165)의 특정영역이 식각된 후, 상기 보조전극(153) 상에 남아 있는 감광성 수지(168)는 제거된다. 따라서, 상기 제2 평탄막(165)은 상기 연결전극(152) 및 상기 제1 전극(171)을 절연시키고, 상기 연결전극(152)의 상면을 덮는다. 또한, 서로 인접한 두 개의 서브-픽셀(sub-pixel)들 사이를 구분하는 역할을 한다.
상기한 바와 같이, 상기 구동 트랜지스터와 연결된 상기 제1 전극(171) 및 상기 전원전극(151)과 연결된 상기 연결전극(162)은 상기 제1 평탄막(161) 상에 형성된다. 상기 제1 전극(171) 및 상기 연결전극(162)을 덮도록 상기 제2 평탄막(165)이 형성된다. 상기 보조전극(153)은 상기 연결전극(162)과 연결되도록 상기 제2 평탄막(165) 상에 형성된다. 따라서, 상기 보조전극(153)과 제1 전극(171)은 동일층 상에 형성되지 않는다. 이에 따라, 상기 보조전극(153)과 상기 제1 전극(171)은 상기 제2 평탄막(165)을 사이에 두고 적어도 일부가 서로 중첩(overlap)되게 형성된다. 따라서, 보조전극과 제1 전극은 동일층 상에 위치할 때 보다, 상기 제1 전극(171)의 폭은 더 넓게 형성될 수 있다. 따라서, 보조전극과 제1 전극이 동일한 평탄막 상에 형성될 때 보다, 상기 보조전극과(153)과 상기 제1 전극(171)이 동일한 평탄막 상에 형성되지 않을 때, 상기 제1 전극(171)의 개구폭은 더 넓게 형성될 수 있다. 상기 개구폭은 하나의 서브-픽셀에서 상기 제2 평탄막(165)에 의해 덮히지 않은 상기 제1 전극(171) 일부의 폭을 의미한다. 따라서, 상기 개구폭이 넓어지면, 서브-픽셀의 개구율이 향상될 수 있다. 또한, 상기 개구율이 향상됨에 따라, 유기발광 표시장치의 화질 및 수명이 향상될 수 있다.
또한, 상기 보조전극(153) 상에 형성되어 있는 감광성 수지는 블로킹 마스크로 사용될 수 있다. 따라서, 상기 감광성 수지를 블로킹 마스크로 사용하여, 상기 제2 평탄막(165)의 특정영역은 식각된다. 이에 따라, 마스크의 수가 감소될 수 있다. 따라서, 표시패널의 제조 공정이 간소화될 수 있고, 그에 따라 표시패널의 제조 비용이 낮아질 수 있다.
도 5f에 도시된 바와 같이, 격벽(180)은 상기 보조전극(153) 상에 형성된다. 이때, 상기 격벽(180)은 상기 보조전극(153)의 상면과 접촉하여 형성될 수 있다. 상기 격벽(180)은 하면의 폭이 상면의 폭보다 좁은 역테이퍼 구조로 형성될 수 있다. 상기 역테이퍼 구조는 중심선에 대칭되는 양 측면이 경사지고, 상면의 폭과 비교하여 하면의 폭이 좁게 형성되는 구조이다. 또한, 상기 격벽(180)의 측면은, 하나의 경사면을 가지며 형성될 수도 있으나, 이에 한정되지 않으며, 두 개 이상의 경사면을 가지며 형성될 수도 있다.
도 5g에 도시된 바와 같이, 유기발광층(175)은 상기 제1전극(171) 상에 형성된다. 이때, 상기 제2 평탄막(165)에 의해 덮이지 않은 상기 제1 전극(171) 상에 유기발광층(175)이 형성된다. 따라서, 상기 유기발광층(175)은 상기 제2 평탄막(165) 및 상기 보조전극(153)과 중첩(overlap)되지 않을 수 있다. 상기 유기발광층(175)은 상기 제1 전극(171), 상기 격벽(180) 및 상기 보조전극(153)상에 형성될 수도 있다. 이때, 상기 유기발광층(175)은 상기 격벽(180)이 상기 보조전극(153)과 접촉하는 영역 주변에는 형성되지 않을 수 있다. 즉, 상기 유기발광층(175)는 상기 격벽(180)에 의해 가려지는 상기 보조전극(153)의 일부 영역에 형성되지 않을 수 있다. 따라서, 상기 제2 평탄막(165)에 인접한 두 개의 서브-픽셀들 각각에 형성된 상기 유기발광층(175)들은 상기 격벽(165)에 의해 분리될 수 있다. 이는 일 실시예에 불과하고, 상기 제2 평탄막(165)에 인접한 두 개의 서브-픽셀들 각각에 형성된 상기 유기발광층(175)들은 서로 연결될 수도 있다.
제2 전극(172)은 상기 유기발광층(175)을 포함하는 상기 기판(110) 전면에 형성된다. 따라서, 상기 제2전극(172)은 상기 보조전극(153)과 전기적으로 연결되면서 형성된다. 상기 제1 전극(171)이 애노드 역할을 하는 경우, 상기 제2 전극(172)은 캐소드 역할을 한다. 상기 제2 전극(172)으로는 매우 얇은 두께의 일함수가 낮은 금속성 물질이 사용될 수 있다. 예를 들어, 상기 제2 전극(142)으로는 은(Ag), 티타늄(Ti), 알루미늄(Al), 몰리브덴(Mo), 또는 은(Ag)과 마그네슘(Mg)의 합금 등과 같은 금속성 물질이 사용될 수 있다. 이때, 상기 금속성 물질들은 수백 옴스트롱(Å) 이하의 두께, 예를 들어, 200Å 이하로 형성되어 상기 제2전극(172)으로 사용될 수 있다. 상기 제2전극(172)은 반투과층이 되어, 실질적으로 투명한 캐소드로 사용될 수 있다. 그러나 이에 한정되지 않으며, 상기 제2전극(172)으로는 카본나노튜브(Carbon Nano Tube) 및 그래핀(graphene)등이 사용될 수도 있다. 또한, 상기 제2 전극(172) 상에는 상기 제2 전극(172)의 저항을 낮추기 위하여, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등의 투과율이 높은 물질이 추가적으로 증착될 수 있다. 상기 제2전극(172)은 상기 격벽(180)과 접촉하는 상기 보조전극(153)의 접촉영역의 주변부의 일부 영역에는 형성되지 않을 수 있다. 또한, 상기 제2 전극(172)은 역 테이퍼 형상을 가지는 상기 격벽(180)의 상면에 형성될 수 있다. 이는 일 실시예에 불과하고, 상기 제2 전극(172)은 상기 격벽(180)의 측면까지 덮으며 형성될 수 있다..
상기 유기발광다이오드(170)는 상기한 바와 같이, 제1 전극(171), 유기발광층(175), 제2 전극(172)을 포함하며, 각 서브-픽셀들에 형성되어 상기 구동 트랜지스터(Tdr)에 의해 발광된다.
또한, 도면에 도시되지는 않았으나, 밀봉부는 상기 유기발광 다이오드(170)와 상기 구동 트랜지스터(Tdr)를 포함하는 상기 기판(110) 상부에 형성될 수 있다. 상기 밀봉부는 외부의 충격으로부터 상기 유기발광 다이오드(170) 및 상기 구동 트랜지스터(Tdr)의 소자들을 보호하고, 수분 침투를 방지하는 역할을 한다.
본 발명은 박막 트랜지스터(TFT)의 경우, 탑 게이트(Top Gate), 바텀 게이트(Bottom Gate) 방식 모두에 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 표시패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
171 : 제1전극 153 : 보조전극
161 : 제1 오버코팅 층 165 : 제2 오버코팅 층

Claims (15)

  1. 구동 트랜지스터와 전원전극 상에 위치한, 제1 컨택 홀(contact hole) 및 제2 컨택 홀을 구비한 제1 오버코팅 층(overcoating layer);
    상기 제1 오버코팅 층 상에 있으며, 상기 제1 컨택 홀을 통하여 상기 전원전극에 연결된 연결전극;
    상기 제1 오버코팅 층 상에 있으며, 상기 제2 컨택 홀을 통하여 상기 구동 트랜지스터에 연결된 제1 전극;
    상기 제1 오버코팅 층 상에 있으며, 상기 제1 컨택 홀 및 상기 제2 컨택 홀은 덮고, 상기 제1 전극의 일부를 덮지 않는 제2 오버코팅 층; 및
    상기 제2 오버코팅 층 상에 위치하고, 상기 연결전극과 연결된 보조전극을 포함하는 유기발광 표시장치.
  2. 제 1 항에 있어서,
    상기 연결전극은, 상기 제1 전극과 동일층 상에 있고 상기 제1 전극과 동일한 물질로 이루어진 유기발광 표시장치.
  3. 제 1 항에 있어서,
    상기 제2 오버코팅 층은 서로 인접한 두 개의 서브-픽셀(sub-pixel)들 사이를 구분하는 유기발광 표시장치.
  4. 제 1 항에 있어서,
    상기 제2 오버코팅 층은 제3 콘택 홀을 구비하고,
    상기 보조전극은 상기 제3 콘택 홀을 통해 상기 연결전극과 연결된 유기발광 표시장치.
  5. 제 1 항에 있어서,
    상기 제1 전극 중 상기 제2 오버코팅 층에 의해 덮이지 않은 부분 위에 위치한 유기발광층; 및
    상기 유기발광층 위에 있고, 상기 보조전극과 전기적으로 연결된 제2 전극을 더 포함하는 유기발광 표시장치.
  6. 제 5 항에 있어서,
    상기 보조전극 상면에 접촉하면서 위치한, 격벽을 더 포함하고,
    상기 보조전극과 상기 격벽이 접촉한 영역 주변에는 상기 유기발광층이 위치하지 않는 유기발광 표시장치.
  7. 제 5 항에 있어서,
    상기 제1 전극은 애노드이고 상기 제2 전극은 캐소드이며,
    상기 유기발광층으로부터 출사되는 빛의 방향은, 상기 애노드에서 상기 캐소드 방향인 유기발광 표시장치.
  8. 구동 트랜지스터 및 전원전극 상에 제1 평탄막을 형성하는 단계;
    상기 제1 평탄막 상에, 상기 구동 트랜지스터와 연결되는 제 1전극 및 상기 전원전극과 연결되는 연결전극을 형성하는 단계;
    상기 제1 전극 및 상기 연결전극을 덮는 제2 평탄막을 형성하는 단계;
    상기 제2 평탄막 상에 상기 연결전극과 연결되는 보조전극을 형성하는 단계; 및
    상기 제1 전극의 적어도 일부가 노출되도록 상기 제2 평탄막의 특정 영역을 식각(etching)하는 단계를 포함하는 유기발광 표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 보조전극을 형성하는 단계는,
    상기 제2 평탄막 상에 전극물질을 증착하는 단계;
    상기 전극물질 상에 감광성 수지(photo resist)를 도포하는 단계;
    상기 도포된 감광성 수지 중 상기 특정 영역에 있는 감광성 수지에 빛을 조사한 후, 상기 특정 영역에 있는 감광성 수지를 제거하는 단계; 및
    상기 특정 영역에 있는 감광성 수지를 제거함으로 인하여 노출된 전극물질을 식각(etching)하는 단계를 포함하는 유기발광 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제2 평탄막의 상기 특정 영역을 식각하는 단계는,
    상기 제2 평탄막의 상기 특정 영역을 건식 식각(dry etching)하는 단계를 포함하고,
    상기 특정 영역은 상기 제2 평탄막의 상부에 상기 보조전극이 형성되지 않는 부분이며,
    상기 건식 식각 단계에서, 상기 보조전극 상의 감광성 수지에 의해 상기 보조전극은 식각되지 않는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
  11. 제 8 항에 있어서,
    상기 보조전극 상에 격벽을 형성하는 단계;
    상기 노출된 제1 전극 상에 유기발광층을 형성하는 단계;
    상기 유기발광층 상에
    상기 보조전극과 연결되도록 제2 전극을 형성하는 단계를 더 포함하는 유기발광 표시장치의 제조방법.
  12. 제1 오버코팅 층;
    상기 제1 오버코팅 층 상에 위치한 제2 오버코팅 층; 및
    상기 제1 오버코팅 층 상에 위치한 애노드를 포함하며,
    상기 애노드는, 상기 애노드가 위치한 상기 제1 오버코팅 층과 다른 상기 제2 오버코팅 층 상에 위치한 보조전극과 상기 제2 오버코팅 층을 사이에 두고 적어도 일부가 서로 중첩(overlap)된 상부 발광 방식(top emission type)의 유기발광 표시패널.
  13. 제 12 항에 있어서,
    상기 애노드는, 상기 보조전극과 상기 애노드가 동일한 오버코팅 층 상에 위치할 때 보다 개구폭이 더 넓은 유기발광 표시패널.
  14. 제 12 항에 있어서,
    상기 애노드 상에 위치하는 유기발광층을 더 포함하고,
    상기 유기발광층은, 상기 제2 오버코팅 층 및 상기 보조전극과 중첩되지 않는 유기발광 표시패널.
  15. 제 14 항에 있어서,
    상기 유기발광층 상에 위치하고, 상기 보조전극과 연결되는 캐소드를 더 포함하고,
    상기 캐소드는, 상기 애노드 및 상기 보조전극과 중첩되는 유기발광 표시패널.
KR1020150109224A 2014-09-11 2015-07-31 유기발광 표시장치 및 그의 제조방법 KR102609229B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/850,572 US10032843B2 (en) 2014-09-11 2015-09-10 Organic light emitting display device and method of manufacturing the same
CN201510574112.2A CN105470279B (zh) 2014-09-11 2015-09-10 有机发光显示装置及其制造方法
EP15184812.4A EP2996151B1 (en) 2014-09-11 2015-09-11 Organic light emitting display device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140119964 2014-09-11
KR20140119964 2014-09-11

Publications (2)

Publication Number Publication Date
KR20160031406A true KR20160031406A (ko) 2016-03-22
KR102609229B1 KR102609229B1 (ko) 2023-12-05

Family

ID=55644852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109224A KR102609229B1 (ko) 2014-09-11 2015-07-31 유기발광 표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102609229B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076618A (ko) * 2017-12-22 2019-07-02 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR20190080055A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20190081213A (ko) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Oled 표시장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050034427A (ko) * 2003-10-09 2005-04-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100683406B1 (ko) * 2006-02-20 2007-02-22 삼성전자주식회사 표시장치와 그 제조방법
KR20070054799A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR100738233B1 (ko) * 2006-03-30 2007-07-12 엘지전자 주식회사 전계발광표시장치 및 그 제조방법
JP2007234572A (ja) * 2006-01-31 2007-09-13 Kyocera Corp El装置
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機el表示装置
KR20080100768A (ko) * 2007-05-14 2008-11-19 소니 가부시끼가이샤 유기 일렉트로루미네센스 표시 장치
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP2010277864A (ja) * 2009-05-29 2010-12-09 Kyocera Corp 積層基板および発光素子の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050034427A (ko) * 2003-10-09 2005-04-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR20070054799A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 디스플레이장치 및 그 제조방법
JP2007234572A (ja) * 2006-01-31 2007-09-13 Kyocera Corp El装置
KR100683406B1 (ko) * 2006-02-20 2007-02-22 삼성전자주식회사 표시장치와 그 제조방법
KR100738233B1 (ko) * 2006-03-30 2007-07-12 엘지전자 주식회사 전계발광표시장치 및 그 제조방법
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機el表示装置
KR20080100768A (ko) * 2007-05-14 2008-11-19 소니 가부시끼가이샤 유기 일렉트로루미네센스 표시 장치
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP2010277864A (ja) * 2009-05-29 2010-12-09 Kyocera Corp 積層基板および発光素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076618A (ko) * 2017-12-22 2019-07-02 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR20190080055A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20190081213A (ko) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Oled 표시장치

Also Published As

Publication number Publication date
KR102609229B1 (ko) 2023-12-05

Similar Documents

Publication Publication Date Title
CN105470279B (zh) 有机发光显示装置及其制造方法
US10431768B2 (en) Organic light-emitting display device including auxiliary electrode
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
EP2998997B1 (en) Organic light emitting display device and method of manufacturing the same
EP2939291B1 (en) Organic light emitting display device
US10572057B2 (en) Organic light emitting display with touch sensor
EP3125294B1 (en) Organic light emitting display device
KR102374833B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102227455B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102650509B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
US20090066236A1 (en) Organic light-emitting display device and method of manufacturing the same
US20100110048A1 (en) Dual panel type organic electroluminescent display device and method of fabricating the same
CN106997893B (zh) 有机发光显示装置及其制造方法
KR102609226B1 (ko) 유기발광 표시장치 및 그의 제조방법
KR20160080042A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20210084869A (ko) 표시 장치
KR102609229B1 (ko) 유기발광 표시장치 및 그의 제조방법
KR20210045658A (ko) 발광 표시 장치 및 그 제조 방법
KR102097303B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101992914B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160008023A (ko) 유기전계발광 표시장치 및 그 제조 방법
KR20160076295A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR20170015830A (ko) 투명표시장치 및 이의 제조방법
CN117320512A (zh) 发光显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant