KR20160016190A - 가변 펄스를 이용하는 벅 변환기 - Google Patents

가변 펄스를 이용하는 벅 변환기 Download PDF

Info

Publication number
KR20160016190A
KR20160016190A KR1020140099803A KR20140099803A KR20160016190A KR 20160016190 A KR20160016190 A KR 20160016190A KR 1020140099803 A KR1020140099803 A KR 1020140099803A KR 20140099803 A KR20140099803 A KR 20140099803A KR 20160016190 A KR20160016190 A KR 20160016190A
Authority
KR
South Korea
Prior art keywords
voltage
current
output voltage
difference
pulse
Prior art date
Application number
KR1020140099803A
Other languages
English (en)
Inventor
남현석
금동진
고유석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140099803A priority Critical patent/KR20160016190A/ko
Priority to US14/615,991 priority patent/US20160036327A1/en
Publication of KR20160016190A publication Critical patent/KR20160016190A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 일 실시 예에 따른 벅 변환기는, 외부로부터의 공급 전압을 내부용 전압으로 변환시키는 스위칭부 및 상기 공급 전압과 상기 내부용 전압인 출력 전압과의 차이를 감지하여 감지된 결과에 따라 상기 스위칭부의 구동 시간을 가변적으로 제어하는 펄스 제어부를 포함한다.

Description

가변 펄스를 이용하는 벅 변환기{BUCK CONVERTER FOR USING VARIABLE PULSE}
벅 변환기에 관한 것으로, 특히, 가변 펄스를 이용하는 벅 변환기에 관한 것이다.
일반적으로 이동통신 단말기나 PDA(Personal Digital Assistant)와 같은 모바일 기기(mobile device)들에는 외부 전원으로부터 내부 전원으로 변환하여 공급하는 DC-DC 변환기가 장착된다. 이러한 DC-DC 변환기의 예로서 벅 변환기(Buck Converter)가 있다.
앞서 말한 모바일 장치에서의 배터리 및 전력 관리는 매우 중요하다. 모바일 장치의 대부분의 시간은 대기 모드(standby mode)로서 유지하게 되는데, 전력 소모는 대기 모드에서도 지속되기 때문에, 대기 모드에서의 전력 손실을 줄이는 것이 중요하다.
따라서, 대기 모드에서의 벅 변환기의 전력을 크게 감소시키는 것이 높은 전력 효율을 확보하는 한편, 모바일 기기에 대한 사용자 시간을 증가시킬 수 있다.
본 발명의 목적은 설계 및 구성이 간단하면서도 안정적으로 동작하는 벅 변환기에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 실시 예에 따른 벅 변환기는, 외부로부터의 공급 전압을 내부용 전압으로 변환시키는 스위칭부 및 상기 공급 전압과 상기 내부용 전압인 출력 전압과의 차이를 감지하여 감지된 결과에 따라 상기 스위칭부의 구동 시간을 가변적으로 제어하는 펄스 제어부를 포함한다.
상기 펄스 제어부는, 상기 공급 전압과 상기 출력 전압의 차가 커지면 상기 스위칭부의 구동 시간을 감소시키고, 상기 공급 전압과 상기 출력 전압의 차가 작아지면 상기 스위칭부의 구동 시간을 증가시키도록 제어한다.
실시예로서, 상기 펄스 제어부는, 상기 공급 전압과 상기 출력 전압의 차를 감지하여 전류를 생성하는 커런트 생성부, 상기 커런트 생성부로부터의 전류를 이용해 소정 기울기를 갖는 램프 전압을 생성하는 램프 전압 생성부 및 상기 램프 전압이 소정 전압보다 높은지 여부를 판단하여 가변 펄스 신호를 제공하는 전압 비교부를 포함한다.
실시예로서, 상기 커런트 생성부는 상기 공급 전압과 상기 출력 전압의 차이에 비례하는 전류를 생성한다.
실시예로서, 상기 전압 비교부는 상기 공급 전압과 상기 출력 전압의 차이가 클 때, 상기 공급 전압과 상기 출력 전압의 차이가 작을 때보다 상대적으로 더 짧은 하이 구간을 갖는 상기 가변 펄스 신호를 제공한다.
본 발명의 다른 실시예로서 벅 변환기는, 풀업 소자 및 풀 다운 소자를 포함하는 스위칭부, 상기 스위칭부에 제어되며, 인덕터 및 커패시터에 의해 소정 기울기를 갖고 증감을 반복하는 리플 형태의 출력 전압을 생성하는 리플 전압 생성부, 상기 출력 전압을 기준 전압과 비교하는 비교부, 상기 비교부의 결과를 수신하고, 공급 전압과 상기 출력 전압간의 차이에 따라 펄스 구간이 가변되는 가변 펄스 신호를 생성하는 펄스 제어부 및 상기 비교부 및 상기 펄스 제어부의 신호 중 어느 하나를 선택하여 상기 스위칭부에 제공되도록 제어하는 펄스 선택부를 포함한다.
실시예로서, 상기 펄스 제어부는, 상기 공급 전압과 상기 출력 전압의 차에 따라 상기 가변 펄스 신호를 이용하여 상기 스위칭부의 상기 풀업 소자의 턴온 시간을 제어한다.
상기 펄스 제어부는 상기 공급 전압과 상기 출력 전압의 차를 감지하여 전류를 생성하는 커런트 생성부, 상기 커런트 생성부로부터의 전류를 이용해 소정 기울기를 갖는 램프 전압을 생성하는 램프 전압 생성부 및 상기 램프 전압이 소정 전압보다 높은지 여부를 판단하여 가변 펄스 신호를 제공하는 전압 비교부를 포함한다.
실시예로서, 상기 커런트 생성부는 상기 공급 전압과 상기 출력 전압의 차이에 비례하는 전류를 생성한다.
실시예로서, 상기 램프 전압 생성부는 커패시터 및 커런트 미러 구조로 연결된 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터를 통해 전류가 흐를 때, 상기 커패시터에 충방전되는 전압을 이용하여 소정 기울기를 갖는 상기 램프 전압을 생성한다.
본 발명의 실시 예에 따른 벅 변환기는, 공급 전압과 출력 전압간의 차이에 응답하여 생성된 전류에 따라 대응되는 가변 펄스를 생성함으로써, 출력 전압을 안정적으로 제공할 수 있다.
도 1은 일반적인 벅 변환기의 회로도,
도 2a 및 도 2b는 대기 모드에서의 시간에 따른 출력 전압(Vo)의 특성, 시간에 따른 인덕터 전류(I)의 특성을 나타낸 그래프,
도 3은 본 발명의 일 실시예에 따른 벅 변환기의 회로도,
도 4는 도 3에 따른 펄스 제어부의 회로도,
도 5는 이러한 상보 클럭 신호(φ, φb)와 비교부의 출력 신호의 관계를 나타낸 타이밍도,
도 6a는 시간(t)에 따른 신호들의 관계를 나타낸 타이밍도,
도 6b는 시간(t)에 따른 인덕터(L)를 흐르는 전류를 나타낸 타이밍도,
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 대기 모드에서의 시간에 따라 변하는 출력 전압(Vo)의 특성, 시간에 따라 변하는 인덕터 전류(I)의 특성을 나타낸 그래프,
도 8a는 본 발명의 일 실시예에 따른 벅 변환기를 채용한 메모리 시스템을 나타낸 블록도,
도 8b를 참조하면, 본 발명의 다른 실시예에 따른 벅 변환기를 채용한 메모리 시스템을 나타낸 블록도,
도 8c는 본 발명의 또 다른 실시예에 따른 벅 변환기를 채용한 모바일 디바이스의 간략한 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
도 1은 일반적인 벅 변환기(1)의 회로도이다.
모바일 장치에서는 저항 성분의 개입이 최소화된 DC-DC(직류-직류) 변환기가 필요하다. 저항에 의한 전압 강하 방식을 사용하는 경우에는 전력 소모가 필연적으로 증가하게 된다. 따라서, 전력 소모를 최소화하면서도 타겟 레벨(target level)의 전압을 용이하게 얻을 수 있는 인덕터를 사용하는 벅 변환기(Buck converter)가 직류-직류 변환기로 많이 사용된다.
벅 변환기는, 다양한 방식의 컨버터 중 하나로서, 히스테리시스(hysteresis) 방식으로 비교하는 히스테리틱(hysteretic) 비교기를 채용하는 컨버터이다.
도 1을 참조하면, 벅 변환기(1)는 메인 드라이버(10), 스위칭부(20), 리플 전압 생성부(30), 저항부(40) 및 비교부(50)를 포함한다.
벅 변환기(1)는 리플 전압 생성부(30)에서 생성된 리플 전압의 크기 및 기 설정된 기준 전압의 크기와의 비교 결과에 따라 일정한 출력 전압을 제공할 수 있다.
메인 드라이버(10)는 스위칭부(20)를 제어하는 구동력(drivability)이 큰 드라이버일 수 있다.
스위칭부(20)는 인버터 구조로 연결된 PMOS 트랜지스터(PM) 및 NMOS 트랜지스터(NM)를 포함한다.
리플 전압 생성부(30)는 인덕터(미도시)를 포함하여 일정한 기울기를 갖는 리플 전압을 생성한다.
저항부(40)는 제 1 저항(R1) 및 제 2 저항(R2)을 포함하며, 노드 b를 기준으로 제 1 저항(R1) 및 제 2 저항(R2)이 양단으로 배치된다. 여기서, 제 1 저항(R1) 및 제 2 저항(R2)은 실질적으로 동등한 크기를 가진다. 따라서 노드 b의 전압, 피드백 전압(FB)은 노드 a, 즉 출력 전압(Vo)의 1/2수준일 수 있다.
비교부(50)는 기준 전압(VREF)과 노드 b의 전압을 피드백 수신하여 비교한다. 전술한 바와 같이, 비교부(50)는 히스테리시스 비교기를 포함한다.
한편, 커패시터(Ca)는 리플 전압 생성부(30)로부터의 리플 전압을 차지(charge)할 수 있고, 커패시터(CL)는 출력 로드(output load)를 나타낸다.
도 1을 참조하여, 일반적인 벅 변환기(1)를 설명하면, PMOS 트랜지스터(PM)가 턴 온 되는 동안 배터리 전압(VBAT)을 통해 출력 전압(Vo)으로 공급될 수 있다. 이 때, 리플 전압 생성부(30)로부터의 인덕터 전류는 소정 기울기를 갖고 증가한다. PMOS 트랜지스터(PM)가 턴 오프 되면 NMOS 트랜지스터(NM)가 턴온 되어 접지 전원(VSS)을 통해 전력이 공급된다. 이 때, 리플 전압 생성부(30)로부터의 인덕터 전류는 소정 기울기를 갖고 감소한다.
즉, 노드 b의 전압이 기준 전압(VREF)보다 커지면, 비교부(50)에 의해 하이 레벨(high level)의 신호가 제공되어, NMOS 트랜지스터(NM)를 턴온시킬 수 있다. NMOS 트랜지스터(NM)가 턴온 되는 동안 리플 전압 생성부(30)의 인덕터 전류는 소정 기울기로 감소하게 되고, 노드 a의 전압은 감소될 수 있다. 그리하여, 노드 b의 전압이 점차 감소되다가 기준 전압(VREF)보다 작아지면, 비교부(50)에 의해 로우 레벨의 신호가 제공되어, PMOS 트랜지스터(PM)를 턴온시킬 수 있다. 이러한 피드백 루프를 통해 소정 기울기로 감소하고 증가하는 인덕터 전류로부터 리플 전압을 생성하고, 이를 이용해 원하는 타겟 레벨을 갖는 출력 전압(Vo)으로 제공할 수 있다.
즉, 노드 b의 전압이 기준 전압(VREF)보다 커지면 출력 전압(Vo)이 타겟 전압보다 상승된 것을 감지하여 NMOS 트랜지스터(NM)를 턴온시킴으로써 전압을 낮추려고 한다. 반대로, 노드 b의 전압이 기준 전압(VREF)보다 낮아지면 출력 전압(Vo)이 타겟 전압보다 하강된 것을 감지하여 PMOS 트랜지스터(PM)를 턴온시킴으로써 전압을 상승시키려고 한다.
하지만, 대기 모드(standby mode)로 진입하면(entry), 출력부에 연결된 부하에서 적은 전류를 사용하게 되는데 반해, 입력 전압은 외부 상황에 따라 변화가 있을 수 있다. 이 때, 비교부(50)는 작은 전압의 변화를 고속으로 감지하여 스위칭부(20)를 빈번히 구동시키려 하기 때문에 결과적으로 과도한 스위칭 전류가 발생될 수 있다.
이는 리플 전압 생성부(30)의 특유(unique) 동작으로 기인한 것으로서, 벅 변환기(1)는 공급 전압인 배터리 전압(VBAT),출력 전압(Vo), 인덕터, 커패시터등의 크기에 영향을 받도록 구성된다. 그리하여, PMOS 트랜지스터(PM) 및 NMOS 트랜지스터(NM)가 턴온 되는 한 주기동안 인덕터를 통해 출력 노드에 공급되는 전력이 작을 경우, 커패시터에 충분히 충전되기 전에 비교부(50)가 동작하기 때문에 불안정한 동작에 기인하여 리플 전압을 계속 발생시킬 수 밖에 없다. 따라서, 대기 모드임에도 불구하고 과도한 멀티 스위칭이 발생되고 스위칭 전류 손실이 발생될 수 있다. 다시 말해, 종래의 벅 변환기(1)는 공급 전압과 출력 전압의 변화에 따라 시스템에 일정한 전력 공급이 어려울 수 있다.
도 2a 및 도 2b는 대기 모드에서의 시간에 따른 출력 전압(Vo)의 특성, 시간에 따른 인덕터 전류(I)의 특성을 나타낸 그래프이다.
도 2a를 참조하면, X축은 시간을 나타내고, Y축은 전압을 나타낸다.
도 2a를 참조하면, 대기 모드에서 출력 전압(Vo)은 PMOS 트랜지스터(PM)가 턴온 되는 동안(TPON)전압 상태가 불안정하다. V는 리플 전압의 크기를 나타낸다.
도 2b를 참조하면, X축은 시간을 나타내고 Y축은 전류를 나타낸다.
도 2b를 참조하면, 대기 모드에서 인덕터 전류, 또는 리플 전류는 상당히 과도하게 멀티 스위칭을 하며 큰 전류를 발생시킴을 알 수 있다.
이와 같이, 일반적인 리플 주입 방식(ripple injection mode)의 벅 변환기를 사용하면, 대기 모드에서는 작은 전압의 변화를 고속으로 감지하고 비교함으로써 빈번한 스위칭을 유도한다. 이로써, 스위칭부(20)에서 스위칭을 과도하게 하여 전력 손실이 발생할 수 있다. 이는 모바일 기기의 전력 관리 및 배터리 효율 측면에서 불리하며, 사용자의 모바일 사용 시간을 단축시키는 결과를 초래할 수 있다.
도 3은 본 발명의 일 실시예에 따른 벅 변환기(100)의 회로도이다.
여기서는, 다양한 벅 변환기 중에서도 본 발명의 일 실시예에서는 리플 주입(ripple injection) 방식의 히스테리틱 벅 변환기(hysteretic buck converter)에 대해서 설명하기로 한다. 벅 변환기는 높은 직류 전압을 그보다 낮은 직류 전압으로 변환하는 전원 회로이다. 저항에 비하여 상대적으로 전력 소모가 적은 인덕터를 사용하는 벅 변환기는 높은 에너지 효율을 제공할 수 있다. 특히, 히스테리시스 비교기(Hysteresis Comparator)를 사용하여 풀업-풀다운 스위치를 제어하는 히스테리시스 벅 변환기(또는Hysteretic Buck Converter)는 특정 대역폭(bandwidth)의 기준 전압(VREF)을 사용한다. 따라서, 히스테리시스 벅 변환기는 고속의 과도 응답과 안정성이라는 장점을 구비하고 있다.
도 3을 참조하면, 벅 변환기(100)는 메인 드라이버부(110), 스위칭부(120), 리플 전압 생성부(130), 저항부(140), 비교부(150), 펄스 제어부(160) 및 펄스 선택부(170)를 포함한다.
우선, 메인 드라이버부(110)는 제 1 드라이버(112) 및 제 2 드라이버(114)를 포함한다. 메인 드라이버부(110)는 스위칭부(120)의 구동을 제어하여 스위칭부(120)의 구동력을 향상시킬 수 있다.
제 1 드라이버(112)는 스위칭부(120)의 PMOS 트랜지스터(P1)를 제어하는 큰 사이즈의 드라이버일 수 있다. 제 2 드라이버(114)는 스위칭부(120)의 NMOS 트랜지스터(N1)를 제어하는 큰 사이즈의 드라이버일 수 있다.
스위칭부(120)는 메인 드라이버부(110)에 제어되고 펄스 선택부(170)로부터의 전압을 펄스 온 타임(pulse on time) 동안 노드 a에 제공한다.
스위칭부(120)는 인버터 구조로 연결된 PMOS 트랜지스터(P1)과 NMOS 트랜지스터(N1)을 포함한다.
PMOS 트랜지스터(P1)는 제 1 드라이버(112)에 제어되어 배터리 전력(VBAT)을 출력 노드 a에 제공한다. NMOS 트랜지스터(N1)는 제 2 드라이버(114)에 제어되어 접지 전압을 출력 노드 a에 제공한다. 각각의 PMOS 트랜지스터(P1)를 풀-업(pull-up) 스위치, NMOS 트랜지스터(N1)를 풀-다운(pull-down) 스위치로서 이해할 수 있다.
리플 전압 생성부(130)는 인덕터(L) 제 1 및 제 2 저항(R1, R2), 제 1 커패시터(C1), 제2 커패시터(C2)를 포함한다.
여기서는, 인덕터(L)와 제 2 커패시터(C2)의 구성으로 LC 필터, 즉 저역 통과 필터(Low Pass Filter)를 달성할 수 있다.
제 1 저항(R1)은 인덕터(L)의 내부 저항으로서 모델링한 것으로서 인덕터(L)에 전류가 흐를 때 생기는 저항을 의미한다.
제 2 저항(R2) 및 제 1 커패시터(C1)는 인덕터(L)의 양단 간의 전압을 감지하며, 인덕터(L) 커런트의 최저 최고 한계 설정 레벨과 관련될 수 있다.
제 2 커패시터(C2)는 인덕터(L) 제 1 및 제 2 저항(R1, R2), 제 1 커패시터(C1)에 의해 생성된 전압을 차지(charge)한다.
리플 전압 생성부(130)는 스위칭부(120)의 출력 전압에 영향을 받아, PMOS 트랜지스터(P1)가 턴온 될 때는 배터리 전압(VBAT)을 공급받아 인덕터(L)를 흐르는 전류가 증가되면서 전압 상승을 유발하여 소정 기울기를 가지며 상승하는 전압을 나타낼 수 있다.
반면, NMOS 트랜지스터(N1)가 턴온될 때는 접지 전압을 공급받아 인덕터(L)를 흐르는 순방향 전류가 감소되어 전류가 많아져 전압 하강을 유발하여 소정 기울기를 가지며 하강하는 전압을 나타낼 수 있다. 이로써, 리플 전압 생성부(130)는 삼각파 형태의 리플 전압을 제공할 수 있다.
저항부(140)는 제 3 및 제 4 저항(R3, R4)을 포함한다.
저항부(140)는 노드 d의 양단에 시리즈로 연결된 제 3 및 제 4 저항(R3, R4)을 포함한다. 제 3 및 제 4 저항(R3, R4)은 실질적으로 동등한 크기의 저항을 갖는 것으로 예시하며, 따라서 출력 전압(Vo)을 1/2 분배하여 비교부(150)에 제공한다.
비교부(150)는 기준 전압(VREF)과 피드백 전압(VFB)을 수신하여 서로 비교한다.
피드백 전압(VFB)은 노드 d의 전압으로서, 실질적으로 출력 전압(Vo)과 관련된 전압이다. 따라서, 비교부(150)는 출력 전압, 즉 타겟 전압의 크기가 일정 수준(기준 전압)보다 높은지 낮은지를 비교하여 비교 결과를 제공할 수 있다.
펄스 제어부(160)는 배터리 전압(VBAT),출력 전압(Vo) 및 비교부(150)의 결과에 제어되며, 배터리 전압(VBAT)과 출력 전압(Vo)의 차이에 비례하여 적응적으로(adaptive) 가변되는 펄스를 생성하여 제어 전압 신호(VON)로 제공할 수 있다. 이러한 펄스 제어부(160)는 이후의 도면을 참조하여 후술하기로 한다.
펄스 선택부(170)는 비교부(150)로부터의 신호 및 펄스 제어부(160)의 신호 중 펄스 폭이 큰 신호를 선택적으로 제공할 수 있다.
즉, 펄스 선택부(170)는 소정 펄스폭 이상의 펄스 신호를 메인 드라이버부(110)에 제공함으로써, 본 발명의 일 실시예에 따른 벅 변환기(100)가 대기 상태에서, 미세 전압의 변화에도 큰 전류가 발생되는 것을 방지할 수 있다.
다시 도 3을 참조하여, 본 발명의 일 실시예에 따른 벅 변환기(100)의 동작을 자세히 설명하기로 한다.
PMOS 트랜지스터(P1)가 턴 온 되는 동안 공급 전압인 배터리 전압(VBAT)을 통해 전력이 공급된다. 이 때, 리플 전압 생성부(130)의 인덕터(L)에 의해 전류가 소정의 기울기를 갖고 증가한다. 이 전압이 노드 b를 통해 노드 d에 전달된다. 노드 d의 전압은 저항 R3, R4에 의해 노드 b의 1/2 전압이다. 이러한 전압이 비교부(150)에 제공되고, 비교부(150)는 기준 전압(VREF)과 비교 한다. 비교부(150)는 비교 전압(VREF)과 비교하여 노드 c의 전압이 더 크면, 하이(high) 레벨을 출력한다. 반면, 비교부(150)는 노드 c의 전압이 비교 전압(VREF)보다 작으면 로우(low) 레벨을 출력한다. 비교부(150)의 비교 결과에 따라 하이 구간을 갖는 소정의 펄스 신호가 발생될 수 있다.
한편, 펄스 제어부(160)는 노드 e의 전압, 배터리 전압(VBAT) 및 출력 전압(Vo)을 피드백 수신하여 소정의 하이 구간을 갖는 (비교부(150)의 출력과는 별도로) 펄스 신호를 출력한다.
일반적으로, 노말 모드에서 비교부(150)로부터 출력되는 신호는 소정의 활성화 구간을 갖는 펄스 신호로서 출력된다. 하지만, 대기 모드로 전환될 때, 신호의 작은 변화에도 미세하게 리플 전압이 생성되는 벅 변환기(100)의 구조 때문에 고속 동작하는 비교부(150)에서는 계속 비교 결과를 출력하려고 하기 때문에 스위칭부(120)가 빈번하게 구동되면서 타겟 레벨까지 도달하는데 잡음과 같은 복수의 작은 리플들을 포함해야 했다. 특히, 대기 모드에서는 충분히 커패시터(C2)에 충전되기 전, 작은 전압으로 비교한 결과를 출력하기 때문에 아주 짧은 펄스 신호를 출력할 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 펄스 제어부(160)로부터의 가변 펄스 신호(VON)를 출력하고, 펄스 선택부(170)에서 이 신호를 선택하도록 제어함으로써 대기 모드에서도 안정적인 펄스 신호를 제공할 수 있도록 한다.
이러한 펄스 제어부(160)에 대해서 도 4에서 자세히 설명하기로 한다.
펄스 선택부(170)는 노드 e의 신호 및 펄스 제어부(160)로부터의 가변 펄스 신호(VON)를 메인 드라이버(110)에 선택적으로 제공할 수 있다.
도 4는 도 3에 따른 펄스 제어부(160)의 회로도이다.
도 4를 참조하면, 펄스 제어부(160)는 커런트 생성부(162), 램프 전압 생성부(164) 및 전압 비교부(166)를 포함한다.
펄스 제어부(160)는 공급 전압인 배터리 전압(VBAT) 및 출력 전압(Vo)의 변화에 따라 전류를 발생시키고 이 전류를 이용해 소정 듀티비(duty ratio)를 갖는 펄스 신호를 제공할 수 있다.
우선, 커런트 생성부(162)는 출력 전압(Vo)을 수신하여 공급 전압(VBAT)과 출력 전압(Vo)의 차이에 비례하는 전류를 발생시킨다.
커런트 생성부(162)는 제 1 정전류원(IB1), 제 1 NMOS 트랜지스터(N1) 및 제 2 NMOS 트랜지스터(N2)를 포함한다.
제 1 NMOS 트랜지스터(N1) 및 제 1 PMOS 트랜지스터(P1)는 소스 팔로워(source follower) 구조로서 구성될 수 있다. 그리하여, 제 1 NMOS 트랜지스터(N1)의 게이트는 공급 전압(Vo)을, 드레인은 배터리 전압(VBAT)을, 소스는 노드 a에 연결된다. 제 1 PMOS 트랜지스터(P1)의 게이트는 노드 a에, 소스는 배터리 전압(VBAT)을, 드레인은 노드 b에 연결된다. 또한, 제 1 NMOS 트랜지스터(N1)의 소스 단자에는 정전류원(IB1)이 연결된다. 제 1 PMOS 트랜지스터(P1)의 소스 단자와 배터리 전압(VBAT)사이에 제 1 저항(R1)을 더 포함할 수 있다.
램프 전압 생성부(164)는 제 2 및 제 3 NMOS 트랜지스터(N2, N3), 제 1 커패시터(C1), 제 1 스위치(SW1), 제 2 스위치(SW2)를 포함한다.
제 2 및 제 3 NMOS 트랜지스터(N2, N3)는 노드 b를 공통 접속하며 커런트 미러 구조로 연결된다. 제 3 NMOS 트랜지스터(N3)의 드레인 단자는 제 1 스위치(SW)와 연결된다. 제 1 스위치(SW1)와 배터리 전압(VBAT) 사이에 제 1 커패시터(C1)가 구비된다. 한편, 제 1 스위치(SW1)의 일측 단자인 노드 c와 제 2 스위치(SW2)의 일측 단자인 노드 d가 연결된다. 제 1 및 제 2 스위치(SW1, SW2)는 서로 분로 연결(shunt connection)된다.
전압 비교부(166)는 제 2 PMOS 트랜지스터(P2), 인버터(IV) 및 제 2 정전류원(IB2)를 포함한다.
제 2 PMOS 트랜지스터(P2)의 게이트는 노드 d에, 소스는 배터리 전압(VBAT)에, 드레인은 노드 e에 연결된다. 인버터(IV)는 노드 e의 신호를 반전시켜 가변 펄스 신호(VON)로서 출력한다. 노드 e와 접지 전압 사이에 제 2 정전류원(IB2)가 포함될 수 있다.
각 구성부의 기능을 자세히 설명하면서, 펄스 제어부(160)의 동작을 설명하기로 한다.
출력 전압(Vo)을 피드백 수신하여 제 1 NMOS 트랜지스터(N1)가 턴온 된다. 즉, 적절한 게이트 전압을 인가하여 NMOS 트랜지스터가 도통 상태가 되면, 드레인으로부터 제 1 정전류원(IB1)으로 일정한 전류가 흐르게 되며, 노드 a에는 일정 전압이 걸릴 수 있다. 이 때, NMOS 트랜지스터(N1)의 포화 영역에서 의 물성(physical characteristic)에 의해, 노드 a의 전압, V1은 입력 전압에서 트랜지스터의 문턱 전압만큼 감소된 접압이 걸릴 수 있다.
[수식 1]
V1= Vo- Vthn
(V1은 노드 a의 전압, Vo 게이트 인가 전압, Vthn은 NMOS 트랜지스터의 문턱 전압)
즉, 수식 1과 같이, 노드 a의 전압, V1은 출력 전압(Vo)에서 소정의 게이트 턴온 시 필요한 문턱 전압만큼 감소된 전압이 출력된다.
한편, 노드 a의 전압으로 턴온 되는 제 1 PMOS 트랜지스터(P1)를 살펴보면, 소스 팔로워 구조이므로, 노드 a의 전압, V1에 따라 제 1 PMOS 트랜지스터(P1)의 턴온 여부가 결정된다.
다 아는 바와 같이, PMOS 트랜지스터의 물성에 따라, PMOS 트랜지스터의 소스 단자의 전압은 입력 전압에 문턱 전압을 더한 값으로 나타낼 수 있다. 따라서, 제 1 PMOS 트랜지스터(P1)의 소스 단자 전압을 V2라 할 때, 수식 2와 같이 나타낼 수 있다.
[수식 2]
V2= V1+Vthp
(V2는 노드b의 전압, V1은 노드 a의 전압, Vthp는 PMOS 트랜지스터의 문턱 전압)
수식 1의 V1을 수식 2에 대입하면, 다음과 같다.
[수식 3]
V2= V1+Vthp=(Vo-Vthn)+Vthp=Vo
여기서, 제 1 NMOS 트랜지스터(N1)의 문턱 전압과 제 1 PMOS 트랜지스터(P1)의 문턱 전압이 실질적으로 동등한 조건으로 형성되었다면, V2 전압은 출력 전압(Vo)일 수 있다.
따라서, R1을 경유해 제 1 PMOS 트랜지스터(P1)를 흐르는 전류, I를 수식으로 표현하면 다음과 같다.
[수식 4]
Figure pat00001
(R1은 제 1 저항, VBAT는 공급 전압, Vo는 출력 전압)
즉, 커런트 생성부(162)에서는 피드백된 출력 전압(Vo) 및 공급 전압인 배터리 전압(VBAT)을 이용하여 전류를 흐르도록 제어한다. 만약 출력 전압(Vo)이 일정할지라도, 입력 전압인 배터리 전압(VBAT)이 외부 상황에 따라 소정 변화를 가질 수 있다. 이 때, 본 발명의 일 실시예에 따르면, 배터리 전압(VBAT)이 증가하면 가변 펄스 신호(VON)를 상대적으로 짧은 펄스 온 타임을 갖도록 제어한다. 이를 위해, 피드백된 출력 전압(Vo)과 배터리 전압(VBAT)의 차이에 따라 적응적으로 가변하는 전류를 흐르게 하고, 이 전류를 미러링하여 램프 전압 생성부(164)에서 램프 전압을 생성한다.
램프 전압 생성부(164)의 커런트 미러 구조로 연결된 제 2 및 제 3 NMOS 트랜지스터(N2, N3)에 의해 노드 b의 전압이 미러링되어 제 3 NMOS 트랜지스터(N3)를 제어한다.
제 1 스위치(SW1)에는 정(positive) 클럭 신호(φ)가 인가되고, 제 2 스위치(SW2)에는 부(negative) 클럭 신호(φb)가 인가된다.
여기서, 정, 부 클럭 신호(φ, φb)는 상보 클럭 신호이다. 상보 클럭 신호의 생성 회로에 대해서 따로 도면을 도시하지 않았다. 비교부(도 3의 150 참조)로부터 생성된 펄스 신호의 라이징 타이밍을 검출(detect)하여 정 클럭 신호(φ)로서 래치 신호를 생성하고, 정 클럭 신호(φ)에 반전 레벨을 갖는 부 클럭 신호(φb)를 래치 신호로서 생성할 수 있다. 예컨대, 정 클럭 신호(φ)의 하이 구간 유지 시간은 비교부(도 3의 150 참조)로부터 생성된 펄스 신호의 라이징 타이밍으로부터 가변 펄스 신호(VON)의 하강 타이밍까지 래치되는 것으로서 구현될 수 있다.
도 5는 이러한 상보 클럭 신호(φ, φb)와 비교부(도 3의 150 참조)의 출력 신호의 관계를 나타낸 타이밍도이다.
도 5를 참조하면, 비교부(도 3의 150 참조)로부터 생성된 펄스 신호(노드 e의 신호)의 라이징 타이밍을 검출(detect)하여 정 클럭 신호(φ)를 생성한다. 부 클럭 신호(φb)는 정 클럭 신호(φ)와 위상이 반전되도록 생성된다.
계속해서 동작을 설명하면, 제 2 스위치(SW2)의 부 클럭 신호(φb)가 활성화된다. 따라서, 노드 b의 전압이 인가되어도, 제 3 NMOS 트랜지스터(N3)는 아직 도통 상태가 되지 않는다. 따라서, 노드 d에는 배터리 전압(VBAT)으로 차지(charge)되어 있을 수 있다. 시간이 지남에 따라 수식 4에서 유도된 결과에 의해 소정의 기울기를 가지며 전압이 감소될 수 있다. 이러한 전압을, 제 1 저항(R1) 및 제 1 커패시터(C1)에 의한 전압이 노드 d, 램프 전압(VRAMP)으로서 출력될 수 있다.
이 때, 램프 전압(VRAMP)은 전류와 커패시턴스의 상관 관계로 나타낼 수 있으며, 이를 수식 5에서 정리한다.
[수식 5]
I*t=C1*V
Figure pat00002
(I는 전류, t는 시간, C1은 커패시턴스, V는 램프 전압)
수식 4의 I를 대입하면, 다음과 같이 정리할 수 있다.
Figure pat00003
전압 비교부(166)는 이러한 노드 d, 즉 램프 전압(VRAMP)의 전압 상태가 제 2 PMOS 트랜지스터(P2)의 문턱 전압보다 높은지 여부를 판단하고 결과를 출력한다. 즉, 노드 d, 즉 램프 전압(VRAMP)의 전압이 배터리 전압(VBAT)으로 차지(charge)되어있다가 소정 수준까지 감소되는 동안은 제 2 PMOS 트랜지스터(P2)를 턴 오프 시키므로 인버터(IV)에 의해 하이 레벨의 신호가 출력된다(VON=H).그러다가, 램프 전압(VRAMP)이 제 2 PMOS 트랜지스터(P2)의 문턱 전압보다 작아지는 순간, 제 2 PMOS(P2)를 턴 온 시키므로 인버터(IV)를 통해 로우 레벨의 신호가 출력된다(VON=L).
따라서, 가변 펄스 신호(VON)의 듀티비는 다음과 같이 정의될 수 있다.
[수식 6]
Figure pat00004
(TAOT는 펄스 온 타임)
이는, 입력 전압인 배터리 전압(VBAT)이 증가하면 램프 전압(VRAMP)의 기울기가 커지고(수식 5 참조), 전류도 이에 따라 상승될 수 있으므로, 인덕터 전류를 일정하게 유지하도록 스위칭부(도 3의 120 참조) 구동에 관여된 펄스 신호는 소정 짧은 펄스 신호를 인가하도록 하는 것이다. 따라서, 배터리 전압(VBAT)의 증가되는 변화에 펄스 온 타임이 줄어들도록 하여 최종적으로 인덕터(L) 전류의 피크 레벨을 일정하게 유지할 수 있도록 제어한다. 여기서, 상대적으로 짧은 펄스 온 타임이라고 하더라도, 대기 모드에서의 비교부(150)로부터의 펄스 신호보다는 소정 하이 구간이 긴 펄스 신호일 수 있다. 따라서, 대기 모드에서의 펄스 선택부(170)에서 펄스 제어부(160)로부터의 신호 선택이 가능하다.
반면, 입력 전압인 배터리 전압(VBAT)이 감소하면 램프 전압(VRAMP)의 기울기가 작아지고(도 5 참조), 전류 크기는 이에 따라 하강될 수 있으므로, 인덕터 전류를 일정하게 유지하도록 스위칭부(도 3의 120 참조) 구동에 관여된 펄스 신호는 소정 긴 펄스 신호를 인가하도록 하는 것이다. 따라서, 배터리 전압(VBAT)의 감소되는 변화에 펄스 온 타임이 늘어나도록 하여 최종적으로 인덕터(L) 전류의 피크 레벨을 일정하게 유지할 수 있도록 제어한다.
벅 변환기(100)를 대기 모드에서도 안정적으로 동작시키려면, 배터리 전압(VBAT)및 출력 전압(Vo)의 변화에 무관하게 일정한 인덕터 전류의 빈도수 및 피크 레벨을 유지하도록 해야 한다. 따라서, 배터리 전압(VBAT)및 출력 전압(Vo)의 변화에 따른 스위칭부(120)의 온 타임을 가변적으로 조절할 수 있어야 한다.
본 발명의 일 실시예에 따르면, 출력 전압(Vo) 및 배터리 전압(VBAT)의 전압 차이에 비례하여 그 양이 가변되는 전류를 생성하고, 이 전류를 이용하여 소정의 기울기를 갖는 램프 전압(VRAMP)을 생성한다. 이 때, 출력 전압(Vo) 및 배터리 전압(VBAT)의 전압의 변화에 대응하여 가변적인 펄스 신호인 가변 펄스 신호(VON)가 생성될 수 있다.
이러한 램프 전압(VRAMP)의 기울기는 출력 전압(Vo)과 배터리 전압(VBAT)의 차이에 의해 결정될 수 있으며, 이 전압의 기울기의 역수만큼 펄스 폭이 유지되는 가변 펄스 신호(VON)를 생성함으로써, 출력 전압(Vo)과 배터리 전압(VBAT)의 변화에 응답하여 스위칭부(도 3의 120 참조)의 PMOS 트랜지스터의 온 타임을 가변적으로 조절할 수 있다.
도 6a 및 도 6b는 도 3, 도 4에 따른 동작을 나타낸 타이밍도이다.
도 6a는 시간(t)에 따른 신호들의 관계를 나타낸 타이밍도이다.
비교부(150)로부터 생성된 펄스 신호(A)가 있다.
이것의 라이징 타이밍에 검출된 정 클럭 신호(φ)가 t0에 활성화된다.
램프 전압(VRAMP)는 시간 t0까지 풀 레벨(배터리 전압)로 충전되어 있다가 시간이 지남에 따라 소정 기울기를 갖고 하강한다.
한편, 가변 펄스 신호(VON)는 시간 t2까지 일정 레벨을 유지하다가 램프 전압(VRAMP)이 제 2 PMOS 트랜지스터(P2)의 문턱 전압보다 작아지는 순간, 반전된다.
도 6b는 시간(t)에 따른 인덕터(L)를 흐르는 전류를 나타낸 타이밍도이다.
시간 t2와 t3 구간(①)은 상기 가변 펄스 신호(VON)에 따라 도 3의 제 1 PMOS 트랜지스터(P1)가 턴온될 때 흐르는 전류를 나타낸다.
시간 t3-t4 구간(②)은 상기 가변 펄스 신호(VON)에 따라 도 3의 제 1 NMOS 트랜지스터(N1)가 턴온될 때 흐르는 전류를 나타낸다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 대기 모드에서의 시간에 따라 변하는 출력 전압(Vo)의 특성, 시간에 따라 변하는 인덕터 전류(I)의 특성을 나타낸 그래프이다.
도 7a를 우선 참조하면, 대기 모드에서 출력 전압(Vo)은 ΔV의 전압 범위(배터리 전압과 트랜지스터의 문턱 전압의 사이 구간) 안에서 일정하게 리플 전압으로 생성된다. 이는 출력 전압(Vo)이 안정적으로 출력됨을 나타낸다.
도 7b를 참조하면, 인덕터를 흐르는 전류가 멀티 스위칭 대신 소정 주기로 안정적으로 생성되고 있음을 알 수 있다.
도 7a 및 도 7b와 같이, 대기 모드로 진입하여도, 소정의 펄스 폭을 갖는 가변 펄스 신호(VON)를 생성함으로써, 인덕터 전류의 피크 레벨을 안정적으로 유지하고 멀티 스위칭 펄스 신호 발생을 억제할 수 있다. 따라서, 멀티 스위칭으로 인한 전력 손실을 방지할 수 있다.
이로 인해, 출력 전압(Vo)의 리플을 상대적으로 일정하게 유지할 수 있다. 그리하여, 안정된 출력 전압을 근거로 부하 시스템에도 일정한 전력을 공급할 수 있으며, 더 나아가 사용자에게 사용 시간을 증대시킬 수 있다.
도 8a는 본 발명의 일 실시예에 따른 벅 변환기를 채용한 메모리 시스템을 나타낸 블록도이다.
도 8a를 참조하면, 메모리 시스템(200)은 벅 변환기(210) 및 메모리 컨트롤러(220)를 포함한다.
벅 변환기(210)는 메모리 컨트롤러(220)를 제어하여, 외부로부터 공급받는 DC 전압을 내부 메모리 컨트롤러(220)에 적합하도록 변환하여 제공할 수 있다. 메모리 컨트롤러(220)는 데이터/커맨드 신호(Data/CMD)를 외부와 송수신할 수 있다.
이 때, 벅 변환기(210)는 본 발명의 일 실시예에 따른 벅 변환기일 수 있다. 따라서, 피드백 전압을 히스테리시스 비교기에 입력하는 구성을 채용하고, 특히 공급 전압과 출력 전압의 차이가 커도 일정한 리플 전압을 생성하여 멀티 스위칭으로 인한 전력 손실을 방지할 수 있다.
도 8b를 참조하면, 본 발명의 다른 실시예에 따른 벅 변환기를 채용한 메모리 시스템을 나타낸 블록도이다.
도 8b를 참조하면, 메모리 시스템(300)은 벅 변환기(310) 및 AP(320)를 포함한다.
벅 변환기(310)는 필요한 전력을 변환하여 AP(Application Processor)에 제공한다. AP는 다양한 응용 프로세서를 의미하며, CPU 코어(CPU core) 및 IO 인터페이스(IO interface)를 포함하는 FPGA(Field-Programmable Gate Array)일 수 있다.
한편, 여기서의 벅 변환기(310)는 본 발명의 일 실시예에 따른 벅 변환기일 수 있다. 따라서, 피드백 전압을 히스테리시스 비교기에 입력하는 구성을 채용하고, 특히 공급 전압과 출력 전압의 차이가 커도 일정한 주파수 범위를 갖는 리플 전압을 생성하여 멀티 스위칭으로 인한 전력 손실을 방지할 수 있다.
도 8c는 본 발명의 또 다른 실시예에 따른 벅 변환기를 채용한 모바일 디바이스(mobile device; 400)의 간략한 블록도이다.
도 8c를 참조하면, 모바일 디바이스(400)는 PMIC(410) 및 CP(Communication Processor; 420)를 포함한다.
PMIC(410)는 배터리로부터 제공되는 전력을 관리 및 변환하여 CP(420)에 제공한다.
또한 CP(420)는 PMIC(410)에 의해 제어되어, 데이터의 링크 관리 및 프로토콜(protocol) 변환을 수행한다. CP(410)는 통상의 통신용 컨트롤러일 수 있다.
PMIC(410)는 본 발명의 일 실시예에 따른 벅 변환기를 포함할 수 있다. 따라서, PMIC(410)는 피드백 전압을 히스테리시스 비교기에 입력하는 구성을 채용하며, 공급 전압과 출력 전압의 변화에도 멀티 스위칭을 억제함으로써 안정적인 동작을 하여 전력 효율을 높일 수 있다.
본 발명의 일 실시예에 따른 벅 변환기는 모바일 전력 변환회로의 다양한 분야에서 응용 범위를 확대시킬 수 있어 활용범위가 넓다. 또한, 본 발명의 일 실시예에 따른 히스테리시스를 갖는 오차를 비교하는 벅 변환기이므로 빠른 응답 시간 및 적은 면적을 차지함에 따라 고성능, 고효율 그리고 고집적화 측면에서 유리하다. 따라서, 본 발명의 일 실시예에 따른 벅 변환기를 채용한 모바일 기기는 효율적인 전력 관리 및 사용자 시간의 사용 시간 증가 효과를 가져올 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록 청구 범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 모바일 기기, 특히 벅 변환기 및 이를 포함하는 메모리 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
소스 드라이버 PCB: 20
연결 부재: 30
소스 드라이버 IC: 40
패널: 50
직렬-병렬 데이터 컨버터: 41
데이터 래치부: 43
DA 컨버터: 45
출력 버퍼부: 47
연산 증폭기: 48
스위치: SW
제 1 커패시터: C1
제 2 커패시터: C2

Claims (10)

  1. 상기 공급 전압과 상기 내부용 전압인 출력 전압과의 차이를 감지하여 감지된 결과에 따라 상기 스위칭부의 구동 시간을 가변적으로 제어하는 펄스 제어부를 포함하는 벅 변환기.
  2. 제 1 항에 있어서,
    상기 펄스 제어부는,
    상기 공급 전압과 상기 출력 전압의 차가 커지면 상기 스위칭부의 구동 시간을 감소시키고, 상기 공급 전압과 상기 출력 전압의 차가 작아지면 상기 스위칭부의 구동 시간을 증가시키도록 제어하는 벅 변환기.
  3. 제 2 항에 있어서,
    상기 펄스 제어부는,
    상기 공급 전압과 상기 출력 전압의 차를 감지하여 전류를 생성하는 커런트 생성부;
    상기 커런트 생성부로부터의 전류를 이용해 소정 기울기를 갖는 램프 전압을 생성하는 램프 전압 생성부; 및
    상기 램프 전압이 소정 전압보다 높은지 여부를 판단하여 가변 펄스 신호를 제공하는 전압 비교부를 포함하는 벅 변환기.
  4. 제 3항에 있어서,
    상기 커런트 생성부는 상기 공급 전압과 상기 출력 전압의 차이에 비례하는 전류를 생성하는 벅 변환기.
  5. 제 3항에 있어서,
    상기 전압 비교부는,
    상기 공급 전압과 상기 출력 전압의 차이가 클 때, 상기 공급 전압과 상기 출력 전압의 차이가 작을 때보다 상대적으로 더 짧은 하이 구간을 갖는 상기 가변 펄스 신호를 제공하는 벅 변환기.
  6. 풀업 소자 및 풀 다운 소자를 포함하는 스위칭부;
    상기 스위칭부에 제어되며, 인덕터 및 커패시터에 의해 소정 기울기를 갖고 증감을 반복하는 리플 형태의 출력 전압을 생성하는 리플 전압 생성부;
    상기 출력 전압을 기준 전압과 비교하는 비교부;
    상기 비교부의 결과를 수신하고, 공급 전압과 상기 출력 전압간의 차이에 따라 펄스 구간이 가변되는 가변 펄스 신호를 생성하는 펄스 제어부; 및
    상기 비교부 및 상기 펄스 제어부의 신호 중 어느 하나를 선택하여 상기 스위칭부에 제공되도록 제어하는 펄스 선택부를 포함하는 벅 변환기.
  7. 제 6항에 있어서,
    상기 펄스 제어부는,
    상기 공급 전압과 상기 출력 전압의 차에 따라 상기 가변 펄스 신호를 이용하여 상기 스위칭부의 상기 풀업 소자의 턴온 시간을 제어하는 벅 변환기.
  8. 제 6항에 있어서,
    상기 펄스 제어부는,
    상기 공급 전압과 상기 출력 전압의 차를 감지하여 전류를 생성하는 커런트 생성부;
    상기 커런트 생성부로부터의 전류를 이용해 소정 기울기를 갖는 램프 전압을 생성하는 램프 전압 생성부; 및
    상기 램프 전압이 소정 전압보다 높은지 여부를 판단하여 가변 펄스 신호를 제공하는 전압 비교부를 포함하는 벅 변환기.
  9. 제 8항에 있어서,
    상기 커런트 생성부는 상기 공급 전압과 상기 출력 전압의 차이에 비례하는 전류를 생성하는 벅 변환기.
  10. 제 8항에 있어서,
    상기 램프 전압 생성부는,
    커패시터 및 커런트 미러 구조로 연결된 복수의 트랜지스터를 포함하고,
    상기 복수의 트랜지스터를 통해 전류가 흐를 때, 상기 커패시터에 충방전되는 전압을 이용하여 소정 기울기를 갖는 상기 램프 전압을 생성하는 벅 변환기.
KR1020140099803A 2014-08-04 2014-08-04 가변 펄스를 이용하는 벅 변환기 KR20160016190A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140099803A KR20160016190A (ko) 2014-08-04 2014-08-04 가변 펄스를 이용하는 벅 변환기
US14/615,991 US20160036327A1 (en) 2014-08-04 2015-02-06 Buck converter using variable pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140099803A KR20160016190A (ko) 2014-08-04 2014-08-04 가변 펄스를 이용하는 벅 변환기

Publications (1)

Publication Number Publication Date
KR20160016190A true KR20160016190A (ko) 2016-02-15

Family

ID=55181047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099803A KR20160016190A (ko) 2014-08-04 2014-08-04 가변 펄스를 이용하는 벅 변환기

Country Status (2)

Country Link
US (1) US20160036327A1 (ko)
KR (1) KR20160016190A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101793009B1 (ko) 2016-10-31 2017-11-03 한국과학기술원 자동 선택 주파수 고정 회로를 채용한 전류 모드 히스테리틱 벅 컨버터
US10770961B2 (en) * 2018-04-16 2020-09-08 M3 Technology Inc. Power converter with adjustable ramp
FR3082959A1 (fr) 2018-06-26 2019-12-27 Stmicroelectronics (Rousset) Sas Commande cyclique de cellules d'un circuit integre

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106390B2 (ja) * 2012-09-13 2017-03-29 ローム株式会社 スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器
US9716435B2 (en) * 2014-05-07 2017-07-25 Texas Instruments Incorporated Minimum on-time control for low load DC/DC converter

Also Published As

Publication number Publication date
US20160036327A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
JP5427193B2 (ja) スイッチングレギュレータ
JP5211959B2 (ja) Ｄｃ−ｄｃコンバータ
JP4567719B2 (ja) デジタルｐｗｆｍを備える変換回路、その方法、および、付随するコントローラ
CN103780097B (zh) 开关型功率变换器、时钟模块、控制电路及相关控制方法
US8436598B2 (en) Output-voltage control device, output-voltage control method, and electronic apparatus
US20150002115A1 (en) Series-capacitor buck converter multiphase controller
JP5458686B2 (ja) 降圧型コンバータ
KR101367607B1 (ko) 동기형 ｄｃ-ｄｃ 컨버터
US20170040898A1 (en) Buck-boost converter and method for controlling buck-boost converter
EP3262744A1 (en) Multi-level switching regulator circuits and methods with finite state machine control
KR100927649B1 (ko) 직류 전압 컨버터
CN203840204U (zh) 开关型功率变换器、时钟模块和控制电路
WO2009016898A1 (en) Switching regulator and method for controlling operation thereof
JP6594797B2 (ja) スイッチングレギュレータ
US10693376B2 (en) Electronic converter and method of operating an electronic converter
US10075078B2 (en) Control circuit for maintaining a switching frequency for constant on time converter
KR20140041108A (ko) 전원 공급 장치 및 히스테리시스 벅 컨버터
JP5937442B2 (ja) Ｄｃ−ｄｃコンバータ
KR102068843B1 (ko) Dc-dc 컨버터
JP2015154676A (ja) 同期整流コンバータおよび同期整流コンバータの制御方法
KR20160016190A (ko) 가변 펄스를 이용하는 벅 변환기
JP6253344B2 (ja) 昇降圧ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、それを用いた電子機器
CN109768705B (zh) 一种在开关降压变换器中实现低静态电流的控制方法
KR20180093729A (ko) 벅 변환기의 모드 전환 장치 및 방법
CN112467976B (zh) 开关变换器及其控制电路和控制方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid