KR20160001033A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20160001033A
KR20160001033A KR1020140078681A KR20140078681A KR20160001033A KR 20160001033 A KR20160001033 A KR 20160001033A KR 1020140078681 A KR1020140078681 A KR 1020140078681A KR 20140078681 A KR20140078681 A KR 20140078681A KR 20160001033 A KR20160001033 A KR 20160001033A
Authority
KR
South Korea
Prior art keywords
metal layer
metal
semiconductor package
bonding
metal layers
Prior art date
Application number
KR1020140078681A
Other languages
English (en)
Inventor
정재홍
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140078681A priority Critical patent/KR20160001033A/ko
Priority to US14/517,204 priority patent/US20150380366A1/en
Publication of KR20160001033A publication Critical patent/KR20160001033A/ko
Priority to US15/254,670 priority patent/US20160372437A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08113—Disposition the whole bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08505—Material outside the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 반도체 소자와 외부의 핀을 연결하는 패드의 구조를 개선할 수 있도록 하는 기술이다. 이러한 본 발명은 본딩 패드로 사용되는 제 1금속층, 제 1금속층의 상측에 형성되며 제 1금속층을 기준으로 하여 양측으로 분리되는 제 2금속층, 제 2금속층의 상측에 형성되며 제 금속층을 기준으로 하여 양측으로 분리되는 제 3금속층, 및 제 3금속층과 제 2금속층을 관통하여 제 1금속층을 노출시키며 본딩 볼이 매립되는 트렌치를 포함한다.

Description

반도체 패키지 {Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 반도체 소자와 외부의 핀을 연결하는 패드의 구조를 개선할 수 있도록 하는 기술이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.
이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판상에 용이하게 실장 되도록 하여 반도체 칩의 동작 신뢰성을 확보하기 위한 기술이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체 칩들로 분리시킨 다음, 개개의 반도체 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있다. 상기 반도체 칩 별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징 소요 시간이 너무 많다는 문제점을 갖고 있다.
이에, 최근에는 개별 반도체 칩으로 분리된 상태에서 조립이 진행되지 않고, 웨이퍼 상태에서 재배선 작업과 볼 형태의 외부 접속 단자의 형성 및 개별 반도체 칩 분리하는 작업을 거쳐 제조하는 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package)라는 기술이 제안되었다.
웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 간단히 살펴보면, 우선, 웨이퍼를 구성하고 상면에 본딩 패드가 구비된 반도체 칩 상면에 본딩 패드를 노출시키는 제 1절연층을 형성한 후, 제 1절연층 상에 본딩 패드들과 개별 연결되는 재배선을 형성한다.
그런 다음, 재배선의 일부분이 노출되도록 제 1절연층과 재배선 상에 제 2절연층을 형성한 후, 노출된 재배선 상에 솔더볼과 같은 외부접속단자를 부착한다. 이어서, 외부접속단자가 형성된 웨이퍼를 칩 레벨로 절단하여 웨이퍼 레벨 칩 스케일 패키지의 제조를 완료한다.
반도체 장치에서 패드는 외부의 배선과 연결되는 부분이다. 그런데, 반도체 장치에서 와이어 본딩을 수행하는 경우 패드 접합면이 공정 중의 작업으로 인해 분리되는 불량이 유발된다.
예를 들어, 플립 칩(Flip chip)을 적용하는 경우 볼 구조의 본딩 부분과 패드가 연결된다. 그러나, 패키지 공정 중 몰드(Mold)를 채울 때 종종 볼이 패드에서 떨어져 나갈 수 있다. 또한, 와이어 본딩을 사용하여 패드를 연결하는 경우에도 패드와 와이어 간의 연결이 떨어지는 경우가 발생한다.
와이어 본딩 공정은 반도체 칩의 본딩 패드와 리드 프레임(Lead frame)의 리드를 와이어를 이용하여 연결하는 공정으로, 반도체 칩의 전기적 특성이 회로기판 상에 연결될 수 있도록 하는 작업니다.
본딩 공정에서는 와이어와 본딩 패드 또는 리드와의 접착력이 저하되어 발생되는 불량 및 층간 스트레스에 의한 크랙(Crack), 흡습에 의한 불량, 필 오프(Peel-off) 불량이 주를 이루고 있다. 즉, 와이어 본딩을 통해 반도체 패키지의 내부 소자들을 전기적으로 연결할 경우, 본딩 와이어의 휨, 돌출 및 끊어짐 등으로 인해 전기적 연결이 불안정할 수 있다.
본 발명의 실시예는 패드 접합면의 구조를 넓게 변경하여 전기적으로 저항을 감소키며 물리적으로 패드와 본딩 간의 접합을 강화시킬 수 있도록 하는데 그 특징이 있다.
본 발명의 일실시예에 따른 반도체 패키지는, 본딩 패드로 사용되는 제 1금속층; 제 1금속층의 상측에 형성되며 제 1금속층을 기준으로 하여 양측으로 분리되는 제 2금속층; 제 2금속층의 상측에 형성되며 제 금속층을 기준으로 하여 양측으로 분리되는 제 3금속층; 및 제 3금속층과 제 2금속층을 관통하여 제 1금속층을 노출시키며 본딩 볼이 매립되는 트렌치를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 패키지는, 제 1금속층의 상측에 형성되며 본딩 패드로 사용되는 제 2금속층; 제 2금속층의 상측에 형성되며 일정 간격으로 이격되어 배치되는 다수의 제 3금속층; 및 다수의 제 3금속층의 사이사이 영역을 관통하여 제 2금속층을 노출시키며 본딩 볼이 매립되는 패드 오픈 영역을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 반도체 패키지는, 본딩 패드로 사용되는 제 1금속층; 제 1금속층의 상측에 형성되며 일정 간격으로 이격되어 배치되는 다수의 제 2금속층; 제 2금속층의 상측에 형성되며 일정 간격으로 이격되어 배치되는 다수의 제 3금속층; 및 다수의 제 3금속층과 다수의 제 2금속층의 사이사이 영역을 관통하여 제 1금속층을 노출시키며 본딩 볼이 매립되는 패드 오픈 영역을 포함하는 것을 특징으로 한다.
본 발명의 실시예는 패드 접합면의 구조를 넓게 변경하여 전기적으로 저항을 감소키며 물리적으로 패드와 본딩 간의 접합을 강화시킬 수 있도록 하는 효과를 제공한다.
도 1은 반도체 패키지를 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 도면.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 도면.
도 4a 및 도 4b는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요서들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 반도체 패키지를 도시한 도면이다.
반도체 패키지는 제 1금속층 M1, 콘택라인 M2C, 제 2금속층 M2 및 콘택라인 M3C, 제 3금속층 M3, 절연막(100) 및 본딩 볼(110)을 포함한다.
제 1금속층 M1의 상측에는 콘택라인 M2C과 접속되는 제 2금속층 M2이 형성된다. 여기서, 제 1금속층 M1은 제 3금속층 M3을 기준으로 하여 양측으로 분리되며, 양측으로 분리된 제 1금속층 M1은 각각의 콘택라인 M2C과 접속된다.
제 2금속층 M2의 상측에는 콘택라인 M3C과 접속되는 제 3금속층 M3이 형성된다. 여기서, 제 2금속층 M2은 제 3금속층 M3을 기준으로 하여 양측으로 분리되며, 양측으로 분리된 제 2금속층 M2은 각각의 콘택라인 M3C과 접속된다. 그리고, 제 3금속층 M3의 상부에는 절연막(100)과 본딩 볼(110)이 형성된다.
상면의 절연막(100)에 의해 제 3금속층 M3이 노출된다. 여기서, 제 3금속층 M3은 본딩 패드로 이루어질 수 있다. 제 3금속층 M3의 노출된 부분 및 제 3금속층 M3의 노출 부분과 인접한 절연막(100) 상에는 본딩 볼(110)과 같은 외부접속단자가 부착된다. 이때, 양측의 절연막(100) 사이에 본딩 볼(110)이 매립되어 본딩 볼(110)이 제 3금속층 M3과 접속되는 트렌치 영역의 깊이는 A와 같다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 도면이다.
본 발명의 일 실시예는 제 1금속층 M1, 콘택라인 M2C, 제 2금속층 M2 및 콘택라인 M3C, 제 3금속층 M3, 절연막(200) 및 본딩 볼(210)을 포함한다.
제 1금속층 M1의 상측에는 콘택라인 M2C과 접속되는 제 2금속층 M2이 형성된다. 여기서, 콘택라인 M2C은 제 1금속층 M1 상부의 양측 가장자리 라인에 형성되어 각각의 제 2금속층 M2과 접속된다.
제 2금속층 M2의 상측에는 콘택라인 M3C과 접속되는 제 3금속층 M3이 형성된다. 여기서, 제 2금속층 M2은 제 1금속층 M1을 기준으로 하여 양측으로 분리되며, 양측으로 분리된 제 2금속층 M2은 각각의 콘택라인 M2C과 접속된다.
그리고, 제 3금속층 M3은 제 1금속층 M1을 기준으로 하여 양측으로 분리되며, 양측으로 분리된 제 3금속층 M3은 각각의 콘택라인 M3C과 접속된다. 또한, 제 3금속층 M3의 상부에는 절연막(200)이 형성된다.
또한, 상면의 절연막(200), 제 3금속층 M3 및 제 2금속층 M2에 의해 하부의 제 1금속층 M1이 노출된다. 여기서, 제 1금속층 M1은 본딩 패드로 이루어질 수 있다.
즉, 상면의 절연막(200), 제 3금속층 M3 및 제 2금속층 M2을 관통하여 제 1금속층 M1을 노출시키는 부분에는 트렌치(220)가 형성된다. 이 트렌치(220)가 형성되는 부분에 본딩 볼(210)과 같은 외부접속단자가 삽입된다. 본딩 볼(210)의 하부면은 제 1금속층(220)과 부착된다. 그리고, 본딩 볼(210)의 측면은 제 2금속층 M2과 제 3금속층 M3의 한쪽 측면과 접속된다.
이때, 양측의 절연막(200), 제 3금속층 M3 및 제 2금속층 M2 사이에 형성된 트렌치(220)에 본딩 볼(210)이 매립되는데 제 1금속층 M1과 접속되는 트렌치 영역의 깊이는 B와 같다. 도 2의 실시예에서는 도 1에 비해 본딩 볼(210)이 매립되는 깊이 B가 더 깊다.
이와 같이, 본 발명의 실시예는 제 2금속층 M2과 제 3금속층 M3을 양측으로 분리하여 트렌치(220)를 형성하고 최하부층의 제 1금속층 M1을 노출시켜 본딩 볼(210)을 트렌치(220) 영역에 매립시키도록 한다.
이와 같이, 본딩 볼(210)을 깊이 매립시키는 경우 패키지에 몰드(Mold)를 위한 물질을 주입할 때 본딩 볼(210)이 떨어져 나가는 확률을 감소시킨다. 또한, 본딩 볼(210)을 깊이 매립시키는 경우 2차원적으로 접합이 이루어질 때보다 본딩 볼(210)과 금속층의 접촉면적이 증가하여 저항이 감소되는 부가적인 이득을 얻을 수 있다.
또한, 와이어 본딩의 경우에도 본딩 압력에 의해 제 1금속층 M1이 밀려서 뜨는 경우가 생길 수 있다. 하지만, 본 발명의 실시예에서는 제 2금속층 M2, 제 3금속층 M3 사이의 트렌치(220) 영역에 의해 제 1메탈라인 M1이 고정되어 좌우로 밀리지 않게 되므로 와이어와 제 1메탈 M1 간의 안정적인 접합이 가능하다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 도면이다. 여기서, 도 3a는 도 3b의 구조를 A-A' 방향으로 자른 단면도를 나타낸다. 그리고, 도 3a는 도 3c의 구조를 B-B' 방향으로 자른 단면도일 수도 있다. 또한, 도 3a는 도 3d의 구조를 C-C' 방향으로 자른 단면도일 수도 있다.
도 3a의 실시예에 따른 반도체 패키지는 제 1금속층 M1, 콘택라인 M2C, 제 2금속층 M2 및 다수의 콘택라인 M3C_1~M3C_4, 다수의 제 3금속층 M3A, M3B, M3D, M3E, 패드 오픈 영역(300) 및 절연막(310)을 포함한다.
제 1금속층 M1의 상측에는 콘택라인 M2C과 접속되는 제 2금속층 M2이 형성된다. 여기서, 제 2금속층 M2는 본딩 패드로 이루어질 수 있다. 제 1금속층 M1은 제 2금속층 M2을 기준으로 하여 양측으로 분리되며, 양측으로 분리된 제 1금속층 M1은 각각의 콘택라인 M2C과 접속된다.
제 2금속층 M2의 상측에는 다수의 콘택라인 M3C_1~M3C_4이 형성된다. 그리고, 다수의 콘택라인 M3C_1~M3C_4의 상부에는 이와 대응되는 개수의 다수의 제 3금속층 M3A, M3B, M3D, M3E이 형성된다. 여기서, 제 2금속층 M2은 상부에 다수의 콘택라인 M3C_1~M3C_4이 배열되도록 단일 라인 형태로 형성된다.
그리고, 다수의 콘택라인 M3C_1~M3C_4은 제 2금속층 M2의 상부에 일정 간격으로 이격되도록 형성된다. 여기서, 다수의 콘택라인 M3C_1~M3C_4은 일정 간격으로 이격되어 단면도 상에서 슬릿 형태로 형성된다. 그리고, 다수의 콘택라인 M3C_1~M3C_4의 상부에는 다수의 콘택라인 M3C_1~M3C_4과 대응되어 접속되는 다수의 제 3금속층 M3A, M3B, M3D, M3E이 형성된다. 그리고, 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 최외곽 양측에 배치되는 제 3금속층 M3A, M3B의 상부에 절연막(310)이 형성된다.
다수의 제 3금속층 M3A, M3B, M3D, M3E과 다수의 콘택라인 M3C_1~M3C_4의 사이사이 영역에 제 2금속층 M2을 노출시키는 패드 오픈 영역(300)이 형성된다. 패드 오픈 영역(300)은 다수의 제 3금속층 M3A, M3B, M3D, M3E과 다수의 콘택라인 M3C_1~M3C_4의 사이사이 영역을 관통하도록 형성된다. 이 패드 오픈 영역(300)에 본딩 볼과 같은 외부접속단자가 매립된다.
패드 오픈 영역(300)에서는 본딩 볼의 하부 접속면이 제 2금속층 M2의 노출된 부분에 접속된다. 그리고, 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 양측 최외곽의 제 3금속층 M3A, M3B의 측면과, 센터 영역의 제 3금속층 M3D, M3E의 양측면 및 상면과 본딩 볼이 접속될 수 있다.
도 3a와 같이 다수의 제 3금속층 M3A, M3B, M3D, M3E과 다수의 콘택라인 M3C_1~M3C_4을 요철 형태로 형성하는 경우 본딩 볼이 접속하는 접촉면적이 증가하여 본딩 볼의 안정적인 접합이 가능하게 된다.
도 3b는 도 3a의 평면도를 나타낸다. 본 발명의 실시예는 도 3b에서와 같이 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 양측 외곽에 형성된 2 개의 제 3금속층 M3A, M3B이 라인 형태로 배치될 수 있다. 그리고, 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 센터 영역에 배치된 2 개의 제 3금속층 M3D, M3E은 제 3금속층 M3A, M3B과 평형하게 라인 형태로 형성될 수 있다.
이때, 제 3금속층 M3A, M3B의 두께는 서로 같고, 제 3금속층 M3D, M3E의 두께는 서로 같다. 그리고, 제 3금속층 M3A, M3B은 제 3금속층 M3D, M3E 보다 더 두껍게 형성될 수 있다.
그리고, 도 3c는 도 3a의 평면도를 나타낸 다른 실시예이다. 본 발명의 실시예는 도 3c에서와 같이 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 양측 외곽에 형성된 2 개의 제 3금속층 M3A, M3B이 라인 형태로 배치될 수 있다. 그리고, 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 센터 영역에 배치된 2 개의 제 3금속층 M3D, M3E은 정사각형 또는 직사각형 형태로 형성될 수 있다. 단면도 상에서 2 개로 표시된 제 3금속층 M3D, M3E은 평면도 상에서 서로 연결되어 형성될 수 있다.
그리고, 도 3d는 도 3a의 평면도를 나타낸 또 다른 실시예이다. 본 발명의 실시예는 도 3d에서와 같이 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 양측 외곽에 형성된 2 개의 제 3금속층 M3A, M3B이 라인 형태로 배치될 수 있다. 그리고, 다수의 제 3금속층 M3A, M3B, M3D, M3E 중 센터 영역에 배치된 제 3금속층 M3D, M3E은 그물 형태의 격자로 배치될 수 있다.
도 4a 및 도 4b는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 도면이다. 여기서, 도 4a는 도 4b의 구조를 D-D' 방향으로 자른 단면도를 나타낸다.
도 4a의 실시예에 따른 반도체 패키지는 제 1금속층 M1, 다수의 콘택라인 M2C_1~M2C_3, 다수의 제 2금속층 M2_1~M2_3 및 다수의 콘택라인 M3C_5~M3C_7, 다수의 제 3금속층 M3_1~M3_3, 트렌치(400), 절연막(410) 및 본딩 볼(420)을 포함한다.
제 1금속층 M1의 상측에는 다수의 콘택라인 M2C_1~M2C_3이 형성된다. 다수의 콘택라인 M2C_1~M2C_3은 제 1금속층 M1의 상부에 일정 간격으로 이격되도록 형성된다. 여기서, 다수의 콘택라인 M2C_1~M2C_3은 일정 간격으로 이격되어 단면도 상에서 슬릿 형태로 형성된다.
그리고, 다수의 콘택라인 M2C_1~M2C_3의 상부에는 이와 대응되는 개수의 다수의 제 2금속층 M2_1~M2_3이 형성된다. 여기서, 제 1금속층 M1는 본딩 패드로 이루어질 수 있다. 그리고, 제 1금속층 M1은 상부에 다수의 콘택라인 M2C_1~M2C_3이 배열되도록 단일 라인 형태로 형성된다.
다수의 제 2금속층 M2_1~M2_3의 상측에는 다수의 콘택라인 M3C_5~M3C_7이 형성된다. 그리고, 다수의 콘택라인 M3C_5~M3C_7의 상부에는 이와 대응되는 개수의 다수의 제 3금속층 M3_1~M3_3이 형성된다.
그리고, 다수의 콘택라인 M3C_5~M3C_7은 다수의 제 2금속층 M2_1~M2_3에 대응하여 일정 간격으로 이격되도록 형성된다. 여기서, 다수의 콘택라인 M3C_5~M3C_7은 일정 간격으로 이격되어 단면도 상에서 슬릿 형태로 형성된다. 그리고, 다수의 콘택라인 M3C_5~M3C_7의 상부에는 다수의 콘택라인 M3C_5~M3C_7과 대응되어 접속되는 다수의 제 3금속층 M3_1~M3_3이 형성된다. 그리고, 다수의 제 3금속층 M3_1~M3_3 중 최외곽 양측에 배치되는 제 3금속층 M3_1, M3_2의 상부에 절연막(410)이 형성된다.
다수의 제 3금속층 M3_1~M3_3과, 다수의 콘택라인 M3C_5~M3C_7과, 다수의 제 2금속층 M2_1~M2_3 및 다수의 콘택라인 M2C_1~M2C_3의 사이사이 영역에 제 1금속층 M1을 노출시키는 패드 오픈 영역(400)이 형성된다. 이 패드 오픈 영역(400)에 본딩 볼(420)과 같은 외부접속단자가 매립된다.
패드 오픈 영역(400)에서는 본딩 볼(420)의 하부 접속면이 제 1금속층 M1의 노출된 부분에 접속된다. 그리고, 다수의 제 3금속층 M3_1~M3_3과, 다수의 콘택라인 M3C_5~M3C_7과, 다수의 제 2금속층 M2_1~M2_3 및 다수의 콘택라인 M2C_1~M2C_3의 측면이 본딩 볼(420)과 접속된다. 그리고, 센터 영역에 배치된 제 3금속층 M3_3의 상면을 모두 감싸서 덮도록 본딩 볼(420)이 형성된다.
도 4a와 같이 다수의 제 3금속층 M3_1~M3_3과, 다수의 콘택라인 M3C_5~M3C_7과, 다수의 제 2금속층 M2_1~M2_3 및 다수의 콘택라인 M2C_1~M2C_3을 요철 형태로 형성하는 경우 본딩 볼(420)이 접속하는 접촉면적이 증가하여 본딩 볼의 안정적인 접합이 가능하게 된다.
도 4b는 도 4a의 평면도를 나타낸다. 본 발명의 실시예는 도 4b에서와 같이 다수의 제 3금속층 M3_1~M3_3 중 양측 외곽에 형성된 2 개의 제 3금속층 M3_1, M3_3이 라인 형태로 배치될 수 있다.
그리고, 다수의 제 3금속층 M3_1~M3_3 중 센터 영역에 배치된 1 개의 제 3금속층 M3_3은 제 3금속층 M3_1, M3_2과 평형하게 라인 형태로 형성될 수 있다. 이때, 제 3금속층 M3_1, M3_2의 두께는 서로 같고, 제 3금속층 M3_3은 제 3금속층 M3_1, M3_2 보다 더 얇게 형성될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (20)

  1. 본딩 패드로 사용되는 제 1금속층;
    상기 제 1금속층의 상측에 형성되며 상기 제 1금속층을 기준으로 하여 양측으로 분리되는 제 2금속층;
    상기 제 2금속층의 상측에 형성되며 상기 제 금속층을 기준으로 하여 양측으로 분리되는 제 3금속층; 및
    상기 제 3금속층과 상기 제 2금속층을 관통하여 상기 제 1금속층을 노출시키며 본딩 볼이 매립되는 트렌치를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 제 3금속층의 상부에 형성되어 상기 트렌치가 관통하는 절연층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 제 1금속층과 상기 제 2금속층 사이에 형성된 다수의 제 1콘택노드; 및
    상기 제 2금속층과 상기 제 3금속층 사이에 형성된 다수의 제 2콘택노드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서, 상기 다수의 제 1콘택노드는 상기 제 1금속층 상부의 양측 가장자리 영역에 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제 1항에 있어서, 상기 본딩 볼의 하부 접속면은 상기 제 1금속층과 부착되며, 상기 본딩 볼의 측면은 상기 제 2금속층과 상기 제 3금속층의 한쪽 측면과 접속되는 것을 특징으로 하는 반도체 패키지.
  6. 제 1금속층의 상측에 형성되며 본딩 패드로 사용되는 제 2금속층;
    상기 제 2금속층의 상측에 형성되며 일정 간격으로 이격되어 배치되는 다수의 제 3금속층; 및
    상기 다수의 제 3금속층의 사이사이 영역을 관통하여 상기 제 2금속층을 노출시키며 본딩 볼이 매립되는 패드 오픈 영역을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 6항에 있어서, 상기 제 3금속층의 상부 양측 영역에 형성되어 상기 패드 오픈 영역을 오픈시키는 절연층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 6항에 있어서, 상기 제 2금속층의 상부에 형성되어 일정 간격으로 이격되는 다수의 제 1콘택노드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 8항에 있어서, 상기 다수의 제 1콘택노드는 상기 다수의 제 3금속층과 동일한 개수로 형성되어 상기 다수의 제 3금속층과 접속되는 것을 특징으로 하는 반도체 패키지.
  10. 제 8항에 있어서, 상기 다수의 제 1콘택노드는 슬릿 형태로 배치되는 것을 특징으로 하는 반도체 패키지.
  11. 제 6항에 있어서, 상기 다수의 제 3금속층 중 센터 영역에 배치된 제 3금속층은 평면도 상에서 라인 형태로 배치되는 것을 특징으로 하는 반도체 패키지.
  12. 제 6항에 있어서, 상기 다수의 제 3금속층 중 센터 영역에 배치된 제 3금속층은 평면도 상에서 사각 형태로 배치되는 것을 특징으로 하는 반도체 패키지.
  13. 제 6항에 있어서, 상기 다수의 제 3금속층 중 센터 영역에 배치된 제 3금속층은 평면도 상에서 그물 형태의 격자로 배치되는 것을 특징으로 하는 반도체 패키지.
  14. 제 6항에 있어서, 상기 본딩 볼의 하부 접속면은 상기 제 2금속층의 노출 영역과 부착되며, 상기 본딩 볼의 측면은 상기 제 3금속층의 측면과 접속되는 것을 특징으로 하는 반도체 패키지.
  15. 제 6항에 있어서, 상기 본딩 볼은 상기 다수의 제 3금속층 중 센터 영역에 배치된 제 3금속층들의 상면 및 양측면을 감싸도록 형성되는 것을 특징으로 하는 반도체 패키지.
  16. 본딩 패드로 사용되는 제 1금속층;
    상기 제 1금속층의 상측에 형성되며 일정 간격으로 이격되어 배치되는 다수의 제 2금속층;
    상기 제 2금속층의 상측에 형성되며 일정 간격으로 이격되어 배치되는 다수의 제 3금속층; 및
    상기 다수의 제 3금속층과 상기 다수의 제 2금속층의 사이사이 영역을 관통하여 상기 제 1금속층을 노출시키며 본딩 볼이 매립되는 패드 오픈 영역을 포함하는 것을 특징으로 하는 반도체 패키지.
  17. 제 16항에 있어서, 상기 제 3금속층의 상부 양측 영역에 형성되어 상기 패드 오픈 영역을 오픈시키는 절연층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  18. 제 16항에 있어서,
    상기 제 1금속층의 상부에 형성되어 일정 간격으로 이격되는 다수의 제 1콘택노드; 및
    상기 제 2금속층의 상부에 형성되어 일정 간격으로 이격되는 다수의 제 2콘택노드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  19. 제 16항에 있어서, 상기 다수의 제 3금속층 중 센터 영역에 배치된 제 3금속층은 평면도 상에서 라인 형태로 배치되는 것을 특징으로 하는 반도체 패키지.
  20. 제 16항에 있어서, 상기 본딩 볼은 상기 다수의 제 3금속층 중 센터 영역에 배치된 제 3금속층의 상면 및 양측면을 감싸도록 형성되는 것을 특징으로 하는 반도체 패키지.
KR1020140078681A 2014-06-26 2014-06-26 반도체 패키지 KR20160001033A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140078681A KR20160001033A (ko) 2014-06-26 2014-06-26 반도체 패키지
US14/517,204 US20150380366A1 (en) 2014-06-26 2014-10-17 Semiconductor package
US15/254,670 US20160372437A1 (en) 2014-06-26 2016-09-01 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140078681A KR20160001033A (ko) 2014-06-26 2014-06-26 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20160001033A true KR20160001033A (ko) 2016-01-06

Family

ID=54931349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078681A KR20160001033A (ko) 2014-06-26 2014-06-26 반도체 패키지

Country Status (2)

Country Link
US (2) US20150380366A1 (ko)
KR (1) KR20160001033A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US8309396B2 (en) * 2009-01-26 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for 3D integrated circuit stacking
US8802554B2 (en) * 2011-02-15 2014-08-12 Marvell World Trade Ltd. Patterns of passivation material on bond pads and methods of manufacture thereof

Also Published As

Publication number Publication date
US20150380366A1 (en) 2015-12-31
US20160372437A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US7808089B2 (en) Leadframe having die attach pad with delamination and crack-arresting features
KR101647587B1 (ko) 반도체 패키지
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
CN109003963B (zh) 半导体封装及制造其的方法
US20130119538A1 (en) Wafer level chip size package
US9448216B2 (en) Gas sensor device with frame passageways and related methods
US20080179711A1 (en) Substrate and semiconductor device using the same
JP2011155203A (ja) 半導体装置
JP2009105362A (ja) 半導体装置とその製造方法および半導体基板
KR20150095586A (ko) 반도체 장치 및 그 제조 방법
JP2020096153A (ja) 半導体パッケージ構造体及びその製造方法
JP2010103348A (ja) 半導体装置及びその製造方法
CN111048468B (zh) 电子元件的层叠件及其制造方法
TW201246474A (en) Semiconductor device, semiconductor package
US11121105B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
JP3632024B2 (ja) チップパッケージ及びその製造方法
CN101814461A (zh) 封装基板结构与芯片封装结构及其制作方法
US8786110B2 (en) Semiconductor device and manufacturing method thereof
US20150183637A1 (en) Compact electronic package with mems ic and related methods
TW202008529A (zh) 半導體裝置及其製造方法
US20140167251A1 (en) Semiconductor device, semiconductor module, and manufacturing method for semiconductor device
TWI719006B (zh) 半導體裝置
US10978432B2 (en) Semiconductor package
KR20160001033A (ko) 반도체 패키지
US10431476B2 (en) Method of making a plurality of packaged semiconductor devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid