KR20160000049A - 노치리스 웨이퍼의 제조 방법 - Google Patents

노치리스 웨이퍼의 제조 방법

Info

Publication number
KR20160000049A
KR20160000049A KR1020140076521A KR20140076521A KR20160000049A KR 20160000049 A KR20160000049 A KR 20160000049A KR 1020140076521 A KR1020140076521 A KR 1020140076521A KR 20140076521 A KR20140076521 A KR 20140076521A KR 20160000049 A KR20160000049 A KR 20160000049A
Authority
KR
South Korea
Prior art keywords
wafers
mounter
wafer
single crystal
semiconductor
Prior art date
Application number
KR1020140076521A
Other languages
English (en)
Inventor
이진규
구태형
최삼종
최준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140076521A priority Critical patent/KR20160000049A/ko
Publication of KR20160000049A publication Critical patent/KR20160000049A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 노치리스 웨이퍼의 제조 방법을 제공한다. 이 방법은 결정 방위를 아는 반도체 단결정 잉곳(ingot)을 마운터(mounter) 위에 부착하는 단계; 상기 마운터 위에서 상기 반도체 단결정 잉곳을 잘라 웨이퍼들을 만드는 단계; 및 상기 웨이퍼들을 하나씩 레이저 마킹하고 상기 마운터로부터 떼어내는 단계를 포함한다.

Description

노치리스 웨이퍼의 제조 방법{Method of fabricating a notchless wafer}
본 발명은 웨이퍼의 제조 방법에 관한 것이다.
일반적으로 반도체 소자를 제작하기 위한 반도체 웨이퍼는 먼저, 초크랄스키(Czozhralski) 방법으로 형성한 반도체 단결정 잉곳을 슬라이싱(slicing)한 후, 가장자리 그라인딩(grinding)과 표면 연마(polishing)와 같은 공정들을 거쳐 형성된다. 이후, 반도체 웨이퍼에 여러 공정을 실시하여 반도체 칩을 제조한다. 이때 반도체 제조 공정이 효과적으로 진행되기 위해서는 다수의 반도체 웨이퍼들이 고정된 방향에 미리 배열되거나 위치되도록 하는 것이 필요하다. 따라서, 반도체 웨이퍼의 결정 격자 방향 및 반도체 웨이퍼 정렬(align)을 위한 기준점으로서 반도체 웨이퍼에 플랫존(flat zone)을 형성한 플랫형 웨이퍼 또는 반도체 웨이퍼의 외주 중 일부에 노치(notch)를 형성한 노치형 웨이퍼가 있다. 그러나 이런 플랫존이나 노치에 의해 반도체 칩이 형성될 영역이 줄어들며, 박막 증착 공정에서 디펙(defect)이나 파티클(particle) 문제가 유발될 수 있다.
본 발명이 해결하고자 하는 과제는 공정 속도를 향상시킬 수 있는 노치리스(notchless) 웨이퍼의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 노치리스 웨이퍼의 제조 방법은, 결정 방위를 아는 반도체 단결정 잉곳(ingot)을 마운터(mounter) 위에 부착하는 단계; 상기 마운터 위에서 상기 반도체 단결정 잉곳을 잘라 웨이퍼들을 만드는 단계; 및 상기 웨이퍼들을 하나씩 레이저 마킹하고 상기 마운터로부터 떼어내는 단계를 포함한다.
상기 반도체 단결정 잉곳을 잘라 웨이퍼들을 만드는 단계는 복수개의 와이어들을 이용하여 진행되어 상기 웨이퍼들을 동시에 만들 수 있다.
상기 방법은, 상기 웨이퍼들을 만드는 단계 후에, 상기 웨이퍼들이 부착된 상기 마운터를 세정 장비 내로 옮겨 상기 웨이퍼들을 세정하는 단계를 더 포함할 수 있다.
상기 마운터는 에폭시를 포함하며, 상기 마운터로부터 상기 웨이퍼들을 하나씩 떼어낼 때, 상기 마운터를 가열할 수 있다.
상기 방법은, 상기 레이저 마킹이 완료된 후에, 상기 웨이퍼의 외주면을 둥글게 갈아내는 단계를 더 포함할 수 있다.
상기 결정 방위를 아는 반도체 단결정 잉곳(ingot)을 마운터(mounter) 위에 탑재하는 단계는, 상기 반도체 단결정 잉곳의 상기 결정 방위에 대응되는 위치가 상기 마운터의 소정 부분과 접하도록 할 수 있다.
상기 레이저 마킹하는 단계는 상기 웨이퍼의 상기 결정방위에 대응되는 위치에 레이저 마크를 형성할 수 있다.
상기 반도체 단결정 잉곳의 결정 방위는 X-선 회절법으로 알아낼 수 있다.
본 발명의 일 예에 따른 노치리스 웨이퍼의 제조 방법에서는 다수의 와이어들을 이용하여 반도체 단결정 잉곳을 동시에 잘라 웨이퍼들을 만든 후에 웨이퍼들을 하나씩 레이저 마킹하고 떼어내므로 공정 속도를 향상시킬 수 있다. 또한 처음에 X-선 회절법으로 상기 반도체 단결정 잉곳의 결정방위를 알아낸 후에 상기 결정방위의 위치에 대응되도록 마운터를 부착시키고 이 위치가 고정된 상태에서 웨이퍼가 만들어지며 이 위치에 대응되도록 레이저 마킹이 이루어지므로 노치리스 웨이퍼를 제조할 수 있다. 따라서 노치리스(notchless) 웨이퍼를 제조하기 위한 별도의 노치나 인식용 마크를 형성하는 추가 공정이 필요하지 않는다. 이로써 노치리스 웨이퍼의 제조 공정을 단순화시킬 수 있다.
도 1은 본 발명의 일 예에 따른 노치리스 웨이퍼 제조 방법을 나타내는 순서도이다.
도 2 내지 도 6은 본 발명의 일 예에 따른 노치리스 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 예에 따른 노치리스 웨이퍼 제조 방법을 나타내는 순서도이다. 도 2 내지 도 6은 본 발명의 일 예에 따른 노치리스 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 1을 참조하여, 본 발명에 따른 노치리스 웨이퍼 제조 방법은 결정 방위를 아는 반도체 단결정 잉곳(ingot)을 마운터(mounter) 위에 부착하는 단계(S10); 상기 마운터 위에서 상기 반도체 단결정 잉곳을 잘라 웨이퍼들을 만드는 단계(S20); 및 상기 웨이퍼들을 하나씩 레이저 마킹하고 상기 마운터로부터 떼어내는 단계(S30)를 포함한다.
보다 구체적으로, 도 1 및 도 2를 참조하면, 반도체 단결정 잉곳(ingot)을 준비한다. 이를 위해 초크랄스키(Czozhralski) 방법으로 반도체 단결정 잉곳(1)을 형성한다. 상기 반도체 단결정 잉곳(1)의 원뿔 모양의 양 단부를 잘라 원기둥 형태로 만든다. 이때 상기 반도체 단결정 잉곳(1)의 양 원형 단면에는 예를 들면 [100] 결정면이 노출될 수 있다. X선 회절법 등의 방법으로 상기 반도체 단결정 잉곳(1)의 결정 방위를 알아낼 수 있다. 이와 같이 상기 반도체 단결정 잉곳(1)의 결정 방위를 알아낸 후에, 상기 결정 방위의 위치에 대응하도록 상기 반도체 단결정 잉곳(1)을 마운터(6) 위에 부착한다(S10). 상기 결정 방위는 예를 들면 [011]일 수 있다. 예를 들면 상기 마운터(6)의 중심이 상기 반도체 단결정 잉곳(1)의 [011] 결정 방위 상에 위치하도록 부착될 수 있다. 상기 서포트(6)는 예를 들면 에폭시로 형성될 수 있다.
도 1 및 도 3을 참조하여, 상기 마운터(6) 위에서 상기 반도체 단결정 잉곳(1)을 잘라 웨이퍼들(10)을 만든다(S20). 상기 반도체 단결정 잉곳(1)을 자르는 과정은 복수개의 와이어들(미도시)을 이용하여 진행되어 상기 웨이퍼들(10)을 동시에 만들 수 있다. 상기 와이어는 피아노 선 또는 고장력 와이어일 수 있으며, 상기 와이어를 빠른 속도로 주행시키면서 그 와이어에 슬러리 용액을 분사하면서 와이어에 묻은 슬러리와 반도체 단결정 잉곳(1)의 마찰에 의해 상기 반도체 단결정 잉곳(1)을 자를 수 있다. 이때 상기 마운터(6)의 상부도 일부 잘려 요철 구조를 가지는 마운터(6a)가 형성될 수 있다. 상기 반도체 단결정 잉곳(1)을 잘라 상기 웨이퍼들(10)을 만드는 단계 동안 상기 반도체 단결정 잉곳(1)과 상기 웨이퍼들(10)은 모두 상기 마운터(6, 6a)에 부착된 상태로 유지될 수 있다. 이로써 상기 웨이퍼들(10)의 결정 방위를 그대로 알 수 있다.
도 4를 참조하면, 상기 웨이퍼들(10)을 만든 후에, 상기 웨이퍼들(10)이 부착된 상기 마운터(6a)를 세정 장비(20) 내로 옮겨 상기 웨이퍼들(10)을 세정할 수 있다.
도 1 및 도 5을 참조하면, 레이저 발생기(30)를 이용하여 상기 웨이퍼들(10)을 하나씩 레이저 마킹하고 웨이퍼 홀더(40)를 이용하여 상기 마운터(6a)로부터 떼어낸다. 즉, 하나의 웨이퍼(10)에 대하여 레이저 마킹이 완료되면 바로 떼어내고, 그 다음 웨이퍼(10)에 대하여 레이저 마킹과 떼어내는 과정을 진행한다. 이와 같은 과정은 상기 마운터(6a)에 부착된 웨이퍼들(10)에 대해 진행될 때까지 반복될 수 있다. 상기 레이저 마킹 동안 상기 웨이퍼들(10)이 상기 마운터(6a)에 부착된 상태이므로, 상기 웨이퍼들(10)의 결정 방위를 알 수 있다. 상기 레이저 마킹은 상기 결정방위에 대응되는 위치에 레이저 마크를 형성할 수 있다. 상기 레이저 마크는 결정 방위를 나타내거나, 웨이퍼 정보를 나타내는 문자, 기호, 일련번호, T7코드(웨이퍼의 ID 인식용 2D 코드), 또는 바코드(bar code)의 형태를 가질 수 있다. 상기 웨이퍼 홀더(40)는 진공척이나 정전척일 수 있다. 상기 마운터(6a)로부터 상기 웨이퍼들(10)을 하나씩 떼어낼 때, 상기 마운터(6a)를 가열할 수 있다. 이로써 상기 웨이퍼들(10)이 잘 떼어질 수 있다. 상기 레이저 발생기(30)는 하드(hard) 레이저 마킹에 해당하는 에너지의 레이저 빔을 발생시킬 수 있다.
후속으로 도 6을 참조하면, 에지 그라인더(edge grinder, 50)를 이용하여 떼어낸 웨이퍼(10)의 외주면을 둥글게 갈아낼 수 있다.
본 발명의 일 예에 따른 노치리스 웨이퍼의 제조 방법에서는 다수의 와이어들(미도시)을 이용하여 반도체 단결정 잉곳(1)을 동시에 잘라 웨이퍼들(10)을 만든 후에 웨이퍼들을 하나씩 레이저 마킹하고 떼어내므로 공정 속도를 향상시킬 수 있다. 또한 처음에 X-선 회절법으로 상기 반도체 단결정 잉곳의 결정방위를 알아낸 후에 상기 결정방위의 위치에 대응되도록 마운터를 부착시키고 이 위치가 고정된 상태에서 웨이퍼가 만들어지며 이 위치에 대응되도록 레이저 마킹이 이루어지므로 노치리스 웨이퍼를 제조할 수 있다. 따라서 노치리스(notchless) 웨이퍼를 제조하기 위한 별도의 노치나 인식용 마크를 형성하는 추가 공정이 필요하지 않는다. 이로써 노치리스 웨이퍼의 제조 공정을 단순화시킬 수 있다.
1: 반도체 단결정 잉곳
10: 웨이퍼
6, 6a: 마운터
20: 세정 장비
30: 레이저 발생기
40: 웨이퍼 홀더
50: 에지 그라인더

Claims (8)

  1. 결정 방위를 아는 반도체 단결정 잉곳(ingot)을 마운터(mounter) 위에 부착하는 단계;
    상기 마운터 위에서 상기 반도체 단결정 잉곳을 잘라 웨이퍼들을 만드는 단계; 및
    상기 웨이퍼들을 하나씩 레이저 마킹하고 상기 마운터로부터 떼어내는 단계를 포함하는 노치리스 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 단결정 잉곳을 잘라 웨이퍼들을 만드는 단계는 복수개의 와이어들을 이용하여 진행되어 상기 웨이퍼들을 동시에 만드는 노치리스 웨이퍼의 제조 방법.
  3. 제 1 항에 있어서,
    상기 웨이퍼들을 만드는 단계 후에,
    상기 웨이퍼들이 부착된 상기 마운터를 세정 장비 내로 옮겨 상기 웨이퍼들을 세정하는 단계를 더 포함하는 노치리스 웨이퍼의 제조 방법.
  4. 제 1 항에 있어서,
    상기 마운터는 에폭시를 포함하며,
    상기 마운터로부터 상기 웨이퍼들을 하나씩 떼어낼 때, 상기 마운터를 가열하는 노치리스 웨이퍼의 제조 방법.
  5. 제 1 항에 있어서
    상기 레이저 마킹이 완료된 후에,
    상기 웨이퍼의 외주면을 둥글게 갈아내는 단계를 더 포함하는 노치리스 웨이퍼의 제조 방법.
  6. 제 1 항에 있어서,
    상기 결정 방위를 아는 반도체 단결정 잉곳(ingot)을 마운터(mounter) 위에 탑재하는 단계는, 상기 반도체 단결정 잉곳의 상기 결정 방위에 대응되는 위치가 상기 마운터의 소정 부분과 접하도록 하는 노치리스 웨이퍼의 제조 방법.
  7. 제 1 항에 있어서,
    상기 레이저 마킹하는 단계는 상기 웨이퍼의 상기 결정방위에 대응되는 위치에 레이저 마크를 형성하는 노치리스 웨이퍼의 제조 방법.
  8. 제 1 항에 있어서,
    상기 반도체 단결정 잉곳의 결정 방위는 X-선 회절법으로 알아내는 노치리스 웨이퍼의 제조 방법.


KR1020140076521A 2014-06-23 2014-06-23 노치리스 웨이퍼의 제조 방법 KR20160000049A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140076521A KR20160000049A (ko) 2014-06-23 2014-06-23 노치리스 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140076521A KR20160000049A (ko) 2014-06-23 2014-06-23 노치리스 웨이퍼의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160000049A true KR20160000049A (ko) 2016-01-04

Family

ID=55164029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140076521A KR20160000049A (ko) 2014-06-23 2014-06-23 노치리스 웨이퍼의 제조 방법

Country Status (1)

Country Link
KR (1) KR20160000049A (ko)

Similar Documents

Publication Publication Date Title
KR102260344B1 (ko) SiC 웨이퍼의 생성 방법
KR102287126B1 (ko) SiC 웨이퍼의 생성 방법
CN107305864B (zh) SiC晶片的加工方法
KR20180094785A (ko) 웨이퍼 생성 방법
JP6048654B2 (ja) 半導体ウェーハの製造方法
CN104517899B (zh) 晶片的加工方法
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
JP6180223B2 (ja) ウェーハの製造方法
KR20150094876A (ko) 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
TWI640036B (zh) 晶圓之加工方法
CN110277310B (zh) 半导体装置的制造方法
KR20180119481A (ko) SiC 웨이퍼의 생성 방법
JP6495056B2 (ja) 単結晶基板の加工方法
KR102599910B1 (ko) 소직경 웨이퍼의 제조 방법
US10872757B2 (en) Semiconductor substrate processing method
TW202205421A (zh) 矽基板製造方法
JP6013859B2 (ja) ウェーハの加工方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
KR20160000049A (ko) 노치리스 웨이퍼의 제조 방법
KR102629098B1 (ko) 웨이퍼의 가공 방법
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
JP2007258245A (ja) ウエハ付シートの製造方法、円盤状ウエハの外周部分分離方法、分離用シート、および分離用シートの製造方法
US20210358736A1 (en) Method of producing a substrate and system for producing a substrate
CN110663096B (zh) 化合物半导体基板和其制造方法
JP5445286B2 (ja) 炭化珪素単結晶基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application