KR20150146365A - Substrate having an thermoelectric module and semiconductor package using the same - Google Patents
Substrate having an thermoelectric module and semiconductor package using the same Download PDFInfo
- Publication number
- KR20150146365A KR20150146365A KR1020140173194A KR20140173194A KR20150146365A KR 20150146365 A KR20150146365 A KR 20150146365A KR 1020140173194 A KR1020140173194 A KR 1020140173194A KR 20140173194 A KR20140173194 A KR 20140173194A KR 20150146365 A KR20150146365 A KR 20150146365A
- Authority
- KR
- South Korea
- Prior art keywords
- thermoelectric module
- printed circuit
- circuit board
- heat
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지에 관한 것이다.To a substrate having a thermoelectric module and a semiconductor package using the same.
최근 모바일 AP(application processer)의 고성능화에 따른 CPU 코어의 집중적인 발열로 열적 이슈(thermal issue)를 해결하기 위한 효과적인 방안이 요구되고 있다.Recently, an intense heat of a CPU core due to a high performance of a mobile AP (application processor) is required to effectively solve a thermal issue.
특히, PC, 모바일 제품에서 열적 이슈를 해결하기 위하여 소프트웨어 방식으로, 예를 들어, 조절(throttling) 방식으로서, 일정 온도에 다다르면 IC 구동이 더 이상 되지 않도록 제한하거나, 또는 핫 스팟(hot spot)으로부터 수직방향의 열통로(thermal path)를 통해 직접적으로 열을 분산하는(heat spreading) 구조, 예를 들어, 열 바(thermal bar) 또는 열 비아(thermal via)를 이용하는 기술이 적용되고 있다.Particularly, in order to solve a thermal problem in a PC or a mobile product, a software method, for example, a throttling method, is used to restrict the IC driving to a certain temperature, A technique using a heat spreading structure, for example, a thermal bar or a thermal via, is applied through a vertical thermal path.
일 측면은 전기 에너지를 이용하여 열을 이동시켜 단시간에 방열효과를 극대화할 수 있는 열전 모듈을 갖는 기판을 제공하는 것이다.And a substrate having a thermoelectric module capable of maximizing a heat radiation effect in a short time by moving heat by using electric energy.
다른 측면은 전류를 인가하면 발열이 되는 펠티어 원리의 열전 모듈을 인쇄회로기판에 구현한 기판을 제공하는 것이다.Another aspect of the present invention is to provide a printed circuit board on which a thermoelectric module of a Peltier principle, which generates heat when a current is applied, is implemented on a printed circuit board.
또 다른 측면은 상기 열전 모듈을 갖는 기판을 이용한 반도체 패키지를 제공하는 것이다.Another aspect is to provide a semiconductor package using the substrate having the thermoelectric module.
일 실시예에 따른 열전 모듈을 갖는 기판은 복수의 회로층과 상기 복수의 회로층 사이에 개재된 복수의 절연층을 포함하는 인쇄회로기판, 및 상기 인쇄회로기판에 포함된 열전 모듈을 포함한다.A substrate having a thermoelectric module according to an embodiment includes a printed circuit board including a plurality of circuit layers and a plurality of insulating layers interposed between the plurality of circuit layers, and a thermoelectric module included in the printed circuit board.
도 1은 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 평면도이다.
도 8은 상기 도 7에 나타낸 열전 모듈을 갖는 기판의 단면도이다.
도 9는 상기 도 7에 나타낸 열전 모듈을 갖는 기판의 또 다른 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지를 예시한 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지를 예시한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 반도체 패키지용 기판을 예시한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 시스템 모듈을 예시한 단면도이다.1 is a cross-sectional view illustrating a substrate having a thermoelectric module according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
3 is a cross-sectional view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
5 is a cross-sectional view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
6 is a cross-sectional view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
7 is a plan view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
8 is a cross-sectional view of the substrate having the thermoelectric module shown in FIG.
9 is another sectional view of the substrate having the thermoelectric module shown in FIG.
10 is a cross-sectional view illustrating a substrate having a thermoelectric module according to another embodiment of the present invention.
11 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
12 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention.
13 is a cross-sectional view illustrating a substrate for a semiconductor package according to an embodiment of the present invention.
14 is a cross-sectional view illustrating a system module according to an embodiment of the present invention.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor can properly define the concept of a term to describe its invention in the best possible way It should be construed as meaning and concept consistent with the technical idea of the present invention.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms. In the accompanying drawings, some of the elements are exaggerated, omitted or schematically shown, and the size of each element does not entirely reflect the actual size.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
열전 모듈을 갖는 기판A substrate having a thermoelectric module
도 1은 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판(1000)을 예시한 단면도이다.
1 is a cross-sectional view illustrating a
도 1을 참조하면, 상기 열전 모듈을 갖는 기판(1000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 일면에 형성되어 기판(1000)의 외측으로 연장된 방열 비아(310)를 포함한다.
1, a
상기 열전 모듈(100)은 펠티어 효과(Peltier Effect)를 이용한 냉각 장치로서, n형 반도체 소자(101)와 p형 반도체 소자(102)를 교대로 배열하고, n형 반도체 소자(101)와 p형 반도체 소자(102)를 전극(103)에 접속한다. n형 반도체 소자(101)와 p형 반도체 소자(102)는 전극(103)에 상측과 하측으로 교대로 접속되고 상기 열전 모듈(100)에 전원이 공급되면 최종적으로 전체 소자(101, 102)가 직렬로 접속된다. 도시되지는 않았으나, 상기 열전 모듈(100)에는 리드선이 연결되어 외부와 전기적으로 연결될 수 있다. 통상적으로 반도체 소자(101, 102)들 사이의 공간(104)에는 공기가 차지한다. The
상기 n형 반도체 소자(101)와 p형 반도체 소자(102) 커플은 복수개가 배치될 수 있으며, 예를 들어 50 내지 200개, 또는 100 내지 150개가 배치될 수 있다.A plurality of pairs of the n-
한편, 한 쌍의 절연기판(105)에 의해 열전 모듈(100)의 상면 및 하면 외관이 형성되며, 반도체 소자(101, 102)들은 상기 한 쌍의 절연기판(105) 사이에 배치되며, 상기 절연기판(105)과 반도체 소자(101, 102) 사이에 전극(103)이 배치되어 있다.An upper surface and a lower surface of the
상기 전극(103)과 반도체 소자(101, 102)들은 납땜을 통해 접속될 수 있으며, 상하부 전극(103)은 상하부 절연기판(105)에 각각 접착되어 전체 반도체 소자(101, 102)들이 고정될 수 있다.The
상기 열전 모듈(100)에 사용되는 전극(103)은 열전 모듈에 공급되는 전원의 손실을 최소화하기 위하여 전기전도성이 높은 재질로 형성될 수 있다. 예를 들어 구리(Cu), 구리-몰리브데늄(Cu-Mo), 은(Ag), 금(Au), 백금(Pt) 중 하나 이상을 포함하는 전도성이 우수한 소재로 형성될 수 있다.The
상기 열전 모듈(100)에 사용되는 반도체 소자(101, 102)로는 예를 들어 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 2종 이상의 원소를 포함하는 반도체를 하나 이상 사용할 수 있다. 상기 희토류 원소로서는 Y, Ce, La 등을 사용할 수 있으며, 상기 전이금속으로서는 Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Cu, Zn, Ag, Re 중 하나 이상을 사용할 수 있고, 상기 13족 원소로서는 B, Al, Ga, In 중 하나 이상을 사용할 수 있으며, 상기 14족 원소로서는 C, Si, Ge, Sn, Pb 중 하나 이상을 사용할 수 있으며, 상기 15족 원소로서는 P, As, Sb, Bi 중 하나 이상을 사용할 수 있고, 상기 16족 원소로서는 S, Se, Te 중 하나 이상을 사용할 수 있다. 이와 같은 원소를 포함하는 반도체의 예로서는 Bi-Te계 반도체, Co-Sb계 반도체, Pb-Te계 반도체, Si-Ge계 반도체, Fe-Si계 반도체, 또는 Sb-Te계 반도체를 사용할 수 있다.Examples of the
이들 반도체들은 상기 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 하나 이상의 원소를 도펀트로서 포함하여 전기적 특성 등을 개선하는 것이 가능하다. 상기 Bi-Te계 반도체로서는 Sb 및 Se가 도펀트로서 사용된 (Bi,Sb)2(Te,Se)3계 반도체를 예시할 수 있으며, 상기 Co-Sb계 반도체로서는 CoSb3계 반도체를 예시할 수 있으며, 상기 Sb-Te계 반도체로서는 AgSbTe2, CuSbTe2를 예시할 수 있고, 상기 Pb-Te계 반도체로서는 PbTe, (PbTe)mAgSbTe2를 예시할 수 있다.These semiconductors may include at least one element selected from the group consisting of transition metals, rare earth elements, Group 13 elements, Group 14 elements, Group 15 elements, and Group 16 elements as dopants to improve electrical characteristics and the like. (Bi, Sb) 2 (Te, Se) 3 semiconductors in which Sb and Se are used as a dopant can be exemplified as the Bi-Te semiconductor, and a CoSb 3 semiconductor can be exemplified as the Co-Sb semiconductor AgSbTe 2 and CuSbTe 2 may be exemplified as the Sb-Te-based semiconductor, and PbTe and (PbTe) mAgSbTe 2 may be exemplified as the Pb-Te-based semiconductor.
상기 전극(103)이 놓여지는 절연기판(105)으로는 열전 모듈(100)에 전원이 인가될 때 발열 또는 흡열 반응을 일으키는 것으로 열전도성이 일정 강도 이상을 갖는 재질로 형성할 수 있다. 예를 들어, 알루미나(Al2O3), 알루미늄 나이트라이드(AlN), 보론 나이트라이드(BN), 지르코니아(ZrO2), 실리카(SiO2) 등의 절연체 세라믹스 등을 사용할 수 있으며, 두께나 형태 등은 당업계에 알려져 있는 기술을 사용할 수 있다.The
상기 열전 모듈(100)에는 상술한 바와 같이, 리드선이 연결되어 외부와 전기적으로 연결될 수 있으며, 예를 들어, 상기 열전 모듈(100)의 리드선의 양단에 직류(DC) 전압을 인가하면, n형 반도체 소자(101)에서는 전자(Electron)의 흐름에 따라, p형 반도체 소자(102)에서는 정공(Hole)의 흐름에 따라 열이 흡열부에서 발열부로 이동하므로, 시간이 지남에 따라 흡열부의 온도는 낮아지고 발열부의 온도는 상승한다. 이때 인가 전압의 극성을 바꿔주면 흡열부와 발열부의 위치가 서로 바뀌고, 열의 흐름도 반대가 된다. 이러한 현상은 금속 내의 전자의 퍼텐셜에너지 차이에 의해 발생된다. 즉, 퍼텐셜에너지가 낮은 상태의 금속에서부터 퍼텐셜에너지가 높은 상태의 금속으로 전자가 이동하려면 외부로부터 에너지를 가져와야 하기 때문에 접점에서는 열에너지를 빼앗기고, 반대의 경우에는 열에너지가 방출되는 원리이다. 상기 흡열(냉각)은 전류의 흐름과 반도체 소자 커플(n형, p형 반도체 소자 1쌍) 수에 비례하게 된다.
For example, when a direct current (DC) voltage is applied to both ends of the lead wire of the
상기 열전 모듈을 갖는 기판(1000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 하면에 형성되어 기판(1000)의 외측으로 연장된 방열 비아(310)를 통해서 기판(1000)으로부터 효율적으로 방출된다.
In the
상기 방열 비아(310)는 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다. 또한 상기 방열 비아(310)를 통해서 전류/전압의 공급이 가능하다.
The
한편, 상기 절연층(200)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 수지로 형성될 수 있다. 예를 들어, 상기 절연층(200)은 프리프레그, ABF(Ajinomoto Build-up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 수지로 형성될 수 있다.
Meanwhile, the
상기 절연층(200)에는 통상의 인쇄회로기판에서와 같이, 회로층(210)이 형성되며, 최외층 회로층의 보호층으로서, 접속패드(220)를 노출시키는 솔더레지스트층(230)이 형성된다.
A
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판(2000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
2 is a cross-sectional view illustrating a
도 2를 참조하면, 상기 열전 모듈을 갖는 기판(2000)은 절연층(200)의 캐비티(201)에 배치된 열전 모듈(100)을 가지며, 상기 캐비티(201)의 하부에 형성되어 기판(2000)의 수직 방향으로 전층 연결된 적층형 방열 비아(320)를 포함한다.
2, the
상기 열전 모듈을 갖는 기판(2000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 캐비티(201)의 하부에 형성되어 기판(2000)의 수직 방향으로 전층 연결된 적층형 방열 비아(320)를 통해서 기판(2000)으로부터 효율적으로 방출된다.
In the
상기 적층형 방열 비아(320)는 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
The layered heat dissipation via 320 may be formed of a metal such as copper or aluminum having high thermal conductivity.
한편, 상기 절연층(200)에는 통상의 회로층과 함께 전기 배선을 위한 적층형 신호 비아(240)가 형성된다.
Meanwhile, in the insulating
여기서, 상기 방열 비아(320)와 신호 비아(240)는 동일 공정에 의해 형성되어 동일 물질로 구성될 수 있다.
Here, the heat dissipation via 320 and the signal via 240 may be formed by the same process and may be made of the same material.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(3000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
3 is a cross-sectional view illustrating a
도 3을 참조하면, 상기 열전 모듈을 갖는 기판(3000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 기판(3000)의 상하 외측으로 연장된 제1방열 비아(310a) 및 제2방열 비아(310b)를 포함한다.
3, the
상기 기판(3000)에 내장된 열전 모듈에서 반도체 소자(101, 102)들 사이의 공간에는 절연층(200)과 같은 절연물질이 채워질 수 있다.
A space between the
상기 열전 모듈을 갖는 기판(3000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 하면에 형성되어 기판(3000)의 하부 외측으로 연장된 제1방열 비아(310a)를 통해서 기판(3000)으로부터 효율적으로 방출된다.
In the
이와 같이, 방열 비아를 기판의 상하면에 배치하여 방열 효과를 극대화할 수 있다.
As described above, the heat radiation via can be maximized by disposing the heat radiation vias on the upper and lower surfaces of the substrate.
도 4은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(4000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
4 is a cross-sectional view illustrating a
도 4를 참조하면, 상기 열전 모듈을 갖는 기판(4000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 기판(4000)의 상하 외측으로 연장된 제1방열 기둥(330a) 및 제2방열 기둥(330b)을 포함한다.
4, the
상기 방열 기둥은 금속 핀과 같은 방열 핀 구조일 수 있으며, 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
The heat dissipation column may have a heat dissipation fin structure such as a metal fin, and may be formed of a metal such as copper or aluminum with high thermal conductivity.
상기 열전 모듈을 갖는 기판(4000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2방열 기둥(330b)을 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 하면에 형성되어 기판(4000)의 하부 외측으로 연장된 제1방열 기둥(330a)을 통해서 기판(4000)으로부터 효율적으로 방출된다.
In the
이와 같이, 방열 기둥을 기판의 상하면에 배치하여 방열 효과를 극대화할 수 있다.
As described above, the heat radiating column can be disposed on the upper and lower surfaces of the substrate, thereby maximizing the heat radiating effect.
도 5는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(5000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
5 is a cross-sectional view illustrating a
도 5를 참조하면, 상기 열전 모듈을 갖는 기판(5000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되는 제1방열판(340a) 및 제2방열판(340b)과, 상기 제1방열판(340a) 및 제2방열판(340b)에 각각 형성되어 기판(5000)의 상하 외측으로 연장된 제1방열 비아(310a) 및 제2방열 비아(310b)를 포함한다.
5, the
상기 열전 모듈을 갖는 기판(5000)은 도 3에 나타낸 기판(3000)에서 방열 비아와 함께 방열판을 추가로 구성함으로써 방열 효과를 극대화할 수 있다.
The
도 6은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(6000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
6 is a cross-sectional view illustrating a
도 6을 참조하면, 상기 열전 모듈을 갖는 기판(6000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 피라미드 형상을 가지며, 상기 열전 모듈(100)의 상단 및 하단은 각각 기판(6000)의 상하 외측으로 연장되어 형성된다.
6, a
본 발명에서 사용된 용어 “피라미드 형상”은 계단 형태의 적층 형상을 가지되, 일면, 예를 들어 상면에서 반대면, 예를 들어 하면으로 갈수록 넓어지는 형상을 의미한다.
The term " pyramid shape " used in the present invention means a shape having a laminate shape in a step shape and widening from one side, for example, from an upper side to an opposite side, for example, a lower side.
상기 열전 모듈(100)은 n형 반도체 소자(101)와 p형 반도체 소자(102)를 교대로 배열하되, 피라미드 형상으로 적층 배열함으로써 흡열 및 방열을 위하여 접촉되는 영역을 극대화할 수 있다.
The
상기 열전 모듈을 갖는 기판(6000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 기판(6000)의 상부 외측으로 연장된 열전 모듈의 상면을 통해서 흡수된 열은 기판(6000)의 하부 외측으로 연장된 열전 모듈의 하면을 통해서 기판(6000)으로부터 효율적으로 방출된다.
In the
도 7 은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(7000)을 예시한 평면도로서, 중복되는 구성에 대한 설명은 생략한다.
FIG. 7 is a plan view illustrating a
도 7을 참조하면, 상기 열전 모듈을 갖는 기판(7000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 절연층(200)의 일 지점을 둘러싸는 냉각부와, 상기 절연층(200)의 외면에 위치되는 발열부를 포함하도록 배열되어, 기판(7000)의 내부에서 외면으로 연장되어 형성된다.
7, a
상기 기판(7000)에 내장된 열전 모듈은 냉각이 필요한 부위, 즉 열이 발생하는 부위, 예를 들어, AP(application processer)의 열이 가장 높은 지점을 중심으로 기판(7000)의 외면으로 방사 방향으로 배열되도록 설계한다.The thermoelectric module built in the
여기서 하단의 A로 표기한 부분의 전극을 통해서 전류/전압이 인가될 수 있다.
Here, the current / voltage can be applied through the electrode indicated by A in the lower part.
상기 열전 모듈을 갖는 기판(7000)에서, AP가 존재하는 열전 모듈의 내측은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 열전 모듈의 외측은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, AP가 존재하는 기판(7000)의 내측에서 열전 모듈의 내측에 의해 흡수된 열은 기판(7000)의 외면으로 연장된 열전 모듈의 외측을 통해서 기판(7000)으로부터 효율적으로 방출된다.
In the
도 8 및 도 9는 각각 도 7의 구조에 대한 단면도이다.
8 and 9 are sectional views of the structure of Fig. 7, respectively.
도 8을 참조하면, 열전 모듈을 갖는 기판(7000A)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 절연층(200)의 일 지점을 중심으로 둘러싸는 형태로 배열되되, 열전 모듈의 외측이 상기 기판(7000A)의 외면으로 연장되어 노출되도록 형성된다.
8, a
한편, 절연층(200)에는 통상의 회로층(210)과 함께 배선용 신호 비아(211)가 형성될 수 있다.
On the other hand, the insulating
도 9를 참조하면, 열전 모듈을 갖는 기판(7000B)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 절연층(200)의 일 지점을 중심으로 둘러싸는 형태로 배열되어 열전 모듈의 외측이 상기 기판(7000B)의 외면으로 연장되어 형성되며, 나아가, 상기 기판(7000B)의 외측 측면에는 도금층(350)이 형성되어 방열 면적을 넓힘으로써 방열 효과를 극대화할 수 있다.
9, a
상기 도금층(350)은 방열 특성이 우수한 금속의 도금층으로 구성될 수 있다.
The
상기와 같이, 도 7 내지 도 9에서 예시한 구조는 통상의 상하 구조의 방열 부재와 달리 기판의 측면으로 방열이 가능하도록 설계됨으로써 설계자유도를 향상시킬 수 있다.
As described above, the structure illustrated in FIG. 7 to FIG. 9 is designed to be able to radiate heat to the side surface of the substrate, unlike the normal upper and lower radiation members, thereby improving the degree of freedom in design.
도 10은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(8000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
10 is a cross-sectional view illustrating a
도 10을 참조하면, 상기 기판(8000)은 n형 반도체 소자(101)와 p형 반도체 소자(102)가 외층 회로층에 실장된 상부 기판을 포함하며, 상기 상부 기판은 외부접속단자로서 n형 반도체 소자(101)와 p형 반도체 소자(102)를 접속부재로 하여 하부 기판, 예를 들어, 메인보드(600)에 실장된다. 상기 메인보드(600)의 하단에는 열 패드(700)와 방열 금속 프레임(800)이 순차적으로 형성되어 있다.
10, the
상기 기판(8000)에서, 상기 n형 반도체 소자(101)와 p형 반도체 소자(102)는 교대로 배열되고, 통상의 외부접속단자, 예를 들어, 솔더볼과 같은 형태로 상부 기판에 실장되어 발열 기능과 함께 통상의 본딩 기능을 수행한다.
In the
상기 n형 반도체 소자(101)와 p형 반도체 소자(102)의 상단은 상부 기판에 형성된 전극(103a)을 통해서 접속되고, 상기 n형 반도체 소자(101)와 p형 반도체 소자(102)의 하단은 하부 기판, 예를 들어, 메인보드(600)에 형성된 전극(103b)을 통해서 교대로 접속되어 직렬로 연결된다.
The upper end of the n-
상기 반도체 소자(101, 102)는 통상의 솔더볼 형성방법에 따라 페이스트, 또는 잉크를 이용하여 스크린 인쇄하거나 반도체를 리플로우 가능한 볼 형태로 제작하여 실장될 수 있다.
The
상기 기판(8000)에서, 솔더볼 형상의 반도체 소자로 구성된 열전 모듈의 상단은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하단은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 열전 모듈의 상면을 통해서 흡수된 열은 열전 모듈의 하면을 통해서 상기 상부 기판으로부터 효율적으로 방출된다. 나아가, 상기와 같이 상부 기판으로부터 전달된 열은 2차적으로는 메인보드(600)에 매립된 적층형 방열 비아(320)를 통해서 확산되며, 3차적으로는 열 패드(700)를 통해서, 마지막으로 4차적으로는 방열 금속 프레임(800)을 통해서 반대편으로 확산될 수 있다.
In the
상기 열 패드(700) 및 방열 금속 프레임(800)은 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
The
반도체 패키지Semiconductor package
도 11은 본 발명의 일 실시예에 따른 반도체 패키지(9000A)를 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
11 is a cross-sectional view illustrating a
도 11을 참조하면, 상기 반도체 패키지(9000A)는 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 패키지(9000A)의 상하 외측으로 연장된 제1방열 비아(310a)와 제2방열 비아(310b), 및 상기 제2방열 비아(310b)에 솔더범프(1110)를 개재하여 실장된 제1반도체 부품(1100: 예를 들어, AP)과, 또 다른 상하부 패키지(도시되지 않음)와의 연결을 위하여 접속패드에 실장된 제1외부접속단자(1120) 및 제2외부접속단자(1130)를 포함한다.
11, the
예를 들어, 상기 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제1반도체 부품(1100)으로부터 발생된 열은 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수되며, 이렇게 흡수된 열은 상기 열전 모듈(100)의 하면에 형성되어 패키지(9000A)의 하부 외측으로 연장된 제1방열 비아(310a)를 통해서 패키지(9000A)로부터 효율적으로 방출된다.
For example, the upper surface of the
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지(9000B)를 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
FIG. 12 is a cross-sectional view illustrating a
도 12를 참조하면, 상기 반도체 패키지(9000B)는 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 패키지(9000B)의 상하 외측으로 연장된 제1방열 비아(310a)와 제2방열 비아(310b), 및 상기 제2방열 비아(310b)에 실장된 제2반도체 부품(1200: 예를 들어, 메모리)와, 또 다른 하부 패키지(도시되지 않음)와의 연결을 위하여 접속패드에 실장된 외부접속단자(1230)를 포함한다. 상기 제2반도체 부품(1200)은 와이어(1210)를 통해 접속패드에 본딩된다.
12, the
예를 들어, 상기 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2반도체 부품(1200)으로부터 발생된 열은 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수되며, 이렇게 흡수된 열은 상기 열전 모듈(100)의 하면에 형성되어 패키지(9000B)의 하부 외측으로 연장된 제1방열 비아(310a)를 통해서 패키지(9000B)로부터 효율적으로 방출된다.
For example, the upper surface of the
도 13은 본 발명의 일 실시예에 따른 반도체 패키지용 기판(9000C)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
FIG. 13 is a cross-sectional view illustrating a substrate 9000C for a semiconductor package according to an embodiment of the present invention, and a description of overlapping configurations is omitted.
도 13을 참조하면, 상기 기판(9000C)은 메인보드로서 적용된 경우를 예시한 것으로서, 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 기판(9000C)의 상하 수직방향으로 전층 연결된 제1적층형 방열 비아(320a)와 제2적층형 방열 비아(320b)를 포함한다.
13, the substrate 9000C is applied as a main board. The substrate 9000C has a
상기 기판(9000C)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2적층형 방열 비아(320b)를 경유하여 열전 모듈(100)의 상면을 통해서 흡수된 열은 상기 열전 모듈의 하면에 형성되어 기판(9000C)의 하부 수직방향으로 전층 연결된 제1적층형 방열 비아(320a)를 통해서 기판(9000C)으로부터 효율적으로 방출된다.
In the substrate 9000C, for example, the upper surface of the
도 14는 본 발명의 일 실시예에 따른 시스템 모듈을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
FIG. 14 is a cross-sectional view illustrating a system module according to an embodiment of the present invention, and a description of overlapping configurations is omitted.
도 14를 참조하면, 상부 패키지(500)가 제2외부접속단자(1130)를 접속부재로 하여 메인보드(600)에 실장되며, 상기 메인보드(600)의 하단에는 열 패드(700)와 방열 금속 프레임(800)이 순차적으로 형성되어 있다.
14, the
상기 제1반도체 부품(1100)으로부터 발생된 열은 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수되며, 이렇게 흡수된 열은 제1방열 비아(310a)를 통해서 패키지(500)로부터 효율적으로 방출된다. 나아가, 상기 제1반도체 부품(1100)으로부터 발생된 열은 1차적으로 제1 및 제2방열 비아(310a 및 310b)를 통해서 수평 방향으로 확산되고, 2차적으로는 메인보드(600)에 매립된 적층형 방열 비아(320)를 통해서 확산되며, 3차적으로는 열 패드(700)를 통해서, 마지막으로 4차적으로는 방열 금속 프레임(800)을 통해서 반대편으로 확산될 수 있다.
The heat generated from the
상기 열 패드(700) 및 방열 금속 프레임(800)은 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
The
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
1000, 2000, 3000, 4000, 5000, 6000, 7000, 7000A, 7000B, 8000: 열전 모듈을 갖는 기판
9000A, 9000B: 반도체 패키지
9000C: 반도체 패키지용 기판
100: 열전 모듈
101: N형 반도체 소자
102: P형 반도체 소자
103: 전극
104: N형 및 P형 반도체 소자 사이의 공간
105: 절연기판
200: 절연층
201: 캐비티
210: 회로층
211: 신호 비아
220: 접속패드
230: 솔더레지스트층
240: 적층형 신호 비아
310: 방열 비아
310a: 제1방열 비아
310b: 제2방열 비아
320: 적층형 방열 비아
320a: 제1적층형 방열 비아
320b: 제2적층형 방열 비아
330a: 제1방열 기둥
330b: 제2방열 기둥
340a: 제1방열판
340b: 제2방열판
350: 도금층
1100: 제1반도체 부품
1110: 솔더 범프
1120: 제1외부접속단자
1130: 제2외부접속단자
1200: 제2반도체 부품
1210: 와이어
1230: 외부접속단자
500: 상부 패키지
600: 메인 보드
700: 열 패드
800: 방열 금속 프레임1000, 2000, 3000, 4000, 5000, 6000, 7000, 7000A, 7000B, 8000:
9000A, 9000B: Semiconductor package
9000C: substrate for semiconductor package
100: thermoelectric module
101: N-type semiconductor element
102: P-type semiconductor element
103: Electrode
104: Space between N-type and P-type semiconductor elements
105: Insulated substrate
200: insulating layer
201: cavity
210: Circuit layer
211: Signal vias
220: connection pad
230: solder resist layer
240: stacked signal vias
310: Thermal Via
310a: first radiating vias
310b: second heat sink via
320: Laminated Via
320a: first laminated heat sink via
320b: second stacked-layer heat sink via
330a: first heat radiating column
330b: second heat radiating column
340a: first heat sink
340b: second heat sink
350: plated layer
1100: First semiconductor component
1110: Solder bump
1120: First external connection terminal
1130: Second external connection terminal
1200: second semiconductor component
1210: Wire
1230: External connection terminal
500: upper package
600: Motherboard
700: Thermal pad
800: Heat-resistant metal frame
Claims (19)
상기 인쇄회로기판에 포함된(incorporated) 열전 모듈;
을 포함하는 열전 모듈을 갖는 기판.
A printed circuit board including a plurality of circuit layers and a plurality of insulating layers interposed between the plurality of circuit layers; And
A thermoelectric module incorporated in the printed circuit board;
And a thermoelectric module.
상기 열전 모듈은 상기 인쇄회로기판 내에 내장되는 열전 모듈을 갖는 기판.
The method according to claim 1,
Wherein the thermoelectric module has a thermoelectric module embedded in the printed circuit board.
상기 인쇄회로기판은 열전 모듈 내장형 캐비티를 가지며, 상기 열전 모듈은 상기 캐비티에 수용되는 열전 모듈을 갖는 기판.
The method according to claim 1,
Wherein the printed circuit board has a thermoelectric module built-in cavity, and the thermoelectric module has a thermoelectric module housed in the cavity.
상기 열전 모듈과 열적으로 연결되는 방열 부재를 더욱 포함하는 열전 모듈을 갖는 기판.
The method according to claim 1,
And a thermally conductive member thermally coupled to the thermoelectric module.
상기 방열 부재는 방열 비아, 적층형 방열 비아, 방열 기둥, 방열판 또는 이들의 조합인 열전 모듈을 갖는 기판.
The method of claim 4,
Wherein the heat dissipation member has a heat dissipation via, a lamination heat dissipation via, a heat dissipation post, a heat dissipation plate, or a combination thereof.
상기 방열 비아 또는 적층형 방열 비아 중 적어도 일부는 신호 연결을 위한 신호 비아의 기능을 하는 열전 모듈을 갖는 기판.
The method of claim 5,
Wherein at least some of the heat-dissipating via or stacked heat-dissipating via have a thermoelectric module serving as a signal via for signal connection.
상기 열전 모듈은 n형 반도체 소자와 p형 반도체 소자가 일렬 또는 피라미드 형상으로 교대로 배열되어 전기적으로 연결되는, 열전 모듈을 갖는 기판.
The method according to claim 1,
Wherein the thermoelectric module has a thermoelectric module in which an n-type semiconductor device and a p-type semiconductor device are alternately arranged in a row or in a pyramid shape and electrically connected.
상기 열전 모듈은 n형 반도체 소자와 p형 반도체 소자가 교대로 배열되어 전기적으로 연결되도록 상기 인쇄회로기판에 내장되며,
상기 열전 모듈은 상기 인쇄회로기판의 내부의 일 지점을 둘러싸는 냉각부와 상기 인쇄회로기판의 외면에 위치하는 발열부를 포함하도록 방사 방향으로 배열되어 인쇄회로기판의 내부에서 외면으로 연장되어 형성된 열전 모듈을 갖는 기판.
The method according to claim 1,
The thermoelectric module is embedded in the printed circuit board so that the n-type semiconductor device and the p-type semiconductor device are alternately arranged and electrically connected,
The thermoelectric module includes a thermoelectric module arranged radially and extending outwardly from the inside of the printed circuit board so as to include a cooling part surrounding a point inside the printed circuit board and a heat generating part located on an outer surface of the printed circuit board, / RTI >
상기 인쇄회로기판의 측면에 형성된 방열용 도금층을 더욱 포함하는 열전 모듈을 갖는 기판.
The method according to claim 1,
And a heat dissipation layer formed on a side surface of the printed circuit board.
상기 열전 모듈은 n형 반도체 소자와 p형 반도체 소자가 교대로 배열되어 전기적으로 연결되며, 이웃하는 n형 반도체 소자와 p형 반도체 소자 사이에는 상기 절연층이 충전되는 열전 모듈을 갖는 기판.
The method according to claim 1,
The thermoelectric module has a thermoelectric module in which an n-type semiconductor element and a p-type semiconductor element are alternately arranged and electrically connected, and between the adjacent n-type semiconductor element and the p-type semiconductor element, the insulating layer is filled.
상기 인쇄회로기판이 실장되는 하부 기판을 더 포함하며,
상기 열전 모듈은 볼 형상을 갖는 n형 반도체 소자와 p형 반도체 소자가 상기 인쇄회로기판의 최외층 회로층에 교대로 배열되어 상기 인쇄회로기판과 상기 하부 기판을 매개하는 외부접속단자로서 기능하는 열전 모듈을 갖는 기판.
The method according to claim 1,
And a lower substrate on which the printed circuit board is mounted,
Wherein the thermoelectric module is a thermoelectric module in which an n-type semiconductor device having a ball shape and p-type semiconductor devices are alternately arranged in an outermost circuit layer of the printed circuit board to function as an external connection terminal for mediating the printed circuit board and the lower substrate. A substrate having a module.
상기 n형 반도체 소자와 p형 반도체 소자의 상단은 상기 인쇄회로기판의 절연층에 형성된 제1전극을 통해서 접속되고, 상기 n형 반도체 소자와 p형 반도체 소자의 하단은 상기 하부 기판에 형성된 제2전극을 통해서 교대로 접속되는 열전 모듈을 갖는 기판.
The method of claim 11,
Type semiconductor element and the p-type semiconductor element are connected via a first electrode formed on an insulating layer of the printed circuit board, and a lower end of the n-type semiconductor element and the p- A substrate having thermoelectric modules alternately connected via electrodes.
상기 인쇄회로기판에 포함된(incorporated) 열전 모듈; 및
상기 열전 모듈과 열적으로 연결되어 상기 인쇄회로기판에 실장된 소자;
를 포함하는 반도체 패키지.
A printed circuit board including a plurality of circuit layers and a plurality of insulating layers interposed between the plurality of circuit layers;
A thermoelectric module incorporated in the printed circuit board; And
An element thermally connected to the thermoelectric module and mounted on the printed circuit board;
≪ / RTI >
상기 열전 모듈과 열적으로 연결되는 방열 부재를 더욱 포함하며,
상기 열전 모듈과 상기 소자는 상기 방열 부재를 통해서 열적으로 연결되는 반도체 패키지.
14. The method of claim 13,
And a heat dissipating member thermally connected to the thermoelectric module,
Wherein the thermoelectric module and the device are thermally connected through the heat radiation member.
상기 방열 부재는 방열 비아, 적층형 방열 비아, 방열 기둥, 방열판 또는 이들의 조합인 반도체 패키지.
15. The method of claim 14,
The heat dissipation member is a heat dissipation via, a laminated heat dissipation via, a heat dissipation post, a heat dissipation plate or a combination thereof.
상기 반도체 패키지가 상면에 실장되는 메인 보드;
를 포함하는 시스템 모듈.
A printed circuit board including a plurality of circuit layers and a plurality of insulating layers interposed between the plurality of circuit layers; a thermoelectric module incorporated in the printed circuit board; 1. A semiconductor package comprising: a semiconductor package; And
A main board on which the semiconductor package is mounted;
≪ / RTI >
상기 메인 보드는 상기 반도체 패키지와 상기 메인 보드의 하면을 열적으로 연결하는 열적 경로를 갖는 시스템 모듈.
18. The method of claim 16,
Wherein the main board has a thermal path thermally connecting the lower surface of the main package and the semiconductor package.
상기 열적 경로는 적층형 방열 비아를 포함하는 시스템 모듈.
18. The method of claim 17,
Wherein the thermal path comprises a stacked thermal vias.
상기 메인 보드의 하면에 순차적으로 형성되는 열 패드 및 방열 금속 프레임을 더욱 포함하는 시스템 모듈.18. The method of claim 16,
And a heat pad and a heat-radiating metal frame sequentially formed on a lower surface of the main board.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20140076620 | 2014-06-23 | ||
KR1020140076620 | 2014-06-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150146365A true KR20150146365A (en) | 2015-12-31 |
KR102297283B1 KR102297283B1 (en) | 2021-09-03 |
Family
ID=55129065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140173194A KR102297283B1 (en) | 2014-06-23 | 2014-12-04 | Substrate having an thermoelectric module and semiconductor package using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102297283B1 (en) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990037873A (en) * | 1999-02-08 | 1999-05-25 | 구자홍 | Manufacturing method of PCB and PCB thereby |
KR20000056832A (en) * | 1999-02-26 | 2000-09-15 | 구자홍 | Manufacturing method of PCB and PCB thereby |
KR20020005749A (en) * | 2000-03-17 | 2002-01-17 | 모리시타 요이찌 | Module with built-in electronic elements and method of manufacture thereof |
JP2002344145A (en) * | 2001-05-14 | 2002-11-29 | Matsushita Electric Ind Co Ltd | Multilayer wiring board and its manufacturing method |
KR20060003078A (en) * | 2003-05-09 | 2006-01-09 | 마츠시타 덴끼 산교 가부시키가이샤 | Module including circuit elements |
KR100769527B1 (en) * | 2006-09-19 | 2007-10-23 | 삼성전기주식회사 | Embedded printed circuit board and manufacturing method thereof |
JP2009111013A (en) * | 2007-10-26 | 2009-05-21 | Rohm Co Ltd | Semiconductor apparatus |
JP2009231729A (en) * | 2008-03-25 | 2009-10-08 | Nec Corp | Semiconductor device |
US20100140790A1 (en) | 2008-12-05 | 2010-06-10 | Seagate Technology Llc | Chip having thermal vias and spreaders of cvd diamond |
JP2010205818A (en) * | 2009-03-02 | 2010-09-16 | Oki Semiconductor Co Ltd | Semiconductor device |
KR20100125341A (en) * | 2008-03-24 | 2010-11-30 | 니혼도꾸슈도교 가부시키가이샤 | Component-incorporating wiring board |
JP2011082252A (en) * | 2009-10-05 | 2011-04-21 | Nec Corp | Three-dimensional semiconductor device and method for cooling the same |
KR20110134689A (en) * | 2010-06-09 | 2011-12-15 | 주식회사 하이닉스반도체 | Semiconductor packag |
JP2012160528A (en) * | 2011-01-31 | 2012-08-23 | Nikkiso Co Ltd | Semiconductor package |
JP2014007409A (en) * | 2012-05-30 | 2014-01-16 | Denso Corp | Method for manufacturing thermoelectric conversion device |
-
2014
- 2014-12-04 KR KR1020140173194A patent/KR102297283B1/en active IP Right Grant
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990037873A (en) * | 1999-02-08 | 1999-05-25 | 구자홍 | Manufacturing method of PCB and PCB thereby |
KR20000056832A (en) * | 1999-02-26 | 2000-09-15 | 구자홍 | Manufacturing method of PCB and PCB thereby |
KR20020005749A (en) * | 2000-03-17 | 2002-01-17 | 모리시타 요이찌 | Module with built-in electronic elements and method of manufacture thereof |
JP2002344145A (en) * | 2001-05-14 | 2002-11-29 | Matsushita Electric Ind Co Ltd | Multilayer wiring board and its manufacturing method |
KR20060003078A (en) * | 2003-05-09 | 2006-01-09 | 마츠시타 덴끼 산교 가부시키가이샤 | Module including circuit elements |
KR100769527B1 (en) * | 2006-09-19 | 2007-10-23 | 삼성전기주식회사 | Embedded printed circuit board and manufacturing method thereof |
JP2009111013A (en) * | 2007-10-26 | 2009-05-21 | Rohm Co Ltd | Semiconductor apparatus |
KR20100125341A (en) * | 2008-03-24 | 2010-11-30 | 니혼도꾸슈도교 가부시키가이샤 | Component-incorporating wiring board |
JP2009231729A (en) * | 2008-03-25 | 2009-10-08 | Nec Corp | Semiconductor device |
US20100140790A1 (en) | 2008-12-05 | 2010-06-10 | Seagate Technology Llc | Chip having thermal vias and spreaders of cvd diamond |
JP2010205818A (en) * | 2009-03-02 | 2010-09-16 | Oki Semiconductor Co Ltd | Semiconductor device |
JP2011082252A (en) * | 2009-10-05 | 2011-04-21 | Nec Corp | Three-dimensional semiconductor device and method for cooling the same |
KR20110134689A (en) * | 2010-06-09 | 2011-12-15 | 주식회사 하이닉스반도체 | Semiconductor packag |
JP2012160528A (en) * | 2011-01-31 | 2012-08-23 | Nikkiso Co Ltd | Semiconductor package |
JP2014007409A (en) * | 2012-05-30 | 2014-01-16 | Denso Corp | Method for manufacturing thermoelectric conversion device |
Also Published As
Publication number | Publication date |
---|---|
KR102297283B1 (en) | 2021-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7299639B2 (en) | Thermoelectric module | |
US9516790B2 (en) | Thermoelectric cooler/heater integrated in printed circuit board | |
US7772692B2 (en) | Semiconductor device with cooling member | |
US20070045804A1 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
US20160005675A1 (en) | Double sided cooling chip package and method of manufacturing the same | |
JP2002270743A (en) | Mounting structure of semiconductor element | |
JP2008198928A (en) | Cooling structure and electronic apparatus in which its structure is built-in | |
JP2006210777A (en) | Semiconductor device | |
KR20160021752A (en) | Integrated thermoelectric cooling | |
US7298028B2 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
JP6003624B2 (en) | Semiconductor module | |
KR100769527B1 (en) | Embedded printed circuit board and manufacturing method thereof | |
JP2019149501A (en) | Wiring board and electronic device | |
JP5038355B2 (en) | Optical semiconductor device module | |
JP5496975B2 (en) | Semiconductor device module | |
KR102297283B1 (en) | Substrate having an thermoelectric module and semiconductor package using the same | |
KR100716865B1 (en) | Semiconductor package | |
KR101343049B1 (en) | Semiconductor package having function of heat dissipation | |
KR20100000439A (en) | Semiconductor package using thermoelectric element | |
JP3818310B2 (en) | Multilayer board | |
JP7293116B2 (en) | Thermoelectric sintered bodies and thermoelectric elements | |
TWM593659U (en) | Packaging structure for directly exporting thermal energy of electronic components | |
KR102276513B1 (en) | Substrate having an embedded thermoelectric module, semiconductor package and method of manufacturing the same | |
JP2016001644A (en) | Semiconductor module | |
CN215912280U (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |