KR20150135499A

KR20150135499A - 별개의 모듈로 결정을 갖는 비선형 프리코더

Info

Publication number: KR20150135499A
Application number: KR1020157030872A
Authority: KR
Inventors: 요헨 마스; 미카엘 팀머스
Original assignee: 알까뗄 루슨트
Priority date: 2013-04-30
Filing date: 2014-04-28
Publication date: 2015-12-02
Also published as: EP2800283B1; EP2800283A1; CN105164928A; KR101711321B1; US9628157B2; CN105164928B; US20160043786A1; WO2014177481A1; JP6117429B2; JP2016522617A

Abstract

본 발명은 크로스토크 완화를 위해 신호를 전처리하기 위한 신호 처리 유닛(120)에 관한 것이다. 본 발명의 실시예에 따르면, 신호 처리 유닛은, 제1 채널 결합 정보(L)에 기초하여 각자의 통신 채널들(H)을 통해 전송될 각자의 전송 샘플들(U)에 대한 개개의 모듈로 이동들(△)을 판정하고, 상기 모듈로 이동들을 각자의 전송 샘플들에 추가하도록 구성된 모듈로 유닛(121)과, 통신 채널들과 선형 프리코더의 연결로부터 생기는 전체 채널 행렬(HP')을 효과적으로 대각화하는 것을 목적으로 하는 제2 채널 결합 정보(P')에 기초하여 결과적인 전송 샘플들을 공동 처리하도록 구성된 선형 프리코더(122)를 포함한다. 본 발명은 또한 크로스토크 완화를 위해 신호를 전처리하기 위한 방법에 관한 것이다.

Description

별개의 모듈로 결정을 갖는 비선형 프리코더{NON-LINEAR PRECODER WITH SEPARATE MODULO DECISION}

본 발명은 유선 통신 시스템 내의 크로스토크 완화에 관한 것이다.

크로스토크(또는 채널간 간섭)는, DSL(Digital Subscriber Line) 통신 시스템 등의, MIMO(Multiple Input Multiple Output) 유선 통신 시스템에 대한 채널 손상의 주요 소스이다.

더 높은 데이터 레이트에 대한 수요가 증가함에 따라, DSL 시스템은 더 높은 주파수 대역을 향해 진보되고 있고, 여기서, 이웃 전송 라인들(즉, 케이블 바인더(cable binder) 내의 꼬인 구리쌍(twisted copper pairs) 등의, 전체 길이 또는 일부 길이에 걸쳐 근접해 있는 전송 라인들)간의 크로스토크가 더욱 두드러진다(주파수가 높을수록, 결합(coupling)이 더 많아진다).

MIMO 시스템은 다음과 같은 선형 모델로 기술될 수 있다:

여기서, N-성분 복소 벡터 X, 또는 Y는, N개 채널을 통해 전송되거나 이로부터 수신된 심볼들의 주파수/캐리어/톤 인덱스 k의 함수로서, 별개의 주파수 표현을 나타내고, NxN 복소 행렬 H는 채널 행렬이라 부르며: 채널 행렬 H의 (i,j)번째 성분 h_ij는 j번째 채널 입력으로 전송되고 있는 신호에 응답하여 통신 시스템이 어떻게 i번째 채널 출력에서 신호를 생성하는지를 기술한다; 채널 행렬의 대각 요소들은 직접 채널 결합을 기술하고, (크로스토크 계수라고도 하는) 채널 행렬의 비대각 요소들은 채널간 결합을 기술하며, N-성분 복소 벡터 Z는, 무선 주파수 간섭(RFI) 또는 열적 노이즈 등의, N개 채널에 관한 첨가성 노이즈를 나타낸다.

크로스토크를 완화하고, 유효 처리량, 도달 범위 및 라인 안정성을 최대화하기 위해 상이한 전략들이 개발되어 왔다. 이들 기술들은 정적 또는 동적 스펙트럼 관리 기술들로부터 다중-사용자 신호 조율(또는 벡터링)로 점진적으로 발전하고 있다.

채널간 간섭을 감소시키기 위한 한 기술은 공동 신호 프리코딩(joint signal precoding)이다: 전송 데이터 심볼들은 각각의 통신 채널을 통해 전송되기 전에 프리코더를 공동으로 거친다. 프리코더는, 프리코더와 통신 채널들의 연결이 수신기들에서 채널간 간섭을 거의 또는 전혀 야기하지 않도록 하는 것이다.

채널간 간섭을 감소시키기 위한 추가의 기술은 공동 신호 후처리(joint signal post-processing)이다: 수신 데이터 심볼들은 검출되기 전에 포스트코더(postcoder)를 공동으로 거친다. 포스트코더는, 통신 채널들과 포스트코더의 연결이 수신기들에서 채널간 간섭을 거의 또는 전혀 야기하지 않도록 하는 것이다.

벡터링 그룹, 즉, 그 신호들이 공동으로 처리되는 통신 라인 세트의 선택은 양호한 크로스토크 완화 성능을 달성하는데 있어서 다소 중요하다. 벡터링 그룹 내에서, 각각의 통신 라인은 그룹 내의 다른 통신 라인들 내로의 크로스토크를 유도하는 방해자 라인으로서 간주되고, 동일한 통신 라인은 그룹 내의 다른 통신 라인들로부터의 크로스토크를 받는 희생자 라인으로서 간주된다. 벡터링 그룹에 속하지 않는 라인들로부터의 크로스토크는 외래 노이즈로서 취급되고 상쇄되지 않는다.

이상적으로, 벡터링 그룹은 물리적으로 및 현저하게 상호작용하는 전체 통신 라인 세트와 정합해야 한다. 그러나, 국제 규제 정책 및/또는 제한된 벡터링 능력으로 인한 로컬 루프 언번들링(local loop unbundling)은, 벡터링 그룹이 모든 물리적으로 상호작용하는 라인들의 서브셋만을 포함함으로써 제한된 벡터링 이득을 생성하는 이러한 포괄적인 접근법을 방지한다.

신호 벡터링은 전형적으로 배포 지점 유닛(DPU; Distribution Point Unit) 내에서 수행되고, 여기서, 벡터링 그룹의 모든 가입자 라인을 통해 동시에 전송되거나 이들로부터 동시에 수신되는 모든 데이터 심볼들이 이용가능하다. 예를 들어, 신호 벡터링은, 중앙국(CO; Central Office)에 배치되거나 가입자 구내(스트리트 캐비넷(street cabinet), 폴 캐비넷(pole cabinet) 등)에 더 가까운 섬유-공급된 원격 유닛으로서 배치된 디지털 가입자 라인 액세스 멀티플렉서(DSLAM) 내에서 수행되고, 신호 프리코딩은 (고객 구내를 향한) 다운스트림 통신에 특히 적절한 반면, 신호 후처리는 (고객 구내로부터의) 업스트림 통신에 특히 적절하다.

선형 신호 프리코딩은 유익하게도 행렬곱에 의해 구현된다: 선형 프리코더는 전송 벡터 U(k)의 프리코딩 행렬 P(k)와의 주파수 영역에서의 행렬곱을 수행하고, 프리코딩 행렬 P(k)는, 전체 채널 H(k)P(k)의 비대각 계수들(off-diagonal coefficients), 및 그에 따라 채널간 간섭이 거의 제로로 감소되는 것을 의미하는, 전체 채널 행렬 H(k)P(k)가 대각화되도록 하는 것이다.

현실적으로, 및 제1차 근사화(first order approximation)로서, 프리코더는, 각각의 방해자 라인으로부터의 실제의 크로스토크 신호를 수신기측에서 파괴적으로 간섭하는 직접 신호와 함께 희생자 라인 위에 역위상(anti-phase) 크로스토크 사전-보상 신호를 중첩한다.

더욱 형식적으로, 채널 행렬 H를 다음과 같이 기재한다:

여기서 캐리어 인덱스 k는 자발적으로 생략되었고, D는 직접 채널 계수 h_ii를 포함하는 대각 행렬이며, I는 항등 행렬이고, G는 정규화된 크로스토크 계수 h_ij/h_ii를 포함하는 비대각 크로스토크 채널 행렬이다.

프리코딩 행렬 P가 정규화된 크로스토크 결합 채널의 역을 구현하여, 즉, 아래 식

을 구현하여, H·P=D(여기서, 후자는 수신기에서의 단일-탭 주파수 등화(FEQ; Frequency EQualization)에 의해 보상됨)가 되도록 할 때 이상적인 제로-포싱(ZF; Zero-Forcing) 선형 프리코딩이 달성된다. 선형 ZF 프리코딩에 의해, 수신기 입력에서의 노이즈는 직접 채널 주파수 응답에 의해 계수 1/h_i,i만큼 강화된다. 우리는 또한, 동일한 라인들은 모두 동등한 경로 손실 h_i,i를 가질 것으로 예상되기 때문에 동일한 라인들에 대해 노이즈는 균등하게 강화된다는 점에 유의한다.

새로운 구리 액세스 기술의 출현과 100 MHz 이상의 훨씬 더 넓은 스펙트럼의 이용에 의해, 크로스토크 전력이 증가하고 직접 신호 전력을 능가할 수 있어서, 부극성 신호 대 잡음비(SNR)를 생성할 수 있다. 희생자 라인 상의 크로스토크 사전보상 신호의 중첩은 그에 따라, 개개의 사용자에 대한 신호 전력의 허용된 양을 주파수의 함수로서 정의하는 전송 전력 스펙트럼 밀도(PSD) 마스크의 위반을 야기할 수 있고, 또한 심각한 신호 왜곡을 야기하는 디지털 대 아날로그 변환기(DAC) 칩셋 내의 신호 클립핑을 초래할 수도 있다.

종래 기술의 해결책은, 직접 및 사전보상 신호 양쪽 모두를 포함하는 전송 신호가 허용된 제한 내에 머물도록, 직접 신호 이득을 축소(scale down)하는 것이다. PSD 감소는 라인 및 주파수 의존적이고, 시간에 따라, 예를 들어, 소정 라인이 벡터링 그룹에 합류하거나 이탈할 때, 변할 수 있다. 직접 신호 이득에서의 변화는 FEQ 문제를 피하기 위해 반드시 수신기에 전달되어야 한다. 이 제1 해결책은, 2013년 3월, 레퍼런스 ITU-T SG15 Q4a 2013-03-Q4-053, 제목이 "G.fast: Precoder Gain Scaling"인, Alcatel-Lucent사로부터의 국제 통신 연맹(ITU)에 대한 표준 기여에서 설명되었다.

또 다른 종래 기술의 해결책은, 과도 전력을 갖는 전송 성상 포인트(transmit constellation point)를 다시 성상 경계(constellation boundary) 내로 이동시키는 모듈로 산술 연산을 적용하는, 비선형 프리코딩(NLP; Non-Linear Precoding)의 이용이다. 수신기에서, 동일한 모듈로 연산이 신호를 그 의도된 위치로 다시 이동시킬 것이다.

전송 신호의 값을 한정하기 위해 모듈로 산술을 채용하는 사상은 단일 사용자 등화에 대한 적용에서 독립적으로 및 거의 동시에 Tomlinson과 Harashima에 의해 처음 도입되었다(M. Tomlinson, "New Automatic Equalizer Employing Modulo Arithmetic" Electronics Letters, 7(5-6), pp.138-139, Mar. 1971; 및 H. Harashima, and H. Miyakawa, "Matched-Transmission Technique for Channels with inter Symbol interference" IEEE Trans, on Communications, 20(4), pp. 774-780, Aug. 1972). Ginis와 Cioffi는 그 개념을 크로스토크 상쇄를 위한 프리코딩을 갖춘 다중 사용자 시스템에 적용했다(G. Ginis and J.M. Cioffi, "A Multi-User Precoding Scheme Achieving Crosstalk Cancellation with Application to DSL systems", Proc. 34th Asilomar Conference on Signals, Systems and Computers, 2000).

그러나, 모듈로 연산은 전송 신호에 직접 영향을 미치고 그에 따라 시스템 상에 도입되는 실제 크로스토크에 직접 영향을 미치며, '치킨-에그(chicken-egg)' 문제: 제1 사용자에 대한 모듈로 연산은 제2 사용자에 대한 사전보상을 변경하고; 제2 사용자에 대한 변경된 사전보상은 제2 사용자에 대한 모듈로 연산을 변경하고; 제2 사용자에 대한 변경된 모듈로 연산은 제1 사용자에 대한 사전보상을 변경하고; 제1 사용자에 대한 변경된 사전보상은 제1 사용자에 대한 모듈로 연산을 변경하는 등등의 문제로 귀결된다.

이 문제를 극복하기 위하여, QR 행렬 분해를 이용해 비선형 프리코더가 구성된다. 이 기술의 훌륭한 개요가, 함수들의 단계별 설명과 함께, Ikanos에 의해 주어지고 있다(S. Singh, M. Sorbara, "G.fast: Comparison of Linear and Non-Linear Pre-coding for G.fast on 100m BT Cable", ITU-T SG15 Q4a contribution 2013-01-Q4-031, January 2013).

정규화된 채널 행렬의 켤레 전치행렬(conjugate transpose)이 먼저 2개의 행렬로 인수화된다, 즉, 아래 식과 같고,

여기서, *는 켤레 전치행렬을 나타내고, R은 NxN 상위 삼각 행렬이며, Q는 전력을 보존하는 NxN 단위 행렬(unitary matrix)이고(즉, Q*Q = I), N은 벡터링 그룹 내의 가입자 라인들의 개수를 나타낸다.

그러면 하나의 대각화 프리코딩 행렬이 다음과 같이 주어진다:

이것은

를 산출한다.

다음 식과 같이 쓸 수 있고,

여기서, L은 단위 대각(unit diagonal)을 갖는 NxN 하위 삼각 행렬이고, S는 그 요소들이 R*의 대각 요소들인 NxN 정규화 대각 행렬이다.

대각 행렬 S는 인코딩 순서에 의존하는 라인당 프리코딩 이득을 나타낸다. S 스케일링은 모듈로 연산이 정규화된 주파수 샘플들에 관해 연산되어야 할 때 폐기됨으로써,

및

를 산출한다. 따라서 초기 전송 샘플을 복구하기 위해 추가 등화 단계 S ^-1이 수신기에서 요구된다.

비선형 프리코더는 제1 피드포워드 필터 L, 또는 등가적으로 제1 피드백 필터

에 후속하여 제2 피드포워드 필터 Q를 포함한다.

제1 단계에서, 전송 벡터 U는 하위 삼각 행렬 L과 행별로 곱해지지만, 다음 행으로 진행하기 이전에, 요소 i에 대한 출력은 모듈로 연산을 통해 적응됨으로써, 전송 전력을 허용된 한계 내에 유지한다. 행렬 L의 삼각 구조는 앞서 언급된 '치킨-에그' 문제에 대한 해결책이다: 사용자 i에 대한 모듈로 출력은 나중에 인코딩되는 사용자 j(j > i)에 대한 입력으로서 역할하지만, 앞서 인코딩된 사용자 k(k < i)의 출력에 영향을 주지 않는다.

제2 단계에서, 결과 벡터는 그 단일 속성(unitary property)으로 인해 초기 전송 전력을 유지하는 행렬 Q와 곱해진다.

더욱 형식적으로, 비선형 프리코더 X'의 출력은 다음과 같이 주어진다:

여기서, r_ij는 R*의 계수들을 나타내고, Γ_i,k는 캐리어 k와 사용자 i에 대한 성상 크기의 함수로서 모듈로 연산자를 나타낸다.

모듈로 연산자 Γ_i,k는 다음과 같이 주어진다:

여기서, x_i,k는 캐리어 k와 사용자 i에 대한 전송 주파수 샘플을 나타내고, M_i,k는 캐리어 k와 사용자 i에 대한 I/Q 차원당 성상 포인트들의 개수를 나타내며, d는 한 차원 내의 이웃 성상 포인트들간의 거리를 나타낸다.

NLP를 통해 N개 라인들을 벡터링하는 복잡성은 b²(N² + N(N+1)/2) = b²(3N²/2 + N/2) 곱셈-누적 연산(multiply-accumulate operations)이며, 여기서, b는, 라인당 하나 또는 2개의 복소 곱셈-누적 연산(complex multiply-accumulate operation)으로서 카운트될 수 있는 모듈로 연산을 배제한, 컴퓨터 산술에서 이용되는 비트수를 나타낸다.

수신기에서, 등화된 수신 신호 샘플들은 다음과 같이 주어진다:

추가의 등화 단계 S ^-1은 그러면 추가 모듈로 연산과 함께 초기 전송 벡터 U를 복구하는데 필요하다:

항

는 성상 경계 내에 있을 것으로 예상되므로

는

와 같아야 한다. 그 다음 그 샘플에 관해 결정

가 이루어진다.

대응하는 기준 모델이 도 1에 도시되어 있다.

QR 행렬 분해로 구현된 비선형 프리코더는 ZF 등화를 달성하는 반면, 수신기 입력에서의 노이즈 샘플은 계수 1/r_ii에 의해 강화된다는 점에 유의한다. 동일한 라인을 갖는 케이블의 경우, R* 행렬의 대각 값들은 동일한 값을 갖지 않는다; 따라서, 노이즈 강화는 각 라인 상에서 동일하지 않고, 이것은 크로스토크 결합의 레벨에 따라 상이한 사용자들에 대한 불공평한 비트 레이트 분배로 이어질 수 있다는 점에도 유의한다.

피드백 필터를 먼저 거치고, 후속하여 피드포워드 필터를 거치는, 단계별 접근법으로 인해 몇 가지 문제가 발생한다.

제1 문제는, 비선형 프리코더를 업데이트하는데 요구되는 처리 자원의 양이다. (예를 들어, 크로스토크 채널 변화를 추적하기 위해) P가 업데이트될 것을 필요로 한다면, Q와 L도 역시 업데이트될 것을 필요로 한다. Q와 L을 독립적으로 동시에 업데이트하기 위한 공지된 해결책이 없다. 따라서, 각각의 추적 단계는 업데이트된 P 또는 H 행렬의 새로운 분해를 포함한다.

또 다른 문제는 추가 곱셈단으로 인한 추가된 양자화 노이즈이다. 하나의 단일 행렬 곱셈을 수반한 선형 프리코딩에 비해, 각각 2개의 행렬 L과 Q를 이용한 2개의 연속된 곱셈으로 인해 양자화 노이즈는 2배가 된다.

역시 또 다른 문제는 불연속 전송 모드와 관련되어 있으며, 여기서, 하나 이상의 가입자 라인이 어떠한 신호도 전송되지 않은 채 어떤 수동 상태(passive state)에 놓여짐으로써, 일부 상당한 전력을 절감한다. 이것은 Q와 L의 수 개의 서브 블록들을 복수회 실행하는 것을 수반하여, 런타임 복잡성을 거의 2배 증가시킨다.

본 발명의 목적은 종래 기술의 해결책의 앞서 언급된 단점 또는 결점을 완화 또는 극복하는 것이다.

본 발명의 제1 양태에 따르면, 크로스토크 완화를 위해 신호를 전처리하기 위한 신호 처리 유닛은, 제1 채널 결합 정보에 기초하여 각자의 통신 채널들을 통해 전송될 각자의 전송 샘플들에 대한 개개의 모듈로 이동(shift)들을 판정하고, 모듈로 이동들을 각자의 전송 샘플들에 추가하도록 구성된 모듈로 유닛과, 통신 채널들과 선형 프리코더의 연결로부터 생기는 전체 채널 행렬을 효과적으로 대각화하는 것을 목적으로 하는 제2 채널 결합 정보에 기초하여 결과적인 전송 샘플들을 공동 처리하도록 구성된 선형 프리코더를 포함한다.

본 발명의 또 다른 양태에 따르면, 크로스토크 완화를 위해 신호를 전처리하기 위한 방법은, 제1 채널 결합 정보에 기초하여 각자의 통신 채널들을 통해 전송될 각자의 전송 샘플들에 대한 개개의 모듈로 이동을 판정하는 단계, 모듈로 이동들을 각자의 전송 샘플들에 추가하는 단계, 및 통신 채널들과 선형 프리코더의 연결로부터 생기는 전체 채널 행렬을 효과적으로 대각화하는 것을 목적으로 하는 제2 채널 결합 정보에 기초하여 선형 프리코딩을 통해 결과적인 전송 샘플들을 공동 처리하는 단계를 포함한다.

본 발명의 한 실시예에서, 제1 채널 결합 정보는 제2 채널 결합 정보와는 독립적으로 업데이트된다.

본 발명의 한 실시예에서, 모듈로 연산은 선형 프리코딩보다 낮은 정밀도 산술연산(precision arithmetic)을 이용한다.

본 발명의 한 실시예에서, 모듈로 연산에 대한 정밀도 산술연산은 통신 채널들 중의 활성 통신 채널들의 수의 함수이다.

본 발명의 한 실시예에서, 제1 채널 결합 정보는 통신 채널들 중의 활성 통신 채널들의 세트의 변화시에 업데이트되는 반면, 제2 채널 결합 정보는 변경되지 않고 남는다.

본 발명의 한 실시예에서, 결과적인 전송 샘플들은 선형 프리코더를 통해 단일 행렬 곱셈단(single matrix multiplication stage)에 의해 공동으로 처리된다.

이러한 신호 처리 유닛은 유익하게도, DSLAM, Ethernet 스위치, 엣지 라우터 등의 액세스 플랜트(access plant)를 통한 가입자 장치들로의 유선 통신을 지원하며, CO에 배치되거나 가입자 구내(스트리트 캐비넷, 폴 캐비넷 등)에 더 가까운 섬유-피딩되는 원격 유닛(fiber-fed remote unit)으로서 배치되는, 액세스 노드(또는 액세스 멀티플렉서)의 일부를 형성한다.

본 발명은 먼저 개별 전송 샘플들 u_i에 적용될 모듈로 이동량 δ_i를 결합 행렬 L(피드포워드 필터) 또는 등가적으로 결합 행렬 I-S ^-1 R*(피드백 필터)에 기초하여 판정하는 것을 제안한다.

그러나, 중간 전송 벡터 X'를 계산할 필요가 없다. 대신에, 벡터 U+△(△는 대응하는 이동 벡터)가 (단일 행렬 곱셈단으로서 구현된) 프리코딩 행렬 P' = PS = QL, 즉, 그 목적이 프리코딩 행렬 P'를 갖는 선형 프리코더와 채널 행렬 H를 갖는 통신 채널들의 연결로부터 발생하는 전체 채널 행렬 HP' = HQL = DS를 효과적으로 대각화하는 것인 프리코딩 행렬 P'을 갖는 선형 프리코더에 직접 공급된다. 이런 방식으로, 모듈로 결정은 실제의 프리코딩과는 별개로 이루어질 수 있고, L과의 곱셈은 데이터 경로로부터 제거된다.

대응하는 기준 모델이 도 2에 도시되어 있다.

다음과 같은 혜택이 발생한다:

― P'와 L은 독립적으로 추적될 수 있다. 예를 들어, 프리코더 행렬이 업데이트되면, 모듈로 결정 프로세스도 반드시 또한 수정될 필요는 없음으로써, 매 업데이트 단계에서 QR 행렬 분해를 피한다.

― P'는 L과는 독립적으로 추적될 수 있기 때문에, 선형 프리코딩을 위해 개발된 많은 공지된 업데이트 메커니즘이 적용될 수 있다. Q와 L을 동시에(synchronously) 추적할 필요가 없거나, 다른 하나가 일정하게 머무는 동안 하나가 어떻게 추적될 수 있는지를 걱정할 필요가 없다.

― 전송 벡터 U는 단 하나의 행렬 P'를 거칠 필요가 있기 때문에, L과의 곱셈 및 다음 Q와의 곱셈과는 대조적으로 양자화 노이즈의 증폭이 없다. 사실상, X'는 버려지고 △가 미리정의된 그리드 상에 있는 채 △만이 저장되기 때문에, 피드백 필터링을 통한 임의의 양자화 노이즈가 제거된다.

― P'가 정확한 한, L이 충분히 정확하지 않더라도 프리코딩은 크로스토크를 효과적으로 상쇄할 것이다. 덜 정확한 L은 오직 전송 전력 증가와 아마도 약간의 일시적 PSD 침해를 야기할 수 있다.

― L의 곱셈은 데이터 경로에 있지 않고 이동 벡터 △(△ 내의 요소들은 대략적 그리드 상에 있다)의 생성에서만 역할하므로, L과의 곱셈에 대한 정밀도 b_L이 상당히 감소될 수 있다: b_L < b. 복잡도는 b²K² + b_L ²K(K+1)/2 곱셈-누적 연산(모듈로 연산을 제외함)이 되므로, 전통적인 비선형 프리코딩보다 적은 처리 자원을 요구한다.

― 불연속 전송 모드가 가능해진다: 비활성 순서(deactivation order)와 정합하도록 인코딩 순서(encoding order)를 변경할 필요가 없으므로, 새로운 프리코더 계수를 작성하고 새로운 프리코딩 이득을 수신기에 전송할 필요가 없다. 또한, 불연속 전송 모드를 허용하기 위한 런타임 복잡성 증가가 없다.

첨부된 도면과 연계하여 취해지는 실시예의 이하의 설명을 참조함으로써 본 발명의 상기 및 다른 목적 및 피쳐들이 더욱 명백해지고 본 발명 자체가 최상으로 이해될 것이다.
― 도 1은 이미 논의된, 종래 기술의 비선형 프리코더에 대한 기준 모델을 나타낸다;
― 도 2는 역시 논의된, 본 발명에 따른 비선형 프리코더에 대한 기준 모델을 나타낸다;
― 도 3은 액세스 플랜트의 개관을 나타낸다;
― 도 4는 본 발명에 따른 액세스 노드에 대한 추가 상세사항을 나타낸다;
― 도 5는 본 발명에 따른 비선형 프리코더에 대한 추가 상세사항을 나타낸다.

도 3에서, CO에서 네트워크 유닛(10)과, 하나 이상의 광섬유를 통해 네트워크 유닛(10)에 결합되고 구리 루프 플랜트(copper loop plant)를 통해 다양한 가입자 구내의 고객 구내 장비(CPE; Customer Premises Equipment)(30)에도 결합된 DPU(20)를 포함하는 액세스 플랜트(1)가 도시되어 있다.

구리 루프 플랜트는 공통 액세스 세그먼트(40)를 포함하고, 여기서, 가입자 라인들은 서로 근접해 있으므로 서로에 및 가입자 구내로의 최종 접속을 위한 전용 루프 세그먼트(50) 내로 크로스토크를 유도한다. 전송 매체는 전형적으로 구리 비차폐 꼬인쌍(UTP; Unshielded Twisted Pairs)으로 이루어진다.

DPU(20)는, 공통 액세스 세그먼트 내에 유도된 크로스토크를 완화하고 각자의 가입자 라인들을 통해 달성가능한 통신 데이터 레이트를 증가시키기 위하여 루프 플랜트를 통해 전송되거나 이로부터 수신되고 있는 중인 데이터 심볼들을 공동 처리하기 위한 벡터링 처리 유닛을 포함한다.

도 4에는, 본 발명에 따른 DPU(100)에 대한 추가 상세사항이 도시되어 있다. DPU(100)는, 동일한 벡터링 그룹의 일부를 형성하는 것으로 가정되는 각자의 전송 라인들 Li를 통해 CPE(200i)에 결합된다.

DPU(100)는:

― DSL 트랜시버(110i);

― 벡터링 처리 유닛(VPU)(120); 및

― VPU(120)의 동작을 제어하기 위한 벡터링 제어 유닛(VCU)(130)를 포함한다.

DPU(100)는 또한 업스트림 수신 신호로부터의 크로스토크를 상쇄하기 위한 포스트코더를 포함할 수 있다. 대응하는 블록들은 본 발명과는 무관하므로 도 3에서 의도적으로 생략되었다.

DSL 트랜시버(110i)는 VPU(120)에 및 VCU(130)에 개별적으로 결합된다. VCU(130)는 또한 VPU(120)에 결합된다.

DSL 트랜시버(110i)는 각각:

― 디지털 신호 프로세서(DSP)(111i); 및

― 아날로그 프론트 엔드(AFE)(112i)를 포함한다.

CPE(200i)는 각각의 DSL 트랜시버(210i)를 포함한다.

DSL 트랜시버(210i)는 각각:

― 디지털 신호 프로세서(DSP)(211i); 및

― 아날로그 프론트 엔드(AFE)(212i)를 포함한다.

AFE(112i 및 212i)는 각각 디지털-대-아날로그 변환기(DAC)와 아날로그-대-디지털 변환기(ADC), 대역외 간섭을 제거하면서 신호 에너지를 적절한 통신 주파수 대역 내에 국한하기 위한 전송 필터와 수신 필터, 전송 신호를 증폭하고 전송 라인을 구동하기 위한 라인 구동기, 및 가능한 노이즈를 적게 하여 수신 신호를 증폭하기 위한 저잡음 증폭기(LNA)를 포함한다.

AFE(112i 및 212i)는, 낮은 전송기-수신기 결합비를 달성하면서 전송기 출력을 전송 라인에 결합하고 전송 라인을 수신기 입력에 결합하기 위한 하이브리드, 전송 라인의 특성 임피던스에 적응시키기 위한 임피던스-정합 회로, 및 격리 회로(전형적으로는 변압기)를 더 포함한다.

DSP(111i 및 211i)는 각각 다운스트림 및 업스트림 DSL 통신 채널을 동작시키도록 구성된다.

DSP(111i 및 211i)는 또한, 진단 또는 관리 명령 및 응답 등의 DSL 제어 트래픽을 수송하는데 이용되는 다운스트림 및 업스트림 DSL 제어 채널을 동작시키도록 구성된다. 제어 트래픽은 DSL 채널을 통해 사용자 트래픽과 멀티플렉싱된다.

더 구체적으로는, DSP(111i 및 211i)는 사용자 및 제어 데이터를 디지털 데이터 심볼들로 인코딩 및 변조하고, 디지털 데이터 심볼로부터 사용자 및 제어 데이터를 복조 및 디코딩하기 위한 것이다.

DSP(111i 및 211i) 내에서 다음과 같은 전송 단계들이 전형적으로 수행된다:

― 데이터 멀티플렉싱, 프레이밍, 스크램블링, 에러 정정 인코딩 및 인터리빙 등의, 데이터 인코딩;

― 캐리어 정렬 테이블에 따라 캐리어를 정렬하고, 정렬된 캐리어들의 비트 로딩에 따라 인코딩된 비트 스트림을 파싱하며, 아마도 트렐리스(Trellis) 코딩에 의해, (각각의 캐리어 진폭 및 위상에 의해) 적절한 전송 성상 포인트 상으로 비트들의 각 청크(chunk)를 맵핑하는 단계를 포함하는 신호 변조;

― 신호 스케일링;

― 고속 푸리에 역변환(IFFT; inverse Fast Fourier Transform);

― 주기적 전치부호(CP; Cyclic Prefix) 삽입; 및 아마도

― 타임-윈도우잉(time-windowing).

DSP(111i 및 211i) 내에서 다음과 같은 수신 단계들이 전형적으로 수행된다:

― CP 제거, 및 아마도 타임-윈도우잉;

― 고속 푸리에 변환(FFT; Fast Fourier Transform);

― 주파수 등화(FEQ; Frequency EQualization);

― 그 패턴이 각각의 캐리어 비트 로딩에 의존하는 적절한 성상 그리드를 각각의 및 모든 등화된 주파수 샘플에 적용하고, 아마도 트렐리스 디코딩에 의해, 예상된 전송 성상 포인트 및 대응하는 전송 비트 시퀀스를 검출하며, 캐리어 정렬 테이블에 따라 비트들의 모든 검출된 청크를 재정렬하는 단계를 포함하는, 신호 복조 및 검출; 및

― 데이터 디인터리빙(de-interleaving), 에러 정정, 디스크램블링, 프레임 경계구분(frame delineation) 및 디멀티플렉싱 등의, 데이터 디코딩.

DSP(111i)는 또한, 공동 신호 프리코딩을 위한 고속 푸리에 역변환(IFFT) 전에 VPU(120)에 전송 주파수 샘플 u_i를 공급하도록 구성된다.

DSP(111i)는 또한, 추가 전송을 위해 VPU(120)로부터 정정된 주파수 샘플 x_i를 수신하도록 구성된다. 대안으로서, DSP(111i)는 초기 주파수 샘플에 추가할 정정 샘플을 수신할 수 있다.

VPU(120)는 선형 프리코더(122)에 직렬 결합된 모듈로 유닛(121)을 포함한다. 초기 전송 벡터 U는 모듈로 유닛(120)에 입력되는 반면, 사전-보상된 전송 벡터 X는 각각의 전송 라인 Li를 통한 추가 전송을 위해 DSP(111i)에 출력된다.

모듈로 유닛(121)은 제1 채널 결합 행렬 L에 기초하여 각각의 전송 샘플 u_i에 적용할 모듈로 이동량 δ_i를 판정하도록 구성된다. 이렇게 판정된 이동량 δ_i는 전송 벡터 U에 추가되는 모듈로 이동 벡터 △를 생성한다. 모듈로 유닛(120)은 b_L 비트 산술연산으로 동작한다.

선형 프리코더(122)는 전송 라인 L1 내지 LN에 걸쳐 도입되는 크로스토크를 완화하도록 구성된다. 더 구체적으로는, 선형 프리코더(122)는 전체 채널 행렬 HP' = DS를 대각화하도록 입력 벡터 U+△를 프리코딩 행렬 P' = (I+G)^-1 S = QL과 곱한다. 선형 프리코더(122)는 b (b > b_L) 비트 산술연산으로 동작하며, 이것은 모듈로 유닛(121)이 선형 프리코더(122)에 비해 낮은 정밀도 산술연산으로 동작한다는 것을 의미한다.

VPU(120)에 대한 추가 상세사항이 도 5에 도시되어 있다.

모듈로 이동 벡터 △의 판정을 위해 전송 벡터 U가 모듈로 유닛(121)에 입력된다. 모듈로 이동 벡터 △의 성분 δ_i는 다음과 같이 주어진다:

여기서, 모듈로 이동 연산자 γ_i,k(.)는 다음에 의해 정의된다:

그 다음, 모듈로 이동 벡터 △는 전송 벡터 U에 가산되어 모듈로 유닛(121)의 출력에서 U+△를 생성한다.

수학식 (11)은, 현재의 모듈로 이동 δ_i의 계산을 위해 이전 행들의 출력들 u_j + δ_j (j < i)가 요구되므로 행별로 계산될 것이다. δ₁=0이고, u₁은 모듈로 유닛(121)의 출력에 투명하게 전달된다는 점에도 유의한다.

그 다음, 선형 프리코더(121)는 입력 벡터 U+△를 취하고, 이것을 단일 행렬 곱셈단을 통해 P' = (I+G)^-1 S = QL과 곱하여 사전보상된 전송 벡터 X = QL(U+△)를 생성한다. 벡터 X의 개별 성분들은 각각의 전송 라인을 통한 추가 처리를 위해 각각의 DSP(111)에 반환된다.

VCU(130)는 기본적으로 모듈로 유닛(121)에 및 선형 프리코더(122)에 각각 채널 결합 행렬 L과 P'를 공급하기 위한 것이다. 이들 행렬들은 전송 라인 L1 내지 LN 사이의 크로스토크 추정치로부터 계산된다.

VCU(130)는 먼저 각각의 전송 라인 L1 내지 LN을 통해 이용될 각각의 다운스트림 파일럿 시퀀스를 구성함으로써 시작된다. 주어진 심볼 기간 m 동안 주파수 인덱스 k에서 전송 라인 Li를 통해 전송된 파일럿 디지트(digit)는

로 표기된다. 파일럿 시퀀스들은 상호 직교하고, (직교 요건을 만족하기 위하여) M ≥ N인 M 심볼 기간에 걸쳐 전송되는 M개의 파일럿 디지트

을 포함한다. 파일럿 시퀀스들은 전형적으로, 소위 SYNC 심볼 등의 특정한 심볼 기간 동안에, 및/또는 (충분히 대표성있는 전송 스펙트럼의 중요한 부분에 걸쳐 있는) 소위 PROBE 캐리어 등의 특정한 캐리어를 통해 전송된다.

VCU(130)는 원격 트랜시버(210i)에 의한 파일럿 디지트의 검출 동안에 측정되는 각각의 슬라이서 에러(slicer error)를 수집한다. 심볼 기간 m 동안 주파수 인덱스 k에서 희생자 라인 Li에 걸쳐 트랜시버(210i)에 의해 측정되는 슬라이서 에러는

로 표기된다.

트랜시버(210i)는 또한, 측정된 슬라이서 에러 값

를 VCU(130)에 보고하도록 구성된다(도 4의 Err-R 메시지 참조).

에러 피드백 정보의 양을 줄이도록, 간섭 측정은 통상적으로 주파수 인덱스들의 데시메이트된 세트에서 이용가능하다.

그 다음, VCU(130)는 전체 취득 사이클에 걸쳐 희생자 라인 Li에 관해 측정된 M개의 에러 측정

를 방해자 라인 Lj를 통해 전송된 파일럿 시퀀스의 M개의 각자의 파일럿 디지트

과 상관시켜 주파수 인덱스 k에서 방해자 라인 Lj로부터 희생자 라인 Li 내로의 등화된 크로스토크 계수 h_ij(k)/h_ii(k)의 추정치를 얻는다. 파일럿 시퀀스는 상호 직교하므로, 다른 방해자 라인들로부터의 기여분(contributions)은 이 상관 단계 이후에 제로로 감소된다.

모든 적용가능한 주파수 인덱스에서의 등화된 크로스토크 계수들을 발견하기 위해 일부 추가적인 보간 단계가 통상적으로 요구된다.

VCU(130)는 이제 ZF 프리코딩 행렬 (I+G)^-1의 계산을 진행할 수 있고, 나아가 수학식 (4) 내지 (6)에 따라 QR 행렬 분해를 진행하여 단일 행렬 Q, 단위 대각 L을 갖는 하위 삼각 행렬, 및 스케일링 대각 행렬 S를 생성할 수 있다. 선형 프리코더(122)에서 푸시되는 결합 행렬은 P' = (I+G)^-1 S = QL과 같고, 모듈로 유닛(121)에서 푸시되는 결합 행렬은 L과 같다; 스케일링 행렬 S ^-1의 성분 r_ii ^-1은 CPE(200i)로의 추가 통신을 위해 각각의 DSP(110i)에 반환되어야 한다.

전형적으로, VCU(130)는 행렬 (I+G)^-1의 초기 계수를 계산하기 위해 1차 또는 2차 행렬 반전을 이용한다.

채널 추적 모드 동안에, VCU(130)는 P'와 L을 동시에 업데이트할 필요가 없다. 사실상, 프리코딩 행렬 P'는, 예를 들어, 프리코딩 행렬 P'의 계수들을 관찰된 잔여 크로스토크에 기초하여 그들의 최적의 값으로 조절하는 LMS(Least Mean Square) 반복 알고리즘에 의해 임의의 잔여 크로스토크를 제거하도록 채널 행렬 H의 임의의 변화를 정확히 추적할 필요가 있다. 반면, 행렬 L은, L에서의 임의의 에러는 전송 PSD 마스크의 일시적 침해만을 야기할 것이므로 더 거친 패턴(coarser pattern) 상에서 업데이트될 수 있다.

불연속 전송 모드가 이용된다면, 활성의 및 중단된 라인들은 연속적인 서브셋들로 재그룹화될 필요가 있다. U ^(p) = πU 내의 마지막 요소들이 중단된 라인들이 되도록 치환 행렬 π를 취한다.

도 1에 따른 종래 기술의 비선형 프리코더에 의해,

, 또는:

을 얻는다.

π는 행렬 Q ^(p)= πQ와 L ^(p)=Lπ * 를 치환하여, 수학식 (13)은 다음과 같이 쓸 수 있다:

여기서, A와 D 첨자는 각각 활성의 및 중단된 서브셋을 나타낸다. 상기 치환은 임의의 행렬 곱셈을 수반하지 않는다는 점에 유의한다.

치환으로 인해, L ^(p)는 더 이상 하위 삼각형이 아니지만, 치환 행렬 π는 L _AA ^(p)와 L _DD ^(p)가 하위 삼각형이 되도록 선택될 수 있다, 즉, 각각의 서브셋 A 또는 D 내에서 인코딩 순서는 보존된다.

불연속 전송에 의해, V _D ^(p)는 X _D ^(p)=0, 또는 대안으로서:

이 되도록 선택된다.

에 의해, 수학식 (15)는 다음과 같이 쓸 수 있다:

이것은, V _D ^(p)를 얻기 위해 U _A ^(p)가 필요하고, 모듈로 연산을 적용해 U _A ^(p)를 얻기 위해 V _D ^(p)가 필요하므로, '치킨-에그' 문제로 이어진다. 이제, V _D ^(p)는 사전보상 신호만으로 구성되고, 서브셋 A의 활성 라인들 상의 전송 PSD에 과도하게 기여하지 않을 것으로 예상된다고 관찰된다. 따라서, U _A ^(p) 내지 L _AA ^(p)에 비선형 프리코딩을 적용함으로써 서브셋 A의 활성 라인들 상에서 요구되는 모듈로 연산을 얻을 수 있다. 등가 프리코더 입력(equivalent precoder input)을

로서 표기한다. 이제

를 계산하고, 사전-보상된 전송 벡터 X를 다음과 같이 얻는다:

또는

여기서,

와

는 이미 계산되었다.

이 접근법의 총 복잡도는 모든 활성 라인들의 비선형 프리코딩의 경우보다 큰데, 그 이유는 8개의 서브블록들 중 6개가 2개의 상이한 벡터들과 곱해질 필요가 있기 때문이다.

제안된 비선형 프리코딩 구현에 의해, 불연속 모드는 다음과 같이 동작한다.

라인들은, 활성의 및 불연속 라인들이 연속 서브셋을 형성하도록 먼저 앞서 언급된 바와 같이 치환된다. 그 다음, 전송 샘플들의 활성 서브셋 U _A ^(p)가 비선형 프리코더 L _AA ^(p)를 거치고, 대응하는 이동 벡터 △ _A 가 저장된다. 그 다음 가상 신호

가

로서 계산되고, 여기서,

이다(즉, 프리코딩 행렬은 스케일링 행렬 S를 포함한다).

를 판정하기 위해 1차 근사를 이용할 수 있다. 마지막으로,

는 다음과 같이 계산된다:

이 경우에, 부분 행렬 곱셈(sub-matrix multiplication)들의 수는 불연속 모드로 인해 증가하지 않는다. 불연속 모드를 인에이블하기 위한 어떤 추가적인 처리 자원도 예상되어서는 안 된다.

이동 벡터 △ _A 는 불연속 라인들 상의 가상 신호 V _D ^(p)를 고려하지 않고 계산되므로, 인자

로 인해 에너지 증가가 있을 수 있다.

그러나, 일부 라인들이 불연속일 때, 전체의 번들에 걸친 합계 전력(aggregate power)이 유사하게 머무는 한 다른 라인들 상의 전송 전력 증가가 허용될 수 있다는 점에 유의해야 한다.

불연속 모드를 가능케하기 위해 모듈로 유닛(121)에 대한 더 낮은 정밀도 산술연산이 역시 활용될 수 있다. 여기서, L과의 곱셈은 데이터 경로에 있지 않고 이동 벡터 △를 판정하는 역할만을 하며, △는 거친 그리드(coarse grid) 상에 놓여 있다는 사실로부터 이점을 취한다. 그러면, 불연속 전송 모드는 다음과 같이 동작할 것이다.

먼저, 잠재적으로

의 근사화를 통해, 행렬

에 관해 더 낮은 정밀도에서 QL 행렬 분해를 수행한다. 전체 정밀도(full precision)에서, 행렬 역변환(matrix inversion)은 b²N_D ³ 곱셈-누적 연산을 필요로 하고, 여기서 N_D는 중단된 라인들의 개수를 나타낸다. 더 낮은 정밀도에서, 행렬 역변환은 b_L ²N_D ³ 곱셈-누적 연산만을 필요로 한다. 그 다음, 전송 샘플들의 활성 서브셋 U _A ^(p)가 또한 더 낮은 정밀도에서 비선형 프리코더 L _AA ^(p)를 거치고, 대응하는 이동 벡터 △ _A 가 저장된다. 그 다음 가상 신호 V _D ^(p)가 전체 정밀도에서

로서 계산된다. 마지막으로, X _A ^(p)가 또한 전체 정밀도에서

로서 계산된다.

불연속 전송 모드 동안에, 프리코딩 행렬 P'는 업데이트될 필요가 없다는 점에 유의한다. 상기 치환 π는 실제로 입력 벡터 U _A + △ _A 의 성분들을 특정한 순서로 선택된 기존 행렬 P'의 계수들과 곱하는 문제일 뿐이다. 행렬 L만이 업데이트될 필요가 있다. 새로운 행렬 L에 대한 인코딩 순서는 불연속 라인들을 생략하는 이전 행렬 L에 대한 것과 같을 수 있다.

또한,

를 얻기 위한 계산 복잡성은 N_D에 의존한다. 따라서, 채널 결합 행렬 L의 시기적절한 업데이트를 얻기 위해 상이한 N_D에 대해 상이한 b_L을 이용하는 것이 유익할 수 있다.

용어 '포함하는'은 이후에 열거된 수단들로 제한되는 것으로 해석되어서는 안 된다는 점에 유의한다. 따라서, 표현 '수단 A 및 B를 포함하는 장치'의 범위는 컴포넌트 A와 B만으로 구성된 장치로 제한되어서는 안 된다. 이것은, 본 발명에 관해, 이 장치의 관련된 컴포넌트는 A와 B라는 것을 의미한다.

또한, 용어 '결합된'은 직접적 접속만으로 제한되는 것으로 해석되어서는 안 된다는 점에 유의한다. 따라서, 표현 '장치 B에 결합된 장치 A'의 범위는, 장치 A의 출력이 장치 B의 입력에 직접 접속되거나 및/또는 그 반대인 장치 또는 시스템으로 제한되어서는 안 된다. 이것은, A의 출력과 B의 입력 사이에, 및/또는 그 반대의 경우에, 다른 장치 또는 수단을 포함하는 경로일 수 있는, 경로가 존재한다는 것을 의미한다.

상기 설명과 도면은 단지 본 발명의 원리를 예시할 뿐이다. 따라서 본 분야의 통상의 기술자라면, 여기서 명시적으로 설명되거나 도시되지 않았더라도, 본 발명의 원리를 구현하고 그 범위 내에 포함되는 다양한 구조를 고안할 수 있을 것임을 이해할 것이다. 또한, 여기서 기재된 모든 예들은 본 분야를 발전시키기 위해 발명자(들)이 기여한 본 발명의 원리와 개념을 이해하는데 있어서 독자를 보조하기 위한 교육적 목적을 위한 것일 뿐임을 명시적으로 의도하며, 이러한 구체적으로 기재된 예와 조건들로 제한되지 않는 것으로 이해되어야 한다. 게다가, 본 발명의 원리, 양태, 및 실시예를 인용하는 여기서의 모든 진술 뿐만 아니라 그 구체적인 예들은 그 균등물들을 포괄하는 것으로 의도한다.

도면에 도시된 다양한 요소들의 기능들은 전용 하드웨어 뿐만 아니라 적절한 소프트웨어와 연관되어 소프트웨어를 실행할 수 있는 하드웨어의 이용을 통해 제공될 수 있다. 프로세서에 의해 제공될 때, 기능들은, 단일의 전용 프로세서에 의해, 단일의 공유된 프로세서에 의해, 또는 일부가 공유될 수 있는 복수의 개별 프로세서에 의해 제공될 수 있다. 게다가, 프로세서는, 소프트웨어를 실행할 수 있는 하드웨어만을 지칭하는 것으로 해석되어서는 안 되고, 제한없이, 디지털 신호 프로세서(DSP) 하드웨어, 네트워크 프로세서, 주문형 집적 회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 등을 묵시적으로 포함할 수 있다. ROM(read only memory), RAM(random access memory) 및 비휘발성 스토리지 등의, 기존 및/또는 맞춤형의 다른 하드웨어도 역시 포함될 수 있다.

Claims

크로스토크 완화(crosstalk mitigation)를 위해 신호를 전처리하기 위한 신호 처리 유닛(120)으로서,
제1 채널 결합 정보(L)에 기초하여 각자의 통신 채널들(H)을 통해 전송될 각자의 전송 샘플들(U)에 대한 개개의 모듈로 이동들(modulo shifts)(△)을 판정하고, 상기 모듈로 이동들을 각자의 전송 샘플들에 추가하도록 구성된 모듈로 유닛(121)과,
상기 통신 채널들과 선형 프리코더의 연결(concatenation)로부터 생기는 전체 채널 행렬(HP')을 효과적으로 대각화(diagonalizing)하는 것을 목적으로 하는 제2 채널 결합 정보(P')에 기초하여 결과적인 전송 샘플들을 공동 처리(jointly process)하도록 구성된 선형 프리코더(122)
를 포함하는, 신호 처리 유닛(120).
제1항에 있어서, 상기 제1 채널 결합 정보는 상기 제2 채널 결합 정보와는 독립적으로 업데이트되는, 신호 처리 유닛(120).
제1항 또는 제2항에 있어서, 상기 모듈로 유닛은 또한, 상기 선형 프리코더보다 낮은 정밀도 산술연산(precision arithmetic)을 이용하도록 구성된, 신호 처리 유닛(120).
제3항에 있어서, 상기 모듈로 유닛에 대한 정밀도 산술연산은 상기 통신 채널들 중의 활성 통신 채널들의 수의 함수인, 신호 처리 유닛(120).
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 채널 결합 정보는 상기 통신 채널들 중의 활성 통신 채널들의 세트의 변화시에 업데이트되는 반면, 상기 제2 채널 결합 정보는 변경되지 않은 채로 유지되는, 신호 처리 유닛(120).
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 결과적인 전송 샘플들은 상기 선형 프리코더를 통해 단일 행렬 곱셈단(single matrix multiplication stage)에 의해 공동 처리되는, 신호 처리 유닛(120).
제1항 내지 제6항 중 어느 한 항에 따른 신호 처리 유닛(120)을 포함하는 액세스 노드(100).
제7항에 있어서, 상기 액세스 노드는 디지털 가입자 라인 액세스 멀티플렉서(DSLAM; Digital Subscriber Line Access Multiplexer)인, 액세스 노드(100).
크로스토크 완화를 위해 신호를 전처리하기 위한 방법으로서,
제1 채널 결합 정보(L)에 기초하여 각자의 통신 채널들(H)을 통해 전송될 각자의 전송 샘플들(U)에 대한 개개의 모듈로 이동들(△)을 판정하는 단계,
상기 모듈로 이동들을 각자의 전송 샘플들에 추가하는 단계, 및
상기 통신 채널들과 선형 프리코더의 연결로부터 생기는 전체 채널 행렬(HP')을 효과적으로 대각화하는 것을 목적으로 하는 제2 채널 결합 정보(P')에 기초하여 선형 프리코딩을 통해 결과적인 전송 샘플들을 공동 처리하는 단계
를 포함하는, 방법.
제9항에 있어서, 상기 제1 채널 결합 정보를 상기 제2 채널 결합 정보와는 독립적으로 업데이트하는 단계를 더 포함하는 방법.
제9항 또는 제10항에 있어서, 모듈로 연산에 대해 선형 프리코딩보다 낮은 정밀도 산술연산을 이용하는 단계를 더 포함하는 방법.
제11항에 있어서, 상기 모듈로 연산에 대한 정밀도 산술연산은 상기 통신 채널들 중의 활성 통신 채널들의 수의 함수인, 방법.
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 통신 채널들 중의 활성 통신 채널들의 세트의 변화시에 상기 제1 채널 결합 정보를 업데이트하는 반면, 상기 제2 채널 결합 정보는 변경하지 않은 채로 유지하는 단계를 더 포함하는 방법.
제9항 내지 제13항 중 어느 한 항에 있어서, 상기 결과적인 전송 샘플들은 상기 선형 프리코더를 통해 단일 행렬 곱셈단에 의해 공동 처리되는, 방법.