KR20150104297A - 반도체 장치 및 반도체 시스템 - Google Patents

반도체 장치 및 반도체 시스템 Download PDF

Info

Publication number
KR20150104297A
KR20150104297A KR1020140025844A KR20140025844A KR20150104297A KR 20150104297 A KR20150104297 A KR 20150104297A KR 1020140025844 A KR1020140025844 A KR 1020140025844A KR 20140025844 A KR20140025844 A KR 20140025844A KR 20150104297 A KR20150104297 A KR 20150104297A
Authority
KR
South Korea
Prior art keywords
temperature
voltage
node
driving
temperature voltage
Prior art date
Application number
KR1020140025844A
Other languages
English (en)
Inventor
임희준
현상아
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140025844A priority Critical patent/KR20150104297A/ko
Priority to US14/468,475 priority patent/US9337808B2/en
Publication of KR20150104297A publication Critical patent/KR20150104297A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

반도체 시스템은 온도코드를 입력 받아 상기 온도코드가 기 설정된 조합이 아닌 경우 온도에 따라 레벨이 변하는 온도전압의 레벨변화량 및 전압변화량를 조절하기 위한 모드설정신호를 반도체 장치에 인가하는 컨트롤러 및 상기 모드설정신호에 따라 설정되는 구동력 및 저항값에 의해 상기 온도전압을 생성하고, 상기 온도전압과 기준전압을 비교하여 상기 온도코드를 생성하여 출력하는 상기 반도체 장치를 포함한다.

Description

반도체 장치 및 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 반도체 장치 및 반도체 시스템에 관한 것이다.
일반적으로, 개인용 컴퓨터나 전자 통신 기기 등과 같은 시스템의 고성능화에 부응하여, 메모리로서 탑재되는 디램 등과 같은 휘발성 반도체 장치도 나날이 고속화 및 고집적화되고 있다. 핸드폰이나 노트북 컴퓨터 등과 같이 배터리로 동작하는 시스템에 탑재되는 반도체0 장치의 경우에는 특히 저전력 소모 특성이 절실히 요구되므로, 동작(오퍼레이팅) 전류 및 스탠바이 전류를 감소시키기 위한 노력과 연구가 활발히 진행되고 있다.
하나의 트랜지스터와 하나의 스토리지 커패시터로 구성되는 디램 메모리 셀의 데이터 리텐션(retention) 특성은 온도에 따라서도 매우 민감하게 나타난다. 따라서, 주변온도의 변화에 따라서 반도체 장치 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 예를 들어, 모바일 제품에 사용되는 디램(DRAM, Dynamic Random Access Memory)의 경우에는 주위온도의 변화에 따라 리프레쉬 주기(refresh period)를 조절하고 있다. 이와 같은 주변온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등의 온도센서가 사용된다. 이와 같은 온도센서는 고온을 센싱하고, 셀프 리프래시 모드에서 전류 소모를 감소시키기 위해 동작주기를 제어하며, 노멀동작에서 주위온도를 모니터링하는 등의 기능을 수행한다.
본 발명은 온도변화에 따라 레벨이 변하는 온도전압의 레벨변화량 및 전압변화량을 조절하고, 레벨변화량 및 전압변화량이 조절된 온도전압으로부터 온도코드를 생성함으로써 온도변화 정보의 신뢰성을 확보하고, 컨트롤러와 반도체 장치간의 온도차이를 보상 할 수 있는 반도체 장치 및 반도체 시스템을 제공한다.
이를 위해 본 발명은 온도코드를 입력 받아 상기 온도코드가 기 설정된 조합이 아닌 경우 온도에 따라 레벨이 변하는 온도전압의 레벨변화량 및 전압변화량를 조절하기 위한 모드설정신호를 반도체 장치에 인가하는 컨트롤러 및 상기 모드설정신호에 따라 설정되는 구동력 및 저항값에 의해 상기 온도전압을 생성하고, 상기 온도전압과 기준전압을 비교하여 상기 온도코드를 생성하여 출력하는 상기 반도체 장치를 포함하는 반도체 시스템을 제공한다.
또한, 본 발명은 외부로부터 온도전압의 레벨변화량 및 전압변화량를 조절하기 위한 모드설정신호를 입력 받아 구동력 및 저항값이 조절되어 상기 온도전압을 생성하고, 일정한 레벨을 갖는 기준전압을 생성하는 온도센서, 상기 온도전압과 상기 기준전압을 비교하여 코드신호를 생성하는 코드생성부, 상기 코드신호를 저장하고, 저장된 상기 코드신호를 내부코드로 출력하는 레지스터 및 상기 내부코드를 버퍼링하여 온도코드로 출력하는 출력버퍼를 포함하는 반도체 장치를 제공한다.
본 발명에 의하면 온도변화에 따라 레벨이 변하는 온도전압의 레벨변화량 및 전압변화량을 조절하고, 온도전압으로부터 온도코드를 생성함으로써 온도변화 정보의 신뢰성을 확보할 수 있는 효과가 있다.
또한, 본 발명에 의하면 레벨변화량 및 전압변화량이 조절된 온도전압으로부터 온도코드를 생성함으로써 컨트롤러와 반도체 장치간의 온도차이를 보상 할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체 장치에 포함된 온도센서의 구성을 도시한 블럭도이다.
도 3 은 도 2에 도시된 온도센서에 포함된 구동신호생성부의 회로도이다.
도 4 는 도 2에 도시된 온도센서에 포함된 기준전압생성부의 회로도이다.
도 5 는 도 2에 도시된 온도센서에 포함된 온도전압생성부의 회로도이다.
도 6 은 본 발명의 일 실시예에 따른 반도체시스템에서 온도전압의 레벨변화량이 조절되는 동작을 설명하기 위한 그래프이다.
도 7 은 본 발명의 일 실시예에 따른 반도체시스템에서 온도변화에 따라 온도전압의 전압변화량이 조절되는 동작을 설명하기 위한 그래프이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 시스템은 컨트롤러(1) 및 반도체 장치(2)로 구성된다.
컨트롤러(1)는 제1 내지 제4 온도코드(TCD<1:4>)를 입력 받아 제1 내지 제4 온도코드(TCD<1:4>)가 기 설정된 조합이 아닌 경우 온도전압(VPTAT)의 레벨변화량 및 전압변화량을 조절하기 위한 제1 내지 제3 모드설정신호(MRS<1:3>)를 반도체 장치(2)에 인가한다. 그리고, 컨트롤러(1)는 제1 내지 제4 온도코드(TCD<1:4>)가 기 설정된 조합인 경우 제1 내지 제3 모드설정신호(MRS<1:3>)를 반도체 장치(2)에 인가하지 않는다. 여기서, 온도전압(VPTAT)은 온도가 증가함에 따라 레벨이 증가하는 전압이다.
한편, 컨트롤러(1)는 다수의 반도체 장치가 연결되어 각각의 반도체 장치의 온도전압(VPTAT)의 레벨변화량 및 전압변화량을 조절하도록 구현될 수 있다.
반도체 장치(2)는 온도센서(10), 코드생성부(20), 레지스터(30) 및 출력버퍼(40)를 포함한다.
온도센서(10)는 제1 내지 제3 모드설정신호(MRS<1:3>)에 따라 구동력 및 저항값이 조절되어 온도전압(VPTAT)을 생성하고, 일정한 레벨을 갖는 기준전압(VREF)을 생성한다. 여기서, 온도전압(VPTAT)은 구동력에 따라 레벨변화량이 조절되고, 저항값에 따라 전압변화량이 조절되는 전압이다.
코드생성부(20)는 온도전압(VPTAT)과 기준전압(VREF)을 비교하여 제1 내지 제4 코드신호(CD<1:4>)를 생성한다. 여기서, 제1 내지 제4 코드신호(CD<1:4>)는 4 비트의 신호로 생성되지만 실시예에 따라 다수의 비트로 생성되어 온도정보를 포함하는 신호로 생성될 수 있다.
레지스터(30)는 제1 내지 제4 코드신호(CD<1:4>)를 저장하고, 저장된 제1 내지 제4 코드신호(CD<1:4>)를 제1 내지 제4 내부코드(ICD<1:4>)로 출력한다. 여기서, 레지스터(30)는 다수의 플립플롭 또는 다수의 래치 등과 같은 회로로 구성되어 다수의 비트 신호를 저장하는 구성으로 구현될 수 있다.
출력버퍼(40)는 다수의 패드를 구비하여 제1 내지 제4 내부코드(ICD<1:4>)를 버퍼링하여 제1 내지 제4 온도코드(TCD<1:4>)로 출력한다.
즉, 반도체 장치(2)는 제1 내지 제3 모드설정신호(MRS<1:3>)에 따라 설정되는 구동력 및 저항값에 의해 온도전압(VPTAT)을 생성하고, 온도전압(VPTAT)과 기준전압(VREF)을 비교하여 제1 내지 제4 온도코드(TCD<1:4>)를 생성하여 출력한다.
도 2를 참고하면, 온도센서(10)는 제어신호생성부(11), 구동신호생성부(12), 기준전압생성부(13) 및 온도전압생성부(14)로 구성된다.
제어신호생성부(11)는 제1 내지 제3 모드설정신호(MRS<1:3>)를 디코딩하여 제1 내지 제4 제어신호(CON<1:4>)를 생성한다. 여기서, 제1 및 제2 모드설정신호(MRS<1:2>)는 온도전압(VPTAT)의 레벨변화량을 조절하기 위한 신호로 설정되고, 제3 모드설정신호(MRS<3>)는 온도전압(VPTAT)의 전압변화량을 조절하기 위한 신호로 설정된다. 또한, 제1 내지 제3 모드설정신호(MRS<1:3>)는 3 비트의 신호로 생성되지만 실시예에 따라 다수의 비트로 생성되어 온도전압(VPTAT)의 레벨변화량 및 전압변화량을 조절하기 위한 신호로 생성될 수 있다.
구동신호생성부(12)는 온도변화에도 일정한 레벨을 갖는 구동신호(DRV)을 생성한다.
기준전압생성부(13)는 구동신호(DRV)을 입력 받아 일정한 레벨을 갖는 기준전압(VREF)을 생성한다.
온도전압생성부(14)는 구동신호(DRV)을 입력 받아 제1 내지 제4 제어신호(CON<1:4>)에 의해 구동력 및 저항값이 조절되어 온도전압(VPTAT)을 생성한다.
도 3을 참고하면, 구동신호생성부(12)는 전원전압(VDD)과 노드(nd1) 사이에 위치하고 구동신호(DRV)가 생성되는 노드(nd2)의 전압을 게이트로 입력 받아 전원전압(VDD)으로부터 노드(nd1)로 전하를 공급하는 PMOS 트랜지스터(P1), 전원전압(VDD)과 노드(nd2) 사이에 위치하고 노드(nd2)의 전압을 게이트로 입력 받아 전원전압(VDD)으로부터 노드(nd2)로 전하를 공급하는 PMOS 트랜지스터(P2), 노드(nd1)와 접지전압(VSS) 사이에 위치하고 노드(nd1)의 전압을 게이트로 입력 받아 노드(nd1)로부터 접지전압(VSS)으로 전하를 방출하는 NMOS 트랜지스터(N1) 및 노드(nd2)와 접지전압(VSS) 사이에 위치하고 노드(nd1)의 전압을 게이트로 입력 받아 노드(nd2)로부터 접지전압(VSS)으로 전하를 방출하는 NMOS 트랜지스터(N2)로 구성된다. 즉, 구동신호생성부(12)는 온도변화에도 일정한 레벨을 갖는 구동신호(DRV)를 생성한다. 여기서, 구동신호생성부(12)는 실시예에 따라 위들러회로 또는 밴드겝 전압생성회로와 같이 온도변화에도 일정한 레벨을 갖는 전압을 생성하는 회로로 구현될 수 있다.
도 4를 참고하면, 기준전압생성부(13)는 전원전압(VDD)과 노드(nd11) 사이에 위치하고, 구동신호(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd11)로 전하를 공급하는 PMOS 트랜지스터(P11) 및 노드(nd11)와 접지전압(VSS) 사이에 위치하고, 노드(nd11)의 전압을 게이트로 입력 받아 턴온되는 NMOS 트랜지스터(N11)로 구성된다. 여기서, NMOS 트랜지스터(N11)는 게이트와 드레인이 연결되는 다이오드로 구현되고 온도변화에도 일정한 전류량을 갖는다. 즉, 기준전압생성부(13)는 온도변화에도 일정한 레벨을 갖는 기준전압(VREF)을 생성한다.
도 5를 참고하면, 온도전압생성부(14)는 제1 전치온도전압생성부(141) 및 제2 전치온도전압생성부(143)를 포함한다.
제1 전치온도전압생성부(141)는 제1 및 제2 제어신호(CON<1:2>)에 의해 구동력이 조절되어 노드(nd12)를 풀업구동하는 제1 풀업구동부(1410) 및 제1 및 제2 온도소자(N12,N13)의 저항값에 의해 노드(nd12)의 전압이 전압분배 된 제1 전치온도전압(P_VPTAT<1>)을 생성하고, 제3 제어신호(CON<3>)가 인에이블되는 경우 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달하는 제1 저항조절부(1420)로 구성된다.
좀더 구체적으로 제1 풀업구동부(1410)는 제1 내지 제3 구동부(1411 ~ 1413)를 포함한다.
제1 구동부(1411)는 전원전압(VDD)과 노드(nd12) 사이에 위치하고 구동신호(DRV)의 레벨에 따라 노드(nd12)를 풀업구동하는 PMOS 트랜지스터(P12)로 구성된다.
제2 구동부(1412)는 전원전압(VDD)과 노드(nd13) 사이에 위치하고 구동신호(DRV)의 레벨에 따라 노드(nd13)를 풀업구동하는 PMOS 트랜지스터(P13) 및 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되는 경우 노드(nd13)와 노드(nd12)를 연결하는 전달게이트(T11)로 구성된다. 즉, 제2 구동부(1412)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되는 경우 노드(nd12)를 풀업구동한다.
제3 구동부(1413)는 전원전압(VDD)과 노드(nd14) 사이에 위치하고 구동신호(DRV)의 레벨에 따라 노드(nd14)를 풀업구동하는 PMOS 트랜지스터(P14) 및 제2 제어신호(CON<2>)가 로직하이레벨로 인에이블되는 경우 노드(nd14)와 노드(nd12)를 연결하는 전달게이트(T12)로 구성된다. 즉, 제3 구동부(1413)는 제2 제어신호(CON<2>)가 로직하이레벨로 인에이블되는 경우 노드(nd12)를 풀업구동한다.
여기서, 제1 풀업구동부(1410)는 제1 제어신호(CON<1>)가 인에이블되는 경우를 기준으로 제2 제어신호(CON<2>)가 인에이블되는 경우 노드(nd12)를 풀업구동하는 구동력이 증가되도록 구현될 수 있다. 또한, 제1 풀업구동부(1410)는 제2 제어신호(CON<2>)가 인에이블되는 경우를 기준으로 제1 제어신호(CON<1>)가 인에이블되는 경우 노드(nd12)를 풀업구동하는 구동력이 감소될 수 있도록 구현될 수 있다.
좀더 구체적으로 제1 저항조절부(1420)는 노드(nd12)와 제1 전치온도전압(P_VPTAT<1>)이 생성되는 노드(nd15) 사이에 위치하고, 노드(nd12)의 전압을 게이트로 입력 받아 턴온되는 NMOS 트랜지스터인 제1 온도소자(N12) 및 노드(nd15)와 접지전압(VSS) 사이에 위치하고 노드(nd12)의 전압을 게이트로 입력 받아 턴온되는 NMOS 트랜지스터인 제2 온도소자(N13) 및 제3 제어신호(CON<3>)가 로직하이레벨로 인에이블되는 경우 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달하는 전달게이트인 제1 스위치소자(T13)로 구성된다. 여기서, 제1 및 제2 온도소자(N12,N13)는 게이트와 드레인이 연결되는 다이오드로 구현되고 온도가 증가할 수록 전류량이 증가하거나 감소하도록 구현될 수 있다.
제2 전치온도전압생성부(143)는 제1 및 제2 제어신호(CON<1:2>)에 의해 구동력이 조절되어 노드(nd16)를 풀업구동하는 제2 풀업구동부(1430) 및 제3 및 제4 온도소자(N14,N15)의 저항값에 의해 노드(nd16)의 전압이 전압분배 된 제2 전치온도전압(P_VPTAT<2>)을 생성하고, 제4 제어신호(CON<4>)가 인에이블되는 경우 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달하는 제2 저항조절부(1440)로 구성된다.
좀더 구체적으로 제2 풀업구동부(1430)는 제4 내지 제6 구동부(1431 ~ 1433)를 포함한다.
제4 구동부(1431)는 전원전압(VDD)과 노드(nd16) 사이에 위치하고 구동신호(DRV)의 레벨에 따라 노드(nd16)를 풀업구동하는 PMOS 트랜지스터(P15)로 구성된다.
제5 구동부(1432)는 전원전압(VDD)과 노드(nd17) 사이에 위치하고 구동신호(DRV)의 레벨에 따라 노드(nd17)를 풀업구동하는 PMOS 트랜지스터(P16) 및 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되는 경우 노드(nd17)와 노드(nd16)를 연결하는 전달게이트(T14)로 구성된다. 즉, 제5 구동부(1432)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되는 경우 노드(nd16)를 풀업구동한다.
제6 구동부(1433)는 전원전압(VDD)과 노드(nd18) 사이에 위치하고 구동신호(DRV)의 레벨에 따라 노드(nd18)를 풀업구동하는 PMOS 트랜지스터(P17) 및 제2 제어신호(CON<2>)가 로직하이레벨로 인에이블되는 경우 노드(nd18)와 노드(nd16)를 연결하는 전달게이트(T15)로 구성된다. 즉, 제6 구동부(1433)는 제2 제어신호(CON<2>)가 로직하이레벨로 인에이블되는 경우 노드(nd16)를 풀업구동한다.
여기서, 제2 풀업구동부(1430)는 제1 제어신호(CON<1>)가 인에이블되는 경우를 기준으로 제2 제어신호(CON<2>)가 인에이블되는 경우 노드(nd16)를 풀업구동하는 구동력이 증가되도록 구현될 수 있다. 또한, 제2 풀업구동부(1430)는 제2 제어신호(CON<2>)가 인에이블되는 경우를 기준으로 제1 제어신호(CON<1>)가 인에이블되는 경우 노드(nd16)를 풀업구동하는 구동력이 감소될 수 있도록 구현될 수 있다.
좀더 구체적으로 제2 저항조절부(1440)는 노드(nd16)와 제2 전치온도전압(P_VPTAT<2>)이 생성되는 노드(nd19) 사이에 위치하고, 노드(nd16)의 전압을 게이트로 입력 받아 턴온되는 NMOS 트랜지스터인 제3 온도소자(N14) 및 노드(nd19)와 제1 전치온도전압(P_VPTAT<1>)이 생성되는 노드(nd15) 사이에 위치하고 노드(nd16)의 전압을 게이트로 입력 받아 턴온되는 NMOS 트랜지스터인 제4 온도소자(N15) 및 제4 제어신호(CON<4>)가 로직하이레벨로 인에이블되는 경우 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달하는 전달게이트인 제2 스위치소자(T16)로 구성된다. 여기서, 제3 및 제4 온도소자(N14,N15)는 게이트와 드레인이 연결되는 다이오드로 구현되고 온도가 증가할 수록 전류량이 증가하거나 감소하도록 구현될 수 있다.
한편, 제1 및 제2 저항조절부(1420,1440)는 제3 제어신호(CON<3>)가 인에이블되는 경우를 기준으로 제4 제어신호(CON<4>)가 인에이블되는 경우 온도전압(VPTAT)의 전압변화량이 증가되도록 구현될 수 있다. 그리고, 제1 및 제2 저항조절부(1420,1440)는 제4 제어신호(CON<4>)가 인에이블되는 경우를 기준으로 제3 제어신호(CON<3>)가 인에이블되는 경우 온도전압(VPTAT)의 전압변화량이 감소되도록 구현될 수 있다.
이와 같이 구성된 온도전압생성부(14)의 동작을 도 6을 참고하여 제1 및 제2 제어신호(CON<1:2>)에 따라 온도전압(VPTAT)의 레벨변화량을 조절하는 동작을 설명하되, 제3 제어신호(CON<3>)가 인에이블되는 경우를 설명하면 다음과 같다.
먼저, 제1 및 제2 제어신호(CON<1:2>)가 모두 로직로우레벨로 디스에이블되는 제1 경우를 설명하면 다음과 같다.
제1 전치온도전압생성부(141)의 제1 풀업구동부(1410)는 제1 및 제2 제어신호(CON<1:2>)가 모두 로직로우레벨로 디스에이블되므로 제1 구동부(1411)만 노드(nd12)를 풀업구동한다. 제1 저항조절부(1420)는 제1 및 제2 온도소자(N12,N13)의 저항값에 의해 노드(nd12)의 전압이 전압분배 된 제1 전치온도전압(P_VPTAT<1>)을 생성하고, 제3 제어신호(CON<3>)가 로직하이레벨로 인에이블되므로 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달한다.
제2 전치온도전압생성부(143)의 제2 풀업구동부(1430)는 제1 및 제2 제어신호(CON<1:2>)가 모두 로직로우레벨로 디스에이블되므로 제4 구동부(1431)만 노드(nd16)를 풀업구동한다. 제2 저항조절부(1440)는 제3 및 제4 온도소자(N14,N15)의 저항값에 의해 노드(nd16)의 전압이 전압분배 된 제2 전치온도전압(P_VPTAT<2>)을 생성하는데, 노드(nd15)의 레벨은 제1 전치온도전압(P_VPTAT<1>)의 레벨이므로 제2 전치온도전압(P_VPTAT<2>)의 레벨은 제3 및 제4 온도소자(N14,N15)의 저항값에 따라 제1 전치온도전압(P_VPTAT<1>)보다 레벨이 상승한다. 이때, 제4 제어신호(CON<4>)가 로직로우레벨로 디스에이블되므로 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달하지 않는다.
다음으로, 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되는 제2 경우를 설명하면 다음과 같다.
제1 전치온도전압생성부(141)의 제1 풀업구동부(1410)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되므로 제1 구동부(1411)와 제2 구동부(1412)가 노드(nd12)를 풀업구동한다. 즉, 제1 풀업구동부(1410)는 제1 구동부(1411)와 제2 구동부(1412)가 노드(nd12)를 풀업구동하므로 노드(nd12)를 제1 경우보다 큰 구동력으로 구동한다. 제1 저항조절부(1420)는 제1 및 제2 온도소자(N12,N13)의 저항값에 의해 노드(nd12)의 전압이 전압분배 된 제1 전치온도전압(P_VPTAT<1>)을 생성하고, 제3 제어신호(CON<3>)가 로직하이레벨로 인에이블되므로 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달한다. 즉, 제1 저항조절부(1420)는 노드(nd12)가 제1 경우보다 큰 구동력으로 구동되므로 제1 경우보다 높은 레벨을 갖는 온도전압(VPTAT)을 생성한다.
제2 전치온도전압생성부(143)의 제2 풀업구동부(1430)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되므로 제4 구동부(1431)와 제5 구동부(1432)가 노드(nd16)를 풀업구동한다. 즉, 제2 풀업구동부(1430)는 제4 구동부(1431)와 제5 구동부(1432)가 노드(nd16)를 풀업구동하므로 노드(nd16)를 제1 경우보다 큰 구동력으로 구동한다. 제2 저항조절부(1440)는 제3 및 제4 온도소자(N14,N15)의 저항값에 의해 노드(nd16)의 전압이 전압분배 된 제2 전치온도전압(P_VPTAT<2>)을 생성하는데, 노드(nd15)의 레벨은 제1 전치온도전압(P_VPTAT<1>)의 레벨이므로 제2 전치온도전압(P_VPTAT<2>)의 레벨은 제3 및 제4 온도소자(N14,N15)의 저항값에 따라 제1 전치온도전압(P_VPTAT<1>)보다 레벨이 상승한다. 이때, 제4 제어신호(CON<4>)가 로직로우레벨로 디스에이블되므로 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달하지 않는다.
다음으로, 제1 및 제2 제어신호(CON<1:2>)가 모두 로직하이레벨로 인에이블되는 제3 경우를 설명하면 다음과 같다.
제1 전치온도전압생성부(141)의 제1 풀업구동부(1410)는 제1 및 제2 제어신호(CON<1:2>)가 모두 로직하이레벨로 인에이블되므로 제1 구동부(1411), 제2 구동부(1412) 및 제3 구동부(1413)가 노드(nd12)를 풀업구동한다. 즉, 제1 풀업구동부(1410)는 제1 구동부(1411), 제2 구동부(1412) 및 제3 구동부(1413)가 노드(nd12)를 풀업구동하므로 노드(nd12)를 제2 경우보다 큰 구동력으로 구동한다. 제1 저항조절부(1420)는 제1 및 제2 온도소자(N12,N13)의 저항값에 의해 노드(nd12)의 전압이 전압분배 된 제1 전치온도전압(P_VPTAT<1>)을 생성하고, 제3 제어신호(CON<3>)가 로직하이레벨로 인에이블되므로 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달한다. 즉, 제1 저항조절부(1420)는 노드(nd12)가 제2 경우보다 큰 구동력으로 구동되므로 제2 경우보다 높은 레벨을 갖는 온도전압(VPTAT)을 생성한다.
제2 전치온도전압생성부(143)의 제2 풀업구동부(1430)는 제1 및 제2 제어신호(CON<1:2>)가 모두 로직하이레벨로 인에이블되므로 제4 구동부(1431), 제5 구동부(1432) 및 제6 구동부(1433)가 노드(nd16)를 풀업구동한다. 즉, 제2 풀업구동부(1430)는 제4 구동부(1431), 제5 구동부(1432) 및 제6 구동부(1433)가 노드(nd16)를 풀업구동하므로 노드(nd16)를 제2 경우보다 큰 구동력으로 구동한다. 제2 저항조절부(1440)는 제3 및 제4 온도소자(N14,N15)의 저항값에 의해 노드(nd16)의 전압이 전압분배 된 제2 전치온도전압(P_VPTAT<2>)을 생성하는데, 노드(nd15)의 레벨은 제1 전치온도전압(P_VPTAT<1>)의 레벨이므로 제2 전치온도전압(P_VPTAT<2>)의 레벨은 제3 및 제4 온도소자(N14,N15)의 저항값에 따라 제1 전치온도전압(P_VPTAT<1>)보다 레벨이 상승한다. 이때, 제4 제어신호(CON<4>)가 로직로우레벨로 디스에이블되므로 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달하지 않는다.
이와 같이 구성된 온도전압생성부(14)는 제1 및 제2 제어신호(CON<1:2>)에 따라 노드(nd12)를 구동하는 구동력이 조절되어 레벨변화량이 조절되는 온도전압(VPTAT)을 생성할 수 있다.
이와 같이 구성된 온도전압생성부(14)의 동작을 도 7을 참고하여 제3 및 제4 제어신호(CON<3:4>)에 따라 온도전압(VPTAT)의 전압변화량을 조절하는 동작을 설명하되, 제1 제어신호(CON<1>)가 인에이블되고 제2 제어신호(CON<2>)가 디스에이블되는 경우를 설명하면 다음과 같다.
먼저, 제3 제어신호(CON<3>)가 로직하이레벨로 인에이블되고, 제4 제어신호(CON<4>)가 로직로우레벨로 디스에이블되는 제1 경우를 설명하면 다음과 같다.
제1 전치온도전압생성부(141)의 제1 풀업구동부(1410)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되므로 제1 구동부(1411)와 제2 구동부(1412)가 노드(nd12)를 풀업구동한다. 제1 저항조절부(1420)는 제1 및 제2 온도소자(N12,N13)의 저항값에 의해 노드(nd12)의 전압이 전압분배 된 제1 전치온도전압(P_VPTAT<1>)을 생성하고, 제3 제어신호(CON<3>)가 로직하이레벨로 인에이블되므로 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달한다.
제2 전치온도전압생성부(143)의 제2 풀업구동부(1430)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되므로 제4 구동부(1431)와 제5 구동부(1432)가 노드(nd16)를 풀업구동한다. 제2 저항조절부(1440)는 제3 및 제4 온도소자(N14,N15)의 저항값에 의해 노드(nd16)의 전압이 전압분배 된 제2 전치온도전압(P_VPTAT<2>)을 생성하는데, 노드(nd15)의 레벨은 제1 전치온도전압(P_VPTAT<1>)의 레벨이므로 제2 전치온도전압(P_VPTAT<2>)의 레벨은 제3 및 제4 온도소자(N14,N15)의 저항값에 따라 제1 전치온도전압(P_VPTAT<1>)보다 레벨이 상승한다. 이때, 제2 저항조절부(1440)는 제4 제어신호(CON<4>)가 로직로우레벨로 디스에이블되므로 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달하지 않는다. 즉, 온도전압(VPTAT)은 제1 및 제2 온도소자(N12,N13)의 저항값에 따라 생성된다.
다음으로, 제3 제어신호(CON<3>)가 로직로우레벨로 디스에이블되고, 제4 제어신호(CON<4>)가 로직하이레벨로 인에이블되는 제2 경우를 설명하면 다음과 같다.
제1 전치온도전압생성부(141)의 제1 풀업구동부(1410)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되므로 제1 구동부(1411)와 제2 구동부(1412)가 노드(nd12)를 풀업구동한다. 제1 저항조절부(1420)는 제1 및 제2 온도소자(N12,N13)의 저항값에 의해 노드(nd12)의 전압이 전압분배 된 제1 전치온도전압(P_VPTAT<1>)을 생성하고, 제3 제어신호(CON<3>)가 로직로우레벨로 디스에이블되므로 제1 전치온도전압(P_VPTAT<1>)을 온도전압(VPTAT)으로 전달하지 않는다.
제2 전치온도전압생성부(143)의 제2 풀업구동부(1430)는 제1 제어신호(CON<1>)가 로직하이레벨로 인에이블되고, 제2 제어신호(CON<2>)가 로직로우레벨로 디스에이블되므로 제4 구동부(1431)와 제5 구동부(1432)가 노드(nd16)를 풀업구동한다. 제2 저항조절부(1440)는 제3 및 제4 온도소자(N14,N15)의 저항값에 의해 노드(nd16)의 전압이 전압분배 된 제2 전치온도전압(P_VPTAT<2>)을 생성하는데, 노드(nd15)의 레벨은 제1 전치온도전압(P_VPTAT<1>)의 레벨이므로 제2 전치온도전압(P_VPTAT<2>)의 레벨은 제3 및 제4 온도소자(N14,N15)의 저항값에 따라 제1 전치온도전압(P_VPTAT<1>)보다 레벨이 상승한다. 이때, 제2 저항조절부(1440)는 제4 제어신호(CON<4>)가 인에이블되므로 제2 전치온도전압(P_VPTAT<2>)을 온도전압(VPTAT)으로 전달한다. 즉, 온도전압(VPTAT)은 제1 내지 제4 온도소자(N12 ~ N15)의 저항값에 따라 생성되므로 제1 경우보다 전압변화량이 크게 설정되어 생성된다.
이와 같이 구성된 온도전압생성부(14)는 제3 및 제4 제어신호(CON<3:4>)에 따라 제1 전치온도전압(P_VTATA<1>) 또는 제2 전치온도전압(P_VPTAT<2>) 중 하나를 온도전압(VPTAT)으로 전달하여 전압변화량이 조절되는 온도전압(VPTAT)을 생성할 수 있다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 도 1 내지 도 7을 참고하여 설명하되, 온도전압(VPTAT)의 레벨변화량이 제1 경우에서 제2 경우로 조절되고, 온도전압(VPTAT)의 전압변화량이 제2 경우로 설정되는 경우 제1 내지 제4 온도코드(TCD<1:4>)의 조합이 기 설정된 조합으로 생성되는 동작을 예를 들어 설명하면 다음과 같다.
컨트롤러(1)는 온도전압(VPTAT)의 레벨변화량이 제1 경우이고, 온도전압(VPTAT)의 전압변화량이 제2 경우로 설정되는 경우의 제1 내지 제4 온도코드(TCD<1:4>)를 입력 받아 제1 내지 제3 모드설정신호(MRS<1:3>)를 반도체 장치(2)에 인가한다.
반도체 장치(2)의 온도센서(10)는 제1 내지 제3 모드설정신호(MRS<1:3>)를 입력 받아 온도전압(VPTAT)의 레벨변화량이 제2 경우로 조절되고, 온도전압(VPTAT)의 전압변화량이 제2 경우로 설정되어 온도전압(VPTAT)의 전압레벨을 증가시킨다. 그리고, 온도센서(10)는 일정한 전압레벨을 갖는 기준전압(VREF)을 생성한다. 코드생성부(20)는 온도전압(VPTAT)과 기준전압(VREF)을 비교하여 제1 내지 제4 코드신호(CD<1:4>)를 생성한다. 레지스터(30)는 제1 내지 제4 코드신호(CD<1:4>)를 저장하고, 저장된 제1 내지 제4 코드신호(CD<1:4>)를 제1 내지 제4 내부코드(ICD<1:4>)로 생성한다. 출력버퍼(40)는 제1 내지 제4 내부코드(ICD<1:4>)를 버퍼링하여 제1 내지 제4 온도코드(TCD<1:4>)로 출력한다.
컨트롤러(1)는 온도전압(VPTAT)의 레벨변화량이 제2 경우이고, 온도전압(VPTAT)의 전압변화량이 제2 경우로 설정되는 경우의 제1 내지 제4 온도코드(TCD<1:4>)를 입력 받아 제1 내지 제3 모드설정신호(MRS<1:3>)를 반도체 장치(2)에 인가하지 않는다.
반도체 장치(2)의 온도센서(10)는 제1 내지 제3 모드설정신호(MRS<1:3>)가 인가되지 않으므로 온도전압(VPTAT)의 온도전압(VPTAT)의 레벨변화량 및 전압변화량을 조절하지 않는다. 그리고, 온도센서(10)는 일정한 전압레벨을 갖는 기준전압(VREF)을 생성한다. 코드생성부(20)는 온도전압(VPTAT)과 기준전압(VREF)을 비교하여 제1 내지 제4 코드신호(CD<1:4>)를 생성한다. 레지스터(30)는 제1 내지 제4 코드신호(CD<1:4>)를 저장하고, 저장된 제1 내지 제4 코드신호(CD<1:4>)를 제1 내지 제4 내부코드(ICD<1:4>)로 생성한다. 출력버퍼(40)는 제1 내지 제4 내부코드(ICD<1:4>)를 버퍼링하여 제1 내지 제4 온도코드(TCD<1:4>)로 출력한다. 즉, 반도체 장치(2)는 제1 내지 제3 모드설정신호(MRS<1:3>)가 인가되지 않으므로 조합이 변화하지 않는 제1 내지 제4 온도코드(TCD<1:4>)를 출력한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체 시스템은 온도변화에 따라 레벨이 변하는 온도전압의 레벨변화량 및 전압변화량을 조절하고, 레벨변화량 및 전압변화량이 조절된 온도전압으로부터 온도코드를 생성함으로써 온도변화 정보의 신뢰성을 확보 할 수 있고, 컨트롤러와 반도체 장치간의 온도차이를 보상 할 수 있는 반도체 장치 및 반도체 시스템을 제공한다.
1. 컨트롤러 2. 반도체 장치
10. 온도센서 11. 제어신호생성부
12. 구동신호생성부 13. 기준전압생성부
14. 온도전압생성부 20. 코드생성부
30. 레지스터 40. 출력버퍼
141. 제1 전치온도전압생성부 143. 제2 전치온도전압생성부
1410. 제1 풀업구동부 1411. 제1 구동부
1412. 제2 구동부 1413. 제3 구동부
1420. 제1 저항조절부 1430. 제2 풀업구동부
1431. 제4 구동부 1432. 제5 구동부
1433. 제6 구동부 1440. 제2 저항조절부

Claims (20)

  1. 온도코드를 입력 받아 상기 온도코드가 기 설정된 조합이 아닌 경우 온도에 따라 레벨이 변하는 온도전압의 레벨변화량 및 전압변화량를 조절하기 위한 모드설정신호를 반도체 장치에 인가하는 컨트롤러; 및
    상기 모드설정신호에 따라 설정되는 구동력 및 저항값에 의해 상기 온도전압을 생성하고, 상기 온도전압과 기준전압을 비교하여 상기 온도코드를 생성하여 출력하는 상기 반도체 장치를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서, 상기 온도전압은 상기 구동력에 의해 레벨변화량이 조절되고, 상기 저항값에 의해 전압변화량이 조절되는 전압인 반도체 시스템.
  3. 제 1 항에 있어서, 상기 반도체 장치는
    상기 모드설정신호에 따라 상기 구동력 및 상기 저항값이 조절되어 상기 온도전압을 생성하고, 일정한 레벨을 갖는 기준전압을 생성하는 온도센서;
    상기 온도전압과 상기 기준전압을 비교하여 코드신호를 생성하는 코드생성부;
    상기 코드신호를 저장하고, 저장된 상기 코드신호를 내부코드로 출력하는 레지스터; 및
    상기 내부코드를 버퍼링하여 상기 온도코드로 출력하는 출력버퍼를 포함하는 반도체 시스템.
  4. 제 3 항에 있어서, 상기 온도센서는
    제1 내지 제3 모드설정신호를 디코딩하여 제1 내지 제4 제어신호를 생성하는 제어신호생성부;
    온도변화에도 일정한 레벨을 갖는 구동신호를 생성하는 구동신호생성부;
    상기 구동신호에 응답하여 상기 기준전압을 생성하는 기준전압생성부; 및
    상기 구동신호에 응답하여 상기 제1 내지 제4 제어신호에 의해 상기 구동력 및 상기 저항값이 조절되어 상기 온도전압을 생성하는 온도전압생성부를 포함하는 반도체 시스템.
  5. 제 4 항에 있어서, 상기 온도전압생성부는
    상기 제1 및 제2 제어신호에 의해 상기 구동력이 조절되어 온도에 따라 레벨이 변하는 제1 전치온도전압을 생성하고, 상기 제3 제어신호에 응답하여 상기 제1 전치온도전압을 상기 온도전압으로 전달하는 제1 전치온도전압생성부; 및
    상기 제1 및 제2 제어신호에 의해 상기 구동력이 조절되고, 상기 제4 제어신호에 응답하여 온도에 따라 레벨이 변하는 제2 전치온도전압을 상기 온도전압으로 전달하는 생성하는 제2 전치온도전압생성부를 포함하는 반도체 시스템.
  6. 제 5 항에 있어서, 상기 제1 전치온도전압생성부는
    상기 구동신호에 응답하여 제1 노드를 풀업구동하고, 상기 제1 및 제2 제어신호의 조합에 따라 상기 제1 노드를 풀업구동하는 구동력이 조절되는 제1 풀업구동부; 및
    상기 제1 노드와 접지전압 사이에 직렬 연결되는 제1 및 제2 온도소자의 저항값에 따라 상기 제1 전치온도전압을 생성하고, 상기 제3 제어신호가 인에이블되는 경우 상기 제1 전치온도전압을 상기 온도전압으로 전달하는 제1 저항조절부를 포함하는 반도체 시스템.
  7. 제 6 항에 있어서, 상기 제1 풀업구동부는
    상기 구동신호에 응답하여 상기 제1 노드를 풀업구동하는 제1 구동부;
    상기 구동신호에 응답하여 상기 제1 제어신호가 인에이블되는 경우 상기 제1 노드를 풀업구동하는 제2 구동부; 및
    상기 구동신호에 응답하여 상기 제2 제어신호가 인에이블되는 경우 상기 제1 노드를 풀업구동하는 제3 구동부를 포함하는 반도체 시스템.
  8. 제 6 항에 있어서 상기 제1 저항조절부는
    상기 제1 노드와 상기 제1 전치온도전압이 생성되는 제2 노드 사이에 위치하고 상기 제1 노드와 게이트가 연결되는 상기 제1 온도소자;
    상기 제2 노드와 상기 접지전압 사이에 위치하고, 상기 제1 노드와 게이트가 연결되는 상기 제2 온도소자; 및
    상기 제3 제어신호에 응답하여 상기 제1 전치온도전압을 상기 온도전압으로 전달하는 제1 스위치소자를 포함하는 반도체 시스템.
  9. 제 5 항에 있어서, 상기 제2 전치온도전압생성부는
    상기 구동신호에 응답하여 제3 노드를 풀업구동하고, 상기 제1 및 제2 제어신호의 조합에 따라 상기 제3 노드를 풀업구동하는 구동력이 조절되는 제2 풀업구동부; 및
    상기 제3 노드와 접지전압 사이에 직렬 연결되는 제3 및 제4 온도소자의 저항갑에 따라 상기 제2 전치온도전압을 생성하고, 상기 제4 제어신호가 인에이블되는 경우 상기 제2 전치온도전압을 상기 온도전압으로 전달하는 제2 저항조절부를 포함하는 반도체 시스템.
  10. 제 9 항에 있어서, 상기 제2 풀업구동부는
    상기 구동신호에 응답하여 상기 제3 노드를 풀업구동하는 제4 구동부;
    상기 구동신호에 응답하여 상기 제1 제어신호가 인에이블되는 경우 상기 제3 노드를 풀업구동하는 제5 구동부; 및
    상기 구동신호에 응답하여 상기 제2 제어신호가 인에이블되는 경우 상기 제3 노드를 풀업구동하는 제6 구동부를 포함하는 반도체 시스템.
  11. 제 9 항에 있어서 상기 제2 저항조절부는
    상기 제3 노드와 상기 제2 전치온도전압이 생성되는 제4 노드 사이에 위치하고 상기 제3 노드와 게이트가 연결되는 상기 제3 온도소자;
    상기 제4 노드와 상기 제1 전치온도전압이 생성되는 제2 노드 사이에 위치하고, 상기 제3 노드와 게이트가 연결되는 상기 제4 온도소자; 및
    상기 제4 제어신호에 응답하여 상기 제2 전치온도전압을 상기 온도전압으로 전달하는 제1 스위치소자를 포함하는 반도체 시스템.
  12. 외부로부터 온도전압의 레벨변화량 및 전압변화량를 조절하기 위한 모드설정신호를 입력 받아 구동력 및 저항값이 조절되어 상기 온도전압을 생성하고, 일정한 레벨을 갖는 기준전압을 생성하는 온도센서;
    상기 온도전압과 상기 기준전압을 비교하여 코드신호를 생성하는 코드생성부;
    상기 코드신호를 저장하고, 저장된 상기 코드신호를 내부코드로 출력하는 레지스터; 및
    상기 내부코드를 버퍼링하여 온도코드로 출력하는 출력버퍼를 포함하되, 상기 온도전압은 상기 구동력에 의해 레벨변화량이 조절되고, 상기 저항값에 의해 전압변화량이 조절되는 전압인 반도체 장치.
  13. 제 12 항에 있어서, 상기 온도센서는
    제1 내지 제3 모드설정신호를 디코딩하여 제1 내지 제4 제어신호를 생성하는 제어신호생성부;
    온도변화에도 일정한 레벨을 갖는 구동신호를 생성하는 구동신호생성부;
    상기 구동신호에 응답하여 상기 기준전압을 생성하는 기준전압생성부; 및
    상기 구동신호에 응답하여 상기 제1 내지 제4 제어신호에 의해 상기 구동력 및 상기 저항값이 조절되어 상기 온도전압을 생성하는 온도전압생성부를 포함하는 반도체 장치.
  14. 제 13 항에 있어서, 상기 온도전압생성부는
    상기 제1 및 제2 제어신호에 의해 상기 구동력이 조절되어 온도에 따라 레벨이 변하는 제1 전치온도전압을 생성하고, 상기 제3 제어신호에 응답하여 상기 제1 전치온도전압을 상기 온도전압으로 전달하는 제1 전치온도전압생성부; 및
    상기 제1 및 제2 제어신호에 의해 상기 구동력이 조절되고, 상기 제4 제어신호에 응답하여 온도에 따라 레벨이 변하는 제2 전치온도전압을 상기 온도전압으로 전달하는 생성하는 제2 전치온도전압생성부를 포함하는 반도체 장치.
  15. 제 14 항에 있어서, 상기 제1 전치온도전압생성부는
    상기 구동신호에 응답하여 제1 노드를 풀업구동하고, 상기 제1 및 제2 제어신호의 조합에 따라 상기 제1 노드를 풀업구동하는 구동력이 조절되는 제1 풀업구동부; 및
    상기 제1 노드와 접지전압 사이에 직렬 연결되는 제1 및 제2 온도소자의 저항값에 따라 상기 제1 전치온도전압을 생성하고, 상기 제3 제어신호가 인에이블되는 경우 상기 제1 전치온도전압을 상기 온도전압으로 전달하는 제1 저항조절부를 포함하는 반도체 장치.
  16. 제 15 항에 있어서, 상기 제1 풀업구동부는
    상기 구동신호에 응답하여 상기 제1 노드를 풀업구동하는 제1 구동부;
    상기 구동신호에 응답하여 상기 제1 제어신호가 인에이블되는 경우 상기 제1 노드를 풀업구동하는 제2 구동부; 및
    상기 구동신호에 응답하여 상기 제2 제어신호가 인에이블되는 경우 상기 제1 노드를 풀업구동하는 제3 구동부를 포함하는 반도체 장치.
  17. 제 15 항에 있어서 상기 제1 저항조절부는
    상기 제1 노드와 상기 제1 전치온도전압이 생성되는 제2 노드 사이에 위치하고 상기 제1 노드와 게이트가 연결되는 상기 제1 온도소자;
    상기 제2 노드와 상기 접지전압 사이에 위치하고, 상기 제1 노드와 게이트가 연결되는 상기 제2 온도소자; 및
    상기 제3 제어신호에 응답하여 상기 제1 전치온도전압을 상기 온도전압으로 전달하는 제1 스위치소자를 포함하는 반도체 장치.
  18. 제 14 항에 있어서, 상기 제2 전치온도전압생성부는
    상기 구동신호에 응답하여 제3 노드를 풀업구동하고, 상기 제1 및 제2 제어신호의 조합에 따라 상기 제3 노드를 풀업구동하는 구동력이 조절되는 제2 풀업구동부; 및
    상기 제3 노드와 접지전압 사이에 직렬 연결되는 제3 및 제4 온도소자의 저항갑에 따라 상기 제2 전치온도전압을 생성하고, 상기 제4 제어신호가 인에이블되는 경우 상기 제2 전치온도전압을 상기 온도전압으로 전달하는 제2 저항조절부를 포함하는 반도체 장치.
  19. 제 18 항에 있어서, 상기 제2 풀업구동부는
    상기 구동신호에 응답하여 상기 제3 노드를 풀업구동하는 제4 구동부;
    상기 구동신호에 응답하여 상기 제1 제어신호가 인에이블되는 경우 상기 제3 노드를 풀업구동하는 제5 구동부; 및
    상기 구동신호에 응답하여 상기 제2 제어신호가 인에이블되는 경우 상기 제3 노드를 풀업구동하는 제6 구동부를 포함하는 반도체 장치.
  20. 제 18 항에 있어서 상기 제2 저항조절부는
    상기 제3 노드와 상기 제2 전치온도전압이 생성되는 제4 노드 사이에 위치하고 상기 제3 노드와 게이트가 연결되는 상기 제3 온도소자;
    상기 제4 노드와 상기 제1 전치온도전압이 생성되는 제2 노드 사이에 위치하고, 상기 제3 노드와 게이트가 연결되는 상기 제4 온도소자; 및
    상기 제4 제어신호에 응답하여 상기 제2 전치온도전압을 상기 온도전압으로 전달하는 제1 스위치소자를 포함하는 반도체 장치.
KR1020140025844A 2014-03-05 2014-03-05 반도체 장치 및 반도체 시스템 KR20150104297A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140025844A KR20150104297A (ko) 2014-03-05 2014-03-05 반도체 장치 및 반도체 시스템
US14/468,475 US9337808B2 (en) 2014-03-05 2014-08-26 Semiconductor devices and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140025844A KR20150104297A (ko) 2014-03-05 2014-03-05 반도체 장치 및 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20150104297A true KR20150104297A (ko) 2015-09-15

Family

ID=54018432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140025844A KR20150104297A (ko) 2014-03-05 2014-03-05 반도체 장치 및 반도체 시스템

Country Status (2)

Country Link
US (1) US9337808B2 (ko)
KR (1) KR20150104297A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9823298B2 (en) * 2015-08-12 2017-11-21 Arm Limited Critical path architect
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
KR102552875B1 (ko) 2018-12-03 2023-07-10 삼성전자주식회사 동적 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946896B2 (en) * 2003-05-29 2005-09-20 Broadcom Corporation High temperature coefficient MOS bias generation circuit
KR100652422B1 (ko) * 2005-08-10 2006-12-01 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR100846387B1 (ko) 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
US7579898B2 (en) * 2006-07-31 2009-08-25 Freescale Semiconductor, Inc. Temperature sensor device and methods thereof
US7696909B2 (en) * 2006-08-23 2010-04-13 Texas Instruments Incorporated Circuit for generating a temperature dependent current with high accuracy
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR102033790B1 (ko) * 2013-09-30 2019-11-08 에스케이하이닉스 주식회사 온도센서
KR102048230B1 (ko) * 2014-01-28 2019-11-25 에스케이하이닉스 주식회사 온도센서

Also Published As

Publication number Publication date
US9337808B2 (en) 2016-05-10
US20150256153A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
KR102048230B1 (ko) 온도센서
US7417494B2 (en) Internal voltage generator
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
KR102193790B1 (ko) 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
US9134183B2 (en) Temperature sensor
KR100854463B1 (ko) 온도센서회로 및 이를 이용한 반도체 메모리 장치
US7286417B2 (en) Low power dissipation voltage generator
KR20150052631A (ko) 반도체 장치 및 반도체 시스템
US6753675B2 (en) Method and circuit for limiting a pumped voltage
KR20150104297A (ko) 반도체 장치 및 반도체 시스템
KR20110097470A (ko) 온도센서
KR20150042945A (ko) 반도체 장치
KR20190142535A (ko) 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
US20110241769A1 (en) Internal voltage generator of semiconductor integrated circuit
KR102033790B1 (ko) 온도센서
KR20150030502A (ko) 내부전압생성회로 및 이를 포함하는 반도체장치
US8519783B2 (en) Internal voltage generating circuit
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
KR100950486B1 (ko) 내부전압 생성회로
KR20130015942A (ko) 반도체메모리장치
US9874892B2 (en) Internal voltage generation device
KR20150094114A (ko) 반도체 메모리 장치 및 이를 위한 기준전압 제어회로와 내부전압 발생회로
KR20150095968A (ko) 반도체 시스템 및 그 동작 방법
KR20120076435A (ko) 온도센서
KR20090063373A (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination