KR20150096193A - low noise amplifier supporting multiple gain modes - Google Patents

low noise amplifier supporting multiple gain modes Download PDF

Info

Publication number
KR20150096193A
KR20150096193A KR1020140017345A KR20140017345A KR20150096193A KR 20150096193 A KR20150096193 A KR 20150096193A KR 1020140017345 A KR1020140017345 A KR 1020140017345A KR 20140017345 A KR20140017345 A KR 20140017345A KR 20150096193 A KR20150096193 A KR 20150096193A
Authority
KR
South Korea
Prior art keywords
gain
node
amplifier
noise amplifier
signal
Prior art date
Application number
KR1020140017345A
Other languages
Korean (ko)
Inventor
현석봉
이석규
이광천
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140017345A priority Critical patent/KR20150096193A/en
Publication of KR20150096193A publication Critical patent/KR20150096193A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to a low noise amplifier for supporting multiple gain modes. According to the present invention, the low noise amplifier for supporting multiple gain modes comprises: a cascode amplifier which outputs signals of a first node to a second node by amplifying the signal; an amplifying terminal which comprises a bypass circuit to output signals of a feedback circuit and the first node which forms a feedback path between the second node and the first node to the second node by bypassing the cascode amplifier; an outputting terminal which comprises an on-chip transformer to output signals of the second node as differential signals; and a gain control part which controls the operation of the cascode amplifier, the feedback circuit and the bypass circuit in accordance with the gain mode, wherein the gain control part activates only the cascode amplifier while operating in a high gain mode, activates the cascode amplifier and the feedback circuit while operating in a middle gain mode, and activating only the bypass circuit while operating in a low gain mode.

Description

다중이득 모드를 지원하는 저잡음 증폭기{low noise amplifier supporting multiple gain modes}[0001] The present invention relates to a low noise amplifier supporting multiple gain modes,

본 발명은 무선통신 시스템에 사용되는 저잡음 증폭기에 관한 것으로, 더 자세하게는 다중이득 모드를 지원하는 저잡음 증폭기에 관한 것이다.The present invention relates to a low noise amplifier used in a wireless communication system, and more particularly to a low noise amplifier supporting a multiple gain mode.

고속 무선랜(Wireless Local Area Network)을 비롯한 대부분의 무선통신 시스템은 고주파(RF) 송수신기(transceiver)에 저잡음 증폭기를 포함한다. 종래의 저잡음 증폭기는 정해진 주파수 대역의 수신 신호에 대해 잡음지수(Noise Figure)를 최소화하며 높은 이득(gain)을 얻는 것에 중점을 두었으나, 최근에는 반도체 공정의 발달 및 이에 따른 집적도와 개발 비용의 상승으로 인해, 하나의 IC 칩으로 다수의 통신 모드와 다양한 주변 회로들을 지원할 수 있는 다중모드 (multi-mode) 기술이 요구되고 있다. 예를 들어, 근거리 무선통신 경우, 하나의 저잡음 증폭기가 IEEE 802.11g/n 등의 Wi-Fi 표준은 물론이고 Bluetooth 등의 통신 모드에 필요한 사양(specification)도 충족시켜야 하며, 이에 더해, 외부 FEM(Front-end Module)을 사용하는 경우와 사용하지 않는 경우 모두를 지원하는 것이 요구되고 있다.Most wireless communication systems, including wireless local area networks (WLANs), include a low noise amplifier in a high frequency (RF) transceiver. Conventional low-noise amplifiers have focused on minimizing the noise figure and obtaining a high gain for a received signal in a predetermined frequency band. Recently, however, the development of a semiconductor process, A multi-mode technology capable of supporting a plurality of communication modes and various peripheral circuits with one IC chip is required. For example, in the case of short-range wireless communication, one low-noise amplifier must meet the specifications required for a communication mode such as Bluetooth as well as a Wi-Fi standard such as IEEE 802.11g / n, Front-end Module) is required to support both the case and not.

즉, 각각의 통신 모드와 사용되는 외부 FEM 성능에 따라 다양한 요구사양이 증폭기에 요구된다. 예를 들어, 종래의 저잡음증폭기는 이득에 따라 2개 또는 3개의 모드, 즉 고이득 (high gain), 중간 이득(medium gain) 및 저이득(low gain) 모드를 지원하는 것으로 충분했으나, 외부 FEM 특성에 따라 2 ~ 3개의 추가적인 이득 모드가 요구되며, 각 모드에 대한 잡음지수와 선형성 요구사항이 다양하므로, 이러한 다양한 모드를 효율적으로 지원할 수 있는 회로 구조의 설계가 요구되는 실정이다.That is, various requirements are required for the amplifier depending on the respective communication mode and the external FEM performance used. For example, a conventional low noise amplifier is sufficient to support two or three modes depending on gain, namely high gain, medium gain and low gain modes, but the external FEM Depending on the characteristics, two or three additional gain modes are required. Since the noise figure and linearity requirements vary for each mode, a circuit structure capable of efficiently supporting these various modes is required.

본 발명이 해결하려는 기술적 과제는, 무선 통신 시스템용 고주파 직접회로의 고집적과 다기능화를 위해 효율적으로 다중이득 모드를 지원하는 저잡음 증폭기를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a low noise amplifier that efficiently supports a multiple gain mode for high integration and multifunctionality of a high frequency integrated circuit for a wireless communication system.

본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other matters not mentioned can be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 다중이득 모드를 지원하는 저잡음 증폭기는 제1 노드의 신호를 증폭하여 제2 노드로 출력하는 캐스코드 증폭기, 상기 제2 노드와 상기 제1 노드 사이의 피드백 경로를 형성하는 피드백 회로 및 상기 제1 노드의 신호를 상기 캐스코드 증폭기를 우회하여 상기 제2 노드로 출력하기 위한 바이패스 회로를 포함하는 증폭단와 상기 제2 노드의 신호를 차동 신호로 출력하기 위한 온-칩 트랜스포머를 포함하는 출력단 및 이득 모드에 따라 상기 캐스코드 증폭기, 피드백 회로, 바이패스 회로의 동작을 제어하기 위한 이득 제어부를 포함하되, 상기 이득 제어부는 고이득 모드에서 동작시 상기 캐스코드 증폭기만 활성화 시키고, 중간이득 모드에서 동작시 상기 캐스코드 증폭기와 상기 피드백 회로를 활성화 시키며, 저이득 모드에서 동작시 상기 바이패스 회로만 활성화 시키는 것을 특징으로 한다.A low-noise amplifier for supporting a multiple gain mode to amplify a signal of a first node and outputting the amplified signal to a second node, a feedback circuit for forming a feedback path between the second node and the first node, Circuit and a bypass circuit for bypassing the cascade amplifier and outputting the signal of the first node to the second node and an on-chip transformer for outputting a signal of the second node as a differential signal And a gain control unit for controlling operations of the cascode amplifier, the feedback circuit, and the bypass circuit according to an output stage and a gain mode, wherein the gain controller activates only the cascode amplifier when operating in a high gain mode, Mode, the cascode amplifier and the feedback circuit are activated, and in the low gain mode, Only the bypass circuit is activated at a time.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.

본 발명은, 증폭기가 고이득 모드에서 동작하는 경우 증폭기의 전압 이득을 높이는 구조의 회로가 선택되고, 중간이득 및 저이득 모드에서 동작하는 경우 증폭기의 선형성을 높일 수 있는 구조의 회로가 선택됨으로써, 집적회로의 다기능화에 따라 요구되는 다중이득 모드를 효율적으로 지원할 수 있다. 본 발명에 의하면, 전단모듈과 같은 외부부품과 연계하여 사용 가능한 저잡음 증폭기를 구현할 수 있다.The circuit of the structure for increasing the voltage gain of the amplifier is selected when the amplifier operates in the high gain mode and the circuit having the structure capable of improving the linearity of the amplifier when operating in the intermediate gain and low gain modes is selected, It is possible to efficiently support the multiple gain mode required according to the multifunctionality of the integrated circuit. According to the present invention, a low-noise amplifier which can be used in connection with external components such as a front-end module can be realized.

도 1은 본 발명의 일 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기를 보여주는 블럭도이다.
도 2는 도 1에 도시된 저잡음 증폭기를 예시적으로 보여주는 회로도이다.
도 3은 본 발명의 다른 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기를 예시적으로 보여주는 회로도이다.
도 4은 본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기를 포함하는 무선 통신용 고주파/아날로그 수신부를 예시적으로 보여주는 블럭도이다.1 is a block diagram illustrating a low noise amplifier supporting a multiple gain mode according to an embodiment of the present invention.
2 is a circuit diagram illustrating an exemplary low-noise amplifier shown in FIG.
3 is a circuit diagram illustrating an exemplary low-noise amplifier supporting a multiple gain mode according to another embodiment of the present invention.
4 is a block diagram illustrating a high frequency / analog receiver for wireless communication including a low noise amplifier supporting a multiple gain mode according to the present invention.

이하에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the technical idea of the present invention. .

도 1은 본 발명의 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기를 보여주는 블럭도이고, 도 2는 도 1에 도시된 저잡음 증폭기를 예시적으로 보여주는 회로도이다.FIG. 1 is a block diagram showing a low noise amplifier supporting a multiple gain mode according to an embodiment of the present invention, and FIG. 2 is a circuit diagram illustrating an exemplary low noise amplifier shown in FIG.

도 1과 도 2를 참조하면, 본 발명의 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)는 입력 신호를 증폭하는 증폭단(110)과, 증폭된 신호를 출력하는 출력단(120) 및 증폭단(110)을 이득 모드에 따라 제어하기 위한 이득 제어부(130)를 포함한다.1 and 2, a low-noise amplifier 100 supporting a multiple gain mode according to an embodiment of the present invention includes an amplification stage 110 for amplifying an input signal, an output stage 120 for outputting amplified signals, And a gain control unit 130 for controlling the amplification stage 110 according to the gain mode.

증폭단(110)은 제1 노드(N1)의 신호를 증폭하여 제2 노드(N2)로 출력하는 캐스코드 증폭기(111), 제2 노드(N2)와 제1 노드(N1) 사이의 피드백 경로를 형성하는 피드백 회로(112) 및 제1 노드(N1)의 신호를 캐스코드 증폭기(111)를 우회하여 제2 노드(N2)로 출력하기 위한 바이패스 회로(113)를 포함할 수 있다.The amplification stage 110 includes a cascode amplifier 111 for amplifying the signal of the first node N1 and outputting it to the second node N2, a feedback path between the second node N2 and the first node N1, And a bypass circuit 113 for bypassing the cascade amplifier 111 and outputting the signal of the first node N1 to the second node N2.

캐스코드 증폭기(111)는 제1 트랜지스터(M1)와 제2 트랜지스터(M2)로 구성되며, 증폭기의 안정성과 선형성을 향상시키기 위해 소스 디제너레이션 인덕터(L1)를 더 포함할 수 있으며, 이 경우 캐스코드 증폭기(111)와 소스 디제너레이션 인덕터(L1)를 포함한 공통 소스 증폭기로 동작할 수 있다.The cascode amplifier 111 may include a first transistor M1 and a second transistor M2. The cascode amplifier 111 may further include a source degeneration inductor L1 for improving the stability and linearity of the amplifier. In this case, It can operate as a common source amplifier including the code amplifier 111 and the source degeneration inductor L1.

제1 트랜지스터(M1)의 게이트는 제1 노드(N1)와 연결되고, 소스는 소스 디제너레이션 인덕터(L1)와 연결되며, 드레인은 제2 트랜지스터(M2)의 소스와 연결된다.The gate of the first transistor M1 is connected to the first node N1, the source thereof is connected to the source degeneration inductor L1, and the drain thereof is connected to the source of the second transistor M2.

제2 트랜지스터(M2)의 게이트는 이득 제어부(130)와 연결되고, 소스는 제1 트랜지스터(M1)의 드레인과 연결되고, 드레인은 제2 노드(N2)와 연결된다.The gate of the second transistor M2 is connected to the gain control unit 130, the source thereof is connected to the drain of the first transistor M1, and the drain thereof is connected to the second node N2.

소스 디제너레이션 인덕터(L1)의 일단은 제1 트랜지스터(M1)의 소스와 연결되고 타단은 접지와 연결된다.One end of the source degeneration inductor L1 is connected to the source of the first transistor M1 and the other end is connected to the ground.

피드백 회로(112)는 제2 노드(N2)와 제1 노드(N1) 사이의 피드백 경로를 형성하며, 제3 트랜지스터(M3)와 제4 트랜지스터(M4) 및 제1 커패시터(C1)와 저항(R)를 포함할 수 있으며, 이 경우 공통 게이트 피드백 회로로 동작할 수 있다.The feedback circuit 112 forms a feedback path between the second node N2 and the first node N1 and includes a third transistor M3 and a fourth transistor M4 and a first capacitor C1 and a resistor R), which in this case can operate as a common gate feedback circuit.

제3 트랜지스터(M3)의 게이트는 이득 제어부(130)에 연결되고, 드레인은 제2 노드(N2)에 연결되며, 소스는 제5 노드(N5)에 연결된다.The gate of the third transistor M3 is connected to the gain control unit 130, the drain thereof is connected to the second node N2, and the source thereof is connected to the fifth node N5.

제4 트랜지스터(M4)의 게이트는 이득 제어부(130)에 연결되고, 드레인은 제5 노드(N5)에 연결되며, 소스는 접지와 연결된다.The gate of the fourth transistor M4 is connected to the gain control unit 130, the drain thereof is connected to the fifth node N5, and the source is connected to the ground.

제1 커패시터(C1)는 제1 노드(N1)와 제5 노드(N5) 사이에 연결된다.The first capacitor C1 is connected between the first node N1 and the fifth node N5.

바이패스 회로(113)는 제1 노드(N1)의 신호가 캐스코드 증폭기(111)를 통하지 않고 제2 노드(N2)로 출력되도록 하며, 제5 트랜지스터(M5)와 감쇠기(113a)를 포함한다.The bypass circuit 113 causes the signal of the first node N1 to be output to the second node N2 without passing through the cascode amplifier 111 and includes the fifth transistor M5 and the attenuator 113a .

제5 트랜지스터(M5)의 게이트는 이득 제어부(130)에 연결되고, 드레인은 제1 노드(N1)에 연결되고, 소스는 제3 노드(N3)와 연결되며, 상기 드레인과 제1 노드(N1) 사이에 제2 커패시터(C2)가 더 연결될 수도 있다.The drain of the fifth transistor M5 is connected to the gain control unit 130, the drain of the fifth transistor M5 is connected to the first node N1, the source of the fifth transistor M5 is connected to the third node N3, A second capacitor C2 may be further connected between the first and second capacitors.

감쇠기(113a)는 일단이 제3 노드(N3)와 연결되고 타단이 제2 노드(N2)와 연결되며, 감쇠기(113a)와 제2 노드(N2) 사이에 제3 커패시터가 더 연결될 수도 있다.The attenuator 113a may have one end connected to the third node N3 and the other end connected to the second node N2 and the third capacitor may further be connected between the attenuator 113a and the second node N2.

출력단(120)은 온-칩 트랜스포머(121)를 포함하며, 제2 노드(N2)의 출력 신호를 차동 출력단(RFoutp, RFoutn)으로 출력한다.The output stage 120 includes an on-chip transformer 121 and outputs the output signal of the second node N2 to the differential output stages RFoutp and RFoutn.

또한, 출력단(120)은 저잡음 증폭기의 이득과 Q 값을 조정하기 위해 조정 가능한 저항 뱅크(122)와 커패시터 뱅크(123)를 더 포함할 수 있다.The output stage 120 may further include an adjustable resistor bank 122 and a capacitor bank 123 to adjust the gain and Q value of the low noise amplifier.

이득 제어부(130)는 이득 모드에 따라 상기 캐스코드 증폭기, 피드백 회로, 바이패스 회로의 동작을 제어한다. 이득 모드의 변경에 따른 이득 제어부(130)의 동작은 증폭기가 사용되는 무선통신 시스템에 따라 자동으로 제어되거나 증폭기 외부의 입력신호에 의해 개별적으로 제어될 수도 있다.The gain control unit 130 controls the operation of the cascode amplifier, the feedback circuit, and the bypass circuit according to the gain mode. The operation of the gain control unit 130 according to the change of the gain mode may be controlled automatically according to the wireless communication system in which the amplifier is used or may be controlled individually by an input signal outside the amplifier.

이득 제어부(130)는 저잡음 증폭기가 고이득 모드에서 동작시 캐스코드 증폭기(111)만 활성화 시키고, 중간이득 모드에서 동작시 캐스코드 증폭기(111)와 피드백 회로(112)를 활성화시키며, 저이득 모드에서 동작시 바이패스 회로(113)만 활성화시킨다.The gain control unit 130 activates the cascode amplifier 111 only when the low noise amplifier operates in the high gain mode and activates the cascode amplifier 111 and the feedback circuit 112 when operating in the intermediate gain mode, Only the bypass circuit 113 is activated.

이를 위해, 이득 제어부(130)는 제2 내지 제5 트랜지스터(M2, M3, M4, M5)의 게이트와 연결되어 각 게이트의 온-오프 동작을 제어한다.To this end, the gain control unit 130 is connected to the gates of the second to fifth transistors M2, M3, M4, and M5 to control the on-off operation of each gate.

입력단(RFin)과 제1 노드(N1) 사이에는 입력 커패시터(Cin)가 연결될 수 있으며, 입력 커패시터(Cin)는 입력단(RFin)으로 입력된 입력 신호의 직류 성분을 제거할 수 있다.An input capacitor Cin may be connected between the input terminal RFin and the first node N1 and the input capacitor Cin may remove the DC component of the input signal input to the input terminal RFin.

이하, 본 발명의 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기의 각 모드별 동작을 설명한다.Hereinafter, operation of each mode of the low noise amplifier supporting the multiple gain mode according to the embodiment of the present invention will be described.

먼저, 고이득 모드일 때의 동작을 설명한다.First, the operation in the high gain mode will be described.

고이득 모드에서 동작할 경우, 이득 제어부(130)는 피드백 회로(112)와 바이패스 회로(113)가 동작하지 않도록 제3 내지 제5 트랜지스터의 게이트에 상기 트랜지스터들(M3, M4, M5)을 턴-오프 시키기 위한 제어 신호를 인가함과 동시에 제2 트랜지스터(M2)의 게이트에 제2 트랜지스터(M2)를 턴-온 시키는 제어 신호를 인가한다.The gain control section 130 controls the transistors M3, M4 and M5 to be connected to the gates of the third to fifth transistors so that the feedback circuit 112 and the bypass circuit 113 are not operated And applies a control signal for turning on the second transistor M2 to the gate of the second transistor M2.

따라서, 입력단(RFin)으로부터 입력된 입력신호는 캐스코드 증폭기(111)를 통해 증폭되어 제2 노드(N2)로 출력된다. 이 경우 피드백 회로(112)가 동작하지 않게 되어 증폭기의 선형성 향상보다 이득을 높이는 것이 우선시되게 된다.Accordingly, the input signal input from the input terminal RFin is amplified through the cascode amplifier 111 and output to the second node N2. In this case, the feedback circuit 112 does not operate, so that it is priority to improve the gain rather than to improve the linearity of the amplifier.

또한, 고이득 모드에서는 잡음지수와 이득이 종래의 잡음-이득 동시 정합(simultaneous noise and gain matching)기법에 의해 소스 디제너레이션 인덕터(L1)과 제1 트랜지스터(M1)의 소자 크기를 적절하게 선택할 때 얻을 수 있는 잡음지수와 전압 이득에 비하여 잡음지수는 최소화하면서도 이득을 높일 수 있다.In addition, in the high gain mode, when the noise figure and gain are appropriately selected by the conventional simultaneous noise and gain matching technique for the element sizes of the source degeneration inductor L1 and the first transistor M1 The noise figure can be minimized and the gain can be increased as compared with the obtainable noise figure and voltage gain.

본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)의 출력단(120)은 온-칩 트랜스포머(121)의 1차 권선과 병렬로 연결된 커패시터 뱅크(123)를 더 포함할 수 있다.The output stage 120 of the low noise amplifier 100 supporting the multiple gain mode according to the present invention may further include a capacitor bank 123 connected in parallel with the primary winding of the on-

커패시터 뱅크(123)는 온-칩 트랜스포머(121)의 1차 권선과 LC 공진회로를 형성한다. 커패시터 뱅크(123)는 다수의 커패시터(Cb) 어레이와 트랜지스터 스위치(미도시)로 구성되며, 상기 LC 공진회로가 높은 Q 값을 가지도록 커패시턴스 값을 조절하여 본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)의 이득을 높이는 역할을 한다. The capacitor bank 123 forms an LC resonance circuit with the primary winding of the on-chip transformer 121. The capacitor bank 123 includes a plurality of capacitor Cb arrays and a transistor switch (not shown). The capacitor bank 123 adjusts a capacitance value so that the LC resonance circuit has a high Q value to support the multiple gain mode according to the present invention. Thereby increasing the gain of the low noise amplifier 100.

또한, 커패시터 뱅크(123)는 디지털 베이스밴드 또는 RF 제어 블록에서 인가되는 제어 신호에 따라 커패시턴스 값을 조절하여 상기 LC 공진회로에 의한 저잡음 증폭기의 동작 주파수 대역을 조정하는 역할을 할 수도 있다.In addition, the capacitor bank 123 may adjust the operating frequency band of the low noise amplifier by the LC resonance circuit by adjusting the capacitance value according to the control signal applied from the digital baseband or RF control block.

다음으로 중간이득 모드일 때의 동작을 설명한다.Next, the operation in the intermediate gain mode will be described.

중간이득 모드로 동작하는 경우, 제2 노드(N2)와 제1 노드(N1) 사이에 피드백 경로가 형성되어 캐스코드 증폭기(111)만 동작하는 경우에 비해 저잡음 증폭기의 선형성이 향상된다.When operating in the intermediate gain mode, the feedback path is formed between the second node N2 and the first node N1, so that the linearity of the low noise amplifier is improved as compared with the case where only the cascode amplifier 111 operates.

중간이득 모드에서 이득 제어부(130)는 제2 내지 제4 트랜지스터(M2, M3, M4)를 턴-온 시키기 위한 제어 신호와, 제5 트랜지스터(M5)를 턴-오프 시키기 위한 제어 신호를 각 트랜지스터의 게이트에 인가한다. 이때, 제5 트랜지스터(M5)가 턴-오프 된 상태를 유지함으로써 바이패스 회로에 의한 전압 이득의 저하를 방지할 수 있다. In the intermediate gain mode, the gain control unit 130 outputs a control signal for turning on the second to fourth transistors M2, M3, and M4 and a control signal for turning off the fifth transistor M5, . At this time, the fifth transistor M5 is maintained in a turned-off state, thereby preventing the voltage gain from being lowered by the bypass circuit.

또한, 본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)는 중간이득 모드에서의 여러 이득 단계들, 예를 들어 8dB 또는 11dB와 같은 다수의 이득 사양을 정확히 구현하도록 저잡음 증폭기의 이득을 조정할 수 있는 저항 뱅크(122)를 더 포함할 수 있다. 저항 뱅크(122)는 저항(Rb) 어레이와, 각 저항에 연결되어 스위치 역할을 하는 PMOS 트랜지스터(PM) 어레이로 구성된다. 저항(Rb) 어레이의 각 저항(Ra)들은 일단이 PMOS 트랜지스터(PM)의 드레인과 연결되고, 타단은 제2 노드(N2)에 연결된다. 각 PMOS 트랜지스터(PM)의 소스는 제4 노드(N4)와 연결되고, 드레인은 저항 어레이의 각 저항(171)과 연결되며, 게이트에는 이득 조정 신호가 인가된다.The low noise amplifier 100 supporting the multiple gain mode according to the present invention also adjusts the gain of the low noise amplifier to accurately implement multiple gain stages such as 8dB or 11dB in the intermediate gain mode (Not shown). The resistor bank 122 is constituted by a resistor (Rb) array and a PMOS transistor (PM) array connected to each resistor and serving as a switch. Each resistor Ra of the resistor Rb array has one end connected to the drain of the PMOS transistor PM and the other end connected to the second node N2. A source of each PMOS transistor PM is connected to the fourth node N4, a drain thereof is connected to each resistor 171 of the resistor array, and a gain adjustment signal is applied to the gate thereof.

저항 뱅크(122)는 각 PMOS 트랜지스터(PM)의 게이트에 인가되는 이득 조정 신호에 따라 전체 저항값을 변화시켜 저잡음 증폭기의 이득을 조정한다. 상기 이득 조정 신호는 이득 제어부(130)에서 생성될 수 있다.The resistance bank 122 adjusts the gain of the low noise amplifier by changing the total resistance value according to the gain adjustment signal applied to the gate of each PMOS transistor PM. The gain adjustment signal may be generated in the gain controller 130.

마지막으로, 저이득 모드일 때의 동작을 설명한다.Finally, the operation in the low gain mode will be described.

저이득 모드의 경우 입력단(RFin)에서 입력된 신호가 캐스코드 증폭부(110)를 통해 증폭되지 않고 제1 노드(N1)에서 바이패스 회로(113)를 통해 제2 노드(N2)로 출력된다.In the low gain mode, the signal input from the input terminal RFin is not amplified by the cascode amplifier 110 but is output from the first node N1 to the second node N2 through the bypass circuit 113 .

저이득 모드에서 이득 제어부(130)는 제5 트랜지스터(M5)를 턴-온 시키기 위한 제어 신호와, 제2 내지 제4 트랜지스터(M2, M3, M4)를 턴-오프 시키기 위한 제어 신호를 각 트랜지스터의 게이트에 인가한다.In the low gain mode, the gain control unit 130 outputs a control signal for turning on the fifth transistor M5 and a control signal for turning off the second to fourth transistors M2, M3, M4, .

입력단(RFin)에서 입력된 입력 신호는 제5 트랜지스터(M5)와 감쇠기(113a)를 통해 제2 노드(N2)로 출력된다. 본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)는 바이어스부(114)를 더 포함할 수 있으며, 바이어스부(114)는 저잡음 증폭기가 저이득 모드에서 동작하는 경우 증폭기의 선형성을 더 높이기 위해 제1 트랜지스터(M1)의 게이트에 적절한 바이어스 전압을 인가한다.The input signal input from the input terminal RFin is output to the second node N2 through the fifth transistor M5 and the attenuator 113a. The low noise amplifier 100 supporting the multiple gain mode according to the present invention may further include a bias unit 114. The bias unit 114 may be configured to increase the linearity of the amplifier when the low noise amplifier operates in a low gain mode. A suitable bias voltage is applied to the gate of the first transistor M1.

감쇠기(113a)는 다수의 스위치와 저항 어레이로 구성된, 디지털로 제어되는 가변 저항을 포함하고 있으며, 베이스밴드 또는 이득 제어부(130)의 제어 신호에 따라 신호의 감쇠 수준을 조정할 수 있다.The attenuator 113a includes a digitally controlled variable resistor composed of a plurality of switches and a resistance array and can adjust the attenuation level of the signal according to the control signal of the baseband or gain control unit 130. [

도 3은 본 발명의 다른 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기를 예시적으로 보여주는 회로도이다.3 is a circuit diagram illustrating an exemplary low-noise amplifier supporting a multiple gain mode according to another embodiment of the present invention.

본 발명의 다른 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기(200)는 전단모듈(140)을 더 포함할 수 있다. 전단모듈(140)은 일반적으로 반도체 칩의 외부에 별도의 모듈로 포함되며, 본 발명의 다른 실시 예에 다중이득 모드를 지원하는 저잡음 증폭기(200)의 경우 입력단자(RFin)와 증폭단(110) 사이에 위치할 수 있다. 전단모듈(140)은 스위치와 저잡음 증폭기를 포함하며, 이득 제어부(130)에 의해 전단모듈(140)의 이득이 조정될 수 있다.The low noise amplifier 200 supporting the multiple gain mode according to another embodiment of the present invention may further include a front end module 140. [ In the case of the low noise amplifier 200 supporting the multiple gain mode according to another embodiment of the present invention, the input terminal RFin and the amplification stage 110 are included in the front stage module 140, As shown in FIG. The front end module 140 includes a switch and a low noise amplifier, and the gain of the front end module 140 can be adjusted by the gain control part 130. [

이득 제어부(130)는 이득 제어 신호를 전단모듈(140)과 제2 내지 제5 트랜지스터(M2, M3, M4, M5)와 PMOS 트랜지스터(PM)에 인가할 수 있다. 예를 들어, 전단 모듈(140)과 본 발명의 다른 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기(200)의 전체 이득이 24dB가 되어야 하는 경우, 전단모듈(140)이 13dB의 이득을 가지도록 제어 신호를 인가하였다면 본 발명의 다른 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기(200)에는 11dB의 이득을 가지도록 제어 신호를 인가할 수 있다.The gain control unit 130 may apply a gain control signal to the front end module 140 and the second to fifth transistors M2, M3, M4, and M5 and the PMOS transistor PM. For example, when the overall gain of the low-noise amplifier 200 supporting the multiple-gain mode according to the present invention and the shear module 140 is 24 dB, the front-end module 140 has a gain of 13 dB The control signal may be applied to the low noise amplifier 200 supporting the multiple gain mode according to another embodiment of the present invention so as to have a gain of 11 dB.

도 4은 본 발명에 따른 저잡음 증폭기를 포함하는 무선통신용 고주파/아날로그 수신부의 일 실시 예를 도시한다.FIG. 4 illustrates an embodiment of a high-frequency / analog receiver for wireless communication including a low-noise amplifier according to the present invention.

안테나를 통해 입력단(RX_in)으로 수신된 전파 신호는 전단모듈을 거쳐, 본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)에 인가된다. 저잡음 증폭기(100)에서 증폭된 신호는 트랜스컨덕터 증폭단(200, 210)과 믹서(300, 310) 및 트랜스임피던스 증폭기(400, 410)을 거쳐 기저대역 아날로그 신호로 변환된다. 믹서(300, 310)는 위상 고정 루프(50)에 의해 제어되는 IQ 신호 발생기(600)에서 발생된 IQ 신호와 트랜스컨덕터 증폭단(200, 210)의 출력신호를 믹싱하여 트랜스임피던스 증폭기(400, 410)로 전송한다. 상기 기저대역 아날로그 신호는 필터(700, 710)와 가변이득 증폭기(800, 810)를 통해 적당한 레벨의 신호로 조정된 후 아날로그-디지털 변환기를 거쳐 출력단(RX_out1, RX_out2)으로 출력되어 디지털 모뎀에 입력된다.The radio wave signal received through the antenna through the input terminal RX_in is applied to the low noise amplifier 100 which supports the multiple gain mode according to the present invention via the front end module. The signal amplified by the low noise amplifier 100 is converted into a baseband analog signal through the transconductor amplifier stages 200 and 210, the mixers 300 and 310, and the transimpedance amplifiers 400 and 410. The mixers 300 and 310 mix the IQ signal generated by the IQ signal generator 600 controlled by the phase locked loop 50 and the output signals of the transconductance amplifier stages 200 and 210 to generate the transimpedance amplifiers 400 and 410 ). The baseband analog signal is adjusted to a signal of an appropriate level through filters 700 and 710 and variable gain amplifiers 800 and 810 and then output to the output terminals RX_out1 and RX_out2 via an analog- do.

상기와 같은 무선통신용 수신부에서, 본 발명에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100)의 이득은 기저대역 가변이득 증폭기(800, 810) 등의 이득 제어 범위 및 아날로그-디지털 변환기의 신호 입력의 범위를 고려하여, 이득 제어부(130)에 의해 적절한 값으로 선택될 수 있다.In the above-described receiver for wireless communication, the gain of the low noise amplifier 100 supporting the multiple gain mode according to the present invention is controlled by the gain control range of the baseband variable gain amplifiers 800 and 810 and the gain control range of the signal input of the analog- The gain control section 130 can be selected as an appropriate value in consideration of the range.

본 발명의 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기(100, 200)는 이득 모드를 3가지 이득 모드, 즉 고이득(high-gain), 중간이득(medium-gain) 및 저이득(low-gain) 모드로 나누어 처리할 수 있도록 구성되며, 중간이득 및 저이득 모드에서는 입력 신호가 충분히 크다고 가정하여 이득보다는 선형성을 높일 수 있는 회로 구조가 선택적으로 선택된다.The low noise amplifiers 100 and 200 that support the multiple gain mode according to the embodiment of the present invention can adjust the gain mode to three gain modes: high-gain, medium-gain, and low- -gain mode. In the intermediate gain and low gain modes, a circuit structure capable of increasing the linearity rather than the gain is selectively selected, assuming that the input signal is sufficiently large.

또한, 본 발명의 실시 예에 따른 다중이득 모드를 지원하는 저잡음 증폭기(200)의 입력 신호는 단종 입력(single-ended) 형태이고, 출력 신호는 차동 출력(differential) 형태이며, 온-칩 트랜스포머(121)를 기본적으로 포함하여 차동 출력 신호를 위한 별도의 발룬(blaun) 트랜스포머를 칩 외부에 필요로 하지 않는다.In addition, the input signal of the low noise amplifier 200 supporting the multiple gain mode according to the embodiment of the present invention is of the single-ended type, the output signal is of the differential type, and the on-chip transformer 121) and does not require a separate blaun transformer for the differential output signal outside the chip.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위를 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention. The scope of the present invention should not be limited to the above-described embodiments, but should be determined by the claims equivalent to the claims of the present invention as well as the following claims.

100: 저잡음 증폭기 110: 증폭단
111: 캐스코드 증폭기 112: 피드백 회로
113: 바이패스 회로 113a: 감쇠기
120: 출력단 121: 온-칩 트랜스포머
122: 저항 뱅크 123: 커패시터 뱅크
130: 이득 제어부 140: 전단모듈100: low noise amplifier 110: amplification stage
111: cascode amplifier 112: feedback circuit
113: bypass circuit 113a: attenuator
120: Output stage 121: On-chip transformer
122: Resistor bank 123: Capacitor bank
130: gain control section 140: front end module

Claims (1)

제1 노드의 신호를 증폭하여 제2 노드로 출력하는 캐스코드 증폭기, 상기 제2 노드와 상기 제1 노드 사이의 피드백 경로를 형성하는 피드백 회로 및 상기 제1 노드의 신호를 상기 캐스코드 증폭기를 우회하여 상기 제2 노드로 출력하기 위한 바이패스 회로를 포함하는 증폭단;
상기 제2 노드의 신호를 차동 신호로 출력하기 위한 온-칩 트랜스포머를 포함하는 출력단; 및
이득 모드에 따라 상기 캐스코드 증폭기, 피드백 회로, 바이패스 회로의 동작을 제어하기 위한 이득 제어부;를 포함하되,
상기 이득 제어부는 고이득 모드에서 동작시 상기 캐스코드 증폭기를 활성화 시키고, 중간이득 모드에서 동작시 상기 캐스코드 증폭기와 상기 피드백 회로를 활성화시키며, 저이득 모드에서 동작시 상기 바이패스 회로를 활성화시키는 것을 특징으로 하는 다중이득 모드를 지원하는 저잡음 증폭기.A cascode amplifier for amplifying the signal of the first node and outputting it to a second node, a feedback circuit forming a feedback path between the second node and the first node and a feedback circuit for bypassing the signal of the first node to the cascode amplifier An amplification stage including a bypass circuit for outputting the amplified signal to the second node;
An output stage including an on-chip transformer for outputting a signal of the second node as a differential signal; And
And a gain controller for controlling the operation of the cascode amplifier, the feedback circuit, and the bypass circuit according to the gain mode,
The gain control unit activates the cascode amplifier in operation in the high gain mode, activates the cascode amplifier and the feedback circuit in operation in the intermediate gain mode, and activates the bypass circuit in operation in the low gain mode Features a low gain amplifier supporting multiple gain modes.
KR1020140017345A 2014-02-14 2014-02-14 low noise amplifier supporting multiple gain modes KR20150096193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140017345A KR20150096193A (en) 2014-02-14 2014-02-14 low noise amplifier supporting multiple gain modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140017345A KR20150096193A (en) 2014-02-14 2014-02-14 low noise amplifier supporting multiple gain modes

Publications (1)

Publication Number Publication Date
KR20150096193A true KR20150096193A (en) 2015-08-24

Family

ID=54058756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140017345A KR20150096193A (en) 2014-02-14 2014-02-14 low noise amplifier supporting multiple gain modes

Country Status (1)

Country Link
KR (1) KR20150096193A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706283B1 (en) * 2015-09-04 2017-02-13 주식회사 씨자인 Analog to digital converter for multi-input signal
WO2023114629A1 (en) * 2021-12-13 2023-06-22 Psemi Corporation Nonlinearity management in lna bypass mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706283B1 (en) * 2015-09-04 2017-02-13 주식회사 씨자인 Analog to digital converter for multi-input signal
WO2023114629A1 (en) * 2021-12-13 2023-06-22 Psemi Corporation Nonlinearity management in lna bypass mode

Similar Documents

Publication Publication Date Title
US11855586B2 (en) Power amplifier module
US8244194B2 (en) Narrow-band tunable radio frequency (RF) power amplifiers and related methods
KR101000994B1 (en) Method and system for shared high-power transmission path for a multi-protocol transceiver
US8666338B2 (en) Multi-mode bypass driver amplifier with tunable load matching
EP1484840B1 (en) Radio frequency variable gain amplifier with linearity insensitive to gain
US7420423B2 (en) Active balun device
KR100654459B1 (en) Low noise amplifier for wideband and method for amplifying rf signal using the amplifier
US9479131B2 (en) Carrier aggregation amplifier with dual gain control
KR20190040118A (en) System and method for biasing an rf circuit
US20130316671A1 (en) Dual Mode Receiver with RF Splitter Using Programmable Passive Components
US20080024225A1 (en) Rf power amplifier
US11165392B2 (en) Variable power amplifier bias impedance
KR20170096111A (en) Gain control in complementary common gate and common source amplifiers
KR102133926B1 (en) Wideband Variable Gain Amplifier with Low Phase Variation
EP3134966B1 (en) Differential cascode amplifier with selectively coupled gate terminals
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
KR20150096193A (en) low noise amplifier supporting multiple gain modes
JP2008098771A (en) Low noise amplifier
US20110128079A1 (en) Multi-band power amplifier with high-frequency transformer
US20170359046A1 (en) Amplifier
CN116169961A (en) Low-noise amplifier and corresponding electronic equipment
JP2007189569A (en) Amplifier, and radio communication apparatus using it
WO2014076797A1 (en) Variable output amplifier

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid