KR20150092805A - 인쇄 회로 기판 및 이를 포함하는 표시 장치 - Google Patents

인쇄 회로 기판 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20150092805A
KR20150092805A KR1020140013169A KR20140013169A KR20150092805A KR 20150092805 A KR20150092805 A KR 20150092805A KR 1020140013169 A KR1020140013169 A KR 1020140013169A KR 20140013169 A KR20140013169 A KR 20140013169A KR 20150092805 A KR20150092805 A KR 20150092805A
Authority
KR
South Korea
Prior art keywords
connector
region
wiring patterns
printed circuit
circuit board
Prior art date
Application number
KR1020140013169A
Other languages
English (en)
Inventor
구남희
김기혁
윤정수
이석환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140013169A priority Critical patent/KR20150092805A/ko
Priority to US14/320,353 priority patent/US20150222032A1/en
Publication of KR20150092805A publication Critical patent/KR20150092805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

인쇄 회로 기판 및 이를 포함하는 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 인쇄 회로 기판은 적어도 하나의 도전층이 위치하는 제1 영역 및 제1 영역과 인접하는 제2 영역을 포함하는 베이스 부재, 및 적어도 하나의 도전층 상에 위치하는 복수의 배선 패턴을 포함한다.

Description

인쇄 회로 기판 및 이를 포함하는 표시 장치 {PRINTED CIRCUIT BOARD AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 인쇄 회로 기판 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.
이러한 표시 장치는 일반적으로 집적 회로의 실장 및 신호의 전달 등을 위하여 적어도 하나의 인쇄 회로 기판을 포함한다. 이러한 인쇄 회로 기판은 이와 연결된 커넥터를 통하여 신호를 전달하게 된다.
그러나, 이러한 인쇄 회로 기판 및 커넥터는 일체로 형성되지 않고, 각각 별도로 형성된 후 서로 결합되기 때문에, 인쇄 회로 기판과 커넥터의 연결 부분에서 임피던스 매칭이 되지 않을 수 있다. 이에 따라, 표시 장치의 신호 무결성(Signal Integrity, SI) 특성이 저하될 수 있다.
특히, Multi-Gbps(Giga bit per sec)의 초고속 인터페이스와 같이 전송 속도가 증가함에 따라, 인쇄 회로 기판과 커넥터의 연결 부분에서의 임피던스 부정합에 따른 영향이 증가할 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 커넥터 연결 부분의 구조 최적화를 통하여 신호 무결성 특성이 향상된 인쇄 회로 기판을 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 커넥터 연결 부분의 구조 최적화를 통하여 신호 무결성 특성이 향상된 인쇄 회로 기판을 포함하는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 인쇄 회로 기판은 적어도 하나의 도전층이 위치하는 제1 영역 및 제1 영역과 인접하는 제2 영역을 포함하는 베이스 부재, 및 적어도 하나의 도전층 상에 위치하는 복수의 배선 패턴을 포함한다.
상기 적어도 하나의 도전층은 제2 영역 상에는 형성되지 않을 수 있다.
상기 제2 영역은 베이스 부재의 에지부의 적어도 일부일 수 있다.
상기 제2 영역은 복수의 배선 패턴 중 적어도 하나와 연결되는 커넥터의 적어도 일부가 배치되는 영역일 수 있다.
여기에서, 상기 복수의 배선 패턴 중 일부는 커넥터와 연결되고, 커넥터와 연결되는 복수의 배선 패턴 각각의 최소 폭은 커넥터와 연결되지 않는 복수의 배선 패턴 각각의 최소 폭보다 작을 수 있다.
이 경우, 상기 커넥터와 연결되는 복수의 배선 패턴 각각의 최소 폭은 0.1mm일 수 있다.
상기 베이스 부재는 복수의 배선 패턴 및 적어도 하나의 도전층 사이에 개재되는 절연층을 더 포함할 수 있다.
상기 베이스 부재는 적어도 하나의 절연층을 더 포함할 수 있고, 적어도 하나의 절연층은 제1 영역 및 제2 영역 상에 모두 위치할 수 있다.
여기에서, 상기 도전층 및 절연층은 복수일 수 있고, 복수의 도전층 각각 및 복수의 절연층 각각은 서로 교대로 적층될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 인쇄 회로 기판은 제1 영역 및 제1 영역과 인접하는 제2 영역을 포함하는 베이스 부재, 및 베이스 부재의 제1 영역 상에 위치하는 복수의 배선 패턴을 포함하되, 베이스 부재는 순차 적층된 복수의 도전층을 포함하고, 복수의 도전층은 제1 영역 상에서 모두 존재하고, 복수의 도전층 중 적어도 하나는 제2 영역 상에서 부존재한다.
상기 제2 영역은 복수의 배선 패턴 중 적어도 하나와 연결되는 커넥터가 배치되는 영역일 수 있다.
여기에서, 상기 제2 영역 상에서 부존재하는 복수의 도전층 중 적어도 하나는 커넥터와 인접할 수 있다.
상기 베이스 부재는 순차 적층된 복수의 절연층을 더 포함하되, 상기 복수의 도전층 각각 및 상기 복수의 절연층 각각은 서로 교대로 적층될 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 화상을 표시하는 표시 패널, 및 표시 패널과 연결되는 제1 인쇄 회로 기판을 포함하되, 제1 인쇄 회로 기판은, 적어도 하나의 제1 도전층이 위치하는 제1 영역 및 제1 영역과 인접하는 제2 영역을 포함하는 제1 베이스 부재, 및 적어도 하나의 제1 도전층 상에 위치하는 복수의 제1 배선 패턴을 포함한다.
상기 표시 장치는 제1 인쇄 회로 기판 상에 위치하고, 복수의 제1 배선 패턴 중 적어도 하나와 연결되는 제1 커넥터를 더 포함할 수 있고, 제1 커넥터의 적어도 일부는 제1 베이스 부재의 제2 영역 상에 위치할 수 있다.
여기에서, 상기 복수의 제1 배선 패턴 중 일부는 제1 커넥터와 연결될 수 있고, 제1 커넥터와 연결되는 복수의 제1 배선 패턴 각각의 최소 폭은 제1 커넥터와 연결되지 않는 복수의 제1 배선 패턴 각각의 최소 폭보다 작을 수 있다.
또한, 상기 표시 장치는 제1 인쇄 회로 기판과 연결되는 제2 인쇄 회로 기판을 더 포함할 수 있고, 제2 인쇄 회로 기판은, 적어도 하나의 제2 도전층이 위치하는 제1 영역 및 제1 영역과 인접하는 제2 영역을 포함하는 제2 베이스 부재, 및 적어도 하나의 제2 도전층 상에 위치하는 복수의 제2 배선 패턴을 포함할 수 있다.
여기에서, 상기 표시 장치는 제2 인쇄 회로 기판 상에 위치하고, 복수의 제2 배선 패턴 중 적어도 하나와 연결되는 제2 커넥터를 더 포함할 수 있고, 제2 커넥터의 적어도 일부는 제2 베이스 부재의 제2 영역 상에 위치할 수 있다.
여기에서, 상기 복수의 제2 배선 패턴 중 일부는 제2 커넥터와 연결될 수 있고, 제2 커넥터와 연결되는 복수의 제2 배선 패턴 각각의 최소 폭은 제2 커넥터와 연결되지 않는 복수의 제2 배선 패턴 각각의 최소 폭보다 작을 수 있다.
한편, 상기 표시 장치는 제1 커넥터 및 제2 커넥터를 서로 연결하는 가요성 케이블을 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 신호 무결성 특성이 향상된 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ 부분을 확대한 사시도이다.
도 3은 도 1의 Ⅱ 부분을 확대한 평면도이다.
도 4는 도 3의 Ⅳ 부분을 확대한 평면도이다.
도 5는 도 3의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 6은 도 1의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이다.
도 7은 도 1의 표시 장치의 시간 영역 반사 측정(Time Domain Reflectometry, TDR) 결과를 나타낸 그래프이다.
도 8은 도 7의 Ⅷ 부분의 확대 그래프이다.
도 9는 도 1의 표시 장치의 S 파라미터 분석 결과를 나타낸 그래프이다.
도 10은 도 9의 Ⅹ 부분의 확대 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 제1 인쇄 회로 기판, 제1 커넥터, 및 가요성 케이블의 사시도이다.
도 12는 도 11의 제1 인쇄 회로 기판, 제1 커넥터, 및 가요성 케이블의 평면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 장치의 제1 인쇄 회로 기판, 제1 커넥터, 및 가요성 케이블의 사시도이다.
도 14는 도 13의 제1 인쇄 회로 기판, 제1 커넥터, 및 가요성 케이블의 평면도이다.
도 15는 도 14의 ⅩⅤ- ⅩⅤ'선을 따라 절단한 단면도이다.
도 16 내지 도 19는 본 발명의 또 다른 실시예들에 따른 표시 장치들의 제1 인쇄 회로 기판들의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(100), 게이트 테이프 캐리어 패키지(200), 게이트 집적 회로(200a), 데이터 테이프 캐리어 패키지(300), 데이터 집적 회로(300a), 제1 인쇄 회로 기판(400), 제1 커넥터(500), 제2 인쇄 회로 기판(600), 타이밍 제어부(600a), 제2 커넥터(700), 및 가요성 케이블(800)을 포함할 수 있다.
표시 패널(100)은 화상을 디스플레이하는 패널로서, LCD 패널(Liquid Crystal Display Panel), 전기영동 표시 패널(Electrophoretic Display Panel), OLED 패널(Organic Light Emitting Diode Panel), LED 패널(Light Emitting Diode Panel), 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surface-conduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시 패널일 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 액정 표시 장치를 예로 하여 설명하며, 표시 패널(100) 또한 LCD 패널로서 설명하지만, 본 발명의 표시 장치 및 표시 패널(100)은 이에 제한되지 않으며, 다양한 방식의 표시 장치 및 표시 패널이 사용될 수 있다.
도면에 도시되지는 않았지만, 표시 패널(100)은 화상이 디스플레이 되는 표시 영역 및 화상이 디스플레이 되지 않는 비표시 영역을 포함할 수 있다. 예시적인 실시예에서, 표시 영역은 비표시 영역에 둘러싸일 수 있다. 예를 들어, 표시 영역은 표시 패널(100)의 중심 영역일 수 있고, 비표시 영역은 표시 패널(100)의 테두리 영역일 수 있다.
또한, 도면에 도시되지는 않았지만, 표시 패널(100)은 제1 기판, 제1 기판에 대향하는 제2 기판, 및 제1 기판과 제2 기판 사이에 개재된 액정층을 포함할 수 있다. 제1 기판 및 제2 기판은 직육면체 형상일 수 있지만, 이에 한정되는 것은 아니고, 다양한 형상으로 제조될 수 있다. 제1 기판 및 제2 기판 사이에는 액정층이 개재될 수 있다. 또한, 제1 기판과 제2 기판 사이에는 실런트 등과 같은 실링 부재가 제1 기판 및 제2 기판의 테두리 부분을 따라 배치되어 제1 기판과 제2 기판을 상호 합착하고 밀봉할 수 있다.
게이트 테이프 캐리어 패키지(Tape Carrier Package, TCP)(200)는 표시 패널(100)의 적어도 일측에 연결될 수 있다. 예시적인 실시예에서, 게이트 테이프 캐리어 패키지(200)는 표시 패널(100)의 비표시 영역 상에 형성될 수 있다. 또한, 게이트 테이프 캐리어 패키지(200)는 표시 패널(100)의 두 개의 단변 상에 위치할 수 있지만, 이에 한정되는 것은 아니고, 하나의 단변 또는 장변 상에 위치할 수도 있다.
게이트 테이프 캐리어 패키지(200)는 가요성 필름을 포함할 수 있다. 예시적인 실시예에서, 이러한 가요성 필름은 플라스틱 재질로 이루어질 수 있다.
게이트 테이프 캐리어 패키지(200)는 복수일 수 있다. 복수의 게이트 테이프 캐리어 패키지(200)는 서로 일정 간격 이격되어 배치될 수 있다. 도 1에 도시된 예시적인 실시예에서, 게이트 테이프 캐리어 패키지(200)는 일측 단변 상에 4개, 상기 일측과 대향하는 타측 단변 상에 4개 위치할 수 있지만, 이에 한정되는 것은 아니다.
게이트 집적 회로(200a)는 게이트 테이프 캐리어 패키지(200)에 실장될 수 있다. 게이트 집적 회로(200a)는 게이트 테이프 캐리어 패키지(200)를 경유하여 표시 패널(100)의 복수의 게이트 라인(미도시)과 접속될 수 있다. 이러한 게이트 집적 회로(200a)는 게이트 하이 전압의 스캔 신호를 복수의 게이트 라인에 순차적으로 공급할 수 있다. 또한, 게이트 집적 회로(200a)는 게이트 하이 전압이 공급되는 기간을 제외한 나머지 기간에 게이트 로우 전압을 복수의 게이트 라인에 공급할 수 있다.
데이터 테이프 캐리어 패키지(300)는 표시 패널(100)의 적어도 일측에 연결될 수 있다. 예시적인 실시예에서, 데이터 테이프 캐리어 패키지(300)는 표시 패널(100)의 비표시 영역 상에 형성될 수 있다. 또한, 데이터 테이프 캐리어 패키지(300)는 표시 패널(100)의 하나의 장변 상에 위치할 수 있지만, 이에 한정되는 것은 아니고, 두 개의 장변 또는 단변 상에 위치할 수도 있다.
데이터 테이프 캐리어 패키지(300)는 가요성 필름을 포함할 수 있다. 예시적인 실시예에서, 이러한 가요성 필름은 플라스틱 재질로 이루어질 수 있다.
데이터 테이프 캐리어 패키지(300)는 복수일 수 있다. 복수의 데이터 테이프 캐리어 패키지(300)는 서로 일정 간격 이격되어 배치될 수 있다. 도 1에 도시된 예시적인 실시예에서, 데이터 테이프 캐리어 패키지(300)는 일측 장변 상에 8개 위치할 수 있지만, 이에 한정되는 것은 아니다.
데이터 집적 회로(300a)는 데이터 테이프 캐리어 패키지(300)에 실장될 수 있다. 데이터 집적 회로(300a)는 데이터 테이프 캐리어 패키지(300)를 경유하여 표시 패널(100)의 복수의 데이터 라인(미도시)과 접속될 수 있다. 이러한 데이터 집적 회로(300a)는 화소 데이터를 아날로그 화소 신호로 변환하여 복수의 데이터 라인에 공급할 수 있다.
제1 인쇄 회로 기판(Printed Circuit Board, PCB)(400)은 데이터 테이프 캐리어 패키지(300)와 연결될 수 있다. 즉, 데이터 테이프 캐리어 패키지(300)의 일단은 표시 패널(100)과 연결되고, 상기 일단과 대향하는 데이터 테이프 캐리어 패키지(300)의 타단은 제1 인쇄 회로 기판(400)과 연결될 수 있다. 이러한 제1 인쇄 회로 기판(400)은 소스(Source) 인쇄 회로 기판일 수 있다. 제1 인쇄 회로 기판(400)은 후술하는 제2 인쇄 회로 기판(600)에 실장된 타이밍 제어부(600a) 등으로부터의 제어 신호 등을 데이터 집적 회로(300a) 등에 공급할 수 있다.
제1 인쇄 회로 기판(400)은 복수일 수 있다. 예시적인 실시예에서, 두 개의 제1 인쇄 회로 기판(400)은 표시 패널(100)의 장변을 따라 배치될 수 있지만, 이에 한정되는 것은 아니다. 도 1에 도시된 예시적인 실시예에서, 복수의 제1 인쇄 회로 기판(400) 각각은 4개의 데이터 테이프 캐리어 패키지(300)와 연결될 수 있지만, 이에 한정되는 것은 아니다.
제1 커넥터(500)는 제1 인쇄 회로 기판(400)과 연결될 수 있다. 예시적인 실시예에서, 제1 커넥터(500)는 게이트 테이프 캐리어 패키지(200)가 연결된 제1 인쇄 회로 기판(400)의 일측과 대향하는 제1 인쇄 회로 기판(400)의 타측 상에 위치할 수 있다. 제1 커넥터(500)는 후술하는 제2 인쇄 회로 기판(600)에 실장된 타이밍 제어부(600a) 등으로부터의 제어 신호 등을 제1 인쇄 회로 기판(400)에 전달할 수 있다.
제1 커넥터(500)는 복수일 수 있다. 예시적인 실시예에서, 복수의 제1 커넥터(500) 각각은 복수의 제1 인쇄 회로 기판(400) 각각 상에 위치할 수 있다. 즉, 제1 커넥터(500) 및 제1 인쇄 회로 기판(400)은 1:1 대응 관계를 가질 수 있다.
이와 같은, 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 부분의 구조에 대한 상세한 설명은 후술하도록 한다.
제2 인쇄 회로 기판(600)은 제1 인쇄 회로 기판(400)과 연결될 수 있다. 즉, 제2 인쇄 회로 기판(600)은 후술하는 가요성 케이블(800)에 의하여 제1 인쇄 회로 기판(400)에 연결될 수 있다. 이러한 제2 인쇄 회로 기판(600)은 제어(Control) 인쇄 회로 기판일 수 있다. 제2 인쇄 회로 기판(600)은 후술하는 타이밍 제어부(600a) 등으로부터의 제어 신호 등을 제1 커넥터(500)에 전달할 수 있다.
제2 인쇄 회로 기판(600)은 하나일 수 있다. 예시적인 실시예에서, 하나의 제2 인쇄 회로 기판(600)은 두 개의 제1 인쇄 회로 기판(400)과 연결될 수 있지만, 이에 한정되는 것은 아니다.
타이밍 제어부(600a)는 제2 인쇄 회로 기판(600)에 실장될 수 있다. 타이밍 제어부(600a)는 표시 패널(100)에 전달되는 각종 제어 신호들을 타이밍에 맞추어 출력할 수 있다. 타이밍 제어부(600a)에서 생성된 제어 신호는 제2 인쇄 회로 기판(600), 제2 커넥터(700), 가요성 케이블(800), 제1 커넥터(500), 제1 인쇄 회로 기판(400), 및 데이터 테이프 캐리어 패키지(300)를 경유하여 데이터 집적 회로(300a)에 전달될 수 있다.
제2 커넥터(700)는 제2 인쇄 회로 기판(600)과 연결될 수 있다. 예시적인 실시예에서, 제2 커넥터(700)는 제1 인쇄 회로 기판(400)과 대향하는 제2 인쇄 회로 기판(600)의 일측 상에 위치할 수 있다. 제2 커넥터(700)는 후술하는 타이밍 제어부(600a) 등으로부터의 제어 신호 등을 제1 커넥터(500)에 전달할 수 있다.
제2 커넥터(700)는 복수일 수 있다. 예시적인 실시예에서, 복수의 제2 커넥터(700)는 하나의 제2 인쇄 회로 기판(600) 상에 위치할 수 있다. 이러한 복수의 제2 커넥터(700) 각각은 복수의 제1 커넥터(500) 각각에 대응될 수 있다. 즉, 제1 커넥터(500) 및 제2 커넥터(700)는 1:1 대응 관계를 가질 수 있다.
이와 같은, 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 부분의 구조에 대한 상세한 설명은 후술하도록 한다.
가요성 케이블(800)은 제1 커넥터(500) 및 제2 커넥터(700)를 서로 연결시킬 수 있다. 예시적인 실시예에서, 가요성 케이블(800)은 납작형 가요성 케이블(800)(Flat Flex Cable, FFC)일 수 있다. 가요성 케이블(800)은 절연성 플라스틱이 금속 박막을 둘러싸는 구조를 가질 수 있다. 이러한 가요성 케이블(800)은 타이밍 제어부(600a)에서 생성된 제어 신호를 제2 커넥터(700)로부터 제1 커넥터(500)로 전달하는 역할을 할 수 있다.
이하, 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 부분의 구조에 대하여 상세히 설명하기 위하여 도 2 내지 도 5를 참조한다. 도 2는 도 1의 Ⅱ 부분을 확대한 사시도이다. 도 3은 도 1의 Ⅱ 부분을 확대한 평면도이다. 도 4는 도 3의 Ⅳ 부분을 확대한 평면도이다. 도 5는 도 3의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 2 내지 도 5를 참조하면, 제1 인쇄 회로 기판(400)은 제1 베이스 부재(410), 복수의 제1 배선 패턴(430), 및 제1 접착층(450)을 포함할 수 있다.
제1 베이스 부재(410)는 제1 인쇄 회로 기판(400)을 이루는 베이스일 수 있다. 제1 베이스 부재(410)는 적어도 하나의 제1 도전층(410a) 및 적어도 하나의 제1 절연층(410b)을 포함할 수 있다.
제1 도전층(410a)은 도전성 물질로 이루어질 수 있다. 예시적인 실시예에서, 제1 도전층(410a)은 동박(Copper foil)층일 수 있지만, 이에 한정되는 것은 아니고, 전기적인 신호를 전달할 수 있는 다양한 도전성 물질로 이루어질 수 있다.
제1 절연층(410b)은 절연성 물질로 이루어질 수 있다. 예시적인 실시예에서, 제1 절연층(410b)은 폴리이미드(Polyimide, PI) 등을 포함한 수지로 이루어질 수 있지만, 이에 한정되는 것은 아니고, 다양한 절연성 물질로 이루어질 수 있다.
제1 베이스 부재(410)는 복수의 제1 도전층(410a) 및 복수의 제1 절연층(410b)을 포함할 수 있다. 이러한 복수의 제1 도전층(410a) 각각 및 복수의 제1 절연층(410b) 각각은 서로 교대로 적층될 수 있다. 도 2 및 도 5에 도시된 예시적인 실시예에서, 제1 도전층(410a) 및 제1 절연층(410b)은 각각 5층씩 적층될 수 있지만, 이에 한정되는 것은 아니다. 즉, 제1 베이스 부재(410)는 다층 구조를 가질 수 있다.
도면에 도시되지는 않았지만, 복수의 제1 절연층(410b) 중 적어도 하나는 복수의 제1 도전층(410a)과 복수의 제1 배선 패턴(430)을 서로 연결하는 비아(via)홀을 적어도 하나 포함할 수 있다.
제1 베이스 부재(410)는 제1 영역(10a) 및 제2 영역(20a)을 포함할 수 있다.
제1 영역(10a)은 제1 도전층(410a)이 위치하는 영역일 수 있다. 또한, 제1 영역(10a)은 복수의 제1 배선 패턴(430)이 위치하는 영역일 수 있다. 또한, 제1 영역(10a)은 제1 베이스 부재(410)의 중심 영역일 수 있다.
제2 영역(20a)은 제1 영역(10a)과 인접할 수 있다. 제2 영역(20a)은 제1 도전층(410a)이 위치하지 않는 영역일 수 있다. 또한, 제2 영역(20a)은 복수의 제1 배선 패턴(430)이 위치하지 않는 영역이 일 수 있다. 또한, 제2 영역(20a)은 제1 베이스 부재(410)의 테두리 영역의 일부일 수 있다. 또한, 제2 영역(20a)은 제1 커넥터(500)의 일부가 배치되는 영역일 수 있다. 예시적인 실시예에서, 제2 영역(20a)은 제1 커넥터(500)의 본체에 대응하는 영역일 수 있다.
이와 같이, 제1 도전층(410a)은 제1 영역(10a) 상에만 위치할 수 있지만, 제1 절연층(410b)은 제1 영역(10a) 및 제2 영역(20a) 상에 모두 위치할 수 있다.
복수의 제1 배선 패턴(430)은 제1 베이스 부재(410) 상에 위치할 수 있다. 구체적으로, 복수의 제1 배선 패턴(430)은 제1 도전층(410a) 상에 위치할 수 있다. 도한, 복수의 제1 배선 패턴(430)은 제1 영역(10a) 상에 위치할 수 있다. 또한, 복수의 제1 배선 패턴(430)은 제2 영역(20a) 상에는 위치하지 않을 수 있다. 또한, 복수의 제1 배선 패턴(430)은 제1 절연층(410b) 상에 직접적으로 위치할 수 있다. 즉, 복수의 제1 배선 패턴(430) 및 제1 도전층(410a) 사이에 제1 절연층(410b)이 개재될 수 있다. 이러한 복수의 제1 배선 패턴(430)에는 타이밍 제어부(600a) 등으로부터 전달된 제어 신호 등이 인가될 수 있다.
복수의 제1 배선 패턴(430)은 도전성 물질로 이루어질 수 있다. 예시적인 실시예에서, 복수의 제1 배선 패턴(430)은 제1 도전층(410a)과 동일한 물질로 이루어질 수 있다. 이러한 복수의 제1 배선 패턴(430)은 약 100ohm의 임피던스를 가질 수 있다.
복수의 제1 배선 패턴(430) 중 일부는 제1 커넥터(500)와 연결될 수 있다. 도 2 내지 도 4에 도시된 예시적인 실시예에서는 4개의 제1 배선 패턴(430)이 제1 커넥터(500)와 연결되지만, 이에 한정되는 것은 아니다.
제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭(d1)은 제1 커넥터(500)와 연결되지 않은 복수의 제1 배선 패턴(430) 각각의 최소 폭(d2)보다 작을 수 있다. 예시적인 실시예에서, 도 4를 참조하면, 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭(d1)은 약 0.8 내지 1.2mm일 수 있다. 바람직하게는, 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭(d1)은 약 1mm일 수 있다. 이러한 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭(d1)은 후술하는 필요한 인덕턴스의 증가량 및 제1 인쇄 회로 기판(400)의 제조 공정의 공차(tolerance)에 의하여 결정될 수 있다. 또한, 제1 커넥터(500)와 연결되지 않은 복수의 제1 배선 패턴(430) 각각의 최소 폭(d2)은 약 1.2 내지 1.6mm일 수 있다. 바람직하게는, 제1 커넥터(500)와 연결되지 않은 복수의 제1 배선 패턴(430) 각각의 최소 폭(d2)은 약 1.4mm일 수 있다.
제1 접착층(450)은 제1 베이스 부재(410) 상에 위치할 수 있다. 구체적으로, 제1 접착층(450)은 제2 영역(20a) 상에 위치할 수 있다. 또한, 제1 접착층(450)은 복수의 제1 배선 패턴(430)과 동일 평면 상에 위치할 수 있다. 또한, 제1 접착층(450)은 제1 커넥터(500) 및 제1 베이스 부재(410) 사이에 개재될 수 있다. 제1 접착층(450)은 제1 커넥터(500)를 제1 베이스 부재(410) 상에 고정시키는 역할을 할 수 있다. 제1 접착층(450)은 일반적으로 이용되는 접착성 수지 등으로 이루어질 수 있다. 이러한 제1 접착층(450)은 필요에 따라 생략될 수도 있다.
이와 같이, 제1 커넥터(500)의 본체는 제1 도전층(410a)이 위치하지 않는 제1 베이스 부재(410)의 제2 영역(20a) 상에 배치되어 복수의 제1 배선 패턴(430)의 일부와 전기적으로 연결될 수 있다.
이하, 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 부분의 구조에 대하여 상세히 설명하기 위하여 도 6을 참조한다. 도 6은 도 1의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이다.
도 6을 참조하면, 제2 인쇄 회로 기판(600)은 제2 베이스 부재(610), 복수의 제2 배선 패턴(630), 및 제2 접착층(650)을 포함할 수 있다.
제2 베이스 부재(610)는 제2 인쇄 회로 기판(600)을 이루는 베이스일 수 있다. 제2 베이스 부재(610)는 적어도 하나의 제2 도전층(610a) 및 적어도 하나의 제2 절연층(610b)을 포함할 수 있다. 이러한 제2 도전층(610a) 및 제2 절연층(610b)은 상술한 제1 도전층(410a) 및 제1 절연층(410b) 각각과 실질적으로 동일한 재질 및 구조를 가지므로, 이에 대한 상세한 설명은 생략하도록 한다.
제2 베이스 부재(610)는 제1 영역(10b) 및 제2 영역(20b)을 포함할 수 있다. 이러한 제1 영역(10b) 및 제2 영역(20b)은 상술한 제1 영역(10a) 및 제2 영역(20a) 각각과 실질적으로 동일한 영역을 의미하므로, 이에 대한 상세한 설명은 생략하도록 한다.
복수의 제2 배선 패턴(630)은 제2 베이스 부재(610) 상에 위치할 수 있다. 이러한 복수의 제2 배선 패턴(630)은 상술한 복수의 제1 배선 패턴(430)과 실질적으로 동일한 재질 및 구조를 가지므로, 이에 대한 상세한 설명은 생략하도록 한다.
제2 접착층(650)은 제2 베이스 부재(610) 상에 위치할 수 있다. 이러한 제2 접착층(650)은 상술한 제1 접착층(450)과 실질적으로 동일한 재질 및 구조를 가지므로, 이에 대한 상세한 설명은 생략하도록 한다.
이와 같이, 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 구조와 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 구조는 실질적으로 동일할 수 있다.
이와 같은 본 발명의 일 실시예에 따르면, 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 구조와 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 구조에 의하여 표시 장치의 신호 무결성 특성이 향상될 수 있다. 이에 대하여 상세히 설명하기 위하여 도 7 내지 도 10을 참조한다. 도 7은 도 1의 표시 장치의 시간 영역 반사 측정(Time Domain Reflectometry, TDR) 결과를 나타낸 그래프이다. 도 8은 도 7의 Ⅷ 부분의 확대 그래프이다. 도 9는 도 1의 표시 장치의 S 파라미터 분석 결과를 나타낸 그래프이다. 도 10은 도 9의 Ⅹ 부분의 확대 그래프이다.
먼저, 도 7 및 도 8을 참조한다. 도 7의 A 그래프는 제1 도전층(410a) 및 제2 도전층(610a)이 제1 영역(10a, 10b)뿐만 아니라 제2 영역(20a, 20b)에도 존재하고, 복수의 제1 배선 패턴(430) 및 복수의 제2 배선 패턴(630) 각각의 최소 폭이 약 1.4mm로 일정한 경우의 그래프이다. 한편, 도 7의 트랜지션 영역(TR)은 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 영역 및 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 영역에 대응하는 영역이다. 즉, 제1 도전층(410a) 및 제2 도전층(610a)이 제1 영역(10a, 10b)뿐만 아니라 제2 영역(20a, 20b)에도 존재하고, 복수의 제1 배선 패턴(430) 및 복수의 제2 배선 패턴(630) 각각의 최소 폭이 약 1.4mm로 일정한 경우(A 그래프), 트랜지션 영역(TR)에서 임피던스가 과도하게 떨어지게 된다. 도 8을 참조하면, A 그래프의 최저점은 약 1.4231ns에서 약 71.2979ohm이었다. 이러한 과도한 임피던스의 감소는 신호 무결성 특성을 저하시키게 된다.
이러한 과도한 임피던스의 저하는 제1 커넥터(500)와 제1 도전층(410a) 사이의 기생 커패시턴스, 제2 커넥터(700)와 제2 도전층(610a) 사이에 기생 커패시턴스, 복수의 제1 배선 패턴(430) 사이의 기생 커패시턴스, 및 복수의 제2 배선 패턴(630) 사이의 기생 커패시턴스가 주요 원인일 수 있다. 이에, 임피던스 수식, Z0=root(L/C)(여기에서, Z0는 특성 임피던스, L은 인덕턴스, C는 커패시턴스)를 근거로 상기 기생 커패시턴스를 감소시키거나 인덕턴스를 증가시키는 방법을 고려할 수 있다.
먼저, 제1 커넥터(500)의 본체 하부의 제1 도전층(410a) 및 제2 커넥터(700)의 본체 하부의 제2 도전층(610a)을 제거할 수 있다(B 그래프). 이와 같이, 제1 커넥터(500)의 본체 하부의 제1 도전층(410a) 및 제2 커넥터(700)의 본체 하부의 제2 도전층(610a)을 제거한다면, 제1 커넥터(500)와 제1 도전층(410a) 사이의 기생 커패시턴스 및 제2 커넥터(700)와 제2 도전층(610a) 사이에 기생 커패시턴스를 제거할 수 있어, 트랜지션 영역(TR)에서의 임피던스의 과도한 감소를 방지할 수 있다. 도 8을 참조하면, B 그래프의 최저점은 약 1.4231ns에서 약 72.8754ohm이었다. 즉, 트랜지션 영역(TR)에서 A 그래프 조건 대비 B 그래프 조건의 임피던스가 약 1.57ohm 증가하였다.
다음으로, 제1 커넥터(500)의 본체 하부의 제1 도전층(410a) 및 제2 커넥터(700)의 본체 하부의 제2 도전층(610a)을 제거함과 동시에, 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭 및 제2 커넥터(700)와 연결되는 복수의 제2 배선 패턴(630) 각각의 최소 폭을 감소시킬 수 있다(C 그래프). 이와 같이, 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭 및 제2 커넥터(700)와 연결되는 복수의 제2 배선 패턴(630) 각각의 최소 폭을 감소시킨다면, 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 사이의 거리 및 제2 커넥터(700)와 연결되는 복수의 제2 배선 패턴(630) 사이의 거리를 증가시켜, 복수의 제1 배선 패턴(430) 사이의 기생 커패시턴스 및 복수의 제2 배선 패턴(630) 사이의 기생 커패시턴스를 감소시킬 수 있다. 또한, 제1 커넥터(500)와 연결되는 복수의 제1 배선 패턴(430) 각각의 최소 폭 및 제2 커넥터(700)와 연결되는 복수의 제2 배선 패턴(630) 각각의 최소 폭을 감소시킨다면, 이 부분에서의 인덕턴스가 증가하게 된다. 이에 따라, 트랜지션 영역(TR)에서의 임피던스의 과도한 감소를 방지할 수 있다. 도 8을 참조하면, C 그래프의 최소점은 약 1.4260ns에서 약 74.3948ohm이었다. 즉, 트랜지션 영역(TR)에서 B 그래프 조건 대비 C 그래프 조건의 임피던스가 약 1.52ohm 증가하였다.
결론적으로, 트랜지션 영역(TR)에서 A 그래프 조건 대비 C 그래프 조건의 임피던스가 약 3.09ohm 개선되었다. 즉, 본 발명의 일 실시예에 따른 표시 장치는 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 부분 및 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 부분에서의 신호 무결성 특성이 우수하였다.
다음으로, 도 9 및 도 10을 참조한다. 도 9는 S 파라미터 중 순방향 전달 계수(S21)를 측정한 결과이다. 도 9의 D, E, 및 F 그래프의 조건은 도 7의 A, B, 및 C 그래프 각각의 조건에 대응된다. 도 10을 참조하면, 6Gbps(3GHz)의 초고속 구동에서, D 그래프의 최저점은 -5.7691dB 이었지만, E 그래프의 최저점은 -4.5593dB이고, F 그래프의 최저점은 -4.4877dB이었다. 즉, 3GHz의 초고속 구동에서 D 그래프 조건 대비 F 그래프 조건의 S21 특성이 약 1.28dB 개선되었다. 즉, 본 발명의 일 실시예에 따른 표시 장치는 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 부분 및 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 부분에서의 신호 무결성 특성이 우수하였다.
한편, 도면에 도시되지는 않았지만, 리니어 소스(Linear source)에서 6Gbps의 조건을 적용하여 신호 무결성 특성을 테스트한 결과, 도 7의 A 그래프 조건(또는 도 9의 D 그래프 조건) 대비 도 7의 C 그래프 조건(또는 도 9의 F 그래프 조건)의 아이하이트(Eyeheight)가 약 317mV에서 약 383mV로 증가하였다. 즉, 도 7의 A 그래프 조건(또는 도 9의 D 그래프 조건) 대비 도 7의 C 그래프 조건(또는 도 9의 F 그래프 조건)의 아이하이트(Eyeheight)는 약 66mV(약 21%) 개선되었다. 즉, 본 발명의 일 실시예에 따른 표시 장치는 제1 인쇄 회로 기판(400)과 제1 커넥터(500)의 연결 부분 및 제2 인쇄 회로 기판(600)과 제2 커넥터(700)의 연결 부분에서의 신호 무결성 특성이 우수하였다.
이하에서는, 본 발명의 다른 실시예들에 대하여 설명하도록 한다. 본 발명의 다른 실시예들에서는 제1 인쇄 회로 기판(401, 402)의 구조와 제2 인쇄 회로 기판의 구조(미도시)는 실질적으로 동일하기 때문에, 제1 인쇄 회로 기판(401, 402)의 구조에 포커싱을 맞추어 설명하도록 한다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 제1 인쇄 회로 기판(401), 제1 커넥터(500), 및 가요성 케이블(800)의 사시도이다. 도 12는 도 11의 제1 인쇄 회로 기판(401), 제1 커넥터(500), 및 가요성 케이블(800)의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 11 및 도 12를 참조하면, 제1 인쇄 회로 기판(401)의 제1 베이스 부재(411)에서 제1 영역(11a) 및 제2 영역(21a)의 범위가 달라질 수 있다. 즉, 제1 영역(11a)은 제1 베이스 부재(411)의 중심 영역이고, 제2 영역(21a)은 제1 베이스 부재(411)의 모든 테두리 영역을 의미할 수 있다. 즉, 제2 영역(21a)은 제1 커넥터(500)에 대응하는 영역만 의미하는 것이 아니라, 제1 베이스 부재(411)의 모든 테두리 영역을 의미할 수 있다. 한편, 복수의 제1 배선 패턴(431)은 상술한 바와 같이 제1 영역(11a) 상에 위치할 수 있고, 제1 접착층(451)은 상술한 바와 같이 제2 영역(21a) 상에 위치할 수 있다. 여기에서, 제2 영역(21a)의 범위가 달라지므로, 제1 접착층(451)이 차지하는 면적 역시 달라질 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 장치의 제1 인쇄 회로 기판(402), 제1 커넥터(500), 및 가요성 케이블(800)의 사시도이다. 도 14는 도 13의 제1 인쇄 회로 기판(402), 제1 커넥터(500), 및 가요성 케이블(800)의 평면도이다. 도 15는 도 14의 ⅩⅤ- ⅩⅤ'선을 따라 절단한 단면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 13 내지 도 15를 참조하면, 제1 인쇄 회로 기판(402)의 제1 베이스 부재(412)에서 제1 영역(12a) 및 제2 영역(22a)의 범위가 달라질 수 있다. 즉, 제1 커넥터(500)는 제2 영역(22a) 상에만 배치되고, 제1 영역(12a) 상에는 배치되지 않을 수 있다. 또한, 복수의 제1 배선 패턴(432)의 일측은 제1 영역(12a) 상에 위치하지만, 상기 일측과 대향하는 복수의 제1 배선 패턴(432)의 타측은 제2 영역(22a) 상에 위치할 수 있다. 즉, 복수의 제1 배선 패턴(432)은 제1 도전층(412a)의 단부로부터 더 돌출되어 배치될 수 있다. 바꾸어 말하면, 복수의 제1 배선 패턴(432)의 단부는 제1 도전층(412a)과 중첩하지 않고, 제1 절연층(412b)과 중첩할 수 있다. 한편, 제1 접착층(452)은 상술한 바와 같이 제2 영역(22a) 상에 위치할 수 있다.
도 16 내지 도 19는 본 발명의 또 다른 실시예들에 따른 표시 장치들의 제1 인쇄 회로 기판들(403, 404, 405, 406)의 단면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 16 내지 도 19를 참조하면, 복수의 제1 도전층(413a, 414a, 415a, 416a)은 제1 영역(10a) 상에는 모두 존재할 수 있다. 그러나, 복수의 제1 도전층(413a, 414a, 415a, 416a) 중 적어도 하나는 제2 영역(20a) 상에서 부존재할 수 있다. 예시적인 실시예에서, 제2 영역(20a) 상에서 부존재하는 복수의 제1 도전층(413a, 414a, 415a, 416a) 중 적어도 하나는 제1 커넥터(500)와 인접한 것일 수 있다. 즉, 제1 커넥터(500)가 배치되는 제2 영역(20a) 상에서 제1 도전층(413a, 414a, 415a, 416a)이 모두 제거되는 것이 신호 무결성 특성 향상에 가장 도움이 되지만, 제1 커넥터(500)와 인접하는 복수의 제1 도전층(413a, 414a, 415a, 416a) 중 적어도 하나만 제거되어도, 제1 커넥터(500)와 복수의 제1 도전층(413a, 414a, 415a, 416a) 사이의 기생 커패시턴스를 감소시킬 수 있어, 신호 무결성 특성을 향상시킬 수 있다. 여기에서, 제2 영역(20a) 상에서 제1 커넥터(500)와 가장 인접한 제1 도전층(413a)을 제거한 구조(도 16 참조)부터, 제1 커넥터(500)와 가장 이격된 제1 도전층(416a)만 잔존시킨 구조(도 19 참조)로 갈수록, 제1 커넥터(500)와 복수의 제1 도전층(413a, 414a, 415a, 416a) 사이의 기생 커패시턴스가 감소되어, 신호 무결성 특성이 향상될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10a, 10b, 11a, 12a: 제1 영역 20a, 20b, 21a, 22a: 제2 영역
100: 표시 패널 200: 게이트 테이프 캐리어 패키지
200a: 게이트 집적 회로 300: 데이터 테이프 캐리어 패키지
300a: 데이터 집적 회로
400, 401, 402, 403, 404, 405, 406: 제1 인쇄 회로 기판
410, 411, 412, 413, 414, 415, 416: 제1 베이스 부재
410a, 412a, 413a, 414a, 415a, 416a: 제1 도전층
410b, 412b, 413b, 414b, 415b, 416b: 제1 절연층
430, 431, 432: 제1 배선 패턴
450, 451, 452: 제1 접착층 500: 제1 커넥터
600: 제2 인쇄 회로 기판 600a: 타이밍 제어부
610: 제2 베이스 부재 610a: 제2 도전층
610b: 제2 절연층 630: 제2 배선 패턴
650: 제2 접착층 700: 제2 커넥터
800: 가요성 케이블

Claims (20)

  1. 적어도 하나의 도전층이 위치하는 제1 영역 및 상기 제1 영역과 인접하는 제2 영역을 포함하는 베이스 부재; 및
    상기 적어도 하나의 도전층 상에 위치하는 복수의 배선 패턴을 포함하는 인쇄 회로 기판.
  2. 제 1항에 있어서,
    상기 적어도 하나의 도전층은 상기 제2 영역 상에는 형성되지 않는 인쇄 회로 기판.
  3. 제 1항에 있어서,
    상기 제2 영역은 상기 베이스 부재의 에지부의 적어도 일부인 인쇄 회로 기판.
  4. 제 1항에 있어서,
    상기 제2 영역은 상기 복수의 배선 패턴 중 적어도 하나와 연결되는 커넥터의 적어도 일부가 배치되는 영역인 인쇄 회로 기판.
  5. 제 4항에 있어서,
    상기 복수의 배선 패턴 중 일부는 상기 커넥터와 연결되고,
    상기 커넥터와 연결되는 상기 복수의 배선 패턴 각각의 최소 폭은 상기 커넥터와 연결되지 않는 상기 복수의 배선 패턴 각각의 최소 폭보다 작은 인쇄 회로 기판.
  6. 제 5항에 있어서,
    상기 커넥터와 연결되는 상기 복수의 배선 패턴 각각의 최소 폭은 0.1mm인 인쇄 회로 기판.
  7. 제 1항에 있어서,
    상기 베이스 부재는 상기 복수의 배선 패턴 및 상기 적어도 하나의 도전층 사이에 개재되는 절연층을 더 포함하는 인쇄 회로 기판.
  8. 제 1항에 있어서,
    상기 베이스 부재는 적어도 하나의 절연층을 더 포함하되,
    상기 적어도 하나의 절연층은 상기 제1 영역 및 상기 제2 영역 상에 모두 위치하는 인쇄 회로 기판.
  9. 제 8항에 있어서,
    상기 도전층 및 상기 절연층은 복수이고,
    상기 복수의 도전층 각각 및 상기 복수의 절연층 각각은 서로 교대로 적층되는 인쇄 회로 기판.
  10. 제1 영역 및 상기 제1 영역과 인접하는 제2 영역을 포함하는 베이스 부재; 및
    상기 베이스 부재의 상기 제1 영역 상에 위치하는 복수의 배선 패턴을 포함하되,
    상기 베이스 부재는 순차 적층된 복수의 도전층을 포함하고,
    상기 복수의 도전층은 상기 제1 영역 상에서 모두 존재하고,
    상기 복수의 도전층 중 적어도 하나는 상기 제2 영역 상에서 부존재하는 인쇄 회로 기판.
  11. 제 10항에 있어서,
    상기 제2 영역은 상기 복수의 배선 패턴 중 적어도 하나와 연결되는 커넥터가 배치되는 영역인 인쇄 회로 기판.
  12. 제 11항에 있어서,
    상기 제2 영역 상에서 부존재하는 상기 복수의 도전층 중 적어도 하나는 상기 커넥터와 인접하는 인쇄 회로 기판.
  13. 제 10항에 있어서,
    상기 베이스 부재는 순차 적층된 복수의 절연층을 더 포함하되,
    상기 복수의 도전층 각각 및 상기 복수의 절연층 각각은 서로 교대로 적층되는 인쇄 회로 기판.
  14. 화상을 표시하는 표시 패널; 및
    상기 표시 패널과 연결되는 제1 인쇄 회로 기판을 포함하되,
    상기 제1 인쇄 회로 기판은,
    적어도 하나의 제1 도전층이 위치하는 제1 영역 및 상기 제1 영역과 인접하는 제2 영역을 포함하는 제1 베이스 부재; 및
    상기 적어도 하나의 제1 도전층 상에 위치하는 복수의 제1 배선 패턴을 포함하는 표시 장치.
  15. 제 14항에 있어서,
    상기 제1 인쇄 회로 기판 상에 위치하고, 상기 복수의 제1 배선 패턴 중 적어도 하나와 연결되는 제1 커넥터를 더 포함하되,
    상기 제1 커넥터의 적어도 일부는 상기 제1 베이스 부재의 상기 제2 영역 상에 위치하는 표시 장치.
  16. 제 15항에 있어서,
    상기 복수의 제1 배선 패턴 중 일부는 상기 제1 커넥터와 연결되고,
    상기 제1 커넥터와 연결되는 상기 복수의 제1 배선 패턴 각각의 최소 폭은 상기 제1 커넥터와 연결되지 않는 상기 복수의 제1 배선 패턴 각각의 최소 폭보다 작은 표시 장치.
  17. 제 15항에 있어서,
    상기 제1 인쇄 회로 기판과 연결되는 제2 인쇄 회로 기판을 더 포함하고,
    상기 제2 인쇄 회로 기판은,
    적어도 하나의 제2 도전층이 위치하는 제1 영역 및 상기 제1 영역과 인접하는 제2 영역을 포함하는 제2 베이스 부재; 및
    상기 적어도 하나의 제2 도전층 상에 위치하는 복수의 제2 배선 패턴을 포함하는 표시 장치.
  18. 제 17항에 있어서,
    상기 제2 인쇄 회로 기판 상에 위치하고, 상기 복수의 제2 배선 패턴 중 적어도 하나와 연결되는 제2 커넥터를 더 포함하되,
    상기 제2 커넥터의 적어도 일부는 상기 제2 베이스 부재의 상기 제2 영역 상에 위치하는 표시 장치.
  19. 제 18항에 있어서,
    상기 복수의 제2 배선 패턴 중 일부는 상기 제2 커넥터와 연결되고,
    상기 제2 커넥터와 연결되는 상기 복수의 제2 배선 패턴 각각의 최소 폭은 상기 제2 커넥터와 연결되지 않는 상기 복수의 제2 배선 패턴 각각의 최소 폭보다 작은 표시 장치.
  20. 제 18항에 있어서,
    상기 제1 커넥터 및 상기 제2 커넥터를 서로 연결하는 가요성 케이블을 더 포함하는 표시 장치.
KR1020140013169A 2014-02-05 2014-02-05 인쇄 회로 기판 및 이를 포함하는 표시 장치 KR20150092805A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140013169A KR20150092805A (ko) 2014-02-05 2014-02-05 인쇄 회로 기판 및 이를 포함하는 표시 장치
US14/320,353 US20150222032A1 (en) 2014-02-05 2014-06-30 Printed circuit board and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140013169A KR20150092805A (ko) 2014-02-05 2014-02-05 인쇄 회로 기판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20150092805A true KR20150092805A (ko) 2015-08-17

Family

ID=53755605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140013169A KR20150092805A (ko) 2014-02-05 2014-02-05 인쇄 회로 기판 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US20150222032A1 (ko)
KR (1) KR20150092805A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
KR102528670B1 (ko) * 2018-07-12 2023-05-04 엘지전자 주식회사 디스플레이 디바이스
CN109166851B (zh) 2018-10-29 2021-06-29 昆山国显光电有限公司 显示面板及显示装置
JP2021001943A (ja) * 2019-06-20 2021-01-07 株式会社ジャパンディスプレイ 液晶表示装置
JP7074741B2 (ja) * 2019-11-05 2022-05-24 矢崎総業株式会社 回路体と導電体との接続構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4276883B2 (ja) * 2003-04-30 2009-06-10 日本圧着端子製造株式会社 多層プリント配線板の接続構造
JP2010080744A (ja) * 2008-09-26 2010-04-08 Fujitsu Ltd プリント基板および電子機器
JP4920723B2 (ja) * 2009-05-14 2012-04-18 シャープ株式会社 画像表示装置用伝送システムおよび電子機器
KR101419245B1 (ko) * 2009-06-26 2014-07-15 엘지디스플레이 주식회사 액정 표시장치

Also Published As

Publication number Publication date
US20150222032A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
US11991911B2 (en) Display device having a bending region
KR20150092805A (ko) 인쇄 회로 기판 및 이를 포함하는 표시 장치
KR102645333B1 (ko) 표시장치
US20150173171A1 (en) Display device
US7432450B2 (en) Printed circuit board
US20090148678A1 (en) Flexible printed circuit, display device including the same, and manufacturing method thereof
CN110718577A (zh) 一种显示模组及显示装置
US20150138474A1 (en) Liquid crystal display with ultra-narrow frame and cof packaging structure of driving circuit thereof
KR100720143B1 (ko) 디스플레이장치
US10809431B2 (en) Polarizer and touch device
CN112230471B (zh) Led模组和显示装置
US11847961B2 (en) Electronic device
EP3226321B1 (en) Organic electroluminescence device and manufacturing method thereof, and display device
US20200137873A1 (en) Circuit board and display device
US9419355B2 (en) Display module with dual power lines
US8576210B2 (en) Display apparatus
US10321568B2 (en) Flexible circuit film having wires of different widths and display apparatus having the same
US7999466B2 (en) Display device with power generator on panel cover and manufacturing method thereof
KR20210085642A (ko) 표시장치
KR102113793B1 (ko) 표시 장치
KR102513388B1 (ko) 협 베젤 구조를 갖는 평판 표시 장치
KR101852998B1 (ko) 액정표시장치용 가요성 인쇄회로기판
US20240176438A1 (en) Display panel
US9377641B2 (en) Tape package and display panel module having the same
KR102192381B1 (ko) 곡면 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application