KR20150090833A - 반도체 웨이퍼의 가공 방법 - Google Patents

반도체 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20150090833A
KR20150090833A KR1020150004004A KR20150004004A KR20150090833A KR 20150090833 A KR20150090833 A KR 20150090833A KR 1020150004004 A KR1020150004004 A KR 1020150004004A KR 20150004004 A KR20150004004 A KR 20150004004A KR 20150090833 A KR20150090833 A KR 20150090833A
Authority
KR
South Korea
Prior art keywords
passivation film
laser beam
semiconductor wafer
street
dividing groove
Prior art date
Application number
KR1020150004004A
Other languages
English (en)
Inventor
치카라 아이카와
겐타로 오다나카
도시오 츠치야
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150090833A publication Critical patent/KR20150090833A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

유리 패시베이션막의 레이저 광선 투과에 의한 내부로부터의 파괴를 억제하여 스트리트를 따라 분할홈을 형성할 수 있도록 하는 것.
반도체 웨이퍼(W)에서는, 반도체 기판(W1)의 표면에 적층체(W2)가 적층되고, 적층체에 의해 복수의 디바이스(D)가 형성된다. 각 디바이스는, 스트리트(ST)에 의해 구획된다. 디바이스 및 스트리트의 표면에는 유리 패시베이션막(W3)이 피복되어 형성되어 있다. 유리 패시베이션막에 대하여 흡수성을 갖는 파장의 CO2 레이저 광선(Lc)을 스트리트를 따라 조사하여, 스트리트를 따라 분단홈(M1)을 형성하는 패시베이션막 분단홈 형성 공정을 행한다. 그 후, 적층체에 대하여 흡수성을 갖는 파장의 레이저 광선(Ly)을 분단홈을 따라 조사하여, 스트리트를 따라 분할홈(M2)을 형성하는 분할홈 형성 공정을 행한다.

Description

반도체 웨이퍼의 가공 방법{SEMICONDUCTOR WAFER PROCESSING METHOD}
본 발명은 반도체 웨이퍼의 스트리트를 따라 분할홈을 형성하는 반도체 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등의 디바이스가 격자형의 스트리트에 의해 구획되어 형성된 반도체 웨이퍼는, 스트리트로 종횡으로 절삭하는 다이싱을 행함으로써 개개의 디바이스마다의 반도체 칩으로 분할된다. 디바이스 및 스트리트는, 반도체 웨이퍼에 있어서의 반도체 기판의 표면에 적층된 적층체에 의해 형성된다. 적층체는, 예컨대, Low-k막(저유전율 절연막)과, 회로를 형성하는 기능막을 적층하여 이루어진다.
최근에 있어서는, 디바이스를 보호하기 위해, 디바이스 및 스트리트의 표면에 SiO2, SiF, SiON, SiO(SixOy) 등의 산화물로 이루어지는 패시베이션막이라고 불리는 보호막이 피복된 반도체 웨이퍼가 실용화되어 있다. 이러한 반도체 웨이퍼에 있어서의 반도체 기판에 대하여, 흡수성을 갖는 파장(355 ㎚)의 레이저 광선을 조사하면, 밴드갭 에너지에 달하여 원자의 결합력이 파괴되어 어블레이션 가공이 행해진다. 디바이스 및 스트리트의 표면에 산화물로 이루어지는 패시베이션막이 피복되어 있으면, 패시베이션막을 투과한 레이저 광선이 반도체 기판에서 어블레이션 가공되어, 내부로부터 패시베이션막을 파괴한다고 하는 문제가 있다. 그래서, 예컨대, 특허문헌 1에 있어서는, 패시베이션막에 대하여 흡수성을 갖는 레이저 광선을 조사하여, 패시베이션막을 제거한 후에 분할 가공을 행하는 가공 방법이 제안되어 있다.
특허문헌 1: 일본 특허 공개 제2013-102039호 공보
그러나, 반도체 웨이퍼의 적층체에 유리 패시베이션막이 피복되는 경우에는, 특허문헌 1에 있어서의 레이저 광선의 조사 조건으로는, 레이저 광선이 유리 패시베이션막을 투과하여 버린다. 이 때문에, 투과한 레이저 광선이 유리 패시베이션막으로 보호되어 있는 적층체 등을 어블레이션 가공하여, 반도체 웨이퍼의 내부로부터 유리 패시베이션막을 파괴하여 버린다고 하는 문제가 있다.
본 발명은, 상기 문제에 감안하여 이루어진 것으로, 그 목적은, 유리 패시베이션막의 레이저 광선 투과에 의한 내부로부터의 파괴를 억제하여 스트리트를 따라 분할홈을 형성할 수 있는 반도체 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명의 반도체 웨이퍼의 가공 방법은, 반도체 기판의 표면에 적층된 절연막과 기능막을 포함하는 적층체에 의해 형성된 복수의 디바이스가 격자형으로 형성된 복수의 스트리트에 의해 구획되며, 디바이스 및 스트리트의 표면에 유리 패시베이션막이 피복되어 형성되어 있는 반도체 웨이퍼에, 스트리트를 따라 분할홈을 형성하는 반도체 웨이퍼의 가공 방법으로서, 유리 패시베이션막에 대하여 흡수성을 갖는 파장의 CO2 레이저 광선을 유리 패시베이션막측으로부터 스트리트를 따라 조사하여, 스트리트를 따라 유리 패시베이션막을 제거하여 분단홈을 형성하는 패시베이션막 분단홈 형성 공정과, 패시베이션막 분단홈 형성 공정이 실시된 후에, 적층체에 대하여 흡수성을 갖는 파장의 레이저 광선을 분단홈을 따라 조사하여, 스트리트를 따라 적층체를 제거하여 분할홈을 형성하는 분할홈 형성 공정을 포함하는 것을 특징으로 한다.
이 방법에 따르면, 패시베이션막 분단홈 형성 공정에서, 유리 패시베이션막에만 흡수성을 갖는 파장의 CO2 레이저 광선을 조사하기 때문에, 이러한 CO2 레이저 광선이 유리 패시베이션막을 투과하는 것을 억제할 수 있다. 따라서, 유리 패시베이션막으로 피복된 적층체가 CO2 레이저 광선의 조사에 의해 어블레이션 가공되는 것을 억제할 수 있다. 이에 의해, 유리 패시베이션막이 내부로부터 파괴되는 것을 방지할 수 있어, 스트리트를 따라 유리 패시베이션막을 제거하여 분단홈을 형성할 수 있고, 그 후, 분단홈에 분할홈을 형성할 수 있다.
바람직하게는, 본 발명의 반도체 웨이퍼의 가공 방법에서는, 패시베이션막 분단홈 형성 공정에 있어서 조사하는 CO2 레이저 광선의 파장은 9.4 ㎛ 내지 10.6 ㎛로 설정되어 있다.
본 발명에 따르면, 유리 패시베이션막의 레이저 광선 투과에 의한 내부로부터의 파괴를 억제하여 스트리트를 따라 분할홈을 형성할 수 있다.
도 1은 본 발명의 반도체 웨이퍼의 가공 방법을 실시하는 데 알맞은 가공 장치의 사시도이다.
도 2a는 본 실시형태에 따른 반도체 웨이퍼가 프레임에 지지된 상태의 사시도이며, 도 2b는 반도체 웨이퍼의 주요부 확대 단면도이다.
도 3a는 상기 가공 장치를 구성하는 제1 레이저 광선 조사 수단의 블록 구성도이며, 도 3b는 상기 가공 장치를 구성하는 제2 레이저 광선 조사 수단의 블록 구성도이다.
도 4a 및 도 4b는 본 실시형태에 따른 패시베이션막 분단홈 형성 공정의 일례를 나타내는 도면이다.
도 5a 및 도 5b는 본 실시형태에 따른 분할홈 형성 공정의 일례를 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 실시형태에 따른 반도체 웨이퍼의 가공 방법에 대해서 설명한다. 도 1은 가공 장치의 사시도이다. 도 2a는 프레임에 지지된 반도체 웨이퍼의 사시도이며, 도 2b는 반도체 웨이퍼의 주요부 확대 단면도이다. 또한, 본 실시형태에 따른 반도체 웨이퍼의 가공 방법에서 이용되는 가공 장치는, 도 1에 나타내는 구성에 한정되는 것이 아니며, 본 실시형태와 마찬가지로 반도체 웨이퍼를 가공 가능하면, 어떠한 가공 장치라도 좋다.
도 1에 나타내는 바와 같이, 가공 장치(1)는, 베이스(2) 상의 척 테이블(3)에 유지된 원판형의 반도체 웨이퍼(W)를, 척 테이블(3)의 상방에 마련된 제1 레이저 광선 조사 수단(5) 및 제2 레이저 광선 조사 수단(6)에 의해 가공하도록 구성되어 있다.
여기서, 도 2를 참조하여, 가공 대상이 되는 반도체 웨이퍼(W)에 대해서 설명한다. 도 2a에 나타내는 바와 같이, 반도체 웨이퍼(W)는, 실리콘으로 이루어지는 반도체 기판(W1)의 표면(W1a)에 격자형으로 형성된 복수의 스트리트(ST)에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스(D)가 형성되어 있다. 스트리트(ST) 및 디바이스(D)는, 도 2b에 나타내는 바와 같이, 반도체 기판(W1)의 표면(W1a)에 적층된 적층체(W2)에 의해 형성되어 있다. 적층체(W2)는, Low-k막(저유전율 절연막)으로 이루어지는 절연막과, 회로를 형성하는 기능막을 가지고 있다. 스트리트(ST) 및 디바이스(D)를 형성하는 적층체(W2)의 표면(W2a)에는, 이산화규소(SiO2), SiF, SiON, SiO(SixOy) 등의 산화물로 이루어지는 유리 패시베이션막(W3)이 피복되어 형성되어 있다. 그리고, 유리 패시베이션막(W3)의 표면(W3a)에는, 비산한 데브리가 유리 패시베이션막(W3)에 부착하는 것을 방지하는 수용성의 보호막(W4)이 형성되어 있다. 도 2a로 되돌아가서, 반도체 기판(W1)의 이면(W1b)에는 합성 수지 시트로 이루어지는 보호 테이프(T)가 점착되어 있다. 이 보호 테이프(T)를 통해 환형의 프레임(F)에 반도체 웨이퍼(W)가 장착되어 있다.
도 1로 되돌아가서, 척 테이블(3)의 표면에는, 포러스 세라믹재에 의해 반도체 웨이퍼(W)를 이면측으로부터 흡인 유지하는 유지면(3a)이 형성되어 있다. 유지면(3a)은, 척 테이블(3) 내의 유로를 통과하여 흡인원(도시되지 않음)에 접속되어 있다. 척 테이블(3)은, 원반 형상을 가지고, 도시하지 않는 회전 수단에 의해 원반 중심을 축으로 회전 가능하게 마련되어 있다. 척 테이블(3)의 주위에는, 지지 아암을 통해 한쌍의 클램프부(9)가 마련되어 있다. 각 클램프부(9)가 에어 액츄에이터에 의해 구동됨으로써, 반도체 웨이퍼(W)의 주위의 프레임(F)이 X축 방향 양측으로부터 협지 고정된다.
척 테이블(3)의 하방에는, 원통 부재(10)에 의해 지지된 커버(11)가 마련되어 있다. 원통 부재(10)는, 인덱싱 이송 수단(13)의 상방에 설치되어 있다. 인덱싱 이송 수단(13)은, Y축 방향으로 평행한 한쌍의 가이드 레일(14) 및 볼나사(15)와, 한쌍의 가이드 레일(14)에 슬라이드 가능하게 설치된 Y축 테이블(16)을 가지고 있다. Y축 테이블(16)의 배면측에는, 도시하지 않는 너트부가 형성되고, 이 너트부에 볼나사(15)가 나사 결합되어 있다. 그리고, 볼나사(15)의 일단부에 연결된 구동 모터(17)가 회전 구동됨으로써, Y축 테이블(16)이 가이드 레일(14)을 따라 인덱싱 이송 방향(Y축 방향)으로 이동된다.
인덱싱 이송 수단(13)은, 가공 이송 수단(20)을 구성하는 X축 테이블(21) 상에 마련되어 있다. 가공 이송 수단(20)은, 베이스(2) 상에 배치된 X축 방향으로 평행한 한쌍의 가이드 레일(22) 및 볼나사(23)를 더욱 포함하고, 한쌍의 가이드 레일(22)에 X축 테이블(21)이 슬라이드 가능하게 설치되어 있다. X축 테이블(21)의 배면측에는, 도시하지 않는 너트부가 형성되고, 이 너트부에 볼나사(23)가 나사 결합되어 있다. 그리고, 볼나사(23)의 일단부에 연결된 구동 모터(24)가 회전 구동됨으로써, X축 테이블(21)이 가이드 레일(22)을 따라 가공 이송 방향(X축 방향)으로 이동된다.
제1 레이저 광선 조사 수단(5)은, 제1 지지 기구(27)에 의해 척 테이블(3)의 상방에서 Y축 방향 및 Z축 방향으로 이동 가능하게 마련된다. 제1 지지 기구(27)는, 베이스(2) 상에 배치된 Y축 방향으로 평행한 한쌍의 가이드 레일(28)과, 한쌍의 가이드 레일(28)에 슬라이드 가능하게 설치된 모터 구동의 Y축 테이블(29)을 가지고 있다. Y축 테이블(29)은 상면에서 보아 직사각 형상으로 형성되어 있고, 그 X축 방향에 있어서의 일단부에는 측벽부(30)가 세워서 설치되어 있다.
또한, 제1 지지 기구(27)는, 측벽부(30)의 벽면에 설치된 Z축 방향으로 평행한 한쌍의 가이드 레일(32)(하나만 도시)과, 한쌍의 가이드 레일(32)에 슬라이드 가능하게 설치된 Z축 테이블(33)을 가지고 있다. 또한, Y축 테이블(29), Z축 테이블(33)의 배면측에는, 각각 도시하지 않는 너트부가 형성되고, 이들 너트부에 볼나사(34, 35)가 나사 결합되어 있다. 그리고, 볼나사(34, 35)의 일단부에 연결된 구동 모터(36, 37)가 회전 구동됨으로써, 제1 레이저 광선 조사 수단(5)이 가이드 레일(28, 32)을 따라 Y축 방향 및 Z축 방향으로 이동된다.
제1 레이저 광선 조사 수단(5)은, Z축 테이블(33)에 외팔보 지지된 원통 형상의 케이싱(40)을 포함하고 있다. 또한, 제1 레이저 광선 조사 수단(5)은, 케이싱(40)의 선단에 장착된 제1 집광기(41)와, 케이싱(40) 내에 배치된 펄스 레이저 광선 발진 수단(42) 및 출력 조정 수단(43)(도 3a 참조)을 구비하고 있다. 펄스 레이저 광선 발진 수단(42)은, CO2 레이저 발진기로 이루어지는 펄스 레이저 발진기(42a)와, 이것에 부설된 반복 주파수 설정 수단(42b)으로 구성되어 있다. 펄스 레이저 발진기(42a)는, 9.4 ㎛ 내지 10.6 ㎛의 파장을 갖는 CO2 레이저 광선을 발진한다. 제1 집광기(41)는, 펄스 레이저 광선 발진 수단(42)으로부터 발진된 동일한 파장의 CO2 레이저 광선을 반도체 웨이퍼(W)의 유리 패시베이션막(W3)측(도 1 중 상측)으로부터 조사한다. 제1 집광기(41)로부터 조사되는 CO2 레이저 광선의 파장은, 유리 패시베이션막(W3)에 대하여 흡수성을 갖는 파장이 된다. 출력 조정 수단(43)은, 펄스 레이저 광선 발진 수단(42)으로부터 발진된 CO2 레이저 광선의 출력을 소정의 값으로 조정한다.
케이싱(40)의 전단부에는, 촬상 수단(45)이 배치되어 있다. 촬상 수단(45)은, 현미경에 의해 미리 정해진 배율로 확대하여 투영된 반도체 웨이퍼(W)의 표면 영역을 촬상 가능하게 마련되어 있다. 촬상 수단(45)은, CCD 등의 촬상 소자(도시하지 않음)를 구비하고, 촬상 소자는, 복수의 화소로 구성되어 각 화소가 받는 광량에 따른 전기 신호가 얻어지도록 되어 있다. 따라서, 촬상 수단(45)은, 반도체 웨이퍼(W)의 표면을 촬상함으로써, 스트리트(ST)를 촬상하여 검출 가능하게 되어 있다.
제2 레이저 광선 조사 수단(6)은, 제2 지지 기구(48)에 의해 척 테이블(3)의 상방에서 Y축 방향 및 Z축 방향으로 이동 가능하게 마련된다. 제2 지지 기구(48)는, 베이스(2) 상에서 제1 지지 기구(27)와 X축 방향으로 배열되어 배치되고, 제2 레이저 광선 조사 수단(6)을 제1 레이저 광선 조사 수단(5)과 근접한 위치에서 선대칭으로 배치하고 있다. 제2 지지 기구(48)에 대해서는, 상기 제1 지지 기구(27)의 구성 부재와 실질적으로 동일 기능을 갖는 각 구성 부재에 동일 부호를 붙이고 설명을 생략한다.
제2 레이저 광선 조사 수단(6)은, 제2 지지 기구(48)에 있어서의 Z축 테이블(33)에 외팔보 지지된 원통 형상의 케이싱(50)을 포함하고 있다. 또한, 제2 레이저 광선 조사 수단(6)은, 케이싱(50)의 선단에 장착된 제2 집광기(51)와, 케이싱(50) 내에 배치된 펄스 레이저 광선 발진 수단(52) 및 출력 조정 수단(53)(도 3b 참조)을 구비하고 있다. 펄스 레이저 광선 발진 수단(52)은, YAG 레이저 발진기로 이루어지는 펄스 레이저 발진기(52a)와, 이것에 부설된 반복 주파수 설정 수단(52b)으로 구성되어 있다. 펄스 레이저 발진기(52a)는, 적층체(W2)에 대하여 흡수성을 갖는다, 예컨대, 355 ㎚의 파장을 갖는 펄스 레이저 광선을 발진한다. 제2 집광기(51)는, 펄스 레이저 광선 발진 수단(52)으로부터 발진된 동일한 파장의 펄스 레이저 광선을 조사한다. 출력 조정 수단(53)은, 펄스 레이저 광선 발진 수단(52)으로부터 발진된 펄스 레이저 광선의 출력을 미리 정해진 값으로 조정한다. 또한, 제2 레이저 광선 조사 수단(6)을 구성하는 케이싱(50)의 전단부에는, 촬상 수단은 배치되어 있지 않다.
다음에, 전술한 가공 장치(1)에 의한 반도체 웨이퍼(W)의 가공 방법에 대해서 설명한다. 이 가공에 있어서, 우선, 도시하지 않는 카세트로부터 보호 테이프(T)를 통해 프레임(F)에 장착된 반도체 웨이퍼(W)를 취출한다. 그리고, 반도체 웨이퍼(W)의 적층체(W2)를 상향, 보호 테이프(T)가 반도체 웨이퍼(W)의 하측에 위치하는 방향으로 하여 척 테이블(3) 상에 반송되어 유지면(3a)에 배치된다. 그 후, 유지면(3a)이 흡인원(도시하지 않음)에 연통하며, 보호 테이프(T)를 통해 반도체 웨이퍼(W)가 척 테이블(3)에 흡착 유지되고, 환형의 프레임(F)은 클램프(9)에 의해 고정된다. 또한, 제1 레이저 광선 조사 수단(5) 및 제2 레이저 광선 조사 수단(6)을 Y축 방향으로 이동시켜, 제1 집광기(41) 및 제2 집광기(51)에 있어서의 레이저 광선의 Y축 방향의 조사 위치가 동일해지도록 위치 부여된다.
반도체 웨이퍼(W)가 척 테이블(3)에 흡착 유지된 후, 반도체 웨이퍼(W)의 레이저 가공하여야 하는 가공 영역을 검출하고, 제1 집광기(41) 및 제2 집광기(51)에 있어서의 레이저 광선 조사 위치를 스트리트(ST)에 위치 부여하는 얼라이먼트 공정이 행해진다. 얼라이먼트 공정에서는, 우선, 척 테이블(3)이 가공 이송 수단(20)에 의해 촬상 수단(45)의 바로 아래에 위치 부여된다. 그리고, 촬상 수단(45)에서 반도체 웨이퍼(W)의 스트리트(ST)가 촬상되고, 스트리트(ST)와, 제1 집광기(41) 및 제2 집광기(51)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리가 도시하지 않는 제어 수단에서 실행된다. 이러한 화상 처리의 결과로부터, 제1 집광기(41) 및 제2 집광기(51)에 있어서의 레이저 광선 조사 위치가 스트리트(ST)의 폭방향 중심 위치에 위치 부여되도록, 척 테이블(3)을 이동시킨다. 척 테이블(3)의 위치 부여 후, 제1 레이저 광선 조사 수단(5)을 Z축 방향으로 이동시켜, 제1 집광기(41)로부터 조사되는 CO2 레이저 광선(Lc)(도 4a 참조)의 집광점을 유리 패시베이션막(W3)에 위치 부여한다. 이것과 전후하여, 제2 레이저 광선 조사 수단(6)을 Z축 방향으로 이동시켜, 제2 집광기(51)로부터 조사되는 레이저 광선(Ly)(도 5a 참조)의 집광점을 적층체(W2)에 위치 부여한다.
도 4a 및 도 4b는 본 실시형태에 따른 패시베이션막 분단홈 형성 공정의 일례를 나타내는 도면이다. 상기 얼라이먼트 공정의 실시 후, 유리 패시베이션막(W3)에 스트리트(ST)를 따라 분단홈(M1)을 형성하는 패시베이션막 분단홈 형성 공정이 실시된다. 패시베이션막 분단홈 형성 공정에서는, 제1 레이저 광선 조사 수단(5)을 작동시킴으로써, 제1 집광기(41)로부터 유리 패시베이션막(W3)에 대하여 흡수성을 갖는 파장의 CO2 레이저 광선(Lc)이 조사된다. 이 조사를 행하면서, 척 테이블(3)이 X축 방향(도 4a 중 지면 직교 방향)이 되는 가공 이송 방향으로 미리 정해진 가공이송 속도로 이동된다. 이에 의해, 스트리트(ST)를 따라 CO2 레이저 광선(Lc)이 유리 패시베이션막(W3)에 조사되어 어블레이션 가공되어, 도 4b에 나타내는 바와 같이, 반도체 웨이퍼(W)의 적층체(W2)의 표면(W2a)에 피복된 유리 패시베이션막(W3) 및 보호막(W4)이 제거된다. 이 결과, 유리 패시베이션막(W3)이 스트리트(ST)를 따라 분단되어, 분단홈(M1)이 형성된다.
상기 패시베이션막 분단홈 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원: CO2 레이저
레이저 파장: 9.4 ㎛
집광 스폿 사이즈: φ100 ㎛
평균 출력: 1 W∼10 W
반복 주파수: 20 ㎑
가공 이송 속도: 600 ㎜/초
여기서, 평균 출력에 대해서, 상기 출력 범위로 설정함으로써, 유리 패시베이션막(W3)만을 양호하게 제거할 수 있다. 평균 출력이 10 W를 넘으면, 어블레이션 가공에 의한 반도체 웨이퍼(W)에 대한 손상이 커진다.
도 5a 및 도 5b는 본 실시형태에 따른 분할홈 형성 공정의 일례를 나타내는 도면이다. 상기 패시베이션막 분단홈 형성 공정 후, 스트리트(ST)에 형성된 분단홈(M1)을 따라 적층체(W2)를 제거하여 분할홈(M2)을 형성하는 분할홈 형성 공정이 행해진다. 분할홈 형성 공정은, 패시베이션막 분단홈 형성 공정에 있어서의 반도체 웨이퍼(W)의 가공 이송에 있어서, 도 5a에 나타내는 바와 같이, 분단홈(M1)이 형성된 스트리트(ST)가 제2 집광기(51)의 바로 아래에 달하였을 때에, 제2 레이저 광선 조사 수단(6)을 작동시킴으로써 행해진다. 이 작동에 의해, 제2 집광기(51)로부터 적층체(W2)에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선(Ly)이 조사되고, 이 조사를 행하면서, 패시베이션막 분단홈 형성 공정과 동일하게 하여 척 테이블(3)의 가공 이송이 행해진다. 이에 의해, 스트리트(ST)에 형성된 분단홈(M1)을 따라 펄스 레이저 광선(Ly)이 조사되어 어블레이션 가공되어, 도 5b에 나타내는 바와 같이, 분단홈(M1)의 바닥측의 적층체(W2)가 스트리트(ST)를 따라 제거되어 분할홈(M2)이 형성된다.
상기 분할홈 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원: YAG 펄스 레이저
레이저 파장: 355 ㎚
집광 스폿 사이즈: φ1 ㎛
평균 출력: 3 W
반복 주파수: 50 ㎑
가공 이송 속도: 100 ㎜/초
상기한 바와 같이, 패시베이션막 분단홈 형성 공정 및 분할홈 형성 공정을, 반도체 웨이퍼(W)에 미리 정해진 방향으로 형성된 모든 스트리트(ST)를 따라 실시한 후, 척 테이블(3)을 90도 회동하여 척 테이블(3)에 유지되는 반도체 웨이퍼(W)도 90도 회동한다. 그리고, 반도체 웨이퍼(W)에 분단홈(M1) 및 분할홈(M2)이 미가공된 모든 스트리트(ST)를 따라 전술한 바와 동일한 패시베이션막 분단홈 형성 공정 및 분할홈 형성 공정이 실시된다. 반도체 웨이퍼(W)에 형성된 모든 스트리트(ST)를 따라 분단홈(M1) 및 분할홈(M2)을 형성한 후, 반도체 웨이퍼(W)는 다음 공정인 분할 공정에 반송된다.
이상과 같이, 본 실시형태에 따르면, 유리 패시베이션막(W3)에만 흡수성을 갖는 파장의 CO2 레이저 광선을 조사하여 분단홈(M1)을 형성하기 때문에, CO2 레이저 광선이 유리 패시베이션막(W3)을 투과하는 것을 억제할 수 있다. 이에 의해, 패시베이션막 분단홈 형성 공정에서 적층체(W2)가 어블레이션 가공되는 것을 억제할 수 있어, 유리 패시베이션막(W3)이 내부로부터 파괴되는 것을 방지할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되지 않고, 여러가지 변경하여 실시하는 것이 가능하다. 상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 크기나 형상 등에 대해서는, 이것에 한정되지 않고, 본 발명의 효과를 발휘하는 범위 내에서 적절하게 변경하는 것이 가능하다. 그 외에, 본 발명의 원하는 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시하는 것이 가능하다.
예컨대, 패시베이션막 분단홈 형성 공정 및 분할홈 형성 공정에 있어서, 제1 집광기(41) 및 제2 집광기(51)의 Y축 방향의 위치를 동일하게 하였지만, 이것에 한정되는 것이 아니다. 스트리트(ST)의 Y축 방향의 형성 간격만큼 제1 집광기(41) 및 제2 집광기(51)를 떼어 위치 부여하고, 분단홈(M1)의 형성 후, 인덱싱 이송 방향(Y축 방향)으로 반도체 웨이퍼(W)를 이동시키고 나서, 분단홈(M1)에 분할홈(M2)을 형성하여도 좋다.
이상 설명한 바와 같이, 본 발명은, 적층체의 표면에 유리 패시베이션막이 피복되어 형성되어 있는 반도체 웨이퍼의 스트리트를 따라 분할홈을 형성하는 방법에 유용하다.
1 가공 장치
D 디바이스
Lc CO2 레이저 광선
Ly 펄스 레이저 광선
M1 분단홈
M2 분할홈
ST 스트리트
W 반도체 웨이퍼
W1 반도체 기판
W2 적층체
W3 유리 패시베이션막

Claims (2)

  1. 반도체 기판의 표면에 적층된 절연막과 기능막을 포함하는 적층체에 의해 형성된 복수의 디바이스가 격자형으로 형성된 복수의 스트리트에 의해 구획되며, 상기 디바이스 및 상기 스트리트의 표면에 유리 패시베이션막이 피복되어 형성되어 있는 반도체 웨이퍼에, 상기 스트리트를 따라 분할홈을 형성하는 반도체 웨이퍼의 가공 방법으로서,
    상기 유리 패시베이션막에 대하여 흡수성을 갖는 파장의 CO2 레이저 광선을 상기 유리 패시베이션막측으로부터 상기 스트리트를 따라 조사하고, 상기 스트리트를 따라 상기 유리 패시베이션막을 제거하여 분단홈을 형성하는 패시베이션막 분단홈 형성 공정과,
    상기 패시베이션막 분단홈 형성 공정이 실시된 후에, 상기 적층체에 대하여 흡수성을 갖는 파장의 레이저 광선을 상기 분단홈을 따라 조사하여, 상기 스트리트를 따라 상기 적층체를 제거하여 분할홈을 형성하는 분할홈 형성 공정
    을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 패시베이션막 분단홈 형성 공정에 있어서 조사하는 CO2 레이저 광선의 파장은 9.4 ㎛ 내지 10.6 ㎛로 설정되어 있는 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
KR1020150004004A 2014-01-29 2015-01-12 반도체 웨이퍼의 가공 방법 KR20150090833A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-014134 2014-01-29
JP2014014134A JP2015142015A (ja) 2014-01-29 2014-01-29 半導体ウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20150090833A true KR20150090833A (ko) 2015-08-06

Family

ID=53695045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150004004A KR20150090833A (ko) 2014-01-29 2015-01-12 반도체 웨이퍼의 가공 방법

Country Status (5)

Country Link
JP (1) JP2015142015A (ko)
KR (1) KR20150090833A (ko)
CN (1) CN104810323A (ko)
SG (1) SG10201500436XA (ko)
TW (1) TW201532135A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6564301B2 (ja) * 2015-10-26 2019-08-21 東京応化工業株式会社 支持体分離方法
JP2018060988A (ja) * 2016-10-04 2018-04-12 日本特殊陶業株式会社 蓋部材、発光装置、およびこれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821623B2 (ja) * 1985-09-20 1996-03-04 株式会社日立製作所 レ−ザ処理方法
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP2011165766A (ja) * 2010-02-05 2011-08-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2013102039A (ja) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Also Published As

Publication number Publication date
CN104810323A (zh) 2015-07-29
SG10201500436XA (en) 2015-08-28
TW201532135A (zh) 2015-08-16
JP2015142015A (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
US7585751B2 (en) Wafer dividing method using laser beam with an annular spot
KR102150207B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
JP4408361B2 (ja) ウエーハの分割方法
US7129150B2 (en) Method of dividing a semiconductor wafer
US20120292297A1 (en) Laser processing method and laser processing apparatus
KR20140095424A (ko) 웨이퍼 가공 방법
JP4977412B2 (ja) レーザー加工装置
JP2007173475A (ja) ウエーハの分割方法
KR20140105375A (ko) 웨이퍼의 가공 방법
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2005142398A (ja) 半導体ウエーハの分割方法
JP2004160483A (ja) レーザー加工方法およびレーザー加工装置
JP5992731B2 (ja) ウエーハの加工方法
KR20150043975A (ko) 웨이퍼의 가공 방법
JP2005209719A (ja) 半導体ウエーハの加工方法
KR20110089053A (ko) 레이저 가공 장치
JP2004179302A (ja) 半導体ウエーハの分割方法
KR20160088808A (ko) 웨이퍼의 가공 방법
JP6636384B2 (ja) ウェーハの加工方法
KR101530390B1 (ko) 레이저 가공 장치
JP6113477B2 (ja) ウエーハのレーザー加工方法およびレーザー加工装置
JP2006205187A (ja) レーザー加工装置
JP5453123B2 (ja) 切削方法
KR20150090833A (ko) 반도체 웨이퍼의 가공 방법
JP2006205202A (ja) レーザー加工装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination