KR20150084310A - Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof - Google Patents

Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof Download PDF

Info

Publication number
KR20150084310A
KR20150084310A KR1020140004201A KR20140004201A KR20150084310A KR 20150084310 A KR20150084310 A KR 20150084310A KR 1020140004201 A KR1020140004201 A KR 1020140004201A KR 20140004201 A KR20140004201 A KR 20140004201A KR 20150084310 A KR20150084310 A KR 20150084310A
Authority
KR
South Korea
Prior art keywords
substrate
thermoelectric module
electrode
thermal via
thermal
Prior art date
Application number
KR1020140004201A
Other languages
Korean (ko)
Other versions
KR101680422B1 (en
Inventor
오태성
신광재
최정열
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020140004201A priority Critical patent/KR101680422B1/en
Publication of KR20150084310A publication Critical patent/KR20150084310A/en
Application granted granted Critical
Publication of KR101680422B1 publication Critical patent/KR101680422B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/853—Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/856—Thermoelectric active materials comprising organic compositions

Abstract

The present invention relates to a thermoelectric module, and more specifically, to a thermoelectric module which transmits heat from a heat source to a thermoelement and emits heat from the thermoelement to a heat sink through a thermal-via electrode by forming the thermoelectric module by having the thermal-via electrode in both or either upper substrate or lower substrate of the thermoelectric module and binding p-type thermoelements and n-type thermoelements to the thermal-via electrode, and uses the thermal-via electrode as an electrode for connecting the p-type thermoelements and the n-type thermoelements, and to a fabrication method thereof.

Description

써멀비아전극을 구비한 열전모듈 및 그 제조방법{Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof}TECHNICAL FIELD [0001] The present invention relates to a thermoelectric module having a thermal via electrode and a fabrication method thereof,

본 발명은 열전모듈 및 열전모듈의 제조방법에 관한 것이다. 상세하게는 열과 전기의 직접변환이 가능한 소자로서 전자냉각, 열전발전 등에 이용되는 열전모듈에 관한 것이다.
The present invention relates to a thermoelectric module and a method of manufacturing the thermoelectric module. To a thermoelectric module for use in electronic cooling, thermoelectric power generation and the like as an element capable of direct conversion of heat and electricity.

열전재료는 지벡 효과와 펠티에 효과에 의해 열과 전기의 직접변환이 가능한 재료로서 전자냉각과 열전발전에 다양하게 응용되고 있다. 열전재료를 이용한 전자냉각모듈과 열전발전모듈은 p형 열전소자들과 n형 열전소자들이 전기적으로는 직렬연결되어 있으며 열적으로는 병렬연결된 구조를 갖는다. 열전모듈을 전자냉각용으로 사용하는 경우에는 모듈에 직류전류를 인가함으로써 p형 열전소자와 n형 열전소자에서 각기 정공과 전자의 이동에 의해 열이 저온단 (cold junction) 부위에서 고온단 (hot junction) 부위로 펌핑되어 저온단 부위가 냉각된다. 이에 반해 열전발전의 경우에는 모듈의 고온단과 저온단 사이의 온도차에 의해 고온단에서 저온단 부위로 열의 이동과 함께 p형과 n형 열전소자에서 각기 정공과 전자들이 고온단에서 저온단으로 이동함으로써 지벡 효과에 의해 기전력이 발생하게 된다.Thermoelectric materials have been widely applied to electronic cooling and thermoelectric power generation because they can directly convert heat and electricity by the Seebeck effect and Peltier effect. The p-type thermoelectric elements and the n-type thermoelectric elements are electrically connected in series and thermally connected in parallel. When a thermoelectric module is used for electronic cooling, a direct current is applied to the module, so that heat is transferred from the cold junction to the hot junction (hot junction) between the p-type thermoelectric device and the n- junction and the cold end is cooled. On the other hand, in the case of thermoelectric power generation, due to the temperature difference between the high-temperature end and the low-temperature end of the module, heat is transferred from the high temperature end to the low temperature end and the holes and electrons move from the high temperature end to the low temperature end in the p- The electromotive force is generated by the Seebeck effect.

전자냉각모듈은 열응답 감도가 높고 국부적으로 선택적 냉각이 가능하며 작동부분이 없어 구조가 간단한 장점이 있어, 광통신용 LD 모듈, 고출력 파워 트랜지스터, 적외선 감지소자 및 CCD 등 전자부품의 국부냉각에 실용화되고 있으며, 공업용, 민생용 항온조나 과학용, 의료용 항온유지 장치에 응용되고 있다. 열전발전은 온도차만 부여하면 발전이 가능하여 이용 열원의 선택범위가 넓으며 구조가 간단하고 소음이 없어, 군사용 전원장치를 비롯한 특수소형 전원장치를 비롯하여 산업폐열을 이용한 열전발전기, 자동차 폐열을 이용한 열전발전기 및 인체 열을 이용한 에너지 하비스팅용 미세 열전발전기 등으로 경제적 용도가 크게 증대하고 있다. The electronic cooling module has a high thermal response sensitivity, can be locally selectively cooled, and has a simple structure because it has no operating part. It is practical for local cooling of electronic components such as optical communication LD module, high power transistor, infrared sensor and CCD And is applied to industrial and civil service thermostats, scientific and medical thermostats. Thermoelectric power generation is possible only when the temperature difference is given, so that the selection range of the heat source is wide, the structure is simple and there is no noise, the thermoelectric generator using the industrial waste heat, the special small power source including the military power source, And a miniature thermoelectric generator for energy harvesting using a generator and a human body heat.

도 1에 종래 기술에 의한 열전모듈(10)의 종단면 모식도를 나타내었다. 도 1에 도시한 바와 같이, 상기 열전모듈(10)의 상면과 하면에는 각기 상부기판(11)과 하부기판(11)이 구비되어 있으며 상기 상부기판(11)과 하부기판(11)의 사이에는 다수의 p형 열전소자(15)와 n형 열전소자(16)가 구비된다. 상기 상부기판(11)을 통해 힛 소스의 열이 p형 열전소자(15)와 n형 열전소자(16)로 전달되며, 상기 하부기판(11)을 통해 p형 열전소자(15)와 n형 열전소자(16)로부터 열이 힛 싱크로 방출된다. 1 is a longitudinal sectional view schematically showing a conventional thermoelectric module 10 according to the related art. 1, an upper substrate 11 and a lower substrate 11 are provided on the upper surface and the lower surface of the thermoelectric module 10, and between the upper substrate 11 and the lower substrate 11, A plurality of p-type thermoelectric elements 15 and n-type thermoelectric elements 16 are provided. The heat source heat is transmitted to the p-type thermoelectric element 15 and the n-type thermoelectric element 16 through the upper substrate 11 and the p-type thermoelectric element 15 and the n- Heat is released from the thermoelectric element 16 as a heat sink.

상기 상기기판(11)과 하부기판(11) 사이에 구비되는 p형 열전소자(15)와 n형 열전소자(16)들은 일반적으로 육면체 형상의 일정한 크기를 갖는 요소로서 p형 열전소자(15)들과 n형 열전소자(16)들이 전기적으로는 직렬연결되고 열적으로는 병렬연결된 구조를 갖도록 상기 상부기판(11)과 하부기판(16)에 구비한 전극층(13)에 교번하여 접합된다. The p-type thermoelectric element 15 and the n-type thermoelectric element 16 provided between the substrate 11 and the lower substrate 11 are generally constituted by a p-type thermoelectric element 15, The n-type thermoelectric elements 16 and the n-type thermoelectric elements 16 are alternately connected to the electrode layer 13 provided on the upper substrate 11 and the lower substrate 16 so as to be electrically connected in series and thermally connected in parallel.

상기 상부기판(11)과 하부기판(11)에는 p형 열전소자(15)들과 n형 열전소자(16)들을 교번 배치하여 납땜하기 위한 전극층(13)이 구비된다. 상기 전극층(13)은 니켈 코팅한 구리로 구비하는 것이 일반적이다. The upper substrate 11 and the lower substrate 11 are provided with an electrode layer 13 for soldering the p-type thermoelectric elements 15 and the n-type thermoelectric elements 16 alternately. The electrode layer 13 is generally formed of nickel-coated copper.

상부기판(11)과 하부기판(11)에 상기 전극층(13)을 형성하는 방법으로는 기판(11)에 전극접합층(12)을 형성한 후 상기 전극접합층(12)에 전극층(13)을 접합하는 방법이 일반적으로 사용되고 있으며, DBC(Direct Bonded Copper)법을 사용하여 알루미나 기판(11)에 구리 전극(13)을 직접 접합하는 방법도 사용되고 있다. 상기 전극접합층(12)은 일반적으로 금속페이스트, 솔더 또는 접착제를 사용하여 구비된다. 상기 전극접합층(12)을 사용하여 상부기판(11)과 하부기판(11)에 접합된 전극층(13)의 표면에는 p형 열전소자(15)와 n형 열전소자(16)를 전극층(13)에 접합하기 위한 솔더층(14)이 구비된다. The electrode layer 13 may be formed on the upper substrate 11 and the lower substrate 11 by forming the electrode bonding layer 12 on the substrate 11 and then forming the electrode layer 13 on the electrode bonding layer 12, A method of directly bonding the copper electrode 13 to the alumina substrate 11 by using a DBC (Direct Bonded Copper) method is also used. The electrode bonding layer 12 is generally formed using a metal paste, a solder, or an adhesive. A p-type thermoelectric conversion element 15 and an n-type thermoelectric conversion element 16 are formed on the surface of an electrode layer 13 joined to the upper substrate 11 and the lower substrate 11 by using the electrode bonding layer 12 as an electrode layer 13 (Not shown).

상기 솔더층(14)을 녹여 p형 열전소자(15)와 n형 열전소자(16)를 전극층(13)에 접합시 열전소자(15,16)가 솔더층(14)의 땜납에 오염되는 것을 방지하기 위해 p형 열전소자(15)와 n형 열전소자(16)의 위 면과 아래 면에 베리어(barrier)층(17)을 구비한 후, 상기 p형 열전소자(15)와 n형 열전소자(16)를 전극층(13)에 교번하여 배치하고 전극층(13)에 구비된 솔더층(14)을 용융시켜 p형 열전소자(15)와 n형 열전소자(16)를 전극층(13)에 납땜함으로써 기존 기술에 의한 열전모듈(10)이 구성된다.When the solder layer 14 is melted to bond the p-type thermoelectric element 15 and the n-type thermoelectric element 16 to the electrode layer 13, the thermoelectric elements 15 and 16 are contaminated with the solder of the solder layer 14 Type thermoelectric element 15 and the n-type thermoelectric element 16 are provided on the upper and lower surfaces of the p-type thermoelectric element 15 and the n-type thermoelectric element 16, The element 16 is alternately arranged in the electrode layer 13 and the solder layer 14 provided in the electrode layer 13 is melted to form the p-type thermoelectric element 15 and the n-type thermoelectric element 16 in the electrode layer 13 The thermoelectric module 10 according to the conventional technique is constituted by soldering.

그러나 상기와 같이 구성되는 기존 기술에 의한 열전모듈(10)은 다음과 같은 문제점이 있다. 상기 상부기판(11)과 하부기판(11)은 전기절연을 위해 알루미나와 같은 세라믹을 사용하는데, 알루미나와 같은 세라믹은 열전도도가 낮기 때문에 이들을 사용하여 구비한 상부기판(11)을 통한 힛 소스로부터 열전소자(15,16)로의 열전달과 하부기판(11)을 통한 열전소자(15,16)로부터 힛 싱크로의 열방출이 효율적으로 이루어지지 않기 때문에 열전모듈(10)의 성능이 낮은 문제점이 있다.However, the conventional thermoelectric module 10 having the above-described structure has the following problems. The upper substrate 11 and the lower substrate 11 use ceramics such as alumina for electrical insulation. Since ceramics such as alumina have low thermal conductivity, the upper substrate 11 and the lower substrate 11 are formed from a heat source through the upper substrate 11 There is a problem in that the performance of the thermoelectric module 10 is low because the heat transfer to the thermoelectric elements 15 and 16 and the heat release from the thermoelectric elements 15 and 16 through the lower substrate 11 are not efficiently performed.

열전모듈(10)의 최대발전출력 P o 는 하기 수학식 1과 같이 표현된다.The maximum power generation output P o of the thermoelectric module 10 is expressed by the following equation (1).

Figure pat00001
(수학식 1)
Figure pat00001
(1)

상기 수학식 1에서 m은 열전모듈(10)을 구성하는 p형 열전소자(15)와 n형 열전소자(16) 쌍(p-n 열전소자 쌍)의 개수, 는 p형 열전소자(15)와 n형 열전소자(16) 1쌍의 지벡계수의 합, R은 열전모듈(10)의 내부저항이며 T는 열전소자(15,16)의 고온단과 저온단 사이의 온도차이다. 상기 수학식 1에 나타낸 바와 같이, 열전모듈(10)의 최대발전출력 P o 는 열전소자(15,16)의 고온단과 저온단 사이의 온도차 T의 제곱에 비례한다. In the formula (1), m represents the number of pairs of p-type thermoelectric elements 15 and n-type thermoelectric elements 16 (pn thermoelectric elements) constituting the thermoelectric module 10, R is the internal resistance of the thermoelectric module 10 and T is the temperature difference between the high temperature end and the low temperature end of the thermoelectric elements 15 and 16. As shown in Equation (1), the maximum power generation output P o of the thermoelectric module 10 is proportional to the square of the temperature difference T between the high temperature end and the low temperature end of the thermoelectric elements 15 and 16.

기존 기술에 의한 열전모듈(10)에서는 알루미나와 같은 세라믹 소재로 형성한 상기 상부기판(11)과 하부기판(11)의 낮은 열전도도로 인해 상기 상부기판(11)과 하부기판(11)의 열저항이 크기 때문에 p형과 n형 열전소자(15,16)의 양단에서 실제로 발생하는 온도차 T가 열전모듈(10)의 고온단과 저온단에 가해주는 온도차에 비해 크게 저하하여 열전모듈(10)의 성능이 낮아지는 문제점이 있다. In the thermoelectric module 10 according to the conventional technology, due to low thermal conductivity of the upper substrate 11 and the lower substrate 11 formed of a ceramic material such as alumina, the thermal resistance of the upper substrate 11 and the lower substrate 11 Because of this size, the temperature difference T actually generated at both ends of the p-type and n-type thermoelectric elements 15 and 16 greatly decreases compared to the temperature difference applied to the high temperature end and the low temperature end of the thermoelectric module 10, Is low.

또한, 기존 기술에 의한 열전모듈(10)에서는 전극접합층(12)을 구비하기 위한 공정이 필요하여 열전모듈(10)의 제조원가가 높아지는 문제점이 있다. 이와 더불어 열전모듈(10)을 발전용이나 냉각용으로 반복하여 사용함에 따라 세라믹인 기판(11)과 금속인 전극층(13)의 열팽창계수의 차이에 기인한 전극접합층(12)의 파단에 의해 전극층(13)이 기판(11)에서 박리될 수 있어 열전모듈(10)의 성능과 신뢰도 및 수명이 낮아지는 문제점이 있다.
In addition, in the conventional thermoelectric module 10, a process for providing the electrode bonding layer 12 is required, which increases the manufacturing cost of the thermoelectric module 10. In addition, by repeatedly using the thermoelectric module 10 for power generation or cooling, by the breakage of the electrode junction layer 12 due to the difference in thermal expansion coefficient between the ceramic substrate 11 and the metal electrode layer 13 The electrode layer 13 can be peeled off from the substrate 11, and the performance, reliability, and service life of the thermoelectric module 10 are lowered.

본 발명은 상기와 같은 기존 기술에 의한 열전모듈(10)의 문제점들을 해결하기 위해 안출된 것으로, 기존 열전모듈의 낮은 열전도도를 향상시킬 수 있는 새로운 구조의 열전모듈을 제공하는 것을 목적으로 한다. 더불어 제조공정의 경제성을 향상시키고 모듈의 내구성도 증가시킬 수 있는 새로운 구조의 열전모듈 및 그 제조방법을 제공하는 것을 목적으로 한다.
The present invention has been made to solve the problems of the conventional thermoelectric module 10, and it is an object of the present invention to provide a thermoelectric module of a new structure capable of improving the low thermal conductivity of the existing thermoelectric module. It is another object of the present invention to provide a thermoelectric module having a new structure capable of improving the economical efficiency of the manufacturing process and increasing the durability of the module, and a method of manufacturing the same.

전술한 과제를 해결하기 위한 본 발명의 열전모듈은, 상부기판 또는 하부기판 중 적어도 하나의 기판에 적용되는 적어도 하나 이상의 써멀비아전극이 구비된 기판; 및 상부기판과 하부기판의 전극에 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 교번 배열하여 접합되어 있는 p형 열전소자 및 n형 열전소자;를 포함하여 이루어진다. According to an aspect of the present invention, there is provided a thermoelectric module including: a substrate having at least one thermal via electrode applied to at least one of an upper substrate and a lower substrate; And a p-type thermoelectric element and an n-type thermoelectric element, which are electrically connected in series to the electrodes of the upper substrate and the lower substrate and are connected in an alternating arrangement so as to be thermally connected in parallel.

이때, 상기 상부기판과 상기 하부기판이 모두 써멀비아전극이 구비된 기판으로 이루어질 수도 있으며, 상기 상부기판 또는 상기 하부기판 중 하나가 써멀비아전극이 구비된 기판으로 이루어질 수도 있다. 이때, 상기 상부기판과 상기 하부기판은 같은 소재를 사용하여 이루어지거나 또는 서로 다른 소재를 사용하여 이루어질 수도 있다.At this time, the upper substrate and the lower substrate may both be a substrate having thermal via electrodes, and one of the upper substrate and the lower substrate may be a substrate having thermal via electrodes. At this time, the upper substrate and the lower substrate may be made of the same material or may be made of different materials.

써멀비아전극이 형성되는 기판은 알루미나(Al2O3), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC), 질화실리콘(Si3N4), 실리콘(Si) 중에서 적어도 하나를 포함하여 이루어지는 세라믹을 사용하여 이루어지는 것이 바람직하다.The substrate on which the thermal via electrode is formed is made of a material selected from the group consisting of Al 2 O 3 , AlN, glass (SiO 2 ), glass-ceramic, silicon carbide (SiC), silicon nitride (Si 3 N 4 ) ) Of at least one selected from the group consisting of ceramics and ceramics.

써멀비아전극이 형성되는 기판은 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함하여 이루어지는 고분자를 사용하여 이루어지는 것이 바람직하다.The substrate on which the thermal via electrode is formed may include at least one of epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, PDMS (polydimethylsiloxane) And the like.

상기 써멀비아전극은 기판의 비아홀부 또는 비아홈부에 적어도 하나 이상이 형성되는 것이 바람직하다.It is preferable that at least one of the thermal via electrodes is formed in the via hole portion or the via groove portion of the substrate.

상기 써멀비아전극은 구리(Cu), 은(Ag), 주석(Sn), 알루미늄(Al), 니켈(Ni), 철(Fe), 금(Au), 백금(Pt), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 이루어지는 것이 바람직하다.The thermal via electrode may be formed of at least one of copper, silver, tin, aluminum, nickel, iron, gold, platinum, chromium, It is preferable that it is made of a metal having a composition containing any one or two or more of titanium (Ti), tantalum (Ta), and tungsten (W).

상기 써멀비아전극과 상기 p형 열전소자 상기 n형 열전소자는 소자접합층을 통하여 접합되는 것이 바람직하며, 상기 소자접합층은 솔더 또는 전도성 접착제를 사용하여 이루어질 수 있다. 이때, 상기 솔더는 주석(Sn)에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb), 금(Au) 중에서 어느 하나 또는 둘 이상이 함유된 조성으로 이루어지는 것이 바람직하다.The thermal via electrode and the n-type thermoelectric element of the p-type thermoelectric element are preferably bonded to each other through a device bonding layer, and the device bonding layer may be formed using a solder or a conductive adhesive. At this time, the solder may be formed of at least one selected from the group consisting of silver (Ag), copper (Cu), bismuth (Bi), indium (In), zinc (Zn), antimony (Sb), lead (Pb) It is preferable that the composition contains any one or two or more of them.

상기 써멀비아전극은 비아접착층을 개재하여 기판에 형성될 수 있으며, 상기 비아접착층은 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 단일층 또는 다층으로 이루어지는 것이 바람직하다.The thermal via electrode may be formed on a substrate via a via adhesive layer, and the via adhesive layer may be formed of a material selected from the group consisting of nickel (Ni), copper (Cu), tin (Sn), silver (Ag), aluminum (Al) , A metal having a composition containing at least one of platinum (Pt), iron (Fe), chromium (Cr), titanium (Ti), tantalum (Ta), and tungsten (W) desirable.

본 발명의 열전모듈에서는 써멀비아전극이 형성된 기판에 추가로 절연층이 형성될 수 있다. 상기 절연층은 페릴렌(Pyrelene), 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함한 고분자 소재의 코팅 또는 라미네이션을 사용하여 이루어거나, SiO2 , Al2O3, AlN, SiC, Si3N4, Si 중에서 적어도 어느 하나를 포함한 세라믹 코팅을 사용하여 이루어지는 것이 바람직하다.In the thermoelectric module of the present invention, an insulating layer may be further formed on the substrate on which the thermal via-electrode is formed. The insulating layer may include at least one of Pyrelene, epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, polydimethylsiloxane (PDMS) Or a ceramic coating containing at least one of SiO 2 , Al 2 O 3 , AlN, SiC, Si 3 N 4 and Si is preferably used.

상기 p형 열전소자는 p형 (Bi,Sb)2Te3, Sb2Te3, Bi2Te3, SiGe, (Pb,Sn)Te, PbTe, skutterudite, AgPbmSbTe2 +m, Zn4Sb3, MnSi, FeSi2, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어질 수 있다.The p-type thermoelectric element is a p-type (Bi, Sb) 2 Te 3 , Sb 2 Te 3, Bi 2 Te 3, SiGe, (Pb, Sn) Te, PbTe, skutterudite, AgPb m SbTe 2 + m, Zn 4 Sb 3 , MnSi, FeSi 2 , and Mg 2 Si, or a combination of two or more of these materials, or a combination of any two or more of these materials.

상기 n형 열전소자는 n형 Bi2(Te,Se)3, Bi2Te3, (Bi,Sb)2Te3, SiGe, (Pb,Ge)Te, PbTe, skutterudite, AgPbmSbTe2 +m, FeSi2, CoSi, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어질 수 있다.
The n-type thermoelectric element is made of n-type Bi 2 (Te, Se) 3 , Bi 2 Te 3 , (Bi, Sb) 2 Te 3 , SiGe, (Pb, Ge) Te, PbTe, skutterudite, AgPb m SbTe 2 + m A superlattice, a nanotube, a quantum dot, or a combination of two or more of FeSi 2 , CoSi, Mg 2 Si, or a combination of two or more of them.

전술한 과제를 해결하기 위한 본 발명에 따른 열전모듈 제조방법은, (a) 기판에 적어도 하나 이상의 써멀비아전극을 형성하는 단계; (b) 써멀비아전극이 형성된 기판을 상부기판 또는 하부기판 중 적어도 하나로 하고, 상부기판 및 하부기판의 전극에 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 p형 열전소자 및 n형 열전소자를 교번 배열하여 소자접합층을 통하여 접합시켜 열전모듈을 구성하는 단계;를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method of manufacturing a thermoelectric module, including: (a) forming at least one thermal via electrode on a substrate; (b) The substrate on which the thermal via electrode is formed is at least one of an upper substrate and a lower substrate. The p-type thermoelectric element and the n-type thermoelectric element are electrically connected in series to the electrodes of the upper substrate and the lower substrate, Forming a thermoelectric module by alternately arranging the thermoelectric module and the thermoelectric module through the device bonding layer.

이때, 상기 상부기판과 상기 하부기판이 모두 써멀비아전극이 구비된 기판으로 이루어질 수도 있으며, 상기 상부기판 또는 상기 하부기판 중 하나가 써멀비아전극이 구비된 기판으로 이루어질 수도 있다. 이때, 상기 상부기판과 상기 하부기판은 같은 소재를 사용하여 이루어지거나 또는 서로 다른 소재를 사용하여 이루어질 수도 있다.At this time, the upper substrate and the lower substrate may both be a substrate having thermal via electrodes, and one of the upper substrate and the lower substrate may be a substrate having thermal via electrodes. At this time, the upper substrate and the lower substrate may be made of the same material or may be made of different materials.

써멀비아전극이 형성되는 기판은 알루미나(Al2O3), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC), 질화실리콘(Si3N4), 실리콘(Si) 중에서 적어도 하나를 포함하여 이루어지는 세라믹을 사용하여 이루어지는 것이 바람직하다.The substrate on which the thermal via electrode is formed is made of a material selected from the group consisting of Al 2 O 3 , AlN, glass (SiO 2 ), glass-ceramic, silicon carbide (SiC), silicon nitride (Si 3 N 4 ) ) Of at least one selected from the group consisting of ceramics and ceramics.

써멀비아전극이 형성되는 기판은 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함하여 이루어지는 고분자를 사용하여 이루어지는 것이 바람직하다.The substrate on which the thermal via electrode is formed may include at least one of epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, PDMS (polydimethylsiloxane) And the like.

상기 (a) 단계에서, 상기 기판에 적어도 하나 이상의 비아홀을 형성하고 상기 비아홀에 상기 써멀비아전극을 형성하는 할 수 있으며, 또한 상기 기판에 적어도 하나 이상의 비아홈을 형성하고 상기 비아홈에 상기 써멀비아전극을 형성하는 것도 가능하다.In the step (a), at least one via hole may be formed in the substrate, the thermal via electrode may be formed in the via hole, and at least one via groove may be formed in the substrate, It is also possible to form an electrode.

이때, 상기 비아홀 또는 상기 비아홈은 레이저 가공, Deep RIE, 이온밀링, 이온에칭, 드릴 가공, 습식에칭, 펀칭 중의 어느 하나를 사용하거나 또는 둘 이상을 조합하여 사용하여 형성될 수 있다.At this time, the via hole or the via groove may be formed by using any one of laser processing, deep RIE, ion milling, ion etching, drilling, wet etching and punching, or a combination of two or more of them.

상기 (a) 단계에서, 세라믹 그린쉬트에 적어도 하나 이상의 비아홀을 형성한 후 이를 소결하여 비아홀을 갖는 세라믹 기판을 제조하고 상기 비아홀에 상기 써멀비아전극을 형성할 수 있으며, 또한, 세라믹 그린쉬트에 적어도 하나 이상의 비아홈을 형성한 후 이를 소결하여 비아홈을 갖는 세라믹 기판을 제조하고 상기 비아홈에 상기 써멀비아전극을 형성할 수도 있다.In the step (a), at least one via hole is formed in the ceramic green sheet, and the ceramic via sheet is formed by sintering the ceramic green sheet to form the thermal via electrode in the via hole. One or more via grooves may be formed and then sintered to produce a ceramic substrate having via grooves, and the thermal via electrodes may be formed in the via grooves.

또한, 상기 (a) 단계에서, 몰드에 써멀비아전극으로 사용할 금속들을 배열한 후 고분자 용액을 장입하고 응고시켜 써멀비아전극이 구비된 고분자 기판을 형성하는 것도 가능하며, 또한, 고분자를 B-stage 큐어링한 후 이에 써멀비아전극용 금속들을 배열삽입하고 C-stage 큐어링 함으로써 써멀비아전극이 구비된 고분자 기판을 형성하는 것도 가능하다.In addition, in the step (a), it is also possible to arrange the metal to be used as the thermal via electrode in the mold and then charge the polymer solution and solidify to form the polymer substrate having the thermal via electrode. In addition, It is possible to form a polymer substrate provided with a thermal via electrode by arranging the metal for the thermal via electrode after curing and curing the C-stage.

상기 써멀비아전극은 구리(Cu), 은(Ag), 주석(Sn), 알루미늄(Al), 니켈(Ni), 철(Fe), 금(Au), 백금(Pt), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 이루어지는 것이 바람직하다.The thermal via electrode may be formed of at least one of copper, silver, tin, aluminum, nickel, iron, gold, platinum, chromium, It is preferable that it is made of a metal having a composition containing any one or two or more of titanium (Ti), tantalum (Ta), and tungsten (W).

이때, 상기 써멀비아전극은 전기도금, 무전해도금, 진공증착, 스퍼터링, 스크린프린팅, 전자빔 증착, 화학기상증착, MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition) 중 어느 하나를 사용하거나 또는 둘 이상을 조합하여 사용하여 형성될 수 있다.The thermal via electrode may be formed using any one of electroplating, electroless plating, vacuum deposition, sputtering, screen printing, electron beam deposition, chemical vapor deposition, MBE (Molecular Beam Epitaxy), and MOCVD (Metal Organic Chemical Vapor Deposition) Or a combination of two or more of them.

상기 본 발명에 따른 열전모듈 제조방법은, 상기 써멀비아전극 표면에 p형 열전소자와 n형 열전소자를 접합하기 위한 소자접합층을 형성하는 단계;가 포함되어 이루어지는 것이 바람직하다. 이때, 상기 소자접합층은 솔더 또는 전도성 접착제를 사용하여 이루어질 수 있다. 이때, 상기 솔더는 주석(Sn)에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb), 금(Au) 중에서 어느 하나 또는 둘 이상이 함유된 조성으로 이루어지는 것을 바람직하다.The method of manufacturing a thermoelectric module according to the present invention preferably includes forming a device junction layer for bonding the p-type thermoelectric element and the n-type thermoelectric element to the surface of the thermal via electrode. At this time, the device junction layer may be formed using a solder or a conductive adhesive. At this time, the solder may be formed of at least one selected from the group consisting of silver (Ag), copper (Cu), bismuth (Bi), indium (In), zinc (Zn), antimony (Sb), lead (Pb) It is preferable that the composition contains any one or two or more of them.

또한, 상기 (a) 단계에서, 적어도 하나 이상의 비아홀 또는 비아홈이 형성된 기판에서 상기 비아홀 또는 상기 비아홈 둘레에 비아접착층을 형성한 후 상기 비아홀 또는 상기 비아홈에 써멀비아전극을 형성할 수 있다.In the step (a), a via-adhesive layer may be formed around the via hole or the via groove in the substrate having the at least one via hole or the via groove, and then the thermal via electrode may be formed in the via hole or the via groove.

상기 비아접착층은 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 단일층 또는 다층으로 이루어질 수 있다.The via adhesive layer may be formed of at least one material selected from the group consisting of Ni, Cu, Sn, Ag, Au, Pt, Fe, Cr, (Ti), tantalum (Ta), tungsten (W), or a combination of two or more thereof.

상기 본 발명에 따른 열전모듈 제조방법은 써멀비아전극이 형성된 기판에 절연층을 형성하는 단계;를 포함하여 이루어질 수 있다.The method of manufacturing a thermoelectric module according to the present invention may include forming an insulating layer on a substrate on which a thermal via electrode is formed.

상기 절연층은 페릴렌(Pyrelene), 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함한 고분자 소재의 코팅 또는 라미네이션을 사용하여 이루어지는 것이 바람직하다. The insulating layer may include at least one of Pyrelene, epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, polydimethylsiloxane (PDMS) Or a lamination of a polymer material including the above-mentioned polymer.

또한, 상기 절연층은 SiO2 , Al2O3, AlN, SiC, Si3N4, Si 중에서 적어도 어느 하나를 포함한 세라믹 코팅을 사용하여 이루어지는 것이 바람직하다.The insulating layer may be formed using a ceramic coating containing at least one of SiO 2 , Al 2 O 3 , AlN, SiC, Si 3 N 4 , and Si.

상기 p형 열전소자는 p형 (Bi,Sb)2Te3, Sb2Te3, Bi2Te3, SiGe, (Pb,Sn)Te, PbTe, skutterudite, AgPbmSbTe2 +m, Zn4Sb3, MnSi, FeSi2, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어질 수 있다.The p-type thermoelectric element is a p-type (Bi, Sb) 2 Te 3 , Sb 2 Te 3, Bi 2 Te 3, SiGe, (Pb, Sn) Te, PbTe, skutterudite, AgPb m SbTe 2 + m, Zn 4 Sb 3 , MnSi, FeSi 2 , and Mg 2 Si, or a combination of two or more of these materials, or a combination of any two or more of these materials.

상기 n형 열전소자는 n형 Bi2(Te,Se)3, Bi2Te3, (Bi,Sb)2Te3, SiGe, (Pb,Ge)Te, PbTe, skutterudite, AgPbmSbTe2 +m, FeSi2, CoSi, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어질 수 있다.
The n-type thermoelectric element is made of n-type Bi 2 (Te, Se) 3 , Bi 2 Te 3 , (Bi, Sb) 2 Te 3 , SiGe, (Pb, Ge) Te, PbTe, skutterudite, AgPb m SbTe 2 + m A superlattice, a nanotube, a quantum dot, or a combination of two or more of FeSi 2 , CoSi, Mg 2 Si, or a combination of two or more of them.

본 발명에 의해 기판에 써멀비아전극을 구비하고 상기 써멀비아전극에 열전소자들을 접합하여 열전모듈을 구성함으로써 열전도도가 우수한 금속으로 구비한 써멀비아전극을 통해 힛 소스(heat source)로부터 열전소자로의 열전달과 열전소자로부터 힛 싱크(heat sink)로의 열방출을 극대화 함으로써 열전모듈의 성능 향상이 가능하게 된다. 또한 본 발명에 의해 써멀비아전극을 p형과 n형 열전소자 사이의 전극으로 사용하게 됨으로써 열전모듈의 제조원가를 낮출 수 있으며 성능과 신뢰도 및 수명의 향상이 가능하게 된다.
According to the present invention, a thermal via electrode is provided on a substrate, and thermoelectric elements are bonded to the thermal via electrode to form a thermoelectric module. Thus, a thermal via electrode provided from a heat- And the heat dissipation from the thermoelectric element to the heat sink is maximized, thereby improving the performance of the thermoelectric module. Further, by using the thermal via electrode as an electrode between the p-type and n-type thermoelectric elements according to the present invention, it is possible to lower the manufacturing cost of the thermoelectric module and to improve the performance, reliability and life.

도 1은 기존 기술에 의한 열전모듈(10)의 개략적인 단면도.
도 2 및 도 3은 본 발명에 따라 써멀비아전극(22)을 구비한 기판(21)으로 구성된 써멀비아전극 열전모듈(20)의 개략적인 단면도
도 4 및 도 5는 본 발명에 의해 써멀비아전극 열전모듈(20)을 제조하는 방법을 나타내는 공정 흐름도. (a) 비아 홀(31) 또는 비아홈(32)을 구비한 기판(21)의 개략적인 단면도, (b) 비아 홀(31) 또는 비아홈(32)을 구비한 기판(21)의 개략적인 조감도, (c) 써멀비아전극(22)을 형성한 기판(21)의 개략적인 단면도, (d) 써멀비아전극(22)을 형성한 기판(21)의 개략적인 조감도, (e) 써멀비아전극(22)에 소자접합층(23)을 구비한 기판(21)의 개략적인 단면도, (f) 베리어(barrier)층(26)을 구비한 p형 열전소자(24)와 n형 열전소자(25)의 개략적인 단면도.
도 6(a)는 기존 기술에 의한 열전모듈(10)에서 열전모듈(10)의 양단간의 온도차와 열전소자(15,16)의 양단간의 온도차의 관계를 나타내는 모식도.
도 6(b)는 본 발명에 따른 써멀비아전극 열전모듈(20)에서 써멀비아전극 열전모듈(20) 양단간의 온도차와 열전소자(24,25) 양단간의 온도차의 관계를 나타내는 모식도.
도 7는 본 발명에 따라 써멀비아전극(22)과 절연층(51)을 구비한 기판(21)으로 구성된 써멀비아전극 열전모듈(20)의 개략적인 단면도.
도 8은 본 발명에 따라 기판(21)의 써멀비아전극(22)에 베리어층(26)을 구비하지 않은 열전소자(24,25)를 접합하여 구성한 써멀비아전극 열전모듈(20)의 개략적인 단면도.
도 9은 본 발명에 의해 써멀비아전극(22)이 구비된 기판(21)을 제조하는 또 다른 방법을 나타내는 공정 흐름도. (a) 비아접착층(71)이 형성된 비아 홀(31)을 구비한 기판(21)의 개략적인 단면도, (b) 비아접착층(71)이 형성된 써멀비아전극(22)을 구비한 기판(22)의 개략적인 단면도.
도 10은 본 발명에 따라 비아접착층(71)을 갖는 써멀비아전극(22)을 구비한 기판(21)으로 구성된 써멀비아전극 열전모듈(20)의 개략적인 단면도.
도 11는 본 발명에 따라 비아접착층(71)을 갖는 써멀비아전극(22)과 절연층(51)을 구비한 기판(21)으로 구성된 써멀비아전극 열전모듈(20)의 개략적인 단면도.
도 12은 기존 기술에 의한 열전모듈(10)의 개략적인 기판(11) 단면도.
도 13은 본 발명에 따라 비아접착층(71)을 갖는 써멀비아전극(22)을 구비한 기판(21)과 기존 기술에 의한 기판(11)을 함께 사용하여 구성한 써멀비아전극 열전모듈(20)의 개략적인 단면도.1 is a schematic cross-sectional view of a thermoelectric module 10 according to the prior art.
2 and 3 are schematic cross-sectional views of a thermal via-electrode thermoelectric module 20 composed of a substrate 21 having a thermal via electrode 22 according to the present invention
4 and 5 are process flow diagrams showing a method of manufacturing the thermal via-electrode thermoelectric module 20 according to the present invention. (a) a schematic cross-sectional view of a substrate 21 having a via hole 31 or a via groove 32, (b) a schematic view of a substrate 21 having a via hole 31 or a via groove 32 (D) a schematic bird's-eye view of the substrate 21 on which the thermal via-electrode 22 is formed, (e) a schematic view of the thermal via-electrode 22, (F) a p-type thermoelectric element 24 having a barrier layer 26 and a thermoelectric element 25 having an n-type thermoelectric element 25 Fig.
6A is a schematic diagram showing the relationship between the temperature difference between the opposite ends of the thermoelectric module 10 and the temperature difference between the opposite ends of the thermoelectric elements 15 and 16 in the thermoelectric module 10 according to the conventional technique.
6B is a schematic diagram showing the relationship between the temperature difference between the both ends of the thermal via-electrode thermoelectric module 20 and the temperature difference between the thermoelectric elements 24 and 25 in the thermal via-electrode thermoelectric module 20 according to the present invention.
7 is a schematic cross-sectional view of a thermal via-electrode thermoelectric module 20 composed of a substrate 21 having a thermal via electrode 22 and an insulating layer 51 according to the present invention.
8 is a schematic view of a thermal via electrode thermoelectric module 20 constructed by bonding thermoelectric elements 24 and 25 not provided with a barrier layer 26 to a thermal via electrode 22 of a substrate 21 according to the present invention Cross-section.
9 is a process flow chart showing another method of manufacturing the substrate 21 provided with the thermal via electrode 22 according to the present invention. (b) a substrate 22 provided with a thermal via-electrode 22 having a via-bonding layer 71 formed thereon; (b) a via- Fig.
10 is a schematic cross-sectional view of a thermal via-electrode thermoelectric module 20 composed of a substrate 21 having a thermal via-electrode 22 having a via-bonding layer 71 according to the present invention.
11 is a schematic sectional view of a thermal via-electrode thermoelectric module 20 composed of a substrate 21 having an insulating layer 51 and a thermal via-electrode 22 having a via-bonding layer 71 according to the present invention.
12 is a schematic sectional view of the substrate 11 of the thermoelectric module 10 according to the prior art.
13 is a sectional view of the thermal via-electrode thermoelectric module 20 constructed by using the substrate 21 having the thermal via-electrode 22 having the via-bonding layer 71 and the substrate 11 according to the conventional technique together Schematic cross section.

이하에서는, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 발명은 열전모듈(20)의 상부기판(21)과 하부기판(21) 모두 또는 이 둘 중의 하나에 써멀비아전극(22)을 구비하고 상기 써멀비아전극(22)에 p형 열전소자(24)와 n형 열전소자(25)를 접합함으로써 열전도도가 우수한 새로운 구조의 열전모듈을 제공한다.The present invention is characterized in that a thermal via electrode 22 is provided on one or both of the upper substrate 21 and the lower substrate 21 of the thermoelectric module 20 and the p-type thermoelectric element 24 ) And the n-type thermoelectric element 25 are bonded to each other to provide a thermoelectric module having a novel structure with excellent thermal conductivity.

기존의 열전모듈은 알루미나와 같은 세라믹 소재로 형성한 상기 상부기판(11)과 하부기판(11)의 낮은 열전도도로 인해 상기 상부기판(11)과 하부기판(11)의 열저항이 크기 때문에 p형과 n형 열전소자(15,16)의 양단에서 실제로 발생하는 온도차 T가 열전모듈(10)의 고온단과 저온단에 가해주는 온도차에 비해 크게 저하하여 열전모듈(10)의 성능이 낮아지는 문제점이 있다. The conventional thermoelectric module has a large thermal resistance between the upper substrate 11 and the lower substrate 11 due to the low thermal conductivity of the upper substrate 11 and the lower substrate 11 formed of a ceramic material such as alumina, And the temperature difference T actually generated at both ends of the n-type thermoelectric elements 15 and 16 is greatly lowered than the temperature difference applied to the high temperature end and the low temperature end of the thermoelectric module 10, thereby lowering the performance of the thermoelectric module 10 have.

이러한 문제점을 해결하기 위하여, 본 발명에서는 기판의 일부를 연통하는 비아홀부에 전극을 형성하고 이 전극을 통해 p형과 n형 열전소자를 접합시킴으로써, 이렇게 형성된 전극을 통해 힛 소스(heat source)로부터 열전소자로의 열전달과 열전소자로부터 힛 싱크(heat sink)로의 열방출이 이루어져 성능이 크게 개선된 열전모듈을 제공하게 된다. 또한, 기존 기술에 의한 열전모듈(10)의 전극접합층(12)과 전극층(13)이 불필요하게 되어 제조원가가 낮으며 또한 성능과 신뢰도 및 수명이 향상된 열전모듈(20)을 제공할 수 있다. In order to solve this problem, in the present invention, an electrode is formed in a via hole communicating a part of a substrate, and a p-type and an n-type thermoelectric element are bonded to each other through the electrode, The heat transfer to the thermoelectric element and the heat radiation from the thermoelectric element to the heat sink are performed, thereby providing the thermoelectric module with greatly improved performance. In addition, it is possible to provide the thermoelectric module 20 in which the electrode bonding layer 12 and the electrode layer 13 of the thermoelectric module 10 according to the prior art are not required, the manufacturing cost is low, and the performance, reliability, and service life are improved.

발명자는 이렇게 기판의 일부를 연통하는 비아홀부에 형성되어 기판과 일체를 이루는 새로운 개념의 전극을 "써멀비아전극(thermal-via electrode)"이라고 명명하고자 한다. 본 발명에서 써멀비아전극은 세라믹 또는 고분자 기판에 전극접합층을 통해 접합된 전극과는 구별되는 용어로써, 기판의 일부를 연통하는 비아홀부에 형성되거나 기판의 일부에 형성된 비아홈부에 형성되어 기판과 일체로 이루어지는 전극을 통칭하여 정의한다. 따라서, 본 발명에서 써멀비아전극은 세라믹 기판에 접합된 기존의 전극과는 달리 기판의 일부에 형성되어 기판과 일체를 이루는 것이라면 모두 이에 포함될 수 있을 것이다.The inventor intends to designate a new concept electrode as a "thermal-via electrode", which is formed in a via hole communicating with a part of the substrate and integrated with the substrate. The thermal via electrode in the present invention is distinguished from an electrode bonded to a ceramic or polymer substrate through an electrode bonding layer. The thermal via electrode is formed in a via hole portion communicating a part of the substrate or formed in a via groove portion formed in a part of the substrate, The electrodes integrally formed are collectively defined. Therefore, in the present invention, the thermal via electrode may be included in any part of the substrate formed in a part of the substrate and integrated with the substrate, unlike the conventional electrode bonded to the ceramic substrate.

써멀비아전극(22)은 가장 바람직하게는 도 2에서와 같이 기판을 연통하는 적어도 하나 이상의 비아홀부에 형성될 수도 있으나, 도 3에서와 같이 기판의 일부에 형성된 비아홈부에 형성될 수도 있다.
The thermal via electrode 22 is most preferably formed in at least one or more via holes communicating with the substrate as shown in Fig. 2, but may be formed in a via groove formed in a part of the substrate as shown in Fig.

도 2 및 도 3은 본 발명의 일실시예에 따른 써멀비아전극(22)을 구비한 기판(21)으로 구성된 써멀비아전극 열전모듈(20)의 개략적인 단면도이다.2 and 3 are schematic cross-sectional views of a thermal via-electrode thermoelectric module 20 composed of a substrate 21 having a thermal via-electrode 22 according to an embodiment of the present invention.

도 2에 도시된 바와 같이 써멀비아전극(22)은 기판을 연통하는 비아홀부에 형성되어 기판(21)과 일체를 이루며, 써멀비아전극(22)이 구비된 기판(21)이 상부기판 및 하부기판으로 사용된다. 써멀비아전극(22)에 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 p형 열전소자(24) 및 n형 열전소자(25)가 교번 배열하여 소자접합층(23)을 통하여 접합되어 있다. 접합시 솔더에 의한 오염을 방지하기 위해 열전소자(24, 25)의 위 면과 아래 면에는 베리어층(26)이 형성되어 있다.2, the thermal via electrode 22 is formed on a via hole communicating with the substrate and integrated with the substrate 21. The substrate 21 provided with the thermal via electrode 22 is connected to the upper substrate and the lower substrate And is used as a substrate. The p-type thermoelectric elements 24 and the n-type thermoelectric elements 25 are alternately arranged and connected to each other via the device bonding layer 23 so as to be electrically connected in series to the thermal via electrodes 22 and thermally connected in parallel. A barrier layer 26 is formed on the upper and lower surfaces of the thermoelectric elements 24 and 25 in order to prevent contamination by the solder during the bonding.

이러한 본 발명의 열전모듈(20)은 기존의 세라믹 기판보다 열전도도가 높은 써멀비아전극(22)을 통해 힛 소스(heat source)로부터 열전소자로의 열전달과 열전소자로부터 힛 싱크(heat sink)로의 열방출이 이루어져 열저항을 크게 줄일 수 있게 되어 성능을 크게 향상시킬 수 있다.The thermoelectric module 20 according to the present invention has a function of transferring heat from a heat source to a thermoelectric element through a thermal via electrode 22 having a higher thermal conductivity than a conventional ceramic substrate and transferring heat from the thermoelectric element to a heat sink The heat dissipation can be made to greatly reduce the thermal resistance, which can greatly improve the performance.

도 3에 도시된 바와 같이, 본 발명에서 써멀비아전극(22)은 기판(21)을 완전히 연통하지 않고 기판(21)의 비아홈부에 형성될 수도 있다. 이러한 열전모듈(20)에서도 세라믹 기판 자체를 상부기판 및 하부기판으로 사용하는 기존의 열전모듈(10)에 비해 열저항을 크게 줄일 수 있어 성능을 크게 향상시킬 수 있다.
3, in the present invention, the thermal via electrode 22 may be formed in the via groove portion of the substrate 21 without completely communicating the substrate 21. The thermal resistance of the thermoelectric module 20 can be significantly reduced as compared with the conventional thermoelectric module 10 using the ceramic substrate itself as the upper substrate and the lower substrate, thereby greatly improving the performance.

이하에서는 본 발명의 일실시예에 따른 써머비아전극을 구비한 열전모듈의 제조방법에 대해 상세히 설명한다.
Hereinafter, a method for manufacturing a thermoelectric module having a thermo-couple electrode according to an embodiment of the present invention will be described in detail.

<실시예 1>&Lt; Example 1 >

본 발명에 의한 써멀비아전극(22)이 구비된 기판(21)을 이용한 써멀비아전극 열전모듈(20)의 제조방법의 일실시예는 다음과 같이 구성된다.An embodiment of a method of manufacturing the thermal via electrode thermoelectric module 20 using the substrate 21 provided with the thermal via electrode 22 according to the present invention is configured as follows.

먼저, 도 4(a)의 단면도와 도 4(b)의 조감도에 도시한 바와 같이 두께 1 mm, 크기 40 mm x 40 mm의 알루미나 기판(21)에 레이저 가공을 이용하여 2 mm x 5 mm 크기의 네모난 형상의 비아 홀(31)들을 1 mm 간격으로 형성하였다. First, as shown in the sectional view of Fig. 4 (a) and the bird's-eye view of Fig. 4 (b), an alumina substrate 21 having a thickness of 1 mm and a size of 40 mm x 40 mm was laser- Holes 31 were formed at intervals of 1 mm.

상기와 같이 네모난 형상의 비아 홀(31)들을 형성한 알루미나 기판(21)을 구리 테잎에 부착하고 이들을 구리 도금액 내에 장입하였다. Current source meter를 사용하여 알루미나 기판(21)을 부착한 구리 테입에 도금전류를 인가하여 알루미나 기판(21)에 구비된 비아 홀(31)들을 구리 도금으로 채워 써멀비아전극(22)들을 형성한 후, 구리 테잎을 떼어내어 도 4(c)의 단면도와 도 4(d)의 조감도에 도시한 바와 같은 구리 써멀비아전극(22)들이 구비된 알루미나 기판(21)을 형성하였다. The alumina substrate 21 having the square-shaped via-holes 31 as described above was attached to the copper tape and charged into the copper plating solution. A via hole 31 provided in the alumina substrate 21 is filled with copper plating by applying a plating current to a copper tape to which an alumina substrate 21 is attached using a current source meter to form thermal via electrodes 22 And the copper tape was removed to form an alumina substrate 21 having copper thermal via electrodes 22 as shown in the sectional view of FIG. 4 (c) and the bird's-eye view of FIG. 4 (d).

상기와 같이 알루미나 기판(21)에 구비된 써멀비아전극(22)의 표면에 스크린프린팅법으로 솔더 페이스트를 도포하여 도 4(e)의 단면도에 도시한 바와 같이 써멀비아전극(22)에 소자접합층(23)을 구비하였다. Solder paste is applied to the surface of the thermal via electrode 22 provided on the alumina substrate 21 by the screen printing method as described above so that the thermal via electrode 22 is bonded to the thermal via electrode 22 as shown in the cross- Layer (23).

p형 (Bi0.25Sb0.75)2Te3 가압소결체를 크기 2 mm x 2 mm, 높이 3 mm로 절단하고 위 면과 아래 면에 Ni을 2 m 두께로 무전해 도금하여 도 4(f)의 단면도에 도시한 바와 같이 베리어(barrier)층(26)을 구비한 p형 열전소자(24)들을 구비하였으며, n형 Bi2(Te0.95Se0.05)3 가압소결체를 크기 2 mm x 2 mm, 높이 3 mm로 절단하고 위 면과 아래 면에 Ni을 2 m 두께로 무전해 도금하여 도 4(f)의 단면도에 도시한 바와 같이 베리어층(26)을 구비한 n형 열전소자(25)들을 구비하였다. 4 (f) is obtained by cutting the p-type (Bi 0.25 Sb 0.75 ) 2 Te 3 pressure sintered body to a size of 2 mm x 2 mm and a height of 3 mm and electroless plating Ni on the upper and lower surfaces to a thickness of 2 m Type thermoelectric elements 24 provided with a barrier layer 26 as shown in FIG. 3B. The n-type Bi 2 (Te 0.95 Se 0.05 ) 3 pressure sintered body was sized 2 mm x 2 mm and height 3 mm, and Ni was electroless-plated on the upper and lower surfaces by a thickness of 2 m to form the n-type thermoelectric elements 25 having the barrier layer 26 as shown in the sectional view of FIG. 4 (f) .

본 실시예에서는 소자접합층(23)으로 솔더를 사용하여 p형 열전소자(24)와 n형 열전소자(25)를 써멀비아전극(22)에 접합시 솔더반응을 조절하고 솔더에 의한 열전소자(24,25)의 오염을 방지하기 위해 열전소자(24,25)의 위 면과 아래 면에 베리어층(26)을 구비하였다. In this embodiment, the solder reaction is controlled when the p-type thermoelectric element 24 and the n-type thermoelectric element 25 are bonded to the thermal via-electrode 22 using the solder as the element bonding layer 23, Barrier layers 26 are provided on the upper and lower surfaces of the thermoelectric elements 24 and 25 to prevent contamination of the thermoelectric elements 24 and 25.

상기 구리 써멀비아전극(22)들이 구비된 알루미나 상부기판(21)과 하부기판(21)의 써멀비아전극(22)들에 베리어층(26)이 구비된 p형 열전소자(24)들과 n형 열전소자(25)들을 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 교번 배열한 후, 상기 소자접합층(23)으로 구비한 솔더를 녹여 p형 열전소자(24)와 n형 열전소자(25)를 써멀비아전극(22)에 접합시켜 도 2에 도시한 본 발명에 의한 써멀비아전극 열전모듈(20)을 형성하는 것이 가능하였다. The p-type thermoelectric elements 24 provided with the barrier layer 26 on the alumina upper substrate 21 provided with the copper thermal via-electrodes 22 and the thermal via-electrodes 22 of the lower substrate 21 and the n- Type thermoelectric element 24 and the n-type thermoelectric element 25 are melted by melting the solder provided as the device bonding layer 23 after the thermoelectric elements 25 are alternately arranged in series so as to be electrically connected in series and thermally connected in parallel 25 were bonded to the thermal via electrode 22 to form the thermal via-electrode thermoelectric module 20 according to the present invention shown in Fig.

표 1에 기존 기술에 의한 열전모듈(10)과 본 발명에 의한 써멀비아전극 열전모듈(20)의 발전특성을 비교하였다. 표 1에 나타낸 발전특성을 측정하기 위해 각기 기존 기술에 의한 열전모듈(10)과 본 발명에 의한 써멀비아전극 열전모듈(20)을 전기저항 발열체로 가열하는 고온단과 냉각수를 순환시켜 15℃의 일정한 온도로 유지하는 저온단 사이에 장입한 후 열전모듈(10,20)의 양단간의 온도차 T에 따른 발전출력을 측정하였다. 표 1에 나타난 바와 같이 본 발명에 의해 제공방법이 간단하면서도 성능이 40% 정도 향상된 열전모듈(20)을 제공할 수 있다.
Table 1 compares the power generation characteristics of the thermoelectric module 10 according to the prior art and the thermal via electrode thermoelectric module 20 according to the present invention. In order to measure the power generation characteristics shown in Table 1, a high-temperature stage for heating the thermoelectric module 10 according to the conventional technique and the thermal via-electrode thermoelectric module 20 according to the present invention with the electric resistance heating body and the cooling water were circulated, And the power generation output according to the temperature difference T between both ends of the thermoelectric modules 10 and 20 was measured. As shown in Table 1, it is possible to provide the thermoelectric module 20 which is simple and provides a 40% improvement in performance by the present invention.

기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 발전특성 비교Comparison of power generation characteristics between the thermoelectric module 10 according to the existing technology and the thermal via electrode thermoelectric module 20 according to the present embodiment 고온단 온도
(℃)Hot temperature
(° C) 저온단 온도
(℃)Cold temperature
(° C) 온도차 T
(℃)Temperature difference T
(° C) 발전 출력(W) Power output (W) 기존기술에
의한 열전모듈Existing technology
Thermoelectric module by 본 실시예에
의한 열전모듈In this embodiment,
Thermoelectric module by 120120 1515 105105 1.71.7 2.42.4 150150 1515 135135 2.82.8 3.83.8 200200 1515 185185 4.44.4 6.16.1

기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 양단간에 동일한 온도차 T를 인가하였을 때 각 열전모듈 내에서 위치에 따른 온도 변화를 각기 도 6(a)와 도 6(b)에 도식적으로 나타내었다. 기존 기술에 의한 열전모듈(10)에서는 열전도도가 낮은 기판(11)의 큰 열저항에 의해 도 6(a)에 도시한 바와 같이 실제 열전소자(15,16)에 작용하는 온도차 T가 열전모듈(10)의 양단간에 인가한 온도차 T에 비해 크게 작아지게 된다. 반면에 본 발명에 의한 써멀비아전극 열전모듈(20)에서는 열전도도가 높은 써멀비아전극(22)을 통해 열전소자로(24,25)로 열전달이 이루어지기 때문에 실제 열전소자(24,25)에 작용하는 온도차 T가 열전모듈(20)의 양단간에 인가한 온도차 T와 거의 같아지게 된다. 6 (a), when the same temperature difference T is applied between the thermoelectric module 10 according to the prior art and the thermal via electrode thermoelectric module 20 according to the present embodiment, And Fig. 6 (b). The temperature difference T acting on the actual thermoelectric elements 15 and 16 due to the large thermal resistance of the substrate 11 having a low thermal conductivity in the thermoelectric module 10 according to the conventional technology is smaller than the temperature difference The temperature difference T applied between both ends of the substrate 10 is significantly reduced. On the other hand, in the thermal via-electrode thermoelectric module 20 according to the present invention, since heat transfer is performed to the thermoelectric elements 24 and 25 through the thermal via electrode 22 having a high thermal conductivity, The operating temperature difference T becomes substantially equal to the temperature difference T applied between both ends of the thermoelectric module 20. [

즉 기존 기술에 의한 열전모듈(10)과 본 발명에 의한 써멀비아전극 열전모듈(20)의 양단간에 동일한 온도차 T를 인가하여도 기존 기술에 의한 열전모듈(10)에 비해 본 발명에 의한 써멀비아전극 열전모듈(20)에서 훨씬 큰 온도차 T가 열전소자(24,25)에 작용하게 된다. 수학식 1에서와 같이 열전모듈(10,20)의 성능은 열전소자(15,16,24,25)에 작용하는 온도차 T의 제곱에 비례하기 때문에, 본 발명에 의한 써멀비아전극 열전모듈(20)에서 기존 기술에 의한 열전모듈(10)과 비교하여 열전성능이 크게 향상되는 것이 가능하다. That is, even when the same temperature difference T is applied between the thermoelectric module 10 according to the related art and the thermal via-electrode thermoelectric module 20 according to the present invention, compared with the conventional thermoelectric module 10, A much larger temperature difference T in the electrode thermoelectric module 20 acts on the thermoelectric elements 24 and 25. Since the performance of the thermoelectric modules 10 and 20 is proportional to the square of the temperature difference T acting on the thermoelectric elements 15, 16, 24, and 25 as shown in Equation 1, the thermal via electrode thermoelectric module 20 ), It is possible to greatly improve the thermoelectric performance as compared with the conventional thermoelectric module 10.

본 실시예와 더불어, 본 발명에서는 도 7에 도시한 바와 같이 써멀비아전극 열전모듈(20)의 위 면과 아래 면에 절연층(51)을 구비하여 써멀비아전극 열전모듈(20)을 구성하는 것도 가능하다. In addition to the present embodiment, in the present invention, as shown in FIG. 7, an insulating layer 51 is provided on the upper and lower surfaces of the thermally via-electrode thermoelectric module 20 to constitute the thermally via-electrode thermoelectric module 20 It is also possible.

바람직하게는, 상기 절연층(51)은 페릴렌(Parylene), 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함한 고분자 소재의 코팅 또는 라미네이션을 사용하여 이루어질 수도 있다.Preferably, the insulating layer 51 is formed of a material selected from the group consisting of parylene, epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, polydimethylsiloxane ), Polyurethane, or a coating or lamination of a polymeric material containing at least one of the foregoing.

바람직하게는, 상기 절연층(51)은 SiO2 , Al2O3, AlN, SiC, Si3N4, Si 중에서 적어도 어느 하나를 포함한 세라믹 코팅을 사용하여 이루어지는 것도 가능하다.The insulating layer 51 may be formed of a ceramic coating containing at least one of SiO 2 , Al 2 O 3 , AlN, SiC, Si 3 N 4 , and Si.

본 실시예에서는 소결된 알루미나 기판(21)에 레이저 가공을 하여 써멀비아전극(22)을 형성할 비아 홀(31)을 형성하였다. 이와 더불어 본 발명에서는 소결하기 전의 세라믹 그린쉬트에 레이저 가공이나 펀칭과 같은 방법으로 비아 홀(31)을 형성한 후 이를 소결하여 비아 홀(31)이 구비된 세라믹 기판(21)을 구성하는 것도 가능하다.In this embodiment, the sintered alumina substrate 21 is subjected to laser processing to form a via hole 31 in which the thermal via electrode 22 is to be formed. In addition, in the present invention, it is also possible to form the ceramic substrate 21 provided with the via hole 31 by forming the via hole 31 in the ceramic green sheet before sintering by a method such as laser processing or punching Do.

본 실시예에서는 기판(21)을 레이저 가공을 하여 써멀비아전극(22)을 형성할 비아 홀(31)을 구비하였다. 이와 더불어 본 발명에서는 레이저 가공, Deep RIE, 이온밀링, 이온에칭, 드릴 가공, 습식에칭을 사용하여 기판(21)에 써멀비아전극(22)을 형성할 비아 홀(31)을 구비하는 것이 가능하다. In this embodiment, the via hole 31 for forming the thermal via-electrode 22 by laser processing the substrate 21 is provided. In addition, in the present invention, it is possible to provide the via hole 31 for forming the thermal via electrode 22 on the substrate 21 by using laser processing, deep RIE, ion milling, ion etching, drilling, and wet etching .

본 실시예에서는 구리(Cu)를 사용하여 써멀비아전극(22)을 구비하였다. 이와 더불어 본 발명에서는 구리(Cu), 니켈(Ni), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나의 금속 또는 둘 이상이 함유된 조성의 금속을 조합하여 써멀비아전극(22)을 구비하는 것이 가능하다. In this embodiment, the thermal via electrode 22 is provided using copper (Cu). In addition, in the present invention, it is preferable to use a metal such as copper, nickel, tin, silver, aluminum, gold, platinum, iron, chromium, It is possible to provide the thermal via electrode 22 by combining any one metal of titanium (Ti), tantalum (Ta), and tungsten (W) or a metal having a composition containing two or more metals.

본 실시예에서는 전기도금법을 사용하여 써멀비아전극(22)을 구비하였다. 이와 더불어 본 발명에서는 써멀비아전극(22)의 형성에 전기도금, 무전해도금, 진공증착, 스퍼터링, 스크린프린팅, 전자빔 증착, 화학기상증착, MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)를 포함하여 어떠한 박막형성법이나 코팅법의 사용도 가능하다.In this embodiment, the thermal via electrode 22 is provided by using the electroplating method. In addition, in the present invention, the thermal via electrode 22 is formed by electroplating, electroless plating, vacuum deposition, sputtering, screen printing, electron beam deposition, chemical vapor deposition, MBE (Molecular Beam Epitaxy) ) Can be used, including any thin film forming method or coating method.

본 실시예에서는 무전해 Ni을 사용하여 베리어(barrier)층(26)을 구비하였다. 이와 더불어 본 발명에서는 상기 베리어층(26)은 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나의 금속 또는 둘 이상이 함유된 조성의 금속을 조합하여 단일층 또는 다층으로 이루어지는 것이 가능하다. In this embodiment, a barrier layer 26 is provided using electroless Ni. In addition, in the present invention, the barrier layer 26 may include at least one selected from the group consisting of Ni, Cu, Sn, Ag, Au, Pt, ), Chromium (Cr), titanium (Ti), tantalum (Ta), and tungsten (W) or a combination of two or more metals.

본 실시예에서는 무전해 도금으로 베리어층(26)을 구비하였다. 이와 더불어 본 발명에서는 전기도금, 무전해도금, 진공증착, 스퍼터링, 스크린프린팅, 전자빔 증착, 화학기상증착, MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)를 포함하여 어떠한 박막형성법이나 코팅법을 사용하여 베리어층(26)을 구비하는 것이 가능하다. In this embodiment, the barrier layer 26 is provided by electroless plating. In addition, the present invention can be applied to any thin film forming method or coating method including electroplating, electroless plating, vacuum deposition, sputtering, screen printing, electron beam deposition, chemical vapor deposition, MBE (Molecular Beam Epitaxy), MOCVD (Metal Organic Chemical Vapor Deposition) It is possible to provide the barrier layer 26 by using the method.

본 실시예에서는 동일한 재질의 상부기판(21)과 하부기판(21)을 사용하여 상기 써멀비아전극 열전모듈(20)을 구성하였다. 이와 같이 본 발명에서는 동일한 재질의 상부기판(21)과 하부기판(21)을 사용하여 써멀비아전극 열전모듈(20)을 구성하는 것이 가능하며, 이와 더불어 본 발명에서는 서로 다른 재질의 상부기판(21)과 하부기판(21)을 사용하여 써멀비아전극 열전모듈(20)을 구성하는 것이 가능하다. In this embodiment, the thermal via-electrode thermoelectric module 20 is formed using the upper substrate 21 and the lower substrate 21 of the same material. As described above, in the present invention, the thermal via-electrode thermoelectric module 20 can be constructed using the upper substrate 21 and the lower substrate 21 of the same material. In addition, in the present invention, the upper substrate 21 ) And the lower substrate 21 can be used to constitute the thermally via-electrode thermoelectric module 20.

본 실시예에서는 소자접합층(23)으로 솔더를 사용하여 p형 열전소자(24)와 n형 열전소자(25)를 써멀비아전극(22)에 접합시켜 써멀비아전극 열전모듈(20)을 구성하였다. 이와 더불어 본 발명에서는 소자접합층(23)으로 전도성접착제를 사용하여 p형 열전소자(24)와 n형 열전소자(25)를 써멀비아전극(22)에 접합하는 것이 가능하다. 상기 소자접합층(23)으로 전도성접착제를 사용하여 구성한 써멀비아전극 열전모듈(20)에서는 도 8에 도시한 바와 같이 베리어층(26)을 구비하지 않은 열전소자(24,25)들을 사용하여 써멀비아전극 열전모듈(20)을 구성할 수도 있다.
In this embodiment, the thermal via-electrode thermoelectric module 20 is constituted by bonding the p-type thermoelectric element 24 and the n-type thermoelectric element 25 to the thermal via-electrode 22 by using solder as the device bonding layer 23 Respectively. In addition, in the present invention, it is possible to bond the p-type thermoelectric element 24 and the n-type thermoelectric element 25 to the thermal via electrode 22 by using a conductive adhesive as the element bonding layer 23. 8, in the thermal via-electrode thermoelectric module 20 constructed by using the conductive adhesive as the element bonding layer 23, thermoelectric elements 24 and 25, which do not have the barrier layer 26, The via-electrode thermoelectric module 20 may be constructed.

<실시예 2>&Lt; Example 2 >

본 실시예에서는 기판(21)을 완전히 연통하지 않고 기판(21)의 비아홈부에 써멀비아전극(22)을 형성한다. In this embodiment, the thermal via-electrode 22 is formed in the via groove portion of the substrate 21 without completely communicating the substrate 21.

먼저, 도 5(a)의 단면도와 도 5(b)의 조감도에 도시한 바와 같이 두께 1 mm, 크기 40 mm x 40 mm의 알루미나 기판(21)에 레이저 가공을 이용하여 1.5 mm x 5 mm 크기의 네모난 형상의 비아 홈(32)들을 1 mm 간격으로 형성하였다. First, as shown in the sectional view of FIG. 5 (a) and the bird's-eye view of FIG. 5 (b), an alumina substrate 21 having a thickness of 1 mm and a size of 40 mm x 40 mm was laser- Shaped via grooves 32 are formed at intervals of 1 mm.

상기와 같이 네모난 형상의 비아 홈(32)들을 형성한 알루미나 기판(21)을 구리 테잎에 부착하고 이들을 구리 도금액 내에 장입하였다. Current source meter를 사용하여 알루미나 기판(21)을 부착한 구리 테입에 도금전류를 인가하여 알루미나 기판(21)에 구비된 비아 홈(32)들을 구리 도금으로 채워 써멀비아전극(22)들을 형성한 후, 구리 테잎을 떼어내어 도 5(c)의 단면도와 도 5(d)의 조감도에 도시한 바와 같은 구리 써멀비아전극(22)들이 구비된 알루미나 기판(21)을 형성하였다. The alumina substrate 21 having the square vias 32 formed as described above was attached to the copper tape and charged into the copper plating solution. The via holes 32 provided in the alumina substrate 21 are filled with copper plating by applying a plating current to the copper tape to which the alumina substrate 21 is attached using a current source meter to form the thermal via electrodes 22 And the copper tape was removed to form an alumina substrate 21 having copper thermal via electrodes 22 as shown in the sectional view of FIG. 5 (c) and the bird's-eye view of FIG. 5 (d).

상기와 같이 알루미나 기판(21)에 구비된 써멀비아전극(22)의 표면에 스크린프린팅법으로 솔더 페이스트를 도포하여 도 5(e)의 단면도에 도시한 바와 같이 써멀비아전극(22)에 소자접합층(23)을 구비하였다. Solder paste is applied to the surface of the thermal via electrode 22 provided on the alumina substrate 21 by the screen printing method as described above so that the thermal via electrode 22 is bonded to the thermal via electrode 22 as shown in the cross- Layer (23).

p형 (Bi0 .25Sb0 .75)2Te3 가압소결체를 크기 2 mm x 2 mm, 높이 3 mm로 절단하고 위 면과 아래 면에 Ni을 2 m 두께로 무전해 도금하여 도 5(f)의 단면도에 도시한 바와 같이 베리어(barrier)층(26)을 구비한 p형 열전소자(24)들을 구비하였으며, n형 Bi2(Te0 .95Se0 .05)3 가압소결체를 크기 2 mm x 2 mm, 높이 3 mm로 절단하고 위 면과 아래 면에 Ni을 2 m 두께로 무전해 도금하여 도 5(f)의 단면도에 도시한 바와 같이 베리어층(26)을 구비한 n형 열전소자(25)들을 구비하였다. The p-type (Bi 0 .25 Sb 0 .75 ) 2 Te 3 pressure sintered body was cut into a size of 2 mm x 2 mm and a height of 3 mm and electroless plating of Ni to a thickness of 2 m on the upper and lower surfaces, barrier as shown in a cross-sectional view f) (barrier) was provided with a layer (a p-type thermoelectric element 24 having a 26), n-type Bi 2 (Te 0 .95 Se 0 .05) 3 pressing the sintered body size 2 mm x 2 mm and a height of 3 mm and electroless plating of Ni to a thickness of 2 m on the upper surface and the lower surface was performed to form an n-type barrier layer 26 having a barrier layer 26 as shown in the cross- And thermoelectric elements 25 were provided.

본 실시예에서는 소자접합층(23)으로 솔더를 사용하여 p형 열전소자(24)와 n형 열전소자(25)를 써멀비아전극(22)에 접합시 솔더반응을 조절하고 솔더에 의한 열전소자(24,25)의 오염을 방지하기 위해 열전소자(24,25)의 위 면과 아래 면에 베리어층(26)을 구비하였다. In this embodiment, the solder reaction is controlled when the p-type thermoelectric element 24 and the n-type thermoelectric element 25 are bonded to the thermal via-electrode 22 using the solder as the element bonding layer 23, Barrier layers 26 are provided on the upper and lower surfaces of the thermoelectric elements 24 and 25 to prevent contamination of the thermoelectric elements 24 and 25.

상기 구리 써멀비아전극(22)들이 구비된 알루미나 상부기판(21)과 하부기판(21)의 써멀비아전극(22)들에 베리어층(26)이 구비된 p형 열전소자(24)들과 n형 열전소자(25)들을 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 교번 배열한 후, 상기 소자접합층(23)으로 구비한 솔더를 녹여 p형 열전소자(24)와 n형 열전소자(25)를 써멀비아전극(22)에 접합시켜 도 3에 도시한 본 발명에 의한 써멀비아전극 열전모듈(20)을 형성하는 것이 가능하였다. The p-type thermoelectric elements 24 provided with the barrier layer 26 on the alumina upper substrate 21 provided with the copper thermal via-electrodes 22 and the thermal via-electrodes 22 of the lower substrate 21 and the n- Type thermoelectric element 24 and the n-type thermoelectric element 25 are melted by melting the solder provided as the device bonding layer 23 after the thermoelectric elements 25 are alternately arranged in series so as to be electrically connected in series and thermally connected in parallel 25 were bonded to the thermal via electrode 22 to form the thermal via electrode thermoelectric module 20 according to the present invention shown in FIG.

본 실시예에 따라 제조된 열전모듈(22)과 기존 기술에 의한 열전모듈(10)의 발전특성 비교한 결과, 표 1과 거의 동일한 결과를 얻을 수 있었다. 즉, 본 실시예에 따른 열전모듈(20)에서도 세라믹 기판 자체를 상부기판 및 하부기판으로 사용하는 기존의 열전모듈(10)에 비해 열저항을 크게 줄일 수 있어 성능을 크게 향상시킬 수 있음을 확인하였다.
As a result of comparing the power generation characteristics of the thermoelectric module 22 manufactured according to the present embodiment and the thermoelectric module 10 according to the conventional technology, substantially the same results as those shown in Table 1 were obtained. That is, the thermal resistance of the thermoelectric module 20 according to the present embodiment can be significantly reduced as compared with the conventional thermoelectric module 10 using the ceramic substrate itself as the upper substrate and the lower substrate, Respectively.

<실시예 3>&Lt; Example 3 >

본 발명의 또 다른 실시예를 도 4(a)와 도 9을 참조하여 설명한다. Another embodiment of the present invention will be described with reference to Fig. 4 (a) and Fig.

먼저, 도 4(a)에 도시한 바와 같이 두께 1 mm, 크기 40 mm x 40 mm의 알루미나 기판(21)에 레이저 가공을 이용하여 2 mm x 5 mm 크기의 네모난 형상의 비아 홀(31)들을 1 mm 간격으로 형성하였다. First, as shown in Fig. 4 (a), an alumina substrate 21 having a thickness of 1 mm and a size of 40 mm x 40 mm is subjected to laser machining to form a square-shaped via hole 31 having a size of 2 mm x 5 mm, Were formed at intervals of 1 mm.

상기와 같은 비아 홀(31)들이 형성된 알루미나 기판(21)에 메탈 마스크를 부착하고 0.1 m 두께의 Ti와 1 m 두께의 Cu를 순차적으로 스퍼터링한 후 메탈 마스크를 떼어냄으로써 도 9(a)에 도시한 바와 같이 알루미나 기판(21)에 구비된 비아 홀(31)들의 내면에 Ti/Cu로 이루어진 비아접착층(71)을 형성하였다. 비아 홀(31)의 내면에 상기 비아접착층(71)을 구비함으로써 기판(21)과 써멀비아전극(22) 사이의 접착력을 향상시키는 것이 가능하게 된다. A metal mask is attached to the alumina substrate 21 on which the via-holes 31 are formed, and the Ti mask of 0.1 m thickness and the Cu of 1 m thickness are sequentially sputtered, and then the metal mask is removed. A via adhesive layer 71 made of Ti / Cu was formed on the inner surfaces of the via holes 31 provided in the alumina substrate 21 as shown in FIG. The adhesive strength between the substrate 21 and the thermal via-electrode 22 can be improved by providing the via-adhesive layer 71 on the inner surface of the via-hole 31.

상기와 같이 비아접착층(71)을 갖는 비아 홀(31)들이 구비된 알루미나 기판(21)을 구리 테잎에 부착하고 이들을 구리 도금액 내에 장입하였다. Current source meter를 사용하여 알루미나 기판(21)을 부착한 구리 테입에 도금전류를 인가하여 알루미나 기판(21)에 구비된 비아 홀(31)들을 구리 도금으로 채워 써멀비아전극(22)들을 형성한 후 구리 테잎을 떼어내어, 도 9(b)에 도시한 바와 같이 비아접착층(71)을 갖는 써멀비아전극(22)이 구비된 알루미나 기판(21)을 형성하였다. As described above, the alumina substrate 21 having the via-holes 31 having the via-bonding layer 71 was attached to the copper tape and charged into the copper plating solution. A via hole 31 provided in the alumina substrate 21 is filled with copper plating by applying a plating current to a copper tape to which an alumina substrate 21 is attached using a current source meter to form thermal via electrodes 22 The copper tape was removed to form the alumina substrate 21 provided with the thermal via-electrode 22 having the via-bonding layer 71 as shown in Fig. 9 (b).

상기 비아접착층(71)을 갖는 써멀비아전극(22)들이 구비된 알루미나 기판(21)을 사용하여 실시예 1과 같은 공정으로 도 10에 도시한 바와 같은 써멀비아전극 열전모듈(20)을 구성하였다. The thermal via-electrode thermoelectric module 20 as shown in FIG. 10 was fabricated in the same manner as in Example 1 by using the alumina substrate 21 provided with the thermal via-electrodes 22 having the via-bonding layer 71 .

이와 더불어 본 실시예에서는 써멀비아전극(22)이 노출된 열전모듈(20)의 위 면과 아래 면에 1 m 두께의 페릴린 코팅으로 절연층(51)을 구비하여 도 11에 도시한 바와 같은 절연층(51)이 구비된 써멀비아전극 열전모듈(20)을 구성하였다. In addition, in the present embodiment, the insulating layer 51 is provided on the upper surface and the lower surface of the thermoelectric module 20 in which the thermal via electrode 22 is exposed, with a 1-m-thick perylene coating, The thermal via-electrode thermoelectric module 20 having the insulating layer 51 is formed.

도 10에 도시한 비아접착층(71)을 갖는 써멀비아전극(22)이 구비된 써멀비아전극 열전모듈(20)과 도 11에 도시한 비아접착층(71)을 갖는 써멀비아전극(22) 및 절연층(51)이 구비된 써멀비아전극 열전모듈(20)의 발전특성을 측정하였으며, 이를 기존 기술에 의한 열전모듈(10)에서 측정한 발전특성과 비교하여 표 2에 나타내었다.
The thermal via electrode thermoelectric module 20 provided with the thermal via electrode 22 having the via adhesive layer 71 shown in Fig. 10, the thermal via electrode 22 having the via adhesive layer 71 shown in Fig. 11, The power generation characteristics of the thermal via electrode thermoelectric module 20 including the layer 51 were measured and compared with the power generation characteristics measured by the thermoelectric module 10 according to the prior art.

기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 발전특성 비교Comparison of power generation characteristics between the thermoelectric module 10 according to the existing technology and the thermal via electrode thermoelectric module 20 according to the present embodiment 고온단 온도
(℃)Hot temperature
(° C) 저온단 온도
(℃)Cold temperature
(° C) 온도차 T
(℃)Temperature difference T
(° C) 발전 출력(W) Power output (W) 기존기술에
의한 열전모듈Existing technology
Thermoelectric module by 본 실시예에
의한 열전모듈In this embodiment,
Thermoelectric module by 120120 1515 105105 1.71.7 2.42.4 150150 1515 135135 2.82.8 3.93.9 200200 1515 185185 4.44.4 6.06.0

실시예 1의 써멀비아전극 열전모듈(20)과 마찬가지로 본 실시예에 의해 제공방법이 간단하면서도 성능이 40% 정도 향상된 써멀비아전극 열전모듈(20)을 제공할 수 있다. Like the thermal via electrode thermoelectric module 20 of the first embodiment, the present embodiment can provide the thermal via-electrode thermoelectric module 20 which is simple in the method of providing and which is improved in performance by about 40%.

본 실시예에 의해 비아접착층(71)을 구비함으로써 열전성능의 향상과 더불어 기판(21)과 써멀비아전극(22) 사이의 접착력이 향상된 써멀비아전극 열전모듈(20)을 제공하는 것이 가능하게 된다. It is possible to provide the thermally via-electrode thermoelectric module 20 having the thermoelectric performance improved and the adhesion between the substrate 21 and the thermal via-electrode 22 improved, by providing the via- .

본 실시예에 의해 절연층(51)을 구비함으로써 열전성능의 향상과 더불어 써멀비아전극(22)간의 절연특성이 향상된 써멀비아전극 열전모듈(20)을 제공하는 것이 가능하게 된다. By providing the insulating layer 51 in this embodiment, it becomes possible to provide the thermally via-electrode thermoelectric module 20 with improved thermoelectric performance and improved insulation characteristics between the thermal via-electrodes 22.

본 실시예에서는 비아접착층(71)을 Ti/Cu 다층박막을 이용하여 구비하였다. 이와 더불어 본 발명에서 상기 비아접착층(61)은 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속을 조합하여 단일층 또는 다층으로 이루어지는 것이 가능하다. In this embodiment, the via adhesive layer 71 is provided using a Ti / Cu multilayer thin film. In addition, in the present invention, the via adhesive layer 61 may be formed of a material selected from the group consisting of Ni, Cu, Sn, Ag, Al, Au, Pt, ), Chromium (Cr), titanium (Ti), tantalum (Ta), tungsten (W), or combinations of two or more thereof.

본 실시예에서는 비아접착층(71)을 Ti/Cu 다층박막을 스퍼터링하여 구비하였다. 이와 더불어 본 발명에서는 전기도금, 무전해도금, 진공증착, 스퍼터링, 스크린프린팅, 전자빔 증착, 화학기상증착, MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)를 포함하여 어떠한 박막형성법이나 코팅법을 사용하여 비아접착층(61)을 구비하는 것이 가능하다. In this embodiment, the via adhesive layer 71 is formed by sputtering a Ti / Cu multilayer thin film. In addition, the present invention can be applied to any thin film forming method or coating method including electroplating, electroless plating, vacuum deposition, sputtering, screen printing, electron beam deposition, chemical vapor deposition, MBE (Molecular Beam Epitaxy), MOCVD (Metal Organic Chemical Vapor Deposition) It is possible to provide the via-bonding layer 61 by using the above-mentioned method.

본 실시예에서는 절연층(51)을 페릴렌 코팅을 사용하여 구비하였다. 이와 더불어 본 발명에서 상기 절연층(51)은 페릴렌(Parylene), 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함한 고분자 소재의 코팅 또는 라미네이션을 사용하여 이루어지는 것이 가능하다. In this embodiment, the insulating layer 51 is formed using a perylene coating. In addition, in the present invention, the insulating layer 51 may be formed of a material selected from the group consisting of parylene, epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, polydimethylsiloxane, polyurethane, or a polymer material including at least one of them.

또한 본 발명에서는 상기 절연층(51)은 SiO2 , Al2O3, AlN, SiC, Si3N4, Si 중에서 적어도 어느 하나를 포함한 세라믹 코팅을 사용하여 이루어지는 것이 가능하다.
In the present invention, the insulating layer 51 may be formed of a ceramic coating containing at least one of SiO 2 , Al 2 O 3 , AlN, SiC, Si 3 N 4 , and Si.

<실시예 4><Example 4>

도 4(a)에 도시한 바와 같이 두께 1 mm, 크기 40 mm x 40 mm의 에폭시 기판(21)에 레이저 가공을 이용하여 2 mm x 5 mm 크기의 네모난 형상의 비아 홀(31)들을 1 mm 간격으로 형성하였다. As shown in Fig. 4 (a), square-shaped via holes 31 of 2 mm x 5 mm in size are formed on an epoxy substrate 21 having a thickness of 1 mm and a size of 40 mm x 40 mm by laser machining mm.

상기와 같은 비아 홀(31)들이 형성된 에폭시 기판(21)에 메탈 마스크를 부착하고 0.1m 두께의 Ti와 1 m 두께의 Cu를 순차적으로 스퍼터링한 후 메탈 마스크를 떼어내어 도 9(a)에 도시한 바와 같이 에폭시 기판(21)에 구비된 비아 홀(31)들의 내면에 Ti/Cu로 이루어진 비아접착층(71)을 형성하였다. A metal mask is attached to the epoxy substrate 21 on which the via holes 31 are formed, and Ti mask of 0.1 m thickness and Cu of 1 m thickness are sequentially sputtered, and then the metal mask is removed, A via adhesive layer 71 made of Ti / Cu was formed on the inner surfaces of the via holes 31 provided in the epoxy substrate 21 as shown in Fig.

상기 비아접착층(71)을 갖는 비아 홀(31)들이 구비된 에폭시 기판(21)을 구리 테잎에 부착하고 이들을 구리 도금액 내에 장입하였다. Current source meter를 사용하여 에폭시 기판(21)을 부착한 구리 테입에 도금전류를 인가하여 에폭시 기판(21)에 구비된 비아 홀(31)들을 구리 도금으로 채워 써멀비아전극(22)들을 형성한 후, 구리 테잎을 떼어내어 도 9(b)에 도시한 바와 같은 비아접착층(71)을 갖는 써멀비아전극(22)들이 구비된 에폭시 기판(21)을 형성하였다. An epoxy substrate 21 provided with via holes 31 having the via adhesive layer 71 was attached to the copper tape and charged into the copper plating solution. A via hole 31 provided in the epoxy substrate 21 is filled with copper plating by applying a plating current to a copper tape having an epoxy substrate 21 attached thereto using a current source meter to form thermal via electrodes 22 And the copper tape was removed to form the epoxy substrate 21 provided with the thermal via-electrodes 22 having the via-bonding layer 71 as shown in Fig. 9 (b).

상기 비아접착층(71)을 갖는 써멀비아전극(22)들이 구비된 에폭시 기판(21)을 사용하여 실시예 1과 같은 공정으로 도 10에 도시한 바와 같은 써멀비아전극 열전모듈(20)을 구성하였다. The thermal via-electrode thermoelectric module 20 as shown in FIG. 10 was fabricated in the same manner as in Example 1 by using the epoxy substrate 21 provided with the thermal via-electrodes 22 having the via-bonding layer 71 .

이와 더불어 본 실시예에서는 써멀비아전극(22)이 노출된 열전모듈(20)의 위 면과 아래 면에 1 m 두께의 페릴린 코팅으로 절연층(51)을 구비하여 도 11에 도시한 바와 같은 절연층(51)이 구비된 써멀비아전극 열전모듈(20)을 구성하였다. In addition, in the present embodiment, the insulating layer 51 is provided on the upper surface and the lower surface of the thermoelectric module 20 in which the thermal via electrode 22 is exposed, with a 1-m-thick perylene coating, The thermal via-electrode thermoelectric module 20 having the insulating layer 51 is formed.

표 3에 기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 발전특성을 비교하였다. 본 발명에 의해 성능이 40% 우수한 열전모듈을 제공할 수 있다. Table 3 compares power generation characteristics of the conventional thermoelectric module 10 and the thermal via electrode thermoelectric module 20 according to the present embodiment. According to the present invention, a thermoelectric module having a performance of 40% can be provided.

써멀비아전극(22)을 구비한 기판(21)의 재질로 알루미나를 사용한 써멀비아전극 열전모듈(20)의 성능을 나타낸 표 1과 써멀비아전극(22)을 구비한 기판(21)의 재질로 에폭시를 사용한 써멀비아전극 열전모듈(20)의 성능을 나타낸 표 3의 비교에서 본 발명에 의한 써멀비아전극 열전모듈(20)의 성능이 기판(21) 소재에 의해 변하지 않는다는 것을 보여주고 있다. 즉, 본 발명에 의한 써멀비아전극 열전모듈(20)에서는 힛 소스에서 열전소자(24,25)로의 열전달과 열전소자(24,25)에서 힛 싱크로의 열방출이 기판(21) 소재보다 열전도도가 훨씬 우수한 써멀비아전극(22)을 통해 이루어지기 때문에 써멀비아전극 열전모듈(20)의 성능이 기판(21) 소재에 의존하지 않게 된다. 따라서 본 발명에서는 기존 기술에 의한 열전모듈(10)의 알루미나 기판(11)보다 가격이 훨씬 저렴한 에폭시와 같은 고분자 소재를 기판(21)으로 사용함으로써 열전모듈의 제조원가를 낮추는 것이 가능하게 된다.
The material of the substrate 21 having the thermal via electrode 22 and the thermal via electrode 22 shown in Table 1 showing the performance of the thermal via electrode thermoelectric module 20 using alumina The performance of the thermal via electrode thermoelectric module 20 according to the present invention is not changed by the material of the substrate 21 in the comparison of Table 3 showing the performance of the thermal via electrode thermoelectric module 20 using epoxy. That is, in the thermal via-electrode thermoelectric module 20 according to the present invention, the heat transfer from the heat source to the thermoelectric elements 24 and 25 and the heat release from the thermoelectric elements 24 and 25 to the heat sink are higher than the thermal conductivity The performance of the thermal via electrode thermoelectric module 20 does not depend on the material of the substrate 21 because the thermally via electrode 22 is made of a much higher thermal via electrode 22. Accordingly, in the present invention, it is possible to reduce the manufacturing cost of the thermoelectric module by using a polymer material such as epoxy, which is much cheaper than the alumina substrate 11 of the thermoelectric module 10 according to the conventional technology, as the substrate 21. [

기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 발전특성 비교Comparison of power generation characteristics between the thermoelectric module 10 according to the existing technology and the thermal via electrode thermoelectric module 20 according to the present embodiment 고온단 온도
(℃)Hot temperature
(° C) 저온단 온도
(℃)Cold temperature
(° C) 온도차 T
(℃)Temperature difference T
(° C) 발전 출력(W) Power output (W) 기존기술에
의한 열전모듈Existing technology
Thermoelectric module by 본 실시예에
의한 열전모듈In this embodiment,
Thermoelectric module by 120120 1515 105105 1.71.7 2.42.4 150150 1515 135135 2.82.8 3.83.8 200200 1515 185185 4.44.4 6.16.1

본 실시예에서는 에폭시 기판(21)에 레이저 가공으로 비아 홀(31)들을 형성한 후, 상기 비아 홀(31)들을 구리 전기도금으로 채워서 써멀비아전극(22)들을 구비하였다. 이와 더불어 본 발명에서는 써멀비아전극(22)으로 사용할 금속 조각들을 몰드 내에 배열한 후 고분자 용액을 장입하고 응고시킴으로써 써멀비아전극(22)이 구비된 고분자 기판(21)을 제조하는 것이 가능하다. In this embodiment, the via holes 31 are formed by laser processing on the epoxy substrate 21, and then the via-holes 31 are filled with the copper electroplating to provide the thermal via electrodes 22. In addition, in the present invention, it is possible to manufacture the polymer substrate 21 provided with the thermal via electrode 22 by arranging the metal pieces to be used as the thermal via electrode 22 in the mold and then charging and solidifying the polymer solution.

이와 더불어 본 발명에서는 에폭시와 같은 고분자를 B-stage 큐어링한 후 이에 써멀비아전극(22)용 금속 칩을 배열삽입하고 C-stage 큐어링함으로써 써멀비아전극(22)이 구비된 고분자 기판(21)을 제조하는 것이 가능하다.
In addition, in the present invention, a polymer such as epoxy is cured in a B-stage, and a metal chip for a thermal via electrode 22 is inserted and cured in a C-stage so that a polymer substrate 21 having a thermal via electrode 22 ) Can be produced.

<실시예 5>&Lt; Example 5 >

도 4(a)에 도시한 바와 같이 두께 1 mm, 크기 40 mm x 40 mm의 에폭시 기판(21)에 레이저 가공을 이용하여 2 mm x 5 mm 크기의 네모난 형상의 비아 홀(31)들을 1 mm 간격으로 형성하였다. As shown in Fig. 4 (a), square-shaped via holes 31 of 2 mm x 5 mm in size are formed on an epoxy substrate 21 having a thickness of 1 mm and a size of 40 mm x 40 mm by laser machining mm.

상기와 같은 비아 홀(31)들이 형성된 에폭시 기판(21)에 메탈 마스크를 부착하고 0.1m 두께의 Ti와 1 m 두께의 Cu를 순차적으로 스퍼터링한 후 메탈 마스크를 떼어내어 도 9(a)에 도시한 바와 같이 에폭시 기판(21)에 구비된 비아 홀(31)들의 내면에 Ti/Cu로 이루어진 비아접착층(71)을 형성하였다. A metal mask is attached to the epoxy substrate 21 on which the via holes 31 are formed, and Ti mask of 0.1 m thickness and Cu of 1 m thickness are sequentially sputtered, and then the metal mask is removed, A via adhesive layer 71 made of Ti / Cu was formed on the inner surfaces of the via holes 31 provided in the epoxy substrate 21 as shown in Fig.

상기 비아접착층(71)을 갖는 비아 홀(31)들이 구비된 에폭시 기판(21)을 구리 테잎에 부착하고 이들을 구리 도금액 내에 장입하였다. Current source meter를 사용하여 에폭시 기판(21)을 부착한 구리 테입에 도금전류를 인가하여 에폭시 기판(21)에 구비된 비아 홀(31)들을 구리 도금으로 채워 써멀비아전극(22)들을 형성한 후, 구리 테잎을 떼어내어 도 9(b)에 도시한 바와 같은 비아접착층(71)을 갖는 써멀비아전극(22)이 구비된 에폭시 기판(21)을 형성하였다. An epoxy substrate 21 provided with via holes 31 having the via adhesive layer 71 was attached to the copper tape and charged into the copper plating solution. A via hole 31 provided in the epoxy substrate 21 is filled with copper plating by applying a plating current to a copper tape with an epoxy substrate 21 attached thereto using a current source meter to form thermal via electrodes 22 And the copper tape was removed to form the epoxy substrate 21 provided with the thermal via-electrode 22 having the via-bonding layer 71 as shown in Fig. 9 (b).

상기와 같이 에폭시 기판(21)에 구비된 써멀비아전극(22)의 표면에 스크린프린팅법으로 솔더 페이스트를 도포하여 소자접합층(23)을 구비하였다. 본 실시예에서는 상기 써멀비아(22)가 구비된 에폭시 기판(21)을 열전모듈(20)의 상부기판으로 사용하였으며 도 1에 도시되어 있는 기존 기술에 의한 전극층(13)이 구비된 알루미나 기판(11)을 하부기판으로 사용하였다. The surface of the thermal via electrode 22 provided on the epoxy substrate 21 was coated with a solder paste by a screen printing method to form the device bonding layer 23. In this embodiment, the epoxy substrate 21 provided with the thermal via 22 is used as an upper substrate of the thermoelectric module 20, and an alumina substrate (not shown) having an electrode layer 13 according to the conventional technique shown in FIG. 11) was used as the lower substrate.

기존 기술에 의한 전극층(13)이 구비된 알루미나 기판(11)을 형성하기 위해 알루미나 기판(11)에 텅스텐 페이스트를 스크린프린팅하고 소결한 후 니켈을 코팅하여 전극접합층(12)을 형성하였다. 상기 전극접합층(12)에 니켈을 코팅한 구리 전극으로 구성된 전극층(13)을 솔더를 사용하여 접합시킨 후 상기 전극층(13)의 표면에 솔더를 스크린프린팅하여 소자접합층(14)을 형성하여, 도 12에 도시한 바와 같은 기존의 전극층(13)이 구비된 기판(11)을 구비하였다.A tungsten paste is screen printed on the alumina substrate 11 by screen printing and sintering to form an alumina substrate 11 having an electrode layer 13 according to a conventional technique and then coated with nickel to form an electrode bonding layer 12. An electrode layer 13 composed of a copper electrode coated with nickel on the electrode bonding layer 12 is bonded to the electrode layer 13 using solder and then the solder is screen printed on the surface of the electrode layer 13 to form a device bonding layer 14 , And a substrate 11 provided with a conventional electrode layer 13 as shown in Fig.

p형 (Bi0 .25Sb0 .75)2Te3 가압소결체를 크기 2 mm x 2 mm, 높이 3 mm로 절단하고 위 면과 아래 면에 Ni을 2 m 두께로 무전해 도금하여 베리어(barrier)층(26)을 구비한 p형 열전소자(24)들을 구비하였으며, n형 Bi2(Te0.95Se0.05)3 가압소결체를 크기 2 mm x 2 mm, 높이 3 mm로 절단하고 위 면과 아래 면에 Ni을 2 m 두께로 무전해 도금하여 베리어층(26)을 구비한 n형 열전소자(25)들을 구비하였다. The p-type (Bi 0 .25 Sb 0 .75 ) 2 Te 3 pressure sintered body was cut into a size of 2 mm x 2 mm and a height of 3 mm, and electroless plating of Ni was carried out on the upper and lower surfaces to a thickness of 2 m, Type thermoelectric elements 24 having a layer 26 of n-type Bi 2 (Te 0.95 Se 0.05 ) 3 were cut to a size of 2 mm x 2 mm and a height of 3 mm, and the upper and lower And an n-type thermoelectric element 25 provided with a barrier layer 26 by electroless plating Ni with a thickness of 2 m on the surface.

상기 써멀비아(22)들이 구비된 에폭시 상부기판(21)의 써멀비아전극(22)과 기존의 전극층(13)이 구비된 알루미나 하부기판(11)의 전극층(13)에 p형 열전소자(24)들과 n형 열전소자(25)들을 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 교번 배열한 후 상기 써멀비아전극(22)의 소자접합층(23)으로 구비한 솔더 및 기존의 전극층(13)에 소자접합층(14)으로 구비한 솔더를 녹여 p형 열전소자(24)와 n형 열전소자(25)를 상부기판(21)의 써멀비아전극(22)과 하부기판(11)의 기존 전극층(13)에 접합하여, 도 13에 도시한 바와 같이 상부기판과 하부기판 중의 하나만 써멀비아전극(22)이 구비된 기판(21)을 사용한 써멀비아전극 열전모듈(20)을 구성하였다. The p-type thermoelectric elements 24 (24) are formed in the electrode layer 13 of the alumina lower substrate 11 provided with the thermal via electrode 22 of the epoxy upper substrate 21 and the conventional electrode layer 13 provided with the thermal vias 22 ) And the n-type thermoelectric elements 25 are alternately arranged in series so as to be electrically connected in series and thermally connected in parallel. Thereafter, the solder provided as the device bonding layer 23 of the thermal via electrode 22 and the conventional electrode layer 13 and the device bonding layer 14 to dissolve the p-type thermoelectric element 24 and the n-type thermoelectric element 25 into the thermal via electrode 22 of the upper substrate 21 and the thermal via- As shown in Fig. 13, the thermal via-electrode thermoelectric module 20 using the substrate 21 provided with the thermal via-electrode 22 of only one of the upper substrate and the lower substrate was formed by joining to the existing electrode layer 13.

표 4에 기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 발전특성을 비교하였다. 본 실시예에 의해 상부기판만 써멀비아전극(22)이 구비된 기판(21)을 사용하여 써멀비아전극 열전모듈(20)을 구성하여도 열전모듈의 성능 향상이 가능하다.
Table 4 compares the power generation characteristics of the conventional thermoelectric module 10 and the thermal via electrode thermoelectric module 20 according to the present embodiment. The performance of the thermoelectric module can be improved even if the thermal via-electrode thermoelectric module 20 is formed using the substrate 21 provided with the thermal via-electrode 22 only on the upper substrate.

기존 기술에 의한 열전모듈(10)과 본 실시예에 의한 써멀비아전극 열전모듈(20)의 발전특성 비교Comparison of power generation characteristics between the thermoelectric module 10 according to the existing technology and the thermal via electrode thermoelectric module 20 according to the present embodiment 고온단 온도
(℃)Hot temperature
(° C) 저온단 온도
(℃)Cold temperature
(° C) 온도차 T
(℃)Temperature difference T
(° C) 발전 출력(W) Power output (W) 기존기술에
의한 열전모듈Existing technology
Thermoelectric module by 본 실시예에
의한 열전모듈In this embodiment,
Thermoelectric module by 120120 1515 105105 1.71.7 2.02.0 150150 1515 135135 2.82.8 3.33.3 200200 1515 185185 4.44.4 5.25.2

본 실시예에서는 상부기판으로 써멀비아전극(22)을 구비한 기판(21)을 사용하고 하부기판으로는 기존 기술에 의한 전극층(13)이 기판(11)을 사용하여 써멀비아전극 열전모듈(20)을 구성하였다. 이와 더불어 본 발명에서는 상부기판으로 기존 기술에 의한 기판(11)을 사용하고 하부기판으로 써멀비아전극(22)을 구비한 기판(21)을 사용하여 써멀비아전극 열전모듈(20)을 구성하는 것이 가능하다. In this embodiment, the substrate 21 having the thermal via electrode 22 is used as the upper substrate, and the electrode layer 13 according to the conventional technique is used as the lower substrate by the thermal via-electrode thermoelectric module 20 Respectively. In addition, in the present invention, it is possible to construct the thermal via-electrode thermoelectric module 20 by using the substrate 11 of the conventional technique as the upper substrate and the substrate 21 having the thermal via-electrode 22 as the lower substrate It is possible.

본 실시예에서는 써멀비아전극(22)이 구비된 기판(21)과 기존 기술에 의한 기판(11)을 서로 다른 소재로 구비하여 써멀비아전극 열전모듈(20)을 구성하였다. 이와 더불어 본 발명에서는 써멀비아전극(22)이 구비된 기판(21)과 기존 기술에 의한 기판(11)을 같은 소재로 구비하여 써멀비아전극 열전모듈(20)을 구성하는 것도 가능하다.
In this embodiment, the thermal via-electrode thermoelectric module 20 is formed by using the substrate 21 provided with the thermal via-electrode 22 and the substrate 11 made of the conventional technology as different materials. In addition, in the present invention, it is also possible to configure the thermal via-electrode thermoelectric module 20 by using the substrate 21 provided with the thermal via-electrode 22 and the substrate 11 made of the same technology as the same material.

10. 기존 기술에 의한 열전 모듈
11. 기존 기술에 의한 기판 12. 전극접합층
13. 전극층 14. 소자접합층
15. p형 열전소자 16. n형 열전소자
17. 베리어(barrier)층
20. 써멀비아전극 열전모듈
21. 기판 22. 써멀비아전극
23. 소자접합층 24. p형 열전소자
25. n형 열전소자 26. 베리어(barrier)층
31. 비아홀 32. 비아홈
51. 절연층
71. 비아접합층10. Thermoelectric module by existing technology
11. Substrate according to the prior art 12. Electrode bonding layer
13. Electrode layer 14. Device junction layer
15. p-type thermoelectric element 16. n-type thermoelectric element
17. Barrier layer
20. Thermal via electrode thermoelectric module
21. Substrate 22. Thermal via electrode
23. Device junction layer 24. p-type thermoelectric device
25. n-type thermoelectric element 26. barrier layer
31. Via hole 32. Via groove
51. Insulation layer
71. Via bonding layer

Claims (46)

상부기판 또는 하부기판 중 적어도 하나의 기판에 적용되는 적어도 하나 이상의 써멀비아전극이 구비된 기판; 및
상부기판과 하부기판의 전극에 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 교번 배열하여 접합되어 있는 p형 열전소자 및 n형 열전소자;
를 포함하여 이루어지는 것을 특징으로 하는 열전모듈.
A substrate having at least one thermal via electrode applied to at least one of an upper substrate and a lower substrate; And
A p-type thermoelectric element and an n-type thermoelectric element which are connected in series by being electrically connected in series to the electrodes of the upper substrate and the lower substrate and thermally connected in parallel;
And a thermoelectric module.
제 1항에 있어서,
상기 상부기판과 상기 하부기판이 모두 써멀비아전극이 구비된 기판으로 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein the upper substrate and the lower substrate are both made of a substrate having thermal via electrodes.
제 1항에 있어서,
상기 상부기판 또는 상기 하부기판 중 하나가 써멀비아전극이 구비된 기판으로 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein one of the upper substrate and the lower substrate comprises a substrate provided with a thermal via electrode.
제 2항에 있어서,
상기 상부기판과 상기 하부기판은 같은 소재를 사용하여 이루어지거나 또는 서로 다른 소재를 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
3. The method of claim 2,
Wherein the upper substrate and the lower substrate are made of the same material or different materials are used.
제 3항에 있어서,
상기 상부기판과 상기 하부기판은 같은 소재를 사용하여 이루어지거나 또는 서로 다른 소재를 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
The method of claim 3,
Wherein the upper substrate and the lower substrate are made of the same material or different materials are used.
제 1항에 있어서,
써멀비아전극이 형성되는 기판은 알루미나(Al2O3), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC), 질화실리콘(Si3N4), 실리콘(Si) 중에서 적어도 하나를 포함하여 이루어지는 세라믹을 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
The substrate on which the thermal via electrode is formed is made of a material selected from the group consisting of Al 2 O 3 , AlN, glass (SiO 2 ), glass-ceramic, silicon carbide (SiC), silicon nitride (Si 3 N 4 ) Wherein the thermoelectric module is made of a ceramic material.
제 1항에 있어서,
써멀비아전극이 형성되는 기판은 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함하여 이루어지는 고분자를 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
The substrate on which the thermal via electrode is formed may include at least one of epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, PDMS (polydimethylsiloxane) Wherein the thermoelectric module is made of a polymer composed of a thermosetting resin.
제 1항에 있어서,
상기 써멀비아전극은 기판의 비아홀부에 적어도 하나 이상이 형성되어 있는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein at least one of the thermal via electrodes is formed in a via hole portion of the substrate.
제 1항에 있어서,
상기 써멀비아전극은 기판의 비아홈부에 적어도 하나 이상이 형성되어 있는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein at least one thermal via electrode is formed in a via groove portion of the substrate.
제 1항에 있어서,
상기 써멀비아전극은 구리(Cu), 은(Ag), 주석(Sn), 알루미늄(Al), 니켈(Ni), 철(Fe), 금(Au), 백금(Pt), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
The thermal via electrode may be formed of at least one of copper, silver, tin, aluminum, nickel, iron, gold, platinum, chromium, Wherein the thermoelectric module is made of a metal having a composition containing any one or more of titanium (Ti), tantalum (Ta), and tungsten (W).
제 1항에 있어서,
상기 써멀비아전극과 상기 p형 열전소자와 상기 n형 열전소자는 소자접합층을 통하여 접합되어 있는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein the thermal via electrode, the p-type thermoelectric element, and the n-type thermoelectric element are bonded to each other through a device bonding layer.
제 11항에 있어서,
상기 소자접합층은 솔더 또는 전도성 접착제를 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
12. The method of claim 11,
Wherein the device junction layer is made of solder or a conductive adhesive.
제 12항에 있어서,
상기 솔더는 주석(Sn)에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb), 금(Au) 중에서 어느 하나 또는 둘 이상이 함유된 조성으로 이루어지는 것을 특징으로 하는 열전모듈.
13. The method of claim 12,
The solder may be one of silver (Ag), copper (Cu), bismuth (Bi), indium (In), zinc (Zn), antimony (Sb), lead (Pb) Or a composition containing two or more thereof.
제 1항에 있어서,
상기 써멀비아전극은 비아접착층을 개재하여 기판에 형성되는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein the thermal via electrode is formed on the substrate via a via adhesive layer.
제 14항에 있어서,
상기 비아접착층은 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 단일층 또는 다층으로 이루어지는 것을 특징으로 하는 열전모듈.
15. The method of claim 14,
The via adhesive layer may be formed of at least one material selected from the group consisting of Ni, Cu, Sn, Ag, Au, Pt, Fe, Cr, (Ti), tantalum (Ta), tungsten (W), or a combination thereof.
제 1항에 있어서,
써멀비아전극이 형성된 기판에 추가로 절연층이 형성되어 있는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
Wherein an insulating layer is further formed on the substrate on which the thermal via electrode is formed.
제 16항에 있어서,
상기 절연층은 페릴렌(Pyrelene), 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함한 고분자 소재의 코팅 또는 라미네이션을 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
17. The method of claim 16,
The insulating layer may include at least one of Pyrelene, epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, polydimethylsiloxane (PDMS) Wherein the thermoelectric module is formed by coating or laminating a polymer material including a thermoplastic resin.
제 16항에 있어서,
상기 절연층은 SiO2, Al2O3, AlN, SiC, Si3N4, Si 중에서 적어도 어느 하나를 포함한 세라믹 코팅을 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
17. The method of claim 16,
Wherein the insulating layer is made of a ceramic coating containing at least one of SiO 2, Al 2 O 3 , AlN, SiC, Si 3 N 4 , and Si.
제 1항에 있어서,
상기 p형 열전소자는 p형 (Bi,Sb)2Te3, Sb2Te3, Bi2Te3, SiGe, (Pb,Sn)Te, PbTe, skutterudite, AgPbmSbTe2+m, Zn4Sb3, MnSi, FeSi2, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
The p-type thermoelectric element is a p-type (Bi, Sb) 2 Te 3 , Sb 2 Te 3, Bi 2 Te 3, SiGe, (Pb, Sn) Te, PbTe, skutterudite, AgPb m SbTe 2 + m, Zn 4 Sb 3, MnSi, FeSi 2, characterized in that the products formed using the Mg 2 Si any one or combination of two or more bulk made of, nano-composites, thin films, Super retiseu (superlattice), nanotubes, any one or a combination of two or more of the quantum dots in the Thermoelectric module.
제 1항에 있어서,
상기 n형 열전소자는 n형 Bi2(Te,Se)3, Bi2Te3, (Bi,Sb)2Te3, SiGe, (Pb,Ge)Te, PbTe, skutterudite, AgPbmSbTe2+m, FeSi2, CoSi, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어지는 것을 특징으로 하는 열전모듈.
The method according to claim 1,
The n-type thermoelectric element is made of n-type Bi 2 (Te, Se) 3 , Bi 2 Te 3 , (Bi, Sb) 2 Te 3 , SiGe, (Pb, Ge) Te, PbTe, skutterudite, AgPb m SbTe 2 + m A superlattice, a nanotube, or a quantum dot, which is made of any one or a combination of two or more of FeSi 2 , CoSi, and Mg 2 Si. Thermoelectric module.
(a) 기판에 적어도 하나 이상의 써멀비아전극을 형성하는 단계;
(b) 써멀비아전극이 형성된 기판을 상부기판 또는 하부기판 중 적어도 하나로 하고, 상부 기판 및 하부 기판의 전극에 전기적으로는 직렬연결되고 열적으로는 병렬연결되도록 p형 열전소자 및 n형 열전소자를 교번 배열하여 소자접합층을 통하여 접합시켜 열전모듈을 구성하는 단계;
를 포함하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
(a) forming at least one thermal via electrode on a substrate;
(b) The substrate on which the thermal via electrode is formed is at least one of an upper substrate and a lower substrate. The p-type thermoelectric element and the n-type thermoelectric element are electrically connected in series to the electrodes of the upper substrate and the lower substrate, Forming a thermoelectric module by alternately arranging the thermoelectric module and the thermoelectric module through the device bonding layer;
And forming a thermoelectric module on the thermoelectric module.
제 21항에 있어서,
써멀비아전극이 형성된 기판이 열전모듈의 상기 상부기판과 상기 하부기판으로 모두 사용되는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
Wherein the substrate on which the thermal via electrode is formed is used as both the upper substrate and the lower substrate of the thermoelectric module.
제 21항에 있어서,
써멀비아전극이 형성된 기판이 열전모듈의 상기 상부기판 또는 상기 하부기판 중 하나로 사용되는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
Wherein the substrate on which the thermal via electrode is formed is used as one of the upper substrate and the lower substrate of the thermoelectric module.
제 22항에 있어서,
상기 상부기판과 상기 하부기판은 같은 소재를 사용하여 이루어지거나 또는 서로 다른 소재를 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
23. The method of claim 22,
Wherein the upper substrate and the lower substrate are made of the same material or different materials are used.
제 23항에 있어서,
상기 상부기판과 상기 하부기판은 같은 소재를 사용하여 이루어지거나 또는 서로 다른 소재를 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
24. The method of claim 23,
Wherein the upper substrate and the lower substrate are made of the same material or different materials are used.
제 21항에 있어서,
써멀비아전극이 형성되는 기판은 알루미나(Al2O3), 질화알루미늄(AlN), 유리(SiO2), 글라스-세라믹, 실리콘카바이드(SiC), 질화실리콘(Si3N4), 실리콘(Si) 중에서 적어도 하나를 포함하여 이루어지는 세라믹을 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
The substrate on which the thermal via electrode is formed is made of a material selected from the group consisting of Al 2 O 3 , AlN, glass (SiO 2 ), glass-ceramic, silicon carbide (SiC), silicon nitride (Si 3 N 4 ) Wherein the thermoelectric module is made of a ceramic material.
제 21항에 있어서,
써멀비아전극이 형성되는 기판은 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함하여 이루어지는 고분자를 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
The substrate on which the thermal via electrode is formed may include at least one of epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, PDMS (polydimethylsiloxane) Wherein the thermoelectric module is made of a thermoplastic polymer.
제 21항에 있어서,
상기 (a) 단계에서,
상기 기판에 적어도 하나 이상의 비아홀을 형성하고 상기 비아홀에 상기 써멀비아전극을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
Wherein at least one via hole is formed in the substrate and the thermally via electrode is formed in the via hole.
제 21항에 있어서,
상기 (a) 단계에서,
상기 기판에 적어도 하나 이상의 비아홈을 형성하고 상기 비아홈에 상기 써멀비아전극을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
Wherein at least one via groove is formed in the substrate and the thermally via electrode is formed in the via groove.
제 28항 또는 제 29항에 있어서,
상기 비아홀 또는 상기 비아홈은 레이저 가공, Deep RIE, 이온밀링, 이온에칭, 드릴 가공, 습식에칭, 펀칭 중의 어느 하나를 사용하거나 또는 둘 이상을 조합하여 사용하여 형성되는 것을 특징으로 하는 열전모듈의 제조방법.
30. The method of claim 28 or 29,
Wherein the via hole or the via groove is formed by using any one of laser processing, deep RIE, ion milling, ion etching, drilling, wet etching, and punching, or a combination of two or more thereof. Way.
제 21항에 있어서,
상기 (a) 단계에서,
세라믹 그린쉬트에 적어도 하나 이상의 비아홀을 형성한 후 이를 소결하여 비아홀을 갖는 세라믹 기판을 제조하고 상기 비아홀에 상기 써멀비아전극을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
Wherein at least one via hole is formed in a ceramic green sheet and then sintered to form a ceramic substrate having a via hole and the thermally via electrode is formed in the via hole.
제 21항에 있어서,
상기 (a) 단계에서,
세라믹 그린쉬트에 적어도 하나 이상의 비아홈을 형성한 후 이를 소결하여 비아홈을 갖는 세라믹 기판을 제조하고 상기 비아홈에 상기 써멀비아전극을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
Forming at least one via groove in a ceramic green sheet and sintering the ceramic green sheet to manufacture a ceramic substrate having via grooves and forming the thermal via electrode in the via groove.
제 21항에 있어서,
상기 (a) 단계에서,
몰드에 써멀비아전극으로 사용할 금속들을 배열한 후 고분자 용액을 장입하고 응고시켜 써멀비아전극이 구비된 고분자 기판을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
A method of manufacturing a thermoelectric module, comprising the steps of arranging metals to be used as thermal via electrodes in a mold, charging a polymer solution, and solidifying the polymer to form a polymer substrate having a thermal via electrode.
제 21항에 있어서,
상기 (a) 단계에서,
고분자를 B-stage 큐어링한 후 이에 써멀비아전극용 금속들을 배열삽입하고 C-stage 큐어링 함으로써 써멀비아전극이 구비된 고분자 기판을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
The method of manufacturing a thermoelectric module according to claim 1, wherein the polymer substrate is cured by a B-stage, and then a metal for a thermal via electrode is inserted and cured in a C-stage to form a polymer substrate having a thermal via electrode.
제 21항에 있어서,
상기 써멀비아전극은 구리(Cu), 은(Ag), 주석(Sn), 알루미늄(Al), 니켈(Ni), 철(Fe), 금(Au), 백금(Pt), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
The thermal via electrode may be formed of at least one of copper, silver, tin, aluminum, nickel, iron, gold, platinum, chromium, Wherein the thermoelectric module is made of a metal having a composition containing at least one of titanium (Ti), tantalum (Ta), and tungsten (W).
제 21항에 있어서,
상기 써멀비아전극은 전기도금, 무전해도금, 진공증착, 스퍼터링, 스크린프린팅, 전자빔 증착, 화학기상증착, MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition) 중 어느 하나를 사용하거나 또는 둘 이상을 조합하여 사용하여 형성되는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
The thermal via electrode may be formed by using any one of electroplating, electroless plating, vacuum deposition, sputtering, screen printing, electron beam deposition, chemical vapor deposition, MBE (Molecular Beam Epitaxy), and MOCVD (Metal Organic Chemical Vapor Deposition) Wherein the thermoelectric module is formed using a combination of the above.
제 21항에 있어서,
상기 써멀비아전극 표면에 p형 열전소자와 n형 열전소자를 접합하기 위한 소자접합층을 형성하는 단계;
가 포함되어 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
Forming a device junction layer for bonding the p-type thermoelectric element and the n-type thermoelectric element to the surface of the thermal via electrode;
Wherein the thermoelectric module comprises a thermoelectric module.
제 37항에 있어서,
상기 소자접합층은 솔더 또는 전도성 접착제를 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
39. The method of claim 37,
Wherein the device junction layer is made of solder or a conductive adhesive.
제 38항에 있어서,
상기 솔더는 주석(Sn)에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb), 금(Au) 중에서 어느 하나 또는 둘 이상이 함유된 조성으로 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
39. The method of claim 38,
The solder may be one of silver (Ag), copper (Cu), bismuth (Bi), indium (In), zinc (Zn), antimony (Sb), lead (Pb) Or a composition containing two or more thereof.
제 21항에 있어서,
상기 (a) 단계에서,
적어도 하나 이상의 비아홀 또는 비아홈이 형성된 기판에서 상기 비아홀 또는 상기 비아홈 둘레에 비아접착층을 형성한 후 상기 비아홀 또는 상기 비아홈에 써멀비아전극을 형성하는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
In the step (a)
Forming a via via layer on the via hole or the via groove in a substrate having at least one via hole or a via groove formed therein, and then forming a thermal via electrode in the via hole or the via groove.
제 40항에 있어서,
상기 비아접착층은 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 철(Fe), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 금속으로 단일층 또는 다층으로 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
41. The method of claim 40,
The via adhesive layer may be formed of at least one material selected from the group consisting of Ni, Cu, Sn, Ag, Au, Pt, Fe, Cr, (Ti), tantalum (Ta), tungsten (W), or a combination of two or more thereof.
제 1항에 있어서,
써멀비아전극이 형성된 기판에 절연층을 형성하는 단계;
를 포함하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
The method according to claim 1,
Forming an insulating layer on the substrate on which the thermal via electrode is formed;
And forming a thermoelectric module on the thermoelectric module.
제 42항에 있어서,
상기 절연층은 페릴렌(Pyrelene), 에폭시, 페놀, 폴리이미드, 폴리에스텔, 폴리카보네이트, 폴리아릴레이트, 폴리에테르슬폰, 테프론, FR4, 실리콘(silicone), PDMS(polydimethylsiloxane), 폴리우레탄 중에서 적어도 하나를 포함한 고분자 소재의 코팅 또는 라미네이션을 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
43. The method of claim 42,
The insulating layer may include at least one of Pyrelene, epoxy, phenol, polyimide, polyester, polycarbonate, polyarylate, polyether sulfone, Teflon, FR4, silicone, polydimethylsiloxane (PDMS) Wherein the thermoelectric module is formed by coating or laminating a polymeric material including a thermosetting resin.
제 42항에 있어서,
상기 절연층은 SiO2 , Al2O3, AlN, SiC, Si3N4, Si 중에서 적어도 어느 하나를 포함한 세라믹 코팅을 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
43. The method of claim 42,
Wherein the insulating layer is made of a ceramic coating containing at least one of SiO 2 , Al 2 O 3 , AlN, SiC, Si 3 N 4 , and Si.
제 21항에 있어서,
상기 p형 열전소자는 p형 (Bi,Sb)2Te3, Sb2Te3, Bi2Te3, SiGe, (Pb,Sn)Te, PbTe, skutterudite, AgPbmSbTe2 +m, Zn4Sb3, MnSi, FeSi2, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
The p-type thermoelectric element is a p-type (Bi, Sb) 2 Te 3 , Sb 2 Te 3, Bi 2 Te 3, SiGe, (Pb, Sn) Te, PbTe, skutterudite, AgPb m SbTe 2 + m, Zn 4 Sb 3, MnSi, FeSi 2, characterized in that the products formed using the Mg 2 Si any one or combination of two or more bulk made of, nano-composites, thin films, Super retiseu (superlattice), nanotubes, any one or a combination of two or more of the quantum dots in the Gt; thermoelectric module &lt; / RTI &gt;
제 21항에 있어서,
상기 n형 열전소자는 n형 Bi2(Te,Se)3, Bi2Te3, (Bi,Sb)2Te3, SiGe, (Pb,Ge)Te, PbTe, skutterudite, AgPbmSbTe2 +m, FeSi2, CoSi, Mg2Si 중의 어느 하나 또는 둘 이상의 조합으로 이루어진 벌크, 나노컴포지트, 박막, 슈퍼레티스(superlattice), 나노튜브, 양자점 중의 어느 하나 또는 둘 이상의 조합을 사용하여 이루어지는 것을 특징으로 하는 열전모듈의 제조방법.
22. The method of claim 21,
The n-type thermoelectric element is made of n-type Bi 2 (Te, Se) 3 , Bi 2 Te 3 , (Bi, Sb) 2 Te 3 , SiGe, (Pb, Ge) Te, PbTe, skutterudite, AgPb m SbTe 2 + m A superlattice, a nanotube, or a quantum dot, which is made of any one or a combination of two or more of FeSi 2 , CoSi, and Mg 2 Si. A method of manufacturing a thermoelectric module.
KR1020140004201A 2014-01-13 2014-01-13 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof KR101680422B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140004201A KR101680422B1 (en) 2014-01-13 2014-01-13 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140004201A KR101680422B1 (en) 2014-01-13 2014-01-13 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020140004207A Division KR20150084314A (en) 2014-01-13 2014-01-13 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
KR1020150173440A Division KR20160002608A (en) 2015-12-07 2015-12-07 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20150084310A true KR20150084310A (en) 2015-07-22
KR101680422B1 KR101680422B1 (en) 2016-11-28

Family

ID=53874275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140004201A KR101680422B1 (en) 2014-01-13 2014-01-13 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101680422B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268536A (en) * 2017-02-06 2019-09-20 Lg伊诺特有限公司 Thermoelectric element
KR20200100180A (en) * 2018-03-16 2020-08-25 가부시키가이샤 아쯔미테크 Thermoelectric generator
KR20200144316A (en) * 2019-06-18 2020-12-29 엘지이노텍 주식회사 Thermo electric element
WO2021141302A1 (en) * 2020-01-07 2021-07-15 엘지이노텍 주식회사 Thermoelectric device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4005937B2 (en) 2003-03-25 2007-11-14 京セラ株式会社 Thermoelectric module package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268536A (en) * 2017-02-06 2019-09-20 Lg伊诺特有限公司 Thermoelectric element
CN110268536B (en) * 2017-02-06 2023-10-27 Lg伊诺特有限公司 thermoelectric element
KR20200100180A (en) * 2018-03-16 2020-08-25 가부시키가이샤 아쯔미테크 Thermoelectric generator
CN111989790A (en) * 2018-03-16 2020-11-24 株式会社阿兹米特 Thermoelectric power generation device
EP3767690A4 (en) * 2018-03-16 2021-12-22 Atsumitec Co., Ltd. Thermoelectric power-generation device
US11557707B2 (en) 2018-03-16 2023-01-17 Atsumitec Co., Ltd. Thermoelectric power-generation device
KR20200144316A (en) * 2019-06-18 2020-12-29 엘지이노텍 주식회사 Thermo electric element
WO2021141302A1 (en) * 2020-01-07 2021-07-15 엘지이노텍 주식회사 Thermoelectric device
US11937505B2 (en) 2020-01-07 2024-03-19 Lg Innotek Co., Ltd. Thermoelectric device

Also Published As

Publication number Publication date
KR101680422B1 (en) 2016-11-28

Similar Documents

Publication Publication Date Title
US6278049B1 (en) Thermoelectric devices and methods for making the same
US6492585B1 (en) Thermoelectric device assembly and method for fabrication of same
JP2010109132A (en) Thermoelectric module package and method of manufacturing the same
KR101580041B1 (en) Stretchable Thermoelectric Module
JP2013522861A (en) Thermoelectric conversion element and manufacturing method thereof
KR101931634B1 (en) Thermo electric leg and thermo electric element comprising the same
KR101680422B1 (en) Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
US20220069190A1 (en) Thermoelectric device
US20220181533A1 (en) Thermoelectric conversion module
US20130139866A1 (en) Ceramic Plate
KR20190013046A (en) Thermo electric element
KR20160002608A (en) Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
WO2012091048A1 (en) Thermoelectric conversion member
KR20150084314A (en) Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
KR101460880B1 (en) Fabrication methods of thermoelectric thin film modules using moulds consisting of via-holes and thermoelectric thin film modules produced using the same method
KR20150084315A (en) Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
CN108713259B (en) Thermoelectric conversion module
US20160247995A1 (en) Thermoelectric converter having thermoelectric conversion elements connected to each other via wiring pattern, and method for fabricating the thermoelectric converter
KR20170019109A (en) Fabrication methods of stretchable thermoelectric modules and thermoelectric modules produced using the same methods
KR20200010784A (en) Flexible thermoelectric module and fabrication method thereof
KR102618305B1 (en) Thermo electric element
JP2006013200A (en) Thermoelectric transducing module, substrate therefor cooling device, and power generating device
JP7293116B2 (en) Thermoelectric sintered bodies and thermoelectric elements
KR102441699B1 (en) Thermoelectric element
JP2022518541A (en) Thermoelectric element

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant