KR20150084121A - Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device - Google Patents
Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device Download PDFInfo
- Publication number
- KR20150084121A KR20150084121A KR1020140003779A KR20140003779A KR20150084121A KR 20150084121 A KR20150084121 A KR 20150084121A KR 1020140003779 A KR1020140003779 A KR 1020140003779A KR 20140003779 A KR20140003779 A KR 20140003779A KR 20150084121 A KR20150084121 A KR 20150084121A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- nonvolatile memory
- nand flash
- flash memories
- volatile memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
본 발명은 비휘발성 메모리 장치에 관한 것이다. 보다 상세하게는, 본 발명은 내부 동작 상태를 표시하는 적어도 하나 이상의 핀(pin)을 구비한 비휘발성 메모리 장치(예를 들어, 임베디드 멀티미디어 카드 등)의 파워 로스 테스트 기기 및 방법에 관한 것이다.The present invention relates to non-volatile memory devices. More particularly, the present invention relates to a power loss test device and method of a non-volatile memory device (e.g., an embedded multimedia card, etc.) having at least one pin that indicates an internal operating state.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분될 수 있다. 최근에는, 반도체 메모리 장치의 소형화 및 대용량 추세에 따라, 비휘발성 메모리 장치 중에서 낸드 플래시 메모리 장치(NAND flash memory device)가 소형화 및 대용량에 적합하여 널리 사용되고 있고, 이러한 비휘발성 메모리 장치(예를 들어, 임베디드 멀티미디어 카드(embedded Multi-Media Card; eMMC) 등)가 하드 디스크 드라이브(hard disk drive; HDD)를 대체하고 있는 추세이다. 일반적으로, 비휘발성 메모리 장치는 내부에 적어도 하나 이상의 낸드 플래시 메모리 및 이를 제어하기 위한 메모리 컨트롤러를 포함한다. 구체적으로, 메모리 컨트롤러는 파일 시스템(file system)을 지원하기 위한 플래시 변환 레이어(flash translation layer)를 이용하여 어드레스 맵핑(address mapping) 동작을 수행하고, 낸드 플래시 메모리에 대한 읽기(read) 동작, 쓰기(write) 동작, 소거(erase) 동작, 병합(merge) 동작, 카피백(copyback) 동작, 컴팩션(compaction) 동작, 가비지 콜렉션(garbage collection) 동작, 웨어 레벨링(wear leveling) 동작 등을 제어한다.The semiconductor memory device can be divided into a volatile memory device and a nonvolatile memory device depending on whether data can be stored in a state in which power is not supplied. In recent years, NAND flash memory devices among NAND flash memory devices have been widely used because of miniaturization and large capacity of semiconductor memory devices, and these NAND flash memory devices are widely used, An embedded multi-media card (eMMC), etc.) is replacing a hard disk drive (HDD). Generally, a nonvolatile memory device includes at least one NAND flash memory therein and a memory controller for controlling the same. Specifically, the memory controller performs an address mapping operation using a flash translation layer to support a file system, and performs a read operation, a read operation, a write operation, an erase operation, a merge operation, a copyback operation, a compaction operation, a garbage collection operation, a wear leveling operation, .
이와 같이, 비휘발성 메모리 장치에서는 호스트 장치 측에서 보는 것과는 달리 내부적으로 많은 동작이 이루어지고 있는데, 비휘발성 메모리 장치가 쓰기 동작이나 가비지 콜렉션 동작을 수행하던 중에 갑작스럽게 전원이 끊기는 서든 파워 오프(sudden power off)가 발생하면, 유저 데이터(user data) 및/또는 그와 관련된 메타 데이터(meta data)가 유실되어 그에 따른 에러가 발생할 수 있다. 따라서, 비휘발성 메모리 장치는 사용자에게 사용상 안정성을 제공하기 위해, 서든 파워 오프가 발생하더라도, 데이터 복구 등을 통해 에러가 발생하는 것을 방지해야 한다. 일반적으로, 비휘발성 메모리 장치에 대하여 제품 출하 이전에 서든 파워 오프에 따른 사용상 안정성 테스트(이하, 파워 로스 테스트(power loss test)로 명명됨)가 수행된다. 이를 위하여, 종래에는 비휘발성 메모리 장치가 쓰기 동작을 수행하는 도중에 무작위로 전원을 차단시킨 후, 유저 데이터 및/또는 메타 데이터의 유실에 따른 에러가 발생하는지 여부를 확인하였으나, 이러한 방식은 파워 로스 테스트를 수행함에 있어 비휘발성 메모리 장치의 내부 동작 상태가 전혀 고려되지 않기 때문에, 파워 로스 테스트가 비효율적으로 이루어진다는 문제점이 있다.As described above, in the nonvolatile memory device, a lot of operations are performed internally unlike the case of the host device. When the nonvolatile memory device performs the write operation or the garbage collection operation, the sudden power off occurs, the user data and / or the meta data associated therewith may be lost, resulting in an error. Therefore, the nonvolatile memory device should prevent the occurrence of an error through data recovery or the like, even if the power-off occurs, in order to provide usability stability to the user. In general, a usability test (hereinafter referred to as a power loss test) is performed on a non-volatile memory device according to a power-off before shipment of the product. For this purpose, in the related art, the nonvolatile memory device was randomly turned off during the writing operation, and then it was checked whether an error occurred due to the loss of the user data and / or the meta data. However, The internal operation state of the nonvolatile memory device is not taken into consideration at all, so that the power loss test is inefficiently performed.
본 발명의 목적은 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태를 고려하여 비휘발성 메모리 장치가 중요 동작(예를 들어, 메타 데이터의 쓰기 동작, 가비지 콜렉션 동작 등)을 수행하는 도중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행하는 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법을 제공하는 것이다. 다만, 본 발명의 목적은 상기 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a nonvolatile memory device which is capable of performing nonvolatile (nonvolatile) memory operations while performing a main operation (for example, a write operation of metadata, a garbage collection operation, And to provide a power loss test apparatus and method for a nonvolatile memory device that efficiently performs a power loss test by turning off the power supplied to the memory device. However, the object of the present invention is not limited to the above objects, but may be variously modified without departing from the spirit and scope of the present invention.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기는, 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀(pin)을 구비한 적어도 하나 이상의 비휘발성 메모리 장치에 대해 파워 로스 테스트(power loss test)를 수행하기 위하여 테스트 대상인 상기 비휘발성 메모리 장치가 삽입되는 적어도 하나 이상의 소켓을 구비하는 테스트보드부, 상기 핀으로부터 상기 낸드 플래시 메모리들의 동작 상태를 검출하고, 상기 낸드 플래시 메모리들의 동작 상태에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정하는 마이크로컨트롤러부, 및 상기 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드(write command)들을 제공함과 동시에, 상기 전원의 공급과 차단에 응답하여 상기 비휘발성 메모리 장치에 대해 상기 파워 로스 테스트를 수행하는 테스터부를 포함할 수 있다.In order to accomplish one object of the present invention, a power loss test apparatus of a nonvolatile memory device according to embodiments of the present invention includes at least one pin indicating an operation state of internal NAND flash memories A test board unit having at least one socket into which the nonvolatile memory device to be tested is inserted to perform a power loss test on at least one nonvolatile memory device, A microcontroller unit for detecting an operation state and determining supply and interruption of a power supply necessary for operation of the nonvolatile memory device based on an operation state of the NAND flash memories; command, and at the same time, In response to the stage for the non-volatile memory device may include a tester performing the power loss test.
일 실시예에 의하면, 상기 낸드 플래시 메모리들의 동작 상태는 상기 낸드 플래시 메모리들의 비지(busy) 상태를 나타내는 상기 핀의 제1 전압 레벨과 상기 낸드 플래시 메모리들의 레디(ready) 상태를 나타내는 상기 핀의 제2 전압 레벨에 기초하여 검출될 수 있다.According to an embodiment, the operation state of the NAND flash memories includes a first voltage level of the pin indicating a busy state of the NAND flash memories, and a second voltage level indicating a ready state of the NAND flash memories. 2 < / RTI > voltage level.
일 실시예에 의하면, 상기 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)일 수 있다.According to one embodiment, the nonvolatile memory device may be an embedded MultiMediaCard (eMMC).
일 실시예에 의하면, 상기 마이크로컨트롤러부는 상기 테스트보드부의 내부에 위치하거나 또는 상기 테스터부의 내부에 위치할 수 있다.According to one embodiment, the microcontroller unit may be located inside the test board unit or inside the tester unit.
일 실시예에 의하면, 상기 비휘발성 메모리 장치가 유저 데이터(user data)의 쓰기 동작을 수행하는 경우, 상기 비휘발성 메모리 장치에 상기 전원이 공급될 수 있고, 상기 비휘발성 메모리 장치가 메타 데이터(meta data)의 쓰기 동작 또는 가비지 콜렉션(garbage collection) 동작을 수행하는 경우, 상기 비휘발성 메모리 장치로부터 상기 전원이 차단될 수 있다.According to an embodiment, when the nonvolatile memory device performs a write operation of user data, the nonvolatile memory device may be supplied with the power, and the nonvolatile memory device stores meta data data from the non-volatile memory device when performing a write operation or a garbage collection operation of the non-volatile memory device.
일 실시예에 의하면, 상기 테스트보드부는 상기 소켓을 통해 상기 비휘발성 메모리 장치에 대하여 상기 전원의 공급과 차단을 수행할 수 있다.According to an embodiment, the test board unit may perform supply and cut-off of the power supply to the nonvolatile memory device through the socket.
일 실시예에 의하면, 상기 마이크로컨트롤러부는, 상기 낸드 플래시 메모리들의 동작 상태가 노멀(normal) 동작 패턴을 나타내는 경우, 상기 전원의 공급을 결정할 수 있고, 상기 낸드 플래시 메모리들의 동작 상태가 상기 노멀 동작 패턴을 나타내지 않는 경우, 상기 전원의 차단을 결정할 수 있다.According to an embodiment, the microcontroller may determine the supply of the power when the operation state of the NAND flash memories indicates a normal operation pattern, and when the operation state of the NAND flash memories is the normal operation pattern , It is possible to determine the interruption of the power source.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법은 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀(pin)을 구비한 비휘발성 메모리 장치에 대해 파워 로스 테스트(power loss test)를 수행할 수 있다. 구체적으로, 상기 방법은 상기 비휘발성 메모리 장치에 상기 파워 로스 테스트를 수행하기 위한 기 설정된 쓰기 커맨드(write command)들을 제공하는 단계, 상기 핀으로부터 검출되는 상기 낸드 플래시 메모리들의 동작 상태에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원(power)의 공급과 차단을 반복적으로 수행하는 단계, 및 상기 전원의 공급과 차단에 응답하여 상기 비휘발성 메모리 장치에 대해 상기 파워 로스 테스트를 수행하는 단계를 포함할 수 있다.In order to accomplish one object of the present invention, a method for testing a power loss of a non-volatile memory device according to embodiments of the present invention includes a step of testing a non- A power loss test can be performed on the volatile memory device. Specifically, the method includes providing predetermined write commands to the non-volatile memory device to perform the power loss test, determining whether the non-volatile memory device is in the non-volatile memory device based on the operating status of the NAND flash memories detected from the pin, Repeatedly performing supply and interruption of power required for operation of the volatile memory device and performing the power loss test on the non-volatile memory device in response to the supply and interruption of the power supply .
일 실시예에 의하면, 상기 낸드 플래시 메모리들의 동작 상태는 상기 낸드 플래시 메모리들의 레디(ready) 상태를 나타내는 상기 핀의 제1 전압 레벨과 상기 낸드 플래시 메모리들의 비지(busy) 상태를 나타내는 상기 핀의 제2 전압 레벨에 기초하여 검출될 수 있다.According to an embodiment, the operating state of the NAND flash memories may include a first voltage level of the pin indicating a ready state of the NAND flash memories, and a first voltage level of the NAND flash memories indicating a busy state of the NAND flash memories. 2 < / RTI > voltage level.
일 실시예에 의하면, 상기 전원의 공급과 차단을 반복적으로 수행하는 단계는 상기 낸드 플래시 메모리들의 동작 상태가 노멀 동작 패턴을 나타내는 경우, 상기 비휘발성 메모리 장치에 상기 전원을 공급하는 단계, 및 상기 낸드 플래시 메모리들의 동작 상태가 상기 노멀 동작 패턴을 나타내지 않는 경우, 상기 비휘발성 메모리 장치로부터 상기 전원을 차단하는 단계를 포함할 수 있다.According to an embodiment, the step of repeatedly performing the supply and the interruption of the power supply includes supplying power to the nonvolatile memory device when the operation state of the NAND flash memories indicates a normal operation pattern, And disconnecting the power source from the non-volatile memory device if the operating state of the flash memories does not indicate the normal operation pattern.
본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법은 내부의 낸드 플래시 메모리들의 동작 상태(즉, 레디 상태 또는 비지 상태)를 표시하는 적어도 하나 이상의 핀을 구비한 비휘발성 메모리 장치에 대하여, 상기 핀으로부터 비휘발성 메모리 장치의 내부 동작 상태(즉, 내부의 낸드 플래시 메모리들의 동작 상태)를 검출하여 비휘발성 메모리 장치가 중요 동작을 수행하는 도중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 다만, 본 발명의 효과는 상기 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.The apparatus and method for testing a power loss of a nonvolatile memory device according to embodiments of the present invention include a nonvolatile memory device having at least one pin for indicating an operating state (i.e., ready state or busy state) of internal NAND flash memories (I.e., the operating state of the internal NAND flash memories) from the pin to detect a power supplied to the nonvolatile memory device during the critical operation of the nonvolatile memory device The power loss test can be efficiently performed. However, the effects of the present invention are not limited to the above effects, and may be variously expanded without departing from the spirit and scope of the present invention.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기를 나타내는 블록도이다.
도 2는 도 1의 파워 로스 테스트 기기에서 테스트보드부, 마이크로컨트롤러부 및 테스터부가 동작하는 일 예를 나타내는 도면이다.
도 3은 도 1의 파워 로스 테스트 기기에서 마이크로컨트롤러부가 비휘발성 메모리 장치에 대한 전원의 공급과 차단을 결정하는 동작을 나타내는 순서도이다.
도 4는 도 1의 파워 로스 테스트 기기에서 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태가 검출되는 일 예를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법을 나타내는 순서도이다.
도 6은 도 5의 파워 로스 테스트 방법에 비휘발성 메모리 장치에 대한 전원의 공급과 차단이 결정되는 일 예를 나타내는 도면이다.1 is a block diagram illustrating a power loss test device of a nonvolatile memory device according to embodiments of the present invention.
2 is a diagram showing an example in which a test board unit, a microcontroller unit, and a tester unit operate in the power loss test apparatus of FIG.
FIG. 3 is a flowchart showing an operation of the microcomputer-added nonvolatile memory device in the power loss test device of FIG. 1 to determine supply and interruption of power supply;
FIG. 4 is a diagram illustrating an example in which an operation state of NAND flash memories provided in a nonvolatile memory device is detected in the power loss test apparatus of FIG. 1; FIG.
5 is a flowchart showing a power loss test method of a nonvolatile memory device according to embodiments of the present invention.
FIG. 6 is a diagram showing an example in which supply and cutoff of power supply to the nonvolatile memory device are determined in the power loss test method of FIG. 5; FIG.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprise", "having", and the like are intended to specify the presence of stated features, integers, steps, operations, elements, components, or combinations thereof, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be construed as meaning consistent with meaning in the context of the relevant art and are not to be construed as ideal or overly formal in meaning unless expressly defined in the present application .
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기를 나타내는 블록도이고, 도 2는 도 1의 파워 로스 테스트 기기에서 테스트보드부, 마이크로컨트롤러부 및 테스터부가 동작하는 일 예를 나타내는 도면이다.FIG. 1 is a block diagram showing a power loss test apparatus of a nonvolatile memory device according to an embodiment of the present invention. FIG. 2 is a block diagram of a power loss test apparatus of FIG. 1, in which a test board section, Fig.
도 1 및 도 2를 참조하면, 도 1의 파워 로스 테스트 기기(100)는 복수의 낸드 플래시 메모리(NAND flash memory)들을 각각 구비한 적어도 하나 이상의 비휘발성 메모리 장치에 대해 파워 로스 테스트를 수행할 수 있다. 이 때, 비휘발성 메모리 장치는 내부의 낸드 플래시 메모리들의 동작 상태(OSI)를 표시하는 적어도 하나 이상의 핀을 구비할 수 있다. 구체적으로, 도 1의 파워 로스 테스트 기기(100)는 테스트보드부(120), 마이크로컨트롤러부(140) 및 테스터부(160)를 포함할 수 있다. 다만, 도 1에서는 마이크로컨트롤러부(140)가 테스트보드부(120) 및 테스터부(160)의 외부에 위치하는 것으로 도시되어 있으나, 마이크로컨트롤러부(140)는 테스트보드부(120) 내부에 위치하거나 또는 테스터부(160) 내부에 위치할 수도 있다.Referring to FIGS. 1 and 2, the power
테스트보드부(120)는 파워 로스 테스트의 테스트 대상인 비휘발성 메모리 장치가 삽입되는 복수의 소켓들(122-1, ..., 122-n)을 구비할 수 있다. 일반적으로, 비휘발성 메모리 장치가 쓰기 동작이나 가비지 콜렉션 동작을 수행하는 도중에 갑작스럽게 전원이 끊기는 서든 파워 오프(sudden power off)가 발생하면, 데이터(즉, 유저 데이터 및/또는 그와 관련된 메타 데이터)가 유실되어 그에 따른 에러가 발생할 수 있다. 따라서, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치에서 서든 파워 오프가 발생하더라도, 데이터 복구 등을 통해 에러가 발생하는 것을 방지할 수 있는지 여부를 확인하기 위한 파워 로스 테스트를 수행할 수 있다. 이 때, 테스트보드부(120)가 파워 로스 테스트의 테스트 대상인 비휘발성 메모리 장치들이 각각 삽입되는 소켓들(122-1, ..., 122-n)을 구비하기 때문에, 도 1의 파워 로스 테스트 기기(100)는 파워 로스 테스트의 테스트 대상인 비휘발성 메모리 장치들에 대한 파워 로스 테스트를 동시에 수행할 수 있다. 그 결과, 비휘발성 메모리 장치들에 대한 파워 로스 테스트가 빠르고 효율적으로 수행될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 테스트보드부(120)의 소켓들(122-1, ..., 122-n)에 각각 삽입되는 비휘발성 메모리 장치들에 대한 파워 로스 테스트는 테스터부(160)가 마이크로컨트롤러부(140)로부터 테스트 시작을 지시하는 제2 제어 신호(CTL2(ON))를 입력받은 시점부터 테스트 종료를 지시하는 제2 제어 신호(CTL2(OFF))를 입력받은 시점까지 수행될 수 있다.The
일 실시예에서, 비휘발성 메모리 장치는 임베디드 멀티미디어 카드일 수 있다. 보통, 임베디드 멀티미디어 카드의 표준(standard)은 160개가 넘는 핀들을 정의하고 있다. 이러한 핀들 중에는 외부의 입출력을 위한 핀들(즉, 입출력 핀들)뿐 만 아니라, 비휘발성 메모리 장치의 내부 정보(즉, 내부 동작 상태)를 모니터링할 수 있는 핀들(즉, 모니터링 핀들)이 있다. 특히, 이러한 모니터링 핀들은 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)(예를 들어, 레디 상태 또는 비지 상태)를 표시하는 적어도 하나 이상의 핀을 포함하고 있다. 그러므로, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)를 표시하는 적어도 하나 이상의 핀으로부터 비휘발성 메모리 장치의 내부 동작 상태를 검출하고, 그에 기초하여 비휘발성 메모리 장치가 중요 동작을 수행하는 도중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로(예를 들어, 테스트 시간 단축, 테스트 강도 향상 등) 수행할 수 있다. 한편, 상기에서는 비휘발성 메모리 장치가 임베디드 멀티미디어 카드인 것으로 설명하고 있으나, 비휘발성 메모리 장치의 종류가 그에 한정되는 것이 아니다. 예를 들어, 비휘발성 메모리 장치는 내부의 낸드 플래시 메모리들의 동작 상태(OSI)를 표시하는 적어도 하나 이상의 핀을 구비하는 SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등일 수도 있다.In one embodiment, the non-volatile memory device may be an embedded multimedia card. Usually, the standard of the embedded multimedia card defines more than 160 pins. Among these pins are pins (i.e., monitoring pins) capable of monitoring internal information (i.e., internal operating state) of the nonvolatile memory device as well as pins (i.e., input / output pins) for external input / output. In particular, such monitoring pins include at least one pin that indicates the operating state (OSI) (e.g., ready state or busy state) of the NAND flash memories provided in the non-volatile memory device. Therefore, the power
마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)를 검출하고, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정할 수 있다. 즉, 종래에는 비휘발성 메모리 장치가 쓰기 동작을 수행하는 도중에 무작위로 전원을 차단시킨 후, 유저 데이터 및/또는 메타 데이터 유실에 따른 에러가 발생하는지 여부를 확인하였으나, 도 1의 파워 로스 테스트 기기(100)는 파워 로스 테스트를 수행함에 있어서 비휘발성 메모리 장치의 내부 동작 상태(즉, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI))를 고려하는 것이다. 이에, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치가 중요 동작(예를 들어, 메타 데이터의 쓰기 동작, 가비지 콜렉션 동작 등)을 수행하는 도중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 일반적으로, 임베디드 멀티미디어 카드에 대한 파워 로스 테스트를 수행함에 있어서, 메타 데이터(즉, FTL 메타 정보)가 비휘발성 메모리 장치에 프로그램(program)되는 시점에 전원이 차단되어야 테스트 시간이 단축되고, 테스트 강도가 향상될 수 있다. 다시 말하면, 유저 데이터가 비휘발성 메모리 장치에 프로그램되는 시점, 중앙 처리 장치(Central Processing Unit; CPU)가 동작하는 시점, 유저 데이터가 전송되는 시점보다는, 메타 데이터(즉, FTL 메타 정보)가 비휘발성 메모리 장치에 프로그램되는 시점이나 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행되는 시점에 전원이 차단되어야 파워 로스 테스트가 효율적으로 수행될 수 있다.The
따라서, 마이크로컨트롤러부(140)는, 비휘발성 메모리 장치가 유저 데이터의 쓰기 동작을 수행하는 경우, 비휘발성 메모리 장치에 전원을 공급하는 것으로 결정하고, 비휘발성 메모리 장치가 메타 데이터의 쓰기 동작 또는 가비지 콜렉션 동작을 수행하는 경우, 비휘발성 메모리 장치로부터 전원을 차단하는 것으로 결정할 수 있다. 이를 위하여, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)를 검출하고, 그에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정할 수 있다. 구체적으로, 마이크로컨트롤러부(140)는, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내는 경우, 비휘발성 메모리 장치에 전원을 공급하는 것으로 결정하고, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내지 않는 경우, 비휘발성 메모리 장치로부터 전원을 차단하는 것으로 결정할 수 있다. 일반적으로, 유저 데이터가 비휘발성 메모리 장치에 프로그램되는 시점 등에서는 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴(예를 들어, 호스트(host) 장치가 어느 정도 예상 가능한 규칙적인 동작 패턴)을 나타내는 반면에, 메타 데이터가 비휘발성 메모리 장치에 프로그램되는 시점이나 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행되는 시점에서는 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내지 않는다. 그러므로, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 검출된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내는지 여부에 따라, 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정할 수 있다.Therefore, when the nonvolatile memory device performs the write operation of the user data, the
한편, 비휘발성 메모리 장치의 내부 동작 상태(즉, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI))는 낸드 플래시 메모리들의 비지 상태를 나타내는 비휘발성 메모리 장치의 적어도 하나 이상의 핀의 제1 전압 레벨 및 낸드 플래시 메모리들의 레디 상태를 나타내는 비휘발성 메모리 장치의 적어도 하나 이상의 핀의 제2 전압 레벨에 기초하여 검출될 수 있다. 예를 들어, 비휘발성 메모리 장치에 구비된 하나의 낸드 플래시 메모리에 쓰기 동작이 수행되는 동안에는, 상기 낸드 플래시 메모리의 동작 상태(OSI)와 관련된 소정의 핀이 제1 전압 레벨(예를 들어, 하이(high) 전압 레벨)을 가질 수 있고, 상기 낸드 플래시 메모리에 쓰기 동작이 수행되지 않는 동안에는, 상기 낸드 플래시 메모리의 동작 상태(OSI)와 관련된 소정의 핀이 제2 전압 레벨(예를 들어, 로우(low) 전압 레벨)을 가질 수 있다. 이에, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀이 표시하는 전압 레벨 패턴에 상응할 수 있다. 다만, 이것은 예시적인 것에 불과한 것으로서, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 전압 레벨이 로우 전압 레벨일 수 있고, 제2 전압 레벨이 하이 전압 레벨일 수 있다. 한편, 마이크로컨트롤러부(140)가 비휘발성 메모리 장치의 내부 동작 상태에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정하면, 테스트보드부(120)는 비휘발성 메모리 장치가 삽입된 소켓들(122-1, ..., 122-n)을 통해 비휘발성 메모리 장치에 대한 전원의 공급과 차단을 수행할 수 있다.On the other hand, the internal operating state of the non-volatile memory device (i.e., the operating state (OSI) of the NAND flash memories provided in the non-volatile memory device) 1 voltage level and the second voltage level of the at least one pin of the non-volatile memory device indicating the ready state of the NAND flash memories. For example, during a write operation to one NAND flash memory provided in a nonvolatile memory device, a predetermined pin associated with the operating state (OSI) of the NAND flash memory reaches a first voltage level (for example, (OSI) of the NAND flash memory is at a second voltage level (e.g., a low voltage level) during a write operation to the NAND flash memory, (low) voltage level). Accordingly, the operating state (OSI) of the NAND flash memories provided in the nonvolatile memory device may correspond to a voltage level pattern indicated by at least one pin of the nonvolatile memory device. However, this is merely an example, and the present invention is not limited thereto. For example, the first voltage level may be a low voltage level, and the second voltage level may be a high voltage level. On the other hand, if the
테스터부(160)는 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드들을 제공함과 동시에, 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단에 응답하여 비휘발성 메모리 장치에 대해 파워 로스 테스트를 수행할 수 있다. 테스터부(160)는 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드들을 제공함으로써, 비휘발성 메모리 장치로 하여금 테스트 알고리즘(test algorithm)에 의한 쓰기 동작을 지속적으로 수행하게 할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 테스터부(160)는 마이크로컨트롤러부(140)로부터 테스트 시작을 지시하는 제 2 제어 신호(CTL2(ON))를 입력받은 시점부터 테스트 종료를 지시하는 제 2 제어 신호(CTL2(OFF))를 입력받은 시점까지 테스트 알고리즘에 의한 쓰기 동작을 지속적으로 수행할 수 있다. 한편, 마이크로컨트롤러부(140)가 테스트보드부(120)에 전원의 공급을 지시하는 제 1 제어 신호(CTL1(ON))를 제공하는 도중에, 마이크로컨트롤러부(140)가 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 검출된 낸드 플래시 메모리들의 동작 상태(OSI)에 기초하여 비휘발성 메모리 장치로부터 전원을 차단하는 것으로 결정(즉, DECISION으로 표시)하면, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 이에, 테스트보드부(120)는 비휘발성 메모리 장치가 삽입된 소켓들(122-1, ..., 122-n)을 통해 비휘발성 메모리 장치로부터 전원을 차단할 수 있다. 이러한 방식으로, 테스트 구간(TEST)에서 비휘발성 메모리 장치에 대한 파워 로스 테스트가 반복적으로 수행될 수 있다.The
이와 같이, 도 1의 파워 로스 테스트 기기(100)는 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀을 구비한 비휘발성 메모리 장치에 대하여, 상기 핀으로부터 비휘발성 메모리 장치의 내부 동작 상태(즉, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI))를 검출하여 비휘발성 메모리 장치가 중요 동작(예를 들어, 메타 데이터의 쓰기 동작, 가비지 콜렉션 동작 등)을 수행하는 도중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킬 수 있다. 그 결과, 비휘발성 메모리 장치에 대한 파워 로스 테스트가 효율적으로 수행될 수 있다. 즉, 테스터부(160)는 테스트보드부(120)의 소켓들(122-1, ..., 122-n)에 삽입된 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드들을 제공함과 동시에, 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단에 응답하여 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행할 수 있다. 이 때, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 일반 동작(예를 들어, 유저 데이터가 비휘발성 메모리 장치에 프로그램되는 시점 등)에서 나타나는 일반적인 핀의 움직임을 벗어난 핀의 움직임이 검출되면, 그 검출 시점에서 비휘발성 메모리 장치의 중요 동작(예를 들어, 메타 데이터가 비휘발성 메모리 장치에 프로그램되는 시점, 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행되는 시점 등)이 수행되는 것으로 판단함으로써 테스트보드부(120)의 소켓들(122-1, ..., 122-n)을 통해 비휘발성 메모리 장치에 공급되는 전원을 차단시킬 수 있다. 한편, 파워 로스 테스트는 테스트보드부(120)의 소켓들(122-1, ..., 122-n)에 삽입된 비휘발성 메모리 장치들 각각에 대해 동시에 개별적으로 수행되는 것이다. 그 결과, 종래에 비하여 파워 로스 테스트의 소요 시간 및 테스트 커버리지가 넓어져서, 제조사의 생산성이 개선될 수 있고, 최종 생산품의 안정성이 향상될 수 있다.As described above, the power
도 3은 도 1의 파워 로스 테스트 기기에서 마이크로컨트롤러부가 비휘발성 메모리 장치에 대한 전원의 공급과 차단을 결정하는 동작을 나타내는 순서도이고, 도 4는 도 1의 파워 로스 테스트 기기에서 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태가 검출되는 일 예를 나타내는 도면이다.FIG. 3 is a flowchart showing an operation of the microcomputer-added nonvolatile memory device in the power loss test apparatus of FIG. 1 to determine supply and interruption of power supply, and FIG. 4 is a flow chart of the power loss test apparatus of FIG. FIG. 5 is a diagram showing an example in which an operation state of NAND flash memories is detected. FIG.
도 3 및 도 4를 참조하면, 마이크로컨트롤러부(140)가 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 검출된 낸드 플래시 메모리들의 동작 상태(OSI)에 기초하여 비휘발성 메모리 장치에 대한 전원의 공급과 차단을 결정하는 것이 도시되어 있다. 구체적으로, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 낸드 플래시 메모리들의 동작 상태(OSI)를 검출(S120)한 후, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내는지 여부를 확인(S140)할 수 있다. 이 때, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내지 않으면, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 동작에 필요한 전원을 차단하는 것으로 결정(S160)할 수 있다. 이 경우, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 반면에, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내면, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 동작에 필요한 전원을 계속적으로 공급하는 것으로 결정할 수 있다. 이 경우, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 공급을 지시하는 제 1 제어 신호(CTL1(ON))를 제공할 수 있다. 이에, 마이크로컨트롤러부(140)는 상기 단계들(S120, S140)을 반복할 수 있다. 이후, 테스트보드부(120)는 마이크로컨트롤러부(140)의 전원의 차단과 공급에 관한 결정에 따라 소켓들(122-1, ..., 122-n)을 통해 비휘발성 메모리 장치로부터 전원을 차단하거나, 또는 비휘발성 메모리 장치에 전원을 계속적으로 공급할 수 있다.Referring to FIGS. 3 and 4, the
상술한 바와 같이, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)는 낸드 플래시 메모리들의 비지 상태를 나타내는 비휘발성 메모리 장치의 적어도 하나 이상의 핀의 제1 전압 레벨 및 낸드 플래시 메모리들의 비지 상태를 나타내는 비휘발성 메모리 장치의 적어도 하나 이상의 핀의 제2 전압 레벨에 기초하여 검출될 수 있다. 도 4에 도시된 바와 같이, 비휘발성 메모리 장치에 구비된 하나의 낸드 플래시 메모리에 쓰기 동작이 수행되는 동안에는, 상기 낸드 플래시 메모리의 동작 상태(OSI)와 관련된 소정의 핀이 제1 전압 레벨(예를 들어, 하이 전압 레벨)을 가질 수 있고, 상기 낸드 플래시 메모리에 쓰기 동작이 수행되지 않는 동안에는, 상기 낸드 플래시 메모리의 동작 상태(OSI)와 관련된 소정의 핀이 제2 전압 레벨(예를 들어, 로우 전압 레벨)을 가질 수 있다. 한편, 도 4에는 8KB 페이지(page)를 사용하는 낸드 플래시 메모리들을 내장한 비휘발성 메모리 장치(예를 들어, 임베디드 멀티미디어 카드 등)가 예시적으로 도시되어 있다. 다만, 설명의 편의를 위하여, 다이(die) 당 1개의 플레인(plane) 구조를 갖는 2개의 다이들에 할당된 모니터링 핀들(DIE_0 READY/BUSY PIN, DIE_1 READY/BUSY PIN)을 가정하여 설명하기로 한다. 이 경우, 테스터부(160)가 테스트보드부(120)를 거쳐 비휘발성 메모리 장치에 8KB 페이지 데이터에 상응하는 쓰기 커맨드(8K WRITE)를 제공하는 경우, 8K 페이지 데이터를 프로그램하기 위해 하나의 낸드 플래시 메모리가 동작할 수 있다. 도 4에서는 8KB 페이지 데이터에 상응하는 쓰기 커맨드(8K WRITE)가 비휘발성 메모리 장치에 순차적으로 제공되고, 8K 페이지 데이터를 프로그램하기 위해 2개의 낸드 플래시 메모리들이 교번하여 동작하는 것으로 나타나 있다.As described above, the operating state (OSI) of the NAND flash memories provided in the nonvolatile memory device is determined by the first voltage level of at least one pin of the nonvolatile memory device representing the busy state of the NAND flash memories, May be detected based on the second voltage level of at least one or more of the pins of the non-volatile memory device representing the state. 4, when a write operation is performed on one NAND flash memory included in the nonvolatile memory device, a predetermined pin associated with the operating state (OSI) of the NAND flash memory is set to a first voltage level A predetermined pin associated with the operating state (OSI) of the NAND flash memory may be coupled to a second voltage level (e.g., a high voltage level) during a write operation to the NAND flash memory, Low voltage level). Meanwhile, FIG. 4 exemplarily shows a nonvolatile memory device (for example, an embedded multimedia card or the like) incorporating NAND flash memories using 8 KB pages. However, for convenience of explanation, it is assumed that the monitoring pins (DIE_0 READY / BUSY PIN, DIE_1 READY / BUSY PIN) allocated to two dies having one plane structure per die do. In this case, when the
예를 들어, 8KB 페이지 데이터에 상응하는 쓰기 커맨드(8K WRITE)가 비휘발성 메모리 장치에 순차적으로 제공되고, 비휘발성 메모리 장치의 플래시 변환 계층(Flash Translation Layer; FTL)에 의해 2개의 낸드 플래시 메모리들에 교번하여 8KB 페이지 데이터가 프로그램된다고 가정하면, 외부에서 비휘발성 메모리 장치의 적어도 하나 이상의 핀을 모니터링하는 경우, 비휘발성 메모리 장치에 구비된 2개의 낸드 플래시 메모리들에 8KB 페이지 데이터가 교번하여 프로그램될 때, 이들 각각의 동작 상태(OSI)와 관련된 소정의 핀이 제2 전압 레벨(예를 들어, 로우 전압 레벨)에서 제1 전압 레벨(예를 들어, 하이 전압 레벨)로 올라가는 것을 알 수 있다. 즉, 8KB 페이지 데이터에 상응하는 쓰기 커맨드(8K WRITE)가 비휘발성 메모리 장치에 순차적으로 제공되면, 8KB 페이지 데이터의 프로그램에 의해 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 규칙적으로 반복되는 패턴을 나타내다가, FTL 알고리즘에 따른 메타 데이터의 간헐적인 프로그램에 의해 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 불규칙적인 패턴을 나타낼 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 8KB 페이지 데이터에 상응하는 7번째 쓰기 커맨드(8K WRITE)가 발생하면, 그와 관련된 제1 모니터링 핀(DIE_0 READY/BUSY PIN)이 제2 전압 레벨(예를 들어, 로우 전압 레벨)에서 제1 전압 레벨(예를 들어, 하이 전압 레벨)로 올라간 후, 제2 모니터링 핀(DIE_1 READY/BUSY PIN)이 쓰기 커맨드와 관계 없이 제2 전압 레벨(예를 들어, 로우 전압 레벨)에서 제1 전압 레벨(예를 들어, 하이 전압 레벨)로 올라간다. 제2 모니터링 핀(DIE_1 READY/BUSY PIN)의 전압 레벨 변경은 호스트 장치가 어느 정도 예상 가능한 규칙적인 동작 패턴이 아니므로(즉, 도 4에서 ASD로 표시됨), 메타 데이터가 비휘발성 메모리 장치에 프로그램되거나, 또는 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행되는 것으로 추정될 수 있다.For example, a write command (8K WRITE) corresponding to 8KB page data is sequentially provided to the nonvolatile memory device, and two NAND flash memories The 8 KB page data is alternately programmed in the two NAND flash memories provided in the nonvolatile memory device when monitoring at least one pin of the nonvolatile memory device from the outside It can be seen that a given pin associated with each of these operating states OSI rises from a second voltage level (e.g., a low voltage level) to a first voltage level (e.g., a high voltage level). That is, when the write command (8K WRITE) corresponding to the 8KB page data is sequentially provided to the nonvolatile memory device, the operating state (OSI) of the NAND flash memories provided in the nonvolatile memory device is set to be regular And an operating state (OSI) of the NAND flash memories provided in the nonvolatile memory device may exhibit an irregular pattern due to the intermittent program of the meta data according to the FTL algorithm. For example, as shown in FIG. 4, when a seventh write command (8K WRITE) corresponding to 8KB page data is generated, the first monitoring pin (DIE_0 READY / BUSY PIN) (E.g., a low voltage level) to a first voltage level (e.g., a high voltage level), then a second monitoring pin (DIE_1 READY / BUSY PIN) For example, a low voltage level) to a first voltage level (e.g., a high voltage level). Since the voltage level change of the second monitoring pin (DIE_1 READY / BUSY PIN) is not a regular behavior pattern that the host device can predict to some extent (i. E. ASD in Fig. 4) Or it may be assumed that a garbage collection operation is performed in a non-volatile memory device.
이와 같이, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀을 모니터링함으로써, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내는지 여부를 확인할 수 있다. 구체적으로, 비휘발성 메모리 장치의 일반 동작(예를 들어, 유저 데이터가 비휘발성 메모리 장치에 프로그램되는 시점 등)에서는 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내고, 비휘발성 메모리 장치의 중요 동작(예를 들어, (예를 들어, 메타 데이터가 비휘발성 메모리 장치에 프로그램되는 시점, 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행되는 시점 등)에서는 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내지 않는다. 도 4에 도시된 바와 같이, 8K 페이지 데이터를 프로그램하기 위해 하나의 낸드 플래시 메모리가 동작할 때에는 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴(예를 들어, 호스트 장치가 어느 정도 예상 가능한 규칙적인 동작 패턴)을 나타내는 반면, 메타 데이터가 비휘발성 메모리 장치에 프로그램되거나, 또는 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행될 때(즉, 도 4에서 ASD로 표시됨)에는 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내지 않는다. 다시 말하면, 일반적인 핀의 움직임을 벗어난 핀의 움직임이 검출될 수 있다. 따라서, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 검출된 낸드 플래시 메모리들의 동작 상태(OSI)가 노멀 동작 패턴을 나타내는지 여부에 따라, 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정할 수 있다.In this way, the
상술한 바와 같이, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 적어도 하나 이상의 핀을 모니터링함으로써, 메타 데이터가 비휘발성 메모리 장치에 프로그램되거나, 또는 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 수행될 때(즉, 도 4에서 ASD로 표시됨) 비휘발성 메모리 장치에 공급되는 전원을 차단할 수 있다. 한편, 파워 오프 대상 구간(즉, 도 4에서 ASD로 표시됨)에서도 정확하게 어느 시점에 비휘발성 메모리 장치에 공급되는 전원을 차단할 지에 대해서는 여러 방식들이 사용될 수 있다. 예를 들어, 도 4에서, 제2 모니터링 핀(DIE_1 READY/BUSY PIN)이 쓰기 커맨드와 관계 없이 제2 전압 레벨(예를 들어, 로우 전압 레벨)에서 제1 전압 레벨(예를 들어, 하이 전압 레벨)로 올라간 경우에, 마이크로컨트롤러부(140)는 제2 모니터링 핀(DIE_1 READY/BUSY PIN)이 제2 전압 레벨(예를 들어, 로우 전압 레벨)에서 제1 전압 레벨(예를 들어, 하이 전압 레벨)로 올라간 이후 기 설정된 시간(예를 들어, 마이크로세컨드(us) 단위)이 경과하면, 비휘발성 메모리 장치에 공급되는 전원을 차단할 수 있다. 이 때, 상기 기 설정된 시간은 0에서부터 하나의 페이지 데이터가 프로그램되는 평균 시간 사이에서 랜덤(random)하게 결정될 수 있다. 다만, 이것은 예시적인 것에 불과한 것으로서, 마이크로컨트롤러부(140)가 파워 오프 대상 구간(즉, 도 4에서 ASD로 표시됨)에서 어느 시점에 비휘발성 메모리 장치에 공급되는 전원을 차단할 지는 다양하게 설계 변경될 수 있다.As described above, the
도 5는 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법을 나타내는 순서도이고, 도 6은 도 5의 파워 로스 테스트 방법에 비휘발성 메모리 장치에 대한 전원의 공급과 차단이 결정되는 일 예를 나타내는 도면이다.FIG. 5 is a flowchart showing a power loss test method of a nonvolatile memory device according to embodiments of the present invention, FIG. 6 is a flowchart illustrating a power loss test method of FIG. Fig.
도 5 및 도 6을 참조하면, 도 5의 파워 로스 테스트 방법은 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀을 구비한 비휘발성 메모리 장치에 대해 파워 로스 테스트를 수행할 수 있다. 구체적으로, 도 5의 파워 로스 테스트 방법은 테스트 대상인 비휘발성 메모리 장치에 파워 로스 테스트를 수행하기 위한 기 설정된 쓰기 커맨드들을 제공하는 단계(S220), 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 검출되는 낸드 플래시 메모리들의 동작 상태에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 반복적으로 수행하는 단계(S240) 및 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단에 응답하여 비휘발성 메모리 장치에 대해 파워 로스 테스트를 수행하는 단계(S260)를 포함할 수 있다. 예를 들어, 비휘발성 메모리 장치에 대한 파워 로스 테스트는 복수의 테스트 사이클(cycle)들을 포함하고, 하나의 테스트 사이클은 아래와 같이 3단계로 이루어질 수 있다. 첫 번째 단계에서, 비휘발성 메모리 장치에 전원이 공급되면 비휘발성 메모리 장치의 데이터를 검사한다. 이 때, 데이터 검사 결과가 패스(pass)인 경우 테스트를 진행하고, 데이터 검사 결과가 패일(fail)인 경우 테스트를 종료한다. 두 번째 단계에서, 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드들을 전송한다. 세 번째 단계에서, 비휘발성 메모리 장치의 적어도 하나 이상의 핀을 모니터링한다. 이 때, 낸드 플래시 메모리들의 동작 상태가 노멀 동작 패턴을 나타내면, 두 번째 단계와 세 번째 단계를 다시 수행하고, 낸드 플래시 메모리들의 동작 상태가 노멀 동작 패턴을 나타내지 않으면, 비휘발성 메모리 장치에 공급되는 전원을 차단한 후 비휘발성 메모리 장치의 데이터를 검사한다. 이러한 테스트 사이클이 복수 회(예를 들어, 100K 정도) 수행된 후에도 데이터 검사 결과가 패일이 아닌 경우, 비휘발성 메모리 장치는 테스트를 패스한 것으로 판단된다. 다만, 이것은 예시적인 것으로서, 파워 로스 테스트 및 이의 테스트 사이클이 그에 한정되는 것은 아니다. Referring to FIGS. 5 and 6, the power loss test method of FIG. 5 may perform a power loss test on a nonvolatile memory device having at least one pin that indicates the operation state of internal NAND flash memories. Specifically, the power loss test method of FIG. 5 includes a step S220 of providing predetermined write commands to perform a power loss test on a nonvolatile memory device to be tested, (S240) repeatedly performing supply and interruption of the power supply necessary for the operation of the non-volatile memory device based on the operation state of the flash memories; and, in response to supply and interruption of the power required for the operation of the non- And performing a power loss test on the apparatus (S260). For example, a power loss test for a non-volatile memory device includes a plurality of test cycles, and one test cycle may be performed in three stages as follows. In a first step, the data in the non-volatile memory device is examined when power is applied to the non-volatile memory device. At this time, if the data check result is pass, the test is proceeded. If the data check result is fail, the test is ended. In a second step, it sends predetermined write commands to the non-volatile memory device. In a third step, at least one pin of the non-volatile memory device is monitored. At this time, if the operation state of the NAND flash memories indicates the normal operation pattern, the second and third steps are performed again. If the operation state of the NAND flash memories does not indicate the normal operation pattern, the power supplied to the non- The data of the nonvolatile memory device is inspected. If the data test result is not a failure even after such a test cycle is performed a plurality of times (for example, about 100K), it is determined that the nonvolatile memory device has passed the test. However, this is merely an example, and the power loss test and its test cycle are not limited thereto.
구체적으로, 도 5의 파워 로스 테스트 방법은 테스트 대상인 비휘발성 메모리 장치에 파워 로스 테스트를 수행하기 위한 기 설정된 쓰기 커맨드들을 제공(S220)할 수 있다. 즉, 도 5의 파워 로스 테스트 방법은 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드들을 제공함으로써, 비휘발성 메모리 장치로 하여금 테스트 알고리즘에 의한 쓰기 동작을 지속적으로 수행하게 할 수 있다. 또한, 도 5의 파워 로스 테스트 방법은 비휘발성 메모리 장치의 적어도 하나 이상의 핀으로부터 검출되는 낸드 플래시 메모리들의 동작 상태에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 반복적으로 수행(S240)할 수 있다. 이 때, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태는 상기 낸드 플래시 메모리들의 비지 상태를 나타내는 비휘발성 메모리 장치의 적어도 하나 이상의 핀의 제1 전압 레벨과 상기 낸드 플래시 메모리들의 레디 상태를 나타내는 비휘발성 메모리 장치의 적어도 하나 이상의 핀의 제2 전압 레벨에 기초하여 검출될 수 있다. 일 실시예에서, 도 5의 파워 로스 테스트 방법은 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 반복적으로 수행함에 있어서, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태가 노멀 동작 패턴을 나타내는 경우, 비휘발성 메모리 장치에 전원을 공급할 수 있고, 비휘발성 메모리 장치에 구비된 낸드 플래시 메모리들의 동작 상태가 노멀 동작 패턴을 나타내지 않는 경우, 비휘발성 메모리 장치로부터 전원을 차단할 수 있다. 나아가, 도 5의 파워 로스 테스트 방법은 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단에 응답하여 비휘발성 메모리 장치에 대해 파워 로스 테스트를 수행(S260)할 수 있다.Specifically, the power loss test method of FIG. 5 may provide predetermined write commands to perform a power loss test on a nonvolatile memory device to be tested (S220). That is, the power loss test method of FIG. 5 may provide the non-volatile memory device with write operations predetermined by the test algorithm by continuously providing the write commands predetermined to the non-volatile memory device. In addition, the power loss test method of FIG. 5 repeatedly performs supply and interruption of power supply necessary for operation of the nonvolatile memory device based on the operation state of the NAND flash memories detected from at least one pin of the nonvolatile memory device (S240 )can do. At this time, the operating state of the NAND flash memories provided in the nonvolatile memory device is determined by the first voltage level of the at least one pin of the nonvolatile memory device indicating the busy state of the NAND flash memories and the ready state of the NAND flash memories And may be detected based on the second voltage level of at least one or more pins of the non-volatile memory device. In one embodiment, the power loss test method of FIG. 5 repeatedly performs supply and interruption of power supply necessary for operation of the nonvolatile memory device. In this case, when the operation state of the NAND flash memories included in the non- Volatile memory device and can turn off power from the non-volatile memory device if the operating state of the NAND flash memories included in the non-volatile memory device does not indicate the normal operation pattern. Further, the power loss test method of FIG. 5 may perform a power loss test (S260) on the nonvolatile memory device in response to the supply and cutoff of the power required for operation of the nonvolatile memory device.
이와 같이, 도 5의 파워 로스 테스트 방법은 비휘발성 메모리 장치가 일반 동작(GENERAL OPERATION)(예를 들어, 유저 데이터가 비휘발성 메모리 장치에 프로그램되는 시점 등)을 수행할 때에는 비휘발성 메모리 장치에 전원을 공급하다가, 비휘발성 메모리 장치가 중요 동작(IMPORTANT OPERATION)(예를 들어, 메타 데이터의 쓰기 동작, 가비지 콜렉션 동작 등)을 수행할 때에는 비휘발성 메모리 장치에 공급되는 전원을 차단시키는 방식으로, 비휘발성 메모리 장치에 대한 파워 로스 테스트를 효율적으로(예를 들어, 테스트 시간 단축, 테스트 강도 향상 등) 수행할 수 있다. 따라서, 도 6에 도시된 바와 같이, 도 5의 파워 로스 테스트 방법은 비휘발성 메모리 장치가 중요 동작을 수행하는지 여부에 따라, 비휘발성 메모리 장치를 전원이 공급되는 상태(220)와 전원이 공급되지 않는 상태(240) 사이에서 스위칭하게 할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 한편, 비휘발성 메모리 장치는 임베디드 멀티미디어 카드일 수 있으나, 비휘발성 메모리 장치의 종류가 그에 한정되지는 않는다. 예를 들어, 비휘발성 메모리 장치는 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀을 구비하는 SD 카드, CF 카드, 메모리 스틱, XD 픽쳐 카드 등일 수도 있다. 이상, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법에 대해 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 비휘발성 메모리 장치의 중요 동작이 메타 데이터의 쓰기 동작, 가비지 콜렉션 동작 등으로 설명되고 있으나, 비휘발성 메모리 장치의 중요 동작은 요구되는 조건에 따라 다양하게 결정될 수 있다.Thus, the power loss test method of FIG. 5 can be applied to a nonvolatile memory device when power is supplied to the nonvolatile memory device when performing a general operation (for example, when user data is programmed into the nonvolatile memory device) When the nonvolatile memory device performs an IMPORTANT OPERATION (for example, a write operation of metadata, a garbage collection operation, and the like), the power supplied to the nonvolatile memory device is shut off, The power loss test for the volatile memory device can be performed efficiently (for example, shortening the test time, improving the test strength, etc.). Thus, as shown in FIG. 6, the power loss test method of FIG. 5 may be used to determine whether the non-volatile memory device is in a
본 발명은 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀을 구비한 비휘발성 메모리 장치의 파워 로스 테스트에 적용될 수 있다. 따라서, 본 발명은 내부의 낸드 플래시 메모리들의 동작 상태를 표시하는 적어도 하나 이상의 핀을 구비한 임베디드 멀티미디어 카드, SD 카드, CF 카드, 메모리 스틱 등에 적용될 수 있을 것이다.The present invention can be applied to a power loss test of a nonvolatile memory device having at least one pin for indicating the operating state of internal NAND flash memories. Accordingly, the present invention may be applied to an embedded multimedia card, an SD card, a CF card, a memory stick, and the like having at least one pin for indicating the operation state of internal NAND flash memories.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. It can be understood that it is possible.
100: 파워 로스 테스트 기기
120: 테스트보드부
122-1, 122-2, ...,
122-n: 제1 내지 제n 소켓들
140: 마이크로컨트롤러부
160: 테스터부100: Power loss test device 120: Test board part
122-1, 122-2, ..., 122-n: first to nth sockets
140: Micro controller unit 160: Tester unit
Claims (10)
상기 핀으로부터 상기 낸드 플래시 메모리들의 동작 상태를 검출하고, 상기 낸드 플래시 메모리들의 동작 상태에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정하는 마이크로컨트롤러부; 및
상기 비휘발성 메모리 장치에 기 설정된 쓰기 커맨드(write command)들을 제공함과 동시에, 상기 전원의 공급과 차단에 응답하여 상기 비휘발성 메모리 장치에 대해 상기 파워 로스 테스트를 수행하는 테스터부를 포함하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.Volatile memory device to be tested in order to perform a power loss test on at least one or more non-volatile memory devices having at least one pin indicating the operating state of internal NAND flash memories, A test board portion having at least one socket to be inserted;
A microcontroller unit for detecting an operation state of the NAND flash memories from the pins, and determining a supply and an interruption of a power supply necessary for operation of the nonvolatile memory device based on an operation state of the NAND flash memories; And
Volatile memory device and a tester section for providing the predetermined write commands to the non-volatile memory device and for performing the power loss test on the non-volatile memory device in response to the supply and interruption of the power supply, Power loss test equipment.
상기 비휘발성 메모리 장치에 상기 파워 로스 테스트를 수행하기 위한 기 설정된 쓰기 커맨드(write command)들을 제공하는 단계;
상기 핀으로부터 검출되는 상기 낸드 플래시 메모리들의 동작 상태에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원(power)의 공급과 차단을 반복적으로 수행하는 단계; 및
상기 전원의 공급과 차단에 응답하여 상기 비휘발성 메모리 장치에 대해 상기 파워 로스 테스트를 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.1. A power loss test method for a nonvolatile memory device that performs a power loss test on a nonvolatile memory device having at least one or more pins for indicating an operating state of internal NAND flash memories,
Providing predetermined write commands to the non-volatile memory device to perform the power loss test;
Repeatedly performing supply and interruption of power required for operation of the nonvolatile memory device based on an operation state of the NAND flash memories detected from the pin; And
And performing the power loss test on the non-volatile memory device in response to the supply and shutdown of the power supply.
상기 낸드 플래시 메모리들의 동작 상태가 노멀 동작 패턴을 나타내는 경우, 상기 비휘발성 메모리 장치에 상기 전원을 공급하는 단계; 및
상기 낸드 플래시 메모리들의 동작 상태가 상기 노멀 동작 패턴을 나타내지 않는 경우, 상기 비휘발성 메모리 장치로부터 상기 전원을 차단하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.10. The method of claim 9, wherein repeatedly performing supply and shutdown of the power source
Supplying power to the nonvolatile memory device when the operation state of the NAND flash memories indicates a normal operation pattern; And
And disconnecting the power source from the non-volatile memory device when the operation state of the NAND flash memories does not indicate the normal operation pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140003779A KR101566487B1 (en) | 2014-01-13 | 2014-01-13 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140003779A KR101566487B1 (en) | 2014-01-13 | 2014-01-13 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150084121A true KR20150084121A (en) | 2015-07-22 |
KR101566487B1 KR101566487B1 (en) | 2015-11-05 |
Family
ID=53874145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140003779A KR101566487B1 (en) | 2014-01-13 | 2014-01-13 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101566487B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9661347B2 (en) | 2010-08-17 | 2017-05-23 | Samsung Electronics Co., Ltd. | Video encoding method and apparatus using transformation unit of variable tree structure, and video decoding method and apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5040456B2 (en) | 2007-06-08 | 2012-10-03 | 富士通株式会社 | Nonvolatile memory test method, apparatus, and program |
JP5864382B2 (en) | 2012-08-21 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device test method |
-
2014
- 2014-01-13 KR KR1020140003779A patent/KR101566487B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9661347B2 (en) | 2010-08-17 | 2017-05-23 | Samsung Electronics Co., Ltd. | Video encoding method and apparatus using transformation unit of variable tree structure, and video decoding method and apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR101566487B1 (en) | 2015-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108172262B (en) | Memory device including repairable volatile memory and method of operating the same | |
KR102401578B1 (en) | Method for inspecting auxiliary power supply and electronic device adopting the same | |
US8402204B2 (en) | Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same | |
TWI470420B (en) | Dubugging method and computer system using the smae | |
US11688483B2 (en) | Managing block retirement for temporary operational conditions | |
US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
US9804921B2 (en) | Nonvolatile memory apparatus and control method of nonvolatile memory apparatus | |
US11221933B2 (en) | Holdup self-tests for power loss operations on memory systems | |
EP2068249A1 (en) | Detection system for peripheral device | |
US20230195572A1 (en) | Efficient management of failed memory blocks in memory sub-systems | |
KR102396448B1 (en) | Nonvolatile memory device and operation method thereof | |
KR20160007988A (en) | Storage system managing run-time bad cells | |
KR101463123B1 (en) | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device | |
CN104391755A (en) | Abnormity handling method and device for embedded multimedia card (eMMC) chip | |
US20180285228A1 (en) | Memory test system and an operating method thereof | |
JP2010204851A (en) | Storage device and information processing apparatus | |
KR101566487B1 (en) | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device | |
US20170052850A1 (en) | Numerical controller | |
US8074018B2 (en) | Disk array apparatus, and control method and control program recording medium | |
CN107919152B (en) | Data storage device and operation method thereof | |
JP2005267761A (en) | Method for monitoring degradation of flash memory | |
CN110704339B (en) | Data destruction method, device, equipment and medium | |
JP2009223714A (en) | Arithmetic circuit and failure analysis method of arithmetic circuit | |
WO2012008319A1 (en) | Emulator verification system, emulator verification method | |
JP2013149112A (en) | Management method for storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20181030 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 5 |