KR20150083685A - 기판 및 그 제조 방법 - Google Patents

기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150083685A
KR20150083685A KR1020140003536A KR20140003536A KR20150083685A KR 20150083685 A KR20150083685 A KR 20150083685A KR 1020140003536 A KR1020140003536 A KR 1020140003536A KR 20140003536 A KR20140003536 A KR 20140003536A KR 20150083685 A KR20150083685 A KR 20150083685A
Authority
KR
South Korea
Prior art keywords
via hole
conductive layer
layer
insulating layer
adjacent
Prior art date
Application number
KR1020140003536A
Other languages
English (en)
Other versions
KR102149797B1 (ko
Inventor
최계원
정중혁
정다희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140003536A priority Critical patent/KR102149797B1/ko
Priority to CN201410213857.1A priority patent/CN104780705B/zh
Publication of KR20150083685A publication Critical patent/KR20150083685A/ko
Application granted granted Critical
Publication of KR102149797B1 publication Critical patent/KR102149797B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

기판 및 그 제조 방법을 개시한다. 본 발명의 일 실시예에 따른 기판은 비아홀을 포함하는 절연층, 절연층 상에 적층되고, 수직 단면을 기준으로 비아홀에 인접한 하측 꼭지점 및 하측 꼭지점을 연결하는 모서리가 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성되는 제1 도전층, 및 비아홀을 충진하고 제1 도전층 상에 적층되는 제2 도전층을 포함한다.

Description

기판 및 그 제조 방법{SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 기판 및 그 제조 방법에 관한 것이다.
전자 산업의 발달로 인해 전자기기들이 점점 경박단소화 됨에 따라 전자기기에 사용되는 인쇄회로기판도 경박단소화 및 고기능화가 요구되고 있다. 이러한 요구를 만족시키기 위해 인쇄회로기판은 내부 비아홀(IVH: Inner Via Hole) 기술을 적용하여 제조되고 있다.
내부 비아홀을 구현하는 방법으로는 신뢰성, 전기특성, 방열 또는 미세 패턴 등을 만족시키기 위하여 구리 충진(Copper Fill) 도금법이 많이 사용된다. 구리 충진 도금법은 마이크로 비아홀 내부를 동도금으로 충진한 후 상부층에 비아홀을 적층하여 가공하는 도금법이다.
최근에는 내부 비아홀의 제조 성능을 향상시키 위해 구리 충진 도금법의 도금 특성 개선을 위한 여러 가지 연구가 진행되고 있다.
한국공개특허 제2008-0060902호
본 발명은 비아홀이 형성된 동박적층판의 도전층을 언더컷 가공하여 비아홀을 충진하는 도금 특성을 향상시키는 기판 및 그 제조 방법을 제공하는데 목적이 있다.
본 발명의 일 측면에 따르면, 비아홀을 포함하는 절연층, 절연층 상에 적층되고, 수직 단면을 기준으로 비아홀에 인접한 하측 꼭지점 및 하측 꼭지점을 연결하는 모서리가 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성되는 제1 도전층, 및 비아홀을 충진하고 제1 도전층 상에 적층되는 제2 도전층을 포함하는 기판을 제공한다.
제1 도전층은, 수직 단면을 기준으로 비아홀과 인접한 제1 도전층의 상측 단부에서 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사를 이루는 경사면을 포함할 수 있다.
절연층 하부에 배치되는 지지층 및 내층 패드를 더 포함할 수 있다.
내층 패드는 제2 도전층과 동일한 물질로 형성될 수 있다.
절연층 및 제1 도전층은 동박적층판으로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 절연층 및 제1 도전층을 포함하는 동박적층판에 비아홀을 형성하는 단계, 제1 도전층을 하프 에칭하여 언더컷 가공하는 단계 및 도금으로 비아홀을 충진하는 단계를 포함하는 기판 제조 방법을 제공한다.
언더컷 가공하는 단계에서는 습식 에칭으로 비아홀에 인접한 제1 도전층의 하측 단부를 에칭하여 수직 단면을 기준으로 비아홀에 인접한 제1 도전층의 하측 꼭지점 및 하측 꼭지점을 연결하는 모서리가 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성할 수 있다.
제1 도전층은, 수직 단면을 기준으로 비아홀과 인접한 제1 도전층의 상측 단부에서 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사를 이루는 경사면을 포함할 수 있다.
비아홀을 충진하는 단계에서는, 화학 동도금 및 전기 동도금을 이용하여 비아홀을 충진하고 제1 도금층 상에 적층되는 제2 도금층을 형성할 수 있다.
본 발명의 다른 측면에 따르면, 비아홀을 포함하는 절연층, 및 상기 절연층 상에 적층되고, 상기 비아홀에 인접한 단부에 언더컷(under-cut)이 형성된 제1 도전층을 포함하는 기판을 제공한다.
비아홀을 충진하고 제1 도전층 상에 적층되는 제2 도전층을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 비아홀이 형성된 동박적층판의 도전층을 언더컷 가공하여 비아홀을 충진하는 도금 특성을 향상시키는 기판 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 기판의 구조를 나타내는 도면.
도 2 내지 도 5는 비아홀의 깊이에 따라 비아홀 내에서의 도금 심(seam) 또는 보이드(void) 발생을 예시적으로 나타내는 도면들.
도 6은 본 발명의 일 실시예에 따른 기판의 제조 방법을 나타내는 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 기판의 구조를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 기판은 지지층(110), 내층 패드(120), 절연층(130), 제1 도전층(140) 및 제2 도전층(160)을 포함한다.
지지층(110)은 내층 패드(120)를 지지한다. 여기서 지지층(110)은 절연 물질로 형성될 수 있다.
내층 패드(120)는 도금용 시드 기능을 수행한다. 여기서 내층 패드(120)는 도금용 도전성 물질로 형성될 수 있다. 예를 들면, 내층 패드(120)는 제2 도전층(160)과 실질적으로 동일한 물질로 형성될 수 있다.
절연층(130)은 제1 도전층(140)을 절연시킨다. 여기서 절연층(130)은 절연성 고분자 물질을 포함할 수 있다. 예를 들면, 절연층(130)은 프리프레그(prepreg)로 형성될 수 있다.
또한, 절연층(130)은 미리 설정된 직경의 비아홀(150)을 포함할 수 있다. 여기서 비아홀(150)은 기판의 내부 전기 전도를 위해 내부 비아홀(Inner Via Hole: IVH)로 형성될 수 있다. 또한, 비아홀(150)은 전기 전도를 위해 도전성 물질로 충진될 수 있다.
제1 도전층(140)은 신호 전달을 위한 회로 패턴을 형성한다. 이러한 제1 도전층(140)은 절연층(130) 상에 도전성 물질로 형성될 수 있다. 예를 들면, 제1 도전층(140)은 구리(copper)로 형성될 수 있다.
제1 도전층(140)은 절연층(130) 상에 적층되어 동박적층판(CCL: Copper Clad Laminate)을 형성할 수 있다. 여기서 동박적층판은 인쇄회로기판을 제조하기 위한 원판으로서, 절연층(130) 상에 얇게 제1 도전층(140)이 적층된 구조로 형성될 수 있다. 예를 들면, 동박적층판은 일반적으로 약 18 ~ 70㎛의 두께 또는 배선 패턴의 미세화에 따라 약 5, 7, 15㎛의 두께를 갖는 제1 도전층(140)을 포함할 수 있다.
제1 도전층(140)은 비아홀(150)에 인접한 단부가 언더컷(under-cut) 형상으로 형성될 수 있다. 구체적으로, 제1 도전층(140)은 수직 단면을 기준으로 비아홀(150)에 인접한 하측 꼭지점 및 하측 꼭지점을 연결하는 모서리가 비아홀(150)로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성될 수 있다. 이때, 제1 도전층(140)은 절연층(130)에 경사지게 형성되는 경사면(145)을 포함할 수 있다. 여기서, 경사면(145)은 비아홀(150)과 인접한 제1 도전층(140)의 상측 단부에서 비아홀(150)로부터 멀어지는 방향으로 후퇴하면서 경사를 이룰 수 있다.
이러한 제1 도전층(140)의 언더컷 형상은 비아홀(150)에 채워질 도전성 물질이 실질적으로 충진될 깊이를 줄일 수 있다. 구체적으로, 비아홀(150)에 인접한 제1 도전층(140)의 단부가 수직 단면 형상으로 형성된 경우, 도전성 물질이 충진될 깊이는 절연층(130)의 두께와 제1 도전층(140)의 두께의 합일 수 있다. 그러나, 비아홀(150)에 인접한 제1 도전층(140)의 단부가 언더컷 형상으로 형성된 경우, 도전성 물질이 충진될 깊이는 절연층(130)의 두께일 수 있다. 예를 들면, 절연층(130)의 두께가 약 40㎛이고, 제1 도전층(140)의 두께가 약 9㎛라고 가정하고, 비아홀(150)에 인접한 제1 도전층(140)의 단부가 수직 단면 형상에서 언더컷 형상으로 변경되면, 도전성 물질이 충진될 깊이가 약 49㎛에서 약 40㎛으로 변경될 수 있다. 즉, 도전성 물질이 충진될 깊이가 약 80% 정도 감소될 수 있다.
제2 도전층(160)은 비아홀(150)을 충진한다. 여기서, 제2 도전층(160)은 도금으로 형성되어 제1 도전층(140) 상에 적층되고 비아홀(150)을 충진할 수 있다. 이때, 제2 도전층(160)은 내층 패드(120)와 동일한 물질로 형성될 수 있다. 또한, 제2 도전층(160)은 실질적으로 제1 도전층(140)과 동일한 물질로 형성될 수 있다. 예를 들면, 제2 도전층(160)은 구리로 형성될 수 있다. 다만, 제2 도전층(160)은 도금으로 제1 도전층(140) 상에 형성되어 미세한 계면을 통해 제1 도전층(140)과 구분될 수 있다.
정리하면, 본 발명의 일 실시예에 따른 기판은 비아홀에 인접한 제1 도전층의 단부의 언더컷 형상에 의해 동일한 절연층의 두께에서 도금을 위한 AR을 확보하고 도금 심(seam)이나 보이드(void) 발생을 억제할 수 있다.
도 2 내지 도 5는 비아홀의 깊이에 따라 비아홀 내에서의 도금 심(seam) 또는 보이드(void) 발생을 예시적으로 나타내는 도면들이다.
도 2 내지 도 5 각각은 상부폭(Top Width)과 하부폭(Bottom Width)이 동일하고 깊이가 다르게 형성된 복수의 비아홀에 도금 물질이 충진되는 모습을 나타낸다. 도 2 내지 도 5 각각에 도시된 비아홀의 상부폭(Top Width)은 약 100㎛이고, 하부폭(Bottom Width)은 약 95㎛이다. 또한, 도 2 내지 도 5 각각에 도시된 비아홀의 깊이는 약 50㎛, 약 65㎛, 약 80㎛ 및 약 95㎛이다. 이러한 도 2 내지 도 5는 복수의 비아홀에서는 깊이가 작을수록 심(seam) 또는 보이드(void)가 발생할 가능성이 낮아지는 것을 보여준다.
도 6은 본 발명의 일 실시예에 따른 기판의 제조 방법을 나타내는 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 기판의 제조 방법은 절연층 및 제1 도전층을 포함하는 동박적층판에 비아홀을 형성하는 단계(S110), 동박적층판의 도전층을 에칭하여 언더컷을 형성하는 단계(S120) 및 도금으로 동박적층판의 비아홀을 충진하는 단계(S130)를 포함한다.
단계 S110에서는 절연층 상에 제1 도전층이 적층된 동박적층판에 미리 설정된 직경으로 비아홀을 형성한다. 여기서 비아홀은 레이저 가공 공정 또는 드릴링 가공 공정으로 형성할 수 있다.
한편, 실시 형태에 따라 비아홀을 형성하기 전에 동박적층판은 지지층 및 내층 패드 상에 적층 형성될 수 있다. 구체적으로, 지지층 상에 도전성 물질로 내층 패드를 형성하고, 내층 패드 상에 절연층 및 제1 도전층(동박)을 적층하여 내층 패드 상에 적층된 동박적층판을 형성할 수 있다.
단계 S120에서는 동박적층판의 제1 도전층(동박)을 하프 에칭(Half Etching)하여 제1 도전층을 언더컷 형상으로 형성할 수 있다. 여기서 하프 에칭은 습식 에칭으로 수행될 수 있다. 예를 들면, 하프 에칭은 절연층과 제1 도전층 사이에 배치된 에칭액으로 비아홀에 인접한 제1 도전층의 하측 단부를 에칭하여 언더컷 형상을 만들 수 있다. 이때, 제1 도전층은 수직 단면을 기준으로 비아홀에 인접한 하측 꼭지점 및 하측 꼭지점을 연결하는 모서리가 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성될 수 있다.
단계 S130에서는 도금으로 비아홀을 충진하여 제2 도전층을 형성한다. 여기서 제2 도전층은 화학 동도금 및 전기 동도금을 거쳐 형성할 수 있다. 이러한 제2 도전층은 제1 도전층 상에 적층될 수 있다.
본 발명의 일 실시예에 따른 기판 제조 방법은 비아홀을 가공한 후 동박적층판의 동박을 하프 에칭하여 언더컷을 발생시켜 동일 절연층 두께에서 도금을 위한 AR을 확보하여 도금 심(seam)이나 보이드(void) 발생을 억제할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 지지층
120: 내층 패드
130: 절연층
140: 제1 도전층
145: 경사면
150: 비아홀
160: 제2 도전층

Claims (11)

  1. 비아홀을 포함하는 절연층;
    상기 절연층 상에 적층되고, 수직 단면을 기준으로 상기 비아홀에 인접한 하측 꼭지점 및 상기 하측 꼭지점을 연결하는 모서리가 상기 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성되는 제1 도전층; 및
    상기 비아홀을 충진하고 상기 제1 도전층 상에 적층되는 제2 도전층;
    을 포함하는 기판.
  2. 제1항에 있어서,
    상기 제1 도전층은,
    수직 단면을 기준으로 상기 비아홀과 인접한 제1 도전층의 상측 단부에서 상기 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사를 이루는 경사면을 포함하는 것을 특징으로 하는 기판.
  3. 제1항에 있어서,
    상기 절연층 하부에 배치되는 지지층 및 내층 패드를 더 포함하는 것을 특징으로 하는 기판.
  4. 제3항에 있어서,
    상기 내층 패드는 상기 제2 도전층과 동일한 물질로 형성되는 것을 특징으로 하는 기판.
  5. 제1항에 있어서,
    상기 절연층 및 상기 제1 도전층은 동박적층판으로 형성된 것을 특징으로 하는 기판.
  6. 절연층 및 제1 도전층을 포함하는 동박적층판에 비아홀을 형성하는 단계;
    상기 제1 도전층을 에칭하여 언더컷을 형성하는 단계; 및
    도금으로 상기 비아홀을 충진하는 단계;
    를 포함하는 기판 제조 방법.
  7. 제6항에 있어서,
    상기 언더컷 가공하는 단계에서는
    습식 에칭으로 비아홀에 인접한 상기 제1 도전층의 하측 단부를 에칭하여 수직 단면을 기준으로 상기 비아홀에 인접한 상기 제1 도전층의 하측 꼭지점 및 하측 꼭지점을 연결하는 모서리가 상기 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사지게 형성하는 것을 특징으로 하는 기판 제조 방법.
  8. 제7항에 있어서,
    상기 제1 도전층은,
    수직 단면을 기준으로 상기 비아홀과 인접한 제1 도전층의 상측 단부에서 상기 비아홀로부터 멀어지는 방향으로 후퇴하면서 경사를 이루는 경사면을 포함하는 것을 특징으로 하는 기판 제조 방법.
  9. 제6항에 있어서,
    상기 비아홀을 충진하는 단계에서는,
    화학 동도금 및 전기 동도금을 이용하여 상기 비아홀을 충진하고 상기 제1 도금층 상에 적층되는 제2 도금층을 형성하는 것을 특징으로 하는 기판 제조 방법.
  10. 비아홀을 포함하는 절연층; 및
    상기 절연층 상에 적층되고, 상기 비아홀에 인접한 단부에 언더컷(under-cut)이 형성된 제1 도전층;
    을 포함하는 기판.
  11. 제10항에 있어서,
    상기 비아홀을 충진하고 상기 제1 도전층 상에 적층되는 제2 도전층을 더 포함하는 것을 특징으로 하는 기판.
KR1020140003536A 2014-01-10 2014-01-10 기판 및 그 제조 방법 KR102149797B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140003536A KR102149797B1 (ko) 2014-01-10 2014-01-10 기판 및 그 제조 방법
CN201410213857.1A CN104780705B (zh) 2014-01-10 2014-05-20 基板和制造基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140003536A KR102149797B1 (ko) 2014-01-10 2014-01-10 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150083685A true KR20150083685A (ko) 2015-07-20
KR102149797B1 KR102149797B1 (ko) 2020-08-31

Family

ID=53621844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140003536A KR102149797B1 (ko) 2014-01-10 2014-01-10 기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102149797B1 (ko)
CN (1) CN104780705B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107072041B (zh) * 2017-04-25 2019-10-11 安徽宏鑫电子科技有限公司 一种双面pcb

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188533A (ja) * 2001-12-17 2003-07-04 Fujikura Ltd 回路基板及び多層回路基板及び回路基板の製造方法
KR20080060902A (ko) 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체 소자의 비아 홀 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198031B2 (ja) * 1995-05-16 2001-08-13 シャープ株式会社 ビルドアップ多層配線板の製造方法
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
KR20020066797A (ko) * 2001-02-13 2002-08-21 주식회사 심텍 적층형 피씨비 기판의 블라인드 비아 홀
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
CN203181413U (zh) * 2013-01-28 2013-09-04 深圳华祥荣正电子有限公司 印刷电路板的盲孔结构、印刷电路板及电子产品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188533A (ja) * 2001-12-17 2003-07-04 Fujikura Ltd 回路基板及び多層回路基板及び回路基板の製造方法
KR20080060902A (ko) 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체 소자의 비아 홀 형성 방법

Also Published As

Publication number Publication date
CN104780705A (zh) 2015-07-15
CN104780705B (zh) 2018-08-24
KR102149797B1 (ko) 2020-08-31

Similar Documents

Publication Publication Date Title
KR100798989B1 (ko) 프린트 배선판 및 그 제조 방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US8164004B2 (en) Embedded circuit structure and fabricating process of the same
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN104540338A (zh) 高对准度hdi产品制作方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
JP4617900B2 (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2017098433A (ja) 印刷配線板の中間体および印刷配線板、印刷配線板の製造方法
KR20130053289A (ko) 인쇄회로기판의 제조방법
JP2005311289A (ja) 回路接続構造体とその製造方法
JP2007080976A (ja) 多層回路基板及びその製造方法ならびに電子部品パッケージ
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI511634B (zh) 電路板製作方法
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150083685A (ko) 기판 및 그 제조 방법
TWI691243B (zh) 印刷電路板的製造方法
JP5375537B2 (ja) プリント配線基板及びその製造方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2019029559A (ja) 多層配線板及びその製造方法
CN221598226U (zh) 线路板
KR102241371B1 (ko) 직접 회로 인쇄를 이용한 내장 트레이스 기판 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant