KR20150080363A - Driving apparatus for liquid crystal display device and method for driving the same - Google Patents

Driving apparatus for liquid crystal display device and method for driving the same Download PDF

Info

Publication number
KR20150080363A
KR20150080363A KR1020130169485A KR20130169485A KR20150080363A KR 20150080363 A KR20150080363 A KR 20150080363A KR 1020130169485 A KR1020130169485 A KR 1020130169485A KR 20130169485 A KR20130169485 A KR 20130169485A KR 20150080363 A KR20150080363 A KR 20150080363A
Authority
KR
South Korea
Prior art keywords
gate
modulated
driving
signals
liquid crystal
Prior art date
Application number
KR1020130169485A
Other languages
Korean (ko)
Other versions
KR102118925B1 (en
Inventor
김선태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130169485A priority Critical patent/KR102118925B1/en
Publication of KR20150080363A publication Critical patent/KR20150080363A/en
Application granted granted Critical
Publication of KR102118925B1 publication Critical patent/KR102118925B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a driving apparatus of a liquid crystal display device and a driving method thereof which can reduce an image quality imbalance caused by charging rate difference occurring at the time of an inversion driving of a data line and an overlap driving of a gate line in order to drive the liquid crystal display. The invention relates to a technology capable of reducing an image quality imbalance by reducing the charging rate difference by adjusting a modulation timing and a modulation degree in a gate pulse modulation unit applying a gate pulse modulation (GMP).

Description

액정표시장치의 구동장치 및 그 구동방법{DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a driving apparatus for a liquid crystal display,

본 발명은 액정표시장치에 관한 것으로, 게이트 드라이버를 내장한 액정패널의 플리커를 감소시키면서 이와 동시에 충전율 차이에 의한 화질 불균형을 감소시킬 수 있도록 한 액정표시장치의 구동장치 및 그 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a driving device and a driving method thereof for a liquid crystal display device capable of reducing a flicker of a liquid crystal panel having a built-in gate driver and simultaneously reducing an image quality imbalance caused by a difference in charging rate.

액정표시장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절율, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있는 장점을 가진다. 이에 따라 액정표시장치는 전계에 따라 액정 분자들이 배열 방향을 가변시켜 광 투과율을 조절함으로써 영상을 표시한다.A liquid crystal display device displays an image using electrical and optical characteristics of a liquid crystal. Liquid crystals have different anisotropic properties depending on their refractive indexes and permittivities along the major axis direction and minor axis direction, and can easily control the molecular arrangement and optical properties. Accordingly, the liquid crystal display device displays images by adjusting the light transmittance by changing the arrangement direction of the liquid crystal molecules according to the electric field.

액정표시장치는 다수의 화소들이 매트릭스 형태로 배열된 액정패널과, 액정패널의 게이트 라인을 구동하는 게이트 드라이버와, 액정패널의 데이터 라인을 구동하는 데이터 드라이버 등을 포함한다.A liquid crystal display includes a liquid crystal panel in which a plurality of pixels are arranged in a matrix form, a gate driver for driving gate lines of the liquid crystal panel, and a data driver for driving data lines of the liquid crystal panel.

액정패널의 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광 투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 박막 트랜지스터와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압인 화소 전압을 충전하고 충전된 화소 전압에 따라 액정을 구동하여 광 투과율을 조정한다.Each pixel of the liquid crystal panel implements a desired color by a combination of red, green, and blue sub-pixels that adjust the light transmittance by varying the liquid crystal array according to the data signal. Each sub-pixel includes a thin film transistor connected to the gate line and the data line, and a liquid crystal capacitor connected to the thin film transistor. The liquid crystal capacitor charges the pixel voltage, which is the difference between the data signal supplied to the pixel electrode through the thin film transistor and the common voltage supplied to the common electrode, and drives the liquid crystal according to the charged pixel voltage to adjust the light transmittance.

하지만, 종래의 액정표시장치에서는 박막 트랜지스터가 오프될 때 트랜지스터에 포함된 기생 커패시턴스와 게이트 전압의 가변치에 따라 각 서브화소에 충전된 화소 전압이 가변하고, 정극성 및 부극성 화소 전압 가변치의 편차로 인하여 플리커가 발생하게 된다. 또한, 종래의 액정표시장치는 크기가 커지면서 게이트 라인의 부하(저항 및 커패시터)로 인한 스캔펄스의 지연량이 증가하면서 박막 트랜지스터의 데이터 충전시간이 부족하여 화질이 저하된다.However, in the conventional liquid crystal display apparatus, the pixel voltage charged in each sub-pixel varies depending on the parasitic capacitance included in the transistor and the variable value of the gate voltage when the thin film transistor is turned off, and the deviation of the positive polarity and the negative polarity pixel voltage variation Flicker is generated. In addition, as the size of a conventional liquid crystal display increases, the amount of delay of the scan pulse due to the load (resistance and capacitor) of the gate line increases, and the data charging time of the thin film transistor is insufficient.

이러한 데이터 충전시간 부족을 보완하기 위하여 게이트 라인을 온(on) 시키는 신호의 주기를 2배로 늘려 충분한 충전시간을 확보하는 중첩(오버랩핑, overlapping) 구동 방식을 사용한다.In order to compensate for the shortage of data charging time, an overlapping driving method is employed in which the period of the signal for turning on the gate line is doubled to secure a sufficient charging time.

한편, 액정의 분극성에 따른 특성 약화를 방지하기 위하여 데이터 라인을 통하여 분극 상태를 반전시키는 인버전(Inversion) 구동을 동시에 실시하는데, 그 방식으로는 프레임 인버전, 라인 인버전, 컬럼 인버전, 도트 인버전, 2도트 인버전, Z 인버전 등을 채용한다. 여기서 Z 인버전이란 상하로 배열된 화소들이 하나의 데이터 라인과 "Z" 형상으로 좌우 지그재그 접속되는 방식을 말한다.In order to prevent the characteristics of the liquid crystal from being weakened due to the polarizability of the liquid crystal, inversion driving for inverting the polarization state through the data lines is simultaneously performed. The inversion driving includes a frame inversion, a line inversion, A dot-in version, a 2-dot version, and a Z-in version. Here, the Z-inversion refers to a scheme in which pixels arranged in the upper and lower rows are connected to one data line in a zigzag shape in a "Z" shape.

그러나, 이러한 데이터 라인의 인버전 구동과 게이트 라인의 중첩 구동을 동시에 적용하게 되면서 인버전 형태에 따라서는 오히려 일부 셀에 데이터 충전시간이 과다해 지게 되어 가로선 불량(Dim) 문제를 야기하게 된다.However, since the inversion driving of the data lines and the overlapping driving of the gate lines are simultaneously applied, the data charging time becomes excessive in some cells depending on the inversion type, thereby causing a problem of a horizontal line defect (Dim).

특히 이러한 불량 문제는 데이터 라인 인버전 구동 방식으로 2도트 인버전이나 Z 인버전 채용시에 두드러지는데, 전자는 약충전(Weak Charging), 강충전(Strong Charging)이 반복되는 형태로, 후자는 약-강-강-강 충전 형태로 나타나게 되는 문제점이 있다.Especially, the problem of this defect is marked by the version of the data line which is driven by the 2-dot version or the Z-in version. The former is a type in which weak charging and strong charging are repeated, There is a problem that it appears in a form of steel-steel-steel-filled.

이를 자세히 설명하면 다음과 같다. 도1a는 수직 2도트 인버전을 적용했을 때의 게이트 라인 온 전압 및 데이터 신호를 인가했을 때의 개념도이다. 게이트 라인 중첩 구동(즉 도1a에서의 CLK width 를 1H로 정의했을 때, 중첩 구동은 1H x 중첩 비율(CLK width_R) 만큼 CKL width가 늘어나 다음 순서의 게이트 라인 온 전압과 시간적으로 겹쳐지게 된다)을 할 경우 첫번째 인버전 발생시 약충전, 두번째 인버전 발생시 강충전 상태가 된다.This is explained in detail as follows. FIG. 1A is a conceptual diagram when a gate line-on voltage and a data signal are applied when a vertically two-dot version is applied. When the gate line overlap driving (that is, the CLK width in FIG. 1A is defined as 1 H, the overlap driving increases the CKL width by the 1H x overlap ratio (CLK width_R) and overlaps temporally with the next gate line on voltage) When the first version is charged, it is charged. When the second version is released, it is charged.

도1b는 Z 인버전을 적용했을 때의 게이트 라인 온 전압 및 데이터 신호를 인가했을 때의 개념도이다. 게이트 라인 중첩 구동시 첫번째 인버전 부분은 약충전, 두번째 이후의 인버전 부분은 강충전 상태가 된다.1B is a conceptual diagram when a gate line-on voltage and a data signal are applied when the Z-inversion is applied. In the gate line superimposing operation, the first version portion is charged and the second and subsequent inversion portions are charged.

도2는 2도트 인버전 적용시의 강충전과 약충전의 충전율 차이를 나타낸 실험 그래프이다. 이에서 얻어진 데이터 중 비중첩 구동(CLK = 1H)과 중첩 구동(CLK = 2H)의 경우를 표1로 정리하면 다음과 같다. FIG. 2 is an experimental graph showing the difference in filling rate between the strong filling and the weak filling at the application of the two-dot version. Table 1 summarizes the cases of non-overlapping driving (CLK = 1H) and overlapping driving (CLK = 2H) among the obtained data.

구분division 충전율
(@CLK = 1H)Charge rate
(@ CLK = 1H) 충전율
(@CLK = 2H)Charge rate
(@CLK = 2H) 변화율Rate of change ⓐ Strong ChargingⒶ Strong Charging 75.4%75.4% 97.8%97.8% 22.4% 증가22.4% increase ⓑ Weak ChargingⒷ Weak Charging 71.2%71.2% 78.4%78.4% 7.2% 증가7.2% increase 차이 (ⓐ-ⓑ)The difference (ⓐ-ⓑ) 4.2%4.2% 19.4%19.4%

충전시간을 충분히 확보하기 위하여 중첩 구동을 할 경우 비중첩 구동에 비해 약충전은 7.2% 증가, 강충전은 22.4% 증가 하는 효과를 가져오게 되나, 강충전과 약충전 간의 차이는 비중첩 구동시 4.2%에서 중첩 구동시 19.4%로 커지게 되어 게이트 라인 각각에 접속된 서브 화소들에 대한 휘도 변화를 발생시켜 화질을 저하시키는 문제점을 나타낸다.In the case of superimposed driving to secure enough charging time, about 7.2% increase in charge and 22.4% increase in heavy charge compared to non-superimposed drive, %, The luminance of the sub-pixels connected to each gate line is increased by 19.4%.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 데이터 라인의 인버전 구동과 게이트 라인의 중첩 구동을 동시 적용할 경우 발생하는 셀의 데이터 충전율 차이에 의한 화질 불균형을 감소시키는 액정표시장치의 구동장치 및 그 구동방법을 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide a driving apparatus for a liquid crystal display device which reduces image quality imbalance caused by a difference in data charging rate of a cell occurring when in- And a driving method thereof.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 다수의 데이터 라인들과 다수의 게이트 라인들이 서로 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되는 액정패널; 상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버; 데이터 제어신호에 응답하여 상기 데이터 라인들에 주기적으로 극성이 반전되는 데이터 전압들을 공급하는 데이터 드라이버; 복수의 플리커 방지 신호, 클럭 신호 및 게이트 제어신호를 생성하여 상기 게이트 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러; 상기 복수의 플리커 방지 신호를 입력받아 다수의 변조된 게이트 신호를 생성 및 출력하는 게이트 펄스 변조부; 상기 다수의 변조된 게이트 신호 중 적어도 하나 이상의 변조된 게이트 신호를 선택하고, 상기 선택된 변조된 게이트 신호들을 이용하여 상기 게이트 라인별로 서로 다른 게이트 온 전압을 생성하는 레벨 쉬프터부를 구비하되, 상기 게이트 라인들의 구동은 중첩구동인 것을 특징으로 한다. According to an aspect of the present invention, there is provided an apparatus for driving a liquid crystal display, including: a liquid crystal panel in which a plurality of data lines and a plurality of gate lines cross each other and a plurality of liquid crystal cells are arranged in a matrix; A gate driver for driving gate lines of the liquid crystal panel; A data driver for supplying data voltages whose polarities are periodically inverted to the data lines in response to a data control signal; A timing controller for generating a plurality of flicker preventing signals, a clock signal, and a gate control signal to control a driving timing of the gate driver; A gate pulse modulator receiving the plurality of flicker preventing signals and generating and outputting a plurality of modulated gate signals; And a level shifter for selecting at least one modulated gate signal among the plurality of modulated gate signals and generating a different gate on voltage for each of the gate lines using the selected modulated gate signals, And the drive is a superimposed drive.

상기 다수의 변조된 게이트 신호는 서로 변조되는 시점이 상이한 것을 특징으로 한다. Wherein the plurality of modulated gate signals are different in time from each other.

상기 다수의 변조된 게이트 신호는 서로 변조되는 정도가 상이한 것을 특징으로 한다.Wherein the plurality of modulated gate signals are modulated with respect to each other.

상기 게이트 온 전압은 상기 게이트 라인들의 중첩구동 주기 내에 하나의 선택된 변조된 게이트 신호로 연속시키거나, 둘 이상의 선택된 변조된 게이트 신호들로 조합시키는 것을 특징으로 한다. The gate-on voltage may be continuous with one selected modulated gate signal within the overlapping driving period of the gate lines, or may be combined with two or more selected modulated gate signals.

상기 레벨 쉬프터부는 상기 게이트 라인들의 중첩구동 주기 중 후반부의 게이트 온 충전량이 전반부의 게이트 온 충전량보다 작게 되도록 상기 다수의 변조된 게이트 변조 신호를 선택하는 것을 특징으로 한다. And the level shifter portion selects the plurality of modulated gate modulated signals so that the gate-on-charge amount in the second half of the overlap driving period of the gate lines is smaller than the gate-on amount of the first half.

또한 상기와 같은 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치의 구동방법은 타이밍 컨트롤러를 통해 복수의 플리커 방지 신호, 클럭신호 및 게이트 제어신호를 생성하는 단계; 상기 복수의 플리커 방지 신호를 입력받아 다수의 변조된 게이트 신호를 생성 및 출력하는 단계; 상기 다수의 변조된 게이트 신호 중 하나를 선택하는 단계; 상기 선택된 신호를 이용하여 상기 게이트 라인 별로 서로 다른 게이트 온 전압을 생성하여 게이트 드라이버로 공급하는 단계; 상기 게이트 드라이버를 이용하여 영상을 표시하는 액정패널의 게이트 라인들을 구동하는 단계를 포함하되, 상기 게이트 라인들의 구동은 2주기 중첩구동인 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of driving a liquid crystal display, including: generating a plurality of flicker preventing signals, a clock signal, and a gate control signal through a timing controller; Generating and outputting a plurality of modulated gate signals by receiving the plurality of flicker preventing signals; Selecting one of the plurality of modulated gate signals; Generating a different gate-on voltage for each of the gate lines using the selected signal and supplying the gate-on voltage to the gate driver; And driving the gate lines of the liquid crystal panel displaying an image using the gate driver, wherein the driving of the gate lines is a two-period overlap driving.

상기 다수의 변조된 게이트 신호는 서로 변조되는 시점이 상이한 것을 특징으로 한다.Wherein the plurality of modulated gate signals are different in time from each other.

상기 다수의 변조된 게이트 신호는 서로 변조되는 정도가 상이한 것을 특징으로 한다. Wherein the plurality of modulated gate signals are modulated with respect to each other.

상기 게이트 온 전압은 상기 게이트 라인들의 중첩구동 주기 내에 하나의 선택된 변조된 게이트 신호를 연속시키거나, 둘 이상의 선택된 변조된 게이트 신호들로 조합하는 것을 특징으로 한다.The gate-on voltage is characterized by continuing one selected modulated gate signal in a superimposed driving period of the gate lines, or combining it with two or more selected modulated gate signals.

이상에서 상세히 설명한 바와 같이 본 발명은, 충전율 차이에 의한 화질 불균형을 감소시키기 위한 게이트온전압 변조신호를 생성하고, 그 중 하나는 게이트 중첩 구동시 홀수 번째 라인에 적용하고 다른 하나는 짝수 번째 라인에 적용하도록 함으로써, 이웃하는 수평 라인들 사이의 휘도차 발생을 방지하여 표시품질을 현저하게 향상시킬 수 있다.As described in detail above, the present invention generates a gate-on voltage modulated signal for reducing the image quality imbalance due to the difference in charging rate, one of which is applied to the odd-numbered line in the gate overlap driving and the other is applied to the even- It is possible to prevent the occurrence of a luminance difference between neighboring horizontal lines, thereby remarkably improving the display quality.

도1a 및 도1b는 각각 2도트 인버전 및 Z 인버전을 적용했을 때의 게이트 라인 전압 및 데이터 신호를 인가했을 때의 개념도.
도2는 2도트 인버전 적용시의 강충전과 약충전의 충전율 차이를 나타낸 실험 그래프.
도3은 본 발명의 실시예에 따른 액정 표시장치의 구동장치를 나타낸 구성도.
도4는 도3에 도시된 게이트 펄스 변조부의 입출력 및 게이트 드라이버의 출력 파형도.FIGS. 1A and 1B are conceptual diagrams when a gate line voltage and a data signal are applied when a two-dot version and a Z-in version are applied, respectively.
FIG. 2 is an experimental graph showing the difference in filling rate between the strong filling and the weak filling at the application of the 2-dot version.
3 is a configuration diagram illustrating a driving apparatus for a liquid crystal display according to an embodiment of the present invention.
4 is an output waveform of the input / output and gate driver of the gate pulse modulator shown in FIG.

이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a driving apparatus and a driving method of a liquid crystal display according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명의 실시 예에 따른 액정표시장치의 구동장치를 나타낸 구성도이다. 도3에 도시된 액정표시장치는 다수의 데이터 라인들(DL1 내지 DLm)과 다수의 게이트 라인들(GL1 내지 GLn)이 교차하고 다수의 액정 셀들이 매트릭스 형태로 배치되는 액정패널(2); 액정패널(2)의 게이트 라인들을 구동하는 게이트 드라이버(6); 데이터 제어신호에 응답하여 데이터 라인들에 주기적으로 극성이 반전되는 데이터 전압들을 공급하는 데이터 드라이버(4); 복수의 플리커 방지 신호(FLK), 클럭 신호(CLK) 및 게이트 제어신호를 생성하여 상기 게이트 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러(8); 상기 복수의 플리커 방지 신호를 입력받아 다수의 변조된 게이트 신호(VGM)를 생성 및 출력하는 게이트 펄스 변조부(14); 상기 다수의 변조된 게이트 신호(VGM)중 선택된 신호를 게이트온전압과 게이트오프전압 레벨로 변경하여 상기 게이트 드라이버(6)로 공급하는 레벨 쉬프터부(16)를 구비한다. 3 is a block diagram illustrating a driving apparatus for a liquid crystal display according to an embodiment of the present invention. The liquid crystal display device shown in FIG. 3 includes a liquid crystal panel 2 in which a plurality of data lines DL1 to DLm and a plurality of gate lines GL1 to GLn cross each other and a plurality of liquid crystal cells are arranged in a matrix form; A gate driver 6 for driving gate lines of the liquid crystal panel 2; A data driver (4) for supplying data voltages whose polarities are periodically inverted to data lines in response to a data control signal; A timing controller (8) for generating a plurality of flicker preventing signals (FLK), a clock signal (CLK) and a gate control signal to control the driving timing of the gate driver; A gate pulse modulator (14) receiving the plurality of flicker preventing signals and generating and outputting a plurality of modulated gate signals (VGM); And a level shifter 16 for changing a selected one of the plurality of modulated gate signals VGM to a gate-on voltage and a gate-off voltage level and supplying the gate-on voltage to the gate driver 6.

한편 상기 각 게이트 라인들의 구동은, 충전율을 높여주기 위하여, 그 주기를 상기 타이밍 컨트롤러로부터 공급된 상기 플리커 방지 신호 주기의 2배로 하는 중첩구동을 적용한다. On the other hand, in order to increase the filling rate, the driving of each of the gate lines applies a superposition drive in which the period is twice the period of the flicker prevention signal supplied from the timing controller.

액정패널(2)은 절연막을 사이에 두고 교차 구조로 형성된 복수의 게이트 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLm)과, 각 게이트 라인들과 데이터 라인들의 교차로 구분되고 매트릭스 형태로 배열된 서브 화소들을 구비한다. 서브 화소들 각각은 각 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터와 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터는 액정과, 그 액정에 전계를 인가하는 화소 전극 및 공통 전극을 구비한다. 스토리지 커패시터는 화소 전극과 공통 전극이 절연막을 사이에 두고 중첩된 구조를 갖거나, 화소 전극이 이전단 게이트 라인과 절연막을 사이에 두고 중첩된 구조를 갖는다. 박막 트랜지스터는 각 게이트 라인(GL)으로부터의 스캔 펄스인 게이트온전압에 응답하여 각 데이터 라인(DL)으로부터의 데이터 전압을 화소 전극에 공급하고, 게이트 오프 전압에 응답하여 화소 전극에 공급된 데이터 전압이 유지되게 한다. 액정 커패시터(Clc)는 화소 전극에 공급된 데이터 전압과 공통 전극에 공급된 공통 전압(VCOM)과의 차전압인 화소 전압을 충전하고 충전된 화소 전압에 따라 액정을 구동하여 광투과율을 조절함으로써 각 서브화소의 계조가 표시된다. 스토리지 커패시터(Cst)는 박막 트랜지스터가 턴-오프된 기간에 액정 커패시터에 충전된 화소 전압을 안정적으로 유지시킨다.The liquid crystal panel 2 includes a plurality of gate lines GL1 to GLn and data lines DL1 to DLm formed in a crossing structure with an insulating film sandwiched therebetween and an intersection of the gate lines and the data lines, And arranged sub-pixels. Each of the sub-pixels includes a thin film transistor (TFT) connected to each gate line and a data line, a liquid crystal capacitor Clc connected in parallel with the thin film transistor, and a storage capacitor Cst. The liquid crystal capacitor includes a liquid crystal, a pixel electrode for applying an electric field to the liquid crystal, and a common electrode. The storage capacitor has a structure in which the pixel electrode and the common electrode are overlapped with the insulating film sandwiched therebetween, or the pixel electrode overlaps the previous gate line and the insulating film. The thin film transistor supplies a data voltage from each data line DL to the pixel electrode in response to a gate-on voltage which is a scan pulse from each gate line GL, and supplies a data voltage . The liquid crystal capacitor Clc charges the pixel voltage which is the difference between the data voltage supplied to the pixel electrode and the common voltage VCOM supplied to the common electrode and drives the liquid crystal according to the charged pixel voltage to adjust the light transmittance, The gradation of the sub-pixel is displayed. The storage capacitor Cst stably maintains the pixel voltage charged in the liquid crystal capacitor during the period when the thin film transistor is turned off.

데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터 정렬되어 입력되는 영상 데이터(Data)와 데이터 제어신호(DCS)를 공급받아 각각의 데이터 라인(DL1 내지 DLm)들을 구동하게 된다. 구체적으로, 데이터 드라이버(4)는 공급받은 데이터 제어신호(DCS) 중 소스 스타트 펄스(SSP; Source Start Pulse)와 소스 쉬프트 클럭(SSC; Source Shift Clock) 등을 이용하여, 정렬 입력된 영상 데이터를 아날로그 영상 데이터 즉, 데이터 전압으로 변환하고, 각 게이트 라인(GL1 내지 GLn)에 게이트 온 신호(또는 스캔펄스)가 공급되는 1수평 주기마다 1수평라인분의 데이터 전압을 각 데이터 라인(DL1 내지 DLm)으로 공급한다. 이때, 데이터 드라이버(4)는 소스 출력 인에이블(SOE; Source Output Enable) 신호에 응답하여 데이터 전압을 각 데이터 라인(DL1 내지 DLm)에 공급하게 된다.The data driver 4 receives the image data Data and the data control signal DCS which are input from the timing controller 8 and drives the respective data lines DL1 to DLm. Specifically, the data driver 4 uses the source start pulse (SSP) and the source shift clock (SSC) among the supplied data control signals DCS to output the sorted input video data (Or scan pulse) is supplied to each of the gate lines GL1 to GLn, the data voltages for one horizontal line are supplied to the data lines DL1 to DLm ). At this time, the data driver 4 supplies the data voltages to the data lines DL1 to DLm in response to a source output enable (SOE) signal.

더 구체적으로, 데이터 드라이버(4)는 SSC에 따라 입력되는 영상 데이터를 매 수평라인 단위로 래치한 후, 래치된 영상 데이터를 정극성 및 부극성의 감마전압들을 이용하여 아날로그 데이터 전압으로 변환한다. 이 때, 데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터의 극성 제어신호와 정극성 및 부극성의 감마전압들에 따라 데이터 전압들의 극성이 적어도 한 수평라인 단위 또는 프레임 단위로 반전되도록 변환하게 된다. 그리고 변환된 정극성 또는 부극성의 데이터 전압들을 각 게이트 라인(GL1 내지 GLn)에 게이트 온 신호가 공급되는 1수평주기마다 1수평 라인분씩 각 데이터 라인(DL1 내지 DLm)에 공급한다.More specifically, the data driver 4 latches the image data input in accordance with the SSC in units of horizontal lines, and then converts the latched image data into analog data voltages using positive and negative gamma voltages. At this time, the data driver 4 converts the polarity of the data voltages to be inverted by at least one horizontal line unit or frame unit in accordance with the polarity control signal from the timing controller 8 and the positive and negative gamma voltages . And supplies the converted data voltages of positive or negative polarity to the data lines DL1 to DLm for one horizontal line per one horizontal period supplied with the gate-on signal to each of the gate lines GL1 to GLn.

게이트 드라이버(6)는 데이터 드라이버(4)와 같이 집적화되어, 액정패널(2)과 접속되거나 액정패널(2) 상에 내장된다. 이러한 게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터 레벨 쉬프터부(16)를 경유한 게이트 스타트 펄스(GSP)와 복수의 게이트 온 전압(VGon)에 응답하는 스캔 신호를 발생하여, 게이트 라인들(GL1 내지 GLn)을 순차 구동한다. 본 발명에 따른 게이트 라인 구동은 중첩 구동이어서, 게이트 라인 각각에는 인접한 스캔 펄스와 1H 기간이 중첩된 2H 기간의 스캔 펄스가 공급되고, 게이트 펄스 변조를 수행하기 때문에 스캔 펄스의 일정 시점에서 게이트 온 전압(VGon)이 특정한 형태로 하강하게(또는 깍이게) 된다.The gate driver 6 is integrated with the data driver 4 and connected to the liquid crystal panel 2 or embedded on the liquid crystal panel 2. [ The gate driver 6 generates a scan signal responsive to the gate start pulse GSP and the plurality of gate-on voltages VGon from the timing controller 8 via the level shifter 16, GL1 to GLn are sequentially driven. Since the gate line driving according to the present invention is a superimposed driving, each of the gate lines is supplied with a scan pulse of a 2H period in which an adjacent scan pulse and a 1H period are overlapped, and performs gate pulse modulation, (VGon) falls (or cuts) in a specific form.

게이트 펄스 변조부(14)는 GPM 집적회로를 이용하여 타이밍 컨트롤러(8)로부터 입력되는 플리커 방지 신호(FLK) 각각에 따라 게이트 신호의 레벨을 서로 다른 시점에서 가변(하강)되도록 하고 또한 그 가변(하강) 정도도 상이하게 조절하여 생성된 다수의 변조된 게이트 신호(VGM)를 레벨 쉬프터부(16)로 공급한다. 여기서 변조된 게이트 신호(VGM)의 변조 정도는 지수적(exponential)으로 감소시키거나, 균등하게(ramp) 또는 계단 모양으로(step down) 감소시킬 수 있다. The gate pulse modulator 14 varies the level of the gate signal at different points in time according to each of the flicker prevention signals FLK input from the timing controller 8 using the GPM integrated circuit, And supplies the generated modulated gate signal VGM to the level shifter unit 16. The level shifter unit 16 generates the gate signal VGM. Here, the degree of modulation of the modulated gate signal VGM may be reduced exponentially or ramped down or stepped down.

레벨 쉬프터부(16)는 게이트 펄스 변조부(14)로부터 다수의 변조된 게이트 신호(VGM)를 입력받아 게이트 온 전압(VGon)을 생성하여 게이트 드라이버(6)에 공급한다. 이 때 레벨 쉬프터부(16)는 게이트 라인 별로 서로 다른 게이트 온 전압(VGon)을 생성할 수 있으며, 이를 위해 하나의 선택된 변조된 게이트 신호를 스캔 펄스의 출력 기간 동안 연속시키거나, 둘 이상의 선택된 변조된 게이트 신호(VGM)들을 조합하여 출력할 수 있다.The level shifter unit 16 receives a plurality of modulated gate signals VGM from the gate pulse modulator 14 and generates a gate-on voltage VGon to supply the generated gate-on voltage VGon to the gate driver 6. At this time, the level shifter 16 may generate a different gate-on voltage VGon for each gate line. To this end, one selected modulated gate signal may be continued for the output period of the scan pulse, The gate signals VGM can be combined and output.

중첩 구동에 있어 하나의 게이트 라인에 공급되는 스캔 신호의 공급 주기를 중첩 구동 주기라 할 경우, 하나의 게이트 라인에 중첩 구동 주기의 전반부에 공급되는 스캔 펄스와 후반부에 공급되는 스캔 펄스를 서로 다른 형태의 조합으로 인가할 수 있다. When the supply period of the scan signal supplied to one gate line in the overlap driving is referred to as a superimposed driving period, a scan pulse supplied to the first half of the superimposed drive period and a scan pulse supplied to the second half As shown in FIG.

이때 조합은 상하 게이트 라인에 인접한 화소들의 충전량 차이를 감소시키기 위해 선택될 수 있다. At this time, the combination may be selected to reduce the charge difference difference between the pixels adjacent to the upper and lower gate lines.

예를 들어 상부 화소에 비해 하부 화소의 충전량이 많아 하부 화소가 강충전 되는 경우, 상기 하부 화소를 구동하는 스캔 펄스의 상기 중첩 구동 주기의 후반부에는 액정셀의 충전량을 줄이기 위한 형태의 변조된 게이트 신호(VGM)를 선택할 수 있다. 이 경우 다른 변조된 게이트 신호(VGM)에 비해 변조폭이 상대적으로 크거나 변조 시점이 상대적으로 빠른 신호를 선택할 수 있다.For example, in the case where the lower pixel is strongly charged because the lower pixel is charged more than the upper pixel, a modulated gate signal for reducing the charged amount of the liquid crystal cell is applied to the second half of the overlapping driving period of the scan pulse driving the lower pixel (VGM) can be selected. In this case, it is possible to select a signal whose modulation width is relatively large or whose modulation time is relatively faster than the other modulated gate signal (VGM).

예를 들어 상부 화소에 비해 하부 화소의 충전량이 적어 상부 화소가 강충전 되는 경우, 상기 상부 화소를 구동하는 스캔 펄스의 상기 중첩 구동 주기의 후반부에는 액정셀의 충전량을 늘리기 위한 형태의 변조된 게이트 신호(VGM)를 선택할 수 있다. 이 경우 다른 변조된 게이트 신호(VGM)에 비해 변조폭이 상대적으로 작거나 변조 시점이 상대적으로 늦은 신호를 선택할 수 있다.For example, when the amount of charge of the lower pixel is less than that of the upper pixel and the upper pixel is strongly charged, a modulated gate signal for increasing the charged amount of the liquid crystal cell is applied to the second half of the superimposed driving period of the scan pulse driving the upper pixel (VGM) can be selected. In this case, it is possible to select a signal whose modulation width is relatively small or modulation timing is relatively slower than other modulated gate signals (VGM).

상기 조합은 상부 또는 하부의 화소를 기준으로 충전량을 크게 또는 적게하도록 선택하게 되므로 기준이 되는 화소를 구동하는 스캔 펄스는 상기처럼 조합하지 않고 선택된 하나의 변조된 게이트 신호(VGM)을 연속시켜 출력할 수 있고, 이외의 화소를 구동하는 스캔 펄스는 둘 이상의 선택된 변조된 게이트 신호(VGM)을 조합하여 출력할 수 있다.Since the combination is selected to increase or decrease the amount of charge based on the upper or lower pixel, the scan pulse for driving the reference pixel is successively outputted in the form of one selected modulated gate signal (VGM) And a scan pulse for driving other pixels can output two or more selected modulated gate signals VGM in combination.

이후 상기 레벨 쉬프터부(16)는 선택 및 조합된 변조된 게이트 신호(VGM)을 실제 게이트 드라이버로 공급되어 화소들에 공급될 수 있는 게이트온전압과 게이트오프전압 레벨의 게이트 온 전압(VGon)을 생성하여 게이트 드라이버로 공급한다.Thereafter, the level shifter unit 16 supplies the selected and combined modulated gate signal VGM to the actual gate driver so that the gate-on voltage and the gate-on voltage VGon of the gate-off voltage level, which can be supplied to the pixels, And supplies it to the gate driver.

도4는 도3에 도시된 게이트 펄스 변조부(14)의 입출력 및 게이트 드라이버(6)의 출력 파형도이다. 타이밍 컨트롤러(8)로부터 출력되는 플리커 방지 신호들을 입력받은 게이트 펄스 변조부(14)는 이를 조합하여 변조폭 또는 변조 시점을 제어하여 다양한 형태의 변조된 게이트 신호(VGM)를 생성한다. 도4에서는 신호가 변조되는 형상이 RC Decaying 또는 지수적(exponential)으로 감소하는 것만을 도시하였으나, 위에서 언급한 바와 같이 ramp 또는 step-down 등을 포함해 다양한 형상으로 형성할 수 있다.4 is an output waveform diagram of the input / output of the gate pulse modulator 14 and the gate driver 6 shown in FIG. The gate pulse modulator 14 receiving the flicker preventing signals output from the timing controller 8 combines these signals to control the modulation width or modulation timing to generate various types of modulated gate signals VGM. In FIG. 4, only RC decaying or exponential decay of a signal modulated form is shown. However, the signal may be formed in various shapes including ramp or step-down as described above.

도4의 GL1, GL2 는 상하 인접한 화소에 인가되는 스캔 펄스의 파형이다. 이는 종래 기술에서 상하 인접한 화소에 있어 약강충전 현상이 나타나는 문제를 해결하기 위한 본 발명의 실시예로서 GL2처럼 중첩구동 주기에 있어 후반부 스캔 펄스를 변조폭을 크게 하거나, 변조 시점을 앞으로 당기는 경우 종래 강충전되던 화소의 충전량이 상대적으로 줄어들게 된다. 따르서 종래 약강충전 문제가 해결될 수 있으며, 궁극적으로 플리커 문제를 해결할 수 있다.
GL1 and GL2 in FIG. 4 are waveforms of scan pulses applied to vertically adjacent pixels. This is to solve the problem of weak river charging phenomenon in the upper and lower adjacent pixels in the prior art. As an embodiment of the present invention, when the modulation width of the latter half scan pulse is increased in the superimposed driving period like GL2, The charged amount of the charged pixel is relatively reduced. Accordingly, the problem of charging the conventional steel can be solved and ultimately the flicker problem can be solved.

이상 상술한 바와 같이, 본 발명에서는 각 게이트 라인(GL1 내지 GLn)에는 전단 스캔 펄스와 전반부(1H)가 중첩되고 다음단 스캔 펄스와 후반부(1H)가 중첩된 2H 기간의 스캔 펄스가 공급되므로 게이트 라인의 부하(저항 및 커패시턴스)에 의해 스캔 펄스가 지연되더라도 박막 트랜지스터의 데이터 충전시간을 충분히 확보할 수 있다. As described above, in the present invention, since the scan pulse in the 2H period in which the front end scan pulse and the first half pulse are overlapped and the second half pulse is overlapped with the second half pulse is supplied to each gate line GL1 to GLn, The data charging time of the thin film transistor can be sufficiently secured even if the scan pulse is delayed by the load (resistance and capacitance) of the line.

또한 각 스캔 펄스의 전반부와 후반부 신호의 변조 시점 및 변조 정도를 조절함으로써 플리커를 감소시킬 수 있어 양질의 화면 품질을 확보할 수 있다.In addition, since the flicker can be reduced by adjusting the modulation timing and modulation degree of the first half and the second half of each scan pulse, high quality picture quality can be secured.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

2: 액정패널 4: 데이터 드라이버
6: 게이트 드라이버 8: 타이밍 콘트롤러
14: 게이트 펄스 변조부 16 : 레벨 쉬프터부2: liquid crystal panel 4: data driver
6: Gate driver 8: Timing controller
14: gate pulse modulator 16: level shifter

Claims (9)

다수의 데이터 라인들과 다수의 게이트 라인들이 서로 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되는 액정패널;
상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버;
데이터 제어신호에 응답하여 상기 데이터 라인들에 주기적으로 극성이 반전되는 데이터 전압들을 공급하는 데이터 드라이버;
복수의 플리커 방지 신호, 클럭 신호 및 게이트 제어신호를 생성하여 상기 게이트 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러;
상기 복수의 플리커 방지 신호를 입력받아 다수의 변조된 게이트 신호를 생성 및 출력하는 게이트 펄스 변조부;
상기 다수의 변조된 게이트 신호 중 적어도 하나 이상의 변조된 게이트 신호를 선택하고, 상기 선택된 변조된 게이트 신호들을 이용하여 상기 게이트 라인 별로 서로 다른 게이트 온 전압을 생성하는 레벨 쉬프터부를 구비하되,
상기 게이트 라인들의 구동은 중첩구동인 것을 특징으로 하는 액정표시장치의 구동장치.A liquid crystal panel in which a plurality of data lines and a plurality of gate lines cross each other and a plurality of liquid crystal cells are arranged in a matrix form;
A gate driver for driving gate lines of the liquid crystal panel;
A data driver for supplying data voltages whose polarities are periodically inverted to the data lines in response to a data control signal;
A timing controller for generating a plurality of flicker preventing signals, a clock signal, and a gate control signal to control a driving timing of the gate driver;
A gate pulse modulator receiving the plurality of flicker preventing signals and generating and outputting a plurality of modulated gate signals;
And a level shifter for selecting at least one modulated gate signal among the plurality of modulated gate signals and generating a different gate on voltage for each gate line using the selected modulated gate signals,
And the driving of the gate lines is a superimposed driving. 제1항에 있어서,
상기 다수의 변조된 게이트 신호는,
서로 변조되는 시점이 상이한 것을 특징으로 하는 액정표시장치의 구동장치.The method according to claim 1,
Wherein the plurality of modulated gate signals comprise:
Wherein a time point at which the two signals are modulated are different from each other. 제1항에 있어서,
상기 다수의 변조된 게이트 신호는,
서로 변조되는 정도가 상이한 것을 특징으로 하는 액정표시장치의 구동장치.The method according to claim 1,
Wherein the plurality of modulated gate signals comprise:
And the degrees of modulation are different from each other. 제 1항에 있어서,
상기 게이트 온 전압은,
상기 게이트 라인들의 중첩구동 주기 내에 하나의 선택된 변조된 게이트 신호로 연속시키거나, 둘 이상의 선택된 변조된 게이트 신호들로 조합시키는 것을 특징으로 하는 액정표시장치의 구동장치.The method according to claim 1,
The gate-
Wherein the selected gate signal is successively connected to one selected modulated gate signal within a superimposed driving period of the gate lines or is combined with two or more selected modulated gate signals. 제1항에 있어서,
상기 레벨 쉬프터부는,
상기 게이트 라인들의 중첩구동 주기 중 후반부의 게이트 온 충전량이 전반부의 게이트 온 충전량보다 작게 되도록 상기 다수의 변조된 게이트 변조 신호를 선택하는 것을 특징으로 하는 액정표시장치의 구동장치.The method according to claim 1,
Wherein the level shifter unit comprises:
Wherein the plurality of modulated gate modulated signals are selected so that the gate on charged amount in the second half of the overlapping driving period of the gate lines is smaller than the gate on charged amount in the first half. 타이밍 컨트롤러를 통해 복수의 플리커 방지 신호, 클럭신호 및 게이트 제어신호를 생성하는 단계;
상기 복수의 플리커 방지 신호를 입력받아 다수의 변조된 게이트 신호를 생성 및 출력하는 단계;
상기 다수의 변조된 게이트 신호 중 하나를 선택하는 단계;
상기 선택된 신호를 이용하여 상기 게이트 라인 별로 서로 다른 게이트 온 전압을 생성하여 게이트 드라이버로 공급하는 단계;
상기 게이트 드라이버를 이용하여 영상을 표시하는 액정패널의 게이트 라인들을 구동하는 단계를 포함하되,
상기 게이트 라인들의 구동은 2주기 중첩구동인 것을 특징으로 하는 액정표시장치의 구동방법.Generating a plurality of flicker preventing signals, a clock signal, and a gate control signal through a timing controller;
Generating and outputting a plurality of modulated gate signals by receiving the plurality of flicker preventing signals;
Selecting one of the plurality of modulated gate signals;
Generating a different gate-on voltage for each of the gate lines using the selected signal and supplying the gate-on voltage to the gate driver;
Driving the gate lines of the liquid crystal panel displaying an image using the gate driver,
Wherein the driving of the gate lines is a two-period overlap driving. 제6항에 있어서,
상기 다수의 변조된 게이트 신호는,
서로 변조되는 시점이 상이한 것을 특징으로 하는 액정표시장치의 구동방법.The method according to claim 6,
Wherein the plurality of modulated gate signals comprise:
Wherein a time point at which the liquid crystal molecules are modulated with each other is different. 제6항에 있어서,
상기 다수의 변조된 게이트 신호는,
서로 변조되는 정도가 상이한 것을 특징으로 하는 액정표시장치의 구동방법.The method according to claim 6,
Wherein the plurality of modulated gate signals comprise:
And the degree of modulation is different from each other. 제6항에 있어서,
상기 게이트 온 전압은,
상기 게이트 라인들의 중첩구동 주기 내에 하나의 선택된 변조된 게이트 신호로 연속시키거나, 둘 이상의 선택된 변조된 게이트 신호들로 조합시키는 것을 특징으로 하는 액정표시장치의 구동방법.The method according to claim 6,
The gate-
Wherein the selected one of the plurality of gate lines is connected to one selected modulated gate signal in the overlapping driving period of the gate lines or is combined into two or more selected modulated gate signals.
KR1020130169485A 2013-12-31 2013-12-31 Driving apparatus for liquid crystal display device and method for driving the same KR102118925B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130169485A KR102118925B1 (en) 2013-12-31 2013-12-31 Driving apparatus for liquid crystal display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169485A KR102118925B1 (en) 2013-12-31 2013-12-31 Driving apparatus for liquid crystal display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20150080363A true KR20150080363A (en) 2015-07-09
KR102118925B1 KR102118925B1 (en) 2020-06-26

Family

ID=53792181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169485A KR102118925B1 (en) 2013-12-31 2013-12-31 Driving apparatus for liquid crystal display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR102118925B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022968A (en) * 2018-08-24 2020-03-04 엘지디스플레이 주식회사 Z-inversion type display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002618A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Driving circuit for image display device and method for driving the same
KR20110070178A (en) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 Driving circuit for liquid crystal display device and method for driving the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002618A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Driving circuit for image display device and method for driving the same
KR20110070178A (en) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 Driving circuit for liquid crystal display device and method for driving the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022968A (en) * 2018-08-24 2020-03-04 엘지디스플레이 주식회사 Z-inversion type display device

Also Published As

Publication number Publication date
KR102118925B1 (en) 2020-06-26

Similar Documents

Publication Publication Date Title
KR101341906B1 (en) Driving circuit for liquid crystal display device and method for driving the same
JP5419321B2 (en) Display device
JP4790798B2 (en) Active matrix liquid crystal display device and driving method thereof
KR102025858B1 (en) Display device
KR101296641B1 (en) Driving circuit of liquid crystal display device and method for driving the same
KR101611910B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR102562943B1 (en) Display Device
JP4597939B2 (en) Liquid crystal display device and driving method thereof
KR101611904B1 (en) Liquid crystal display device and driving method thereof
US20080224978A1 (en) Liquid crystal display and driving method thereof
KR101985245B1 (en) Liquid crystal display
KR101988526B1 (en) Display Device For Low-speed Driving And Driving Method Of The Same
KR101641366B1 (en) Driving circuit for liquid crystal display device
KR102118925B1 (en) Driving apparatus for liquid crystal display device and method for driving the same
KR20080049342A (en) Lcd and drive method thereof
KR20080026278A (en) Data driver device and driving mhthod therof
KR20130028595A (en) Liquid crystal display device and method of driving dot inversion for the same
KR101786882B1 (en) Liquid crystal display device
KR100855478B1 (en) Liquid crystal display panel and apparatus and method of driving the same
KR100885018B1 (en) Liquid crystal display and driving method thereof
KR102009323B1 (en) Liquid crystal display and method of driving the same
KR101970798B1 (en) Liquid crystal display
KR101441389B1 (en) Liquid crystal display device and method for driving the same
KR101084941B1 (en) Liguid crystal display device and method for driving the same
KR20090041787A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right