KR20150076781A - 감마 전압 발생 회로와 이를 포함한 평판 표시 장치 - Google Patents

감마 전압 발생 회로와 이를 포함한 평판 표시 장치 Download PDF

Info

Publication number
KR20150076781A
KR20150076781A KR1020130165356A KR20130165356A KR20150076781A KR 20150076781 A KR20150076781 A KR 20150076781A KR 1020130165356 A KR1020130165356 A KR 1020130165356A KR 20130165356 A KR20130165356 A KR 20130165356A KR 20150076781 A KR20150076781 A KR 20150076781A
Authority
KR
South Korea
Prior art keywords
voltage
gamma
buffers
gamma tap
voltages
Prior art date
Application number
KR1020130165356A
Other languages
English (en)
Other versions
KR102126542B1 (ko
Inventor
조창훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130165356A priority Critical patent/KR102126542B1/ko
Publication of KR20150076781A publication Critical patent/KR20150076781A/ko
Application granted granted Critical
Publication of KR102126542B1 publication Critical patent/KR102126542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 감마 전압 발생 회로와 이를 포함한 평판 표시 장치에 관한 것으로, 외부의 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부와; 상기 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와; 상기 디지털 아날로그 컨버터의 출력단들 각각에 연결되는 다수의 버퍼를 구비하고; 상기 다수의 버퍼는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함하고, 상기 각 버퍼의 전류 용량은 상기 제1 버퍼로부터 상기 제k 버퍼까지 순차적으로 작아지는 것을 특징으로 한다.

Description

감마 전압 발생 회로와 이를 포함한 평판 표시 장치{GAMMA VOLTAGE GENERATION CIRCUIT AND FLAT PANEL DISPLAY INCLUDING THE SAME}
본 발명은 감마 전압 발생 회로와 이를 포함한 평판 표시 장치에 관한 것이다.
평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 불활성 가스의 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 다이오드를 이용한 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 있다.
평판 표시 장치는 표시 패널과, 표시 패널의 게이트 라인들을 구동하는 게이트 드라이버와, 표시 패널의 데이터 라인들을 구동하는 데이터 드라이버와, 데이터 드라이버에 감마 탭 전압(기준 감마 전압)들을 공급하는 감마 전압 발생 회로를 구비한다.
감마 전압 발생 회로는 다수의 감마 탭 전압 각각에 대응하는 다수의 버퍼를 구비한다. 종래 기술의 감마 전압 발생회로는 감마 탭 전압의 크기와 무관하게 동일한 전류 용량을 갖고 설계되고 있다. 따라서, 종래 기술의 감마 전압 발생 회로는 필요이상으로 큰 전류 용량을 갖는 버퍼들을 포함하므로 사이즈가 커지고, 소비전력과 발열량이 많은 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 사이즈를 줄이고, 소비 전력과 발열량을 줄일 수 있는 감마 전압 발생 회로와 이를 포함한 평판 표시 장치를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 감마 전압 발생 회로와 이를 포함한 평판 표시 장치는 외부의 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부; 상기 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와; 상기 디지털 아날로그 컨버터의 출력단들 각각에 연결되는 다수의 버퍼를 구비하고; 상기 다수의 버퍼는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함하고, 상기 각 버퍼의 전류 용량은 상기 제1 버퍼로부터 상기 제k 버퍼까지 순차적으로 작아지는 것을 특징으로 한다.
상기 전압 제어 신호는 타이밍 컨트롤러로부터 제공된 것을 특징으로 한다.
상기 다수의 버퍼는 정극성의 감마 탭 전압들을 출력하기 위한 제1 버퍼군과; 부극성의 감마 탭 전압들을 출력하기 위한 제2 버퍼군을 포함하고; 상기 제1 및 제2 버퍼군 각각은 상기 제1 내지 제k 버퍼를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위해, 본 발명의 다른 실시 예에 따른 감마 전압 발생 회로와 이를 포함한 평판 표시 장치는 외부의 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부와; 상기 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와; 상기 디지털 아날로그 컨버터의 출력단들 각각에 연결되는 다수의 버퍼를 구비하고; 상기 다수의 버퍼는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함하고, 상기 각 버퍼의 전류 용량은 상기 제1 및 제k 버퍼로부터 제n 버퍼(n=k/2 또는 n= (k+1)/2)로 갈수록 순차적으로 작아지는 것을 특징으로 한다.
상기 전압 제어 신호는 타이밍 컨트롤러로부터 제공된 것을 특징으로 한다.
상기 다수의 버퍼는 정극성의 감마 탭 전압들을 출력하기 위한 제1 버퍼군과; 부극성의 감마 탭 전압들을 출력하기 위한 제2 버퍼군을 포함하고; 상기 제1 및 제2 버퍼군 각각은 상기 제1 내지 제k 버퍼를 포함하는 것을 특징으로 한다.
본 발명은 감마 전압 발생 회로에 구비된 다수의 버퍼가 감마 탭 전압의 크기에 따라 서로 다른 전류 용량을 갖고 설계된다. 따라서, 본 발명은 종래 기술의 감마 전압 발생 회로 대비 사이즈를 줄일 수 있고, 소비 전력과, 발열량을 줄일 수 있으며, 구동 안정성을 확보할 수 있다.
도 1은 본 발명의 평판 표시 장치의 구성도이다.
도 2는 데이터 드라이버(6)에 내장된 저항열을 나타낸 도면이다.
도 3은 감마 보상 전압 커브의 예를 나타낸 그래프이다.
도 4는 도 1에 도시된 감마 전압 발생 회로(10)의 구성도이다.
도 5는 본 발명의 다른 실시 예에 따른 감마 전압 발생 회로(10)의 구성도이다.
도 6은 본 발명의 효과를 시뮬레이션한 결과이다.
이하, 본 발명의 실시 예에 따른 감마 전압 발생 회로와 이를 포함한 평판 표시 장치를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 평판 표시 장치의 구성도이다. 도 2는 데이터 드라이버(6)에 내장된 저항열을 나타낸 도면이다. 도 3은 감마 보상 전압 커브의 예를 나타낸 그래프이다.
도 1에 도시된 평판 표시 장치는 표시 패널(2)과, 게이트 드라이버(4)와, 데이터 드라이버(6)와, 타이밍 컨트롤러(8)와, 감마 전압 발생 회로(10)를 구비한다.
표시 패널(2)은 서로 교차하는 다수의 게이트 라인(GL1~GLn)과 다수의 데이터 라인(DL1~DLm)을 구비한다. 게이트 라인(GL)과 데이터 라인(DL)의 교차 영역에는 다수의 화소(P)들이 배치된다. 각 화소(P)들은 게이트 라인(GL)으로부터 공급되는 스캔 펄스에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압에 따른 영상을 표시 한다. 이를 위해, 각 화소(P)는 게이트 라인(GL) 및 데이터 라인(DL)에 접속된 박막 트랜지스터(Thin Film Transistor; 이하 TFT)를 구비한다. 이러한 표시 패널(2)은 액정 표시 장치의 액정 표시 패널일 수 있고, 또는 OLED 표시 장치의 OLED 표시 패널일 수 있다.
게이트 드라이버(4)는 도 1에 도시한 바와 같이, 표시 패널(2)의 비표시 영역에 내장될 수 있다. 또한, 게이트 드라이버(4)는 도시하지 않았지만, 집적화되어 표시 패널(2)의 일측에 연결될 수 있다. 이러한 게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터 제공된 다수의 게이트 제어 신호(GCS)에 따라 다수의 게이트 라인(GL1~GLn)에 스캔 펄스를 공급하는 게이트 쉬프트 레지스터를 구비한다.
데이터 드라이버(6)는 타이밍 컨트롤러(8)로부터 제공된 다수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(8)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압으로 변환하고, 변환된 데이터 전압을 다수의 데이터 라인(DL)에 공급한다. 이를 위해, 데이터 드라이버(6)는 샘플링 신호를 출력하는 데이터 쉬프트 레지스터와, 영상 데이터를 래치하는 래치와, 디지털-아날로그 컨버터 등을 구비한다.
타이밍 컨트롤러(8)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(2)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(6)에 공급한다. 타이밍 컨트롤러(8)는 외부로부터 입력되는 동기 신호들(SYNC)을 이용해 다수의 제어 신호(GCS, DCS)를 출력한다. 다수의 제어 신호(GCS, DCS)는 게이트 제어 신호(GCS)와, 데이터 제어 신호(DCS)를 포함한다. 게이트 제어 신호(GCS)는 게이트 드라이버(4)를 제어하기 위한 신호이고, 데이터 제어 신호(DCS)는 데이터 드라이버(6)를 제어하기 위한 신호이다. 동기 신호들(SYNC)은 도트 클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync) 등을 포함한다.
타이밍 컨트롤러(8)는 감마 탭 전압(GMA0~GMA8)을 제어하기 위한 전압 제어 신호를 발생한다. 감마 전압 발생 회로(10)는 타이밍 컨트롤러(8)로부터 제공된 전압 제어 신호에 응답하여 감마 탭 전압(GMA0~GMA8)을 가변하여 데이터 드라이버(6)에 공급한다. 타이밍 컨트롤러(8)는 입력된 영상 데이터(RGB)의 평균 화상 휘도에 따라 전압 제어 신호를 가변할 수 있다. 또한 타이밍 컨트롤러(8)는 외부 조도를 센싱하고, 외부 조도에 따라 전압 제어 신호를 가변할 수 있다. 또한, 타이밍 컨트롤러(8)는 사용자의 입력 신호에 따라 전압 제어 신호를 가변할 수 있다.
감마 전압 발생 회로(10)는 타이밍 컨트롤러(8)로부터 제공된 전압 제어 신호에 응답하여 감마 탭 전압(GMA0~GMA8)을 데이터 드라이버(6)에 공급한다. 데이터 드라이버(6)는 내장된 분압 회로를 이용하여 감마 탭 전압들(GMA0~GMA8)을 분압하여 입력 영상 데이터의 계조별로 세분화된 감마 보상 전압들을 발생한다. 분압 회로는 도 2와 같이 저항들(R)이 직렬로 연결된 저항열(R string)을 포함한다. 감마보상전압들은 도 3과 같이 2.2 감마 커브를 따른 전압으로 설정될 수 있다. 감마 탭 전압들(GMA0~GMA8)은 최저 감마보상전압으로부터 최대 감마보상전압을 여러 단계 예를 들어 도 3과 같이 7 단계로 나눌때, 각 단계의 전압으로 설정된다.
특히, 본 발명은 감마 전압 발생 회로(10)에 구비된 다수의 버퍼가 감마 탭 전압의 크기에 따라 서로 다른 전류 용량을 갖고 설계된다. 따라서, 본 발명은 종래 기술의 감마 전압 발생 회로 대비 사이즈를 줄일 수 있고, 소비 전력과, 발열량을 줄일 수 있다.
이하, 본 발명의 감마 전압 발생 회로(10)를 구체적으로 설명한다.
도 4는 도 1에 도시된 감마 전압 발생 회로(10)의 구성도이다.
도 4를 참조하면, 감마 전압 발생 회로(10)는 타이밍 컨트롤러(8)로부터 제공된 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부(12)와, 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압(GMA0~GMA8)을 가변하여 출력하는 디지털 아날로그 컨버터(14)와, 디지털 아날로그 컨버터(14)의 출력단들 각각에 연결되는 다수의 버퍼(B1~B9)를 구비한다.
전압 설정부(12)는 타이밍 컨트롤러(8)로부터 제공된 감마 탭 전압 정보를 내부 레지스터(미도시)에 저장하고, 감마 탭 전압 정보를 디지털 아날로그 컨버터(14)에 공급한다.
디지털 아날로그 컨버터(14)는 전압 설정부(12)로부터 제공된 감마 탭 전압 정보에 따라 다수의 감마 탭 전압(GMA0~GMA8)을 출력한다.
다수의 버퍼(B1~B9)는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함한다. 도 4는 최대 감마 탭 전압(GMA8)의 출력단으로부터 최소 감마 탭 전압(GMA0)의 출력단까지 각각에 순차적으로 연결된 제1 내지 제8 버퍼(B1~B8)를 예를 들어 도시하고 있다.
참고로, 감마 탭 전압들은 계조별로 전압 레벨이 다르고, 따라서 감마 탭 전압들의 출력을 안정화시키기 위해 요구되는 버퍼의 전류 용량도 다르다. 따라서, 본 발명은 상대적으로 감마 탭 전압이 클수록, 관련된 버퍼의 전류 용량을 크게 설계하고, 상대적으로 감마 탭 전압이 작을수록 관련된 버퍼의 전류 용량을 작게 설계한다.
구체적으로, 본 발명은 최대 감마 탭 전압(GMA8)을 공급하기 위한 제1 버퍼(B1)로부터 최소 감마 탭 전압(GMA0)을 공급하기 위한 제8 버퍼(B8)까지 순차적으로 전류 용량을 작게 설계한다. 따라서, 다수의 버퍼(B1~B9) 중에서 제1 버퍼(B1)의 전류 용량이 가장 크고, 다수의 버퍼(B1~B9) 중에서 제9 버퍼(B9)의 전류 용량이 가장 작다.
도 5는 본 발명의 다른 실시 예에 따른 감마 전압 발생 회로(10)의 구성도이다.
본 발명은 표시 패널(2)을 구동하기 위한 게이트 드라이버(4)나 데이터 드라이버(6)가 칩 형태로 설계되어, 표시 패널(2) 상에 실장되는 COG(chip on glass) 방식의 평판 표시 장치에 적용이 가능하다.
참고로, COG 방식의 평판 표시 장치의 경우, 표시 패널(2)의 구동시 고전위 전압(VDD) 또는 저전위 전압(VSS)에서 발생되는 리플로 인해 최대 감마 탭 전압(GMA8)과 최소 감마 탭 전압(GMA0)이 영향을 받을 수 있다. 이것은 표시 패널(2)에 형성된 고전위 전압(VDD) 공급 라인과, 저전위 전압(VSS; 또는 접지 전압) 공급 라인들이 LOG(line on glass) 방식으로 형성되고, LOG 방식으로 형성된 신호 라인들은 상대적으로 저항이 크기 때문이다.
본 발명의 다른 실시 예는 상기와 같은 문제점을 해결하기 위한 방안으로서 다음과 구성을 제안한다.
감마 전압 발생 회로(10)의 다수의 버퍼는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함하고, 각 버퍼의 전류 용량은 상기 제1 및 제k 버퍼로부터 제n 버퍼(n=k/2 또는 n= (k+1)/2)로 갈수록 순차적으로 작아진다.
즉, 본 발명은 최대 감마 탭 전압 및 최소 감마 탭 전압과 관련된 버퍼들의 전류 용량을 가장 크게 설계하고, 최대 감마 탭 전압과 최소 감마 탭 전압 사이의 중간 감마 탭 전압으로 갈수록 전류 용량의 크기를 작게 설계한다.
구체적으로, 본 발명은 도 5에 도시한 바와 같이, 최대 감마 탭 전압(GMA8)을 공급하기 위한 제1 버퍼(B1)와, 최소 감마 탭 전압(GMA0)을 공급하기 위한 제9 버퍼(B9)의 전류 용량을 가장 크게 설계한다. 그리고 제1 및 제9 버퍼(B1, B9)로부터 제4 버퍼(B4)까지 순차적으로 전류 용량을 작게 설계한다. 따라서, 다수의 버퍼(B1~B9) 중에서 제1 및 제9 버퍼(B1, B9)의 전류 용량이 가장 크고, 다수의 버퍼(B1~B9) 중에서 제4 버퍼(B4)의 전류 용량이 가장 작다.
이러한 본 발명은 고전위 전압(VDD) 및 저전위 전압(VSS)에 영향을 받는 버퍼들의 전류 용량을 크게 설계하고, 나머지 버퍼들의 전류 용량을 작게 설계하여, 구동 안정성을 높일 수 있으며, 소비 전력과 발열을 줄일 수 있다.
한편, 본 발명의 감마 전압 발생 회로(10)는 정극성과 부극성의 감마 탭 전압을 출력할 수 있다. 따라서, 다수의 버퍼는 정극성의 감마 탭 전압들을 출력하기 위한 제1 버퍼군과; 부극성의 감마 탭 전압들을 출력하기 위한 제2 버퍼군을 포함할 수 있으며, 제1 및 제2 버퍼군 각각은 도 4 및 도 5에 도시한 바와 같은 제1 내지 제9 버퍼를 포함할 수 있다.
도 6은 본 발명의 효과를 시뮬레이션한 결과이다.
도 6을 참조하면, 도 4에 도시한 본 발명의 감마 전압 발생 회로는 다수의 버퍼에서 소비되는 정적 전류(static current)가 감소함으로써, 종래 기술의 감마 전압 발생 회로 대비 25% 내지 33%의 소비 전력이 감소되었다. 또한, 도 5에 도시한 본 발명의 감마 전압 발생회로도 종래 기술의 감마 전압 발생 회로 대비 20%의 소비 전력이 감소되었다.
따라서, 본 발명은 도 4 및 도 5에 도시한 바와 같이, 감마 전압 발생 회로를 구성함으로써 소비 전력과 발열을 줄일 수 있음을 알 수 있다.
상술한 바와 같이, 본 발명은 감마 전압 발생 회로(10)에 구비된 다수의 버퍼가 감마 탭 전압의 크기에 따라 서로 다른 전류 용량을 갖고 설계된다. 따라서, 본 발명은 종래 기술의 감마 전압 발생 회로 대비 사이즈를 줄일 수 있고, 소비 전력과, 발열량을 줄일 수 있으며, 구동 안정성을 확보할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10: 감마 전압 발생 회로 12: 전압 설정부
14: 디지털 아날로그 컨버터 GMA0~GMA8: 감마 탭 전압
B1~B9: 버퍼

Claims (7)

  1. 외부의 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부;
    상기 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와;
    상기 디지털 아날로그 컨버터의 출력단들 각각에 연결되는 다수의 버퍼를 구비하고;
    상기 다수의 버퍼는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함하고, 상기 각 버퍼의 전류 용량은 상기 제1 버퍼로부터 상기 제k 버퍼까지 순차적으로 작아지는 것을 특징으로 하는 감마 전압 발생 회로.
  2. 청구항 1에 있어서,
    상기 전압 제어 신호는 타이밍 컨트롤러로부터 제공된 것을 특징으로 하는 감마 전압 발생 회로.
  3. 청구항 1에 있어서,
    상기 다수의 버퍼는 정극성의 감마 탭 전압들을 출력하기 위한 제1 버퍼군과; 부극성의 감마 탭 전압들을 출력하기 위한 제2 버퍼군을 포함하고;
    상기 제1 및 제2 버퍼군 각각은 상기 제1 내지 제k 버퍼를 포함하는 것을 특징으로 하는 감마 전압 발생 회로.
  4. 외부의 전압 제어 신호에 따라 다수의 감마 탭 전압 정보를 가변하여 출력하는 전압 설정부;
    상기 다수의 감마 탭 전압 정보에 따라 다수의 감마 탭 전압을 가변하여 출력하는 디지털 아날로그 컨버터와;
    상기 디지털 아날로그 컨버터의 출력단들 각각에 연결되는 다수의 버퍼를 구비하고;
    상기 다수의 버퍼는 최대 감마 탭 전압의 출력단으로부터 최소 감마 탭 전압의 출력단까지 각각에 순차적으로 연결된 제1 내지 제k 버퍼를 포함하고, 상기 각 버퍼의 전류 용량은 상기 제1 및 제k 버퍼로부터 제n 버퍼(n=k/2 또는 n= (k+1)/2)로 갈수록 순차적으로 작아지는 것을 특징으로 하는 감마 전압 발생 회로.
  5. 청구항 4에 있어서,
    상기 전압 제어 신호는 타이밍 컨트롤러로부터 제공된 것을 특징으로 하는 감마 전압 발생 회로.
  6. 청구항 4에 있어서,
    상기 다수의 버퍼는 정극성의 감마 탭 전압들을 출력하기 위한 제1 버퍼군과; 부극성의 감마 탭 전압들을 출력하기 위한 제2 버퍼군을 포함하고;
    상기 제1 및 제2 버퍼군 각각은 상기 제1 내지 제k 버퍼를 포함하는 것을 특징으로 하는 감마 전압 발생 회로.
  7. 표시 패널과;
    상기 표시 패널의 게이트 라인들을 구동하는 게이트 드라이버와;
    상기 표시 패널의 데이터 라인들을 구동하는 데이터 드라이버와;
    상기 데이터 드라이버에 감마 탭 전압들을 공급하는 상기 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 감마 전압 발생 회로를 구비하는 것을 특징으로 하는 평판 표시 장치.
KR1020130165356A 2013-12-27 2013-12-27 감마 전압 발생 회로와 이를 포함한 평판 표시 장치 KR102126542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165356A KR102126542B1 (ko) 2013-12-27 2013-12-27 감마 전압 발생 회로와 이를 포함한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165356A KR102126542B1 (ko) 2013-12-27 2013-12-27 감마 전압 발생 회로와 이를 포함한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20150076781A true KR20150076781A (ko) 2015-07-07
KR102126542B1 KR102126542B1 (ko) 2020-06-24

Family

ID=53789678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165356A KR102126542B1 (ko) 2013-12-27 2013-12-27 감마 전압 발생 회로와 이를 포함한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR102126542B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037702A (zh) * 2019-06-03 2020-12-04 联咏科技股份有限公司 用于伽玛电压产生器的驱动电路及其伽玛电压产生器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070096510A (ko) * 2006-03-24 2007-10-02 비오이 하이디스 테크놀로지 주식회사 감마 전압 발생 회로를 구비하는 액정표시장치 및 그의구동 방법
KR20100099946A (ko) * 2009-03-04 2010-09-15 삼성전자주식회사 개별 계조전압 발생기를 구비하는 디스플레이 드라이버 회로
KR20130005966A (ko) * 2011-07-08 2013-01-16 주식회사 실리콘웍스 소스 드라이버의 감마전압 출력 회로
KR20130068556A (ko) * 2011-12-15 2013-06-26 엘지디스플레이 주식회사 적응형 프로그래머블 감마 탭 전압 발생 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070096510A (ko) * 2006-03-24 2007-10-02 비오이 하이디스 테크놀로지 주식회사 감마 전압 발생 회로를 구비하는 액정표시장치 및 그의구동 방법
KR20100099946A (ko) * 2009-03-04 2010-09-15 삼성전자주식회사 개별 계조전압 발생기를 구비하는 디스플레이 드라이버 회로
KR20130005966A (ko) * 2011-07-08 2013-01-16 주식회사 실리콘웍스 소스 드라이버의 감마전압 출력 회로
KR20130068556A (ko) * 2011-12-15 2013-06-26 엘지디스플레이 주식회사 적응형 프로그래머블 감마 탭 전압 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037702A (zh) * 2019-06-03 2020-12-04 联咏科技股份有限公司 用于伽玛电压产生器的驱动电路及其伽玛电压产生器

Also Published As

Publication number Publication date
KR102126542B1 (ko) 2020-06-24

Similar Documents

Publication Publication Date Title
CN111179798B (zh) 显示装置及其驱动方法
KR102555060B1 (ko) 액정표시장치와 그 구동 방법
KR102472193B1 (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US9390680B2 (en) Liquid crystal display device
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
KR20180033001A (ko) 유기발광표시패널, 유기발광표시장치, 데이터 드라이버 및 저전력 구동 방법
KR20200030431A (ko) 게이트 구동 회로, 디스플레이 패널, 디스플레이 장치
US11120748B2 (en) Display device
KR20120052638A (ko) 유기발광다이오드 표시장치
KR102684077B1 (ko) 디스플레이 장치, 구동 회로 및 구동 방법
KR20080105672A (ko) 액정표시장치와 그 구동방법
KR20160079562A (ko) 복수의 타이밍 컨트롤러 및 이를 이용한 표시 장치
US11837173B2 (en) Gate driving circuit having a node controller and display device thereof
KR101354359B1 (ko) 표시장치
US7791580B2 (en) Circuits and methods for generating a common voltage
KR102419917B1 (ko) 표시장치 및 그 구동방법
KR20180024376A (ko) 유기발광표시장치
KR102126542B1 (ko) 감마 전압 발생 회로와 이를 포함한 평판 표시 장치
KR102098879B1 (ko) 표시장치용 구동회로 및 이의 구동방법
US8743102B2 (en) Gamma tab voltage generator
KR20160095531A (ko) 액정표시장치
KR101900694B1 (ko) 액정표시장치
KR20100060202A (ko) 액정표시장치
KR20220094669A (ko) 데이터구동부 및 게이트구동부를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant