KR20150074189A - 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 x 선 센서 - Google Patents

산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 x 선 센서 Download PDF

Info

Publication number
KR20150074189A
KR20150074189A KR1020157014233A KR20157014233A KR20150074189A KR 20150074189 A KR20150074189 A KR 20150074189A KR 1020157014233 A KR1020157014233 A KR 1020157014233A KR 20157014233 A KR20157014233 A KR 20157014233A KR 20150074189 A KR20150074189 A KR 20150074189A
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
tft
insulating protective
protective layer
Prior art date
Application number
KR1020157014233A
Other languages
English (en)
Inventor
후미히코 모치즈키
아츠시 다나카
마사유키 스즈키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20150074189A publication Critical patent/KR20150074189A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H01L27/3244—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

In, Zn, Ga 및 Sn 으로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 산화물 반도체층과, 산화물 반도체층을 통해 도통 가능한 1 쌍의 전극과, 산화물 반도체층에 적층된 3 층 이상의 적층 구조를 갖고, 산화물 반도체층과 인접하는 1 층째 (24(1)) 는 산화물 반도체층보다 절대 굴절률이 낮고, 2 층째 (24(2)) 는 1 층째 (24(1)) 보다 절대 굴절률이 높고, 또한 2 층째 이후의 각 층은 그 앞의 층과의 절대 굴절률의 고저 관계가 교대로 상이하고, 1 층째 (24(1)) 를 포함하는 각 층의 두께를 d(k)(㎚) 로 하고 (k : 산화물 반도체층측에서부터의 적층 순서), 각 층의 절대 굴절률을 n(k) 로 했을 때, 400(㎚)/4n(k) ≤ d(k)(㎚) ≤ 450(㎚)/4n(k) 를 만족시키는 절연 보호층을 갖는 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 그 응용.

Description

산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 X 선 센서{OXIDE SEMICONDUCTOR ELEMENT, PROCESS FOR PRODUCING OXIDE SEMICONDUCTOR ELEMENT, DISPLAY DEVICE, IMAGE SENSOR AND X-RAY SENSOR}
본 발명은 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 X 선 센서에 관한 것이다.
최근, In-Ga-Zn-O 계의 산화물 반도체 박막을 산화물 반도체층 (채널층) 에 사용한 산화물 반도체 소자, 특히 박막 트랜지스터 (Thin Film Transistor : TFT) 의 연구 개발이 활발하게 이루어지고 있다. 산화물 반도체 박막은 저온 성막이 가능하고, 또한 아모르퍼스 실리콘보다 고 (高) 이동도를 나타내고, 또한 가시광에 투명하기 때문에, 플라스틱판이나 필름 등의 기판 상에 플렉시블한 TFT 를 형성할 수 있다.
그러나, 실용화를 위해 LCD (Liquid Crystal Display) 나 유기 EL 디스플레이 등의 구동 회로에 상기 TFT 를 사용하는 경우에는, TFT 구동시의 동작 불안정성 (ΔVth : 임계값 시프트) 이나 광 조사시의 동작 불안정성이 문제가 된다.
TFT 구동시의 동작 불안정성에 대해서는, In-Ga-Zn-O 계의 산화물이 수분이나 산소, 오염 등에 대해 내성이 낮기 때문에, In-Ga-Zn-O 계의 산화물을 주체로 한 산화물 반도체층이 대기 중에 노출되어 있으면 당해 산화물이 시간 경과에 따라 열화되어 버리는 것에서 기인한다.
또, 광 조사시의 동작 불안정성에 대해서는 이하의 것에서 기인한다. 즉, LCD 의 백라이트나 유기 EL 의 청색 발광층은 λ = 450 ㎚ 정도의 발광 피크를 갖고, 발광 스펙트럼의 아래쪽 부분이 420 ㎚ 까지 계속되어 있다. 그리고, 이들 광이 조사되는 In-Ga-Zn-O 계 등, In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하는 산화물 반도체층이, 일반적으로 가시광 단파장 영역의 광 (파장 400 ㎚ 이상 450 ㎚ 이하의 광) 에 대해 약한 것에서 기인한다.
그래서, 일본 공개특허공보 2009-141002호에는, In-Ga-Zn-O 계의 산화물을 주체로 한 산화물 반도체층의 노출면 상에 SiOx 층, SiNp 층, SiOmNn 층으로 이루어지는 3 층 구조의 보호층을 형성하고, 산화물 반도체층을 수분 등으로부터 보호하는 것이 개시되어 있다. 또, 상기 x, m, n 은 산소 부정비량 (不定比量) 이며, P 는 질소 부정비량이다.
또한, 국제 공개 제2009/075281호에는, In-Ga-Zn-O 계의 산화물을 주체로 한 산화물 반도체층을 보호하는 보호층 상에, 파장 500 ㎚ 이하의 영역에 큰 흡수 또는 반사를 갖는 수지 재료나 금속 재료로 구성된 차광막을 형성한 TFT 가 개시되어 있다.
그러나, 일본 공개특허공보 2009-141002호의 TFT 에서는, 보호층을 단순히 3 층 구조로 하고 있을 뿐이며, 광 조사시의 동작 불안정성에 대해서는 개선되어 있지 않다.
또, 국제 공개 제2009/075281호의 TFT 에서는, 차광막으로서 광을 흡수하는 수지 재료를 사용하면 차광막에 열이 발생하여 TFT 의 동작에 영향을 미친다. 또한, 차광막으로서 광을 반사하는 금속 재료를 사용하면 소스ㆍ드레인 전극 등의 전극과 도통하지 않는 것 등을 고려해야 한다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 광 조사시의 동작 안정성을 확보함과 함께, 광 조사에 의한 열의 발생을 억제하는 절연 보호층을 갖는 산화물 반도체 소자 및 산화물 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 상기 과제는 하기의 수단에 의해 해결되었다.
<1> In, Zn, Ga 및 Sn 으로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 산화물 반도체층과, 산화물 반도체층을 통해 도통 가능한 1 쌍의 전극과, 산화물 반도체층에 적층된 3 층 이상의 적층 구조를 갖고, 산화물 반도체층과 인접하는 1 층째는 산화물 반도체층보다 절대 굴절률이 낮고, 산화물 반도체층측에서부터의 적층순으로 2 층째는 1 층째보다 절대 굴절률이 높고, 또한 2 층째 이후의 각각의 층은 그 앞의 층과의 절대 굴절률의 고저 관계가 교대로 상이하고, 1 층째 이후의 각 층의 두께를 d(k)(㎚) 로 하고 (k : 산화물 반도체층측에서부터의 적층 순서), 각 층의 절대 굴절률을 n(k) 로 했을 때, 400(㎚)/4n(k) ≤ d(k)(㎚) ≤ 450(㎚)/4n(k) 를 만족시키는 절연 보호층을 갖는 산화물 반도체 소자.
<2> 절연 보호층의 적층 구조의 층수는 4 이상의 짝수인, <1> 에 기재된 산화물 반도체 소자.
<3> 절연 보호층의 적층 구조의 층수는 8 이하인, <1> 또는 <2> 에 기재된 산화물 반도체 소자.
<4> 절연 보호층의 적층 구조의 홀수 번째의 각 층은 서로 동일한 재료로 구성되고, 절연 보호층의 적층 구조의 짝수 번째의 각 층도 서로 동일한 재료로 구성되어 있는, <1> ∼ <3> 중 어느 하나에 기재된 산화물 반도체 소자.
<5> 절연 보호층의 각 층 중 적어도 2 층의 두께 d(k) 는, 파장 400 ㎚ 이상 450 ㎚ 이하의 파장 (λ) 중 서로 상이한 파장에 기초하여 d(k) = λ/4n(k) 로 나타내는 두께로 설정되어 있는, <1> ∼ <4> 중 어느 하나에 기재된 산화물 반도체 소자.
<6> 절연 보호층은, Hf, Ti, Nb, Zr 및 Y 로 이루어지는 군에서 선택되는 어느 하나의 산화물층과 SiOx 층 (x 는 산소 부정비량) 을 갖는, <1> ∼ <5> 의 어느 하나에 기재된 산화물 반도체 소자.
<7> 절연 보호층은, 산화물 반도체층측에서부터 차례로 SiOx 층 (x 는 산소 부정비량) 과 Nb2Oy 층 (y 는 산소 부정비량) 이 교대로 적층된 적층 구조를 갖는, <1> ∼ <6> 중 어느 하나에 기재된 산화물 반도체 소자.
<8> <1> ∼ <7> 중 어느 하나에 기재된 산화물 반도체 소자의 제조 방법으로서, 절연 보호층의 형성시 또는 형성 후에 300 ℃ 이하에서 열 처리하는 공정을 포함하는, 산화물 반도체 소자의 제조 방법.
<9> 절연 보호층의 각 층은 스퍼터링법으로 형성하는, <8> 에 기재된 산화물 반도체 소자의 제조 방법.
<10> 산화물 반도체층의 절연 보호층이 배치되어 있는 측과는 반대측에 게이트 절연층을 개재하여 배치된 게이트 전극을 갖는 박막 트랜지스터인, <1> ∼ <7> 중 어느 하나에 기재된 산화물 반도체 소자.
<11> <10> 에 기재된 산화물 반도체 소자를 구비한 표시 장치.
<12> <10> 에 기재된 산화물 반도체 소자를 구비한 이미지 센서.
<13> <10> 에 기재된 산화물 반도체 소자를 구비한 X 선 센서.
본 발명에 따르면, 절연층 보호에 의해 광 조사시의 동작 안정성이 확보됨과 함께, 광 조사에 의한 열의 발생이 억제된다.
도 1 은 본 발명의 실시형태에 관련된 TFT 로서, 보텀 게이트 구조로 탑 컨택트형의 TFT 의 일례를 나타내는 모식도이다.
도 2 는 본 발명의 실시형태에 관련된 TFT 로서, 보텀 게이트 구조로 보텀 컨택트형의 TFT 의 일례를 나타내는 모식도이다.
도 3 은 본 발명의 전기 광학 장치의 일 실시형태의 액정 표시 장치에 있어서의 그 일부분의 개략 단면도이다.
도 4 는 도 3 에 나타내는 액정 표시 장치의 전기 배선의 개략 구성도를 나타낸다.
도 5 는 본 발명의 전기 광학 장치의 일 실시형태의 액티브 매트릭스 방식의 유기 EL 표시 장치에 있어서의 그 일부분의 개략 단면도이다.
도 6 은 도 5 에 나타내는 유기 EL 표시 장치의 전기 배선의 개략 구성도를 나타낸다.
도 7 은 실시예 1 의 TFT 에 대해, 절연 보호층 (3 층 구조) 의 광 반사율의 시뮬레이션 결과이다.
도 8 은 실시예 2 의 TFT 에 대해, 절연 보호층 (4 층 구조) 의 광 반사율의 시뮬레이션 결과이다.
도 9 는 실시예 3 의 TFT 에 대해, 절연 보호층 (6 층 구조) 의 광 반사율의 시뮬레이션 결과이다.
도 10 은 실시예 4 의 TFT 에 대해, 절연 보호층 (8 층 구조) 의 광 반사율의 시뮬레이션 결과이다.
도 11 은 실시예 5 의 TFT 에 대해, 절연 보호층 (4 층 구조 : 파장 400 ㎚ 로 두께 설계) 의 광 반사율의 시뮬레이션 결과이다.
도 12 는 실시예 6 의 TFT 에 대해, 절연 보호층 (4 층 구조 : 파장 450 ㎚ 로 두께 설계) 의 광 반사율의 시뮬레이션 결과이다.
도 13 은 실시예 7 의 TFT 에 대해, 절연 보호층 (4 층 구조 : 파장 450 ㎚ 와 파장 400 ㎚ 의 조합으로 두께 설계) 의 광 반사율의 시뮬레이션 결과이다.
도 14 는 실시예 8 의 TFT 에 대해, 절연 보호층 (4 층 구조 : Nb2Oy 층을 SiNp 층으로 변경) 의 광 반사율의 시뮬레이션 결과이다.
도 15 는 비교예 1 의 TFT 에 대해, 절연 보호층 (3 층 구조 : 두께 설계 없음) 의 광 반사율의 시뮬레이션 결과이다.
도 16 은 비교예 2 의 TFT 에 대해, 절연 보호층 (2 층 구조 : 두께 설정 있음) 의 광 반사율의 시뮬레이션 결과이다.
도 17 은 파장을 가로축, ΔVth 를 세로축으로 하고, 실시예 1 ∼ 3 및 비교예 1, 2 의 파장마다의 ΔVth 의 산출 결과를 플롯한 그래프도이다.
도 18 은 실시예 9 의 TFT 에 대해, 절연 보호층 (10 층 구조) 의 광 반사율의 시뮬레이션 결과이다.
도 19 는 실시예 10 의 TFT 에 대해, 절연 보호층 (11 층 구조) 의 광 반사율의 시뮬레이션 결과이다.
이하, 첨부한 도면을 참조하면서, 본 발명의 실시형태에 관련된 산화물 반도체 소자 및 산화물 반도체 소자의 제조 방법에 대해 구체적으로 설명한다. 또한, 도면 중에서 동일 또는 대응되는 기능을 갖는 부재 (구성 요소) 에는 동일한 부호를 붙여 적절히 설명을 생략한다. 또, 이하에서 설명하는 경우에 사용하는 「상」및 「하」라는 용어는 편의적으로 사용하는 것으로, 방향에 구속되는 것은 아니다.
1. 산화물 반도체 소자 : 박막 트랜지스터의 개략 구성
본 발명의 실시형태에 관련된 산화물 반도체 소자는 박막 트랜지스터 : TFT나 포토다이오드 등이다. 이하에서는, 산화물 반도체 소자로서 TFT 를 일례로 들어 설명한다.
TFT 는, 적어도 게이트 전극, 게이트 절연층, 산화물 반도체층, 소스 전극 및 드레인 전극을 갖고, 게이트 전극에 전압을 인가하여 산화물 반도체층에 흐르는 전류를 제어하고, 소스 전극과 드레인 전극 간의 전류를 스위칭하는 기능을 갖는 액티브 소자이다.
TFT 의 소자 구조로서는, 게이트 전극의 위치에 근거한, 이른바 역스태거 구조 (보텀 게이트형이라고도 불린다) 및 스태거 구조 (탑 게이트형이라고도 불린다) 가 있지만, 본 실시형태에서는 역스태거 구조가 사용된다.
또한, 산화물 반도체층과 소스 전극 및 드레인 전극 (적절히 「소스ㆍ드레인 전극」이라고 한다.) 의 접촉 부분에 근거하여, 이른바 탑 컨택트형, 보텀 컨택트형 중 어느 양태여도 된다.
또, 탑 게이트형이란, TFT 가 형성되어 있는 기판을 최하층으로 했을 때에, 게이트 절연층의 상측에 게이트 전극이 배치되며 게이트 절연층의 하측에 산화물 반도체층이 형성된 형태이고, 보텀 게이트형이란, 게이트 절연층의 하측에 게이트 전극이 배치되며 게이트 절연층의 상측에 산화물 반도체층이 형성된 형태이다. 또한, 보텀 컨택트형이란, TFT 가 형성되어 있는 기판을 최하층으로 했을 때에, 소스ㆍ드레인 전극이 산화물 반도체층보다 앞서 형성되어 산화물 반도체층의 하면이 소스ㆍ드레인 전극에 접촉되는 형태이고, 탑 컨택트형이란, 산화물 반도체층이 소스ㆍ드레인 전극보다 앞서 형성되어 산화물 반도체층의 상면이 소스ㆍ드레인 전극에 접촉되는 형태이다.
도 1 은, 본 발명의 실시형태에 관련된 TFT 로서, 보텀 게이트 구조로 탑 컨택트형의 TFT 의 일례를 나타내는 모식도이다.
도 1 에 나타내는 TFT (10) 는, 기판 (12) 의 일방의 주면 (主面) 상에 형성된 게이트 전극 (14) 과, 이 게이트 전극 (14) 을 덮는 게이트 절연층 (16) 과, 이 게이트 절연층 (16) 의 게이트 전극 (14) 이 배치되어 있는 측과는 반대측에 배치된 산화물 반도체층 (18) 을 갖고 있다. 또한, TFT (10) 는, 산화물 반도체층 (18) 의 게이트 절연층 (16) 이 배치되어 있는 측과 반대측에 서로 이간되어 배치된 소스 전극 (20) 및 드레인 전극 (22) 과, 이들 소스ㆍ드레인 전극 (20, 22) 과의 사이로부터 노출되는 산화물 반도체층 (18) 의 표면 상에 적층된 절연 보호층 (24) 을 갖고 있다.
그리고, 본 예에서는 절연 보호층 (24) 이, 산화물 반도체층 (18) 측에서부터 1 층째 24(1), 2 층째 24(2),…k 층째 24(k)(k : 3 이상의 정수) 까지 갖는, 즉 3 층 이상의 적층 구조로 되어 있다.
도 2 는 본 발명의 실시형태에 관련된 TFT 로서, 보텀 게이트 구조로 보텀 컨택트형의 TFT 의 일례를 나타내는 모식도이다.
도 2 에 나타내는 TFT (30) 는, 기판 (12) 의 일방의 주면 상에 게이트 전극 (14) 과 게이트 절연층 (16) 이 차례로 적층되어 있다. 이 게이트 절연층 (16) 의 표면 상에는, 소스 전극 (20) 및 드레인 전극 (22) 이 서로 이간되어 설치되고, 이들 위에는 산화물 반도체층 (18) 이 적층되어 있다. 또한, TFT (30) 는, 산화물 반도체층 (18) 의 노출면 상에 적층되고, 3 층 이상의 적층 구조로 된 절연 보호층 (24) 을 갖고 있다.
또, 본 실시형태에 관련된 TFT 는, 상기 이외에도 여러 구성을 취할 수 있고, 예를 들어 기판 (12) 상에 절연층을 형성하거나, 산화물 반도체층 (18) 을 복수 층으로 하거나, 산화물 반도체층 (18) 과 소스ㆍ드레인 전극 (20, 22) 사이에 컨택트층을 형성하거나 하는 구성이어도 된다.
이하, TFT (10) 및 TFT (30) 의 각 구성 요소에 대해 상세하게 서술하겠다.
<TFT 의 상세 구성>
-기판-
기판 (12) 의 형상, 구조, 크기 등에 대해서는, 막을 성막할 수 있는 주면이 있는 것을 전제로 하여 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다. 기판 (12) 의 구조는 단층 구조여도 되고, 적층 구조여도 된다.
기판 (12) 의 재질로서는 특별히 한정은 없고, 예를 들어 유리, YSZ (이트륨 안정화 지르코늄) 등의 무기 기판, 수지 기판이나 그 복합 재료 등을 사용할 수 있다. 그 중에서도 경량인 점, 가요성을 갖는 점에서 수지 기판이나 그 복합 재료가 바람직하다. 구체적으로는, 폴리부틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌나프탈레이트, 폴리스티렌, 폴리카보네이트, 폴리술폰, 폴리에테르술폰, 폴리아릴레이트, 알릴디글리콜카보네이트, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리에테르이미드, 폴리벤즈아졸, 폴리페닐렌술파이드, 폴리시클로올레핀, 노르보르넨 수지, 폴리클로로트리플루오로에틸렌 등의 불소 수지, 액정 폴리머, 아크릴 수지, 에폭시 수지, 실리콘 수지, 이오노머 수지, 시아네이트 수지, 가교 푸마르산디에스테르, 고리형 폴리올레핀, 방향족 에테르, 말레이미드-올레핀, 셀룰로오스, 에피술파이드 화합물 등의 합성 수지 기판, 산화규소 입자와의 복합 플라스틱 재료, 금속 나노 입자, 무기 산화물 나노 입자, 무기 질화물 나노 입자 등과의 복합 플라스틱 재료, 카본 섬유, 카본 나노 튜브와의 복합 플라스틱 재료, 유리 펠레이크, 유리 파이버, 유리 비드의 복합 플라스틱 재료, 점토 광물이나 운모 파생 결정 구조를 갖는 입자와의 복합 플라스틱 재료, 얇은 유리와 상기 단독 유기 재료의 사이에 적어도 1 회의 접합 계면을 갖는 적층 플라스틱 재료, 무기층과 유기층을 교대로 적층함으로써, 적어도 1 회 이상의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료, 스테인리스 기판 또는 스테인리스와 이종 (異種) 금속을 적층시킨 금속 다층 기판, 알루미늄 기판 또는 표면에 산화 처리 (예를 들어 양극 산화 처리) 를 실시함으로써 표면의 절연성을 향상시킨 산화 피막이 부착된 알루미늄 기판 등을 사용할 수 있다. 또한, 수지 기판은, 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성 또는 저흡습성 등이 우수한 것이 바람직하다. 수지 기판은 수분이나 산소의 투과를 방지하기 위한 가스 배리어층이나, 수지 기판의 평탄성이나 하부 전극과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하는 것이 바람직하다. 여기서, 언더코트층을 수지 기판의 편면에 형성한 경우에는, 내부 잔류 응력으로 수지 기판에 휨이 발생하기 때문에, 양면에 코트하거나 또는 저응력으로 제어한 막질 또는 적층으로 압축/인장 응력으로 제어한 것이 바람직하다. 또, 언더코트층은, 배리어성을 높이기 위해, 후술하는 게이트 절연층 (16) 등에 사용되는 재료가 바람직하다.
-게이트 전극-
게이트 전극 (14) 은 기판 (12) 의 일방의 주면 상에 형성되어 있다.
게이트 전극 (14) 을 구성하는 도전막은, 높은 도전성을 갖는 것을 사용하는 것이 바람직하고, 예를 들어 Al, Mo, Cr, Ta, Ti, Au, Au 등의 금속막이나, Al-Nd, Ag 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막 등을 사용할 수 있다.
-게이트 절연층-
게이트 절연층 (16) 은, 게이트 전극 (14) 을 덮도록 기판 (12) 과는 반대측의 게이트 전극 (14) 의 표면 상과 기판 (12) 의 노출면 상에 적층되어 있다.
게이트 절연층 (16) 을 구성하는 절연막은, 높은 절연성을 갖는 것이 바람직하고, 예를 들어 SiOx, SiNp, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연막, 또는 이들 화합물을 적어도 2 개 이상 포함하는 절연막으로 해도 된다.
-산화물 반도체층-
산화물 반도체층 (18) 은, 게이트 전극 (14) 과는 반대측인 게이트 절연층 (16) 의 표면 상에 적층되어 있다.
산화물 반도체층 (18) 은, In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하는 산화물 반도체를 주체로 하고 있으면 되고, 그 이외에 불순물 등을 함유 하고 있어도 된다. 여기서, 「주체」란, 산화물 반도체층 (18) 을 구성하는 구성 성분 중, 가장 많이 함유되어 있는 성분을 나타낸다.
산화물 반도체는, 비정질 또는 결정질 중 어느 것이어도 되지만, 바람직하게는 비정질 산화물 반도체가 사용된다. 반도체막을 산화물 반도체에 의해 구성하면, 비정질 실리콘의 반도체막에 비해 전하의 이동도가 훨씬 높아 저전압으로 구동시킬 수 있다. 또, 산화물 반도체를 사용하면, 통상적으로 실리콘보다 광 투과성이 높은 반도체막을 형성할 수 있다. 또, 산화물 반도체, 특히 비정질 산화물 반도체는, 저온 (예를 들어 실온) 에서 균일하게 성막이 가능하기 때문에, 플라스틱과 같은 가요성이 있는 수지 기판을 사용할 때에 특히 유리해진다.
산화물 반도체의 구성 재료로서는, In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하고 있으면, 특별히 한정되지는 않지만, In, Ga 및 Zn 중 적어도 1 종을 함유하는 산화물 (예를 들어 In-O 계) 이 바람직하다. 특히, In, Ga 및 Zn 중 적어도 2 종을 함유하는 산화물 (예를 들어 In-Zn-O 계, In-Ga-O 계, Ga-Zn-O 계) 이 바람직하고, In, Ga 및 Zn 을 모두 함유하는 산화물이 보다 바람직하다. In-Ga-Zn-O 계 산화물 반도체로서는, 결정 상태에 있어서의 조성이 InGaO3(ZnO)m (m 은 6 미만의 자연수) 으로 나타내는 산화물 반도체가 바람직하고, 특히 InGaZnO4 가 보다 바람직하다. 이 조성을 갖는 산화물 반도체의 특징으로는, 전기 전도도가 증가함으로써, 전자 이동도가 증가되는 경향을 나타낸다. 단, In-Ga-Zn-O 계의 조성비는 엄밀하게 In : Ga : Zn = 1 : 1 : 1 이 될 필요는 없다.
산화물 반도체층 (18) 의 층 구조는, 2 층 이상으로 구성되어 있어도 되고, 산화물 반도체층 (18) 이 저저항층과 고저항층으로 형성되고, 저저항층이 게이트 절연층 (16) 과 접하고, 고저항층이 소스 전극 (20) 및 드레인 전극 (22) 의 적어도 일방과 전기적으로 접하고 있는 것이 바람직하다.
산화물 반도체층 (18) 의 두께는 특별히 한정되지 않지만, 캐리어 이동의 확보 및 비용의 억제라는 양자의 관점에서 30 ㎚ 이상 60 ㎚ 이하인 것이 보다 바람직하다.
-소스ㆍ드레인 전극-
소스ㆍ드레인 전극 (20, 22) 은 게이트 절연층 (16) 과는 반대측인 산화물 반도체층 (18) 의 표면 상에 서로 간격을 두고 형성되어 있고, 게이트 전극 (14) 의 인가 전압에 의해 산화물 반도체층 (18) 과 도통할 수 있게 되어 있다.
소스ㆍ드레인 전극 (20, 22) 을 구성하는 도전막은, 높은 도전성을 갖는 것을 사용하고, 예를 들어 Al, Mo, Cr, Ta, Ti, Au, Au 등의 금속막이나, Al-Nd, Ag 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막 등을 사용하여 형성할 수 있다. 소스ㆍ드레인 전극 (20, 22) 으로는 이들 도전막을 단층 구조 또는 2 층 이상의 적층 구조로 하여 사용할 수 있다.
-절연 보호층-
TFT (10) 및 TFT (30) 의 절연 보호층 (24) 은, 소스ㆍ드레인 전극 (20, 22) 과의 사이로부터 노출되는 산화물 반도체층 (18) 상에 적층되어, 산화물 반도체층 (18) 을 물이나 산소 등으로부터 절연 보호하고 있다.
절연 보호층 (24) 에 있어서, 산화물 반도체층 (18) 과 인접하는 1 층째 (24(1)) 는, 산화물 반도체층 (18) 보다 절대 굴절률이 낮다. 또, 산화물 반도체층 (18) 측에서부터의 적층순으로, 2 층째 (24(2)) 이후의 각 층 (24(2),… 24(k)) 은 그 앞 층과의 절대 굴절률의 고저 관계가 교대로 상이하다. 구체적으로, 산화물 반도체층 (18) 의 절대 굴절률 (InGaZnO4 의 경우, 파장 400 ㎚ 이상 450 이하의 범위에서 약 2.11 ∼ 2.10 의 절대 굴절률) 을 「고」로 하고, 1 층째 (24(1)) 서부터 차례로 「저」, 「고」, 「저」, 「고」‥‥로 되어 있다. 절대 굴절률의 고저 관계의 순서가 반대이면, 절연 보호층 (24) 의 외측 (기판 (12) 과는 반대측) 으로부터 산화물 반도체층 (18) 측으로 입사되는 광의 반사율이 현저히 낮아지기 때문이다.
또한, 절연 보호층의 1 층째 (24(1)) 부터 k 층째 (24(k)) 의 각 층에 있어서의 절대 굴절률은, 산화물 반도체층 (18) 측에서부터의 적층순으로, 2S (S 는 자연수) 번째의 층의 절대 굴절률을 n(2S) 로 하고, 이것에 인접하는 층의 절대 굴절률을 각각 n(2S-1), n(2S＋1) 로 하면, 다음 관계식으로 나타내어진다.
n(2S-1) ＜ n(2S) ＞ n(2S＋1)
또, 절연 보호층 (24) 에 있어서, 각 층 (24(1), 24(2),… 24(k)) 의 두께는 그 두께를 d(k) 로 하고 (k : 산화물 반도체층 (18) 측에서부터의 적층 순서), 파장 400 ㎚ 이상 450 ㎚ 이하의 임의의 파장을 λ 로 하고, 각 층의 절대 굴절률을 n(k) 로 했을 때, d(k) = λ/4n(k) 로 나타내는 두께가 되도록 설정되고, 400(㎚)/4n(k) ≤ d(k)(㎚) ≤ 450(㎚)/4n(k) 를 만족시키고 있다.
예를 들어, 절연 보호층 (24) 에 있어서의 각 층의 두께를 설정할 때의 파장 광 (λ) 을 430 ㎚ 로 한 경우, 각 층의 두께 d(k) 는 430(㎚)/4n(k) 로 나타내는 두께가 되는 것을 목표로 하지만, 반드시 d(k) = 430(㎚)/4n(k) 를 만족시킬 필요는 없고, d(k) = λ/4n(k)(400 ㎚ ≤ λ ≤ 450 ㎚), 즉, 400(㎚)/4n(k) ≤ d(k)(㎚) ≤ 450(㎚)/4n(k) 를 만족시키는 두께이면 된다.
이로써, 본 실시형태에 관련된 TFT (10, 30) 에서는, 보호층 (24) 의 외측 (기판 (12) 과는 반대측) 으로부터 산화물 반도체층 (18) 측을 향해 파장 400 ㎚ 이상 450 ㎚ 이하의 광이 입사되어도, 절연 보호층 (24) 의 각 층 (24(1), 24(2),… 24(k)) 의 계면에서 반사되므로, 산화물 반도체층 (18) 에 닿는 광량이 억제된다. 따라서, 산화물 반도체층 (18) 이 In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하고 있어 파장 400 ㎚ 이상 450 ㎚ 이하의 광에 약해도 (TFT 의 동작 불안정을 일으키는 것이어도), 산화물 반도체층 (18) 에 닿는 광량이 억제되기 때문에, TFT (10, 30) 의 광 조사시의 동작 안정성을 확보할 수 있다.
또, 절연 보호층 (24) 은 광을 반사하므로, 광을 흡수하는 경우에 비해, 광 조사에 의한 열의 발생을 억제할 수 있다.
상기 각 층의 24(1), 24(2),… 24(k) 의 두께 d(k) 는, 각각 파장 400 ㎚ 이상 450 ㎚ 이하의 파장 중 서로 동일한 파장에 기초하여 설정되어도 되지만, 상이한 파장에 기초하여 설정되어 있는 것이 바람직하다. 복수의 파장을 가진 광을 반사하게 되어, 산화물 반도체층 (18) 에 닿는 광량이 보다 억제되기 때문이다.
또, 두께 d(k) 가 서로 상이한 파장을 사용하여 표시되는 경우에는, 각 층 (24(1), 24(2),… 24(k)) 중 적어도 2 층의 두께 d(k) 가, 파장 400 ㎚ 이상 450 ㎚ 이하의 파장 중 서로 상이한 파장을 사용하여 표시되어 있으면 된다. 예를 들어, 홀수 번째의 각 층의 두께가 파장 400 ㎚ 로 표시되고, 짝수 번째의 각 층의 두께가 파장 450 ㎚ 로 표시되어 있으면 된다.
또, 적층 구조의 층수는 3 이상으로 되어 있다. 3 미만이면, 가령 각 층 (24(1), 24(2),… 24(k)) 의 두께가 d(k) = λ/4n(k) 로 표시되어도 광 반사율이 50 ％ 를 하회하여, 광 조사시의 동작 안정성을 확보하기가 어렵기 때문이다.
또한, 적층 구조의 층수는 4 이상의 짝수인 것이 바람직하다. 4 이상의 짝수이면, TFT (10, 30) 이 후술하는 액정 표시 장치 등에 사용되었을 때에, 절연 보호층 (24) 상에 적층되는 층간 절연층에 사용되는 재료 (SiOx 가 자주 사용됨) 와, 후술하는 절연 보호층 (24) 의 최종 층째 (24(k)) (k = 절연 보호층 (24) 의 층수) 에 사용되는 재료가 상이하기 쉬워, 최종 층째 (24(k)) 의 계면에 있어서의 반사를 확보할 수 있다.
또한, 예를 들어 절연 보호층 (24) 의 각 층 (24(1), 24(2),… 24(k)) 의 서로 인접하는 층간의 절대 굴절률의 차가 1 이상인 경우(재료의 조합에서는 예를 들어 SiOx 와 N2Oy 의 조합), 적층 구조의 층수는 8 이하인 것이 바람직하다. 8 이하라면 광 반사율을 100 ％ 부근까지 높일 수 있고 (8 이상이면 포화), 또한 제조 비용을 억제할 수 있기 때문이다.
각 층 (24(1), 24(2),… 24(k)) 중 홀수 번째의 각 층은, 서로 동일한 재료로 구성되어도 되고, 상이한 재료로 구성되어도 되는데, 제조 비용을 억제한다는 관점에서, 서로 동일한 재료로 구성되어 있는 것이 바람직하다. 마찬가지로 각 층 (24(1), 24(2),… 24(k)) 중 짝수 번째의 각 층은, 서로 동일한 재료로 구성되어도 되고, 상이한 재료로 구성되어도 되는데, 제조 비용을 억제한다는 관점에서, 서로 동일한 재료로 구성되어 있는 것이 바람직하다.
절연 보호층 (24) 의 재료로서는 산화물이나 질화물 등의 절연 재료를 사용할 수 있다. 산화물로서는, Hf, Ti, Nb, Zr, Si 및 Y 에서 선택되는 어느 하나의 산화물을 들 수 있다. 구체적으로는 Y2O3, Ta2O5, HfO2 등이다. 질화물로서는 SiNp, SiON 등을 들 수 있다.
각 층 (24(1), 24(2),… 24(k)) 중 절대 굴절률이 낮은 층에 사용하는 재료로서는, 예를 들어 절대 굴절률이 파장 400 ㎚ 이상 450 ㎚ 이하의 범위에서 약 1.47 ∼ 1.46 의 SiOx (x 는 산소 부정비량으로 2 부근) 등을 사용할 수 있다. 또한, 이후 SiOx 를 주체로 한 층을 SiOx 층으로 약칭한다. 여기서, 「주체」란, 층 중의 SiOx 의 양이 90 질량％ 를 초과하고 있음을 의미한다.
각 층 (24(1), 24(2),… 24(k)) 중 절대 굴절률이 높은 층에 사용하는 재료로서는, 예를 들어 Hf, Ti, Nb, Zr 및 Y 에서 선택되는 하나의 산화물 재료를 사용할 수 있다. 구체적으로, 파장 400 ㎚ 이상 450 ㎚ 이하의 범위에서 절대 굴절률이 약 2.50 ∼ 2.40 인 Nb2Oy (y 는 산소 부정비량으로 5 부근) 를 사용할 수 있다. 그 밖에도, 파장 400 ㎚ 이상 450 ㎚ 이하의 범위에서 절대 굴절률이 약 2.16 ∼ 2.11 인 HfOe (e 는 산소 부정비량으로 2 부근) 나, 파장 400 ㎚ 이상 450 ㎚ 이하의 범위에서 절대 굴절률이 약 2.26 ∼ 2.23 인 TiOf (f 는 산소 부정비량으로 2 부근) 를 사용할 수도 있다. 또한, 이후 Nb2Oy 를 주체로 한 층을 Nb2Oy 층으로 약칭한다. 여기서, 주체란, 층 내의 Nb2Oy 의 양이 90 질량％ 를 초과하고 있음을 의미한다.
절연 보호층 (24) 은, 각 층 (24(1), 24(2),… 24(k)) 중 홀수 번째가 동일한 재료로 구성되고, 또한 짝수 번째가 동일한 재료로 구성되는 관점과, 굴절률의 고저가 명확 (고저의 차이가 크다) 해진다는 관점에서, 산화물 반도체층 (18) 측에서부터 차례로 SiOx 층과 Nb2Oy 층이 교대로 적층된 적층 구조인 것이 바람직하다.
2. 산화물 반도체 소자의 제조 방법 : TFT 의 제조 방법
다음으로, 본 실시형태에 관련된 산화물 반도체 소자의 제조 방법으로서 TFT (10) 의 제조 방법을 일례로 들어 설명한다.
-게이트 전극 형성 공정-
먼저, 게이트 전극 형성 공정을 실시한다. 이 게이트 전극 형성 공정에서는 기판 (12) 을 준비한다. 그리고, 준비한 기판 (12) 상에 도전막을 성막한다. 이 성막 방법으로는, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD (Chemical Vapor Deposition), 플라즈마 CVD 법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려한 방법이 사용된다.
성막 후에는, 도전막을 포토리소그래피 및 에칭법 또는 리프트 오프법 등에 의해 소정의 형상으로 패터닝함으로써, 도전막으로부터 게이트 전극 (14) 을 형성한다. 이 때, 게이트 전극 (14) 및 게이트 배선을 동시에 패터닝하는 것이 바람직하다.
-게이트 절연층 형성 공정, 산화물 반도체층 형성 공정 및 절연 보호층 형성 공정-
다음으로, 게이트 절연층 형성 공정, 산화물 반도체층 형성 공정 및 절연 보호층 형성 공정을 실시한다. 이들 형성 공정은, 게이트 절연층 형성 공정, 산화물 반도체층 형성 공정 및 절연 보호층 형성 공정으로 차례로 실시해도 되지만, 동시에 실시해도 되고, 또한 이하와 같이 성막만 차례대로 하고 패터닝은 반대의 차례로 해도 된다.
이들 형성 공정에서는, 먼저 게이트 전극 (14) 상 및 기판 (12) 상에 절연막, 산화물 반도체막 및 적층 구조의 절연막을 순차적으로 성막한다.
이들 성막 방법으로는, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려한 방법이 사용된다. 이들 중에서도, 막두께를 제어하기 쉽다는 관점에서, 진공 증착법, 스퍼터링법, 이온 플레이팅법, CVD 또는 플라즈마 CVD 법 등의 기상 성막법을 사용하는 것이 바람직하다. 기상 성막법 중에서도, 스퍼터링법, 펄스 레이저 증착법 (PLD 법) 이 보다 바람직하다. 또한, 양산성의 관점에서 스퍼터링법이 더욱 바람직하다. 예를 들어, RF 마그네트론 스퍼터링 성막법에 의해 진공도 및 산소 유량을 제어하여 성막할 수 있다.
또한, 절연막, 산화물 반도체막 및 적층 구조의 절연막의 성막 방법은 이것들을 연속적으로 성막할 수 있다는 점에서, 동일한 것이 바람직하다.
다음으로, 적층 구조의 절연막을, 포토리소그래피 및 에칭법 또는 리프트 오프법 등에 의해 소정의 형상으로 패터닝한다. 이로써, 적층 구조의 절연막으로부터 절연 보호층 (24) 을 형성한다.
다음으로, 산화물 반도체막을, 포토리소그래피 및 에칭법 또는 리프트 오프법 등에 의해 소정의 형상으로 패터닝한다. 이로써, 산화물 반도체막으로부터 산화물 반도체층 (18) 을 형성한다.
다음으로, 절연막을, 포토리소그래피 및 에칭법 또는 리프트 오프법 등에 의해 소정의 형상으로 패터닝한다. 이로써, 절연막으로부터 게이트 절연층 (16) 을 형성한다.
-소스ㆍ드레인 전극 형성 공정-
다음으로, 도전막을, 포토리소그래피 및 에칭법 또는 리프트 오프법 등에 의해 소정의 형상으로 패터닝하여, 도전막으로부터 소스ㆍ드레인 전극 (20, 22) 을 형성한다.
이상의 공정을 거침으로써, 도 1 에 나타내는 TFT (10) 를 제작할 수 있다.
또한, 상기 산화물 반도체막의 성막 후의 어느 공정에서는, 열처리 공정을 실시해도 된다. 본 실시형태에서는, 절연 보호층 (24) 이 광을 반사하기 때문에, 산화물 반도체막 (또는 산화물 반도체층 (18)) 의 산소 제어를 고려하지 않고, 예를 들어 절연 보호층 (24) 의 형성시 또는 형성 후, 300 ℃ 이하의 저온에서 열 처리할 수 있다. 이로써, 플렉시블 기판 (12) 의 선택폭이 넓어진다.
3. 변형예
또, 본 발명을 특정한 실시형태에 대해 상세하게 설명했는데, 본 발명은 이러한 실시형태에 한정되는 것이 아니라, 본 발명의 범위내에서 다른 여러 실시형태가 가능한 것은 당업자에게 있어서 명확하다.
예를 들어, 실시형태에서는, 절연 보호층 (24) 에 있어서, 각 층 (24(1), 24(2),… 24(k)) 의 두께 d(k) 는, 파장 400 ㎚ 이상 450 ㎚ 이하의 임의의 파장을 λ 로 하고, 각 층의 절대 굴절률을 n(k) 로 했을 때, d(k) = λ/4n(k) 로 나타내는 경우를 설명하였다. 그러나, 절연 보호층 (24) 에는, 상기 각 층 이외에 파장 400 ∼ 450 ㎚ 이외의 다른 파장으로 반사하는 기타 층을 추가할 수도 있다.
4. 응용
이상에서 설명한 본 실시형태에 관련된 TFT (10, 30) 의 용도에는 특별히 한정되지는 않지만, 예를 들어 전기 광학 장치 (예를 들어 액정 표시 장치, 유기 EL (Electro Luminescence) 표시 장치, 무기 EL 표시 장치 등의 표시 장치 등) 에 있어서의 구동 소자, 특히 대 (大) 면적 디바이스에 사용하는 경우에 바람직하다.
또한 본 실시형태의 TFT (10, 30) 는, 수지 기판을 사용한 저온 프로세스에서 제작 가능한 디바이스에 특히 바람직하고 (예를 들어 플렉시블 디스플레이 등), X 선 센서 등의 각종 센서, MEMS (Micro Electro Mechanical System) 등, 각종 전자 디바이스에 있어서의 구동 소자 (구동 회로) 로서 바람직하게 사용되는 것이다.
5. 전기 광학 장치 및 센서
본 실시형태의 전기 광학 장치 또는 센서는 본 실시형태에 관련된 TFT (10) 를 구비하여 구성된다.
전기 광학 장치의 예로서는, 표시 장치 (예를 들어 액정 표시 장치, 유기 EL 표시 장치, 무기 EL 표시 장치 등) 가 있다.
센서의 예로서는, CCD (Charge Coupled Device) 또는 CMOS (Complementary Metal Oxide Semiconductor) 등의 이미지 센서나 X 선 센서 등이 바람직하다.
이하, 본 실시형태에 관련된 TFT (10) 를 구비한 전기 광학 장치 또는 센서의 대표예로서 액정 표시 장치, 유기 EL 표시 장치, X 선 센서에 대해 설명한다.
6. 액정 표시 장치
도 3 에 본 발명의 전기 광학 장치의 일 실시형태의 액정 표시 장치에 대해 그 일부분의 개략 단면도를 나타내고, 도 4 에 그 전기 배선의 개략 구성도를 나타낸다.
도 3 에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치 (100) 는, 도 1 에 나타낸 보텀 게이트 구조로 탑 컨택트형의 TFT (10) 와, TFT (10) 의 패시베이션층 (102) 에 의해 보호된 산화물 반도체층 (18) 상에 화소 하부 전극 (104) 및 그 대향 상부 전극 (106) 사이에 끼워진 액정층 (108) 과, 각 화소에 대응시켜 상이한 색을 발색시키기 위한 RGB 컬러 필터 (110) 를 구비하고, TFT (10) 의 기판 (12) 측 및 RGB 컬러 필터 (110) 상에 각각 편광판 (112a, 112b) 을 구비한 구성이다.
또, 도 4 에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치 (100) 는, 서로 평행한 복수의 게이트 배선 (112) 과, 그 게이트 배선 (112) 과 교차하는 서로 평행한 데이터 배선 (114) 을 구비하고 있다. 여기서 게이트 배선 (112) 과 데이터 배선 (114) 은 전기적으로 절연되어 있다. 게이트 배선 (112) 과 데이터 배선 (114) 의 교차부 부근에 TFT (10) 가 구비되어 있다.
TFT (10) 의 게이트 전극 (14) 은 게이트 배선 (112) 에 접속되어 있고, TFT (10) 의 소스 전극 (20) 은 데이터 배선 (114) 에 접속되어 있다. 또, TFT (10) 의 드레인 전극 (22) 은 게이트 절연층 (16) 에 형성된 컨택트 홀 (116) 을 개재하여 (컨택트 홀 (116) 에 도전체가 매립되어) 화소 하부 전극 (104) 에 접속되어 있다. 이 화소 하부 전극 (104) 은 접지된 대향 상부 전극 (106) 과 함께 캐퍼시터 (118) 를 구성하고 있다.
이와 같은 액정 표시 장치 (100) 는, 파장 400 ㎚ 이상 450 ㎚ 이하의 광을 포함하는 백라이트가 TFT (10) 의 보호층 (24) 의 외측 (기판 (12) 과는 반대측) 으로부터 산화물 반도체층 (18) 측을 향해 조사된다.
본 실시형태의 TFT (10) 에서는, 산화물 반도체층 (18) 측을 향하는 백라이트가 절연 보호층 (24) 에서 반사되므로, 산화물 반도체층 (18) 에 닿는 광량이 억제된다. 따라서, 산화물 반도체층 (18) 이 In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하고 있어 파장 400 ㎚ 이상 450 ㎚ 이하의 광에 약해도, 산화물 반도체층 (18) 에 닿는 광량이 억제되기 때문에, TFT (10) 의 광 조사시의 동작 안정성을 확보할 수 있다. 그래서, 액정 표시 장치 (100) 의 신뢰성이 증대된다.
7. 유기 EL 표시 장치
도 5 에 본 발명의 전기 광학 장치의 일 실시형태의 액티브 매트릭스 방식의 유기 EL 표시 장치에 대해 그 일부분의 개략 단면도를 나타내고, 도 6 에 전기 배선의 개략 구성도를 나타낸다.
유기 EL 표시 장치의 구동 방식에는, 단순 매트릭스 방식과 액티브 매트릭스 방식의 2 종류가 있다. 단순 매트릭스 방식은 저비용으로 제작할 수 있는 장점이 있지만, 주사선을 1 개씩 선택하여 화소를 발광시키기 때문에, 주사선 수와 주사선 당의 발광 시간은 반비례한다. 그래서, 고정세화, 대 (大) 화면화가 곤란해진다. 액티브 매트릭스 방식은 화소마다 트랜지스터나 캐퍼시터를 형성하기 때문에 제조 비용이 비싸지지만, 단순 매트릭스 방식과 같이 주사선 수를 늘릴 수 없다는 문제는 없기 때문에 고정세화, 대화면화에 적합하다.
본 실시형태의 액티브 매트릭스 방식의 유기 EL 표시 장치 (200) 는, 도 1 에 나타낸 보텀 게이트 구조의 TFT (10) 가 기판 (12) 상에 형성되어 있다. 이 기판 (12) 은 예를 들어 가요성 지지체로서, PEN 등의 플라스틱 필름이고, 절연성으로 하기 위해서 표면에 기판 절연층 (202) 을 갖는다. 그 위에 패터닝된 컬러 필터층 (204) 이 설치된다. 구동 TFT 부에 게이트 전극 (14) 을 갖고, 또한 게이트 절연층 (16) 이 게이트 전극 (14) 상에 형성된다. 게이트 절연층 (16) 의 일부에는 전기적 접속을 위해서 커넥션 홀이 형성된다. 구동 TFT 부에 산화물 반도체층 (18) 이 형성되고, 그 위에 소스 전극 (20) 및 드레인 전극 (22) 이 형성된다. 드레인 전극 (22) 과 유기 EL 소자의 화소 전극 (양극) (206) 은 연속된 일체로서, 동일 재료ㆍ동일 공정으로 형성된다. 스위칭 TFT 의 드레인 전극 (22) 과 구동 TFT 는, 커넥션 전극 (208) 에 의해 커넥션 홀에서 전기적으로 접속된다. 또한, 화소 전극부의 유기 EL 소자가 형성되는 부분을 제외하고, 전체가 절연막 (210) 으로 덮인다. 화소 전극부 상에, 발광층을 포함하는 유기층 (212) 및 음극 (214) 이 형성되고 유기 EL 소자부가 형성된다.
또, 도 6 에 나타내는 바와 같이, 본 실시형태의 유기 EL 표시 장치 (200) 는, 서로 평행한 복수의 게이트 배선 (220) 과, 그 게이트 배선 (220) 과 교차하는 서로 평행한 데이터 배선 (222) 및 구동 배선 (224) 을 구비하고 있다. 여기서, 게이트 배선 (220) 과 데이터 배선 (222), 구동 배선 (224) 과는 전기적으로 절연되어 있다. 스위칭용 TFT (10b) 의 게이트 전극 (14) 은 게이트 배선 (220) 에 접속되어 있고, 스위칭용 TFT (10b) 의 소스 전극 (20) 은 데이터 배선 (222) 에 접속되어 있다. 또, 스위칭용 TFT (10b) 의 드레인 전극 (22) 은 구동용 TFT (10a) 의 게이트 전극 (14) 에 접속됨과 함께, 캐퍼시터 (226) 를 사용함으로써 구동용 TFT (10a) 를 온 상태로 유지한다. 구동용 TFT (10a) 의 소스 전극 (20) 은 구동 배선 (224) 에 접속되고, 드레인 전극 (22) 은 유기층 (212) 에 접속된다.
이와 같은 유기 EL 표시 장치 (200) 는, 발광층으로부터의 광이 기판 (12) 측으로부터 방출되는 보텀 이미션형으로 되어 있고, 400 ㎚ 이상 450 ㎚ 이하의 파장 광을 포함하는 광이 TFT (10) 의 절연 보호층 (24) 의 외측 (기판 (12) 과는 반대측) 의 발광층으로부터 산화물 반도체층 (18) 측을 향해 조사된다.
본 실시형태의 TFT (10) 에서는, 산화물 반도체층 (18) 측을 향하는 광이 절연 보호층 (24) 에서 반사되므로, 산화물 반도체층 (18) 에 닿는 광량이 억제된다. 따라서, 산화물 반도체층 (18) 이 In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하고 있어 파장 400 ㎚ 이상 450 ㎚ 이하의 광에 약해도, 산화물 반도체층 (18) 에 닿는 광량이 억제되기 때문에, TFT (10) 의 광 조사시의 동작 안정성을 확보할 수 있다. 그래서, 유기 EL 표시 장치 (200) 의 신뢰성이 증대된다.
8. X 선 센서
도시되지 않은 본 실시형태의 X 선 센서는, X 선을 형광체층에서 광으로 변환한 후에 전하로 변환하는 간접 변환형 X 선 센서이고, 이 형광체층으로부터 발생되는 광이 파장 400 ㎚ 이상 450 ㎚ 이하인 파장 광을 포함하고 있다. 그리고, X 선 센서에는, 이 광이 산화물 반도체층 (18) 에 닿지 않도록, 본 실시형태의 TFT (10) 가 구비되어 있다.
본 실시형태의 TFT (10) 에서는, 산화물 반도체층 (18) 측을 향하는 광이 절연 보호층 (24) 에서 반사되므로, 산화물 반도체층 (18) 에 닿는 광량이 억제된다. 따라서, 산화물 반도체층 (18) 이 In, Zn, Ga 및 Sn 에서 선택되는 적어도 1 종을 함유하고 있어 파장 400 ㎚ 이상 450 ㎚ 이하의 광에 약해도, 산화물 반도체층 (18) 에 닿는 광량이 억제되기 때문에, TFT (10) 의 광 조사시의 동작 안정성을 확보할 수 있다. 그래서, X 선 센서의 신뢰성이 증대된다.
실시예
이하에 실시예를 설명하겠지만, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.
(실시예 1)
실시예 1 에서는 도 1 에 나타내는 TFT (10) 와 동형 (同型) 인 TFT 를 제작하였다.
구체적으로, 실시예 1 의 TFT 의 제작에서는, 먼저 LCD 용 유리 (무알칼리 유리) 기판을 준비하고, 이를 세정 (초음파 세정 : 알칼리 세정액, 린스, 건조 ⇒ 오존 처리) 하였다. 다음으로 성막 온도를 실온 (20℃) 로 하고 성막 분위기를 아르곤 가스로 한 DC 스퍼터로 게이트 전극용 도전막으로서 Mo 를 약 50 ㎚ 성막하였다. 성막 후에는, 도전막을 패터닝하여 게이트 전극을 형성하였다. 이 패터닝은, 포지티브 포토레지스트를 스핀 코트로 도포, 프리베이크 (90 ℃ : 핫 플레이트/1 min), 노광 (약 100 mJ/㎠), 현상, 포스트베이크 (120 ℃ : 핫 플레이트/2 min), 에칭 (시판 에칭액 : 인산 ＋ 질산 ＋ 아세트산), 세정, 건조의 순서로 실시하였다.
다음으로, 게이트 절연층용 절연막으로서 SiOx, 산화물 반도체층용 산화물 반도체막으로서 비정질의 InGaZnO4, 절연 보호층용 절연막으로서 SiOx, Nb2Oy, SiOx를 순차적으로 성막하였다.
게이트 절연층용 절연막의 성막은, 성막 온도를 실온으로 하고 성막 분위기를 Ar 과 O2 의 혼합 가스로 한 RF 스퍼터에 의해 실시하여 막의 두께를 약 100 ㎚ 로 하였다.
산화물 반도체층용 산화물 반도체막의 성막은, 성막 온도를 실온으로 하고 성막 분위기를 Ar 과 O2 의 혼합 가스로 한 DC 스퍼터에 의해 실시하여 막의 두께를 약 50 ㎚ 로 하였다.
절연 보호층용 절연막의 성막은, 성막 온도를 실온으로 하고 성막 분위기를 Ar 과 O2 의 혼합 가스로 한 RF 스퍼터에 의해 실시하였다. 또한, SiOx, Nb2Oy, SiOx 각 막의 두께는, 상기 서술한 d(k) = λ/4n(k) 에 따라 각각 73.40 ㎚, 44.10 ㎚, 73.40 ㎚ 로 하였다. 또한, 이들 두께를 설정할 때의 각 막의 굴절률은 각각 1.46, 2.44, 1.46 으로 하였다. 또, 이들 두께를 설정할 때의 파장 (λ) 은 430 ㎚ 로 하였다. 또한, x 는 2 부근, y 는 5 부근이다.
다음으로, 포토리소그래피로 레지스트 패터닝을 실시하고, 그리고 절연 보호층용 절연막을 CHF3 과 Ar 의 혼합 가스 분위기의 드라이 에칭으로 패터닝하였다. 그리고, O2 플라즈마로 레지스트를 제거하였다. 이로써, 절연막부터 3 층 구조의 절연 보호층 (SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚)) 을 형성하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」로 되어 있다. 또한, 1 층째는 산화물 반도체층의 절대 굴절률과 비교하고 있다.
다음으로, 포토리소그래피로 레지스트 패터닝을 실시하고, 그리고 산화물 반도체층용 산화물 반도체막을 ITO 에천트 (칸토 화학 (주) ITO 엣첸트 (형식 : ITO-07N)) 사용의 웨트 에칭으로 패터닝하였다. 그리고, O2 플라즈마로 레지스트를 제거하였다. 이로써, 산화물 반도체막으로부터 산화물 반도체층을 형성하였다.
다음으로, 포토리소그래피로 레지스트 패터닝을 실시하고, 그리고 게이트 절연층용 절연막을 CHF3 가스 분위기의 드라이 에칭으로 패터닝하였다. 그리고, O2 플라즈마로 레지스트를 제거하였다. 이로써, 절연막으로부터 게이트 절연층을 형성하였다.
다음으로, DC 스퍼터로 소스ㆍ드레인 전극용 도전막으로서 Mo 를 약 100 ㎚ 성막하였다. 성막 후에는, 이 도전막을 패터닝하여 소스ㆍ드레인 전극을 형성하였다.
이어서, 패시베이션층으로서 두께 200 ㎚ 의 SiNp 층 (절대 굴절률 : 2.11) 을 성막하였다. 또한, SiNp 층의 성막은, 성막 온도를 실온으로 하고 성막 분위기를 Ar 과 N2 의 혼합 가스로 한 RF 스퍼터에 의해 실시하였다.
마지막으로, 250 ℃ 의 대기 분위기에서 전체를 클린 오븐으로 60 분 열 처리하였다.
이상의 공정을 거쳐, 실시예 1 에 관련된 TFT 를 제작하였다.
(실시예 2)
실시예 2 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 2 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚) 의 4 층 구조의 절연 보호층을 형성한 후, 패시베이션층으로서 두께 200 ㎚ 의 SiOx 층 (두께 : 200 ㎚) 를 성막하는 것 이외에는, 실시예 1 과 동일한 방법으로 제작하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」로 되어 있다.
(실시예 3)
실시예 3 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 3 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚) 의 6 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 2 와 동일한 방법으로 제작하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」, 「저」, 「고」로 되어 있다.
(실시예 4)
실시예 4 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 4 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚), SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚) 의 8 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 2 와 동일한 방법으로 제작하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」, 「저」, 「고」, 「저」, 「고」로 되어 있다.
(실시예 5)
실시예 5 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 5 의 TFT 는, 4 층 구조의 절연 보호층으로 한 실시예 2 의 TFT 와 동일하게 제작했지만, 보호층 각 층의 두께를 설정할 때의 파장 (λ) 을 400 ㎚ 로 하였다. 이로써, 보호층 각 층의 두께는, SiOx 층 (두께 : 68.17 ㎚), Nb2Oy 층 (두께 : 39.98 ㎚), SiOx 층 (두께 : 68.17 ㎚), Nb2Oy 층 (두께 : 39.98 ㎚) 으로 변경하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」로 되어 있다.
(실시예 6)
실시예 6 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 6 의 TFT 는, 4 층 구조의 절연 보호층으로 한 실시예 2 의 TFT 와 동일하게 제작했지만, 보호층 각 층의 두께를 설정할 때의 파장 (λ) 을 450 ㎚ 로 하였다. 이로써, 보호층 각 층의 두께는, SiOx 층 (두께 : 76.90 ㎚), Nb2Oy 층 (두께 : 46.97 ㎚), SiOx 층 (두께 : 76.90 ㎚), Nb2Oy 층 (두께 : 46.97 ㎚) 으로 변경하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」로 되어 있다.
(실시예 7)
실시예 7 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 7 의 TFT 는, 4 층 구조의 절연 보호층으로 한 실시예 2 의 TFT 와 동일하게 제작했지만, 보호층 각 층 중 최초의 1, 2 층째의 두께를 설정할 때의 파장 (λ) 을 400 ㎚ 로 하였다. 또, 보호층 각 층 중 3, 4 층째의 두께를 설정할 때의 파장 (λ) 을 450 ㎚ 로 하였다. 이로써, 보호층 각 층의 두께는, SiOx 층 (두께 : 68.17 ㎚), Nb2Oy 층 (두께 : 39.98 ㎚), SiOx 층 (두께 : 76.90 ㎚), Nb2Oy 층 (두께 : 46.97 ㎚) 으로 변경하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」로 되어 있다.
(실시예 8)
실시예 8 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 8 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚), SiNp 층 (두께 : 50.77 ㎚), SiOx 층 (두께 : 73.40 ㎚), SiNp 층 (두께 : 50.77 ㎚) 의 4 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 2 와 동일한 방법으로 제작하였다. 또한, SiNp 층의 성막은, 성막 온도를 실온으로 하고 성막 분위기를 Ar 과 N2 의 혼합 가스로 한 RF 스퍼터에 의해 실시하였다. 또, SiNp 층의 두께를 설정할 때의 절대 굴절률은 2.11 로 하였다. 또, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」, 「저」, 「고」로 되어 있다.
(비교예 1)
비교예 1 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
비교예 1 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 50 ㎚), SiNp1 층 (두께 : 50 ㎚), SiNp2 층 (두께 : 300 ㎚) 의 3 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 2 와 동일한 방법으로 제작하였다. 여기서, P1, P2 는 질소 부정비량이고, P1 ≠ P2 이며, 서로 1 부근이다. 또한, SiNp1 층의 성막은, 성막 온도를 실온으로 하고 성막 분위기를 Ar 과 N2 의 혼합 가스로 한 RF 스퍼터에 의해 실시하였다. 또한, SiNp2 층의 성막은, 성막 온도를 250 ℃ 로 하고 원료 가스를 SiH4 와 NH3 으로 한 플라즈마 CVD 에 의해 실시하였다.
(비교예 2)
비교예 2 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
비교예 2 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚), Nb2Oy 층 (두께 : 44.10 ㎚) 의 2 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 2 와 동일한 방법으로 제작하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」로 되어 있다.
(평가)
제작된 실시예 1 ∼ 8 및 비교예 1 ∼ 2 의 TFT 에 대해, 절연 보호층의 광 반사율을 구하였다. 이 광 반사율을 구하는 방법은, 광학 박막 시뮬레이션 소프트 (TF calc) 를 채용하였다.
도 7 은 실시예 1 의 TFT 에 대해, 절연 보호층 (3 층 구조) 의 광 반사율의 시뮬레이션 결과이다. 도 8 은 실시예 2 의 TFT 에 대해, 절연 보호층 (4 층 구조) 의 광 반사율의 시뮬레이션 결과이다. 도 9 는 실시예 3 의 TFT 에 대해, 절연 보호층 (6 층 구조) 의 광 반사율의 시뮬레이션 결과이다. 도 10 은 실시예 4 의 TFT 에 대해, 절연 보호층 (8 층 구조) 의 광 반사율의 시뮬레이션 결과이다. 도 11 은 실시예 5 의 TFT 에 대해, 절연 보호층 (4 층 구조 : 파장 400 ㎚ 로 두께 설정) 의 광 반사율의 시뮬레이션 결과이다. 도 12 는 실시예 6 의 TFT 에 대해, 절연 보호층 (4 층 구조 : 파장 450 ㎚ 로 두께 설정) 의 광 반사율의 시뮬레이션 결과이다. 도 13 은 실시예 7 의 TFT 에 대해, 절연 보호층 (4 층 구조 : 파장 450 ㎚ 와 파장 400 ㎚ 의 조합으로 두께 설정) 의 광 반사율의 시뮬레이션 결과이다. 도 14 는 실시예 8 의 TFT 에 대해, 절연 보호층 (4 층 구조 : Nb2Oy 층을 SiNp 층으로 변경) 의 광 반사율의 시뮬레이션 결과이다.
도 15 는 비교예 1 의 TFT 에 대해, 절연 보호층 (3 층 구조 : 두께 설정 없음) 의 광 반사율의 시뮬레이션 결과이다. 도 16 은 비교예 2 의 TFT 에 대해, 절연 보호층 (2 층 구조 : 두께 설정 있음) 의 광 반사율의 시뮬레이션 결과이다.
도 7 ∼ 도 16 에 나타내는 시뮬레이션 결과로부터, 비교예 1 ∼ 2 의 TFT 는, 절연 보호층의 광 반사율이 파장 400 ㎚ 이상 450 ㎚ 이하인 광에 대해 50 ％ 미만인 것을 알 수 있었다.
이에 비해, 실시예 1 ∼ 실시예 8 의 TFT 는, 절연 보호층의 광 반사율이 파장 400 ㎚ 이상 450 ㎚ 이하인 광에 대해 50 ％ 이상인 것을 알 수 있었다.
또, 도 7 ∼ 도 10 에 나타내는 바와 같이, 3 층, 4 층, 6 층, 8 층으로 절연 보호층의 층수가 증가됨에 따라, 파장 400 ㎚ 이상 450 ㎚ 이하의 광 반사율이 높아지는 것을 알 수 있었다. 특히, 8 층에서는 거의 광 반사율이 100 ％ 에 가까워지므로, 그 이상 층수를 많게 해도 광 반사율이 올라가지 않는 것을 알 수 있었다 (광 반사율의 포화). 따라서, 광 반사율의 포화라는 관점과 제조 비용을 저렴하게 하는 관점에서, 8 층 이하인 것이 바람직한 것을 알 수 있었다.
또, 절연 보호층의 SiOx 층 대신에 SiNP 층을 사용하거나, 절연 보호층의 두께를 설정할 때에 사용하는 파장을 400 ∼ 450 ㎚ 의 사이에서 변경하거나 해도, 절연 보호층의 광 반사율이 파장 400 ㎚ 이상 450 ㎚ 이하인 광에 대해 50 ％ 이상인 것을 알 수 있었다.
또한, 도 8 과 도 13 으로부터, 실시예 7 의 TFT 가 실시예 2 의 TFT 보다 약간이지만, 파장 400 ㎚ 이상 450 ㎚ 이하의 광 반사율이 높아지는 것을 알 수 있었다. 이는, 단순히 파장 430 ㎚ 만으로 절연 보호층의 두께를 설정하는 것보다 파장 400 ㎚ 와 파장 450 ㎚ 등 복수의 파장으로 절연 보호층의 두께를 설정하는 것이, 광 반사율이 높아지는 것을 의미한다.
다음으로, 실시예 1 ∼ 3 및 비교예 1, 2 에 관련된 TFT 의 광 조사시의 동작 안정성 (ΔVth) 에 대해 평가를 하였다. 또한, TFT 의 소자 사이즈는 각각 채널 길이 180 ㎛, 채널 폭 1 ㎜ 이다.
각 TFT 는 다크 환경하에 1 시간 대기 중에 방치하고, TFT 보관 환경하에서의 실내 광의 영향을 배제하였다. 그리고, 각 TFT 에 대해 게이트 전극, 소스ㆍ드레인 전극 사이에는 전압 인가하지 않은 상태에서 보호층측부터 광 조사 (크세논 램프를 분광으로 10 μW/㎠) 하였다. 조사 시간은 10 분후의 타이밍으로 게이트 전극, 소스ㆍ드레인 전극 사이에 전압을 인가하고 Vg-Id 특성을 측정하였다 (이 때, 광 조사는 계속, 측정 파장은 400 ㎚ ∼ 500 ㎚ 사이에서 20 ㎚ 마다). 이로써, 미리 광 조사하지 않을 때의 Vg-Id 특성으로부터 Vth 를 산출한 것으로부터 파장마다의 ΔVth 를 산출하였다.
또한, 측정마다 광 조사시의 영향을 배제하기 위해서, 1 계측 (예 : 500 ㎚) 종료할 때마다 광 조사하지 않을 때의 Vg-Id 특성을 재현할 때까지, 다크 환경하에서 방치하였다. 또, Vg-Id 특성의 측정에는 반도체 파라미터ㆍ어낼라이저 (아질렌트 테크놀로지사 제조) 를 사용하였다.
파장마다의 ΔVth 의 산출 결과를 표 1 및 도 17 에 나타낸다.
Figure pct00001
표 1 및 도 17 에 나타내는 결과로부터, 비교예 1 및 2 의 TFT 에서는 파장 400 ㎚ ∼ 450 ㎚ 의 광 조사에 대해, ｜ΔVth｜ 가 1 V 를 상회하여 TFT 가 동작 불안정함을 알 수 있다. 특히, 파장 400 ㎚ ∼ 420 ㎚ 의 광 조사에 대해서는, ｜ΔVth｜ 가 비약적으로 커져 (나빠져) TFT 가 한층 더 동작 불안정함을 알 수 있다.
이에 비해, 실시예 1 ∼ 3 의 TFT 에서는 파장 400 ㎚ ∼ 450 ㎚ 의 어느 파장의 광 조사여도, ｜ΔVth｜ 가 1 V 를 하회하여 TFT 의 동작 안정성이 확보되어 있음을 알 수 있다. 특히, 파장 400 ㎚ ∼ 420 ㎚ 의 광 조사에 대해서도, ｜ΔVth｜ 가 비약적으로 커지는 경우도 없어, TFT 의 동작 안정성이 보다 확보되어 있음을 알 수 있다.
(실시예 9)
실시예 9 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 9 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚) 과 Nb2Oy 층 (두께 : 44.10 ㎚) 이 교대로 적층된 10 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 2 와 동일한 방법으로 제작하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」가 교대로 되어 있다.
(실시예 10)
실시예 10 에서는, 도 1 에 나타내는 TFT (10) 와 동형인 TFT 를 제작하였다.
실시예 10 의 TFT 는, 산화물 반도체층측에서부터 차례로 SiOx 층 (두께 : 73.40 ㎚) 과 Nb2Oy 층 (두께 : 44.10 ㎚) 이 교대로 적층된 11 층 구조의 절연 보호층을 형성하는 것 이외에는, 실시예 1 과 동일한 방법으로 제작하였다. 또한, 산화물 반도체층의 절대 굴절률 (2.10) 을 「고」로 하고, 절연 보호층의 각 층의 그 앞의 층과의 절대 굴절률의 고저 관계는, 1 층째서부터 차례로 「저」, 「고」가 교대로 되어 있다.
도 18, 도 19 는 각각 실시예 9, 10 의 TFT 에 대해, 절연 보호층의 광 반사율의 시뮬레이션 결과이다. 도 18, 도 19 에 나타내는 시뮬레이션 결과로부터, 실시예 9, 10 의 TFT 는, 절연 보호층이 파장 400 ㎚ 이상 450 ㎚ 이하인 광에 대해 높은 광 반사율을 나타내는 것을 알 수 있었다.

Claims (13)

  1. In, Zn, Ga 및 Sn 으로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 산화물 반도체층과,
    상기 산화물 반도체층을 통해 도통 가능한 1 쌍의 전극과,
    상기 산화물 반도체층에 적층된 3 층 이상의 적층 구조를 갖고, 상기 산화물 반도체층과 인접하는 1 층째는 상기 산화물 반도체층보다 절대 굴절률이 낮고, 상기 산화물 반도체층측에서부터의 적층순으로 2 층째는 1 층째보다 절대 굴절률이 높고, 또한 2 층째 이후의 각각의 층은 그 앞의 층과의 절대 굴절률의 고저 관계가 교대로 상이하고, 1 층째 이후의 각 층의 두께를 d(k)(㎚) 로 하고 (k : 상기 산화물 반도체층측에서부터의 적층 순서), 각 층의 절대 굴절률을 n(k) 로 했을 때, 400(㎚)/4n(k) ≤ d(k)(㎚) ≤ 450(㎚)/4n(k) 를 만족시키는 절연 보호층을 갖는, 산화물 반도체 소자.
  2. 제 1 항에 있어서,
    상기 절연 보호층의 적층 구조의 층수는 4 이상의 짝수인, 산화물 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연 보호층의 적층 구조의 층수는 8 이하인, 산화물 반도체 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연 보호층의 적층 구조의 홀수 번째의 각 층은 서로 동일한 재료로 구성되고, 상기 절연 보호층의 적층 구조의 짝수 번째의 각 층도 서로 동일한 재료로 구성되어 있는, 산화물 반도체 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 절연 보호층의 각 층 중 적어도 2 층의 두께 d(k) 는, 파장 400 ㎚ 이상 450 ㎚ 이하의 파장 (λ) 중 서로 상이한 파장에 기초하여 d(k) = λ/4n(k) 로 나타내는 두께로 설정되어 있는, 산화물 반도체 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연 보호층은, Hf, Ti, Nb, Zr 및 Y 로 이루어지는 군에서 선택되는 어느 하나의 산화물층과 SiOx 층 (x 는 산소 부정비량) 을 갖는, 산화물 반도체 소자.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 절연 보호층은, 상기 산화물 반도체층측에서부터 차례로 SiOx 층 (x 는 산소 부정비량) 과 Nb2Oy 층 (y 는 산소 부정비량) 이 교대로 적층된 적층 구조를 갖는, 산화물 반도체 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 산화물 반도체 소자의 제조 방법으로서,
    상기 절연 보호층의 형성시 또는 형성 후에 300 ℃ 이하에서 열 처리하는 공정을 포함하는, 산화물 반도체 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 절연 보호층의 각 층은 스퍼터링법으로 형성하는, 산화물 반도체 소자의 제조 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 산화물 반도체층의 상기 절연 보호층이 배치되어 있는 측과는 반대측에 게이트 절연층을 개재하여 배치된 게이트 전극을 갖는 박막 트랜지스터인, 산화물 반도체 소자.
  11. 제 10 항에 기재된 산화물 반도체 소자를 구비한, 표시 장치.
  12. 제 10 항에 기재된 산화물 반도체 소자를 구비한, 이미지 센서.
  13. 제 10 항에 기재된 산화물 반도체 소자를 구비한, X 선 센서.
KR1020157014233A 2012-12-14 2013-12-13 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 x 선 센서 KR20150074189A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012273995 2012-12-14
JPJP-P-2012-273995 2012-12-14
PCT/JP2013/083529 WO2014092192A1 (ja) 2012-12-14 2013-12-13 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ

Publications (1)

Publication Number Publication Date
KR20150074189A true KR20150074189A (ko) 2015-07-01

Family

ID=50934471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157014233A KR20150074189A (ko) 2012-12-14 2013-12-13 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 x 선 센서

Country Status (3)

Country Link
JP (1) JP6041796B2 (ko)
KR (1) KR20150074189A (ko)
WO (1) WO2014092192A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137233B2 (ja) * 1998-05-29 2008-08-20 株式会社半導体エネルギー研究所 半導体装置
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
DE112008003898T5 (de) * 2008-06-19 2011-05-12 Hamamatsu Photonics K.K., Hamamatsu Optische Modulationseinrichtung vom Reflexions-Typ
JPWO2012063436A1 (ja) * 2010-11-10 2014-05-12 シャープ株式会社 表示装置用基板及び表示装置
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Also Published As

Publication number Publication date
JP6041796B2 (ja) 2016-12-14
WO2014092192A1 (ja) 2014-06-19
JP2014135484A (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
KR101345535B1 (ko) 반도체 장치 및 표시 장치
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101528992B1 (ko) 전계 효과형 트랜지스터, 표시 장치, 센서 및 전계 효과형 트랜지스터의 제조 방법
KR101634101B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 장치, 센서 및 x 선 디지털 촬영 장치
WO2012086513A1 (ja) 半導体装置および表示装置
KR101529000B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
KR20180025022A (ko) 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
US10379681B2 (en) Touch sensor having waveguides and display device including the touch sensor
TW201306136A (zh) 場效電晶體的製造方法及場效電晶體、顯示裝置、影像感測器及ｘ射線感測器
KR101713461B1 (ko) 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치 및 이미지 센서
KR20160075763A (ko) 박막 트랜지스터 및 그 제조 방법
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
US20140246675A1 (en) Thin film transistor and image displaying apparatus
KR101891828B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
KR101851428B1 (ko) 박막 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법
KR102534082B1 (ko) 표시 기판, 표시장치 및 터치패널
KR101528996B1 (ko) 전계 효과형 트랜지스터
KR20150080613A (ko) 박막 트랜지스터 및 그 제조 방법
JP6041796B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ
KR102673970B1 (ko) 유기발광 표시장치 그 제조방법
WO2014103323A1 (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment