KR20150072790A - 복합 전자부품 및 이를 포함하는 전원 공급 장치 - Google Patents

복합 전자부품 및 이를 포함하는 전원 공급 장치 Download PDF

Info

Publication number
KR20150072790A
KR20150072790A KR1020130160332A KR20130160332A KR20150072790A KR 20150072790 A KR20150072790 A KR 20150072790A KR 1020130160332 A KR1020130160332 A KR 1020130160332A KR 20130160332 A KR20130160332 A KR 20130160332A KR 20150072790 A KR20150072790 A KR 20150072790A
Authority
KR
South Korea
Prior art keywords
ceramic body
external electrode
end surface
primary winding
capacitor
Prior art date
Application number
KR1020130160332A
Other languages
English (en)
Inventor
정원식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130160332A priority Critical patent/KR20150072790A/ko
Publication of KR20150072790A publication Critical patent/KR20150072790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은, 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제 1 커패시터부, 상기 제 1 커패시터부의 상면에 형성된 저항부 및 상기 저항부의 상면에 형성되며 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제 2 커패시터부를 구비한 세라믹 본체; 상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및 상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극을 포함하는 복합 전자부품에 관한 것이다.

Description

복합 전자부품 및 이를 포함하는 전원 공급 장치{Composite electronic component and power supply device comprising the same}
본 발명은 복합 전자부품 및 이를 포함하는 전원 공급 장치에 관한 것이다.
전원 회로 내에서는 급격한 전류 변화 등이 발생할 수 있다. 또, 부품의 리드선과 배선, 트랜스의 리키지(lekage) 인덕턴스 등 회로 내에 분포하는 임피던스 성분에 의하여 스파이크 노이즈라 불리는 서지 전압이 발생할 수 있다.
이 경우, 서지 전압이 부품에 과도한 전압 스트레스를 주어 부품 파괴를 초래하는 경우도 있다.
따라서 전원 공급 장치는 이와 같은 문제를 해결하기 위하여 스너버 회로를 채용하고 있다. 스너버(snubber) 회로란, 스위칭 동작에서 ON/OFF 순간에 발생하는 서지 전압을 억제하는 회로를 의미한다.
한편, 최근의 전자 기기는 경박단소화, 고성능화에 대한 요구에 의하여 전자 기기의 사이즈를 최소화하면서 다양한 기능을 구비하는 것이 요구되고 있다. 따라서 전원 공급 장치 내에 구비되는 스너버 회로도 이러한 요구에 맞추어 소형화가 필요하다.
일본공개특허 JP1999-026292 한국공개특허 KR2008-0031982
본 명세서는 부품 실장 면적을 감소시킬 수 있는 복합 전자부품 및 이를 포함하는 전원 공급 장치를 제공하고자 한다.
또, 본 명세서는 제조 비용을 절감할 수 있는 복합 전자부품 및 이를 포함하는 전원 공급 장치를 제공하고자 한다.
또, 본 명세서는 어코스틱 노이즈(Acoustic noise) 발생을 저감할 수 있는 복합 전자부품 및 이를 포함하는 전원 공급 장치를 제공하고자 한다.
본 발명의 일 양상에 따른 복합 전자부품은, 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제 1 커패시터부, 상기 제 1 커패시터부의 상면에 형성된 저항부 및 상기 저항부의 상면에 형성되며 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제 2 커패시터부를 구비한 세라믹 본체; 상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및 상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극;을 포함할 수 있다.
본 발명의 다른 양상에 따른 복합 전자부품은, 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체; 상기 세라믹 본체 내부에 형성된 저항층; 상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및 상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극;을 포함할 수 있다.
상기 내부전극의 도전성 금속과 상기 저항층의 도전성 금속은 상이할 수 있다.
상기 내부전극은 니켈(Ni), 구리(Cu) 및 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 양상에 따른 복합 전자부품은, 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 커패시터부, 상기 커패시터부의 상면에 형성된 저항층 및 상기 저항층의 상면에 형성된 보호층을 구비한 세라믹 본체; 상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및 상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극;을 포함할 수 있다.
본 발명의 일 양상에 따른 전원 공급 장치는, 입력 전원을 정류 및 평활하여 정전원을 공급하는 정전원 공급부, 상기 정전원 공급부의 출력측에 접속된 트랜스 및 상기 트랜스의 일차 권선에 연결되어 상기 트랜스의 일차 권선에 흐르는 전류를 제어하는 제어부를 구비한 전원 공급 장치에 있어서, 상기 트랜스 일차 권선의 일 단에 연결되는 제 1 외부 전극; 제 1 단면이 상기 제 1 외부 전극과 접하며, 상기 트랜스 일차 권선에 발생하는 서지 전압을 저감시키는 스너버 복합체; 및 상기 스너버 복합체의 제 2 단면에 접하고, 상기 트랜스 일차 권선의 타단에 연결되는 제 2 외부 전극;을 포함할 수 있다.
상기 스너버 복합체는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체; 및 상기 세라믹 본체 내부에 형성된 저항층;을 포함할 수 있다.
본 명세서의 개시에 의하여, 부품 실장 면적을 감소시킬 수 있는 복합 전자부품 및 이를 포함하는 전원 공급 장치를 제공을 제공할 수 있다.
또, 본 명세서의 개시에 의하여, 제조 비용을 절감할 수 있는 복합 전자부품 및 이를 포함하는 전원 공급 장치를 제공할 수 있다.
또, 본 명세서의 개시에 의하여, 어코스틱 노이즈(Acoustic noise) 발생을 저감할 수 있는 복합 전자부품 및 이를 포함하는 전원 공급 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 의한 플라이백 컨버터를 나타낸 도면이다.
도 2는 스위칭 소자(SW)의 턴 오프 시 발생하는 서지 전압을 나타낸 것이다.
도 3, 도 4는 전원 공급 장치에서 발생하는 진동 및 소음을 설명하기 위해 참조되는 도면이다.
도 5는 본 발명의 일 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 6은 본 발명의 복합 전자부품의 절단면의 일 예를 나타낸 도면이다.
도 7은 본 발명의 복합 전자부품의 절단면의 다른 예를 나타낸 도면이다.
도 8은 도 5의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
설명의 편의를 위하여, 본 명세서에서는 플라이백 컨버터를 기준으로 전원 공급 장치의 구성을 설명하기로 한다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 포워드 컨버터(Forward Converter), 하프브리지 컨버터(Half-Bridge Converter), 풀브리지 컨버터(Full-Bridge Converter), 푸시풀 컨버터, 공진형 컨버터 등에도 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 플라이백 컨버터를 나타낸 도면이다.
도 1을 참조하면, 상기 플라이백 컨버터는 전원 입력부(Vin), 정전원 공급부(100), 트랜스(200), 제어부(300), 스너버부(400)를 포함할 수 있다.
상기 전원 입력부(Vin)는 입력 전원을 공급할 수 있다. 상기 입력 전원은 교류 전원일 수 있다.
상기 정전원 공급부(100)는 상기 전원 입력부(Vin)로부터 입력된 전원을 정류 및 평활하여 트랜스(200)에 정전원을 공급할 수 있다. 예컨대, 상기 정전원 공급부(100)는 정류부(10), 평활 커패시터(C10)를 포함할 수 있다. 상기 정류부(10)는 교류 전원을 입력받아 이를 정류할 수 있다. 상기 평활 커패시터(C10)는 상기 정류부(10)로부터 출력된 전원을 안정화시킬 수 있다. 한편, 상기 정전원 공급부는 인덕터(L10)를 더 포함할 수 있다.
상기 트랜스(200)는 상기 정전원 공급부(100)의 출력측에 접속될 수 있다. 상기 트랜스(200)는 일차 권선 및 상기 일차 권선과 유도 결합된 이차 권선을 구비할 수 있다. 여기서, 일차 권선이 위치하는 영역을 일차측 영역이라고 정의하고, 이차 권선이 위치하는 영역을 이차측 영역이라고 정의할 수 있다.
상기 트랜스(200)는 상기 전원 입력부로부터의 1차 전류를 2차 전류로 변환할 수 있다.
상기 제어부(300)는 상기 트랜스(200)의 일차 권선에 연결될 수 있다. 상기 제어부(300)는 상기 트랜스(200)의 일차 권선에 흐르는 1차 전류를 단속(斷續)할 수 있다. 이를 위하여, 상기 제어부(300)는 스위칭 소자(SW) 및 상기 스위칭 소자(SW)를 제어하기 위한 IC를 포함할 수 있다.
한편, 본 발명의 스위칭 소자(SW)는 IGBT(Insulated gate bipolar transistor), MOS-FET(metal oxide semiconductor field-effect transistor) 및 BJT(bipolar junction transistor) 중 어느 하나로 구성될 수 있다.
한편, 상기 전원 공급 장치는 출력 다이오드(D20), 출력 커패시터(C20)를 더 포함할 수 있다. 상기 출력 다이오드(D20)는 트랜스(200)의 이차 권선의 출력측에 연결되어 2차 전압을 정류할 수 있다. 또, 상기 출력 커패시터(C20)는 상기 출력 다이오드(D20)를 통한 전압을 평활할 수 있다.
상기 스너버부(400)는 트랜스(200)의 일차 권선에서 발생하는 서지 전압을 저감시킬 수 있다. 예컨대, 상기 스너버부(400)는 커패시터부(C30), 저항부(R)를 구비할 수 있다. 한편, 상기 스너버부(400)는 다이오드 소자를 더 포함할 수도 있다.
스위칭 소자(SW)의 턴 오프 시 발생하는 서지 전압에 따라 커패시터부(C30)가 순간적으로 충전될 수 있고, 저항부(R)에 의해 커패시터부(C30)에 충전된 전하를 서서히 방전시킬 수 있다.
즉, 스위칭 소자(SW)의 턴 오프 시에 발생되는 링잉 전압이 스너버부(400)에 의하여 제한될 수 있다.
도 2는 스위칭 소자(SW)의 턴 오프 시 발생하는 서지 전압을 나타낸 것이다.
도 2(a)는 스너버부가 존재하지 않은 경우의 서지 전압을 나타낸 것이고, 도 2(b)는 스너버부가 존재한 경우의 서지 전압을 나타낸 것이다.
도 2에 도시된 바와 같이, 스너버부(400)가 존재하는 경우, 서지 전압이 클램프되는 것을 확인할 수 있다.
한편, 상기 커패시터부(C30)는 적층 세라믹 커패시터(Multi Layer Ceramic Capacitor, MLCC)로 이루어질 수 있다.
적층 세라믹 커패시터는, 다수의 세라믹 유전체 물질층과, 다수의 세라믹 유전체 물질층 사이의 다수의 전극과, 다수의 전극에 병렬로 연결되는 외부 전극으로 이루어질 수 있다. 이와 같은 적층 세라믹 커패시터는 작은 크기로 대용량을 구현할 수 있다는 장점이 있으나, 유전체 물질 고유의 압전 응답 특성에 기인한 진동이 발생하는 단점이 있다.
도 3, 도 4는 전원 공급 장치에서 발생하는 진동 및 소음을 설명하기 위해 참조되는 도면이다.
도 3에 도시된 바와 같이, 제어부(300)는 트랜스(200)의 일차 권선에 흐르는 전류를 단속(斷續)할 수 있다. 이러한 전류에 의해 커패시터부(C30)에서 진동이 발생하게 된다.
즉, 커패시터부(C30)가 적층 세라믹 커패시터에 의하여 형성되는 경우, 유전체 물질 고유의 압전 특성에 의하여, 커패시터부(C30)의 유전체 물질층은 전기장의 변동에 따라 물리적으로 변형(팽창 또는 수축)될 수 있다.
그리고 커패시터부(C30)도 물리적으로 변형되어 진동을 발생시키고, 그에 따라 소음이 발생된다.
즉, 도 4에 도시된 바와 같이, 커패시터부(C30)의 진동에 의해 최종적으로 인쇄 회로 기판도 진동을 일으키게 된다. 이와 같은 소음을 어코스틱 노이즈(Acoustic noise)라 한다.
도 4를 참조하면, 커패시터부(C30) 주변에 흐르는 전류가 변동되고, 그에 따라 커패시터부(C30)에 인가되는 전기장이 변동되면, 커패시터부(C30)의 진동이 발생한다. 이때, 커패시터부(C30)와 인쇄 회로 기판의 충돌로 인해 어코스틱 노이즈가 발생하게 된다.
도 5는 본 발명의 일 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다. 상기 복합 전자부품은 도 1에 도시된 스너버부(400)를 나타낸 것이다.
도 5를 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서, '길이 방향'은 도 5의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
또한, 본 발명의 일 실시형태에서, 복합 전자부품은 서로 대향하는 상면 및 하면과 상기 상하면을 연결하는 제 1 측면, 제 2 측면, 제 1 단면 및 제 2 단면을 가질 수 있다. 상기 복합 전자부품의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
또한, 상기 제 1, 제 2 측면은 상기 복합 전자부품의 폭 방향으로 마주보는 면에 해당하며, 상기 제 1, 제 2 단면은 상기 복합 전자부품의 길이 방향으로 마주보는 면에 해당하며, 상기 상면 및 하면은 상기 복합 전자부품의 두께 방향으로 마주보는 면에 해당한다.
도 6은 본 발명의 복합 전자부품의 절단면의 일 예를 나타낸 도면이다.
도 5, 6을 참조하면, 본 발명의 실시예에 따른 복합 전자부품(400)은, 세라믹 본체(410), 제 1 외부 전극(451), 제 2 외부 전극(452)을 포함할 수 있다.
세라믹 본체(410)는 복수의 유전체층(411)을 두께 방향으로 적층한 다음 소성한 것으로서, 이러한 세라믹 본체(410)의 형상, 치수 및 유전체층(411)의 적층수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 본체(410)를 형성하는 복수의 유전체층(411)은 소결된 상태로서, 인접하는 유전체층(411) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 실시예에서는 설명의 편의를 위해 세라믹 본체(41)의 서로 대향되는 두께 방향의 면을 양 주면으로, 상기 양 주면을 연결하며 서로 대향되는 길이 방향의 면을 양 단면으로, 이와 수직으로 교차되며 서로 대향되는 폭 방향의 면을 양 측면으로 정의하기로 한다.
상기 유전체층(411)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
제 1 및 제 2 내부 전극(431, 432)은 서로 다른 극성을 갖는 전극으로서, 유전체층(411)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성한다.
이때, 제 1 및 제 2 내부 전극(431, 432)은 유전체층(431)을 사이에 두고 유전체층(411)의 적층 방향을 따라 세라믹 본체(410)의 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 이때 중간에 배치된 유전체층(411)에 의해 서로 전기적으로 절연될 수 있다.
또한, 제 1 및 제 2 내부 전극(431, 432)은 세라믹 본체(410)의 양 단면을 통해 번갈아 노출된 부분을 통해 제 1 외부 전극(451) 및 제 2 외부 전극(452)와 각각 전기적으로 연결될 수 있다.
따라서, 제 1 및 제 2 외부 전극(451, 452)에 전압을 인가하면 서로 대향하는 제 1 및 제 2 내부 전극(431, 432) 사이에 전하가 축적되고, 커패시터부(440)의 정전 용량은 제 1 및 제 2 내부 전극(431, 432)이 서로 중첩되는 영역의 면적과 비례하게 된다.
또, 상기 제 1 및 제 2 내부전극(431, 432)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 은(Ag), 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금 등으로 이루어진 것이 사용될 수 있으며, 본 발명이 이제 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등이 사용될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제 1 외부 전극(451) 및 제 2 외부 전극(452)은 세라믹 본체(410)의 양 단면에 형성되며, 제 1 내부 전극(431) 및 제 2 내부 전극(432)의 노출된 부분과 각각 접촉되어 전기적으로 연결된다. 즉, 제 1 외부 전극(451)은 세라믹 본체의 제 1 단면에 형성되고, 제 2 외부 전극(452)은 세라믹 본체의 제 2 단면에 형성될 수 있다.
상기 제 1 외부 전극(451), 제 2 외부 전극(452)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.
상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.
상기 제 1 외부 전극(451), 제 2 외부 전극(452)을 형성하는 방법은 특별히 제한되지 않으며, 상기 세라믹 본체를 디핑(dipping)하여 형성할 수도 있으며, 인쇄 및 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.
한편, 복수의 유전체층(411)과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극(431, 432)이 적층된 세라믹 본체(410) 내부에 저항층(420)이 형성될 수 있다.
본 발명의 일 실시예에 의할 때, 상기 저항층(420)은 저항 소자로 사용되는 일반적인 물질을 포함할 수 있다. 예컨대, 상기 저항층(420)은 구리-니켈(Cu-Ni), 구리-니켈-망간(Cu-Ni-Mn), 니켈-크롬(Ni-Cr) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 저항층(420)의 양 단면은 제 1 외부 전극(451) 및 제 2 외부 전극(452)와 전기적으로 연결될 수 있다.
또는, 상기 세라믹 본체(410)는 복수의 유전체층(411)과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극(431, 432)이 적층된 제 1 커패시터부, 상기 제 1 커패시터부(442)의 상면에 형성된 저항부(420) 및 상기 저항부(420)의 상면에 형성되며 복수의 유전체층(411)과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극(431, 432)이 적층된 제 2 커패시터부(444)를 구비할 수 있다.
한편, 상기 내부 전극(431, 432)의 도전성 페이스트와 상기 저항층(420)의 도전성 페이스트는 상이한 재료가 사용될 수 있다. 즉, 상기 내부전극(431, 432)의 도전성 금속과 상기 저항층(420)의 도전성 금속은 상이할 수 있다.
본 발명의 실시예에 의한 복합 전자부품은 별도의 저항 소자를 제조하지 않더라도 도 1의 스너버부로 사용될 수 있으므로, 부품 실장 면적을 감소시킬 수 있다.
또, 발명의 실시예에 의한 복합 전자부품은 별도의 저항 소자를 제조할 때 필요한 저항 기판, 보호층 등을 생략할 수 있으므로, 제조 비용을 절감시킬 수 있다.
도 1, 5를 참조하면, 상기 제 1 외부 전극(451)은 상기 트랜스(200)의 일차 권선의 일단에 연결될 수 있다. 또, 상기 제 2 외부 전극(452)은 상기 트랜스(200)의 일차 권선의 타단에 연결될 수 있다.
본 발명의 실시예에 의한 복합 전자부품이 스너버 회로로 사용되는 경우, 제 2 커패시터부(444)에 의해서 발생하는 진동을 저항층(420)이 차단하여 어코스틱 노이즈의 발생이 저감될 수 있다. 즉, 저항층(420)에 의하여, 제 2 커패시터부(444)의 진동이 PCB 기판에 전달되지 않아 어코스틱 노이즈의 발생이 억제될 수 있다.
도 8은 도 5의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 8을 참조하면, 본 실시 형태에 따른 복합 전자부품(400)의 실장 기판은 복합 전자부품(400)이 실장되는 인쇄회로기판(610)과, 인쇄회로기판(210)의 상면에 형성된 복수의 전극 패드(621, 622)를 포함할 수 있다.
상기 전극 패드는 상기 복합 전자부품의 제 1 외부 전극(451), 제 2 외부 전극(452)과 각각 연결되는 제 1 내지 제 2 전극 패드(621, 622)로 이루어질 수 있다.
이때, 복합 전자부품(400)의 상기 제 1 외부 전극(451), 제 2 외부 전극(452)은 각각 제 1 내지 제 2 전극 패드(621, 622) 위에 접촉되게 위치한 상태에서 솔더링(630)에 의해 인쇄회로기판(610)과 전기적으로 연결될 수 있다.
또, 상기 인쇄회로기판은 도 1에 도시된 입력 전원을 정류 및 평활하여 정전원을 공급하는 정전원 공급부(100), 상기 정전원 공급부의 출력측에 접속된 트랜스(200) 및 상기 트랜스의 일차 권선에 연결되어 상기 트랜스의 일차 권선에 흐르는 전류를 제어하는 제어부(300)를 실장할 수 있다.
이와 같은 구성에 의하여, 부품 실장 면적을 감소시킬 수 있는 복합 전자부품 및 그 실장 기판을 제공을 제공할 수 있다.
도 7은 본 발명의 복합 전자부품의 절단면의 다른 예를 나타낸 도면이다.
도 5, 7을 참조하면, 본 발명의 실시예에 따른 복합 전자부품(400)은, 세라믹 본체(410), 제 1 외부 전극(451), 제 2 외부 전극(452)을 포함할 수 있다.
상기 세라믹 본체(410)는 복수의 유전체층(411)과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극(431, 432)이 적층된 커패시터부(440), 상기 커패시터부의 상면에 형성된 저항층(420) 및 상기 저항층의 상면에 형성된 보호층(460)을 구비할 수 있다.
상기 보호층(460)은 외부 환경에 의한 저항층(420)의 손상을 방지할 수 있다. 예컨대, 상기 보호층(460)은 수지, 글라스 등에 의하여 형성될 수 있다.
본 발명의 실시예에 의한 복합 전자부품은 별도의 저항 소자를 제조하지 않더라도 도 1의 스너버부로 사용될 수 있으므로, 부품 실장 면적을 감소시킬 수 있다.
또, 발명의 실시예에 의한 복합 전자부품은 별도의 저항 소자를 제조할 때 필요한 저항 기판 등을 생략할 수 있으므로, 제조 비용을 절감시킬 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 정전원 공급부 200: 트랜스
300: 제어부 400: 스너버부
410: 세라믹 본체 411: 유전체층
420: 저항층
431: 제 1 내부 전극 432: 제 2 내부 전극
440: 커패시터부 442: 제 1 커패시터부
444: 제 2 커패시터부
451: 제 1 외부 단자 452: 제 2 외부 단자
610: 인쇄회로기판 621, 622: 전극 패드

Claims (7)

  1. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제 1 커패시터부, 상기 제 1 커패시터부의 상면에 형성된 저항부 및 상기 저항부의 상면에 형성되며 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제 2 커패시터부를 구비한 세라믹 본체;
    상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및
    상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극;
    을 포함하는 복합 전자부품.
  2. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체;
    상기 세라믹 본체 내부에 형성된 저항층;
    상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및
    상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극;
    을 포함하는 복합 전자부품.
  3. 제 2항에 있어서,
    상기 내부전극의 도전성 금속과 상기 저항층의 도전성 금속은 상이한 복합 전자부품.
  4. 제 3항에 있어서,
    상기 내부전극은 니켈(Ni), 구리(Cu) 및 팔라듐(Pd) 중 적어도 하나를 포함하는 복합 전자부품.
  5. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 커패시터부, 상기 커패시터부의 상면에 형성된 저항층 및 상기 저항층의 상면에 형성된 보호층을 구비한 세라믹 본체;
    상기 세라믹 본체의 제 1 단면에 형성된 제 1 외부 전극; 및
    상기 세라믹 본체의 제 2 단면에 형성된 제 2 외부 전극;
    을 포함하는 복합 전자부품.
  6. 입력 전원을 정류 및 평활하여 정전원을 공급하는 정전원 공급부, 상기 정전원 공급부의 출력측에 접속된 트랜스 및 상기 트랜스의 일차 권선에 연결되어 상기 트랜스의 일차 권선에 흐르는 전류를 제어하는 제어부를 구비한 전원 공급 장치에 있어서,
    상기 트랜스 일차 권선의 일 단에 연결되는 제 1 외부 전극;
    제 1 단면이 상기 제 1 외부 전극과 접하며, 상기 트랜스 일차 권선에 발생하는 서지 전압을 저감시키는 스너버 복합체; 및
    상기 스너버 복합체의 제 2 단면에 접하고, 상기 트랜스 일차 권선의 타단에 연결되는 제 2 외부 전극;
    을 포함하는 전원 공급 장치.
  7. 제 6항에 있어서,
    상기 스너버 복합체는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체; 및
    상기 세라믹 본체 내부에 형성된 저항층;
    을 포함하는 전원 공급 장치.



KR1020130160332A 2013-12-20 2013-12-20 복합 전자부품 및 이를 포함하는 전원 공급 장치 KR20150072790A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130160332A KR20150072790A (ko) 2013-12-20 2013-12-20 복합 전자부품 및 이를 포함하는 전원 공급 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130160332A KR20150072790A (ko) 2013-12-20 2013-12-20 복합 전자부품 및 이를 포함하는 전원 공급 장치

Publications (1)

Publication Number Publication Date
KR20150072790A true KR20150072790A (ko) 2015-06-30

Family

ID=53518663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130160332A KR20150072790A (ko) 2013-12-20 2013-12-20 복합 전자부품 및 이를 포함하는 전원 공급 장치

Country Status (1)

Country Link
KR (1) KR20150072790A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639524B1 (ko) * 2015-05-18 2016-07-13 성균관대학교산학협력단 적층 커패시터, 이의 제조 방법 및 이를 포함하는 커패시터 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639524B1 (ko) * 2015-05-18 2016-07-13 성균관대학교산학협력단 적층 커패시터, 이의 제조 방법 및 이를 포함하는 커패시터 패키지

Similar Documents

Publication Publication Date Title
US9520244B2 (en) Composite electronic component and board having the same
KR102069627B1 (ko) 복합 전자부품 및 그 실장 기판
JP6042281B2 (ja) 積層セラミックキャパシタ及びその実装基板
US9449766B2 (en) Composite electronic component and board having the same
KR101504017B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9425760B2 (en) Composite electronic component, board having the same mounted thereon, and power smoothing unit comprising the same
KR101548808B1 (ko) 복합 전자부품 및 그 실장 기판
US20160181010A1 (en) Composite electronic component
US9922762B2 (en) Composite electronic component and board having the same
US9532443B2 (en) Composite electronic component and board having the same
JP2015122933A (ja) 電源供給装置及び複合電子部品並びにその実装基板
KR101659135B1 (ko) 복합 전자부품, 그 실장 기판 및 이를 포함하는 전원 안정화 유닛
KR20150072790A (ko) 복합 전자부품 및 이를 포함하는 전원 공급 장치
KR102004794B1 (ko) 복합 전자부품 및 그 실장 기판
JP5741416B2 (ja) 電子部品の実装構造
KR102004778B1 (ko) 복합 전자부품, 그 실장 기판 및 이를 포함하는 전원 안정화 유닛
KR101558075B1 (ko) 복합 전자부품 및 그 실장 기판
KR101701026B1 (ko) 복합 전자 부품
KR101719884B1 (ko) 복합 전자부품 및 그 실장 기판
KR102029481B1 (ko) 복합 전자부품 및 그 실장 기판
KR101701011B1 (ko) 복합 전자 부품

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application