KR20150056406A - 반도체 플립칩 패키지 - Google Patents

반도체 플립칩 패키지 Download PDF

Info

Publication number
KR20150056406A
KR20150056406A KR1020130139382A KR20130139382A KR20150056406A KR 20150056406 A KR20150056406 A KR 20150056406A KR 1020130139382 A KR1020130139382 A KR 1020130139382A KR 20130139382 A KR20130139382 A KR 20130139382A KR 20150056406 A KR20150056406 A KR 20150056406A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
bump
semiconductor
bumps
Prior art date
Application number
KR1020130139382A
Other languages
English (en)
Inventor
김광호
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020130139382A priority Critical patent/KR20150056406A/ko
Publication of KR20150056406A publication Critical patent/KR20150056406A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 플립칩 패키지에 관한 것으로, 기판 방향으로 반도체 칩에 돌출되게 실장되는 복수 개의 반도체 칩범프와, 기판을 반도체 칩범프와 연결하는 간격확장연결부를 포함하여, 플립칩 반도체의 반도체 칩과 기판 각각에 범프(bump)를 구비하며, 대응되는 범프끼리의 접합 면적을 넓혀 접합강도를 개선하고, 반도체 칩과 기판 사이에 공간을 충분히 확보한다.

Description

반도체 플립칩 패키지{SEMI-CONDUCTOR FLIP-CHIP PACKAGE}
본 발명은 반도체 플립칩 패키지에 관한 것으로서, 보다 상세하게는 플립칩 반도체의 반도체 칩과 기판 각각에 범프를 구비하며, 대응되는 범프끼리의 접합 면적을 넓혀 접합강도를 개선하고, 반도체 칩과 기판 사이에 공간을 충분히 확보하기 위한 반도체 플립칩 패키지에 관한 것이다.
반도체 집적회로 소자의 집적도가 증가하면서 점점 더 많은 수의 입출력 핀과 보다 효율적인 열 방출이 요구됨에 따라, 이에 대응하는 반도체 패키지의 개발이 가속화되고 있다. 이미 실용화되고 있는 패키지형으로는 네 방향 리드형 패키지(Quad Flat Package; QFP), 볼 그리드 어레이(Ball Grid Array; BGA) 패키지 등이 있는데, 최근에는 패키지를 이용하지 않고 복수개의 반도체 칩을 직접 하나의 기판 상에 실장하는 기술이 개발되어, 고속화·대용량화·소형화 및 고(高)집적화를 구현할 수 있는 조립 방법이 제안되어 있다. 이들 중 대표적인 방법이 멀티 칩 패키지(Multi Chip Package; MCP) 또는 멀티 칩 모듈(Multi Chip Module; MCM)이다.
멀티 칩 패키지(MCP) 또는 멀티 칩 모듈(MCM)은 복수개의 반도체 칩을 하나의 기판 상에 접속하여 반도체 칩의 실장율을 높이고, 반도체 칩 간의 신호 지연의 감소, 외부 접속 단자 수의 감소 등의 장점이 있는 구조로서, 사용되는 기판의 종류에 따라 인쇄회로기판과 같은 플라스틱 기판을 사용한 MCP-L, 세라믹 기판을 사용한 MCP-C, 박막(Thin Film)을 사용한 MCP-D 등으로 분류된다.
이와 같은 멀티 칩 패키지에 있어서 반도체 칩을 기판에 전기적으로 접속하는 방식에는, 와이어 접속(Wire Bonding) 방식, 탭(TAB; Tape Automated Bonding) 방식, 및 플립 칩 접속(Flip Chip Bonding) 방식이 있다. 그런데 와이어 접속 방식은 금속 재질의 리드 프레임 및 금속 와이어를 매개로 하여 반도체 칩과 기판을 접속하는데 반하여, 탭 방식이나 플립 칩 접속 방식은 금속 리드가 배열된 수지 필름과 금속 범프(Bump)를 매개로 하거나, 직접 금속 범프만을 매개로 하여 전기적 접속을 구현한다.
본 발명의 배경기술은 대한민국 특허등록공보 제10-0122691호(1997.09.08. 등록, 발명의 명칭 : 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법)에 개시되어 있다.
종래의 반도체 칩과 기판 간의 접속시, 반도체 칩 및 범프의 보호를 위해서 반도체 칩과 기판 사이에 언더필(under-fill) 물질이 채워진다. 이때, 범프 간의 접합면적이 충분치 않게 되어, 접합강도가 저하되고, 반도체 구성물질의 열팽창계수의 차이에 따른 반복적인 휨에 의한 크랙 등 불량이 발생되는 문제점이 있다.
아울러, 종래에는 반도체 칩과 기판 사이의 높이가 낮기 때문에, 내부 공간이 충분히 확보되지 않음에 따라, 언더필 물질이 채워지지 않는 빈 공간이 발생하게 되어 반도체 칩 및 범프가 충분히 보호되지 않고, 플럭스 세정이 어려워 잔류한 플럭스 찌꺼기로 인해 불량이 발생되는 문제점이 있다.
따라서, 이를 개선할 필요성이 요청된다.
본 발명은 상기와 같은 문제점을 개선하기 위해 안출된 것으로서, 플립칩 반도체의 반도체 칩과 기판 각각에 돌출되는 범프를 구비하며, 대응되는 범프끼리의 접합 면적을 넓혀 접합강도를 개선하고, 반도체 칩과 기판 사이에 공간을 충분히 확보하는 반도체 플립칩 패키지를 제공하는데 그 목적이 있다.
그리고, 본 발명은 범프에 오에스피(OSP; Organic Solderability Preservative) 코팅을 하여 산화와 부식을 방지하고자 하는 반도체 플립칩 패키지를 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 플립칩 패키지는: 기판 방향으로 반도체 칩에 돌출되게 실장되는 복수 개의 반도체 칩범프; 및 상기 기판을 상기 반도체 칩범프와 연결하는 간격확장연결부를 포함하는 것을 특징으로 한다.
상기 간격확장연결부는: 상기 반도체 칩범프에 일대일 대응되고, 상기 반도체 칩 방향으로 돌출되도록 상기 기판에 실장되는 기판범프; 및 대응되는 상기 기판범프와 상기 반도체 칩범프를 겹쳐지게 한 상태로 상기 기판범프 둘레면과 상기 반도체 칩범프 둘레면을 솔더링하여 형성되는 솔더링층을 포함하는 것을 특징으로 한다.
상기 반도체 칩범프는: 상기 반도체 칩에 실장된 채 돌출되는 반도체 칩핀; 및 상기 반도체 칩핀에서 연장되고, 상기 반도체 칩에 실장되며, 상기 기판범프를 지지하는 반도체 칩서포트블록을 포함하는 것을 특징으로 한다.
상기 기판범프는: 상기 기판에 실장된 채 돌출되는 기판핀; 및 상기 기판핀에서 연장되고, 상기 기판에 실장되며, 상기 반도체 칩범프를 지지하는 기판서포트블록을 포함하는 것을 특징으로 한다.
상기 반도체 칩범프와 상기 기판범프는 산화와 부식을 방지하기 위해 코팅층을 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 플립칩 패키지는 플립칩 반도체의 반도체 칩과 기판 각각에 돌출되는 범프를 구비하며, 대응되는 범프끼리의 접합 면적을 넓혀 접합강도를 개선할 수 있는 효과가 있다.
그리고, 본 발명에 따른 반도체 플립칩 패키지는 반도체 칩과 기판 각각에 범프를 돌출시켜 일대일 대응되게 솔더링 연결함으로써 반도체 칩과 기판 사이에 공간을 충분히 확보할 수 있는 효과가 있다.
또한, 본 발명에 따른 반도체 플립칩 패키지는 범프에 오에스피(OSP; Organic Solderability Preservative) 코팅을 하여 단순한 공정을 통해 산화와 부식을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 플립칩 패키지의 기판과 반도체 칩을 연결하기 전 상태의 측면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 플립칩 패키지의 기판과 반도체를 연결한 상태의 측면도이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 반도체 플립칩 패키지의 실시예를 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로써, 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 플립칩 패키지의 기판과 반도체 칩을 연결하기 전 상태의 측면도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 플립칩 패키지의 기판과 반도체를 연결한 상태의 측면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 플립칩 패키지는 반도체 칩범프(100)와 간격확장연결부(200)를 포함한다.
특히, 본 발명에 따른 반도체 플립칩 패키지는 기판(20)과 반도체 칩(10) 간에 접속을 이루는 것으로서, 접속 구조가 플립칩 방식으로 이루어진다.
이때, 기판(20)과 반도체 칩(10)은 서로 마주하도록 배치된다. 기판(20)은 인쇄회로기판 등인 것으로 한다.
아울러, 반도체 칩범프(100)는 기판(20) 방향으로 돌출되게 반도체 칩(10)에 복수 개 실장된다. 반도체 칩범프(100)는 열 압착 등 다양한 방법으로 기계적, 전기적으로 반도체 칩(10)에 실장된다.
여기서, 반도체 칩범프(100)는 플립칩 반도체에서 집적도를 향상시키기 위해 금속 재질로 이루어짐이 바람직하다. 더욱이, 반도체 칩범프(100)는 구리 재질로 이루어짐이 바람직하다.
그리고, 간격확장연결부(200)는 반도체 칩(10)과 기판(20)의 간격이 기존 대비 증가된 상태로 반도체 칩범프(100)와 연결된다.
반도체 칩(10)과 기판(20)은 사이에 언더필(under-fill,5)이 유동할 수 있는 공간을 충분히 확보하기 위해 최대한 간격이 넓어짐이 바람직하다.
여기서, 언더필(5)은 반도체 칩(10)과 기판(20) 사이에 충진되는 물질로서, 레진(resin) 등을 함유한다.
간격확장연결부(200)는, 기판범프(210) 및 솔더링층(220)을 포함한다.
기판범프(210)는 기판(20)에 실장된다. 이때, 기판범프(210)는 열 압착 등 다양한 방법으로 기계적, 전기적으로 기판(20)에 실장된다.
그리고, 기판범프(210)는 반도체 칩(10) 방향으로 돌출되도록 기판(20)에 실장된다.
아울러, 기판(20)과 반도체 칩(10)이 나란하게 배치된 상태에서, 기판범프(210)는 반도체 칩범프(100)에 일대일 대응되게 구비된다.
여기서, 기판범프(210)는 플립칩 반도체에서 집적도를 향상시키기 위해 금속 재질로 이루어짐이 바람직하다. 더욱이, 기판범프(210)는 구리 재질로 이루어짐이 바람직하다.
또한, 솔더링층(220)은 대응되는 기판범프(210)와 반도체 칩범프(100) 사이를 솔더링(soldering)하여 형성된다.
특히, 일대일 대응되는 기판범프(210)와 반도체 칩범프(100)는 둘레면끼리 겹쳐지게 배치된다.
그리고, 겹쳐진 기판범프(210)의 둘레면과 반도체 칩범프(100)의 둘레면이 솔더링되어 솔더링층(220)을 형성함에 따라, 기판범프(210)와 반도체 칩범프(100)의 접합면적이 증가됨으로써, 접합강도가 강해진다.
이때, 솔더링층(220)은 납(Pb)과 주석(Sn)의 합금으로 이루어진 물질을 대응되는 기판범프(210)의 둘레면과 반도체 칩범프(100)의 둘레면에 용융시킨 후 경화시킴으로써 형성된다.
한편, 반도체 칩범프(100)는 반도체 칩핀(110) 및 반도체 칩서포트블록(120)을 포함한다.
반도체 칩핀(110)은 반도체 칩(10)에 실장된 채 기판(20) 방향으로 돌출된다.
그리고, 반도체 칩서포트블록(120)은 반도체 칩핀(110)에서 연장되고, 반도체 칩(10)에 실장된다. 그래서, 반도체 칩서포트블록(120)은 반도체 칩핀(110)을 반도체 칩(10)에 대해 안정적으로 지지하는 역할을 한다.
아울러, 반도체 칩서포트블록(120)은 기판범프(210)의 단부를 지지하는 역할을 한다.
또한, 기판범프(210)는 기판핀(212) 및 기판서포트블록(214)을 포함한다.
기판핀(212)은 반도체 칩범프(100)에 대응되도록 기판(20)에 실장된 채 반도체 칩(10) 방향으로 돌출된다.
그리고, 기판서포트블록(214)은 기판핀(212)에서 연장되고, 기판(20)에 실장된다. 그래서, 기판서포트블록(214)은 기판핀(212)을 기판(20)에 대해 안정적으로 지지하는 역할을 한다.
아울러, 기판서포트블록(214)은 반도체 칩범프(100)의 단부를 지지하는 역할을 한다.
이를 통해, 대응되는 기판범프(210)와 반도체 칩범프(100)는 솔더링층(220)에 의해 연결시 접촉면적이 증가하게 된다.
한편, 반도체 칩범프(100)는 산화와 부식을 방지하기 위해 코팅층(300)을 형성한다. 코팅층(300)은 기존의 Ni/Au 또는 Ni/Cr/Au 도금에 비하여 공정이 단순한 오에스피(OSP:Organic Solderability Preservative)코팅으로 형성됨이 바람직하다.
물론, 기판범프(210)도 코팅층(300)을 형성함이 바람직하다. 그래서, 코팅층(300)은 반도체 칩범프(100) 둘레면과 기판범프(210) 둘레면에 형성되는 것으로 도시된다.
상기와 같은 구조를 갖는 본 발명의 일 실시예에 따른 반도체 플립칩 패키지의 작용과 효과를 설명하면 다음과 같다.
반도체 칩범프(100)가 반도체 칩(10)으로부터 돌출 형성되고, 기판범프(210)가 기판(20)으로부터 돌출 형성되며, 대응되는 반도체 칩범프(100)와 기판범프(210)가 겹쳐진 상태로 솔더링 처리됨으로써, 기판(20)과 반도체 칩(10)의 간격은 기존 대비 증가된다.
그래서, 반도체 칩(10)과 기판(20) 사이에는 플럭스 세정 및 언더필(5)이 흐를 수 있는 공간이 충분히 확보됨으로써, 반도체 칩(10)과 기판(20)을 보호할 수 있게 된다.
그리고, 반도체 칩범프(100)와 기판범프(210)는 상호 접촉 면적을 최대가 되도록 형성됨으로써, 솔더링층(220)에 의한 반도체 칩범프(100)와 기판범프(210)의 접합강도가 증가하게 된다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
10 : 반도체 칩 20 : 기판
100 : 반도체 칩범프 110 : 반도체 칩핀
120 : 반도체 칩서포트블록 200 : 간격확장연결부
210 : 기판범프 212 : 기판핀
214 : 기판서포트블록 220 : 솔더링층
300 : 코팅층

Claims (5)

  1. 기판 방향으로 반도체 칩에 돌출되게 실장되는 복수 개의 반도체 칩범프; 및
    상기 기판을 상기 반도체 칩범프와 연결하는 간격확장연결부를 포함하는 것을 특징으로 하는 반도체 플립칩 패키지.
  2. 제 1항에 있어서, 상기 간격확장연결부는,
    상기 반도체 칩범프에 일대일 대응되고, 상기 반도체 칩 방향으로 돌출되도록 상기 기판에 실장되는 기판범프; 및
    대응되는 상기 기판범프와 상기 반도체 칩범프를 겹쳐지게 한 상태로 상기 기판범프 둘레면과 상기 반도체 칩범프 둘레면을 솔더링하여 형성되는 솔더링층을 포함하는 것을 특징으로 하는 반도체 플립칩 패키지.
  3. 제 2항에 있어서, 상기 반도체 칩범프는,
    상기 반도체 칩에 실장된 채 돌출되는 반도체 칩핀; 및
    상기 반도체 칩핀에서 연장되고, 상기 반도체 칩에 실장되며, 상기 기판범프를 지지하는 반도체 칩서포트블록을 포함하는 것을 특징으로 하는 반도체 플립칩 패키지.
  4. 제 2항 또는 제 3항에 있어서, 상기 기판범프는,
    상기 기판에 실장된 채 돌출되는 기판핀; 및
    상기 기판핀에서 연장되고, 상기 기판에 실장되며, 상기 반도체 칩범프를 지지하는 기판서포트블록을 포함하는 것을 특징으로 하는 반도체 플립칩 패키지.
  5. 제 2항에 있어서,
    상기 반도체 칩범프와 상기 기판범프는 산화와 부식을 방지하기 위해 코팅층을 형성하는 것을 특징으로 하는 반도체 플립칩 패키지.
KR1020130139382A 2013-11-15 2013-11-15 반도체 플립칩 패키지 KR20150056406A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130139382A KR20150056406A (ko) 2013-11-15 2013-11-15 반도체 플립칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130139382A KR20150056406A (ko) 2013-11-15 2013-11-15 반도체 플립칩 패키지

Publications (1)

Publication Number Publication Date
KR20150056406A true KR20150056406A (ko) 2015-05-26

Family

ID=53391723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130139382A KR20150056406A (ko) 2013-11-15 2013-11-15 반도체 플립칩 패키지

Country Status (1)

Country Link
KR (1) KR20150056406A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786349A (zh) * 2018-01-11 2019-05-21 苏州能讯高能半导体有限公司 一种排气式器件以及器件焊接结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786349A (zh) * 2018-01-11 2019-05-21 苏州能讯高能半导体有限公司 一种排气式器件以及器件焊接结构

Similar Documents

Publication Publication Date Title
US7538421B2 (en) Flip-chip package structure with stiffener
TWI581400B (zh) 層疊封裝及其形成方法
US20220285297A1 (en) Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
JP6728363B2 (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
US10510720B2 (en) Electronic package and method for fabricating the same
US7863731B2 (en) Heat-dissipating structure and heat-dissipating semiconductor package having the same
US11600545B2 (en) Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package
US20060246629A1 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
JP2009054747A (ja) 半導体装置及びその製造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US7002246B2 (en) Chip package structure with dual heat sinks
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
US20140252657A1 (en) Package Alignment Structure and Method of Forming Same
US20100123243A1 (en) Flip-chip chip-scale package structure
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
TW200421587A (en) Multi-chip module
US8546187B2 (en) Electronic part and method of manufacturing the same
US20080164604A1 (en) Heat dissipating semiconductor package
KR20150056406A (ko) 반도체 플립칩 패키지
US20210057380A1 (en) Semiconductor package
TWI423405B (zh) 具載板之封裝結構
KR20080067891A (ko) 멀티 칩 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
US20080272480A1 (en) Land grid array semiconductor package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination