KR20150047033A - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR20150047033A
KR20150047033A KR1020130126761A KR20130126761A KR20150047033A KR 20150047033 A KR20150047033 A KR 20150047033A KR 1020130126761 A KR1020130126761 A KR 1020130126761A KR 20130126761 A KR20130126761 A KR 20130126761A KR 20150047033 A KR20150047033 A KR 20150047033A
Authority
KR
South Korea
Prior art keywords
substrate
layer
electrode
active layer
liquid crystal
Prior art date
Application number
KR1020130126761A
Other languages
Korean (ko)
Other versions
KR102084398B1 (en
Inventor
김용일
정호영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130126761A priority Critical patent/KR102084398B1/en
Publication of KR20150047033A publication Critical patent/KR20150047033A/en
Application granted granted Critical
Publication of KR102084398B1 publication Critical patent/KR102084398B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

The present invention relates to a liquid crystal display device and a method of fabricating the same, and more specifically, to a liquid crystal display device in a thin-film transistor on color filter (TFT on Color Filter; TOC) structure, having a color filter formed on an array substrate with a thin-film transistor, and a method of fabricating the same. The fabricating method of a liquid crystal display device according to the present invention comprises steps of: forming a black matrix on a first substrate; forming a color filter on the first substrate having the black matrix; forming an overcoat layer on the first substrate having the color filter; forming a first buffer layer composed of a silicon nitrification film at the front surface of the first substrate having the overcoat layer; and forming an active layer in an Ireland shape, having a second buffer layer composed of a silicon nitrification film and oxide semiconductor.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 컬러필터를 박막 트랜지스터와 함께 어레이 기판에 형성한 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조의 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a liquid crystal display device having a thin film transistor (TFT) on color filter (TOC) structure in which a color filter is formed on an array substrate together with a thin film transistor, And a manufacturing method thereof.

일반적으로 액정표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.2. Description of the Related Art In general, a liquid crystal display device is a display device which can display a desired image by individually supplying data signals according to image information to pixels arranged in a matrix form and adjusting light transmittance of the pixels.

따라서, 액정표시장치에는 화소들이 매트릭스 형태로 배열되는 액정패널과 상기 화소들을 구동하기 위한 구동부가 구비된다.Accordingly, a liquid crystal display device includes a liquid crystal panel in which pixels are arranged in a matrix form, and a driver for driving the pixels.

상기 액정패널은 서로 대향하여 균일한 셀갭(cell gap)이 유지되도록 합착된 박막 트랜지스터 어레이(thin film transistor array) 기판과 컬러필터(color filter) 기판 및 상기 어레이 기판과 컬러필터 기판 사이의 셀갭 내에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal panel includes a thin film transistor array substrate and a color filter substrate bonded to each other so as to maintain a uniform cell gap, and a liquid crystal layer formed in a cell gap between the array substrate and the color filter substrate. And a liquid crystal layer.

이때, 상기 어레이 기판과 컬러필터 기판이 합착된 액정패널에는 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다.At this time, a common electrode and a pixel electrode are formed on the liquid crystal panel in which the array substrate and the color filter substrate are bonded together to apply an electric field to the liquid crystal layer.

따라서, 상기 공통전극에 전압이 인가된 상태에서 상기 화소전극에 인가되는 데이터신호의 전압을 제어하게 되면, 상기 액정층의 액정은 상기 공통전극과 화소전극 사이의 전계에 따라 유전 이방성에 의해 회전함으로써 화소별로 빛을 투과시키거나 차단시켜 문자나 화상을 표시하게 된다.Therefore, when the voltage of the data signal applied to the pixel electrode is controlled while the voltage is applied to the common electrode, the liquid crystal of the liquid crystal layer is rotated by dielectric anisotropy according to the electric field between the common electrode and the pixel electrode And a character or an image is displayed by transmitting or blocking light for each pixel.

도 1은 일반적인 액정표시장치의 단면 구조를 개략적으로 나타내는 도면으로써, 설명의 편의를 위해 데이터라인 영역의 단면 구조 일부를 예를 들어 나타내고 있다.1 schematically shows a cross-sectional structure of a general liquid crystal display device. For the sake of convenience of description, a part of a cross-sectional structure of a data line region is shown as an example.

상기 도 1을 참조하면, 일반적인 액정표시장치는 2장의 유리기판(5, 10)들 및 컬럼 스페이서(40)를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층(미도시)으로 구성될 수 있다.Referring to FIG. 1, a typical liquid crystal display device may include a liquid crystal layer (not shown) formed between two glass substrates 5, 10 and a column spacer 40 while maintaining a cell gap therebetween. have.

이때, 상기 상, 하부 유리기판(5, 10)들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극(8) 및 화소전극(18)이 형성되어 있다.At this time, on the inner surfaces of the upper and lower glass substrates 5 and 10, a common electrode 8 and a pixel electrode 18 for applying an electric field to the liquid crystal layer are formed.

상기 하부 유리기판(10)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.A gate line (not shown) and a data line 17 are vertically and horizontally arranged on the lower glass substrate 10 to define a pixel region. In the intersecting region of the gate line and the data line 17, A thin film transistor is formed.

그리고, 도시하지 않았지만, 상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극, 상기 데이터라인(17)에 연결된 소오스전극 및 상기 화소전극(18)에 연결된 드레인전극으로 구성된다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(15b, 15c) 및 상기 게이트전극에 공급되는 게이트전압에 의해 상기 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함한다.Though not shown, the thin film transistor includes a gate electrode connected to the gate line, a source electrode connected to the data line 17, and a drain electrode connected to the pixel electrode 18. In addition, the thin film transistor includes a plurality of insulating layers 15b and 15c for insulating between the elements, and an active layer 16b that forms a conduction channel between the source electrode and the drain electrode by a gate voltage supplied to the gate electrode. .

상기 상부 유리기판(5)에는 컬러필터 어레이가 형성되며, 상기 컬러필터 어레이에는 블랙매트릭스(6)와 컬러필터(7) 및 오버코트층(9)을 포함한다.A color filter array is formed on the upper glass substrate 5, and the color filter array includes a black matrix 6, a color filter 7, and an overcoat layer 9.

이와 같이 구성되는 일반적인 액정표시장치는 액정패널을 제작하기 위한 모기판의 사이즈가 대형화됨에 따라 생산성과 수익성은 향상되지만 액정패널 제작에 있어서 합착 마진(margin), 즉 블랙매트릭스(6)의 폭의 증가로 인해 개구율이 감소하게 되고, 이에 따라 휘도저하 및 해상도의 제한을 가져와 경쟁력을 저하시키는 요인이 되고 있다.In general liquid crystal display devices constructed as above, productivity and profitability are improved as the size of a mother board for manufacturing a liquid crystal panel is increased. However, in manufacturing a liquid crystal panel, an adhesion margin, that is, an increase in the width of the black matrix 6 The aperture ratio is reduced, which causes a decrease in luminance and a limitation in resolution, which is a factor for lowering the competitiveness.

본 발명은 상기한 문제를 해결하기 위한 것으로, 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조를 적용함으로써 합착 마진을 감소시켜 개구율을 향상시키도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention provides a liquid crystal display device and a method of manufacturing the same that can improve the aperture ratio by reducing a cohesion margin by applying a thin film transistor on color filter (TOC) structure There is a purpose.

본 발명의 다른 목적은 상기 TOC 구조의 액정표시장치에 있어, 유기막과 무기막 사이의 스트레스 차이를 저감하여 공정불량을 해결하도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.It is another object of the present invention to provide a liquid crystal display device and a method of manufacturing the liquid crystal display device in which the difference in stress between the organic film and the inorganic film is reduced in the liquid crystal display device of the TOC structure to solve the process defect.

기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and the claims.

상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는 제 1 기판 위에 형성된 블랙매트릭스; 상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 컬러필터; 상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층; 상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 형성된 제 1 버퍼층; 상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지도록 형성되되, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층; 상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 층간절연막; 상기 층간절연막이 형성된 제 1 기판 위에 형성되되, 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극과 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 형성된 보호막; 상기 보호막이 형성된 제 1 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.According to an aspect of the present invention, there is provided a liquid crystal display comprising: a black matrix formed on a first substrate; A color filter formed on the first substrate on which the black matrix is formed; An overcoat layer formed on the first substrate on which the color filter is formed; A first buffer layer formed on the entire surface of the first substrate on which the overcoat layer is formed, the first buffer layer being formed of a silicon nitride film; An active layer formed of a second buffer layer made of a silicon oxide film and an oxide-based semiconductor, the active layer being formed in an island shape on a first substrate on which the first buffer layer is formed; A gate electrode and a gate line formed in a state where the gate insulating layer is interposed on the first substrate on which the active layer is formed; An interlayer insulating film formed on the first substrate on which the gate electrode and the gate line are formed; A source electrode and a drain electrode formed on the first substrate on which the interlayer insulating film is formed and electrically connected to the source region and the drain region of the active layer, respectively, and a data line defining a pixel region together with the gate line; A protection layer formed on the entire surface of the first substrate on which the source electrode, the drain electrode, and the data line are formed; A pixel electrode formed on the first substrate on which the protective film is formed and electrically connected to the drain electrode; And a second substrate which is adhered to and opposed to the first substrate.

이때, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어질 수 있다.At this time, the overcoat layer may be formed of an organic insulating material of benzocyclobutene or photoacryl.

상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝 될 수 있다.The second buffer layer may be patterned in the same manner as the active layer under the active layer.

상기 층간절연막이 선택적으로 제거되어 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 추가로 포함할 수 있다.The interlayer insulating layer may be selectively removed to further include a first contact hole and a second contact hole that respectively expose a source region and a drain region of the active layer.

이때, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속할 수 있다.At this time, the source region and the drain region of the active layer can be electrically connected to the source electrode and the drain electrode through the first contact hole and the second contact hole, respectively.

상기 층간절연막이 선택적으로 제거되어 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성되며, 상기 액티브층의 소오스영역 및 드레인영역을 노출시킬 수 있다.The interlayer insulating layer is selectively removed to form an island shape only over the gate electrode and the gate line, and the source region and the drain region of the active layer can be exposed.

이때, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속할 수 있다.At this time, the source region and the drain region of the exposed active layer can be directly electrically connected to the source electrode and the drain electrode, respectively.

본 발명의 일 실시예에 따른 액정표시장치의 제조방법은 제 1 기판 위에 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스가 형성된 제 1 기판 위에 컬러필터를 형성하는 단계; 상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계; 상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 이루어진 제 1 버퍼층을 형성하는 단계; 상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지며, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 층간절연막을 형성하는 단계; 상기 층간절연막이 형성된 제 1 기판 위에 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하는 한편, 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 보호막을 형성하는 단계; 상기 보호막이 형성된 제 1 기판 위에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.A method of manufacturing a liquid crystal display according to an embodiment of the present invention includes: forming a black matrix on a first substrate; Forming a color filter on the first substrate on which the black matrix is formed; Forming an overcoat layer on the first substrate on which the color filter is formed; Forming a first buffer layer made of a silicon nitride film on the entire surface of the first substrate on which the overcoat layer is formed; Forming an active layer having an island shape on the first substrate, on which the first buffer layer is formed, a second buffer layer made of a silicon oxide film and an oxide semiconductor; Forming a gate electrode and a gate line in a state in which the gate insulating layer is interposed on the first substrate on which the active layer is formed; Forming an interlayer insulating film on the first substrate on which the gate electrode and the gate line are formed; Forming a source electrode and a drain electrode electrically connected to a source region and a drain region of the active layer on the first substrate on which the interlayer insulating film is formed and forming a data line defining a pixel region together with the gate line; ; Forming a protective layer on the entire surface of the first substrate on which the source electrode, the drain electrode, and the data line are formed; Forming a pixel electrode electrically connected to the drain electrode on a first substrate having the protective film formed thereon; And bonding the first substrate and the second substrate together.

이때, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어질 수 있다.At this time, the overcoat layer may be formed of an organic insulating material of benzocyclobutene or photoacryl.

상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝할 수 있다.The second buffer layer may be patterned in the same manner as the active layer under the active layer.

상기 층간절연막을 선택적으로 제거함으로써 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계를 추가로 포함할 수 있다.And forming the first contact hole and the second contact hole exposing the source region and the drain region of the active layer, respectively, by selectively removing the interlayer insulating film.

이때, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속할 수 있다.At this time, the source region and the drain region of the active layer can be electrically connected to the source electrode and the drain electrode through the first contact hole and the second contact hole, respectively.

이때, 상기 보호막을 선택적으로 제거함으로써 상기 드레인전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함할 수 있다.The method may further include forming a third contact hole exposing a portion of the drain electrode by selectively removing the protective film.

이때, 상기 화소전극은 상기 제 3 콘택홀을 통해 상기 드레인전극과 전기적으로 접속할 수 있다.At this time, the pixel electrode may be electrically connected to the drain electrode through the third contact hole.

상기 층간절연막을 선택적으로 제거함으로써 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성하되, 상기 액티브층의 소오스영역 및 드레인영역을 노출시킬 수 있다.By selectively removing the interlayer insulating film, the source region and the drain region of the active layer can be exposed while forming the island shape only over the gate electrode and the gate line.

이때, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속할 수 있다.At this time, the source region and the drain region of the exposed active layer can be directly electrically connected to the source electrode and the drain electrode, respectively.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 고화질, 고성능 디스플레이를 위한 TOC 구조의 액정표시장치에 있어, 압축응력(compressive stress)을 갖는 무기막의 제 2 버퍼층을 아일랜드 형태로 패터닝함으로써 인장응력(tensile stress)을 갖는 컬러필터층 상부의 유기막과 상기 무기막 사이의 스트레스 차이를 저감하는 것을 특징으로 한다.As described above, the liquid crystal display device and the method of manufacturing the same according to the present invention are applicable to liquid crystal display devices of a TOC structure for high-quality and high-performance display, in which a second buffer layer of an inorganic film having compressive stress is patterned Thereby reducing the stress difference between the organic film on the color filter layer having tensile stress and the inorganic film.

이에 따라 스트레스 차이에 의한 액정패널의 휨을 개선하는 동시에 안정적인 열처리 공정을 확보할 수 있는 효과를 제공한다.Accordingly, it is possible to improve warpage of the liquid crystal panel due to the stress difference and to secure a stable heat treatment process.

도 1은 일반적인 액정표시장치의 단면 구조를 개략적으로 나타내는 도면.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 단면 구조를 개략적으로 나타내는 도면.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내는 도면.
도 5는 무기 절연막의 두께에 따른 스트레스 및 휨량을 예를 들어 보여주는 그래프.
도 6a 내지 도 6h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7i는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 9는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 B-B'선에 따른 단면을 개략적으로 나타내는 도면.
도 10a 내지 도 10i는 상기 도 9에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 11은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 12는 상기 도 11에 도시된 본 발명의 제 3 실시예에 따른 어레이 기판의 C-C'선에 따른 단면을 개략적으로 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a schematic view showing a cross-sectional structure of a general liquid crystal display device. Fig.
2 is a schematic view showing a cross-sectional structure of a liquid crystal display device according to a first embodiment of the present invention.
3 is a plan view schematically showing a part of an array substrate of a liquid crystal display device according to a first embodiment of the present invention.
4 is a cross-sectional view taken along the line A-A 'of the array substrate according to the first embodiment of the present invention shown in FIG. 3;
FIG. 5 is a graph showing, for example, the stress and the deflection depending on the thickness of the inorganic insulating film.
6A to 6H are plan views sequentially showing a manufacturing process of the array substrate according to the first embodiment of the present invention shown in FIG.
7A to 7I are cross-sectional views sequentially showing the manufacturing steps of the array substrate according to the first embodiment of the present invention shown in FIG.
8 is a plan view schematically showing a part of an array substrate of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 9 is a view schematically showing a cross section taken along the line B-B 'of the array substrate according to the second embodiment of the present invention shown in FIG. 8; FIG.
FIGS. 10A to 10I are sectional views sequentially showing a manufacturing process of an array substrate according to a second embodiment of the present invention shown in FIG. 9; FIG.
11 is a plan view schematically showing a part of an array substrate of a liquid crystal display device according to a third embodiment of the present invention.
12 is a cross-sectional view taken along the line C-C 'of the array substrate according to the third embodiment of the present invention shown in FIG.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification. The dimensions and relative sizes of the layers and regions in the figures may be exaggerated for clarity of illustration.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.It will be understood that when an element or layer is referred to as being another element or "on" or "on ", it includes both intervening layers or other elements in the middle, do. On the other hand, when a device is referred to as "directly on" or "directly above ", it does not intervene another device or layer in the middle.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.The terms spatially relative, "below," "lower," "above," "upper," and the like, And may be used to easily describe the correlation with other elements or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. &Quot; comprise "and / or" comprising ", as used in the specification, means that the presence of stated elements, Or additions.

도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 단면 구조를 개략적으로 나타내는 도면으로써, 데이터라인 영역의 단면 구조 일부를 예를 들어 나타내고 있다.FIG. 2 is a view schematically showing a cross-sectional structure of a liquid crystal display device according to a first embodiment of the present invention, and shows a part of a cross-sectional structure of a data line region as an example.

그리고, 도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 트위스티드 네마틱(Twisted Nematic; TN) 방식의 액정표시장치의 일부 구성을 예를 들어 나타내고 있다. 다만, 본 발명이 상기 트위스티드 네마틱 방식 액정표시장치에 한정되는 것은 아니다.3 is a plan view schematically showing a part of an array substrate of a liquid crystal display device according to the first embodiment of the present invention, and shows a part of the structure of a twisted nematic (TN) liquid crystal display device as an example have. However, the present invention is not limited to the twisted nematic liquid crystal display device.

이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 예를 들어 나타내고 있다.At this time, in an actual liquid crystal display device, N number of gate lines and M number of data lines intersect to form MxN pixels, but one pixel is shown in the drawing for simplicity of explanation.

도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내는 도면이다.FIG. 4 is a schematic cross-sectional view taken along the line A-A 'of the array substrate according to the first embodiment of the present invention shown in FIG.

상기 도면들을 참조하면, 본 발명의 제 1 실시예에 따른 액정표시장치는 2장의 유리기판(105, 110)들 및 컬럼 스페이서(140)를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층(미도시)으로 구성될 수 있다.Referring to the drawings, the liquid crystal display according to the first embodiment of the present invention includes a pair of glass substrates 105 and 110 and a column spacer 140, Not shown).

이때, 상기 상, 하부 유리기판(105, 110)들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극(108) 및 화소전극(118)이 형성되어 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 트위스티드 네마틱 방식 이외에 횡전계방식을 적용하는 경우에는 상기 공통전극은 상기 화소전극과 함께 하부 유리기판에 형성할 수 있다.At this time, a common electrode 108 and a pixel electrode 118 for applying an electric field to the liquid crystal layer are formed on the inner surfaces of the upper and lower glass substrates 105 and 110. However, the present invention is not limited thereto. When a transversal electric field method is applied in addition to the twisted nematic method, the common electrode may be formed on the lower glass substrate together with the pixel electrode.

이때, 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 하부 기판(110)에 박막 트랜지스터와 함께 컬러필터(107)가 형성된 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조로 이루어진 것을 특징으로 한다.In this case, the liquid crystal display according to the first embodiment of the present invention includes a thin film transistor (TFT) on-color filter (TOC) structure in which a color filter 107 is formed on the lower substrate 110 together with a thin film transistor .

상기 하부 기판(110)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 이때, 상기 게이트라인(116)은 게이트 드라이버(미도시)로부터의 스캔 신호를 공급하며, 상기 데이터라인(117)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 상기 게이트라인(116)과 데이터라인(117)은 층간절연층(115b)을 사이에 두고 교차하여 화소영역을 정의한다.A gate line 116 and a data line 117 are formed on the lower substrate 110 to define a pixel region. At this time, the gate line 116 supplies a scan signal from a gate driver (not shown), and the data line 117 supplies a video signal from a data driver (not shown). The gate line 116 and the data line 117 intersect the interlayer insulating layer 115b to define a pixel region.

상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.A thin film transistor, which is a switching element, is formed in an intersecting region of the gate line 116 and the data line 117.

이때, 상기 박막 트랜지스터는 상기 게이트라인(116)의 스캔 신호에 응답하여 상기 데이터라인(117) 상의 비디오 신호가 상기 화소전극(118)에 충전되어 유지되게 한다.At this time, the thin film transistor causes a video signal on the data line 117 to be charged and held in the pixel electrode 118 in response to a scan signal of the gate line 116.

이를 위하여, 상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(115a, 115b, 115c) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(124)을 포함한다.The thin film transistor includes a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a drain electrode 123 electrically connected to the pixel electrode 118 ). The thin film transistor includes a plurality of insulating layers 115a, 115b, and 115c for insulation between the elements, and a source electrode 122 and a drain electrode (not shown) by a gate voltage supplied to the gate electrode 121. [ 123 forming a conductive channel between the active layer 124 and the active layer 124.

이때, 상기 액티브층(124)의 소오스영역 및 드레인영역은 상기 층간절연층(115b)에 형성된 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 각각 상기 소오스전극(122) 및 드레인전극(123)과 전기적으로 접속하는 한편, 상기 화소전극(118)은 보호막(115c)에 형성된 제 3 콘택홀(140c)을 통해 상기 드레인전극(123)과 전기적으로 접속하게 된다.The source region and the drain region of the active layer 124 are electrically connected to the source electrode 122 and the drain region via the first contact hole 140a and the second contact hole 140b formed in the interlayer insulating layer 115b, The pixel electrode 118 is electrically connected to the drain electrode 123 through the third contact hole 140c formed in the protective film 115c.

한편, 전술한 바와 같이 본 발명의 경우 상기 컬러필터(107)는 TOC 구조가 되도록 상기 박막 트랜지스터와 동일한 상기 하부 기판(110) 상에 형성된다.In the meantime, as described above, in the present invention, the color filter 107 is formed on the same lower substrate 110 as the thin film transistor so as to have a TOC structure.

일 예로, 이러한 컬러필터(107)는 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터가 게이트라인(116)의 길이방향에 따라 순서대로 반복되는 반면에 데이터라인(117)의 길이방향에 따라 동일하게 반복될 수 있다. 이러한 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터는 하나의 단위 화소를 형성하고, 하나의 단위 화소는 상기 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터를 투과하여 방출되는 컬러 광을 통해 소정의 컬러 영상을 표시하게 된다.In one example, such a color filter 107 may be formed by patterning the red, green, and blue sub-color filters, green sub-color filters, and blue sub-color filters in sequence along the length of gate line 116, It can be repeated in the same direction along the longitudinal direction. The red sub-color filter, the green sub-color filter, and the blue sub-color filter form one unit pixel, and one unit pixel includes the red sub-color filter, the green sub- So that a predetermined color image is displayed through the color light emitted.

그리고, 상기 하부 기판(110)에는 상기 서브-컬러필터들 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(106)가 형성되어 있다. 이와 같이 상기 블랙매트릭스(106)와 컬러필터(107)를 상기 박막 트랜지스터와 함께 하부 기판(110)에 형성함에 따라 액정패널을 제작하는데 합착 마진을 고려할 필요가 없는 한편, 백라이트 광원으로부터 가까운 하부 기판(107)에 상기 블랙매트릭스(106)를 형성함에 따라 상기 블랙매트릭스(106)의 폭을 최소한으로 감소시킬 수 있게 되어 개구율이 향상되게 된다.A black matrix 106 for separating the sub-color filters and blocking light transmitted through the liquid crystal layer is formed on the lower substrate 110. As described above, the black matrix 106 and the color filter 107 are formed on the lower substrate 110 together with the thin film transistor, so that it is not necessary to consider the cohesion margin in manufacturing the liquid crystal panel. On the other hand, The width of the black matrix 106 can be reduced to a minimum by forming the black matrix 106 in the recess 107, thereby improving the aperture ratio.

이때, 본 발명에 따른 액정표시장치는 상기 블랙매트릭스(106)와 컬러필터(107) 상부에 박막 트랜지스터가 위치하는 TOC 구조로 구성되며, 상기 블랙매트릭스(106)와 컬러필터(107)가 형성된 하부 기판(110) 전면에는 벤조싸이클로부텐(Benzocyclobutene; BCB), 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(109)이 형성되어 있다.The liquid crystal display according to the present invention includes a TOC structure in which a thin film transistor is disposed on the black matrix 106 and the color filter 107. The liquid crystal display An overcoat layer 109 made of an organic insulating material such as benzocyclobutene (BCB), photoacryl, or the like is formed on the front surface of the substrate 110.

참고로, 상기 TOC 구조는 박막 트랜지스터 공정이 컬러필터 공정 이후에 진행됨에 따라 4면 보더리스(borderless), 상부 기판의 저가 글라스 적용, 합착 마진 자유에 따른 고해상도 및 고투과 액정패널의 구현이 가능한 이점이 있다.For reference, the TOC structure is advantageous in that a thin film transistor process is performed after the color filter process, thereby enabling a four-sided borderless application of a low-cost glass of an upper substrate, a high resolution and high- have.

다만, 상기 TOC 구조의 경우에는 컬러필터 공정 후에 박막 트랜지스터 공정이 진행됨에 따라 상기 박막 트랜지스터의 공정온도가 컬러필터(107)의 경화 온도(약 230℃)에 영향을 받게 된다.However, in the case of the TOC structure, as the thin film transistor process is performed after the color filter process, the process temperature of the thin film transistor is affected by the curing temperature (about 230 ° C) of the color filter 107.

여기서, 상기 본 발명에 따른 액정표시장치는 상기 액티브층(124)으로 산화물계 반도체를 이용하는 것을 특징으로 하며, 이 경우 상기 액티브층(124)의 신뢰성 및 소자 안정성을 확보하기 위해 상기 절연층(115a, 115b, 115c)으로 실리콘산화막(SiO2)을 이용하게 된다.Here, the liquid crystal display according to the present invention is characterized in that an oxide semiconductor is used for the active layer 124. In this case, in order to secure the reliability and device stability of the active layer 124, the insulating layer 115a a, 115b, 115c) is to use a silicon oxide film (SiO 2).

상기 본 발명에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.Since the oxide thin film transistor according to the present invention is formed using the amorphous zinc oxide based semiconductor to form the active layer 124, it is possible to satisfy the high mobility and constant current test conditions, Have.

상기 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 평판표시장치에 적용될 수 있다.The oxide thin film transistor in which an amorphous zinc oxide based semiconductor material is applied to an active layer 124 is a material that can realize all three properties of conductivity, semiconductivity and resistance according to oxygen content, The present invention can be applied to a large area flat panel display device including a light emitting display.

또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.In recent years, a great deal of attention and activity have been focused on transparent electronic circuits. Since the oxide thin film transistor in which the amorphous zinc oxide based semiconductor material is applied to the active layer 124 has high mobility and can be manufactured at a low temperature, There is an advantage that it can be used in electronic circuits.

이때, 상기 유기 절연물질로 이루어진 오버코트층(109) 위에는 박막 트랜지스터가 형성되기 전에 2층의 버퍼층(111a, 111b)이 개재되게 되는데, 상기 본 발명에 따른 버퍼층(111a, 111b)은 상기 유기 절연물질로부터 발생하는 가스(fume)를 차폐하는 동시에 스트레스(stress) 차이를 저감하기 위해 실리콘질화막(SiNx)으로 이루어진 제 1 버퍼층(111a) 및 산화물계 반도체로 이루어진 상기 액티브층(124)의 신뢰성 및 소자 안정성을 확보하기 위해 실리콘산화막으로 이루어진 제 2 버퍼층(111b)으로 이루어진 것을 특징으로 한다.At this time, two buffer layers 111a and 111b are interposed before the thin film transistor is formed on the overcoat layer 109 made of the organic insulating material. The buffer layers 111a and 111b according to the present invention include the organic insulating material The first buffer layer 111a made of a silicon nitride film (SiNx) and the active layer 124 made of an oxide-based semiconductor are formed in order to shield a gas generated from the semiconductor substrate 110 and reduce a stress difference, And a second buffer layer 111b made of a silicon oxide film for securing the second buffer layer 111b.

이때, 박막 트랜지스터 공정 진행 중에 상기 유기 절연물질로 이루어진 오버코트층(109)과 상기 버퍼층(111a, 111b), 특히 실리콘산화막으로 이루어진 상기 제 2 버퍼층(111b) 사이에 스트레스에 의한 필-오프(peel off) 불량이 발생하기도 한다.During the thin film transistor process, there is a stress peel off between the overcoat layer 109 made of the organic insulating material and the second buffer layer 111b made of the buffer layer 111a or 111b, ) Defects may occur.

즉, 상기 유기 절연물질로 이루어진 오버코트층(109) 상부에 무기막을 증착하는 과정에서 격자 불일치(lattice mismatch), 이방성 성장, 열팽창 및 화학적/물리적 상호작용에 따른 체적변화로 스트레스가 발생하게 되며, 접착(adhesion)이 취약한 상기 오버코트층(109)과 버퍼층(111a, 111b) 사이에 필-오프가 발생하게 된다. 이는 열처리 후 냉각 시 상기 오버코트층(109)과 버퍼층(111a, 111b) 사이의 열적 응력 차이에 의해 발생하게 되며, 특히 산화물 반도체를 이용하는 경우 하부 유기막인 상기 오버코트층(109)은 인장응력(tensile stress)을 갖는 반면 무기막인 상기 실리콘산화막으로 이루어진 제 2 버퍼층(111b)은 큰 압축응력(compressive stress)을 갖기 때문에 계면에서 스트레스 차이에 의해 필-오프가 발생하게 된다.That is, in the process of depositing the inorganic film on the overcoat layer 109 made of the organic insulating material, stress is generated due to the volume change due to lattice mismatch, anisotropic growth, thermal expansion, and chemical / physical interaction, off occurs between the overcoat layer 109 having poor adhesion and the buffer layers 111a and 111b. This is caused by a difference in thermal stress between the overcoat layer 109 and the buffer layers 111a and 111b upon cooling after the heat treatment. Especially when an oxide semiconductor is used, the overcoat layer 109, which is a lower organic film, the second buffer layer 111b made of the silicon oxide film which is an inorganic film has a compressive stress, and peel-off occurs due to the stress difference at the interface.

도 5는 무기 절연막의 두께에 따른 스트레스 및 휨량을 예를 들어 보여주는 그래프이다.5 is a graph showing an example of the stress and the deflection according to the thickness of the inorganic insulating film.

상기 도 5를 참조하면, 실리콘질화막에 비해 실리콘산화막이 더 큰 압축응력을 가지며, 이러한 실리콘산화막의 두께 증가 시 스트레스는 감소하나 휨량(△H)이 증가하여 필-오프에 취약하다는 것을 알 수 있다.Referring to FIG. 5, it can be seen that the silicon oxide film has a greater compressive stress than the silicon nitride film, and the stress is reduced but the flexural strength (? H) is increased when the thickness of the silicon oxide film is increased. .

일 예로, 230℃에서 2000Å 두께로 증착된 실리콘질화막의 경우 -25.1MPa의 압축응력을 갖는 반면, 실리콘산화막의 경우 -353.1MPa의 큰 압축응력을 갖는 것을 알 수 있다.For example, it can be seen that the silicon nitride film deposited at 230 캜 to 2000 Å has a compressive stress of -25.1 MPa, while the silicon oxide film has a large compressive stress of -353.1 MPa.

또한, 230℃에서 4000Å 두께로 증착된 실리콘산화막의 경우 2000Å 두께로 증착된 실리콘산화막(= -353.1MPa)에 비해 -315.9MPa의 다소 줄어든 압축응력을 갖는 반면, 휨량(△H)이 6.57㎛에서 11.88㎛로 증가하였음을 알 수 있다.In addition, the silicon oxide film deposited at a temperature of 230 캜 at a thickness of 4000 Å has a somewhat reduced compressive stress of -315.9 MPa compared to a silicon oxide film (= -353.1 MPa) deposited at a thickness of 2000 Å, 11.88 탆.

이에 따라 본 발명의 제 1 실시예에 따른 액정표시장치는 큰 압축응력을 갖는 실리콘산화막으로 이루어진 상기 제 2 버퍼층(111b)을 아일랜드 형태로 패터닝하여 유기막과 무기막 사이의 스트레스 차이를 저감시키는 것을 특징으로 한다.Accordingly, the liquid crystal display according to the first embodiment of the present invention can reduce the stress difference between the organic layer and the inorganic layer by patterning the second buffer layer 111b made of a silicon oxide layer having a large compressive stress in an island shape .

이때, 상기 제 2 버퍼층(111b)은 그 상부의 액티브층(124)과 동일한 마스크공정을 통해 패터닝됨에 따라 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝되게 된다.At this time, the second buffer layer 111b is patterned in substantially the same shape as the active layer 124 as it is patterned through the same mask process as that of the active layer 124 above.

이하, 상기와 같이 구성되는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a manufacturing method of a liquid crystal display device according to a first embodiment of the present invention will be described in detail with reference to the drawings.

도 6a 내지 도 6h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.6A to 6H are plan views sequentially illustrating the manufacturing steps of the array substrate according to the first embodiment of the present invention shown in FIG.

그리고, 도 7a 내지 도 7i는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.7A to 7I are cross-sectional views sequentially illustrating the manufacturing process of the array substrate according to the first embodiment of the present invention shown in FIG.

도 6a 및 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제 1 기판(110)에 소정의 블랙매트릭스(106)를 형성한다.6A and 7A, a predetermined black matrix 106 is formed on a first substrate 110 made of a transparent insulating material such as glass.

이때, 상기 블랙매트릭스(106)는 상기 제 1 기판(110) 전면에 빛을 차단할 수 있는 불투명한 수지막이나 금속막을 증착한 후, 포토리소그래피공정을 통해 선택적으로 제거하여 형성하게 된다. 상기 블랙매트릭스(106)는 배선이 형성되는 게이트라인과 데이터라인 영역 및 액티브층(124)이 존재하는 박막 트랜지스터 영역에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛이 상기 액티브층의 채널에 영향을 주는 것을 방지하게 된다.At this time, the opaque resin layer or the metal layer, which can block light, is deposited on the entire surface of the first substrate 110, and then the black matrix 106 is selectively removed through a photolithography process. The black matrix 106 is formed in a gate line and a data line region in which wirings are formed and in a thin film transistor region in which an active layer 124 is present so as to block light leakage in an electric field unstable region, Thereby preventing the layer from affecting the channel.

다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 상기 블랙매트릭스(106)가 형성된 제 1 기판(110) 위에 컬러 레지스트를 일정한 규칙을 가지도록 도포한 후, 포토리소그래피공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(110)의 각 화소영역에 적색 서브-컬러필터(107a), 녹색 서브-컬러필터(107b) 및 청색 서브-컬러필터(107c)로 이루어진 컬러필터(107)를 형성한다.Next, as shown in FIGS. 6B and 7B, the color resist is coated on the first substrate 110 on which the black matrix 106 is formed with a predetermined rule, and then selectively patterned through a photolithography process A color filter 107 composed of a red sub-color filter 107a, a green sub-color filter 107b, and a blue sub-color filter 107c is formed in each pixel region of the first substrate 110. [

이와 같이 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 제 1 기판(110)에 블랙매트릭스(106)와 컬러필터(107)를 함께 형성시킨 TOC 구조를 적용함으로써 상기 제 1 기판(110)과 제 2 기판(미도시)의 합착 시 합착 마진을 고려할 필요가 없어 상기 블랙매트릭스(106)의 폭을 최소화할 수 있게되어 실질적으로 개구율이 향상되게 된다.As described above, the liquid crystal display according to the first embodiment of the present invention can be applied to the first substrate 110 by applying the TOC structure in which the black matrix 106 and the color filter 107 are formed on the first substrate 110, And the second substrate (not shown), it is possible to minimize the width of the black matrix 106, thereby substantially increasing the aperture ratio.

다음으로, 도 7c에 도시된 바와 같이, 상기 컬러필터(107)가 형성된 제 1 기판(110) 전면에 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(109)을 형성한다.Next, as shown in FIG. 7C, an overcoat layer 109 made of an organic insulating material such as benzocyclobutene or photoacryl is formed on the entire surface of the first substrate 110 on which the color filter 107 is formed.

이때, 상기 오버코트층(109)은 감광특성을 가진 유기 절연물질을 이용하여 스핀(spin)법, 롤 코팅(roll coating)법 등으로 도포하여 형성할 수 있다.At this time, the overcoat layer 109 may be formed by applying an organic insulating material having a photosensitive property by a spin coating method, a roll coating method, or the like.

이후, 상기 오버코트층(109)이 형성된 제 1 기판(110) 전면에 실리콘질화막으로 이루어진 제 1 버퍼층(111a)을 형성한다.Then, a first buffer layer 111a made of a silicon nitride film is formed on the entire surface of the first substrate 110 on which the overcoat layer 109 is formed.

상기 제 1 버퍼층(111a)은 상기 오버코트층(109)의 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 형성하게 된다.The first buffer layer 111a is formed of a silicon nitride film to shield the gas generated from the organic insulating material of the overcoat layer 109 and reduce the stress difference.

다음으로, 도 6c 및 도 7d에 도시된 바와 같이, 상기 제 1 버퍼층(111a)이 형성된 제 1 기판(110) 전면에 실리콘산화막으로 이루어진 절연층 및 비정질 아연 산화물계 반도체로 이루어진 반도체층을 차례대로 증착한다.Next, as shown in FIGS. 6C and 7D, on the entire surface of the first substrate 110 on which the first buffer layer 111a is formed, an insulating layer made of a silicon oxide film and a semiconductor layer made of an amorphous zinc oxide- Lt; / RTI >

이후, 포토리소그래피공정을 이용하여 선택적으로 패터닝함으로써 상기 제 1 기판(110) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성한다.Then, an active layer 124 made of the amorphous zinc oxide-based semiconductor is formed on the first substrate 110 by selectively patterning using a photolithography process.

이때, 상기 액티브층(124) 하부에는 상기 실리콘산화막으로 이루어지며, 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 제 2 버퍼층(111b)이 형성되게 된다.At this time, a second buffer layer 111b made of the silicon oxide layer and patterned in substantially the same shape as the active layer 124 is formed under the active layer 124. [

상기 제 2 버퍼층(111b)은 실리콘질화막으로 이루어진 상기 제 1 버퍼층(111a) 위에 상기 실리콘산화막으로 형성되어 산화물계 반도체로 이루어진 상기 액티브층(124)의 신뢰성 및 소자 안정성을 확보하는 역할을 한다.The second buffer layer 111b is formed of the silicon oxide layer on the first buffer layer 111a made of a silicon nitride layer to secure reliability and device stability of the active layer 124 made of an oxide semiconductor.

다음으로, 도 6d 및 도 7e에 도시된 바와 같이, 상기 액티브층(124)이 형성된 제 1 기판(110) 위에 게이트절연층(115a)이 개재된 상태에서 게이트전극(121)과 게이트라인(116)을 형성한다.6D and 7E, the gate electrode 121 and the gate line 116 are formed in a state where the gate insulating layer 115a is interposed on the first substrate 110 on which the active layer 124 is formed, ).

이때, 상기 게이트전극(121)과 게이트라인(116)은 제 1 도전막을 상기 제 1 기판(110) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.At this time, the gate electrode 121 and the gate line 116 are formed by selectively depositing a first conductive film on the entire surface of the first substrate 110, and then patterning through a photolithography process.

여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.The first conductive layer may include at least one of aluminum (Al), an aluminum alloy, tungsten (W), copper (Cu), chromium (Cr), molybdenum Molybdenum alloy, and the like. The first conductive layer may have a multi-layer structure in which two or more low-resistance conductive materials are stacked.

다음으로, 도 6e 및 도 7f에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)이 형성된 제 1 기판(110) 전면에 층간절연층(115b)을 형성한다.Next, as shown in FIGS. 6E and 7F, an interlayer insulating layer 115b is formed on the entire surface of the first substrate 110 on which the gate electrode 121 and the gate line 116 are formed.

이후, 포토리소그래피공정을 통해 상기 층간절연층(115b)을 선택적으로 제거함으로써 상기 액티브층(124)의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 형성한다.Thereafter, the first contact hole 140a and the second contact hole 140b expose the source region and the drain region of the active layer 124, respectively, by selectively removing the interlayer insulating layer 115b through a photolithography process, .

다음으로, 도 6f 및 도 7g에 도시된 바와 같이, 상기 층간절연층(115b)이 형성된 제 1 기판(110) 전면에 제 2 도전막을 형성한다.Next, as shown in FIGS. 6F and 7G, a second conductive layer is formed on the entire surface of the first substrate 110 on which the interlayer insulating layer 115b is formed.

이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.The second conductive layer may be formed of a low-resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, chromium, molybdenum, molybdenum alloy of MoTi, or the like to form a source electrode, a drain electrode, and a data line. The second conductive layer may be formed in a multi-layered structure in which two or more low-resistance conductive materials are stacked.

이후, 포토리소그래피공정을 통해 상기 제 2 도전막을 선택적으로 제거함으로써 상기 액티브층(124) 위에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.Thereafter, the second conductive film is selectively removed through a photolithography process to form the source electrode 122 and the drain electrode 123, which are the second conductive film, on the active layer 124.

또한, 상기 포토리소그래피공정을 통해 상기 제 1 기판(110)에 상기 게이트라인(116)과 함께 화소영역을 정의하는 데이터라인(117)을 형성하게 된다.In addition, a data line 117 defining a pixel region together with the gate line 116 is formed on the first substrate 110 through the photolithography process.

이때, 상기 액티브층(124)의 소오스영역 및 드레인영역은 상기 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 각각 상기 소오스전극(122) 및 드레인전극(123)과 전기적으로 접속하게 된다.The source region and the drain region of the active layer 124 are electrically connected to the source electrode 122 and the drain electrode 123 through the first contact hole 140a and the second contact hole 140b, .

다음으로, 도 6g 및 도 7h에 도시된 바와 같이, 상기 제 1 기판(110) 전면에 보호막(115c)을 형성한다.Next, as shown in FIGS. 6G and 7H, a protective film 115c is formed on the entire surface of the first substrate 110. FIG.

이후, 포토리소그래피공정을 통해 상기 보호막(115c)을 선택적으로 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 3 콘택홀(140c)을 형성한다.Then, the third contact hole 140c exposing a part of the drain electrode 123 is formed by selectively removing the protective film 115c through a photolithography process.

다음으로, 도 6h 및 도 7i에 도시된 바와 같이, 상기 보호막(115c)이 형성된 제 1 기판(110) 전면에 제 3 도전막을 형성한다.Next, as shown in FIGS. 6H and 7I, a third conductive layer is formed on the entire surface of the first substrate 110 on which the protective layer 115c is formed.

이후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 상기 제 3 도전막으로 이루어진 화소전극(118)을 형성한다.Then, the third conductive film is selectively removed through a photolithography process to form a pixel electrode 118 made of the third conductive film in the pixel region.

이때, 상기 화소전극(118)은 상기 제 3 콘택홀(140c)을 통해 상기 드레인전극(123)과 전기적으로 접속하게 된다.At this time, the pixel electrode 118 is electrically connected to the drain electrode 123 through the third contact hole 140c.

이때, 상기 제 3 도전막은 상기 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.In this case, the third conductive layer may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) to form the pixel electrode 118 Layer structure in which two or more conductive materials are stacked.

이후, 도시하지 않았지만, 이와 같이 구성된 상기 제 1 기판(110)은 컬럼 스페이서에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트에 의해 상부 제 2 기판과 대향하여 합착되게 된다.Although not shown in the figure, the first substrate 110 thus formed is held in contact with the upper second substrate by a sealant formed on the outer periphery of the image display region while a certain cell gap is maintained by the column spacer.

한편, 전술한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는 큰 압축응력을 가진 제 2 버퍼층을 아일랜드 형태로 패터닝하여 오버코트층과 상기 제 2 버퍼층 사이의 스트레스 차이를 저감하는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 제 2 버퍼층뿐만 아니라 비교적 두꺼운 두께를 가진 층간절연층 역시 아일랜드 형태로 패터닝함으로써 스트레스를 감소시킬 수 있게 되는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.As described above, in the liquid crystal display device according to the first embodiment of the present invention, the second buffer layer having a large compressive stress is patterned in an island shape to reduce the stress difference between the overcoat layer and the second buffer layer do. However, the present invention is not limited to this, and it is possible to reduce the stress by patterning not only the second buffer layer but also the interlayer insulating layer having a relatively thick thickness, in an island shape. Will be described in detail.

도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 트위스티드 네마틱 방식의 액정표시장치의 일부 구성을 예를 들어 나타내고 있다. 다만, 본 발명이 상기 트위스티드 네마틱 방식 액정표시장치에 한정되는 것은 아니다.8 is a plan view schematically showing a part of an array substrate of a liquid crystal display device according to a second embodiment of the present invention, and shows a part of the structure of a twisted nematic liquid crystal display device as an example. However, the present invention is not limited to the twisted nematic liquid crystal display device.

이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 예를 들어 나타내고 있다.At this time, in an actual liquid crystal display device, N number of gate lines and M number of data lines intersect to form MxN pixels, but one pixel is shown in the drawing for simplicity of explanation.

도 9는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 B-B'선에 따른 단면을 개략적으로 나타내는 도면이다.FIG. 9 is a schematic cross-sectional view taken along the line B-B 'of the array substrate according to the second embodiment of the present invention shown in FIG.

전술한 본 발명의 제 1 실시예와 실질적으로 동일하게 본 발명의 제 2 실시예에 따른 액정표시장치는 2장의 유리기판들 및 컬럼 스페이서를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층으로 구성될 수 있다.The liquid crystal display according to the second embodiment of the present invention is substantially the same as the first embodiment of the present invention described above except that a liquid crystal layer formed between the two glass substrates and the column spacer, Lt; / RTI >

이때, 상기 상, 하부 유리기판들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극 및 화소전극이 형성되어 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 트위스티드 네마틱 방식 이외에 횡전계방식을 적용하는 경우에는 상기 공통전극은 상기 화소전극과 함께 하부 유리기판에 형성할 수 있다.At this time, a common electrode and a pixel electrode for applying an electric field to the liquid crystal layer are formed on the inner surfaces of the upper and lower glass substrates. However, the present invention is not limited thereto. When a transversal electric field method is applied in addition to the twisted nematic method, the common electrode may be formed on the lower glass substrate together with the pixel electrode.

상기 도면들을 참조하면, 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 하부 기판(210)에 박막 트랜지스터와 함께 컬러필터(207)가 형성된 TOC 구조로 이루어진 것을 특징으로 한다.Referring to the drawings, a liquid crystal display device according to a second embodiment of the present invention includes a TOC structure in which a color filter 207 is formed on a lower substrate 210 together with a thin film transistor.

상기 하부 기판(210)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 이때, 상기 게이트라인(216)은 게이트 드라이버(미도시)로부터의 스캔 신호를 공급하며, 상기 데이터라인(217)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 상기 게이트라인(216)과 데이터라인(217)은 층간절연층(215b)을 사이에 두고 교차하여 화소영역을 정의한다.A gate line 216 and a data line 217 are formed on the lower substrate 210 to define a pixel region. At this time, the gate line 216 supplies a scan signal from a gate driver (not shown), and the data line 217 supplies a video signal from a data driver (not shown). The gate line 216 and the data line 217 intersect the interlayer insulating layer 215b to define a pixel region.

상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.A thin film transistor, which is a switching element, is formed in an intersecting region of the gate line 216 and the data line 217.

이때, 상기 박막 트랜지스터는 상기 게이트라인(216)의 스캔 신호에 응답하여 상기 데이터라인(217) 상의 비디오 신호가 상기 화소전극(218)에 충전되어 유지되게 한다.At this time, the thin film transistor causes a video signal on the data line 217 to be charged and held in the pixel electrode 218 in response to a scan signal of the gate line 216.

이를 위하여, 상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극(218)에 전기적으로 접속된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(215a, 215b, 215c) 및 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브층(224)을 포함한다.The thin film transistor includes a gate electrode 221 connected to the gate line 216, a source electrode 222 connected to the data line 217 and a drain electrode 223 electrically connected to the pixel electrode 218 ). The thin film transistor may include a plurality of insulating layers 215a, 215b and 215c for insulation between the elements and a source electrode 222 and a drain electrode 222 by a gate voltage supplied to the gate electrode 221. [ 223). ≪ / RTI >

이때, 본 발명의 제 2 실시예의 경우에는 상기 층간절연층(215b)이 상기 게이트전극(221)과 게이트라인(216) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 하며, 이에 따라 노출된 상기 액티브층(224)의 소오스영역 및 드레인영역은 각각 상기 소오스전극(222) 및 드레인전극(223)과 직접 전기적으로 접속하게 된다.In this case, in the case of the second embodiment of the present invention, the interlayer insulating layer 215b is patterned in an island shape only on the gate electrode 221 and the gate line 216, The source region and the drain region of the layer 224 are directly electrically connected to the source electrode 222 and the drain electrode 223, respectively.

그리고, 상기 화소전극(218)은 보호막(215c)에 형성된 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하게 된다.The pixel electrode 218 is electrically connected to the drain electrode 223 through a contact hole 240 formed in the passivation layer 215c.

한편, 전술한 바와 같이 본 발명의 경우 상기 컬러필터(207)는 TOC 구조가 되도록 상기 박막 트랜지스터와 동일한 상기 하부 기판(210) 상에 형성된다.Meanwhile, as described above, in the present invention, the color filter 207 is formed on the same lower substrate 210 as the thin film transistor so as to have a TOC structure.

그리고, 상기 하부 기판(210)에는 상기 서브-컬러필터들 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스(206)가 형성되어 있다. 이와 같이 상기 블랙매트릭스(206)와 컬러필터(207)를 상기 박막 트랜지스터와 함께 하부 기판(210)에 형성함에 따라 액정패널을 제작하는데 합착 마진을 고려할 필요가 없는 한편, 백라이트 광원으로부터 가까운 하부 기판(207)에 상기 블랙매트릭스(206)를 형성함에 따라 상기 블랙매트릭스(206)의 폭을 최소한으로 감소시킬 수 있게 되어 개구율이 향상되게 된다.The lower substrate 210 is formed with a black matrix 206 for separating the sub-color filters from each other and blocking light transmitted through the liquid crystal layer. The black matrix 206 and the color filter 207 are formed on the lower substrate 210 together with the thin film transistor so that it is not necessary to consider the cohesion margin in manufacturing the liquid crystal panel, The width of the black matrix 206 can be reduced to a minimum by forming the black matrix 206 in the recesses 207 and 207, thereby improving the aperture ratio.

이때, 본 발명에 따른 액정표시장치는 상기 블랙매트릭스(206)와 컬러필터(207) 상부에 박막 트랜지스터가 위치하는 TOC 구조로 구성되며, 상기 블랙매트릭스(206)와 컬러필터(207)가 형성된 하부 기판(210) 전면에는 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(209)이 형성되어 있다.The liquid crystal display device according to the present invention includes a TOC structure in which a thin film transistor is disposed on the black matrix 206 and the color filter 207, An overcoat layer 209 made of an organic insulating material such as benzocyclobutene or photoacryl is formed on the front surface of the substrate 210.

전술한 바와 같이 상기 본 발명에 따른 액정표시장치는 상기 액티브층(224)으로 산화물계 반도체를 이용하는 것을 특징으로 하며, 이 경우 상기 액티브층(224)의 신뢰성 및 소자 안정성을 확보하기 위해 상기 절연층(215a, 215b, 215c)으로 실리콘산화막을 이용하게 된다.As described above, the liquid crystal display according to the present invention is characterized in that an oxide semiconductor is used for the active layer 224. In this case, in order to secure reliability and element stability of the active layer 224, (215a, 215b, 215c).

이때, 상기 유기 절연물질로 이루어진 오버코트층(209) 위에는 박막 트랜지스터가 형성되기 전에 2층의 버퍼층(211a, 211b)이 개재되게 되는데, 상기 본 발명에 따른 버퍼층(211a, 211b)은 상기 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 이루어진 제 1 버퍼층(211a) 및 산화물계 반도체로 이루어진 상기 액티브층(224)의 신뢰성 및 소자 안정성을 확보하기 위해 실리콘산화막으로 이루어진 제 2 버퍼층(211b)으로 이루어진 것을 특징으로 한다.At this time, two buffer layers 211a and 211b are formed on the overcoat layer 209 made of the organic insulating material before the thin film transistor is formed. The buffer layers 211a and 211b according to the present invention are formed on the overcoat layer 209, The first buffer layer 211a made of a silicon nitride film and the active layer 224 made of an oxide-based semiconductor are formed in order to shield the gas generated from the silicon oxide film and reduce the stress difference. 2 buffer layer 211b.

또한, 전술한 본 발명의 제 1 실시예와 실질적으로 동일하게 본 발명의 제 2 실시예에 따른 액정표시장치는 큰 압축응력을 갖는 실리콘산화막으로 이루어진 상기 제 2 버퍼층(211b)을 아일랜드 형태로 패터닝하여 유기막과 무기막 사이의 스트레스 차이를 저감시키는 것을 특징으로 한다.In addition, substantially the same as the first embodiment of the present invention described above, the liquid crystal display according to the second embodiment of the present invention includes the second buffer layer 211b made of a silicon oxide film having a large compressive stress, Thereby reducing the stress difference between the organic film and the inorganic film.

이때, 상기 제 2 버퍼층(211b)은 그 상부의 액티브층(224)과 동일한 마스크공정을 통해 패터닝됨에 따라 상기 액티브층(224)과 실질적으로 동일한 형태로 패터닝되게 된다.At this time, the second buffer layer 211b is patterned in substantially the same shape as the active layer 224 as it is patterned through the same mask process as that of the active layer 224 above.

또한, 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 제 2 버퍼층(211b)뿐만 아니라 비교적 두꺼운 두께를 가지며, 실리콘산화막으로 이루어진 상기 층간절연층(215b) 역시 아일랜드 형태로 패터닝함으로써 스트레스를 감소시킬 수 있게 된다.In the liquid crystal display device according to the second embodiment of the present invention, not only the second buffer layer 211b but also the interlayer insulating layer 215b having a relatively thick thickness and made of a silicon oxide layer is patterned in an island shape, .

이때, 상기 본 발명의 제 2 실시예에 따른 층간절연층(215b)은 상기 게이트전극(221)과 게이트라인(216) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 층간절연층(215b)은 상기 게이트전극(221)과 상기 데이터라인과 교차하는 게이트라인(216) 상부에만 아일랜드 형태로 패터닝 될 수 있다.In this case, the interlayer insulating layer 215b according to the second embodiment of the present invention is patterned in an island shape only on the gate electrode 221 and the gate line 216. [ However, the present invention is not limited thereto. The interlayer insulating layer 215b may be patterned in an island shape only over the gate electrode 221 and the gate line 216 crossing the data line.

이하, 상기와 같이 구성되는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a manufacturing method of a liquid crystal display device according to a second embodiment of the present invention will be described in detail with reference to the drawings.

도 10a 내지 도 10i는 상기 도 9에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.FIGS. 10A to 10I are sectional views sequentially illustrating the manufacturing process of the array substrate according to the second embodiment of the present invention shown in FIG.

도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제 1 기판(210)에 소정의 블랙매트릭스(206)를 형성한다.As shown in FIG. 10A, a predetermined black matrix 206 is formed on a first substrate 210 made of a transparent insulating material such as glass.

이때, 상기 블랙매트릭스(206)는 상기 제 1 기판(210) 전면에 빛을 차단할 수 있는 불투명한 수지막이나 금속막을 증착한 후, 포토리소그래피공정을 통해 선택적으로 제거하여 형성하게 된다. 상기 블랙매트릭스(206)는 배선이 형성되는 게이트라인과 데이터라인 영역 및 액티브층(224)이 존재하는 박막 트랜지스터 영역에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛이 상기 액티브층의 채널에 영향을 주는 것을 방지하게 된다.At this time, the black matrix 206 is formed by depositing an opaque resin film or a metal film on the entire surface of the first substrate 210, which is capable of blocking light, and then selectively removing the resin film or the metal film through a photolithography process. The black matrix 206 is formed in a thin film transistor region where a gate line, a data line region, and an active layer 224 in which wiring lines are formed to block light leakage in an electric field unstable region. At the same time, Thereby preventing the layer from affecting the channel.

다음으로, 도 10b에 도시된 바와 같이, 상기 블랙매트릭스(206)가 형성된 제 1 기판(210) 위에 컬러 레지스트를 일정한 규칙을 가지도록 도포한 후, 포토리소그래피공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(210)의 각 화소영역에 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터로 이루어진 컬러필터(207)를 형성한다.Next, as shown in FIG. 10B, the color resist is coated on the first substrate 210 on which the black matrix 206 is formed to have a predetermined rule, and then selectively patterned through a photolithography process, A color filter 207 composed of a red sub-color filter, a green sub-color filter, and a blue sub-color filter is formed in each pixel region of the substrate 210.

이와 같이 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 제 1 기판(210)에 블랙매트릭스(206)와 컬러필터(207)를 함께 형성시킨 TOC 구조를 적용함으로써 상기 제 1 기판(210)과 제 2 기판(미도시)의 합착 시 합착 마진을 고려할 필요가 없어 상기 블랙매트릭스(206)의 폭을 최소화할 수 있게되어 실질적으로 개구율이 향상되게 된다.The liquid crystal display device according to the second embodiment of the present invention can be applied to the first substrate 210 by applying the TOC structure in which the black matrix 206 and the color filter 207 are formed on the first substrate 210, And the second substrate (not shown), it is possible to minimize the width of the black matrix 206, thereby substantially increasing the aperture ratio.

다음으로, 도 10c에 도시된 바와 같이, 상기 컬러필터(207)가 형성된 제 1 기판(210) 전면에 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(209)을 형성한다.Next, as shown in FIG. 10C, an overcoat layer 209 made of an organic insulating material such as benzocyclobutene or photoacryl is formed on the entire surface of the first substrate 210 on which the color filter 207 is formed.

이후, 상기 오버코트층(209)이 형성된 제 1 기판(210) 전면에 실리콘질화막으로 이루어진 제 1 버퍼층(211a)을 형성한다.Thereafter, a first buffer layer 211a made of a silicon nitride film is formed on the entire surface of the first substrate 210 on which the overcoat layer 209 is formed.

상기 제 1 버퍼층(211a)은 상기 오버코트층(209)의 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 형성하게 된다.The first buffer layer 211a is formed of a silicon nitride layer to shield the gas generated from the organic insulating material of the overcoat layer 209 and to reduce a stress difference.

다음으로, 도 10d에 도시된 바와 같이, 상기 제 1 버퍼층(211a)이 형성된 제 1 기판(210) 전면에 실리콘산화막으로 이루어진 절연층 및 비정질 아연 산화물계 반도체로 이루어진 반도체층을 차례대로 증착한다.Next, as shown in FIG. 10D, on the entire surface of the first substrate 210 on which the first buffer layer 211a is formed, an insulating layer made of a silicon oxide film and a semiconductor layer made of an amorphous zinc oxide based semiconductor are sequentially deposited.

이후, 포토리소그래피공정을 이용하여 선택적으로 패터닝함으로써 상기 제 1 기판(210) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)을 형성한다.Then, an active layer 224 made of the amorphous zinc oxide-based semiconductor is formed on the first substrate 210 by selectively patterning using a photolithography process.

이때, 상기 액티브층(224) 하부에는 상기 실리콘산화막으로 이루어지며, 상기 액티브층(224)과 실질적으로 동일한 형태로 패터닝된 제 2 버퍼층(211b)이 형성되게 된다.At this time, a second buffer layer 211b made of the silicon oxide film and patterned in substantially the same shape as the active layer 224 is formed under the active layer 224.

상기 제 2 버퍼층(211b)은 실리콘질화막으로 이루어진 상기 제 1 버퍼층(211a) 위에 실리콘산화막으로 형성되어 산화물계 반도체로 이루어진 상기 액티브층(224)의 신뢰성 및 소자 안정성을 확보하는 역할을 한다.The second buffer layer 211b is formed of a silicon oxide layer on the first buffer layer 211a made of a silicon nitride layer to secure the reliability and device stability of the active layer 224 made of an oxide semiconductor.

다음으로, 도 10e에 도시된 바와 같이, 상기 액티브층(224)이 형성된 제 1 기판(210) 위에 게이트절연층(215a)이 개재된 상태에서 게이트전극(221)과 게이트라인(216)을 형성한다.Next, as shown in FIG. 10E, the gate electrode 221 and the gate line 216 are formed in a state where the gate insulating layer 215a is interposed on the first substrate 210 on which the active layer 224 is formed do.

이때, 상기 게이트전극(221)과 게이트라인(216)은 제 1 도전막을 상기 제 1 기판(210) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.At this time, the gate electrode 221 and the gate line 216 are formed by depositing a first conductive film on the entire surface of the first substrate 210, and then patterning selectively by photolithography.

여기서, 상기 제 1 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.Here, the first conductive layer may be formed of a low-resistance opaque conductive material such as aluminum, an aluminum alloy, tungsten, copper, chromium, molybdenum, molybdenum alloy of MoTi, or the like. The first conductive layer may have a multi-layer structure in which two or more low-resistance conductive materials are stacked.

다음으로, 도 10f에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인(216)이 형성된 제 1 기판(210) 전면에 층간절연층(215b)을 형성한다.Next, as shown in FIG. 10F, an interlayer insulating layer 215b is formed on the entire surface of the first substrate 210 on which the gate electrode 221 and the gate line 216 are formed.

이때, 상기 층간절연층(215b)은 포토리소그래피공정을 통해 선택적으로 제거함으로써 상기 게이트전극(221)과 게이트라인(216) 상부에만 아일랜드 형태로 형성할 수 있으며, 이에 따라 상기 액티브층(224)의 소오스영역 및 드레인영역이 노출될 수 있다.At this time, the interlayer insulating layer 215b may be selectively removed by a photolithography process to form an island shape only on the gate electrode 221 and the gate line 216. Thus, the active layer 224 The source region and the drain region can be exposed.

다음으로, 도 10g에 도시된 바와 같이, 상기 층간절연층(215b)이 형성된 제 1 기판(210) 전면에 제 2 도전막을 형성한다.Next, as shown in FIG. 10G, a second conductive layer is formed on the entire surface of the first substrate 210 on which the interlayer insulating layer 215b is formed.

이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.The second conductive layer may be formed of a low-resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, chromium, molybdenum, molybdenum alloy of MoTi, or the like to form a source electrode, a drain electrode, and a data line. The second conductive layer may be formed in a multi-layered structure in which two or more low-resistance conductive materials are stacked.

이후, 포토리소그래피공정을 통해 상기 제 2 도전막을 선택적으로 제거함으로써 상기 액티브층(224) 위에 상기 제 2 도전막으로 이루어진 소오스전극(222)과 드레인전극(223)을 형성한다.Thereafter, the second conductive film is selectively removed through a photolithography process to form the source electrode 222 and the drain electrode 223 of the second conductive film on the active layer 224.

또한, 상기 포토리소그래피공정을 통해 상기 제 1 기판(210)에 상기 게이트라인(216)과 함께 화소영역을 정의하는 데이터라인(217)을 형성하게 된다.In addition, a data line 217 defining a pixel region together with the gate line 216 is formed on the first substrate 210 through the photolithography process.

이때, 노출된 상기 액티브층(224)의 소오스영역 및 드레인영역은 각각 상기 소오스전극(222) 및 드레인전극(223)과 직접 전기적으로 접속하게 된다.At this time, the source region and the drain region of the exposed active layer 224 are directly electrically connected to the source electrode 222 and the drain electrode 223, respectively.

다음으로, 도 10h에 도시된 바와 같이, 상기 제 1 기판(210) 전면에 보호층(215c)을 형성한다.Next, a protective layer 215c is formed on the entire surface of the first substrate 210, as shown in FIG. 10H.

이후, 포토리소그래피공정을 통해 상기 보호층(215c)을 선택적으로 제거함으로써 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.Thereafter, the protective layer 215c is selectively removed through a photolithography process to form a contact hole 240 exposing a part of the drain electrode 223.

다음으로, 도 10i에 도시된 바와 같이, 상기 보호층(215c)이 형성된 제 1 기판(210) 전면에 제 3 도전막을 형성한다.Next, as shown in FIG. 10I, a third conductive layer is formed on the entire surface of the first substrate 210 on which the protective layer 215c is formed.

이후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 상기 제 3 도전막으로 이루어진 화소전극(218)을 형성한다.Then, the third conductive film is selectively removed through a photolithography process to form a pixel electrode 218 made of the third conductive film in the pixel region.

이때, 상기 화소전극(218)은 상기 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하게 된다.At this time, the pixel electrode 218 is electrically connected to the drain electrode 223 through the contact hole 240.

이때, 상기 제 3 도전막은 상기 화소전극(218)을 구성하기 위해 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.Here, the third conductive layer may be a transparent conductive material such as indium-tin-oxide or indium-zinc-oxide for forming the pixel electrode 218, and may have a multilayer structure in which two or more conductive materials are stacked .

이후, 도시하지 않았지만, 이와 같이 구성된 상기 제 1 기판(210)은 컬럼 스페이서에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트에 의해 상부 제 2 기판과 대향하여 합착되게 된다.Although not shown in the figure, the first substrate 210 thus formed is held in contact with the upper second substrate by a sealant formed on the outer periphery of the image display region while a certain cell gap is maintained by the column spacer.

한편, 전술한 본 발명의 제 1, 제 2 실시예에 따른 액정표시장치는 제 2 버퍼층을 아일랜드 형태로 패터닝하여 오버코트층과 상기 제 2 버퍼층 사이의 스트레스 차이를 저감하는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 비교적 두꺼운 두께를 가진 층간절연층만을 아일랜드 형태로 패터닝함으로써 스트레스를 다소 감소시킬 수 있게 되는데, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.The liquid crystal display according to the first and second embodiments of the present invention is characterized in that the second buffer layer is patterned in an island shape to reduce the stress difference between the overcoat layer and the second buffer layer. However, the present invention is not limited to this, and only the interlayer insulating layer having a relatively thick thickness may be patterned in an island shape to somewhat reduce the stress, which will be described in detail in the following third embodiment of the present invention.

도 11은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 트위스티드 네마틱 방식의 액정표시장치의 일부 구성을 예를 들어 나타내고 있다. 다만, 본 발명이 상기 트위스티드 네마틱 방식 액정표시장치에 한정되는 것은 아니다.FIG. 11 is a plan view schematically showing a part of an array substrate of a liquid crystal display device according to a third embodiment of the present invention, and shows a part of the structure of a twisted nematic liquid crystal display device as an example. However, the present invention is not limited to the twisted nematic liquid crystal display device.

이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 예를 들어 나타내고 있다.At this time, in an actual liquid crystal display device, N number of gate lines and M number of data lines intersect to form MxN pixels, but one pixel is shown in the drawing for simplicity of explanation.

도 12는 상기 도 11에 도시된 본 발명의 제 3 실시예에 따른 어레이 기판의 C-C'선에 따른 단면을 개략적으로 나타내는 도면이다.12 is a cross-sectional view of the array substrate taken along the line C-C 'in FIG. 11 according to the third embodiment of the present invention.

전술한 본 발명의 제 1, 제 2 실시예와 실질적으로 동일하게 본 발명의 제 3 실시예에 따른 액정표시장치는 2장의 유리기판들 및 컬럼 스페이서를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층으로 구성될 수 있다.The liquid crystal display device according to the third embodiment of the present invention is substantially the same as the first and second embodiments of the present invention described above. The liquid crystal display device according to the third embodiment of the present invention includes two glass substrates and a column spacer, And a liquid crystal layer.

이때, 상기 상, 하부 유리기판들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극 및 화소전극이 형성되어 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 트위스티드 네마틱 방식 이외에 횡전계방식을 적용하는 경우에는 상기 공통전극은 상기 화소전극과 함께 하부 유리기판에 형성할 수 있다.At this time, a common electrode and a pixel electrode for applying an electric field to the liquid crystal layer are formed on the inner surfaces of the upper and lower glass substrates. However, the present invention is not limited thereto. When a transversal electric field method is applied in addition to the twisted nematic method, the common electrode may be formed on the lower glass substrate together with the pixel electrode.

상기 도면들을 참조하면, 본 발명의 제 3 실시예에 따른 액정표시장치는 상기 하부 기판(310)에 박막 트랜지스터와 함께 컬러필터(307)가 형성된 TOC 구조로 이루어진 것을 특징으로 한다.Referring to the drawings, a liquid crystal display device according to a third embodiment of the present invention includes a TOC structure in which a color filter 307 is formed on the lower substrate 310 together with a thin film transistor.

상기 하부 기판(310)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인(317)이 형성되어 있다. 이때, 상기 게이트라인(316)은 게이트 드라이버(미도시)로부터의 스캔 신호를 공급하며, 상기 데이터라인(317)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 상기 게이트라인(316)과 데이터라인(317)은 층간절연층(315b)을 사이에 두고 교차하여 화소영역을 정의한다.A gate line 316 and a data line 317 are vertically and horizontally arranged on the lower substrate 310 to define a pixel region. At this time, the gate line 316 supplies a scan signal from a gate driver (not shown), and the data line 317 supplies a video signal from a data driver (not shown). The gate line 316 and the data line 317 intersect the interlayer insulating layer 315b to define a pixel region.

상기 게이트라인(316)과 데이터라인(317)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.A thin film transistor, which is a switching element, is formed in an intersecting region of the gate line 316 and the data line 317.

이때, 상기 박막 트랜지스터는 상기 게이트라인(316)의 스캔 신호에 응답하여 상기 데이터라인(317) 상의 비디오 신호가 상기 화소전극(318)에 충전되어 유지되게 한다.At this time, the thin film transistor causes a video signal on the data line 317 to be charged and held in the pixel electrode 318 in response to a scan signal of the gate line 316.

이를 위하여, 상기 박막 트랜지스터는 상기 게이트라인(316)에 연결된 게이트전극(321), 상기 데이터라인(317)에 연결된 소오스전극(322) 및 상기 화소전극(318)에 전기적으로 접속된 드레인전극(323)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(315a, 315b, 315c) 및 상기 게이트전극(321)에 공급되는 게이트 전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 액티브층(324)을 포함한다.The thin film transistor includes a gate electrode 321 connected to the gate line 316, a source electrode 322 connected to the data line 317 and a drain electrode 323 electrically connected to the pixel electrode 318. [ ). The thin film transistor includes a plurality of insulating layers 315a, 315b, and 315c for insulation between the elements, and a source electrode 322 and a drain electrode (not shown) by a gate voltage supplied to the gate electrode 321. [ 323 to form a conduction channel.

이때, 본 발명의 제 3 실시예의 경우에는 상기 층간절연층(315b)이 상기 게이트전극(321)과 게이트라인(316) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 하며, 이에 따라 노출된 상기 액티브층(324)의 소오스영역 및 드레인영역은 각각 상기 소오스전극(322) 및 드레인전극(323)과 직접 전기적으로 접속하게 된다.The third embodiment of the present invention is characterized in that the interlayer insulating layer 315b is patterned in an island shape only on the gate electrode 321 and the gate line 316. Thus, The source region and the drain region of the layer 324 are directly electrically connected to the source electrode 322 and the drain electrode 323, respectively.

그리고, 상기 화소전극(318)은 보호막(315c)에 형성된 콘택홀(340)을 통해 상기 드레인전극(323)과 전기적으로 접속하게 된다.The pixel electrode 318 is electrically connected to the drain electrode 323 through the contact hole 340 formed in the passivation layer 315c.

한편, 전술한 바와 같이 본 발명의 경우 상기 컬러필터(307)는 TOC 구조가 되도록 상기 박막 트랜지스터와 동일한 상기 하부 기판(310) 상에 형성된다.On the other hand, as described above, in the present invention, the color filter 307 is formed on the same lower substrate 310 as the thin film transistor so as to have a TOC structure.

그리고, 상기 하부 기판(310)에는 상기 서브-컬러필터들 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스(306)가 형성되어 있다. 이와 같이 상기 블랙매트릭스(306)와 컬러필터(307)를 상기 박막 트랜지스터와 함께 하부 기판(310)에 형성함에 따라 액정패널을 제작하는데 합착 마진을 고려할 필요가 없는 한편, 백라이트 광원으로부터 가까운 하부 기판(307)에 상기 블랙매트릭스(306)를 형성함에 따라 상기 블랙매트릭스(306)의 폭을 최소한으로 감소시킬 수 있게 되어 개구율이 향상되게 된다.The lower substrate 310 is formed with a black matrix 306 for separating the sub-color filters from each other and blocking light transmitted through the liquid crystal layer. As the black matrix 306 and the color filter 307 are formed on the lower substrate 310 together with the thin film transistor, there is no need to consider the cohesion margin in manufacturing the liquid crystal panel, while the lower substrate The width of the black matrix 306 can be minimized by forming the black matrices 306 in the first and second regions 307 and 307, thereby improving the aperture ratio.

이때, 본 발명에 따른 액정표시장치는 상기 블랙매트릭스(306)와 컬러필터(307) 상부에 박막 트랜지스터가 위치하는 TOC 구조로 구성되며, 상기 블랙매트릭스(306)와 컬러필터(307)가 형성된 하부 기판(310) 전면에는 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(309)이 형성되어 있다.The liquid crystal display device according to the present invention includes a TOC structure in which a thin film transistor is disposed on the black matrix 306 and the color filter 307. The liquid crystal display 309 includes a black matrix 306 and a color filter 307, An overcoat layer 309 made of an organic insulating material such as benzocyclobutene or photoacryl is formed on the front surface of the substrate 310.

전술한 바와 같이 상기 본 발명에 따른 액정표시장치는 상기 액티브층(324)으로 산화물계 반도체를 이용하는 것을 특징으로 하며, 이 경우 상기 액티브층(324)의 신뢰성 및 소자 안정성을 확보하기 위해 상기 절연층(315a, 315b, 315c)으로 실리콘산화막을 이용하게 된다.As described above, the liquid crystal display according to the present invention is characterized in that an oxide semiconductor is used for the active layer 324. In this case, in order to secure reliability and device stability of the active layer 324, The silicon oxide films 315a, 315b, and 315c are used.

이때, 상기 유기 절연물질로 이루어진 오버코트층(309) 위에는 박막 트랜지스터가 형성되기 전에 2층의 버퍼층(311a, 311b)이 개재되게 되는데, 상기 본 발명에 따른 버퍼층(311a, 311b)은 상기 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 이루어진 제 1 버퍼층(311a) 및 산화물계 반도체로 이루어진 상기 액티브층(324)의 신뢰성 및 소자 안정성을 확보하기 위해 실리콘산화막으로 이루어진 제 2 버퍼층(311b)으로 이루어진 것을 특징으로 한다.At this time, two buffer layers 311a and 311b are interposed before the thin film transistor is formed on the overcoat layer 309 made of the organic insulating material. The buffer layers 311a and 311b according to the present invention are formed of the organic insulating material The first buffer layer 311a made of a silicon nitride film and the active layer 324 made of an oxide-based semiconductor are formed in order to shield the gas generated from the silicon oxide film and to reduce the stress difference. 2 buffer layer 311b.

또한, 전술한 본 발명의 제 2 실시예와 실질적으로 동일하게 본 발명의 제 3 실시예에 따른 액정표시장치는 비교적 두꺼운 두께를 가지며, 실리콘산화막으로 이루어진 상기 층간절연층(315b)을 아일랜드 형태로 패터닝함으로써 스트레스를 감소시킬 수 있게 된다.In addition, substantially the same as the second embodiment of the present invention, the liquid crystal display according to the third embodiment of the present invention has a relatively thick thickness, and the interlayer insulating layer 315b made of a silicon oxide film is formed in an island shape By patterning, the stress can be reduced.

이때, 상기 본 발명의 제 3 실시예에 따른 층간절연층(315b)은 상기 게이트전극(321)과 게이트라인(316) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 층간절연층(315b)은 상기 게이트전극(321)과 상기 데이터라인과 교차하는 게이트라인(316) 상부에만 아일랜드 형태로 패터닝 될 수 있다.In this case, the interlayer insulating layer 315b according to the third embodiment of the present invention is patterned in an island shape only over the gate electrode 321 and the gate line 316. However, the present invention is not limited thereto, and the interlayer insulating layer 315b may be patterned in an island shape only over the gate electrode 321 and the gate line 316 crossing the data line.

전술한 본 발명의 실시예에는 액티브층으로 산화물 반도체를 이용한 산화물 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터나 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터 등에도 적용 가능하다.Although the oxide thin film transistor using the oxide semiconductor as the active layer is described as an example of the present invention, the present invention is not limited thereto. The present invention can be applied to an amorphous silicon thin film transistor, a polycrystalline silicon thin film transistor A polycrystalline silicon thin film transistor using the same.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be applied not only to a liquid crystal display device but also to other display devices manufactured using thin film transistors, for example, organic electroluminescent display devices in which organic light emitting diodes (OLEDs) have.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

105 : 제 2 기판 106,206,306 : 블랙매트릭스
107,207,307 : 컬러필터 108 : 공통전극
109,209,309 : 오버코트층 110,210,310 : 제 1 기판
111a,211a,311a : 제 1 버퍼층 111b,211b,311b : 제 2 버퍼층
116,216,316 : 게이트라인 117,217,317 : 데이터라인
118,218,318 : 화소전극 121,221,321 : 게이트전극
122,222,322 : 소오스전극 123,223,323 : 드레인전극
124,224,324 : 액티브층105: second substrate 106, 206, 306: black matrix
107, 207, and 307: Color filter 108:
109, 209, 309: Overcoat layer 110, 210, 310:
111a, 211a, 311a: first buffer layer 111b, 211b, 311b: second buffer layer
116, 216, 316: gate line 117, 217, 317: data line
118, 218, 318: pixel electrodes 121, 221, 321:
122, 222, 322: source electrode 123, 223, 323: drain electrode
124,224,324: active layer

Claims (16)

제 1 기판 위에 블랙매트릭스를 형성하는 단계;
상기 블랙매트릭스가 형성된 제 1 기판 위에 컬러필터를 형성하는 단계;
상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계;
상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 이루어진 제 1 버퍼층을 형성하는 단계;
상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지며, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층을 형성하는 단계;
상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 게이트전극과 게이트라인을 형성하는 단계;
상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 층간절연막을 형성하는 단계;
상기 층간절연막이 형성된 제 1 기판 위에 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하는 한편, 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인을 형성하는 단계;
상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 보호막을 형성하는 단계;
상기 보호막이 형성된 제 1 기판 위에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.Forming a black matrix on the first substrate;
Forming a color filter on the first substrate on which the black matrix is formed;
Forming an overcoat layer on the first substrate on which the color filter is formed;
Forming a first buffer layer made of a silicon nitride film on the entire surface of the first substrate on which the overcoat layer is formed;
Forming an active layer having an island shape on the first substrate, on which the first buffer layer is formed, a second buffer layer made of a silicon oxide film and an oxide semiconductor;
Forming a gate electrode and a gate line in a state in which the gate insulating layer is interposed on the first substrate on which the active layer is formed;
Forming an interlayer insulating film on the first substrate on which the gate electrode and the gate line are formed;
Forming a source electrode and a drain electrode electrically connected to a source region and a drain region of the active layer on the first substrate on which the interlayer insulating film is formed and forming a data line defining a pixel region together with the gate line; ;
Forming a protective layer on the entire surface of the first substrate on which the source electrode, the drain electrode, and the data line are formed;
Forming a pixel electrode electrically connected to the drain electrode on a first substrate having the protective film formed thereon; And
And bonding the first substrate and the second substrate to each other. 제 1 항에 있어서, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.2. The method of claim 1, wherein the overcoat layer comprises an organic insulating material of benzocyclobutene and photoacryl. 제 1 항에 있어서, 상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the second buffer layer is patterned in the same manner as the active layer under the active layer. 제 1 항에 있어서, 상기 층간절연막을 선택적으로 제거함으로써 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method according to claim 1, further comprising the step of forming first contact holes and second contact holes that respectively expose the source region and the drain region of the active layer by selectively removing the interlayer insulating film, A method of manufacturing a display device. 제 4 항에 있어서, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of manufacturing a liquid crystal display device according to claim 4, wherein the source region and the drain region of the active layer are electrically connected to the source electrode and the drain electrode through the first contact hole and the second contact hole, respectively . 제 5 항에 있어서, 상기 보호막을 선택적으로 제거함으로써 상기 드레인전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.6. The method of claim 5, further comprising forming a third contact hole exposing a portion of the drain electrode by selectively removing the protective film. 제 6 항에 있어서, 상기 화소전극은 상기 제 3 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.7. The method of claim 6, wherein the pixel electrode is electrically connected to the drain electrode through the third contact hole. 제 1 항에 있어서, 상기 층간절연막을 선택적으로 제거함으로써 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성하되, 상기 액티브층의 소오스영역 및 드레인영역을 노출시키는 것을 특징으로 하는 액정표시장치의 제조방법.The manufacturing method of a liquid crystal display device according to claim 1, wherein the interlayer insulating film is selectively removed to form an island shape only on the gate electrode and the gate line, and the source region and the drain region of the active layer are exposed . 제 8 항에 있어서, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.9. The method of claim 8, wherein the source region and the drain region of the exposed active layer are electrically connected to the source electrode and the drain electrode, respectively. 제 1 기판 위에 형성된 블랙매트릭스;
상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 컬러필터;
상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층;
상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 형성된 제 1 버퍼층;
상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지도록 형성되되, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층;
상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 형성된 게이트전극과 게이트라인;
상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 층간절연막;
상기 층간절연막이 형성된 제 1 기판 위에 형성되되, 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극과 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인;
상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 형성된 보호막;
상기 보호막이 형성된 제 1 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극; 및
상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.A black matrix formed on the first substrate;
A color filter formed on the first substrate on which the black matrix is formed;
An overcoat layer formed on the first substrate on which the color filter is formed;
A first buffer layer formed on the entire surface of the first substrate on which the overcoat layer is formed, the first buffer layer being formed of a silicon nitride film;
An active layer formed of a second buffer layer made of a silicon oxide film and an oxide-based semiconductor, the active layer being formed in an island shape on a first substrate on which the first buffer layer is formed;
A gate electrode and a gate line formed in a state where the gate insulating layer is interposed on the first substrate on which the active layer is formed;
An interlayer insulating film formed on the first substrate on which the gate electrode and the gate line are formed;
A source electrode and a drain electrode formed on the first substrate on which the interlayer insulating film is formed and electrically connected to the source region and the drain region of the active layer, respectively, and a data line defining a pixel region together with the gate line;
A protection layer formed on the entire surface of the first substrate on which the source electrode, the drain electrode, and the data line are formed;
A pixel electrode formed on the first substrate on which the protective film is formed and electrically connected to the drain electrode; And
And a second substrate which is adhered to and adhered to the first substrate. 제 10 항에 있어서, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어진 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 10, wherein the overcoat layer is made of organic insulating material of benzocyclobutene and photoacryl. 제 10 항에 있어서, 상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝되는 것을 특징으로 하는 액정표시장치.11. The liquid crystal display of claim 10, wherein the second buffer layer is patterned under the active layer in the same pattern as the active layer. 제 10 항에 있어서, 상기 층간절연막이 선택적으로 제거되어 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 추가로 포함하는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 10, further comprising a first contact hole and a second contact hole for selectively exposing the source region and the drain region of the active layer by selectively removing the interlayer insulating layer. 제 13 항에 있어서, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.14. The liquid crystal display of claim 13, wherein the source region and the drain region of the active layer are electrically connected to the source electrode and the drain electrode through the first contact hole and the second contact hole, respectively. 제 10 항에 있어서, 상기 층간절연막이 선택적으로 제거되어 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성되며, 상기 액티브층의 소오스영역 및 드레인영역을 노출시키는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 10, wherein the interlayer insulating layer is selectively removed to form an island shape only over the gate electrode and the gate line, and exposes a source region and a drain region of the active layer. 제 15 항에 있어서, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.16. The liquid crystal display of claim 15, wherein the source region and the drain region of the exposed active layer are electrically connected to the source electrode and the drain electrode, respectively.
KR1020130126761A 2013-10-23 2013-10-23 Liquid crystal display device and method of fabricating the same KR102084398B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130126761A KR102084398B1 (en) 2013-10-23 2013-10-23 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126761A KR102084398B1 (en) 2013-10-23 2013-10-23 Liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20150047033A true KR20150047033A (en) 2015-05-04
KR102084398B1 KR102084398B1 (en) 2020-03-04

Family

ID=53386179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126761A KR102084398B1 (en) 2013-10-23 2013-10-23 Liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102084398B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220038649A (en) * 2017-06-30 2022-03-29 엘지디스플레이 주식회사 Display Device
US11605683B2 (en) 2019-12-30 2023-03-14 Lg Display Co., Ltd. Organic light emitting display device including common plane black matrix and pattern buffer layer
US11910682B2 (en) 2019-12-31 2024-02-20 Lg Display Co., Ltd. Display apparatus and multi display apparatus including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110111708A (en) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 Display device and method of manufacturing the same
KR20130017342A (en) * 2011-08-10 2013-02-20 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR20130090129A (en) * 2012-02-03 2013-08-13 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110111708A (en) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 Display device and method of manufacturing the same
KR20130017342A (en) * 2011-08-10 2013-02-20 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR20130090129A (en) * 2012-02-03 2013-08-13 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220038649A (en) * 2017-06-30 2022-03-29 엘지디스플레이 주식회사 Display Device
US11605683B2 (en) 2019-12-30 2023-03-14 Lg Display Co., Ltd. Organic light emitting display device including common plane black matrix and pattern buffer layer
US11910682B2 (en) 2019-12-31 2024-02-20 Lg Display Co., Ltd. Display apparatus and multi display apparatus including the same

Also Published As

Publication number Publication date
KR102084398B1 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
US10317763B2 (en) Display device
US9568795B2 (en) Liquid crystal display device
KR102089314B1 (en) Oxide thin film transistor and method of fabricating the same
KR101814315B1 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US9190421B2 (en) Display device and fabrication method thereof
KR101248459B1 (en) Liquid crystal display device and method of fabricating the same
US9496292B2 (en) Display device and manufacturing method for same
KR101658533B1 (en) Oxide thin film transistor and method of fabricating the same
EP2722891B1 (en) A thin film transistor and manufacturing method thereof, an array substrate and a display device
KR20150052645A (en) Flexible display and manufacturing method thereof
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
WO2019146264A1 (en) Display device and production method therefor
WO2015192595A1 (en) Array substrate and manufacturing method thereof, and display device
WO1998044566A1 (en) Display
US8877570B2 (en) Array substrate with improved pad region and method for manufacturing the same
KR102084398B1 (en) Liquid crystal display device and method of fabricating the same
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
KR20110064272A (en) Liquid crystal display device and method of fabricating the same
KR102162887B1 (en) Flat panel display device
KR20130025269A (en) Oxide thin film transistor and method for fabricating the same
KR102066020B1 (en) Array substrate for display device having oxide semiconductor and method for fabricating the same
KR20110058519A (en) Method of fabricating substrate for thin film transistor
KR20080057034A (en) Liquid crystal display device and method of fabricating the same
KR102267685B1 (en) Color filter array substrate and method for fabricating the same, and liquid crystal display device and method for fabricating the same
KR20150051531A (en) Manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant