KR20150044333A

KR20150044333A - A bridgeless power factor correction circuit and driving method

Info

Publication number: KR20150044333A
Application number: KR20130123603A
Authority: KR
Inventors: 윤재중; 박장표; 전명제; 한규범
Original assignee: 삼성전자주식회사
Priority date: 2013-10-16
Filing date: 2013-10-16
Publication date: 2015-04-24

Abstract

The purpose of the present invention is to decrease the loss of turn on by reducing the peak current by limiting switch voltage during the turn on process. Additionally, the invention can be used to lessen continuity loss by not using a full-bridge diode. The present circuit comprises: a first inductor connected between positive terminal of an AC power supply and a first node; a second inductor connected between negative terminal of the AC power supply and a second node; a first diode and a first switch connected to the first node respectively; a second diode and a second switch connected to the second node respectively; a fifth diode connected between the first switch and the positive terminal; a sixth diode connected between the second switch and the negative terminal; a third diode connected between the first node and the third node; a fourth diode connected between the second node and the third node; a third inductor connected between the first and second diodes, and the positive terminal of DC output; a fourth inductor connected between the third inductor and the third node; a first capacitor accessed between the third node and the negative terminal of DC output; and a controller which controls the first and second switches.

Description

브리지리스 역률 개선 회로 및 이의 구동 방법{A bridgeless power factor correction circuit and driving method}[0001] The present invention relates to a bridgeless power factor correction circuit and a driving method thereof,

본 개시는 브리지리스 역률 개선 회로 및 이의 구동 방법에 관한 것이다. The present disclosure relates to a bridgeless power factor correction circuit and a driving method thereof.

일반적으로 전원 공급 장치는 교류 입력 전원을 직류 전원으로 변환하여 서버, TV, 노트북, 조명 등의 전기기기에 필요한 에너지를 공급한다. 전원 공급 장치는 입력되는 교류 전원의 역률을 보상하기 위한 역률 보상 회로(power factor correction, 이하 PFC라 한다)를 포함할 수 있다. 역률보상이란 전원공급장치의 전력효율을 향상시키기 위하여 전원의 전압과 전류의 위상을 동일하게 조절하는 절전회로의 일종으로 순간적인 전력 누출이 우려되는 트랜스포머, 안정기 등으로 공급되는 전력을 조절하는 회로이다. Generally, the power supply converts the AC input power to DC power, and supplies the necessary energy to electric devices such as servers, TVs, notebooks, and lights. The power supply may include a power factor correction (hereinafter referred to as PFC) for compensating the power factor of the input AC power. Power factor correction is a type of power-saving circuit that adjusts the voltage and current phase of the power supply in order to improve the power efficiency of the power supply. It is a circuit that regulates the power supplied to the transformer and the ballast, etc., .

본 개시는 브리지리스 역률 개선 회로 및 이의 구동 방법을 제공하고자 한다.The present disclosure seeks to provide a bridgeless power factor correction circuit and a method of driving the same.

일 유형에 따르는 브리지리스 역률 개선 회로는 교류 전원의 포지티브 단과 제1 노드 사이에 접속된 제1 인덕터; 상기 교류 전원의 네거티브 단과 제2 노드 사이에 접속된 제2 인덕터; 상기 제1 노드에 각각 접속된 제1 다이오드 및 제1 스위치; 상기 제2 노드에 접속된 각각 접속된 제2 다이오드 및 제2 스위치; 상기 제1 스위치와 상기 포지티브 단 사이에 접속된 제5 다이오드와, 상기 제2 스위치와 상기 네거티브 단 사이에 접속된 제6 다이오드; 상기 제1 노드와 제3 노드 사이에 접속된 제3 다이오드; 상기 제2 노드와 상기 제3 노드 사이에 접속된 제4 다이오드; 상기 제1 다이오드 및 상기 제2 다이오드와, 직류 출력의 포지티브 단 사이에 접속된 제3 인덕터; 상기 제3 인덕터와 상기 제3 노드 사이에 접속된 제4 인덕터; 상기 제3 노드와 상기 직류 출력의 네거티브 단 사이에 접속된 제1 커패시터; 및 상기 제1 스위치 및 상기 제2 스위치를 제어하는 제어부를 포함한다.A bridgeless power factor correction circuit according to one type includes: a first inductor connected between a positive end of an AC power source and a first node; A second inductor connected between a negative terminal of the ac power source and a second node; A first diode and a first switch respectively connected to the first node; A second diode and a second switch respectively connected to the second node; A fifth diode connected between the first switch and the positive terminal, a sixth diode connected between the second switch and the negative terminal, A third diode connected between the first node and the third node; A fourth diode connected between the second node and the third node; A third inductor connected between the first diode and the second diode and a positive end of the direct current output; A fourth inductor connected between the third inductor and the third node; A first capacitor connected between the third node and a negative end of the direct current output; And a controller for controlling the first switch and the second switch.

상기 교류 전원의 교류 전압이 양의 전압인 경우, 상기 제1 인덕터, 상기 제1 스위치, 상기 제1 다이오드, 상기 제3 인덕터, 상기 제3 다이오드, 상기 제4 인덕터, 상기 제1 커패시터 및 상기 제6 다이오드를 통한 전류 패스가 형성될 수 있다.Wherein the first inductor, the first switch, the first diode, the third inductor, the third diode, the fourth inductor, the first capacitor, and the first capacitor, when the AC voltage of the AC power source is a positive voltage, 6 current path through the diode can be formed.

상기 교류 전원의 교류 전압이 음의 전압인 경우, 상기 제2 인덕터, 상기 제2 스위치, 상기 제2 다이오드, 상기 제3 인덕터, 상기 제4 다이오드, 상기 제4 인덕터, 상기 제1 커패시터 및 상기 제5 다이오드를 통한 전류 패스가 형성될 수 있다.Wherein when the AC voltage of the AC power source is a negative voltage, the second inductor, the second switch, the second diode, the third inductor, the fourth diode, the fourth inductor, the first capacitor, 5 current path through the diode can be formed.

상기 제3 다이오드, 상기 제4 다이오드, 상기 제3 인덕터, 상기 제4 인덕터 및 상기 제1 커패시터는 상기 제1 스위치 및 상기 제2 스위치 중 적어도 하나의 스위치의 턴 오프 시의 스위치 전압을 제한할 수 있다.The third diode, the fourth diode, the third inductor, the fourth inductor, and the first capacitor may limit the switch voltage at the time of turning off at least one of the first switch and the second switch have.

상기 제어부는, 상기 제1 스위치 및 상기 제2 스위치를 PWM(Pulse Width Modulation) 제어하여 상기 직류 출력의 양단에 접속된 부하에 소정의 직류 전원을 공급할 수 있다.The controller may control the first switch and the second switch by PWM (Pulse Width Modulation) to supply a predetermined DC power to a load connected to both ends of the DC output.

상기 제1 스위치가 턴 온 되는 타이밍에, 상기 제1 다이오드를 통해 흐르는 전류를 입력 전류의 크기에서 0으로 감소하고, 상기 제1 스위치를 통해 흐르는 전류는 0에서 상기 입력 전류의 크기까지 증가함으로써, 영 전류 스위칭이 수행될 수 있다.Wherein a current flowing through the first diode is decreased from a magnitude of an input current to zero at a timing at which the first switch is turned on and a current flowing through the first switch is increased from zero to a magnitude of the input current, Zero current switching can be performed.

상기 제1 스위치가 턴 오프되는 타이밍에, 상기 제1 커패시터의 전압이 소정의 직류 전압까지 상승할 수 있다.The voltage of the first capacitor may rise to a predetermined DC voltage at the timing when the first switch is turned off.

상기 제1 스위치가 턴 온되기 전에, 상기 제3 다이오드를 통해 흐르는 전류는 0일 수 있다.Before the first switch is turned on, the current flowing through the third diode may be zero.

상기 제1 스위치 및 상기 제2 스위치의 턴 온시 발생되는 스위치 손실이 감소될 수 있다.The switch loss occurring when the first switch and the second switch are turned on can be reduced.

상기 제1 스위치 및 상기 제2 스위치의 턴 온시 전류 스파이크를 감소시킬 수 있다.Current spikes at the time of turning on the first switch and the second switch can be reduced.

상기 제1 스위치 및 상기 제2 스위치 중 적어도 하나는 p타입 GaN 소자일 수 있다.At least one of the first switch and the second switch may be a p-type GaN device.

상기 직류 출력의 양단 사이에 접속된 제2 커패시터를 더 포함할 수 있다.And a second capacitor connected between both ends of the direct current output.

상기 교류 전원은, 90 내지 265V의 입력 전압 범위를 가질 수 있다.The AC power source may have an input voltage range of 90 to 265V.

상기 부하의 변동 범위가 임계값 이상일 수 있다.The fluctuation range of the load may be a threshold value or more.

상기 교류 전원에 접속된 EMI 필터를 더 포함할 수 있다.And an EMI filter connected to the AC power source.

다른 유형에 따르는 브리지리스 역률 개선 회로의 구동 방법은 상기 제1 스위치 및 상기 제2 스위치의 턴 온 전에, 상기 제3 다이오드 및 상기 제4 다이오드를 통해 흐르는 전류가 실질적으로 0일 수 있다.The driving method of the bridgeless power factor correction circuit according to another type may be such that a current flowing through the third diode and the fourth diode is substantially zero before the first switch and the second switch are turned on.

상기 제1 스위치 또는 제2 스위치가 턴 온 되는 타이밍에, 상기 제1 다이오드 또는 제2 다이오드를 통해 흐르는 전류는 입력 전류의 크기에서 0으로 감소하고, 상기 제1 스위치 또는 제2 스위치를 통해 흐르는 전류는 0에서 상기 입력 전류의 크기까지 증가함으로써, 영 전류 스위칭이 수행될 수 있다.The current flowing through the first diode or the second diode decreases to zero in the magnitude of the input current at the timing at which the first switch or the second switch is turned on and the current flowing through the first switch or the second switch Increases from zero to the magnitude of the input current, so that zero current switching can be performed.

상기 제1 스위치 또는 제2 스위치가 턴 오프되는 타이밍에, 상기 제1 커패시터의 전압이 소정의 직류 전압까지 상승할 수 있다.The voltage of the first capacitor may rise to a predetermined DC voltage at a timing when the first switch or the second switch is turned off.

상기 제1 스위치 또는 제2 스위치가 턴 온 되기 전에, 상기 제3 다이오드 또는 제4 다이오드를 통해 흐르는 전류는 0일 수 있다.Before the first switch or the second switch is turned on, the current flowing through the third diode or the fourth diode may be zero.

상기 제1 스위치 및 상기 제2 스위치의 턴 온 시 발생되는 스위치 손실이 감소될 수 있다. The switch loss occurring when the first switch and the second switch are turned on can be reduced.

상술한 브리지리스 역률 개선 회로는 영전류스위칭과 스위치 턴 오프 시의 스위치 전압을 제한하는 회로를 구성하여, 스위치의 턴 온 시의 스위치 피크 전류를 감소시켜 턴 온 손실을 줄인다. The above-described bridgeless power factor correction circuit constitutes a circuit for limiting the switch voltage at the time of zero current switching and switch turn-off, thereby reducing the turn-on loss by reducing the switch peak current at the time of turning on the switch.

또한, 직류 전압을 생성하기 위한 풀 브리지 다이오드를 사용하지 않음으로써 도통 손실을 줄일 수 있다. In addition, by not using a full bridge diode for generating a DC voltage, the conduction loss can be reduced.

도 1은 일 실시 예에 따르는 브리지리스 PFC 회로(100)의 회로도이다.
도 2는 도 1에 도시된 브리지리스 PFC 회로(100)의 교류 전원의 전압이 양인 경우의 구동 예시 도이다.
도 3은 도 1에 도시된 브리지리스 PFC 회로(100)의 교류 전원의 전압이 음인 경우의 구동 예시 도이다.
도 4a 및 4b는 종래기술에 따른 브리지리스 PFC회로 및 도 1에 도시된 브리지리스 PFC 회로도들이다.
도 5는 도 4에 도시된 회로들의 시뮬레이션 결과 예시 도들이다.1 is a circuit diagram of a bridgeless PFC circuit 100 according to an embodiment.
FIG. 2 is a driving example when the voltage of the AC power source of the bridgeless PFC circuit 100 shown in FIG. 1 is positive.
FIG. 3 is a driving example when the voltage of the AC power source of the bridgeless PFC circuit 100 shown in FIG. 1 is negative.
4A and 4B are a bridgeless PFC circuit according to the prior art and the bridgeless PFC circuit diagram shown in FIG.
5 is a diagram showing simulation results of the circuits shown in FIG.

본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 실시 예들을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명의 실시 예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. These embodiments are capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the description. It should be understood, however, that the embodiments of the present invention are not intended to be limited to the specific embodiments but are to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the present invention. In the following description of the embodiments of the present invention, a detailed description of related arts will be omitted if it is determined that the gist of the present invention may be blurred.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by terms. Terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Referring to the accompanying drawings, the same or corresponding components are denoted by the same reference numerals, do.

도 1은 일 실시 예에 따르는 브리지리스 PFC 회로(100)의 회로도이다.1 is a circuit diagram of a bridgeless PFC circuit 100 according to an embodiment.

도 1을 참조하면, 브리지리스 PFC 회로(100)는 세미 브리지리스 회로 부분(110)과 영전류 스위칭 및 스위치 오프시의 스위치 전압을 제한하는 회로 부분(120)으로 구성될 수 있다. 브리지리스 PFC 회로(100)는 제어부(130)의 제어에 따라 원하는 직류 전압(Vdc)을 출력한다.Referring to FIG. 1, the bridgeless PFC circuit 100 may comprise a semi-bridgeless circuit portion 110 and a circuit portion 120 that limits the switch voltage at zero current switching and switch-off. The bridgeless PFC circuit 100 outputs a desired direct current voltage Vdc under the control of the control unit 130.

세미 브리지리스 회로 부분(110)은 교류 전원(140)의 양 단에 접속된 제1 인덕터(L1)와 제2 인덕터(L2), 각각의 접속된 제5 다이오드(D5)와 제6 다이오드(D6), 제1 스위치(Q1)와 제2 스위치(Q2), 교류 전압이 양인 경우에 도통되는 제1 다이오(D1)와 교류 전압이 음인 경우에 도통되는 제2 다이오드(D2)를 포함한다. 제1 스위치(Q1)와 제2 스위치(Q2)는 제어부(130)의 제어에 따라 제1 스위치(Q1)는 교류 전압이 양인 경우에 턴 온되고, 제2 스위치(Q2)는 교류 전압이 음인 경우에 턴 온된다. 여기서, 제1 및 제2 스위치(Q1 및 Q2)는 p타입의 GaN 스위치 소자일 수 있다. GaN 스위치 소자는 래터럴(lateral) 구조로 인해 낮은 기생 커패시턴스 값을 가지며 이를 통해 실리콘(Si) 대비 빠른 스위칭 속도를 갖는다. 상기 두 가지 특성으로 GaN 위치 소자는 브리지리스 PFC 회로의 스위칭 효율을 증가시킬 수 있다. The semi-bridgeless circuit portion 110 includes a first inductor L1 and a second inductor L2 connected to both ends of the AC power supply 140, a fifth diode D5 and a sixth diode D6 A first switch Q1 and a second switch Q2; a first diode D1 that is conductive when the AC voltage is positive; and a second diode D2 that is conductive when the AC voltage is negative. The first switch Q1 and the second switch Q2 are turned on under the control of the controller 130 when the AC voltage of the first switch Q1 is positive and the second switch Q2 is turned on when the AC voltage is negative In turn. Here, the first and second switches Q1 and Q2 may be p-type GaN switch elements. The GaN switch device has a low parasitic capacitance value due to the lateral structure and thus has a faster switching speed than silicon (Si). With these two characteristics, the GaN position element can increase the switching efficiency of the bridgeless PFC circuit.

회로 부분(120)은 영전류스위칭(Zero Current Switching)과 스위치 오프시의 전압 제한을 위한 회로들로 구성된다. 제1 노드(N1) 및 제2 노드(N3)와 제3 노드(N3) 사이에 각각 접속된 제3 및 제4 다이오드(D3 및 D4), 제1 다이오드 및 제2 다이오드와 출력단 사이에 접속된 제3 인덕터(L3)와 제4 인덕터(L4), 제1 커패시터(C1)를 포함한다.The circuit portion 120 is composed of circuits for zero current switching and for voltage limitation at switch-off. Third and fourth diodes D3 and D4 respectively connected between the first node N1 and the second node N3 and the third node N3, first and second diodes D3 and D4 connected between the first and second diodes and the output, A third inductor L3, a fourth inductor L4, and a first capacitor C1.

EMI(Electro Magnetic Interference, 이하 EMI라 한다) 필터(150)는 AC 전원(140)의 입력 시 발생하는 노이즈 또는 브리지리스 PFC회로(100) 내부에서 발생하는 고주파 스위칭 노이즈를 억제한다.An EMI (Electro Magnetic Interference) filter 150 suppresses noise generated when the AC power source 140 is input or high frequency switching noise generated in the bridgeless PFC circuit 100.

도 2는 도 1에 도시된 브리지리스 PFC 회로(100)의 교류 전원의 전압이 양인 경우의 구동 예시 도이다.FIG. 2 is a driving example when the voltage of the AC power source of the bridgeless PFC circuit 100 shown in FIG. 1 is positive.

도 2를 참조하면, 교류 전원의 전압이 양인 경우에 전류 경로는 제1 인덕터(L1), 제1 스위치(Q1), 제1 다이오드(D1), 제3 인덕터(L3), 제3 다이오드(D3), 제4 인덕터(L4), 제1 커패시터(C1), 제2 커패시터(C2) 및 제6 다이오드(D6)로 형성된다. 교류 전원의 전압이 양인 경우에 제1 스위치(Q1)의 스위칭 타이밍에 따라 다른 동작 1 내지 4 구간에서의 회로 동작은 다음과 같다.Referring to FIG. 2, when the voltage of the AC power source is positive, the current path includes a first inductor L1, a first switch Q1, a first diode D1, a third inductor L3, a third diode D3 A fourth inductor L4, a first capacitor C1, a second capacitor C2 and a sixth diode D6. When the voltage of the AC power source is positive, the circuit operation in the first to fourth sections according to the switching timing of the first switch Q1 is as follows.

동작 1 구간은 제어부(130)의 제어에 따라 제1 스위치(Q1)가 턴 온되는 순간이다. 동작 1 구간에서, 즉, 제1 스위치(Q1)가 턴 온되는 순간, 제1 인덕터(L1)를 통하여 흐르는 입력 전류는 제1 다이오드를 통해 흐르는 전류(ID1)와 스위치 전류 (Isw)로 나눠지게 된다. 이때, 다이오드 전류(ID1)는 입력 전류 크기에서부터 0 까지 서서히 감소하게 되고, 스위치 전류(Isw)는 제3 인덕터(L3)에 의해서 0에서부터 입력 전류 크기까지 서서히 상승하게 된다. 따라서, 영전류스위칭(ZCS)이 이루어진다. The operation 1 section is the moment when the first switch Q1 is turned on under the control of the controller 130. The input current flowing through the first inductor L1 is divided into the current ID1 flowing through the first diode and the switch current Isw at the moment when the first switch Q1 is turned on in the operation 1 section, do. At this time, the diode current ID1 gradually decreases from the input current magnitude to zero, and the switch current Isw gradually rises from 0 to the input current magnitude by the third inductor L3. Thus, zero current switching (ZCS) is performed.

동작 2 구간은 제1 스위치(Q1)가 턴 온을 유지하는 구간이다. 제1 인덕터( L1)에 흐르던 입력 전류 전체가 제1 스위치(Q1)을 통하여 흐르게 된다. The operation 2 section is a section in which the first switch Q1 is kept turned on. The entire input current flowing through the first inductor L1 flows through the first switch Q1.

동작 3 구간은 제어부(130)의 제어에 따라 제1 스위치(Q1)가 턴 오프되는 순간부터 제1 커패시터(C1)에 충전된 전압이 원하는 직류 전압(Vdc)이 되기 전까지의 구간이다. 제1 스위치(Q)가 턴 오프되면 제1 스위치의 양단에 걸리는 전압(Vsw1)은 상승하게 된다. 따라서, 제1 커패시터(C1)에 저장된 전압 값, 즉 초기 전압 값이 직류 전압(Vdc)보다 작으므로, 제1 스위치(Q1)를 턴오프한 경우, 전류는 제3 다이오드(D3)을 통하여 흐르게 되며 제1 커패시터(C1)의 전압은 직류 전압(Vdc)까지 상승하게 된다.The operation 3 period is a period from when the first switch Q1 is turned off under the control of the controller 130 until the voltage charged in the first capacitor C1 becomes the desired DC voltage Vdc. When the first switch Q is turned off, the voltage Vsw1 across both ends of the first switch is increased. Accordingly, since the voltage value stored in the first capacitor C1, i.e., the initial voltage value is smaller than the direct-current voltage Vdc, when the first switch Q1 is turned off, the current flows through the third diode D3 And the voltage of the first capacitor C1 rises to the direct-current voltage Vdc.

동작 4 구간은 제1 커패시터(C1)의 전압이 Vdc가 된 후 다시 제1 스위치(Q1)가 턴 온되기 전까지의 구간이다.The operation section 4 is a section until the voltage of the first capacitor C1 becomes Vdc and then the first switch Q1 is turned on again.

제1 커패시터(C1)의 전압이 Vdc가 되면 전류는 제1 다이오드(D1)를 통하여 흐르기 시작한다. 이때, 제3 다이오드(D3)의 전류는 공진에 의해서 서서히 감소하게 된다. 따라서, 제1 스위치(Q1)가 다시 턴 온되기 전에 0이 되며 제1 다이오드( D1)를 통해 흐르는 전류(ID1)는 서서히 증가하여 입력 전류 크기가 된다. When the voltage of the first capacitor C1 becomes Vdc, the current starts to flow through the first diode D1. At this time, the current of the third diode D3 is gradually reduced by the resonance. Therefore, before the first switch Q1 is turned on again, it becomes zero, and the current ID1 flowing through the first diode D1 gradually increases to become the input current magnitude.

제1 커패시터(C1)의 전압은 동작 1, 2 구간에서는 제4 인덕터(L4)에 의하여 방전을 하며, 동작 3 구간에서는 충전을 한다. 동작 4 구간에서는 동작 초기에는 충전을 하다가 후반에는 방전하기 시작한다. The voltage of the first capacitor C1 is discharged by the fourth inductor L4 in the first and second sections, and is charged in the third section. In the operation section 4, charging starts at the beginning of operation, and discharge starts at the latter part.

도 3은 도 1에 도시된 브리지리스 PFC 회로(100)의 교류 전원의 전압이 음인 경우의 구동 예시 도이다.FIG. 3 is a driving example when the voltage of the AC power source of the bridgeless PFC circuit 100 shown in FIG. 1 is negative.

도 3을 참조하면, 교류 전원의 전압이 음인 경우에, 전류 경로는 제2 인덕터(L2), 제2 스위치(Q2), 제2 다이오드(D2), 제3 인덕터(L3), 제4 다이오드(D4), 제4 인덕터(L4), 제1 커패시터(C1), 제2 커패시터(C2) 및 제5 다이오드(D5)에 의해 형성된다. 교류 전원의 전압이 음인 경우의 회로 동작은 도 2를 참조하여 설명한 것과 유사하다.Referring to FIG. 3, when the voltage of the AC power source is negative, the current path includes a second inductor L2, a second switch Q2, a second diode D2, a third inductor L3, D4, a fourth inductor L4, a first capacitor C1, a second capacitor C2 and a fifth diode D5. The circuit operation when the voltage of the AC power source is negative is similar to that described with reference to Fig.

교류 전원의 전압이 음인 경우에 제2 스위치(Q2)의 스위칭 타이밍에 따라 다른 동작 1 내지 4 구간에서의 회로 동작은 다음과 같다.When the voltage of the AC power source is negative, the circuit operation in the first to fourth sections according to the switching timing of the second switch Q2 is as follows.

동작 1 구간은 제어부(130)의 제어에 따라 제2 스위치(Q2)가 턴 온 되는 순간이다. 동작 1 구간에서, 즉, 제2 스위치(Q2)가 턴 온되는 순간, 제2 인덕터(L2)를 통하여 흐르는 입력 전류는 제2 다이오드를 통해 흐르는 전류(ID2)와 스위치 전류(Isw2)로 나눠지게 된다. 이때, 다이오드 전류(ID2)는 입력 전류 크기에서부터 0까지 서서히 감소하게 되고, 스위치 전류(Isw2)는 제3 인덕터(L3)에 의해서 0에서부터 입력 전류 크기까지 서서히 상승하게 된다. 따라서, 영전류스위칭(ZCS)이 이루어진다. The operation 1 section is the moment when the second switch Q2 is turned on under the control of the control section 130. The input current flowing through the second inductor L2 is divided into the current ID2 flowing through the second diode and the switch current Isw2 in the operation 1 section, that is, the moment the second switch Q2 is turned on do. At this time, the diode current ID2 gradually decreases from the input current magnitude to zero, and the switch current Isw2 gradually rises from 0 to the input current magnitude by the third inductor L3. Thus, zero current switching (ZCS) is performed.

동작 2 구간은 제2 스위치(Q2)가 턴 온을 유지하는 구간이다. 제2 인덕터( L2)에 흐르던 입력 전류 전체가 제2 스위치(Q2)을 통하여 흐르게 된다. The operation 2 section is a section in which the second switch Q2 is kept turned on. The entire input current flowing through the second inductor L2 flows through the second switch Q2.

동작 3 구간은 제어부(130)의 제어에 따라 제2 스위치(Q2)가 턴 오프 되는 순간부터 제1 커패시터(C1)에 충전된 전압이 원하는 직류 전압(Vdc)이 되기 전까지의 구간이다. 제2 스위치(Q2)가 턴 오프 되면 제2 스위치의 양단에 걸리는 전압(Vsw2)은 상승하게 된다. 따라서, 제1 커패시터(C1)에 저장된 전압 값, 즉 초기 전압 값이 직류 전압(Vdc)보다 작으므로, 제2 스위치(Q2)를 턴 오프한 경우, 전류는 제4 다이오드(D4)을 통하여 흐르게 되며 제1 커패시터(C1)의 전압은 직류 전압(Vdc)까지 상승하게 된다.The operation period 3 is a period from when the second switch Q2 is turned off under the control of the controller 130 until the voltage charged in the first capacitor C1 becomes the desired DC voltage Vdc. When the second switch Q2 is turned off, the voltage Vsw2 across both ends of the second switch rises. Therefore, when the second switch Q2 is turned off because the voltage value stored in the first capacitor C1, i.e., the initial voltage value is smaller than the DC voltage Vdc, the current flows through the fourth diode D4 And the voltage of the first capacitor C1 rises to the direct-current voltage Vdc.

동작 4 구간은 제1 커패시터(C1)의 전압이 Vdc가 된 후 다시 제2 스위치(Q2)가 턴 온 되기 전까지의 구간이다.The operation section 4 is a section until the voltage of the first capacitor C1 becomes Vdc and then the second switch Q2 is turned on again.

제1 커패시터(C1)의 전압이 Vdc가 되면 전류는 제2 다이오드(D1)를 통하여 흐르기 시작한다. 이때, 제4 다이오드(D4)의 전류는 공진에 의해서 서서히 감소하게 된다. 따라서, 제2 스위치(Q2)가 다시 턴 온 되기 전에 0이 되며 제2 다이오드(D2)를 통해 흐르는 전류(ID2)는 서서히 증가하여 입력 전류 크기가 된다. When the voltage of the first capacitor C1 becomes Vdc, the current starts to flow through the second diode D1. At this time, the current of the fourth diode D4 is gradually reduced by the resonance. Therefore, before the second switch Q2 is turned on again, it becomes zero, and the current ID2 flowing through the second diode D2 gradually increases to become the magnitude of the input current.

본 실시 예에서, 종래의 브리지 다이오드를 사용하는 PFC 회로에서, 직류 출력 전압(Vdc)을 생성하기 위하여 정류회로로서 풀 브리지 다이오드를 구성하는 경우, 교류 전압이 양 또는 음인 경우에 두 번의 브리지 다이오드를 거치나, 본 실시 예에서, 한 번의 다이오드를 거치므로 도통 손실을 줄일 수 있다. 또한, 스위치의 상승시간(Rising Time), 다이오드의 역 회복 특성에 의하여 발생하는 스위치의 턴 온 손실을 영전류스위칭을 통하여 줄일 수 있다. 또한, 공진 회로를 추가함으로써, 스위치 턴 온 시 발생하는 스위치 전류 스파이크(spike)를 제거할 수 있다. 또한, 역 도통 특성이 좋지 않은 p타입의 GaN 스위치 소자를 이용하여서도 PFC 회로를 구현할 수 있다. In the present embodiment, in a PFC circuit using a conventional bridge diode, when a full bridge diode is configured as a rectifying circuit to generate a DC output voltage Vdc, two bridge diodes may be used when the AC voltage is positive or negative In the present embodiment, the conduction loss can be reduced by passing through one diode. In addition, the turn-on loss of the switch caused by the rise time of the switch and the reverse recovery characteristic of the diode can be reduced through the zero current switching. In addition, by adding a resonance circuit, it is possible to eliminate the switch current spike that occurs when the switch turns on. In addition, the PFC circuit can be realized by using a p-type GaN switch element having poor reverse conduction characteristics.

도 4a 및 4b는 종래기술에 따른 브리지리스 PFC회로 및 도 1에 도시된 브리지리스 PFC 회로도들이고, 도 5는 도 4에 도시된 회로들의 시뮬레이션 결과 예시 도들이다.Figs. 4A and 4B are a bridgeless PFC circuit according to the prior art and the bridgeless PFC circuit diagram shown in Fig. 1, and Fig. 5 is a simulation result example of the circuits shown in Fig.

시뮬레이션 조건은 다음과 같다. 출력 전력은 750 W, 출력전압(Vdc)은 400 V, 교류 전원의 교류 전압(Vac)은 220 Vac, 스위칭 주파수 60 kHz, L1 = L2 = 1mH, C2 = 470 uF, L3 = 200 uH, L4 = 50 uH, C1 = 200 nF이다.The simulation conditions are as follows. L2 = 1mH, C2 = 470 uF, L3 = 200 uH, L4 = 200 uH, and the output power (Vdc) is 400 V. The AC voltage (Vac) 50 uH, and C1 = 200 nF.

시뮬레이션 결과는 다음 표 1과 같다.The simulation results are shown in Table 1 below.

스위치 피크 전류Switch peak current 턴 온 손실Turn-on loss 도 4a4A 5A5A 2W2W 도 4b4B 3.2A3.2A 0.2W0.2 W

표 1에 도시된 것처럼, 도 4a에 도시된 PFC회로의 경우, 스위치의 피크 전류가 5A이고, 스위치 턴 온 시의 손실은 2W이지만, 도 4b에 도시된 본 실시 예에 따르면, 스위치 피크 전류는 3.2A이고, 스위치(Q1 또는 Q2) 턴 온 시의 손실은 0,2W로 감소하였다.As shown in Table 1, in the case of the PFC circuit shown in Fig. 4A, the peak current of the switch is 5A and the loss at the switch turn-on is 2W, but according to this embodiment shown in Fig. 3.2A, and the loss at turn-on of the switch (Q1 or Q2) was reduced to 0,2W.

도 5a에 도시된 것처럼, 스위치 소자(Q1 또는 Q2)의 턴 온 시에 스위치를 통해 흐르는 피크 전류가 커짐에 따라 손실이 증가하였지만, 도 5b에 도시된 것처럼, 본 실시 예에서는 영전류스위칭을 통해 스위치의 턴 온 시의 스위치 전류를 감소시켜 턴 온 시의 손실을 줄일 수 있다.As shown in FIG. 5A, the loss increases as the peak current flowing through the switch increases when the switching element Q1 or Q2 is turned on. However, as shown in FIG. 5B, in this embodiment, It is possible to reduce the turn-on loss by reducing the switch current when the switch is turned on.

도 5c에 도시된 것처럼, 도 4b에 도시된 다이오드(D3)를 통해 흐르는 전류가 스위치를 턴 온시킨 후 스위치를 통해 흐르는 전류가 증가하기 전에, 즉 스위치가 턴 온되기 전에, 0으로 감소한 것을 알 수 있다. As shown in FIG. 5C, the current flowing through the diode D3 shown in FIG. 4B turns on the switch and then decreases to zero before the current flowing through the switch increases, that is, before the switch turns on. .

본 발명에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, “필수적인”, “중요하게” 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific acts described in the present invention are, by way of example, not intended to limit the scope of the invention in any way. For brevity of description, descriptions of conventional electronic configurations, control systems, software, and other functional aspects of such systems may be omitted. Also, the connections or connecting members of the lines between the components shown in the figures are illustrative of functional connections and / or physical or circuit connections, which may be replaced or additionally provided by a variety of functional connections, physical Connection, or circuit connections. Also, unless explicitly mentioned, such as " essential ", " importantly ", etc., it may not be a necessary component for application of the present invention.

본 발명의 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 본 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.The use of the terms " above " and similar indication words in the specification of the present invention (particularly in the claims) may refer to both singular and plural. In addition, in the present invention, when a range is described, it includes the invention to which the individual values belonging to the above range are applied (unless there is contradiction thereto), and each individual value constituting the above range is described in the detailed description of the invention The same. Finally, the steps may be performed in any suitable order, unless explicitly stated or contrary to the description of the steps constituting the method according to the invention. The present invention is not necessarily limited to the order of description of the above steps. The use of all examples or exemplary language (e.g., etc.) in this invention is for the purpose of describing the present invention only in detail and is not to be limited by the scope of the claims, It is not. It will also be appreciated by those skilled in the art that various modifications, combinations, and alterations may be made depending on design criteria and factors within the scope of the appended claims or equivalents thereof.

Claims

교류 전원의 포지티브 단과 제1 노드 사이에 접속된 제1 인덕터;
상기 교류 전원의 네거티브 단과 제2 노드 사이에 접속된 제2 인덕터;
상기 제1 노드에 각각 접속된 제1 다이오드 및 제1 스위치;
상기 제2 노드에 접속된 각각 접속된 제2 다이오드 및 제2 스위치;
상기 제1 스위치와 상기 포지티브 단 사이에 접속된 제5 다이오드와, 상기 제2 스위치와 상기 네거티브 단 사이에 접속된 제6 다이오드;
상기 제1 노드와 제3 노드 사이에 접속된 제3 다이오드;
상기 제2 노드와 상기 제3 노드 사이에 접속된 제4 다이오드;
상기 제1 다이오드 및 상기 제2 다이오드와, 직류 출력의 포지티브 단 사이에 접속된 제3 인덕터;
상기 제3 인덕터와 상기 제3 노드 사이에 접속된 제4 인덕터;
상기 제3 노드와 상기 직류 출력의 네거티브 단 사이에 접속된 제1 커패시터; 및
상기 제1 스위치 및 상기 제2 스위치를 제어하는 제어부를 포함하는 브리지리스 역률 개선 회로. A first inductor connected between a positive end of the AC power source and the first node;
A second inductor connected between a negative terminal of the ac power source and a second node;
A first diode and a first switch respectively connected to the first node;
A second diode and a second switch respectively connected to the second node;
A fifth diode connected between the first switch and the positive terminal, a sixth diode connected between the second switch and the negative terminal,
A third diode connected between the first node and the third node;
A fourth diode connected between the second node and the third node;
A third inductor connected between the first diode and the second diode and a positive end of the direct current output;
A fourth inductor connected between the third inductor and the third node;
A first capacitor connected between the third node and a negative end of the direct current output; And
And a control unit for controlling the first switch and the second switch.

제 1 항에 있어서,
상기 교류 전원의 교류 전압이 양의 전압인 경우,
상기 제1 인덕터, 상기 제1 스위치, 상기 제1 다이오드, 상기 제3 인덕터, 상기 제3 다이오드, 상기 제4 인덕터, 상기 제1 커패시터 및 상기 제6 다이오드를 통한 전류 패스가 형성된 브리지리스 역률 개선 회로.The method according to claim 1,
When the AC voltage of the AC power source is a positive voltage,
Wherein a current path is formed through the first inductor, the first switch, the first diode, the third inductor, the third diode, the fourth inductor, the first capacitor, and the sixth diode, .

제 1 항에 있어서,
상기 교류 전원의 교류 전압이 음의 전압인 경우,
상기 제2 인덕터, 상기 제2 스위치, 상기 제2 다이오드, 상기 제3 인덕터, 상기 제4 다이오드, 상기 제4 인덕터, 상기 제1 커패시터 및 상기 제5 다이오드를 통한 전류 패스가 형성된 브리지리스 역률 개선 회로.The method according to claim 1,
When the AC voltage of the AC power source is a negative voltage,
Wherein a current path is formed through the second inductor, the second switch, the second diode, the third inductor, the fourth diode, the fourth inductor, the first capacitor, and the fifth diode, .

제 1 항에 있어서,
상기 제3 다이오드, 상기 제4 다이오드, 상기 제3 인덕터, 상기 제4 인덕터 및 상기 제1 커패시터는 상기 제1 스위치 및 상기 제2 스위치 중 적어도 하나의 스위치의 턴 오프 시의 스위치 전압을 제한하는 브리지리스 역률 개선 회로. The method according to claim 1,
Wherein the third diode, the fourth diode, the third inductor, the fourth inductor, and the first capacitor are connected to a bridge, which limits the switch voltage at the time of turning off of at least one of the first switch and the second switch, Lease power factor improvement circuit.

제 1 항에 있어서,
상기 제어부는,
상기 제1 스위치 및 상기 제2 스위치를 PWM(Pulse Width Modulation) 제어하여 상기 직류 출력의 양단에 접속된 부하에 소정의 직류 전원을 공급하는 브리지리스 역률 개선 회로.The method according to claim 1,
Wherein,
Wherein the first switch and the second switch are PWM (Pulse Width Modulation) controlled to supply a predetermined DC power to a load connected to both ends of the DC output.

제 2 항에 있어서,
상기 제1 스위치가 턴 온 되는 타이밍에, 상기 제1 다이오드를 통해 흐르는 전류를 입력 전류의 크기에서 0으로 감소하고, 상기 제1 스위치를 통해 흐르는 전류는 0에서 상기 입력 전류의 크기까지 증가함으로써, 영 전류 스위칭이 수행되는 브리지리스 역률 개선 회로.3. The method of claim 2,
Wherein a current flowing through the first diode is decreased from a magnitude of an input current to zero at a timing at which the first switch is turned on and a current flowing through the first switch is increased from zero to a magnitude of the input current, Bridgeless power factor correction circuit in which zero current switching is performed.

제 6 항에 있어서,
상기 제1 스위치가 턴 오프되는 타이밍에, 상기 제1 커패시터의 전압이 소정의 직류 전압까지 상승하는 브리지리스 역률 개선 회로.The method according to claim 6,
Wherein the voltage of the first capacitor rises to a predetermined DC voltage at a timing at which the first switch is turned off.

제 7 항에 있어서,
상기 제1 스위치가 턴 온되기 전에, 상기 제3 다이오드를 통해 흐르는 전류는 0인 브리지리스 역률 개선 회로.8. The method of claim 7,
Wherein the current flowing through the third diode is zero before the first switch is turned on.

제 1 항에 있어서,
상기 제1 스위치 및 상기 제2 스위치의 턴 온시 발생되는 스위치 손실이 감소되는 브리지리스 역률 개선 회로.The method according to claim 1,
Wherein the switch loss generated when the first switch and the second switch are turned on is reduced.

제 1 항에 있어서,
상기 제1 스위치 및 상기 제2 스위치의 턴 온시 전류 스파이크를 감소시키는 브리지리스 역률 개선 회로.The method according to claim 1,
Wherein the current spike at the time of turning on the first switch and the second switch is reduced.

제 1 항에 있어서,
상기 제1 스위치 및 상기 제2 스위치 중 적어도 하나는 p타입 GaN 소자인 브리지리스 역률 개선 회로.The method according to claim 1,
Wherein at least one of the first switch and the second switch is a p-type GaN element.

제 1 항에 있어서,
상기 직류 출력의 양단 사이에 접속된 제2 커패시터를 더 포함하는 브리지리스 역률 개선 회로.The method according to claim 1,
And a second capacitor connected between both ends of the direct current output.

제 1 항에 있어서,
상기 교류 전원은,
90 내지 265V의 입력 전압 범위를 갖는 브리지리스 역률 개선 회로.The method according to claim 1,
The AC power source
A bridgeless power factor correction circuit having an input voltage range of 90 to 265V.

제 1 항에 있어서,
상기 부하의 변동 범위가 임계값 이상인 브리지리스 역률 개선 회로.The method according to claim 1,
Wherein the fluctuation range of the load is equal to or greater than a threshold value.

제 1 항에 있어서,
상기 교류 전원에 접속된 EMI 필터를 더 포함하는 브리지리스 역률 개선 회로.The method according to claim 1,
And an EMI filter connected to the AC power supply.

교류 전원의 포지티브 단과 제1 노드 사이에 접속된 제1 인덕터;
상기 교류 전원의 네거티브 단과 제2 노드 사이에 접속된 제2 인덕터;
상기 제1 노드에 각각 접속된 제1 다이오드 및 제1 스위치;
상기 제2 노드에 접속된 각각 접속된 제2 다이오드 및 제2 스위치;
상기 제1 스위치와 상기 포지티브 단 사이에 접속된 제5 다이오드와, 상기 제2 스위치와 상기 네거티브 단 사이에 접속된 제6 다이오드;
상기 제1 노드와 제3 노드 사이에 접속된 제3 다이오드;
상기 제2 노드와 상기 제3 노드 사이에 접속된 제4 다이오드;
상기 제1 다이오드 및 상기 제2 다이오드와, 직류 출력의 포지티브 단 사이에 접속된 제3 인덕터;
상기 제3 인덕터와 상기 제3 노드 사이에 접속된 제4 인덕터;
상기 제3 노드와 상기 직류 출력의 네거티브 단 사이에 접속된 제1 커패시터; 및
상기 제1 스위치 및 상기 제2 스위치를 제어하는 제어부를 포함하는 브리지리스 역률 개선 회로의 구동 방법으로서,
상기 제1 스위치 및 상기 제2 스위치의 턴 온 전에, 상기 제3 다이오드 및 상기 제4 다이오드를 통해 흐르는 전류가 실질적으로 0인 브리지리스 역률 개선 회로의 구동 방법.A first inductor connected between a positive end of the AC power source and the first node;
A second inductor connected between a negative terminal of the ac power source and a second node;
A first diode and a first switch respectively connected to the first node;
A second diode and a second switch respectively connected to the second node;
A fifth diode connected between the first switch and the positive terminal, a sixth diode connected between the second switch and the negative terminal,
A third diode connected between the first node and the third node;
A fourth diode connected between the second node and the third node;
A third inductor connected between the first diode and the second diode and a positive end of the direct current output;
A fourth inductor connected between the third inductor and the third node;
A first capacitor connected between the third node and a negative end of the direct current output; And
And a control unit for controlling the first switch and the second switch, the method comprising:
Wherein the current flowing through the third diode and the fourth diode is substantially zero before the first switch and the second switch are turned on.

제 16 항에 있어서,
상기 제1 스위치 또는 제2 스위치가 턴 온 되는 타이밍에, 상기 제1 다이오드 또는 제2 다이오드를 통해 흐르는 전류는 입력 전류의 크기에서 0으로 감소하고, 상기 제1 스위치 또는 제2 스위치를 통해 흐르는 전류는 0에서 상기 입력 전류의 크기까지 증가함으로써, 영 전류 스위칭이 수행되는 브리지리스 역률 개선 회로의 구동 방법.17. The method of claim 16,
The current flowing through the first diode or the second diode decreases to zero in the magnitude of the input current at the timing at which the first switch or the second switch is turned on and the current flowing through the first switch or the second switch Is increased from zero to the magnitude of the input current, thereby performing zero current switching.

제 16 항에 있어서,
상기 제1 스위치 또는 제2 스위치가 턴 오프되는 타이밍에, 상기 제1 커패시터의 전압이 소정의 직류 전압까지 상승하는 브리지리스 역률 개선 회로의 구동 방법.17. The method of claim 16,
Wherein the voltage of the first capacitor rises to a predetermined direct-current voltage at a timing at which the first switch or the second switch is turned off.

제 16 항에 있어서,
상기 제1 스위치 또는 제2 스위치가 턴 온 되기 전에, 상기 제3 다이오드 또는 제4 다이오드를 통해 흐르는 전류는 0인 브리지리스 역률 개선 회로의 구동 방법.17. The method of claim 16,
Wherein the current flowing through the third diode or the fourth diode is zero before the first switch or the second switch is turned on.

제 16 항에 있어서,
상기 제1 스위치 및 상기 제2 스위치의 턴 온 시 발생되는 스위치 손실이 감소되는 브리지리스 역률 개선 회로의 구동 방법.17. The method of claim 16,
Wherein a switch loss generated when the first switch and the second switch are turned on is reduced.