KR20150035348A - 박막 서미스터 소자 및 그 제조 방법 - Google Patents
박막 서미스터 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20150035348A KR20150035348A KR1020137025978A KR20137025978A KR20150035348A KR 20150035348 A KR20150035348 A KR 20150035348A KR 1020137025978 A KR1020137025978 A KR 1020137025978A KR 20137025978 A KR20137025978 A KR 20137025978A KR 20150035348 A KR20150035348 A KR 20150035348A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- electrode layer
- oxygen
- nitrogen
- electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
- C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
- C22F1/14—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of noble metals or alloys based thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thermal Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Si기판(2)과, Si기판(2) 상에 형성된 서미스터 박막(5)과, 서미스터 박막(5)의 막 위에, 막 아래에 또는 막 내에 형성된 백금 또는 그 합금 등으로 이루어지는 전극(3)을 구비한 박막 서미스터 소자로서, 전극(3)이 산소 및 질소를 포함하여 성막된 후에 열처리하여 결정화되어 이루어진 것을 특징으로 하는 박막 서미스터 소자.
Description
본 발명은, 예를 들면 온도 센서, 적외선 센서 등의 센서에 이용되는 박막 서미스터 소자 및 박막 서미스터 소자의 제조 방법에 관한 것이다.
예를 들면, 정보 기기, 통신 기기, 의료용 기기, 주택 설비 기기, 자동차용 전송 기기 등의 온도 센서, 적외선 센서로서 큰 음(-)의 온도 계수를 갖는 산화물 반도체의 소결체인 박막 서미스터 소자가 이용되고 있다. 일반적으로 이러한 박막 서미스터 소자는 기판에 전극이 형성되고 나서 서미스터 박막이 형성되고, 1400℃이하의 온도로 열처리된다.
여기서, 기판에 설치된 하지층(下地層; underlayer)에 직접 백금(Pt) 또는 그 합금 등으로 이루어지는 전극을 형성하는 경우, 기판을 100℃이상으로 가열하면서 성막(成膜; deposition)하고, 백금 또는 그 합금 등으로 이루어지는 전극의 패턴 형성을 기상 에칭으로 행한다. 이 경우, 성막 장치에 기판 가열 기구가 필요하게 된다. 또한, 기상 에칭은 부식성 가스를 사용하지 않으므로, 일반적인 기상 에칭 장치에서는 레지스트를 마스크로서 사용하여 패턴 형성한다. 이때, 하지 절연층과 서미스터 박막과 Pt 등의 금속 간의 부착력이 약하여 박리하기 쉬운 문제가 있다.
그래서, 하지층과 Pt 등 간에 강력한 부착 강도를 얻고자 하는 경우에는, 부착 강도를 얻기 위한 금속이나 합금 등으로 이루어지는 접착층과 백금 또는 그 합금 등으로 이루어지는 도전층의 2층 구조를 갖는 전극이 형성된다(특허문헌 1, 2, 3).
종래 이러한 기술로서는, 예를 들면 이하에 나타내는 문헌에 기재된 것이 알려져 있다.
그러나, 도 3, 도 4에 도시된 바와 같이, 상기 종래의 제조 방법에 의해 하지 접착층(2A)이 배치된 기판(2) 상에 접착층(3B, 4B) 및 도전층(3A, 4A)을 갖는 전극(3, 4)과 서미스터 박막(5)을 형성한 후 열처리를 실시한다. Pt 또는 그 합금 등으로 이루어지는 도전층은 귀금속이기 때문에, 산화물인 하지층 및 서미스터 박막과의 접착력이 매우 약하여 박리하기 쉬운 문제가 있다.
그 때문에, 전극(3, 4) 상에 형성된 서미스터 박막(5)이 박리하고, 전극 박리 때문에 저항값 상승의 원인이 된다. 종래의 방법에서는 티탄, 크롬 중 적어도 하나를 포함하는 접착층을 설치함으로써 접착력을 개선하였다. 단, 티탄, 크롬 중 적어도 하나를 포함하는 접착층을 설치하면, 서미스터 박막과의 반응이나 티탄, 크롬의 산화가 진행되어 특성 열화되는 문제가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 기판과 전극의 부착 강도를 유지하면서 서미스터 박막과 전극의 충분한 부착 강도를 얻을 수 있는 박막 서미스터 소자 및 박막 서미스터 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 관한 박막 서미스터 소자는 베이스체(base substance)와, 상기 베이스체 상에 형성된 서미스터 박막과, 상기 서미스터 박막의 막 위에, 막 아래에 또는 막 내에 형성된 한 쌍의 전극을 구비한 박막 서미스터 소자로서, 전극층이 산소, 질소를 포함하여 성막된 후에 열처리로 결정화하는 것을 특징으로 한다.
또한, 본 발명에 관한 박막 서미스터 소자의 제조 방법은, 베이스체 상에 형성된 서미스터 박막의 막 위에, 막 아래에 또는 막 내에 한 쌍의 전극을 패턴 형성하는 박막 서미스터 소자의 제조 방법으로서, 산소, 질소를 포함하여 전극층을 성막하는 제1 공정과, 한 쌍의 전극을 패턴 형성하는 제2 공정과, 상기 전극층을 열처리로 결정화하는 제3 공정을 구비하고 있는 것을 특징으로 한다.
이들 발명은, 전극층이 산소, 질소를 포함하여 성막된 후에 열처리로 결정화되므로, 한 쌍의 전극과 서미스터 박막이 성막된 후의 열처리에서도 백금(Pt) 또는 그 합금 등으로 이루어지는 도전층의 막 내의 산소 및 질소의 농도 변동을 억제할 수 있다. 따라서, 열처리 전후에 전극층의 표면 상태를 적합한 상태로 유지할 수 있다. 이는, 종래와 같은 산소, 질소를 포함하지 않은 상태의 전극층의 경우, 열처리를 하였을 때에 전극층이 급격히 산화 및 질화가 진행되어 전극 박리하는 현상을 일으킨다. 또한, 티탄, 크롬 중 적어도 하나를 포함하는 접착층을 설치하면 서미스터 박막과 반응하여 특성 열화된다.
본 발명의 산소, 질소를 포함하여 성막된 후에 열처리에 의해 결정화하는 방법으로 형성된 전극층의 경우에는, 산소, 질소의 함유량 변화를 억제하기 때문에 전극 박리를 억제하고 특성 열화도 억제하고 있다고 생각된다.
또한, 본 발명에 관한 박막 서미스터 소자는, 상기 전극층이 산소 및 질소 중 적어도 한쪽을 포함하여 성막되어 있는 것을 특징으로 한다.
또한, 본 발명에 관한 박막 서미스터 소자의 제조 방법은, 상기 제1 공정이 산소 및 질소 중 적어도 한쪽을 가하여 상기 전극층을 성막하는 것을 특징으로 한다. 상기 전극층을 성막한 후에 한 쌍의 전극을 에칭 등의 공정으로 패턴 형성하는 제2 공정에 의해 패턴을 형성한다.
이들 발명은, 전극층의 성막시에 산소 또는 질소 중 적어도 한쪽을 포함시키는 것 및 상기 제3 공정이 열처리에 의해 결정화하는 방법에 의해 전극층을 적합하게 결정 상태가 <111> 배향인 입상(粒狀) 결정화시킬 수 있다.
또한, 본 발명에 관한 박막 서미스터 소자는, 상기 제2 전극층에서의 산소 및 질소 중 적어도 한쪽의 함유량이 0.01중량% 이상이고 4.9중량% 이하인 것을 특징으로 한다.
또한, 본 발명에 관한 박막 서미스터 소자의 제조 방법은, 상기 제1 공정이 산소 및 질소 중 적어도 한쪽을 가하여 상기 전극층을 성막하는 것을 특징으로 한다.
이들 발명은, 산소 및 질소 중 적어도 한쪽의 함유량을 0.01중량% 이상이고 4.9중량% 이하로 설정함으로써, 전극층의 결정 상태가 <111> 배향인 입상 결정화시킬 수 있고, 또한 전극층의 박리 등에 의한 저항값의 대폭적인 상승을 억제할 수 있다.
도 1은 본 발명에 관한 일 실시형태의 박막 서미스터 소자를 도시한 단면도 및 평면도이다.
도 2는 본 발명에 관한 일 실시형태의 박막 서미스터 소자의 제조 방법을 도시한 흐름도이다.
도 3은 종래의 박막 서미스터 소자에 관한 박막 서미스터 소자를 도시한 단면도 및 평면도이다.
도 4는 종래의 박막 서미스터 소자에 관한 일 실시형태의 박막 서미스터 소자의 제조 방법을 도시한 흐름도이다.
도 5는 본 발명에 관한 일 실시형태의 박막 서미스터 소자의 변형예에 있어서 다른 예를 도시한 도 1에 상당하는 단면도 및 평면도이다.
도 6은 본 발명에 관한 일 실시형태의 박막 서미스터 소자의 변형예에 있어서 다른 예를 도시한 도 2에 상당하는 발명에 관한 실시예의 제조 방법을 도시한 흐름도이다.
도 7은 본 발명의 효과를 나타내는 250℃ 내열 시험의 저항값 변화를 도시한 그래프이다.
도 8은 본 발명의 효과를 나타내는 250℃ 내열 시험의 B상수 변화를 도시한 그래프이다.
도 9는 본 발명의 효과를 나타내는 40℃⇔250℃ 온도 사이클 시험의 저항값 변화를 도시한 그래프이다.
도 10은 본 발명의 효과를 나타내는 박막 서미스터 소자에서의 열처리 후의 전자 현미경 사진이다.
도 11은 본 발명의 효과를 나타내는 박막 서미스터 소자의 도전층에서의 박막 X선 회절법(박막 XRD: 미소각 입사 X선 회절법)에 의한 프로파일의 그래프이다.
도 2는 본 발명에 관한 일 실시형태의 박막 서미스터 소자의 제조 방법을 도시한 흐름도이다.
도 3은 종래의 박막 서미스터 소자에 관한 박막 서미스터 소자를 도시한 단면도 및 평면도이다.
도 4는 종래의 박막 서미스터 소자에 관한 일 실시형태의 박막 서미스터 소자의 제조 방법을 도시한 흐름도이다.
도 5는 본 발명에 관한 일 실시형태의 박막 서미스터 소자의 변형예에 있어서 다른 예를 도시한 도 1에 상당하는 단면도 및 평면도이다.
도 6은 본 발명에 관한 일 실시형태의 박막 서미스터 소자의 변형예에 있어서 다른 예를 도시한 도 2에 상당하는 발명에 관한 실시예의 제조 방법을 도시한 흐름도이다.
도 7은 본 발명의 효과를 나타내는 250℃ 내열 시험의 저항값 변화를 도시한 그래프이다.
도 8은 본 발명의 효과를 나타내는 250℃ 내열 시험의 B상수 변화를 도시한 그래프이다.
도 9는 본 발명의 효과를 나타내는 40℃⇔250℃ 온도 사이클 시험의 저항값 변화를 도시한 그래프이다.
도 10은 본 발명의 효과를 나타내는 박막 서미스터 소자에서의 열처리 후의 전자 현미경 사진이다.
도 11은 본 발명의 효과를 나타내는 박막 서미스터 소자의 도전층에서의 박막 X선 회절법(박막 XRD: 미소각 입사 X선 회절법)에 의한 프로파일의 그래프이다.
본 발명에 관한 박막 서미스터 소자 및 박막 서미스터 소자의 제조 방법의 일 실시형태에 대해 도 1 및 도 2를 참조하여 설명한다. 또, 이하의 설명에 이용되는 각 도면에서는 각 부재를 인식 가능한 크기로 하기 위해 각 부재의 축척을 적절히 변경하고 있다.
본 실시형태에 관한 박막 서미스터 소자(1)는, 예를 들면 온도 검출용 센서로서, 도 1 및 도 2에 도시된 바와 같이, 표면에 하지층으로서 SiO2층(2A)이 형성된 Si기판(베이스체)(2)과, SiO2층(2A) 상에 패턴 형성된 한 쌍의 전극(3) 및 전극(4)과, SiO2층(2A) 및 전극(3) 및 전극(4) 상에 성막된 서미스터 박막(5)과, 이들 서미스터 박막(5)을 덮는 패시베이션(passivation)막(6)을 구비하고 있다.
상기 서미스터 박막은 한 쌍의 전극(3) 및 전극(4) 상에 형성된다.
상기 전극(3) 및 전극(4)은 SiO2층(2A) 상에 설치되고, 한 쌍의 전극(3) 및 전극(4)은 서로 소정 간격을 두고 대향 상태로 배치되어 있다. 한 쌍의 전극(3) 및 전극(4)은, 각각 서미스터 박막층(5)의 외부로 연장된 전극 단자부(7A) 및 전극 단자부(7B)를 갖고 있다.
한 쌍의 전극(3) 및 전극(4)은, 후술하는 방법에 의해 성막시에 산소 및 질소 중 적어도 한쪽을 포함하여 성막되어 있다. 이때, 열처리에 의해 산소 및 질소 중 적어도 한쪽의 함유량이 0.01중량% 이상이고 4.9중량% 이하가 되어 있다. 또, 상기 산소 및 질소 중 적어도 한쪽의 함유량에 있어서 산소와 질소를 모두 포함하는 경우는 양쪽의 총함유량을 말한다.
서미스터 박막(5)은, Mn-Co계 복합 금속 산화물(예를 들면, Mn304-Co304계 복합 금속 산화물) 또는 Mn-Co계 복합 금속 산화물에 Ni, Fe, Cu 중 적어도 1종류를 포함하는 복합 금속 산화물(예를 들면, Mn3O4-Co3O4-Fe2O3계 복합 금속 산화물)로 이루어지는 복합 금속 산화물막으로서, 스피넬(spinel)형 결정 구조를 갖고 있다.
패시베이션막(6)은 Si02막으로 이루어진다. 또, 절연성을 가지고 외부 분위기를 차단 가능하면, SiO2막 대신에 질화 규소막(Si3N4), 일산화 규소막(Si0), 유리막, 세라믹스막, 내열 수지 등의 절연성막으로도 상관없다.
다음에, 본 실시형태에 관한 박막 서미스터 소자(1)의 제조 방법에 대해 설명한다.
본 실시형태에 관한 박막 서미스터 소자의 제조 방법은, 도 2에 도시된 바와 같이, Si기판(2)의 SiO2층(2A)에 백금(Pt) 또는 그 합금 등으로 이루어지는 박막을 성막하는 공정(S01)과, 성막 후에 한 쌍의 전극(3) 및 전극(4)을 패턴 형성하는 공정(S02)과, 전극(3), 전극(4)을 열처리하는 공정(S03)에 전극(3) 및 전극(4)에 서미스터 박막(5)을 성막하는 공정(S04)과, 서미스터 박막을 패터닝하는 공정(S05)과, 서미스터 박막(5)을 열처리하는 공정(S06)과, 패시베이션막(6)을 성막하는 공정(S07)과, 패시베이션막(6)을 패터닝하는 공정(S08)을 구비하고 있다.
우선, Si기판(2)의 상면에 열산화에 의해 SiO2층(2A)이 예를 들면 막두께 O.5μm로 형성된 Si02/Si기판(2)을 준비한다.
백금(Pt)이나 그 합금 등으로 이루어지는 전극층을 성막하는 제1 공정(SO1)을 구비하고 있다.
제1 공정(SO1), 고주파 스퍼터링 장치, 직류 스퍼터링 장치 등을 이용하여 분위기 압력 100mPa∼1330mPa, 아르곤 가스 유량 10sccm∼50sccm 및 스퍼터링 전력 100W∼200OW의 인가에 덧붙여, 산소 가스 및 질소 가스 중 적어도 한쪽을 첨가한 분위기 가스를 이용하여 전극층을 성막한다. 이때, 성막 후에서의 산소 및 질소 중 적어도 한쪽이 함유하는 가스 농도로 한다.
제2 공정(S02)에서는, 상기 전극층의 성막 후, 전극층을 범용적인 포토리소그래피, 에칭에 의해 패턴 형성하여 한 쌍의 전극(3) 및 전극(4)을 얻는다.
제3 공정(S03)에서는, 한 쌍의 전극(3) 및 전극(4)을 열처리 온도 400℃∼1000℃의 대기 중에서 1∼10시간 보유함으로써 결정화하는 방법에 의해, 한 쌍의 전극(3) 및 전극(4)은 산소 및 질소를 포함하여 그 결정 구조가 <111> 배향인 입상 결정화시킬 수 있다.
또, 제3 공정(S03)에서는, 한 쌍의 전극(3) 및 전극(4)을 열처리 온도 40O℃∼1000℃의 대기 중에서 1∼10시간 보유함으로써 결정화하는 방법에 의해, 한 쌍의 전극(3) 및 전극(4)은 산소 및 질소를 포함하여 그 결정 구조가 <111> 배향인 주상(柱狀) 결정화시킬 수도 있다.
또한, 제3 공정(S03)에서는, 한 쌍의 전극(3) 및 전극(4)을 열처리 온도 400℃∼1000℃의 대기 중에서 1∼10시간 보유함으로써 결정화하는 방법에 의해, 한 쌍의 전극(3) 및 전극(4)은 산소 및 질소를 포함하여 그 결정 구조가 <111> 배향인 입상 및 주상 결정화시킬 수도 있다.
다음에, 한 쌍의 전극(3) 및 전극(4)에 서미스터 박막(5)을 성막하는 공정(S04)을 실시한다.
우선, 서미스터 박막(5)이라는 복합 금속 산화물막을 예를 들면 막두께 0.5μm로 스퍼터링에 의해 성막한다. 또, 상기 복합 금속 산화물막은 체적 저항률의 막두께 의존성이 작아지는 막두께 0.3μm 이상으로 설정하는 것이 바람직하다.
이때, 스퍼터 성막 조건은, 예를 들면 분위기 압력 100mPa∼1330mPa, 아르곤 가스 유량 10sccm∼50sccm 및 스퍼터링 전력 100W∼2000W의 인가로 설정한다. 또, 서미스터 박막(5)을 형성하는 Si02/Si기판(2)을 가열하면서 스퍼터링을 행하는 방법으로도 상관없다. 이때의 기판 온도는 200∼800℃의 범위 내로 설정하는 것이 바람직하다.
스퍼터링 후에, 에칭에 의해 패턴 형성하는 공정(S05). 소정의 열처리를 행하여 서미스터 박막(5)을 열처리하는 공정(S06). 이 열처리는 400℃∼1000℃의 온도로 대기 중에서 1∼24시간 행한다.
또, 상기 열처리에 있어서, 아르곤 가스나 질소 가스 등의 비활성 가스의 분위기 중에서 행하는 것 외에 이들 가스에 02를 예를 들면 0.1체적%∼25체적% 첨가해도 상관없다.
마지막으로, 패시베이션막(6)을 성막하는 공정(S07)으로 이행하여 제1 서미스터 박막(5A) 및 제2 서미스터 박막(5B) 상에 보호막이나 적외선 흡수막 등으로서 Si02 패시베이션막(6)을 적층한다. 성막 후, 패시베이션막(6)을 패터닝한다(S08).
이렇게 하여 온도 검출 센서로서의 박막 서미스터 소자가 제작된다.
이 박막 서미스터 소자의 제조 방법에 따르면, 한 쌍의 전극(3) 및 전극(4)이 산소 및 질소가 포함되어 성막된 후에 열처리되어 있으므로, 한 쌍의 전극(3) 및 전극(4)과 서미스터 박막(5)이 성막된 후의 열처리에서도 산소, 질소를 포함하여 성막된 후에 열처리에 의해 결정화하는 방법으로 형성된 전극의 경우에서는 열에 의한 산소, 질소의 함유량 변화를 억제하기 때문이라고 생각된다.
따라서, 열처리 후에 한 쌍의 전극(3) 및 전극(4)의 산소, 질소의 함유량 변화를 억제하기 때문에 박리의 발생을 억제하고 적합한 상태로 유지할 수 있으며, 열처리 후이어도 Si기판(2)과 한 쌍의 전극(3) 및 전극(4)의 부착 강도를 유지할 수 있다. 또한, 티탄, 크롬 중 적어도 하나를 포함하는 접착층을 설치하지 않으므로, 산화 및 질화 상태가 안정화되어 서미스터 특성의 안정화에도 기여한다.
또한, 한 쌍의 전극(3) 및 전극(4)의 성막시에 산소 또는 질소 중 적어도 한쪽을 포함시킴으로써, 도전층(3B)을 적합하게 산소 및 질소를 포함한 결정이 <111> 배향인 입상 결정화(혹은 주상 결정화 혹은 입상 및 주상 결정화)시킬 수 있다. 특히, 한 쌍의 전극(3) 및 전극(4)에서의 산소 및 질소 중 적어도 한쪽의 함유량을 0.1중량% 이상이고 4.9중량% 이하로 하고 있으므로, 한 쌍의 전극(3) 및 전극(4)을 충분히 산소 및 질소를 포함한 결정이 <111> 배향인 입상 결정화(혹은 주상 결정화 혹은 입상 및 주상 결정화)시킬 수 있고, 또한 한 쌍의 전극(3) 및 전극(4)의 박리에 의한 저항값의 대폭적인 상승을 억제할 수 있다.
또, 한 쌍의 전극(3) 및 전극(4)에서의 산소 및 질소 중 적어도 한쪽의 함유량을 0.1중량% 이상이고 4.9중량% 이하로 하는 이유에 대해 이하에 설명한다.
즉, 도 11에 도시된 구체예의 경우, 결정화한 것의 산소 함유량은 1.3%이고, 결정화하지 않은 상태인 것의 산소 함유량은 8.3%이었다. 상한값인 4.9중량%는 이 데이터의 거의 중간값에 해당하고, 하한값에 대해서는 스퍼터 가스의 아르곤 산소를 함유시키지 않아도 막 내에 산소를 끌어들이므로 O.01중량%로 하고 있다.
또, <111> 배향의 입상 결정화(혹은 주상 결정화 혹은 입상 및 주상 결정화)한 한 쌍의 전극(3) 및 전극(4)의 산소 또는 질소 원소가 5중량% 이상인 경우에서는, Pt나 그 합금 등으로 이루어지는 한 쌍의 전극(3) 및 전극(4)의 산소 및 질소량이 과다하여 함유량의 변동을 초래하기 쉽고 부착 강도 향상의 충분한 효과를 얻기 어렵다. 또한, 산소 또는 질소 원소가 5중량%보다 많은 경우에서는 전극 재료로서의 저항값이 대폭적으로 상승한다. 따라서, 상기 함유량의 설정 범위 내이면, 예를 들면 250℃의 내열 시험 및 10만 사이클의 온도 사이클 시험을 실시해도 서미스터 박막(5A)과 전극(3)의 충분한 부착 강도를 유지하면서 박리도 발생이 없고 전기 특성도 적합하게 유지할 수 있다.
상기 특허문헌 4, 5에서는 백금(Pt)이나 그 합금 등으로 이루어지는 전극층을 비정질로 하는 제안이 있는데, 그 내열성은 150℃까지이다. 본 발명에서는 그 내열 성능이 향상되는 효과가 있다.
또, 본 발명의 기술 범위는 상기 실시형태에 한정되는 것은 아니고, 본 발명의 취지를 벗어나지 않는 범위에서 여러 가지 변경을 가하는 것이 가능하다.
예를 들면, 상기 실시형태에서는 전극(3) 상에 서미스터 박막(5A)을 성막하고 있지만, 상기 실시형태의 다른 예로서 도 5에 도시된 바와 같이 서미스터 박막(5A)의 막 내에 한 쌍의 전극(3) 및 전극(4)이 형성된 박막 서미스터 소자(10)로서도 상관없다.
이 박막 서미스터 소자(10)를 제조하는 경우, 도 6에 도시된 바와 같이 Si기판(2)의 SiO2층(2A)에 서미스터 박막(5A)을 성막하는 공정(S101), 백금(Pt) 또는 그 합금 등으로 이루어지는 박막을 성막하는 공정(S102), 성막 후에 한 쌍의 전극(3) 및 전극(4)을 패턴 형성하는 공정(S103), 전극(3), 전극(4)을 결정화하기 위한 열처리하는 공정(S104), 한 쌍의 전극(3) 및 전극(4) 상에 서미스터 박막(5B)을 성막하는 공정(S105), 서미스터 박막(5B)을 패턴 형성하는 공정(S106), 서미스터 박막(5A) 및 서미스터 박막(5B)을 열처리하는 공정(S107), 이들 막 상에 패시베이션막(6)을 성막하는 공정(S108), 패시베이션막(6)의 패터닝을 행하는 공정(S109).
또한, 반도체의 대표인 단결정 실리콘의 Si 기판(2) 대신에 다른 반도체인 재료로서 게르마늄(Ge), 비화 갈륨(GaAs), 갈륨 비소 인(GaAsP), 질화 갈륨(GaN), 탄화 규소(SiC)나 인화 갈륨(GaP) 등의 반도체 기판을 사용할 수 있다.
절연성 기판의 대표로서 알루미나(Al2O3) 기판, 질화 규소(Si3N4), 석영(SiO2), 질화 알루미늄(AlN) 등의 절연성 세라믹 기판을 이용해도 된다.
하지층인 SiO2층(2A) 대신에 질화 규소(Si3N4)막, 일산화 규소막(SiO) 등을 이용해도 상관없다.
또, 절연성 기판의 경우, 하지층인 SiO2층(2A)은 전면이 아니라 부분적인 성막 또는 없어도 된다.
구체예
다음에, 본 발명에 관한 박막 서미스터 소자를 상기 실시형태의 제법에 의해 실제로 제작하고 평가한 결과를 도 7 내지 도 9를 참조하여 구체적으로 설명한다.
본 실시예의 박막 서미스터 소자를 제작하였다.
이들 실시예에 대해, 250℃의 내열 시험을 실시하고 전기 저항값 및 B 상수를 측정하였다. 또한, 40℃∼250℃의 온도 사이클을 10만 사이클 실시 후의 전기 저항값을 측정하여 평가하였다.
상기 평가 결과로부터 알 수 있는 바와 같이, 본 실시예의 박막 서미스터 소자에서는 내구 시험 후에도 전기 저항값 및 B 상수의 변화율을 종래의 것보다 대폭적으로 낮게 억제할 수 있었다.
또한, 본 실시예의 박막 서미스터 소자에 있어서, 그 평가 결과를 도 7 내지 도 9에 나타낸다.
도 10에 열처리 후의 백금막의 전자 현미경에 의한 관찰을 나타낸다. 사진으로부터 백금이 입상 결정이 되어 있는 것을 알 수 있다.
도 11에 도시된 바와 같이, 열처리 후의 전극층에는 결정화 상태를 나타내는 날카로운 피크가 검출되어 있는 것으로부터도 결정화되어 있는 것을 알 수 있다.
본 발명은 전술한 발명의 실시형태에 한정되지 않고, 적절한 변경을 행함으로써 그 밖의 태양으로 실시할 수 있는 것이다.
본 발명의 박막 서미스터 소자 및 박막 서미스터 소자의 제조 방법에 따르면, 베이스체와 전극의 부착 강도를 유지하면서 서미스터 박막과 전극의 충분한 부착 강도를 얻을 수 있다.
Claims (10)
- 베이스체;
상기 베이스체 상에 형성된 서미스터 박막;
상기 서미스터 박막의 막 위에, 막 아래에 또는 막 내에 형성된 적어도 한 쌍의 전극;
을 구비한 박막 서미스터 소자로서,
상기 한 쌍의 전극이 백금 또는 그 합금 등으로 이루어지는 전극층;
을 구비하고, 상기 전극층이 결정인 것을 특징으로 하는 박막 서미스터 소자. - 청구항 1에 있어서,
상기 전극층의 결정 상태가 <111> 배향인 입상 결정으로서, 또한 산소 및 질소 중 적어도 한쪽을 포함하고 있는 것을 특징으로 하는 박막 서미스터 소자. - 청구항 1에 있어서,
상기 전극층의 결정 상태가 <111> 배향인 주상 결정으로서, 또한 산소 및 질소 중 적어도 한쪽을 포함하고 있는 것을 특징으로 하는 박막 서미스터 소자. - 청구항 1에 있어서,
상기 전극층의 결정 상태가 <111> 배향인 입상 및 주상 결정으로서, 또한 산소 및 질소 중 적어도 한쪽을 포함하고 있는 것을 특징으로 하는 박막 서미스터 소자. - 청구항 2 내지 4 중 어느 한 항에 있어서,
상기 전극층에서의 산소 및 질소 중 적어도 한쪽의 함유량이 0.01중량% 이상이고 4.9중량% 이하인 것을 특징으로 하는 박막 서미스터 소자. - 베이스체 상에 형성된 서미스터 박막의 막 위에, 막 아래에 또는 막 내에 한 쌍의 전극을 패턴 형성하는 박막 서미스터 소자의 제조 방법으로서,
전극층을 성막하는 제1 공정;
적어도 한 쌍의 전극을 패턴 형성하는 제2 공정;
상기 전극층을 열처리함으로써 결정 상태로 하는 제3 공정;
을 구비하고 있는 것을 특징으로 하는 박막 서미스터 소자의 제조 방법. - 청구항 6에 있어서,
상기 제1 공정이 산소 및 질소 중 적어도 한쪽을 가하여 상기 전극층을 성막하고, 제3 공정의 열처리 공정에 의해 상기 전극층의 결정 상태가 <111> 배향인 입상 결정으로 하는 것을 특징으로 하는 박막 서미스터 소자의 제조 방법. - 청구항 6에 있어서,
상기 제1 공정이 산소 및 질소 중 적어도 한쪽을 가하여 상기 전극층을 성막하고, 제3 공정의 열처리 공정에 의해 상기 전극층의 결정 상태가 <111> 배향인 주상 결정으로 하는 것을 특징으로 하는 박막 서미스터 소자의 제조 방법. - 청구항 6에 있어서,
상기 제1 공정이 산소 및 질소 중 적어도 한쪽을 가하여 상기 전극층을 성막하고, 제3 공정의 열처리 공정에 의해 상기 전극층의 결정 상태가 <111> 배향인 입상 및 주상 결정으로 하는 것을 특징으로 하는 박막 서미스터 소자의 제조 방법. - 청구항 7 내지 9 중 어느 한 항에 있어서,
상기 전극층에서의 산소 및 질소 중 적어도 한쪽의 함유량이 O.01중량% 이상이고 4.9중량% 이하인 것을 특징으로 하는 박막 서미스터 소자의 제조 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157278 | 2012-07-13 | ||
JPJP-P-2012-157278 | 2012-07-13 | ||
PCT/JP2013/068749 WO2014010591A1 (ja) | 2012-07-13 | 2013-07-09 | 薄膜サーミスタ素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150035348A true KR20150035348A (ko) | 2015-04-06 |
KR101886400B1 KR101886400B1 (ko) | 2018-08-08 |
Family
ID=49916043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020137025978A KR101886400B1 (ko) | 2012-07-13 | 2013-07-09 | 박막 서미스터 소자 및 그 제조 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9659691B2 (ko) |
JP (1) | JP5509393B1 (ko) |
KR (1) | KR101886400B1 (ko) |
CN (1) | CN103688320B (ko) |
DE (1) | DE112013003510T5 (ko) |
WO (1) | WO2014010591A1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409420B (zh) * | 2014-10-11 | 2017-06-06 | 北京工业大学 | 一种GaAs功率器件、微波单片电路的片上Pt薄膜热敏电阻的制备工艺 |
DE102016101249A1 (de) | 2015-11-02 | 2017-05-04 | Epcos Ag | Sensorelement und Verfahren zur Herstellung eines Sensorelements |
JP7358719B2 (ja) * | 2017-05-09 | 2023-10-11 | 株式会社Flosfia | サーミスタ膜およびその成膜方法 |
WO2019208616A1 (ja) * | 2018-04-27 | 2019-10-31 | 株式会社Flosfia | サーミスタ膜、サーミスタ膜を有するサーミスタ素子、およびサーミスタ膜の成膜方法 |
KR102007446B1 (ko) * | 2018-05-21 | 2019-10-21 | 해성디에스 주식회사 | 센서 유닛, 이를 포함하는 온도 센서, 센서 유닛의 제조방법 및 이를 이용하여 제조된 온도 센서 |
EP3854765A4 (en) * | 2018-12-28 | 2022-07-13 | Murata Manufacturing Co., Ltd. | COMPOSITE MATERIAL, STRUCTURE AND THERMISTOR WITH IT |
JPWO2020204006A1 (ko) | 2019-03-29 | 2020-10-08 | ||
JP7375331B2 (ja) | 2019-04-26 | 2023-11-08 | セイコーエプソン株式会社 | 振動デバイスおよび電子機器 |
JP7434724B2 (ja) | 2019-05-23 | 2024-02-21 | セイコーエプソン株式会社 | 振動デバイス、電子機器および移動体 |
WO2021004957A1 (de) | 2019-07-05 | 2021-01-14 | Tdk Electronics Ag | Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4811316B1 (ko) | 1970-09-25 | 1973-04-12 | ||
JPH0354841A (ja) | 1989-07-21 | 1991-03-08 | Fujitsu Ltd | BiCMOS半導体装置 |
JPH0661012A (ja) | 1992-08-11 | 1994-03-04 | Ishizuka Denshi Kk | 薄膜サーミスタ |
JP2000348906A (ja) | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜サーミスタ素子 |
JP2008244344A (ja) * | 2007-03-28 | 2008-10-09 | Mitsubishi Materials Corp | 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法 |
JP2008294288A (ja) | 2007-05-25 | 2008-12-04 | Mitsubishi Materials Corp | 薄膜サーミスタ素子及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3385087B2 (ja) | 1993-12-28 | 2003-03-10 | 株式会社リコー | 基板と一体化されたPt薄膜、それを用いた薄膜ヒータ、温度検出素子およびガスセンサ |
EP0770862A4 (en) | 1995-05-11 | 1998-07-15 | Matsushita Electric Ind Co Ltd | TEMPERATURE SENSOR ELEMENT, METHOD FOR THE PRODUCTION THEREOF AND TEMPERATURE SENSOR |
JP3520403B2 (ja) * | 1998-01-23 | 2004-04-19 | セイコーエプソン株式会社 | 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置 |
JP2000164404A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 正特性サーミスタの製造方法 |
JP2003059704A (ja) * | 2001-06-04 | 2003-02-28 | Ngk Insulators Ltd | 感温性抵抗素子及びこれを用いた熱式流量センサ |
JP5044902B2 (ja) * | 2005-08-01 | 2012-10-10 | 日立電線株式会社 | 圧電薄膜素子 |
JP2007115938A (ja) | 2005-10-21 | 2007-05-10 | Ishizuka Electronics Corp | 薄膜サーミスタ |
JP5525143B2 (ja) * | 2008-06-05 | 2014-06-18 | 日立金属株式会社 | 圧電薄膜素子及び圧電薄膜デバイス |
CN102483978B (zh) | 2009-08-28 | 2015-03-11 | 株式会社村田制作所 | 热敏电阻及其制造方法 |
JP5531635B2 (ja) * | 2010-01-18 | 2014-06-25 | 日立金属株式会社 | 圧電薄膜素子及び圧電薄膜デバイス |
-
2013
- 2013-07-09 DE DE112013003510.3T patent/DE112013003510T5/de active Pending
- 2013-07-09 WO PCT/JP2013/068749 patent/WO2014010591A1/ja active Application Filing
- 2013-07-09 CN CN201380001059.6A patent/CN103688320B/zh active Active
- 2013-07-09 US US14/111,932 patent/US9659691B2/en active Active
- 2013-07-09 JP JP2013547042A patent/JP5509393B1/ja active Active
- 2013-07-09 KR KR1020137025978A patent/KR101886400B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4811316B1 (ko) | 1970-09-25 | 1973-04-12 | ||
JPH0354841A (ja) | 1989-07-21 | 1991-03-08 | Fujitsu Ltd | BiCMOS半導体装置 |
JPH0661012A (ja) | 1992-08-11 | 1994-03-04 | Ishizuka Denshi Kk | 薄膜サーミスタ |
JP2000348906A (ja) | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜サーミスタ素子 |
JP2008244344A (ja) * | 2007-03-28 | 2008-10-09 | Mitsubishi Materials Corp | 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法 |
JP2008294288A (ja) | 2007-05-25 | 2008-12-04 | Mitsubishi Materials Corp | 薄膜サーミスタ素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112013003510T5 (de) | 2015-04-30 |
US9659691B2 (en) | 2017-05-23 |
KR101886400B1 (ko) | 2018-08-08 |
JPWO2014010591A1 (ja) | 2016-06-23 |
WO2014010591A1 (ja) | 2014-01-16 |
CN103688320A (zh) | 2014-03-26 |
US20150170805A1 (en) | 2015-06-18 |
JP5509393B1 (ja) | 2014-06-04 |
CN103688320B (zh) | 2018-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101886400B1 (ko) | 박막 서미스터 소자 및 그 제조 방법 | |
JP5477670B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP5776941B2 (ja) | 温度センサ及びその製造方法 | |
JP6308435B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP6015423B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP6120250B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP6308436B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP4811316B2 (ja) | 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法 | |
KR101121399B1 (ko) | 서미스터 박막 및 그 형성 방법 | |
JP4802013B2 (ja) | 温度センサおよびその製造方法 | |
JP2008084991A (ja) | サーミスタ薄膜及び薄膜サーミスタ素子 | |
JP6115823B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP6319568B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP6319567B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP5029885B2 (ja) | 薄膜サーミスタ素子及びその製造方法 | |
JP6319566B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
KR20150097526A (ko) | 서미스터용 금속 질화물 재료 및 그 제조 방법 그리고 필름형 서미스터 센서 | |
JP5796719B2 (ja) | 温度センサ及びその製造方法 | |
JP6394939B2 (ja) | サーミスタ及びその製造方法並びにフィルム型サーミスタセンサ | |
JP6601614B2 (ja) | サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ | |
JP2011171596A (ja) | 薄膜サーミスタ素子 | |
JP2007287812A (ja) | サーミスタ薄膜及び赤外線検出用センサ並びにこれらの製造方法 | |
Kubo et al. | Adjustment of membrane stress using aluminum oxide and silicon dioxide multi layer structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |