KR20150000846A - Electroless copper deposition with suppressor - Google Patents

Electroless copper deposition with suppressor Download PDF

Info

Publication number
KR20150000846A
KR20150000846A KR20140078255A KR20140078255A KR20150000846A KR 20150000846 A KR20150000846 A KR 20150000846A KR 20140078255 A KR20140078255 A KR 20140078255A KR 20140078255 A KR20140078255 A KR 20140078255A KR 20150000846 A KR20150000846 A KR 20150000846A
Authority
KR
South Korea
Prior art keywords
features
metal
seed layer
providing
tops
Prior art date
Application number
KR20140078255A
Other languages
Korean (ko)
Other versions
KR102272015B1 (en
Inventor
윌리엄 티. 이
시아오민 빈
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150000846A publication Critical patent/KR20150000846A/en
Application granted granted Critical
Publication of KR102272015B1 publication Critical patent/KR102272015B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1644—Composition of the substrate porous substrates

Abstract

A method for providing metal filled features in a layer is provided. A non-conformal metal seed layer is deposited on tops, sidewalls, and bottoms of the features, wherein more seed layers are deposited on tops and bottoms of features than sidewalls. The metal seed layers are etched on the tops, the sidewalls, and the bottoms of the features, wherein some metal seed layers remain on the tops and the bottoms of the features. A deposition on the seed layers on tops of the features is suppressed. An electroless ″bottom-up″ deposition of metal is provided to fill the features.

Description

억제제를 사용하는 무전해 구리 퇴적{ELECTROLESS COPPER DEPOSITION WITH SUPPRESSOR}ELECTROLESS COPPER DEPOSITION WITH SUPPRESSOR < RTI ID = 0.0 >

본 발명은 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 로우-k 유전체 층들 내에 금속 상호접속부를 형성하는 것이다.
The present invention relates to a method of forming semiconductor devices on a semiconductor wafer. More specifically, the present invention is to form metal interconnects in low-k dielectric layers.

반도체 디바이스들을 형성할 시에, 도전성 금속 상호접속부들이 로우-k 유전체 층들 내에 배치된다. 일반적으로, 피처들이 층 내에서 에칭되고 이어서 구리와 같은 도전체로 충진된다. 에칭된 피처들을 구리로 충진하는 방법들은 Ding 등에 의해서 2007년 11월 13일자에 공고된 미국 특허 번호 7,294,574 "Sputter Deposition and Etching of Metallization Seed Layer for Overhang and Sidewall Improvement"; Juliano에 의해서 2010 2월 9일자에 공고된 미국 특허 번호 7,659,197 "Selective Resputtering of Metal Seed Layers"; Andryuschenko 등에 의해 200년 12월 16일자에 공고된 미국 특허 번호 6,664,122 "Electroless Copper Deposition Method for Preparing Copper Seed Layers"; Varadarajan 등에 의해서 2008년 11월 25일자에 공고된 미국 특허 번호 7,456,102 "electroless Copper Fill Process"; Poole 등 의해서 2009년 3월 10일자에 공고된 미국 특허 번호 7,501,014 "Formaldehyde Free Electroless Copper Compositions"; 및 Lubomirsky 등에 의해서 2010년 1월 26일자에 공고된 미국 특허 번호 7,651,934 "Process for Electroless Copper Deposition" 에서 기술되며, 이러한 문헌들 모두는 모든 목적을 위해서 참조로서 인용된다.
In forming semiconductor devices, conductive metal interconnects are disposed in the low-k dielectric layers. Typically, the features are etched in the layer and then filled with a conductor such as copper. Methods of filling the etched features with copper are described in U.S. Patent No. 7,294,574, entitled " Sputter Deposition and Etching of Metallization Seed Layer for Overhang and Sidewall Improvement ", published by Ding et al. On November 13, 2007; US Patent No. 7,659, 197, "Selective Resputtering of Metal Seed Layers ", issued Jul. 9, 2010 to Juliano; U. S. Patent No. 6,664, 122 "Electroless Copper Deposition Method for Preparing Copper Seed Layers ", issued to Andryuschenko et al. On Dec. 16, US Patent No. 7,456,102 "electroless Copper Fill Process" issued November 25, 2008 by Varadarajan et al .; U.S. Patent No. 7,501,014, "Formaldehyde Free Electroless Copper Compositions", published March 10, 2009 by Poole et al .; And U. S. Patent No. 7,651, 934 to " Process for Electroless Copper Deposition " issued January 26, 2010 by Lubomirsky et al., All of which are incorporated by reference for all purposes.

전술한 바를 달성하고 본 발명의 목적에 따라서 층 내의 금속 충진된 피처들을 제공하는 방법이 제공된다. 비컨포멀 (nonconformal) 금속 시드 층이 피처들의 상단들, 측벽들 및 하단들 상에 증착되며, 여기서 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착된다. 금속 시드 층이 피처들의 상단들, 측벽들 및 하단들 상에서 에칭되며, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는다. 피처들의 상단들 상의 시드 층 상의 퇴적이 억제된다. 금속의 무전해 "보텀 업 (bottom up)" 퇴적이 피처들을 충진하도록 제공된다.There is provided a method of achieving the foregoing and providing metal filled features in a layer in accordance with the purpose of the present invention. A nonconformal metal seed layer is deposited on tops, sidewalls, and bottoms of the features, where more seed layer is deposited on tops and bottoms of the features than the sidewalls of the features. A metal seed layer is etched on the tops, sidewalls, and bottoms of the features, with some metal seed layer remaining on the tops and bottoms of the features. Deposition on the seed layer on the tops of the features is suppressed. An electroless "bottom up" deposition of metal is provided to fill the features.

본 발명의 다른 실시예에서, 층 내에 금속 충진된 피처들을 제공하는 방법이 제공된다. 베리어 층이 피처들의 상단들, 측벽들 및 하단들 상에 증착된다. 비컨포멀 (nonconformal) 구리 또는 구리 합금 시드 층이 피처들의 상단들, 측벽들 및 하단들 상의 베리어 층 (barrier layer) 위에 증착되며, 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착된다. 피처들의 상단들, 측벽들 및 하단들 상의 금속 시드 층이 에칭되며, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는다. 오직 피처들의 상단들 상의 시드 층 상에만 폴리머 체인의 억제제 층이 형성된다. 상기 피처들을 충진하도록 구리 또는 구리 합금의 무전해 "보텀 업 (bottom up)" 퇴적이 제공된다.In another embodiment of the present invention, a method of providing metal filled features in a layer is provided. A barrier layer is deposited on tops, sidewalls, and bottoms of the features. A nonconformal copper or copper alloy seed layer is deposited over the barrier layers on the tops, sidewalls, and bottoms of the features and more seeds on the tops and bottoms of the features than the sidewalls of the features Is deposited. The metal seed layer on the tops, sidewalls and bottoms of the features are etched and some metal seed layer remains on the tops and bottoms of the features. The inhibitor layer of the polymer chain is formed only on the seed layer on the tops of the features only. An electroless "bottom up" deposition of copper or copper alloy is provided to fill the features.

본 발명의 이러한 특징들 및 다른 특징들이 관련 도면들을 참조하여서 이하에서 기술될 것이다.
These and other features of the present invention will be described below with reference to the accompanying drawings.

본 발명은 첨부 도면을 참조하여서 한정적이 아니라 예시적으로 설명되며, 첨부 도면들에서 유사한 참조 부호들은 유사한 요소들을 나타낸다.
도 1은 본 발명의 실시예의 흐름도이다.
도 2a 내지 도 2h는 창의적인 프로세스를 사용하는 구조물들의 형성의 개략도들이다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention will now be described, by way of example only, with reference to the accompanying drawings, in which like references indicate similar elements.
1 is a flow chart of an embodiment of the present invention.
Figures 2a-2h are schematic diagrams of the formation of structures using a creative process.

본 발명이 이제 첨부 도면들에서 예시된 본 발명의 몇몇 바람직한 실시예들을 참조하여서 세부적으로 기술될 것이다. 다음의 설명에서, 다수의 특정 세부사항들이 제공된 실시예들의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 발명은 이러한 특정 세부사항들 전부 또는 일부 없이도 실시될 수 있음이 본 기술 분야의 당업자에게 자명하다. 다른 실례들에서, 잘 알려진 프로세스 단계들 및/또는 구조물들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해서 세부적으로는 기술되지 않았다. The present invention will now be described in detail with reference to several preferred embodiments of the invention illustrated in the accompanying drawings. In the following description, numerous specific details are set forth in order to provide a thorough understanding of the embodiments provided. It will be apparent, however, to one skilled in the art, that the present invention may be practiced without these specific details, or with some or all of these specific details. In other instances, well known process steps and / or structures have not been described in detail in order not to unnecessarily obscure the present invention.

유전체 층 내의 피처들을 금속 라인, 금속 비아들 및 금속 컨택트들로 충진하는 다양한 방법들은 공극들 (voids) 을 초래할 수 있다. 피처 크기가 작아짐에 따라서, 이러한 공극의 발생 가능성 및 영향이 증가하고, 이로써 공극 억제가 보다 어려워지고 있다. 본 발명의 실시예들은 피처들 내에 금속 라인들, 금속 비아들 및 금속 컨택트들을 형성하면서 공극 발생을 저감시킬 수 있다.Various methods of filling the features in the dielectric layer with metal lines, metal vias, and metal contacts can result in voids. As the feature size decreases, the likelihood and impact of such voids increases, thereby making void control more difficult. Embodiments of the present invention can reduce void generation while forming metal lines, metal vias, and metal contacts within features.

도 1은 본 발명의 실시예의 하이 레벨 흐름도이다. 이 실시예에서, 피처들이 층 내에 제공된다 (단계 104). 이 층의 표면 위에 베리어 층이 증착된다 (단계 108). 금속 시드 층이 이 층의 표면 위에 증착된다 (단계 112). 바람직하게는, 금속 시드 층이 피처들의 측벽들 상에서보다 피처들의 상단들과 하단들 상에서 더 많이 증착되도록, 금속 시드 층이 지향성으로 그리고 비컨포멀하게 증착된다. 금속 시드 층이 등방성 에칭된다 (단계 116). 피처들의 상단 상에서의 무전해 퇴적 (electroless deposition) 이 억제된다 (단계 124). 무전해 퇴적은 피처들을 도전성 배선 또는 컨택트로 충진하도록 코발트 또는 구리 또는 다른 금속 또는 합금들과 같은 금속을 퇴적하는데 사용된다 (단계 128). 비아들의 상단 상의 금속 시드 층 및 억제 층이 제거된다 (단계 132).1 is a high level flow diagram of an embodiment of the present invention. In this embodiment, features are provided in the layer (step 104). A barrier layer is deposited over the surface of this layer (step 108). A metal seed layer is deposited on the surface of this layer (step 112). Preferably, the metal seed layer is deposited in a directional and beacon-formal manner such that the metal seed layer is deposited more on the tops and bottoms of the features than on the sidewalls of the features. The metal seed layer is isotropically etched (step 116). Electroless deposition on the top of the features is suppressed (step 124). Electroless deposition is used to deposit a metal such as cobalt or copper or other metals or alloys to fill the features with conductive wiring or contacts (step 128). The metal seed layer and the suppression layer on top of the vias are removed (step 132).

본 발명의 바람직한 실시예에서, 피처들이 층 내에 제공된다 (단계 104). 도 2a는 기판 (204) 및 피처들 (220) 을 갖는 층 (208) 을 갖는 스택 (200) 의 개략적 단면도이다. 본 실례에서, 하나 이상의 층들 (216) 이 기판 (204) 과 층 (208) 간에 배치된다. 본 실례에서, 피처들 (220) 을 갖는 층 (208) 은 유전체 층이다. 보다 바람직하게는, 층 (208) 은 로우-k 유전체 층이며, k 값은 4.0보다 작다. 이 실시예에서, 이 층은 유기실리케이트 유리 (OSG) 이다.In a preferred embodiment of the present invention, features are provided in a layer (step 104). 2A is a schematic cross-sectional view of a stack 200 having a layer 204 having a substrate 204 and features 220. In this example, one or more layers 216 are disposed between the substrate 204 and the layer 208. In this example, layer 208 with features 220 is a dielectric layer. More preferably, layer 208 is a low-k dielectric layer and the k value is less than 4.0. In this embodiment, this layer is organosilicate glass (OSG).

피처들 내에 베리어 층이 증착된다 (단계 108). 이 실시예에서, 베리어 층은 Co, Ta, Ru, W, V 또는 유기 층을 포함한다. 다른 실시예들에서, 베리어 층은 TiN, RuN, VN, 또는 TaN과 같은 금속 질화물 층 또는 비정질 탄소 층을 포함할 수 있다. 도 2b는 베리어 층 (212) 이 증착된 후의 스택 (200) 의 개략 단면도이다.A barrier layer is deposited in the features (step 108). In this embodiment, the barrier layer comprises Co, Ta, Ru, W, V or an organic layer. In other embodiments, the barrier layer may comprise a metal nitride layer, such as TiN, RuN, VN, or TaN, or an amorphous carbon layer. 2B is a schematic cross-sectional view of the stack 200 after the barrier layer 212 has been deposited.

금속 시드 층이 피처들의 측벽들에 비해서 피처들의 상단들 및 하단들 상에서 보다 큰 두께가 되도록 증착된다 (단계 112). 이 실시예에서, 금속 시드 층은 구리 또는 구리 합금이며, 이는 PVD (물리적 기상 증착) 에 의해서 제공되는 지향성 비컨포멀 증착에 의해서 제공된다. 도 2c는 구리 시드 층이 피처들의 측벽들에 비해서 피처들의 상단들 및 하단들 상에서 선호적으로 (preferentially) 증착된 후의 스택 (200) 의 개략 단면도이다. 도시된 바와 같이, 피처들의 하단들 상에는 보다 많은 증착이 존재하며 (224), 피처들의 상단들 상에도 보다 많은 증착이 존재하며 (228), 피처들의 측벽들 상에는 적은 증착이 일어난다 (232). 도시된 바와 같이, "피처들의 상단들 (228) 상"은 피처들 (220) 에 인접한 층 (208) 의 상단 상을 의미한다. 이 실시예에서, 피처들의 상단들 (228) 에 근접한 오버행들 (overhangs) (236) 이 또한 형성된다. 이렇나 증착의 상대적 두께는 상이한 층들을 분명하게 예시할 수 있기 위해서 축척대로 도시되지 않는다. 바람직하게는, 측벽들 (232) 상의 구리 증착의 두께에 대한 피처 하단들 (224) 상의 구리 증착의 두께의 비는 적어도 3:1이다. 보다 바람직하게는, 측벽들 (232) 상의 구리 증착의 두께에 대한 피처 하단들 (224) 상의 구리 증착의 두께의 비는 적어도 5:1이다. 지향성 물리 기상 증착 (PVD) 은 피처들의 측벽들 (232) 상에 최소의 증착을 갖는 비컨포멀 증착을 제공할 수 있다. 이러한 지향성 PVD는 본 기술 분야에서 알려져 있다. 에를 들어서, 지향성 PVD는 Su 등에게 허여되며 2012년 8월 28일자에 공고된 미국 특허 번호 8,252,690 "In Situ Cu Seed Layer Formation for Improving Sidewall Coverage"에 교시되며, 이 문헌은 모든 목적을 위해서 참조로서 인용된다.The metal seed layer is deposited (step 112) to a greater thickness on the tops and bottoms of the features than the sidewalls of the features. In this embodiment, the metal seed layer is copper or a copper alloy, which is provided by a directional beacon formal deposition provided by PVD (physical vapor deposition). Figure 2C is a schematic cross-sectional view of the stack 200 after the copper seed layer is preferentially deposited on the tops and bottoms of the features relative to the sidewalls of the features. As shown, more deposition is present 224 on the bottoms of the features, more deposition is also present 228 on the tops of the features, and less deposition occurs 232 on the sidewalls of the features. As shown, "on tops 228 of features" refers to the top surface of layer 208 adjacent to features 220. In this embodiment, overhangs 236 close to the tops 228 of the features are also formed. The relative thicknesses of these depositions are not shown to scale to clearly illustrate the different layers. Preferably, the ratio of the thickness of the copper deposition on the feature bottoms 224 to the thickness of the copper deposition on the sidewalls 232 is at least 3: 1. More preferably, the ratio of the thickness of the copper deposition on the feature bottoms 224 to the thickness of the copper deposition on the sidewalls 232 is at least 5: 1. Directional physical vapor deposition (PVD) can provide beacon film deposition with minimal deposition on the sidewalls 232 of the features. Such directional PVD is known in the art. For example, the directional PVD is taught in US Pat. No. 8,252,690, issued Aug. 28, 2012 to Su et al., "In Situ Cu Seed Layer Formation for Improving Sidewall Coverage", which is incorporated by reference for all purposes do.

금속 시드 층이 등방성 에칭된다 (단계 116). 바람직하게는, 에칭은 비지향성 에칭이다. 이러한 비지향성 에칭은 건식 또는 습식 에칭일 수 있다. 이 에칭 단계는 시드 층을 에칭해야지 이 시드 층 아래에 놓인 베리어 층을 에칭하지 말아야 한다. 이러한 비지향성 에칭은 피처들의 상단들, 측벽들 및 하단들 상에서 대략 균등하게 금속 시드 층을 에칭할 것이다. 측벽들 상에서의 금속 시드 층의 증착이 매우 적기 때문에, 측벽들 상의 금속 시드 층은 피처들의 하단들 및 상단들 상의 금속 시드 층들 이전에 완전하게 제거될 수 있다. 바람직하게는, 측벽들 상의 금속 시드 층은 완전하게 에칭 제거되는 반면에, 피처들의 상단들 및 하단들 사의 금속 시드 층은 남게된다. 도 2d는 금속 시드 층이 에칭된 후의 스택 (200) 의 개략적 단면도이다. 측벽들 상의 금속 시드 층은 모두 제거되었다. 피처들 (220) 의 상단들 상의 금속 시드 층 (228) 및 피처들 (224) 의 하단들 상의 금속 시드 층 (228) 은 에칭되지만 여전히 남는다. 오버행들도 역시 제거된다. 이러한 에칭의 실례에서, 금속 시드 층은 H2O2, NH3, 과 CDTA 산 (cyclohexanediaminetetraacetic acid) 의 용액에 노출된다.The metal seed layer is isotropically etched (step 116). Preferably, the etching is a non-directional etching. This non-directional etch may be dry or wet etch. This etching step must etch the seed layer and not etch the barrier layer underlying this seed layer. This non-directional etch will etch the metal seed layer approximately evenly over the tops, sidewalls and bottoms of the features. Since the deposition of the metal seed layer on the sidewalls is very small, the metal seed layer on the sidewalls can be completely removed before the metal seed layers on the bottoms and tops of the features. Preferably, the metal seed layer on the sidewalls is completely etched away, while the metal seed layer of the upper and lower ends of the features remains. 2D is a schematic cross-sectional view of the stack 200 after the metal seed layer has been etched. All of the metal seed layers on the sidewalls were removed. The metal seed layer 228 on the tops of the features 220 and the metal seed layer 228 on the bottoms of the features 224 are etched but still remain. Overhangs are also removed. In this example of etching, the metal seed layer is exposed to a solution of H 2 O 2 , NH 3 , and cyclohexanediaminetetraacetic acid.

피처들 (220) 의 하단 상에서의 무전해 퇴적 (ELD: electroless deposition) 을 억제하지 않으면서, 피처들 (220) 의 상단 상에서의 무전해 퇴적 (electroless deposition) 이 억제된다 (단계 124). 이 실시예에서, 억제제 층이 크기가 너무 커서 피처들 내로 퇴적되기 어려운 긴 폴리머 체인들로부터 형성된다. 도 2e는 억제제 층 (240) 이 피처들 (220) 의 상단들에서의 금속 시드 층 위에 형성된 후의 스택 (200) 의 개략적 단면도이다. 이 실시예에서, 억제제 층은 폴리에틸렌 글리콜 (PEG) 의 억제제 분자들을 사용하여서 형성된다. 특정 PEG 분자량은 피처들 (220) 의 직경 또는 CD에 의존할 것이다. 이 실시예에서, 사용된 PEG 분자는 피처 (220) 내로 들어갈 수 없는데, 그 이유는 PEG가 피처들의 직경보다 크기 때문이다. 25 nm CD를 갖는 피처의 경우에, PEG 분자는 최소 6000 의 분자량을 갖는 것이 바람직하다.Electroless deposition on the top of the features 220 is suppressed (step 124) without inhibiting electroless deposition (ELD) on the bottom of the features 220. In this embodiment, the inhibitor layer is formed from long polymer chains that are too large to be deposited into the features. 2E is a schematic cross-sectional view of the stack 200 after the inhibitor layer 240 is formed on the metal seed layer at the tops of the features 220. FIG. In this embodiment, the inhibitor layer is formed using inhibitor molecules of polyethylene glycol (PEG). The specific PEG molecular weight will depend on the diameter of the features 220 or the CD. In this embodiment, the PEG molecule used can not enter the feature 220 because the PEG is larger than the diameter of the features. In the case of a feature with 25 nm CD, the PEG molecule preferably has a molecular weight of at least 6000.

이어서, 스택 (200) 은 무전해 퇴적을 받는다 (128). 이 실시예에서, 무전해 퇴적은 피처들 내에 구리 또는 구리 합금 라인, 비아 또는 컨택트를 형성한다. 도 2f는 부분적으로 무전해 퇴적을 통해서 구리 컨택트들 (244) 의 일부분이 형성된 스택 (200) 의 개략적 도면이다. 이 컨택트들은 피처들의 하단들에서 먼저 형성됨이 주목되어야 한다. 도 2g는 무전해 퇴적이 완료되어서 완성된 구리 라인들, 비아들 또는 컨택트들 (248) 이 피처들 내에 형성된 후의 스택 (200) 의 개략도이다. 본 실시예에서, 조 (bath) 는 pH 6을 가지며 0.05 M 농도의 구리 질산염 (Cu(NO3)2), 0.15 M 농도의 코발트 질산염 (Co(NO3)2), 0.6M 농도의 에틸렌디아민 (ethylenediamine), 0.875 M 농도의 질산 (HNO3), 3 mM 농도의 포타슘 브로마이드 (potassium bromide) 및 약 0.000141 M 내지 약 0.000282 M 농도의 SPS (bis(sodiumsulfopropyl) 을 갖는다. 아르곤 가스가 이 용액을 탈산소화하는데 사용된다. 무전해 구리 퇴적에 대한 추가 정보는 Dordi 등에 허여되고 2007년 11월 20일자에 공고된 미국 특허 번호 7,297,190 "Plating Solutions For Electroless Deposition of Copper" 에 있으며, 이 문헌은 모든 목적을 위해서 참조로서 인용된다. 다른 실시예들에서, 포름알데하이드 또는 다른 유기 환원제들이 코발트 질산염 대신에 사용될 수 있다.The stack 200 is then subjected to electroless deposition (128). In this embodiment, the electroless deposition forms copper or copper alloy lines, vias, or contacts within the features. FIG. 2F is a schematic diagram of stack 200 in which a portion of copper contacts 244 are formed through partially electroless deposition. It should be noted that these contacts are formed first at the bottoms of the features. FIG. 2G is a schematic view of stack 200 after electroless deposition is complete and completed copper lines, vias, or contacts 248 are formed in the features. In this embodiment, the bath is a solution of copper nitrate (Cu (NO 3 ) 2 ) having a pH of 6 and a concentration of 0.05 M, cobalt nitrate (Co (NO 3 ) 2 ) having a concentration of 0.15 M, ethylenediamine nitric acid (HNO 3 ) at a concentration of 0.875 M, potassium bromide at a concentration of 3 mM and bis (sodiumsulfopropyl) at a concentration of about 0.000141 M to about 0.000282 M. When argon gas is used to deoxidize Additional information on electroless copper deposition can be found in U.S. Patent No. 7,297,190 entitled " Plating Solutions For Electrolysis Deposition of Copper " issued to Dordi et al. On November 20, 2007, In other embodiments, formaldehyde or other organic reducing agents may be used instead of cobalt nitrate.

추가 프로세스들이 피처들을 더 형성하는데 사용될 수 있다. 예를 들어서, 에칭 또는 화학적 기계적 폴리싱 (CMP) 이 사용되어서 억제제 층 (240), 피처들 상단의 시드 층 (228) 의 일부, 베리어 층 (212) 의 일부, 피처들의 상단에 걸친 구리의 일부를 제거할 수 있다 (단계 132). 도 2h는 스택 (200) 이 CMP을 사용하여서 평탄화된 후의 스택의 개략도이다.Additional processes may be used to further form features. For example, etching or chemical mechanical polishing (CMP) may be used to remove the inhibitor layer 240, a portion of the seed layer 228 at the top of the features, a portion of the barrier layer 212, a portion of the copper over the top of the features (Step 132). Figure 2h is a schematic of the stack after the stack 200 has been planarized using CMP.

다양한 실시예들에서, 바람직하게는, 피처 폭에 대한 피처 깊이의 종횡비는 적어도 3:1이다. 보다 바람직하게는, 피처 폭에 대한 피처 깊이의 종횡비는 적어도 5:1이다. 가장 바람직하게는, 피처 폭에 대한 피처 깊이의 종횡비는 3:1 내지 5:1이다. 바람직하게는, CD (임계 치수) 는 50 nm보다 작다. 보다 바람직하게는, CD (임계 치수) 는 30 nm보다 작다. 가장 바람직하게는, CD (임계 치수) 는 20 nm보다 작다. 상이한 실시예들은 라인들, 비아들 또는 컨택트들인 피처들을 충진하는데 사용될 수 있다.In various embodiments, preferably, the aspect ratio of feature depth to feature width is at least 3: 1. More preferably, the aspect ratio of feature depth to feature width is at least 5: 1. Most preferably, the aspect ratio of feature depth to feature width is 3: 1 to 5: 1. Preferably, the CD (critical dimension) is less than 50 nm. More preferably, the CD (critical dimension) is less than 30 nm. Most preferably, the CD (critical dimension) is less than 20 nm. Different embodiments may be used to fill features that are lines, vias, or contacts.

전기도금을 사용하는 대신에 무전해 퇴적을 사용하는 것은 측벽 금속 시드 층의 제거를 가능하게 한다. 본 발명의 실시예들은 금속 시드 층의 PVD가 비컨포멀하다는 사실을 이용한다. PVD 프로세스를 보다 컨포멀하게 하면 피처 크기들이 작아질수록 디펙트가 증가하게 되는데 본 실시예들은 이러한 방식을 사용하는 대신에, PVD의 내재적인 비컨포멀한 증착을 사용하여서, 측벽 시드의 제거를 가능하게 하며 이로써 개선된 보텀-업 충진 퇴적이 가능하게 된다. 실시예는 피처들을 충진하는 동안에 억제제 층을 제공할 수 있다.Using electroless deposition instead of using electroplating allows removal of the sidewall metal seed layer. Embodiments of the present invention utilize the fact that the PVD of the metal seed layer is beaconformal. The more conformal the PVD process, the smaller the feature sizes, the greater the defects. These embodiments may use the implicit beacon-formal deposition of PVD to remove the side wall seeds, instead of using this approach. Thereby enabling improved bottom-up filling deposition. Embodiments can provide an inhibitor layer during filling the features.

본 발명이 몇몇 바람직한 실시예들의 차원에서 기술되었지만, 본 발명의 범위 내에 있는 변경들, 치환들 및 다양한 균등 대체 사항들이 가능하다. 본 발명의 방법들 및 장치들을 구현하는 다른 많은 방식들이 존재함이 또한 주목되어야 한다. 따라서, 다음의 첨부된 청구항들은 본 발명의 진정한 사상 및 범위 내에 해당되는 모든 이러한 변경들, 치환들 및 다양한 균등 대체 사항들을 포함하는 것으로 해석되어야 한다.While the invention has been described in terms of several preferred embodiments, changes, substitutions and various equivalents that fall within the scope of the invention are possible. It should also be noted that there are many other ways of implementing the methods and apparatus of the present invention. It is therefore intended that the following appended claims be interpreted as including all such modifications, permutations, and various equivalents as fall within the true spirit and scope of the invention.

Claims (19)

층 내에 금속 충진된 피처들을 제공하는 방법으로서,
상기 피처들의 상단들, 측벽들 및 하단들 상에 베리어 층 (barrier layer) 을 증착하는 단계;
상기 피처들의 상단들, 측벽들 및 하단들 상의 베리어 층 (barrier layer) 위에 비컨포멀 (nonconformal) 구리 또는 구리 합금 시드 층을 증착하는 단계로서, 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착되는, 상기 시드 층을 증착하는 단계;
상기 피처들의 상단들, 측벽들 및 하단들 상의 금속 시드 층을 에칭하는 단계로서, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는, 상기 금속 시드 층을 에칭하는 단계;
오직 상기 피처들의 상단들 상의 상기 시드 층 상에만 폴리머 체인의 억제제 층을 형성하는 단계; 및
상기 피처들을 충진하도록 구리 또는 구리 합금의 무전해 "보텀 업 (bottom up)" 퇴적 (deposition) 을 제공하는 단계를 포함하는,
금속 충진된 피처 제공 방법.
A method of providing metal filled features in a layer,
Depositing a barrier layer on tops, sidewalls, and bottoms of the features;
Depositing a nonconformal copper or copper alloy seed layer over a barrier layer on tops, sidewalls, and bottoms of the features, wherein depositing a nonconformal copper or copper alloy seed layer over the tops and bottoms of the features, Depositing a seed layer on which a number of seed layers are deposited;
Etching a metal seed layer on tops, sidewalls, and bottoms of the features, wherein the metal seed layer remains on tops and bottoms of the features;
Forming an inhibitor layer of the polymer chain only on the seed layer on the tops of the features only; And
To provide an electroless " bottom up "deposition of copper or copper alloy to fill the features.
A method for providing a metal filled feature.
층 내에 금속 충진된 피처들을 제공하는 방법으로서,
상기 피처들의 상단들, 측벽들 및 하단들 상에 비컨포멀 (nonconformal) 금속 시드 층을 증착하는 단계로서, 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착되는, 상기 금속 시드 층을 증착하는 단계;
상기 피처들의 상단들, 측벽들 및 하단들 상의 상기 금속 시드 층을 에칭하는 단계로서, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는, 상기 금속 시드 층을 에칭하는 단계;
상기 피처들의 상단들 상의 상기 시드 층 상에서의 퇴적을 억제하는 단계; 및
상기 피처들을 충진하도록 금속의 무전해 "보텀 업 (bottom up)" 퇴적을 제공하는 단계를 포함하는,
금속 충진된 피처 제공 방법.
A method of providing metal filled features in a layer,
Depositing a nonconformal metal seed layer on tops, sidewalls and bottoms of the features, wherein more seed layers are deposited on tops and bottoms of the features than the sidewalls of the features, Depositing a seed layer;
Etching the metal seed layer on tops, sidewalls, and bottoms of the features, wherein the metal seed layer remains on tops and bottoms of the features;
Suppressing deposition on the seed layers on tops of the features; And
And providing an electroless "bottom up" deposition of metal to fill the features.
A method for providing a metal filled feature.
제 2 항에 있어서,
상기 금속 시드 층을 증착하는 단계 이전에, 상기 피처들 내에 베리어 층을 증착하는 단계를 더 포함하는,
금속 충진된 피처 제공 방법.
3. The method of claim 2,
Further comprising depositing a barrier layer in the features prior to depositing the metal seed layer,
A method for providing a metal filled feature.
제 3 항에 있어서,
상기 금속 시드 층을 에칭하는 단계는 습식 에칭을 제공하는 단계를 포함하는,
금속 충진된 피처 제공 방법.
The method of claim 3,
Wherein etching the metal seed layer comprises providing a wet etch.
A method for providing a metal filled feature.
제 4 항에 있어서,
상기 금속 시드 층을 증착하는 단계는 상기 피처들의 측벽들 상에서의 금속 시드 층 두께에 대한 상기 피처들의 하단들 상에서의 금속 시드 층 두께의 비가 적어도 3:1가 되게 금속 시드 층을 증착하는,
금속 충진된 피처 제공 방법.
5. The method of claim 4,
Wherein depositing the metal seed layer deposits the metal seed layer such that the ratio of the metal seed layer thickness on the lower ends of the features to the metal seed layer thickness on the sidewalls of the features is at least 3:
A method for providing a metal filled feature.
제 4 항에 있어서,
상기 금속 시드 층을 증착하는 단계는 상기 피처들의 측벽들 상에서의 금속 시드 층 두께에 대한 상기 피처들의 하단들 상에서의 금속 시드 층 두께의 비가 적어도 5:1가 되게 금속 시드 층을 증착하는,
금속 충진된 피처 제공 방법.
5. The method of claim 4,
Wherein depositing the metal seed layer comprises depositing a metal seed layer such that the ratio of the metal seed layer thickness on the lower ends of the features to the metal seed layer thickness on the sidewalls of the features is at least 5:
A method for providing a metal filled feature.
제 6 항에 있어서,
상기 피처들 중 적어도 하나는 적어도 3:1의 폭에 대한 깊이 종횡비를 갖는,
금속 충진된 피처 제공 방법.
The method according to claim 6,
Wherein at least one of the features has a depth aspect ratio for a width of at least 3: 1,
A method for providing a metal filled feature.
제 7 항에 있어서,
상기 피처들은 30 nm보다 작은 CD (critical dimension) 을 갖는,
금속 충진된 피처 제공 방법.
8. The method of claim 7,
Said features having a critical dimension (CD) of less than 30 nm,
A method for providing a metal filled feature.
제 8 항에 있어서,
상기 금속의 퇴적은 구리 또는 구리 합금의 퇴적인,
금속 충진된 피처 제공 방법.
9. The method of claim 8,
The deposition of the metal may be a deposition of copper or a copper alloy,
A method for providing a metal filled feature.
제 9 항에 있어서,
상기 금속 시드 층은 구리 또는 구리 합금 시드 층인,
금속 충진된 피처 제공 방법.
10. The method of claim 9,
Wherein the metal seed layer is a copper or copper alloy seed layer,
A method for providing a metal filled feature.
제 10 항에 있어서,
상기 금속 시드 층을 증착하는 단계는 물리적 기상 증착을 제공하는 단계를 포함하는,
금속 충진된 피처 제공 방법.
11. The method of claim 10,
Wherein depositing the metal seed layer comprises providing physical vapor deposition.
A method for providing a metal filled feature.
제 11 항에 있어서,
상기 피처들의 상단들 상의 상기 시드 층 상에서의 퇴적을 억제하는 단계는 상기 피처들의 상단들 상에 억제제 층을 형성하는 단계를 포함하는,
금속 충진된 피처 제공 방법.
12. The method of claim 11,
Wherein inhibiting deposition on the seed layers on tops of the features comprises forming an inhibitor layer on tops of the features.
A method for providing a metal filled feature.
제 12 항에 있어서,
상기 억제제 층은 상기 피처들 내에 퇴적되기에는 너무 큰 폴리머 체인들로부터 형성되는,
금속 충진된 피처 제공 방법.
13. The method of claim 12,
Wherein the inhibitor layer is formed from polymer chains that are too large to be deposited in the features,
A method for providing a metal filled feature.
제 13 항에 있어서,
상기 폴리머 체인들은 상기 금속 시드 층을 폴리에틸렌 글리콜에 노출시킴으로써 형성되는,
금속 충진된 피처 제공 방법.
14. The method of claim 13,
Wherein the polymer chains are formed by exposing the metal seed layer to polyethylene glycol.
A method for providing a metal filled feature.
제 2 항에 있어서,
상기 금속 시드 층을 증착하는 단계는 상기 피처들의 측벽들 상에서의 금속 시드 층 두께에 대한 상기 피처들의 하단들 상에서의 금속 시드 층 두께의 비가 적어도 3:1가 되게 금속 시드 층을 증착하는,
금속 충진된 피처 제공 방법.
3. The method of claim 2,
Wherein depositing the metal seed layer deposits the metal seed layer such that the ratio of the metal seed layer thickness on the lower ends of the features to the metal seed layer thickness on the sidewalls of the features is at least 3:
A method for providing a metal filled feature.
제 2 항에 있어서,
상기 피처들 중 적어도 하나는 적어도 3:1의 폭에 대한 깊이 종횡비를 갖는,
금속 충진된 피처 제공 방법.
3. The method of claim 2,
Wherein at least one of the features has a depth aspect ratio for a width of at least 3: 1,
A method for providing a metal filled feature.
제 2 항에 있어서,
상기 피처들의 상단들 상의 상기 시드 층 상에서의 퇴적을 억제하는 단계는 상기 피처들의 상단들 상에 억제제 층을 형성하는 단계를 포함하는,
금속 충진된 피처 제공 방법.
3. The method of claim 2,
Wherein inhibiting deposition on the seed layers on tops of the features comprises forming an inhibitor layer on tops of the features.
A method for providing a metal filled feature.
제 17 항에 있어서,
상기 억제제 층은 상기 피처들 내에 퇴적되기에는 너무 큰 폴리머 체인들로부터 형성되는,
금속 충진된 피처 제공 방법.
18. The method of claim 17,
Wherein the inhibitor layer is formed from polymer chains that are too large to be deposited in the features,
A method for providing a metal filled feature.
제 18 항에 있어서,
상기 폴리머 체인들은 상기 금속 시드 층을 폴리에틸렌 글리콜에 노출시킴으로써 형성되는,
금속 충진된 피처 제공 방법.19. The method of claim 18,
Wherein the polymer chains are formed by exposing the metal seed layer to polyethylene glycol.
A method for providing a metal filled feature.
KR1020140078255A 2013-06-25 2014-06-25 Method for providing metal filled feature KR102272015B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/926,932 US8828863B1 (en) 2013-06-25 2013-06-25 Electroless copper deposition with suppressor
US13/926,932 2013-06-25

Publications (2)

Publication Number Publication Date
KR20150000846A true KR20150000846A (en) 2015-01-05
KR102272015B1 KR102272015B1 (en) 2021-07-02

Family

ID=51455140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078255A KR102272015B1 (en) 2013-06-25 2014-06-25 Method for providing metal filled feature

Country Status (3)

Country Link
US (1) US8828863B1 (en)
KR (1) KR102272015B1 (en)
TW (1) TWI631625B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859124B2 (en) * 2015-04-17 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd Method of manufacturing semiconductor device with recess

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035140A (en) * 1998-11-02 2000-06-26 구마모토 마사히로 Method of forming interconnect film
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
JP2010507263A (en) * 2006-10-17 2010-03-04 エントン インコーポレイテッド Copper deposition to embed features in the fabrication of microelectronic devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358587B2 (en) * 1999-05-26 2002-12-24 日本電気株式会社 Method for manufacturing semiconductor device
US6664122B1 (en) 2001-10-19 2003-12-16 Novellus Systems, Inc. Electroless copper deposition method for preparing copper seed layers
US7297190B1 (en) 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7056648B2 (en) 2003-09-17 2006-06-06 International Business Machines Corporation Method for isotropic etching of copper
US7294574B2 (en) 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
US7456102B1 (en) 2005-10-11 2008-11-25 Novellus Systems, Inc. Electroless copper fill process
TWI347373B (en) 2006-07-07 2011-08-21 Rohm & Haas Elect Mat Formaldehyde free electroless copper compositions
US7682966B1 (en) * 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US8252690B2 (en) 2008-02-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. In situ Cu seed layer formation for improving sidewall coverage
US8946087B2 (en) * 2012-02-02 2015-02-03 Lam Research Corporation Electroless copper deposition
US8673766B2 (en) * 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035140A (en) * 1998-11-02 2000-06-26 구마모토 마사히로 Method of forming interconnect film
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
JP2010507263A (en) * 2006-10-17 2010-03-04 エントン インコーポレイテッド Copper deposition to embed features in the fabrication of microelectronic devices

Also Published As

Publication number Publication date
US8828863B1 (en) 2014-09-09
TWI631625B (en) 2018-08-01
KR102272015B1 (en) 2021-07-02
TW201519316A (en) 2015-05-16

Similar Documents

Publication Publication Date Title
US8673779B1 (en) Interconnect with self-formed barrier
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
US8518818B2 (en) Reverse damascene process
KR20230026514A (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
EP3029724B1 (en) Metallization method for semiconductor structures
JP4658808B2 (en) Method for forming wiring structure
KR102042861B1 (en) Electroless copper deposition
CN107858728B (en) TSV electro-plating method
US8652966B2 (en) Semiconductor device manufacturing method and semiconductor device
KR101069630B1 (en) Method for fabricating metal line using adsorption inhibitor in semiconductor device
KR102272015B1 (en) Method for providing metal filled feature
TW201347090A (en) Semiconductor reflow processing for high aspect ratio fill
KR100701675B1 (en) Method for forming copper line in semiconductor device
KR101098275B1 (en) Method for forming metal line of semiconductor device
KR101158059B1 (en) Method for forming metal line of semiconductor device
KR20090113621A (en) Method for fabricating metal line using deposition and etching process in semiconductor device
TWI638424B (en) Method for copper plating through silicon vias using wet wafer back contact
JP2004128109A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant