KR20140146461A - Printed circuit board and method for manufacturing the same - Google Patents

Printed circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR20140146461A
KR20140146461A KR20130069223A KR20130069223A KR20140146461A KR 20140146461 A KR20140146461 A KR 20140146461A KR 20130069223 A KR20130069223 A KR 20130069223A KR 20130069223 A KR20130069223 A KR 20130069223A KR 20140146461 A KR20140146461 A KR 20140146461A
Authority
KR
South Korea
Prior art keywords
insulating layer
conductive posts
circuit pattern
conductive
printed circuit
Prior art date
Application number
KR20130069223A
Other languages
Korean (ko)
Inventor
한기호
조용윤
정승원
김다희
박정현
김기환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130069223A priority Critical patent/KR20140146461A/en
Publication of KR20140146461A publication Critical patent/KR20140146461A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Disclosed are a printed circuit board and a manufacturing method thereof. According to one aspect of the present invention, provided is the printed circuit board which includes a first insulation layer which includes glass-cloth, a second insulation which is formed on one side of the first insulation layer and does not includes the glass-cloth, a conductive post which passes through the first insulation layer and the second insulation layer, and a first circuit pattern which is formed on the second insulation layer to be electrically connected to the conductive post.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
The present invention relates to a printed circuit board and a manufacturing method thereof.

인쇄회로기판은 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. BACKGROUND ART [0002] Printed circuit boards are widely used as components for implementing circuits such as electric, electronic devices, and the like, ranging from various electric and electronic products such as radio, television, and PCS to computers and high-tech electronic equipment.

반도체 소자의 탑재에 사용되는 인쇄회로기판은 수지 기판으로 형성되는 코어 기판의 양면에 빌드 업 법 등의 방법에 의해 배선층을 다층으로 적층함으로써 형성될 수 있다. 상기 코어 기판은 상기 배선층들의 지지체로 사용된다.A printed circuit board used for mounting semiconductor elements can be formed by laminating wiring layers in multiple layers on both sides of a core substrate formed of a resin substrate by a build-up method or the like. The core substrate is used as a support for the wiring layers.

상기 배선층이 상기 코어 기판에 의해 지지될 때, 상기 배선층은 상기 빌드 업 법 등의 방법을 통하여 다층 형태로 형성될 수 있다When the wiring layer is supported by the core substrate, the wiring layer may be formed in a multi-layered form by a method such as the build-up method

본 발명의 배경기술은 대한민국 공개특허공보 제10-2013-0057314호(2013.05.31 공개, 인쇄회로기판 및 인쇄회로기판의 제조 방법)에 개시되어 있다.
The background art of the present invention is disclosed in Korean Patent Laid-Open Publication No. 10-2013-0057314 (published on May 31, 2013, a printed circuit board and a method for producing a printed circuit board).

본 발명의 목적은 유리섬유를 사용하는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
It is an object of the present invention to provide a printed circuit board using glass fiber and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 유리섬유(glass-cloth)를 포함하는 제1 절연층; 상기 제1 절연층 일면에 형성되며 유리섬유를 불포함하는 제2 절연층; 상기 제1 절연층 및 상기 제2 절연층을 관통하도록 형성되는 도전성 포스트(post); 및 상기 도전성 포스트와 전기적으로 연결되도록 상기 제2 절연층 상에 형성되는 제1 회로패턴을 포함하는 인쇄회로기판이 제공된다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a first insulating layer including a glass-cloth; A second insulating layer formed on one surface of the first insulating layer and free of glass fibers; A conductive post formed to penetrate the first insulating layer and the second insulating layer; And a first circuit pattern formed on the second insulating layer so as to be electrically connected to the conductive posts.

상기 제2 절연층의 높이는 상기 제1 절연층의 높이보다 더 낮을 수 있다. The height of the second insulating layer may be lower than the height of the first insulating layer.

상기 제1 절연층, 상기 제2 절연층 및 상기 도전성 포스트는 각각 복수로 형성될 수 있다.The first insulating layer, the second insulating layer, and the conductive posts may be formed in plural numbers, respectively.

상기 도전성 포스트와 전기적으로 연결되도록 상기 제1 절연층 타면에 형성될 수 있다.And may be formed on the other surface of the first insulating layer so as to be electrically connected to the conductive posts.

본 발명의 다른 측면에 따르면, 캐리어를 제공하는 단계; 상기 캐리어 상에 도전성 포스트를 형성하는 단계; 상기 캐리어 상에, 상기 도전성 포스트보다 낮은 높이까지, 유리섬유(glass-cloth)를 포함하는 제1 절연층을 적층하는 단계; 상기 제1 절연층 일면 상에 글라스 클로스를 불포함하는 제2 절연층을 적층하는 단계; 상기 구리 포스트 단부가 노출되도록 상기 제2 절연층 일부를 연마하여 제거하는 단계; 상기 도전성 포스트와 전기적으로 연결되도록 상기 제2 절연층 상에 제1 회로패턴을 형성하는 단계; 및 상기 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing a carrier; Forming a conductive post on the carrier; Depositing on the carrier a first insulating layer comprising glass-cloth to a lower height than the conductive posts; Stacking a second insulating layer on the one surface of the first insulating layer, the second insulating layer not including glass cloth; Polishing and removing a portion of the second insulation layer such that the copper post end is exposed; Forming a first circuit pattern on the second insulating layer so as to be electrically connected to the conductive posts; And removing the carrier from the printed circuit board.

상기 도전성 포스트를 형성하는 단계는, 상기 캐리어 상에 드라이 필름 레지스트(dry film resist)를 도포하는 단계; 상기 도전성 포스트가 형성되는 위치에 대응하는 부분의 상기 드라이 필름 레지스트를 제거하여 홀을 형성하는 단계; 및 상기 홀에 도전성 물질을 필 도금하는 단계를 포함할 수 있다.The forming of the conductive posts may include: applying a dry film resist on the carrier; Removing the dry film resist at a portion corresponding to a position where the conductive posts are formed to form holes; And filling the hole with a conductive material.

상기 홀에 도전성 포스트 필 도금하는 단계 이후에, 상기 홀에 과도금(over plating)된 상기 도전성 물질을 연마하여 평탄화시키는 단계를 더 포함할 수 있다.The method may further include a step of polishing the conductive material over-plated in the hole and planarizing the hole after the conductive post-fill plating the hole.

상기 제2 절연층을 제거하는 단계와 상기 제1 회로패턴을 형성하는 단계 사이에, 상기 제2 절연층 상에 시드층(seed layer)을 형성하는 단계를 더 포함할 수 있다. The method may further include forming a seed layer on the second insulating layer between the step of removing the second insulating layer and the step of forming the first circuit pattern.

상기 제2 절연층의 높이는 상기 제1 절연층의 높이보다 더 낮게 형성될 수 있다.The height of the second insulating layer may be lower than the height of the first insulating layer.

상기 캐리어를 제거하는 단계 이후에, 상기 도전성 포스트와 전기적으로 연결되도록 상기 제1 절연층의 타면에 제2 회로패턴을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a second circuit pattern on the other surface of the first insulating layer so as to be electrically connected to the conductive posts after the removing of the carrier.

상기 제1 절연층, 상기 제2 절연층 및 상기 도전성 포스트는 각각 복수로 형성될 수 있다.
The first insulating layer, the second insulating layer, and the conductive posts may be formed in plural numbers, respectively.

본 발명의 실시예에 따르면 연마공정에 의하여 유리섬유가 파손되는 것을 방지하여 인쇄회로기판의 휨 현상이 방지될 수 있다.
According to the embodiment of the present invention, the glass fiber is prevented from being broken by the polishing process, and warping of the printed circuit board can be prevented.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도.
도 3 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법의 공정도.1 illustrates a printed circuit board according to one embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention;
3 to 14 are process drawings of a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a printed circuit board according to a first embodiment of the present invention; Fig. A duplicate description will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.It is also to be understood that the terms first, second, etc. used hereinafter are merely reference numerals for distinguishing between identical or corresponding components, and the same or corresponding components are defined by terms such as first, second, no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 1 is a view illustrating a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(100)은, 제1 절연층(120), 제2 절연층(130), 도전성 포스트(110), 제1 회로패턴(140) 및 제2 회로패턴(150)을 포함할 수 있다.Referring to FIG. 1, a printed circuit board 100 according to an embodiment of the present invention includes a first insulating layer 120, a second insulating layer 130, a conductive post 110, a first circuit pattern 140 And a second circuit pattern 150, as shown in FIG.

제1 절연층(120)은 유리섬유(125)(glass cloth)를 포함할 수 있다. 유리섬유(125)는 보강기재 중 하나로 직경 5~15㎛의 글라스 필라멘트(glass filament)를 수백가닥 꼬아서 섬유다발로 만들고 이를 직조한 것이다. 글라스 필라멘트는 실리카(Silica)를 주성분으로 하는 광석 가공품이다. 유리섬유(125)는 내열성, 기계적 강도, 전기절연성이 우수하다. The first insulating layer 120 may include glass cloth 125 (glass cloth). The glass fiber 125 is made of a fiber bundle made by bundling hundreds of glass filaments having a diameter of 5 to 15 탆 into one of reinforcing substrates. The glass filament is a processed ore mainly composed of silica (silica). The glass fibers 125 are excellent in heat resistance, mechanical strength, and electrical insulation.

제1 절연층(120)은 유리섬유(125)와 레진(resin)을 모두 포함할 수 있다.The first insulating layer 120 may include both the glass fiber 125 and the resin.

제2 절연층(130)은 제1 절연층(120) 일면에 형성되며, 유리섬유(125)를 포함하지 않는다. 제2 절연층(130)은 레진으로 이루어질 수 있다.The second insulating layer 130 is formed on one surface of the first insulating layer 120 and does not include the glass fibers 125. The second insulating layer 130 may be made of resin.

제2 절연층(130)은 인쇄회로기판(100)의 가공 공정 중, 도전성 포스트(110) 단부가 노출되도록 연마하는 과정에서 제1 절연층(120) 내의 유리섬유(125)가 파손되는 것을 방지하는 보호막 역할을 할 수 있다.The second insulating layer 130 prevents the glass fibers 125 in the first insulating layer 120 from being broken during the polishing process to expose the end portions of the conductive posts 110 during the processing of the printed circuit board 100, As a protective film.

이 경우, 제2 절연층(130)은 제1 절연층(120)의 높이보다 더 낮게 형성될 수 있다.In this case, the second insulating layer 130 may be formed to be lower than the height of the first insulating layer 120.

도전성 포스트(110)는 제1 절연층(120)과 제2 절연층(130)을 관통하여 형성되며, 비아(via) 역할을 하여 인쇄회로기판(100)이 다층의 구조인 경우, 층간의 전기적 연결을 담당한다. 도전성 포스트(110)는 구리로 형성될 수 있다.The conductive posts 110 are formed to penetrate through the first insulating layer 120 and the second insulating layer 130 and serve as vias so that when the printed circuit board 100 has a multilayer structure, It is responsible for connection. The conductive posts 110 may be formed of copper.

제1 회로패턴(140)은 도전성 포스트(110)와 전기적으로 연결되도록 제2 절연층(130) 상에 형성될 수 있다. 제1 회로패턴(140)은 인쇄회로기판(100)에서 신호를 전달하는 배선이다. 인쇄회로기판(100)이 다층의 구조인 경우, 제1 회로패턴(140)은 도전성 포스트(110)와 연결됨으로써, 신호를 타층으로 전달할 수 있다.The first circuit pattern 140 may be formed on the second insulating layer 130 to be electrically connected to the conductive posts 110. The first circuit pattern 140 is a wiring for transmitting a signal on the printed circuit board 100. When the printed circuit board 100 has a multi-layer structure, the first circuit pattern 140 is connected to the conductive posts 110, so that signals can be transmitted to the other layers.

인쇄회로기판(100)은 다층 기판일 수 있으며, 이 경우, 제1 절연층(120), 제2 절연층(130), 도전성 포스트(110)는 각각 복수로 형성될 수 있다. 각각의 제1 절연층(120)은 유리섬유(125)를 포함하고, 각각의 제2 절연층(130)은 유리섬유(125)를 불포함한다. 또한, 도전성 포스트(110)는 각 층간의 전기적 연결을 수행한다.The printed circuit board 100 may be a multilayer board. In this case, the first insulating layer 120, the second insulating layer 130, and the conductive posts 110 may be formed in plural numbers. Each of the first insulating layers 120 includes glass fibers 125 and each of the second insulating layers 130 does not include glass fibers 125. The conductive posts 110 also perform electrical connections between the layers.

제2 회로패턴(150)은 제1 절연층(120) 타면에 형성되며, 제1 회로패턴(140)과 마찬가지로 신호의 전달을 담당하는 배선이다. 제2 회로패턴(150) 역시 도전성 포스트(110)와 전기적으로 연결될 수 있다.The second circuit pattern 150 is formed on the other surface of the first insulating layer 120 and is a wiring for transferring a signal like the first circuit pattern 140. The second circuit pattern 150 may also be electrically connected to the conductive posts 110.

상술한 바와 같이, 제1 절연층(120)과 제2 절연층(130)으로 구성되는 인쇄회로기판(100)의 경우, 제1 절연층(120) 내의 유리섬유(125)가 제2 절연층(130)에 의하여 보호될 수 있으므로, 제1 절연층(120) 내의 유리섬유(125)에 의한 강도가 유지될 수 있어 인쇄회로기판(100)의 휨(warpage) 현상이 방지될 수 있다.As described above, in the case of the printed circuit board 100 composed of the first insulating layer 120 and the second insulating layer 130, the glass fibers 125 in the first insulating layer 120 are electrically connected to the second insulating layer 120. [ The strength of the glass fiber 125 in the first insulating layer 120 can be maintained and the warpage of the printed circuit board 100 can be prevented.

이상으로 본 발명의 일 실시예에 따른 인쇄회로기판(100)에 대하여 설명하였다.The printed circuit board 100 according to an embodiment of the present invention has been described above.

다음으로 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조 방법에 대하여 설명한다.Next, a method of manufacturing the printed circuit board 100 according to an embodiment of the present invention will be described.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조 방법을 나타낸 순서도이고, 도 3 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조 방법의 공정도이다.FIG. 2 is a flowchart illustrating a method of manufacturing a printed circuit board 100 according to an embodiment of the present invention, and FIGS. 3 to 14 are process drawings of a method of manufacturing a printed circuit board 100 according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조 방법은, 캐리어(111)를 제공하는 단계(S110), 도전성 포스트(110)를 형성하는 단계(S120), 제1 절연층(120)과 제2 절연층(130)을 적층하는 단계(S130), 제2 절연층(130)을 연마하는 단계(S140), 제1 회로패턴(140)을 형성하는 단계(S150), 캐리어(111)를 제거하는 단계(S160), 제2 회로패턴(150)을 형성하는 단계(S170) 및 SR을 도포하고 표면 처리를 하는 단계(S180)를 포함할 수 있다. 여기서, 도전성 포스트(110)는 구리이다.Referring to FIG. 2, a method of manufacturing a printed circuit board 100 according to an embodiment of the present invention includes the steps of providing a carrier 111, forming a conductive post 110 (S120) A step S140 of laminating the first insulating layer 120 and the second insulating layer 130, a step S140 of polishing the second insulating layer 130, a step S150 forming the first circuit pattern 140 , Removing the carrier 111 (S160), forming the second circuit pattern 150 (S170), and applying the SR (S180). Here, the conductive posts 110 are copper.

도 3은 캐리어(111)를 제공하는 단계(S110)를 도시한다. 캐리어(111)를 제공하는 단계(S110)는 표면에 동박(112)층이 형성된 캐리어(111)를 제공하는 단계이다. 코어리스 기판을 제조하는 경우, 기판의 휨을 방지하기 위함이다. 또한 표면의 동박(112)층은 시드 역할을 한다.Figure 3 shows the step S110 of providing a carrier 111. Step S110 of providing the carrier 111 is a step of providing a carrier 111 on which a layer of copper foil 112 is formed. This is to prevent warpage of the substrate when the coreless substrate is manufactured. Also, the surface of the copper foil 112 serves as a seed.

도 4 내지 도 7은 도전성 포스트(110)를 형성하는 단계(S120)를 도시한다. 도전성 포스트(110)는 비아(via) 역할을 하여 인쇄회로기판(100)이 다층의 구조인 경우, 층간의 전기적 연결을 담당한다. 4-7 illustrate the step of forming the conductive posts 110 (S120). The conductive posts 110 serve as vias to provide electrical connection between the layers when the printed circuit board 100 has a multi-layer structure.

도전성 포스트(110)를 형성하는 단계(S120)는 드라이 필름을 도포하는 단계(S121), 드라이 필름을 노광/현상하는 단계(S122), 도전성 물질(114) 필 도금하는 단계(S123), 연마하는 단계(S124) 및 드라이 필름을 박리하는 단계(S125)를 포함할 수 있다.Step S120 of forming the conductive posts 110 includes a step S121 of applying a dry film, a step S122 of exposing / developing the dry film, a step S123 of plating a conductive material 114, Step S124 and step S125 of peeling off the dry film.

도 4에서는, 먼저 캐리어(111) 상에 드라이 필름 레지스트(113)를 도포한다. 그 후, 고, 드라이 필름 레지스트(113)를 노광/현상함으로써 도전성 포스트(110)가 형성되는 위치에 대응하는 부분의 드라이 필름 레지스트(113)를 제거하여 홀을 형성한다.In Fig. 4, the dry film resist 113 is first applied onto the carrier 111. Fig. Thereafter, the dry film resist 113 is exposed and developed to remove the dry film resist 113 at a portion corresponding to the position where the conductive posts 110 are formed, thereby forming holes.

도 5에서는, 도 4에서 형성된 홀 내부를 도전성 물질(114)로 필 도금한다.In FIG. 5, the hole formed in FIG. 4 is filled with a conductive material 114.

도 6에서는, 홀에 오버 플레이팅된 도전성 물질(114)을 연마하여 평탄화시킨다. 이 경우, 평탄화를 위하여 도전성 물질(114)과 도전성 포스트(110) 일부가 함께 연마될 수 있다.In Fig. 6, conductive material 114 overplated in the holes is polished and planarized. In this case, the conductive material 114 and a part of the conductive posts 110 may be polished together for planarization.

도 7에서는, 드라이 필름 레지스트(113)를 박리하여, 도전성 포스트(110)만 남도록 한다. 여기서, 도전성 포스트(110)는 구리일 수 있다.In Fig. 7, the dry film resist 113 is peeled off so that only the conductive posts 110 are left. Here, the conductive posts 110 may be copper.

도 8은 제1 절연층(120)과 제2 절연층(130)을 적층하는 단계(S130)를 도시한다. FIG. 8 shows a step (S130) of laminating the first insulating layer 120 and the second insulating layer 130. FIG.

상술한 바와 같이, 제1 절연층(120)은 유리섬유(125)와 레진(resin)을 모두 포함할 수 있다. 제1 절연층(120)은 도전성 포스트(110)보다 낮은 높이까지 적층된다. 제2 절연층(130)이 적층될 공간을 마련하기 위함이다.As described above, the first insulating layer 120 may include both the glass fiber 125 and the resin. The first insulating layer 120 is stacked to a lower height than the conductive posts 110. So that the second insulating layer 130 can be stacked.

제2 절연층(130)은 제1 절연층(120) 일면 상에 형성되며, 유리섬유(125)를 포함하지 않는다. 제2 절연층(130)은 레진으로 이루어질 수 있다. 제2 절연층(130)은 도전성 포스트(110)의 최상층보다 더 높이 적층될 수 있다. The second insulating layer 130 is formed on one surface of the first insulating layer 120 and does not include the glass fibers 125. The second insulating layer 130 may be made of resin. The second insulating layer 130 may be stacked higher than the uppermost layer of the conductive posts 110.

이 경우, 제2 절연층(130)은 제1 절연층(120)의 높이보다 더 낮게 형성될 수 있다. In this case, the second insulating layer 130 may be formed to be lower than the height of the first insulating layer 120.

도 9는 제2 절연층(130)을 연마하는 단계(S140)를 도시한다. 도전성 포스트(110)의 최상층보다 더 높이 적층된 제2 절연층(130) 부분은 연마하여 제거된다. FIG. 9 illustrates polishing the second insulating layer 130 (S140). The portion of the second insulating layer 130 stacked higher than the uppermost layer of the conductive posts 110 is polished and removed.

제2 절연층(130)은 상술한 연마 과정에서 제1 절연층(120) 내의 유리섬유(125)가 파손되는 것을 방지하는 보호막 역할을 할 수 있다.The second insulating layer 130 may serve as a protective film for preventing the glass fibers 125 in the first insulating layer 120 from being broken during the polishing process.

따라서, 유리섬유(125)를 포함한 제1 절연층(120)이 많을수록 인쇄회로기판(100)의 강도를 향상시키기에 유리하기 때문에, 제2 절연층(130)은 최소한으로 적층되어 제2 절연층(130)은 제1 절연층(120)의 높이보다 더 낮게 형성될 수 있다. Accordingly, since the number of the first insulating layers 120 including the glass fibers 125 is advantageous to improve the strength of the printed circuit board 100, the second insulating layers 130 are stacked to a minimum, (130) may be formed to be lower than the height of the first insulating layer (120).

도 10 및 도 11은 제1 회로패턴(140)을 형성하는 단계(S150)를 도시한다. 제1 회로패턴(140)은 제1 회로패턴(140)은 도전성 포스트(110)와 전기적으로 연결되도록 제2 절연층(130) 상에 형성된다. 10 and 11 illustrate the step of forming the first circuit pattern 140 (S150). The first circuit pattern 140 is formed on the second insulating layer 130 so that the first circuit pattern 140 is electrically connected to the conductive posts 110.

도전성 포스트(110)와 제2 절연층(130) 상에는 시드층(115)(seed layer)이 형성될 수 있다. 시드층(115)은 화학동으로 형성될 수 있다. 이 경우, 제1 회로패턴(140)은 시드층(115) 상에 형성된다.A seed layer 115 may be formed on the conductive posts 110 and the second insulating layer 130. The seed layer 115 may be chemically formed. In this case, the first circuit pattern 140 is formed on the seed layer 115.

도 12는 제1 절연층(120), 제2 절연층(130), 도전성 포스트(110)는 각각 복수로 형성되어 다층 기판이 형성된 상태를 도시한다. 이 경우 각각의 제1 절연층(120)은 유리섬유(125)를 포함하고, 각각의 제2 절연층(130)은 유리섬유(125)를 불포함한다. 따라서, 각각의 연마 과정에서 제2 절연층(130)은 제1 절연층(120) 내의 유리섬유(125)를 보호한다. 또한, 도전성 포스트(110)는 각 층간의 전기적 연결을 수행한다.12 illustrates a state where a plurality of first insulating layers 120, a second insulating layer 130, and conductive posts 110 are formed to form a multi-layer substrate. In this case, each of the first insulating layers 120 includes glass fibers 125, and each of the second insulating layers 130 does not include the glass fibers 125. Thus, in each polishing process, the second insulating layer 130 protects the glass fibers 125 in the first insulating layer 120. The conductive posts 110 also perform electrical connections between the layers.

도 13은 캐리어(111)를 제거하는 단계(S160)와 제2 회로패턴(150)을 형성하는 단계(S170)를 도시한다. 캐리어(111)는 인쇄회로기판(100)의 휨을 방지하기 위한 부재일 뿐이므로 제거한다. 또한, 캐리어(111)가 제거된 후에는 제2 회로패턴(150)을 형성한다.13 shows the step of removing the carrier 111 (S160) and the step of forming the second circuit pattern 150 (S170). The carrier 111 is only a member for preventing warpage of the printed circuit board 100 and is therefore removed. Further, after the carrier 111 is removed, the second circuit pattern 150 is formed.

제2 회로패턴(150)은 제1 절연층(120) 타면에 형성되며, 제1 회로패턴(140)과 마찬가지로 신호의 전달을 담당하는 배선이다. 제2 회로패턴(150) 역시 도전성 포스트(110)와 전기적으로 연결될 수 있다.The second circuit pattern 150 is formed on the other surface of the first insulating layer 120 and is a wiring for transferring a signal like the first circuit pattern 140. The second circuit pattern 150 may also be electrically connected to the conductive posts 110.

도 14는 최상하층에 솔더 레지스트(160)(SR)을 도포하고 표면 처리를 하는 단계(S180)를 도시한다. 제1 회로패턴(140)을 보호하기 위하여 최상층에 솔더 레지스트(160)를 도포하고, 제2 회로패턴(150)을 보호하기 위하여 최하층에 솔더 레지스트(160)를 도포한다. 14 shows a step (S180) of applying a solder resist 160 (SR) to the uppermost layer and performing a surface treatment. A solder resist 160 is applied to the uppermost layer to protect the first circuit pattern 140 and a solder resist 160 is applied to the lowermost layer to protect the second circuit pattern 150. [

또한, 최상층에 형성된 제1 회로패턴(140)과 최하층에 형성된 제2 회로패턴(150) 말단에 형성되는 패드(pad)에 표면 처리를 한다. 솔더 레지스트(160)는 패드가 노출되도록 도포되며, 노출된 패드에는 표면 처리가 이루어져, 패드 상에 표면 처리층(170)이 형성된다. 이는 접속의 신뢰성을 높이기 위함이다.The first circuit pattern 140 formed on the uppermost layer and the pad formed on the end of the second circuit pattern 150 formed on the lowermost layer are subjected to a surface treatment. The solder resist 160 is applied to expose the pad, and the exposed pad is subjected to a surface treatment to form the surface treatment layer 170 on the pad. This is to increase the reliability of the connection.

상술한 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판 및 그 제조 방법에 의하면, 제1 절연층 및 제2 절연층을 포함하는 인쇄회로기판에 제공되며, 제2 절연층이 제1 절연층 내에 함침된 유리섬유를 보호하므로 기판의 절연층 상하측 수축률 균형이 유지되고, 이에 따라, 기판의 휨 현상이 방지될 수 있다. As described above, the printed circuit board and the method of manufacturing the same according to an embodiment of the present invention are provided on a printed circuit board including a first insulating layer and a second insulating layer, Since the glass fiber impregnated in the layer is protected, the shrinkage balance balance between the upper and lower sides of the insulating layer of the substrate is maintained, and the warping of the substrate can be prevented.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

100: 인쇄회로기판
111: 캐리어
112: 동박
113: 드라이 필름 레지스트
114: 도전성 물질
115: 시드층
110: 도전성 포스트
120: 제1 절연층
125: 유리섬유
130: 제2 절연층
140: 제1 회로패턴
150: 제2 회로패턴
160: 솔더 레지스트
170: 표면 처리층100: printed circuit board
111: Carrier
112: copper
113: Dry film resist
114: conductive material
115: Seed layer
110: conductive post
120: first insulating layer
125: glass fiber
130: second insulating layer
140: first circuit pattern
150: second circuit pattern
160: Solder resist
170: Surface treatment layer

Claims (11)

유리섬유(glass-cloth)를 포함하는 제1 절연층;
상기 제1 절연층 일면에 형성되며 유리섬유를 불포함하는 제2 절연층;
상기 제1 절연층 및 상기 제2 절연층을 관통하도록 형성되는 도전성 포스트(post); 및
상기 도전성 포스트와 전기적으로 연결되도록 상기 제2 절연층 상에 형성되는 제1 회로패턴을 포함하는 인쇄회로기판.
A first insulating layer including a glass-cloth;
A second insulating layer formed on one surface of the first insulating layer and free of glass fibers;
A conductive post formed to penetrate the first insulating layer and the second insulating layer; And
And a first circuit pattern formed on the second insulating layer to be electrically connected to the conductive posts.
제1항에 있어서,
상기 제2 절연층의 높이는 상기 제1 절연층의 높이보다 더 낮은 것을 특징으로 하는 인쇄회로기판.
The method according to claim 1,
And the height of the second insulating layer is lower than the height of the first insulating layer.
제1항에 있어서,
상기 제1 절연층, 상기 제2 절연층 및 상기 도전성 포스트는 각각 복수로 형성되는 것을 특징으로 하는 인쇄회로기판.
The method according to claim 1,
Wherein the first insulating layer, the second insulating layer, and the conductive posts are formed in plural numbers, respectively.
제1항에 있어서,
상기 도전성 포스트와 전기적으로 연결되도록 상기 제1 절연층 타면에 형성되는 제2 회로패턴을 더 포함하는 인쇄회로기판.
The method according to claim 1,
And a second circuit pattern formed on the other surface of the first insulating layer so as to be electrically connected to the conductive posts.
캐리어를 제공하는 단계;
상기 캐리어 상에 도전성 포스트를 형성하는 단계;
상기 캐리어 상에, 상기 도전성 포스트보다 낮은 높이까지, 유리섬유(glass-cloth)를 포함하는 제1 절연층을 적층하는 단계;
상기 제1 절연층 일면 상에 글라스 클로스를 불포함하는 제2 절연층을 적층하는 단계;
상기 구리 포스트 단부가 노출되도록 상기 제2 절연층 일부를 연마하여 제거하는 단계;
상기 도전성 포스트와 전기적으로 연결되도록 상기 제2 절연층 상에 제1 회로패턴을 형성하는 단계; 및
상기 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조 방법.
Providing a carrier;
Forming a conductive post on the carrier;
Depositing on the carrier a first insulating layer comprising glass-cloth to a lower height than the conductive posts;
Stacking a second insulating layer on the one surface of the first insulating layer, the second insulating layer not including glass cloth;
Polishing and removing a portion of the second insulation layer such that the copper post end is exposed;
Forming a first circuit pattern on the second insulating layer so as to be electrically connected to the conductive posts; And
And removing the carrier.
제5항에 있어서,
상기 도전성 포스트를 형성하는 단계는,
상기 캐리어 상에 드라이 필름 레지스트(dry film resist)를 도포하는 단계;
상기 도전성 포스트가 형성되는 위치에 대응하는 부분의 상기 드라이 필름 레지스트를 제거하여 홀을 형성하는 단계; 및
상기 홀에 도전성 물질을 필 도금하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
6. The method of claim 5,
Wherein forming the conductive posts comprises:
Applying a dry film resist on the carrier;
Removing the dry film resist at a portion corresponding to a position where the conductive posts are formed to form holes; And
And filling the hole with a conductive material.
제6항에 있어서,
상기 홀에 도전성 포스트 필 도금하는 단계 이후에,
상기 홀에 과도금(over plating)된 상기 도전성 물질을 연마하여 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
The method according to claim 6,
After the conductive post-fill plating of the holes,
Further comprising the step of polishing and planarizing the conductive material over-plated in the hole.
제5항에 있어서,
상기 제2 절연층을 제거하는 단계와 상기 제1 회로패턴을 형성하는 단계 사이에,
상기 제2 절연층 상에 시드층(seed layer)을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
6. The method of claim 5,
Between the step of removing the second insulating layer and the step of forming the first circuit pattern,
And forming a seed layer on the second insulating layer.
제5항에 있어서,
상기 제2 절연층의 높이는 상기 제1 절연층의 높이보다 더 낮은 것을 특징으로 하는 인쇄회로기판 제조 방법.
6. The method of claim 5,
Wherein the height of the second insulating layer is lower than the height of the first insulating layer.
제5항에 있어서,
상기 캐리어를 제거하는 단계 이후에,
상기 도전성 포스트와 전기적으로 연결되도록 상기 제1 절연층의 타면에 제2 회로패턴을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
6. The method of claim 5,
After the step of removing the carrier,
And forming a second circuit pattern on the other surface of the first insulating layer so as to be electrically connected to the conductive posts.
제5항에 있어서,
상기 제1 절연층, 상기 제2 절연층 및 상기 도전성 포스트는 각각 복수로 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
6. The method of claim 5,
Wherein the first insulating layer, the second insulating layer, and the conductive posts are formed in plural numbers, respectively.
KR20130069223A 2013-06-17 2013-06-17 Printed circuit board and method for manufacturing the same KR20140146461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130069223A KR20140146461A (en) 2013-06-17 2013-06-17 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130069223A KR20140146461A (en) 2013-06-17 2013-06-17 Printed circuit board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20140146461A true KR20140146461A (en) 2014-12-26

Family

ID=52675704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130069223A KR20140146461A (en) 2013-06-17 2013-06-17 Printed circuit board and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20140146461A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Similar Documents

Publication Publication Date Title
US8698269B2 (en) Wiring board with built-in imaging device and method for manufacturing same
US20120217049A1 (en) Wiring board with built-in imaging device
US7745933B2 (en) Circuit structure and process thereof
US20140347837A1 (en) Wiring board and method for manufacturing the same
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
JP5989814B2 (en) Embedded substrate, printed circuit board, and manufacturing method thereof
KR101104210B1 (en) Electro device embedded printed circuit board and manufacturing method thereof
JP2014027250A (en) Multilayer type coreless substrate and method of manufacturing the same
KR20140018027A (en) Printed circuit board and method of manufacturing a printed circuit board
JP2013070009A (en) Printed circuit board and method for manufacturing the same
JP2014022715A (en) Coreless substrate and method of manufacturing the same
KR101012403B1 (en) Printed circuit board and manufacturing method thereof
JP6674016B2 (en) Printed wiring board and manufacturing method thereof
JP6798076B2 (en) Embedded substrate and manufacturing method of embedded substrate
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
KR102211741B1 (en) Printed circuit board and method of manufacturing the same
KR20140146461A (en) Printed circuit board and method for manufacturing the same
TWI519221B (en) Printed circuit board and methods for forming the same
JP7133329B2 (en) wiring board
JP2019114617A (en) Wiring board
US20160088742A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR101197782B1 (en) Embedded PCB and Manufacturing method of the same
KR20160014433A (en) Carrier board and method of manufacturing a printed circuit board using the same
KR20140146447A (en) Printed circuit board and method for manufacturing of the same
KR101197783B1 (en) Embedded PCB and Manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application