KR20140143340A - 적층 세라믹 커패시터 및 그 실장 기판 - Google Patents
적층 세라믹 커패시터 및 그 실장 기판 Download PDFInfo
- Publication number
- KR20140143340A KR20140143340A KR1020140106308A KR20140106308A KR20140143340A KR 20140143340 A KR20140143340 A KR 20140143340A KR 1020140106308 A KR1020140106308 A KR 1020140106308A KR 20140106308 A KR20140106308 A KR 20140106308A KR 20140143340 A KR20140143340 A KR 20140143340A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- width direction
- mounting surface
- external electrodes
- electrode
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 35
- 239000000919 ceramic Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 238000009434 installation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 238000007747 plating Methods 0.000 description 6
- 239000000843 powder Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은, 세라믹 본체의 길이 방향의 양 측면과 실장 면에 폭 방향으로 이격되게 외부 전극을 각각 배치하고, 상기 세라믹 본체 내에 좌우 외부 전극과 접속되는 제1 내부 전극과 실장 면에 배치된 외부 전극과 접속되도록 리드부를 갖는 제2 내부 전극을 배치하되, 세라믹 본체의 폭 방향으로 중앙 부분에는 복수의 제1 내부 전극이 배치되는 제1 영역을, 상기 제1 영역을 사이에 두고 폭 방향으로 양측 부분에는 상기 제1 및 제2 내부 전극이 번갈아 배치되는 제2 영역이 배치되도록 한 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.
Description
본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.
LSI(large scale integration circuit)의 다기능화 및 고집적화에 의해 소비전류가 증대되면서, 상기 LSI의 전원 회로 등 고주파 회로 내에서 발생되는 노이즈를 제거하거나 감쇄시키기 위한 대책으로 고주파 특성이 우수한 3단자 관통형 커패시터가 많이 사용된다.
상기 3단자 관통형 커패시터는, 최근 LSI의 다기능화 및 고집적화로 인해 소비전력이 증가하고 있기 때문에, 허용전류의 대전류화가 요구되고 있다. 이렇게 상기 3단자 관통형 커패시터의 허용전류를 대전류화 하기 위해서는 상기 3단자 관통형 커패시터의 직류저항을 저감시켜야 한다.
따라서, 전원 회로를 안정화시키며 고주파에서의 노이즈를 효과적으로 제거하기 위해서, 3단자 관통형 적층 세라믹 커패시터는 고주파성능을 만족시키면서 보다 낮은 직류저항을 가져야 한다.
본 발명의 목적은, 직류저항을 저감시켜 대(大)전류화를 실현하고, 소형이면서 고주파 노이즈 제거 효과를 향상시킬 수 있는 적층 세라믹 커패시터 및 그 실장 기판을 제공하는 것이다.
본 발명의 일 측면은, 세라믹 본체의 길이 방향의 양 측면과 실장 면에 폭 방향으로 이격되게 외부 전극을 각각 배치하고, 상기 세라믹 본체 내에 좌우 외부 전극과 접속되는 제1 내부 전극과 실장 면에 배치된 외부 전극과 접속되도록 리드부를 갖는 제2 내부 전극을 배치하되, 세라믹 본체의 폭 방향으로 중앙 부분에는 복수의 제1 내부 전극이 배치되는 제1 영역을, 상기 제1 영역을 사이에 두고 폭 방향으로 양측 부분에는 상기 제1 및 제2 내부 전극이 번갈아 배치되는 제2 영역이 배치되도록 한 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.
본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 직류저항을 저감할 수 있고 허용 전류(커패시터를 통해 흐를 수 있는 전류의 최대치)를 높게 설정할 수 있으며, 내부의 전력손실이 적고 자기 발열에 의한 신뢰성이나 수명의 열화를 방지할 수 있어서, 디커플링 커패시터 및 EMI 필터 등에 응용할 경우, 전원 회로의 전압 변동을 보다 효과적으로 억제할 수 있고 고주파 감쇄 특성 및 고주파 노이즈 제거 효과를 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 사시도이다.
도 3은 도 1의 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 평면도이다.
도 4는 도 2의 A-A'선 단면도이다.
도 5는 도 1의 적층 세라믹 커패시터의 내부 전극의 배열 구조를 개략적으로 나타낸 평면도이다.
도 6은 도 1의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 사시도이다.
도 3은 도 1의 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 평면도이다.
도 4는 도 2의 A-A'선 단면도이다.
도 5는 도 1의 적층 세라믹 커패시터의 내부 전극의 배열 구조를 개략적으로 나타낸 평면도이다.
도 6은 도 1의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 폭 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
적층?세라믹?커패시터
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 2는 도 1의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 사시도이고, 도 3은 도 1의 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 평면도이고, 도 4는 도 2의 A-A'선 단면도이고, 도 5는 도 1의 적층 세라믹 커패시터의 내부 전극의 배열 구조를 개략적으로 나타낸 평면도이다.
도 1 내지 도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는, 복수의 유전체층(111)이 폭 방향으로 적층된 세라믹 본체(110), 제1 및 제2 내부 전극(121, 122), 세라믹 본체(110)의 길이 방향의 양 측면에 배치되는 제1 및 제2 외부 전극(131, 132), 및 세라믹 본체(110)의 실장 면에 폭 방향으로 이격되게 배치되는 제3 및 제4 외부 전극(133, 134)을 포함한다.
본 실시 형태의 적층 세라믹 커패시터는 3단자 관통형 커패시터로 볼 수 있다.
세라믹 본체(110)는 복수의 유전체층(111)을 폭 방향으로 적층한 다음 소성하여 형성된다.
이때, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
또한, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 1.0 내지 10.0 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 필요시 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는 전이 금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어 400 nm 이하로 조절될 수 있다.
이러한 세라믹 본체(110)는 형상에 특별히 제한은 없지만 도시된 바와 같이 육면체 형상일 수 있으며, 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
본 실시 형태에서, 세라믹 본체(110)는 서로 마주보는 두께 방향의 제1 주면(S1) 및 제2 주면(S2)과, 제1 주면(S1) 및 제2 주면(S2)을 연결하며 서로 마주보는 길이 방향의 제1 및 제2 측면(S3) 및 제2 측면(S4)과, 서로 마주보는 폭 방향의 제3 및 제4 측면(S5, S6)을 가질 수 있다. 이하, 적층 세라믹 커패시터(100)의 실장 면은 세라믹 본체(110)의 제1 주면(S1)으로 정의하여 설명하기로 한다.
또한, 세라믹 본체(110)는 마진부로서 세라믹 본체(110)의 제3 및 제4 측면(S5, S6) 쪽으로 각각 형성되는 커버층을 포함할 수 있다.
상기 커버층은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
또한, 상기 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 후술하는 좌우 제2 영역(B)의 폭 방향의 제3 및 제3 측면(S5, S6) 쪽으로 각각 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
본 실시 형태의 세라믹 본체(110)는 폭 방향으로 중앙 부분에 위치하는 제1 영역(A)과, 제1 영역(A)을 사이에 두고 세라믹 본체(110)의 폭 방향으로 양측에 각각 위치하는 제2 영역(B, C)을 포함한다.
제1 영역(A)은 세라믹 본체(110)의 폭 방향으로 유전체층(111)을 사이에 두고 복수의 제1 내부 전극(121)을 반복적으로 적층하여 형성될 수 있다. 커패시터의 직류저항은 제1 영역(A)에 포함되는 내부 전극의 적층 수와 반비례하게 된다. 따라서, 제1 영역(A)의 제1 내부 전극(121)의 적층 수를 늘리면 직류저항을 저감하여 커패시터의 허용 전류 값을 높게 설정할 수 있다.
이때, 제1 영역(A)의 내부 전극 적층 수를 늘리기 위해서는 제1 영역(A)의 유전체층의 층간 사이즈를 작게 함으로써 전극밀도를 높이면 된다.
제2 영역(B, C)은 유전체층(111)을 사이에 두고 적어도 하나 이상의 제1 및 제2 내부 전극(121, 122)을 번갈아 반복적으로 적층하여 형성될 수 있다. 이때, 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 부분은 정전용량층으로서 기능하며 커패시터의 캐패시턴스(capacitance)에 기여한다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 세라믹 본체(110) 내부에 배치되며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 은(Ag), 팔라듐(Pd), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 도전성 페이스트를 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 내부 전극(121)은 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면(S3, S4)을 통해 노출되도록 형성된다. 이때, 제1 내부 전극(121)은 시그널(signal)의 역할을 한다.
또한, 제1 내부 전극(121)은 양 단부에 세라믹 본체(110)의 실장 면인 제1 주면(S1)을 통해 노출되도록 각각 연장되게 형성되는 제3 및 제4 리드부(121a, 121b)를 가질 수 있다.
이때, 제3 및 제4 리드부(121a, 121b)는 세라믹 본체(110)의 실장 면과 대향되는 제2 주면(S2)를 통해 노출되도록 제1 내부 전극(121)
제2 내부 전극(122)은 이웃하는 내부 전극과 중첩되는 몸체부 및 상기 몸체부의 일부가 연장되어 세라믹 본체(110)의 외부로 인출되는 리드부를 포함한다.
이때, 상기 리드부는 특별히 제한되는 것은 아니나, 예를 들어 상기 몸체부를 구성하는 내부 전극의 세라믹 본체(110)의 길이 방향 길이에 비하여 더 짧은 길이를 가질 수 있다.
본 실시 형태에서, 제1 리드부(122b)는 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면(S3, S4)으로부터 이격되게 형성되며, 제2 내부 전극(122)에서 세라믹 본체(110)의 실장 면인 제1 주면(S1)을 통해 노출되도록 연장되게 형성된다.
이때, 제2 내부 전극(122)은 세라믹 본체(110)의 실장 면과 대향되는 면인 제2 주면을 통해 노출되도록 연장되게 형성되는 제2 리드부(122a)를 더 포함할 수 있다. 제2 내부 전극(122)은 그라운드(ground)의 역할을 한다.
제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 길이 방향의 제3 및 제4 측면(S3, S4)에 배치되며, 제1 내부 전극(121)의 노출되는 양 단부와 각각 접촉되어 전기적으로 접속된다.
제1 및 제2 외부 전극(131, 132)은 시그널 단자 또는 전원용 단자 등으로서 활용될 수 있다.
이때, 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110) 길이 방향의 양 단부를 덮도록 형성될 수 있다.
그리고, 제3 및 제4 외부 전극(133, 134)은 세라믹 본체(110)의 실장 면인 제1 주면(S1)에 폭 방향으로 이격되게 배치되며, 제2 내부 전극(122)의 제1 리드부(122b)와 접촉되어 전기적으로 접속된다.
제3 및 제4 외부 전극(133, 134)은 제1 및 제2 외부 전극(131, 132)과 다른 극성을 갖는 전극으로서, 본 실시 형태에서는 그라운드 단자로 활용될 수 있다.
이러한 제3 및 제 4외부 전극(133, 134)은 세라믹 본체(110)의 제1 주면(S1)에서 세라믹 본체(110)의 폭 방향의 제3 및 제4 측면(S5, S6)의 일부까지 연장되게 형성될 수 있다.
또한, 제3 및 제4 외부 전극(133, 134)은 제2 내부 전극(122)이 제2 리드부(122a)를 갖는 경우, 세라믹 본체(110)의 제1 주면(S1)에서 세라믹 본체(110)의 폭 방향의 제3 및 제4 측면(S5, S6)을 각각 거쳐 세라믹 본체(110)의 제1 주면(S1)과 대향되는 제2 주면(S2)의 일부까지 각각 연장되게 형성될 수 있다. 제3 및 제4 외부 전극(133, 134)의 세라믹 본체(110)의 제2 주면(S2)에 형성된 부분은 제2 내부 전극(122)의 제2 리드부(122a)와 접촉되어 전기적으로 접속된다.
또한, 제1 내지 제4 외부 전극(131-134)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성하여 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 이때, 상기 도전성 금속은, 예를 들어 은(Ag), 니켈(Ni) 및 구리(Cu) 등일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 제1 내지 제4 외부 전극(131-134) 상에는 필요시 도금층(미도시)이 형성될 수 있다. 상기 도금층은 적층 세라믹 커패시터(100)를 기판에 솔더로 실장 할 때 상호 간의 접착 강도를 높이기 위한 것이다.
상기 도금층은, 예를 들어 제1 내지 제4 외부 전극(131-134) 상에 형성된 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성된 주석(Sn) 도금층을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
적층 세라믹 커패시터의 실장 기판
도 6은 도 1의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이다.
도 6을 참조하면, 본 발명의 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 실장된 기판(210)과, 기판(210)의 상면에 서로 이격되게 형성된 제1 내지 제4 전극 패드(221, 222, 223)를 포함한다.
여기서, 상기 제4 전극 패드(미도시)는 기판(210) 상에 폭 방향으로 제3 전극 패드(223)과 대향되며 이격되게 배치되고, 적층 세라믹 커패시터(100)의 제4 외부 전극(134)의 하면 측에 접촉되어 전기적으로 접속될 수 있다.
적층 세라믹 커패시터(100)는 세라믹 본체(110)의 두께 방향의 제1 주면(S1)이 실장 면으로서 기판(210) 위에 배치되며, 제1 내지 제4 외부 전극(131-134)이 각각 제1 내지 제4 전극 패드(221, 222, 223, 미도시) 위에 접촉되게 위치한 상태에서 솔더(231-233)에 의해 기판(210)과 연결되어 전기적으로 접속될 수 있다.
종래의 3단자 관통형 적층 세라믹 커패시터는 직류전류가 기판 측에 배치된 최하층의 내부전극층을 통해 집중적으로 흐르기 때문에, 국부적인 발열이 발생되고, 이에 절연 저항이 저화되어 신뢰성의 열화가 발생될 수 있다. 그러나, 본 발명의 실시 형태에 따르면, 제1 및 제2 영역(A, B, c)에 의해 전류가 내부 전극 전체에 걸쳐 균등하게 흐르기 때문에 이러한 신뢰성 열화 발생 가능성이 줄어들게 된다.
본 발명의 실시 형태에 따른 적층 세라믹 커패시터는 내부 전극이 기판에 대해 수직으로 배치되며, 양극 단자와 음극 단자가 서로 인접하게 배치되어, 기판의 전극 패드를 통해 양극 단자로부터 음극 단자로 흐르는 전류의 경로(current path)가 짧아지게 된다.
따라서, 내부 전극이 기판에 대해 수평으로 배치되며, 양극 및 음극 단자가 멀리 떨어져 배치되는 종래의 3단자 관통형 적층 세라믹 커패시터에 비해 ESL(등가직렬인덕턴스: Equivalent Series Inductance)이 저감되며, 종래의 3단자 관통형 적층 세라믹 커패시터에 비해 고주파 노이즈 제거효과가 개선될 수 있다.
일 예로서, 도 6의 적층 세라믹 커패시터(100)를 3-단자 EMI 필터로 사용하는 경우, 제1 및 제2 외부 전극(131, 132)은 각각 신호 라인의 입력단 및 출력단과 접속하고, 제3 및 제4 외부 전극(133, 134)은 접지단과 접속하여, 신호 라인의 고주파 노이즈를 효과적으로 제거할 수 있다.
이 경우, 기판(210)에서, (+) 극인 제1 및 제2 전극 패드(221, 222)는 각각 입력단 및 출력단에 해당하며, (-) 극인 제3 전극 패드(223)와 제4 전극 패든는 접지단에 해당한다.
다른 응용 예로서, 도 6의 적층 세라믹 커패시터(100)를 디커플링 커패시터로 사용하는 경우, 제1 및 제2 외부 전극(131, 132)은 전원 라인과 접속하고, 제3 및 제4 외부 전극(133, 134)은 접지 라인과 접속하여, 전원 회로를 효과적으로 안정화시킬 수 있다.
이 경우, 기판(210)에서, 제1 및 제2 전극 패드(221, 222)는 전원 라인에 해당하며, 제3 전극 패드(223)와 제4 전극 패드는 접지단에 해당한다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터
110 ; 세라믹 본체
111 ; 유전체층
121 ; 제1 내부 전극
12a, 121b ; 제1 및 제2 리드부
122 ; 제2 내부 전극
122b ; 제3 리드부
122a ; 제4 리드부
131 ; 제1 외부 전극
132 ; 제2 외부 전극
133 ; 제3 외부 전극
134 ; 제4 외부 전극
210 ; 기판
221, 222, 223 ; 제1 내지 제3 전극 패드
230 ; 솔더
110 ; 세라믹 본체
111 ; 유전체층
121 ; 제1 내부 전극
12a, 121b ; 제1 및 제2 리드부
122 ; 제2 내부 전극
122b ; 제3 리드부
122a ; 제4 리드부
131 ; 제1 외부 전극
132 ; 제2 외부 전극
133 ; 제3 외부 전극
134 ; 제4 외부 전극
210 ; 기판
221, 222, 223 ; 제1 내지 제3 전극 패드
230 ; 솔더
Claims (10)
- 폭 방향으로 적층되는 복수의 유전체층을 포함하는 세라믹 본체;
상기 세라믹 본체의 길이 방향의 양 측면을 통해 노출되도록 형성되는 제1 내부 전극;
상기 세라믹 본체의 실장 면을 통해 노출되도록 연장되게 형성되는 제1 리드부를 가지며, 상기 세라믹 본체의 길이 방향의 양 측면으로부터 이격되게 형성되는 제2 내부 전극;
상기 세라믹 본체의 길이 방향의 양 측면에 배치되며, 상기 제1 내부 전극의 양 단부와 각각 접속되는 제1 및 제2 외부 전극; 및
상기 세라믹 본체의 실장 면에 폭 방향으로 이격되게 배치되며, 상기 제2 내부 전극의 제1 리드부와 접속되는 제3 및 제4 외부 전극; 을 포함하며,
상기 세라믹 본체는, 폭 방향으로 중앙 부분에 위치하며 상기 유전체층을 사이에 두고 복수의 제1 내부 전극이 배치되는 제1 영역과, 상기 제1 영역을 사이에 두고 폭 방향으로 양측 부분에 위치하며 상기 유전체층을 사이에 두고 상기 제1 및 제2 내부 전극이 번갈아 배치되는 제2 영역을 포함하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 실장 면에서 상기 세라믹 본체의 폭 방향의 양 측면의 일부까지 각각 연장되게 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제2 내부 전극은 상기 세라믹 본체의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되는 제2 리드부를 가지며,
상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 실장 면에서 상기 세라믹 본체의 폭 방향의 양 측면을 각각 거쳐 상기 세라믹 본체의 실장 면과 대향되는 면의 일부까지 각각 연장되며, 상기 제2 리드부와 접속되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 내부 전극은, 양 단부에 상기 세라믹 본체의 실장 면을 통해 노출되도록 각각 연장되게 형성되는 제3 및 제4 리드부를 가지는 적층 세라믹 커패시터.
- 제4항에 있어서,
상기 제3 및 제4 리드부는 상기 세라믹 본체의 실장 면과 대향되는 면을 통해서도 노출되도록 상기 제1 내부 전극의 양 단부로부터 연장되게 형성되는 적층 세라믹 커패시터.
- 상부에 제1 내지 제3 전극 패드를 갖는 기판; 및
상기 기판 위에 실장되는 적층 세라믹 커패시터; 를 포함하며,
상기 적층 세라믹 커패시터는,
폭 방향으로 적층되는 복수의 유전체층을 포함하는 세라믹 본체;
상기 세라믹 본체의 길이 방향의 양 측면을 통해 노출되도록 형성되는 제1 내부 전극;
상기 세라믹 본체의 실장 면을 통해 노출되도록 연장되게 형성되는 제1 리드부를 가지며, 상기 세라믹 본체의 길이 방향의 양 측면으로부터 이격되게 형성되는 제2 내부 전극;
상기 세라믹 본체의 길이 방향의 양 측면에 배치되며, 상기 제1 내부 전극의 양 단부와 각각 접속되고, 상기 제1 및 제2 전극 패드에는 제1 및 제2 외부 전극; 및
상기 세라믹 본체의 실장 면에 폭 방향으로 이격되게 배치되며, 상기 제2 내부 전극의 제1 리드부와 접속되는 제3 및 제4 외부 전극; 을 포함하며,
상기 세라믹 본체는, 폭 방향으로 중앙 부분에 위치하며 상기 유전체층을 사이에 두고 복수의 제1 내부 전극이 배치되는 제1 영역과, 상기 제1 영역을 사이에 두고 폭 방향으로 양측 부분에 위치하며 상기 유전체층을 사이에 두고 상기 제1 및 제2 내부 전극이 번갈아 배치되는 제2 영역을 포함하는 적층 세라믹 커패시터의 실장 기판.
- 제6항에 있어서,
상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 실장 면에서 상기 세라믹 본체의 폭 방향의 양 측면의 일부까지 각각 연장되게 형성되는 적층 세라믹 커패시터의 실장 기판.
- 제6항에 있어서,
상기 제2 내부 전극은 상기 세라믹 본체의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되는 제2 리드부를 가지며,
상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 실장 면에서 상기 세라믹 본체의 폭 방향의 양 측면을 각각 거쳐 상기 세라믹 본체의 실장 면과 대향되는 면의 일부까지 각각 연장되며, 상기 제2 리드부와 접속되는 적층 세라믹 커패시터의 실장 기판.
- 제6항에 있어서,
상기 제1 내부 전극은, 양 단부에 상기 세라믹 본체의 실장 면을 통해 노출되도록 각각 연장되게 형성되는 제3 및 제4 리드부를 가지는 적층 세라믹 커패시터의 실장 기판.
- 제9항에 있어서,
상기 제3 및 제4 리드부는 상기 세라믹 본체의 실장 면과 대향되는 면을 통해서도 노출되도록 상기 제1 내부 전극의 양 단부로부터 연장되게 형성되는 적층 세라믹 커패시터의 실장 기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140106308A KR102097324B1 (ko) | 2014-08-14 | 2014-08-14 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US14/664,260 US9672987B2 (en) | 2014-08-14 | 2015-03-20 | Multilayer ceramic capacitor and board having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140106308A KR102097324B1 (ko) | 2014-08-14 | 2014-08-14 | 적층 세라믹 커패시터 및 그 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140143340A true KR20140143340A (ko) | 2014-12-16 |
| KR102097324B1 KR102097324B1 (ko) | 2020-04-06 |
Family
ID=52674198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140106308A KR102097324B1 (ko) | 2014-08-14 | 2014-08-14 | 적층 세라믹 커패시터 및 그 실장 기판 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9672987B2 (ko) |
| KR (1) | KR102097324B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10028386B2 (en) | 2016-03-21 | 2018-07-17 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
| CN110400695A (zh) * | 2018-04-24 | 2019-11-01 | 三星电机株式会社 | 多层电容器和具有多层电容器的板 |
| KR20200055653A (ko) * | 2018-11-13 | 2020-05-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102029529B1 (ko) * | 2016-12-19 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP2022039808A (ja) * | 2020-08-28 | 2022-03-10 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022039807A (ja) * | 2020-08-28 | 2022-03-10 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR20220079232A (ko) * | 2020-12-04 | 2022-06-13 | 삼성전기주식회사 | 적층형 커패시터 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145837A (ja) | 1997-07-24 | 1999-02-16 | Murata Mfg Co Ltd | チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ |
| KR101069989B1 (ko) * | 2009-09-10 | 2011-10-04 | 삼성전기주식회사 | 적층형 칩 커패시터 및 회로 기판 장치 |
| US20130250476A1 (en) * | 2012-03-23 | 2013-09-26 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and fabrication method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4086086B2 (ja) | 2004-12-24 | 2008-05-14 | 株式会社村田製作所 | 積層コンデンサおよびその実装構造 |
| KR100925603B1 (ko) | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | 적층형 캐패시터 |
| KR101508540B1 (ko) * | 2013-08-09 | 2015-04-06 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
-
2014
- 2014-08-14 KR KR1020140106308A patent/KR102097324B1/ko active IP Right Grant
-
2015
- 2015-03-20 US US14/664,260 patent/US9672987B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145837A (ja) | 1997-07-24 | 1999-02-16 | Murata Mfg Co Ltd | チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ |
| KR101069989B1 (ko) * | 2009-09-10 | 2011-10-04 | 삼성전기주식회사 | 적층형 칩 커패시터 및 회로 기판 장치 |
| US20130250476A1 (en) * | 2012-03-23 | 2013-09-26 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and fabrication method thereof |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10028386B2 (en) | 2016-03-21 | 2018-07-17 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
| CN110400695A (zh) * | 2018-04-24 | 2019-11-01 | 三星电机株式会社 | 多层电容器和具有多层电容器的板 |
| CN110400695B (zh) * | 2018-04-24 | 2022-05-10 | 三星电机株式会社 | 多层电容器和具有多层电容器的板 |
| KR20200055653A (ko) * | 2018-11-13 | 2020-05-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법 |
| US11342118B2 (en) | 2018-11-13 | 2022-05-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US9672987B2 (en) | 2017-06-06 |
| KR102097324B1 (ko) | 2020-04-06 |
| US20160049252A1 (en) | 2016-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102171678B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US9648748B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| KR101659155B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102097324B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP6233887B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP6904552B2 (ja) | 積層型キャパシター及びその実装基板 | |
| KR101422934B1 (ko) | 적층 세라믹 전자부품 | |
| KR20150006622A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101771798B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US10297386B2 (en) | Multilayer ceramic capacitor and board having the same | |
| KR101630051B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2016086150A (ja) | 積層セラミックキャパシタ | |
| JP2015037186A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR20160035493A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102037268B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101630034B1 (ko) | 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판 | |
| KR101701056B1 (ko) | 커패시터 부품 및 그 실장 기판 | |
| KR102584978B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2021019189A (ja) | 積層型キャパシタ及びその実装基板 | |
| KR20180112647A (ko) | 적층형 전자 부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| G15R | Request for early opening | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |