KR20140120415A - Thin film transistor substrate of display device and method of manufacturing the same - Google Patents
Thin film transistor substrate of display device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20140120415A KR20140120415A KR20130035801A KR20130035801A KR20140120415A KR 20140120415 A KR20140120415 A KR 20140120415A KR 20130035801 A KR20130035801 A KR 20130035801A KR 20130035801 A KR20130035801 A KR 20130035801A KR 20140120415 A KR20140120415 A KR 20140120415A
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- insulating film
- semiconductor layer
- gate
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 116
- 239000007789 gas Substances 0.000 claims description 56
- 239000010936 titanium Substances 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 239000010931 gold Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011575 calcium Substances 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 239000011777 magnesium Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910021389 graphene Inorganic materials 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 84
- 239000011241 protective layer Substances 0.000 description 9
- 239000007769 metal material Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 디스플레이 장치와 이의 제조방법에 관한 것으로, 게이트 전극의 표면의 산화로 인한 불량을 방지할 수 있는 디스플레이 장치의 박막 트랜지스터(TFT: Thin Film Transistor) 기판과 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a method of manufacturing the same, and relates to a thin film transistor (TFT) substrate of a display device and a method of manufacturing the same, which can prevent defects due to oxidation of a surface of a gate electrode.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.As mobile electronic devices such as mobile communication terminals and notebook computers are developed, there is an increasing demand for flat panel display devices applicable thereto.
평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 발광 다이오드 디스플레이 장치(Light Emitting Diode Display Device), 유기 발광장치(Organic Light Emitting Device) 등이 연구되고 있다.Examples of the flat panel display device include a liquid crystal display device, a plasma display panel, a field emission display device, a light emitting diode display device, (Organic Light Emitting Device) have been studied.
이러한, 평판 디스플레이 장치들은 화소들이 액티브 매트릭스 형태로 배열되어 있는데, 각 화소를 구동시키기 위한 소자로 박막 트랜지스터(TFT: Thin Film Transistor)를 적용하고 있다.In such flat panel display devices, pixels are arranged in an active matrix form, and a thin film transistor (TFT) is applied as an element for driving each pixel.
박막 트랜지스터는 반도체층의 물질에 따라서 동작 특성 및 속도에 차이가 있으며, 비정질 실리콘(a-Si: amorphous silicon), 다결정 실리콘(polycrystalline silicon), 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon), 금속 산화물(metal oxide)로 반도체층을 형성할 수 있다.Thin film transistors have different operating characteristics and speeds depending on the material of the semiconductor layer, and may be formed of amorphous silicon (a-Si), polycrystalline silicon, low temperature polysilicon (LTPS) the semiconductor layer may be formed of a metal oxide.
최근에는 비정질 실리콘보다 전자 이동도 및 전류의 On/Off 특성이 우수하고, 저온 다결정 실리콘에 비해 제조공정이 간단하고 저렴함 비용으로 제조가 가능한 산화물 박막 트랜지스터의 개발이 이루어지고 있다. 이러한, 산화물 박막 트랜지스터는 기존의 실리콘 박막 트랜지스터의 제조 장비를 활용할 수 있는 장점 및 고해상도, 고속 구동의 장점이 있다. 이하에서는, 산화물 박막 트랜지스터를 박막 트랜지스터라 칭한다.In recent years, an oxide thin film transistor has been developed which has better electron mobility and current on / off characteristics than amorphous silicon, and can be manufactured at a lower cost than a low temperature polycrystalline silicon. The oxide thin film transistor has advantages of utilizing the manufacturing equipment of the conventional silicon thin film transistor and high resolution and high speed driving. Hereinafter, the oxide thin film transistor is referred to as a thin film transistor.
박막 트랜지스터(TFT)가 형성된 박막 트랜지스터 기판은 게이트 신호가 공급되는 복수의 게이트 라인과 데이터 신호가 공급되는 복수의 데이터 라인을 포함한다. 상기 게이트 라인들 및 데이터 라인들에 의해 복수의 화소들이 정의되고, 각 화소 마다 박막 트랜지스터가 형성되어 있다. 또한, 박막 트랜지스터 기판은 스토리지 커패시터 및 박막 트랜지스터와 연결되는 화소 전극(OLED 디스플레이 패널인 경우 애노드 전극)을 포함한다.A thin film transistor substrate on which a thin film transistor (TFT) is formed includes a plurality of gate lines to which gate signals are supplied and a plurality of data lines to which data signals are supplied. A plurality of pixels are defined by the gate lines and the data lines, and a thin film transistor is formed for each pixel. In addition, the thin film transistor substrate includes a storage capacitor and a pixel electrode (anode electrode in the case of an OLED display panel) connected to the thin film transistor.
도 1은 종래 기술에 따른 디스플레이 장치의 박막 트랜지스터 기판을 나타내는 도면이다.1 is a view showing a thin film transistor substrate of a display device according to the related art.
도 1을 참조하면, 베이스 기판(10) 상에 형성된 박막 트랜지스터는 구리(Cu)로 형성된 게이트 전극(20), 게이트 전극(20) 상에 형성된 게이트 절연막(30, GI: gate insulator), 게이트 절연막(30) 상에 GIZO(Gallium Indium Zinc Oxide)로 형성된 산화물 반도체층(40), 산화물 반도체층 상의 일부에 형성된 식각 방지층(50, ESL: etch stop layer) 및 소스/드레인 전극(60)을 포함한다. 도 1에서는 소스 전극과 드레인 전극 중에서 드레인 전극(60)만을 도시하고 있다.1, a thin film transistor formed on a
여기서, 게이트 절연막(30)은 산화 규소(SiO2)로 형성되는데, 구리(Cu)로 형성된 게이트 전극(20)이 산화되어 게이트 전극(20)과 게이트 절연막(30) 사이에 산화막(25)이 형성된다.Here, the
도면에 도시하지 않았지만, 보호층의 상부에는 화상이 표시되는 표시 영역 즉, 개구부를 정의하는 뱅크가 형성되고, 보호층의 상면 중에서 표시 영역 상에 인듐틴옥사이드(ITO)와 같은 투명 전도성 물질로 애노드(anode) 전극이 형성된다. 애노드 전극은 상기 데이터 컨택을 통해 드레인 전극과 접속된다. 애노드 전극 상에는 인가된 전류에 의해 발광하는 유기 발광층이 형성되고, 상기 유기 발광층 상에 캐소드(cathode) 전극이 형성되어 하나의 화소가 구성된다.Although not shown in the drawings, a display region in which an image is displayed, that is, a bank defining an opening, is formed on an upper portion of the protective layer, and a transparent conductive material such as indium tin oxide (ITO) an anode electrode is formed. The anode electrode is connected to the drain electrode through the data contact. On the anode electrode, an organic light emitting layer emitting light by an applied current is formed, and a cathode electrode is formed on the organic light emitting layer to constitute one pixel.
도 2는 종래 기술에 따른 디스플레이 장치의 박막 트랜지스터 기판에서 게이트 전극의 표면의 산화로 인한 불량이 발생되는 것을 나타내는 도면이다.2 is a view showing a defect caused by oxidation of a surface of a gate electrode in a thin film transistor substrate of a display device according to the related art.
도 2를 참조하면, 박막 트랜지스터의 게이트 절연막(30)을 산화 규소(SiO2)로 형성하면, 게이트 절연막(30)의 증착 공정 시 산소 소스(oxygen source)에 의해 게이트 전극(20)의 계면이 산화(SiH4/N2O)되어 산화막(25)이 형성됨으로 인해 게이트 전극(20)의 계면에서 막 들뜸 불량이 발생된다. 게이트 전극(20)의 계면에 막 들뜸 불량이 발생되면 박막 트랜지스터의 동작 특성이 변화되고 구동 신뢰성이 떨어지는 문제점이 있다.2, when the
이러한, 문제점을 개선하기 위해서, 게이트 전극(20) 위에 질화 규소(SiNx)로 첫 번째 게이트 절연막을 형성하고, 그 위에 산화 규소(SiO2)로 두 번째 게이트 절연막을 형성할 수 있다.To solve this problem, a first gate insulating film may be formed of silicon nitride (SiNx) on the
그러나, 게이트 절연막을 2중 구조로 형성하더라도, 첫 번째 게이트 절연막에 포함된 질소(nitrogen)가 GIZO(Gallium Indium Zinc Oxide)로 형성된 반도체층(40)에 침투하여 박막 트랜지스터의 특성이 변화되는 다른 문제점이 발생된다.However, even if the gate insulating film is formed with a double structure, the nitrogen contained in the first gate insulating film penetrates the
본 발명은 상술한 문제점들을 해결하기 위한 것으로서, 게이트 전극의 표면의 산화로 인한 불량을 방지할 수 있는 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention provides a thin film transistor substrate and a method of manufacturing the thin film transistor substrate of a display device that can prevent defects due to oxidation of the surface of a gate electrode.
본 발명은 상술한 문제점들을 해결하기 위한 것으로서, 산화 규소(SiO2)로 박막 트랜지스터의 게이트 절연막을 형성함으로 인해 발생되는 박막 트랜지스터의 동작 특성의 변화를 방지할 수 있는 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법을 제공하는 것을 기술적 과제로 한다.The present invention for solving the problems described above, a silicon oxide (SiO 2) a thin film transistor substrate and the counter of a display device capable of preventing a change in the operating characteristics of the thin film transistor caused by a combination of a gate insulating film of the TFT And a manufacturing method thereof.
본 발명은 상술한 문제점들을 해결하기 위한 것으로서, 게이트 절연막을 질화 규소(SiNx)과 산화 규소(SiO2)의 2중 막으로 형성함으로 인해 산화물 박막 트랜지스터의 동작 특성이 변화되는 것을 방지할 수 있는 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법을 제공하는 것을 기술적 과제로 한다.Display in the present invention can prevent the operating characteristics of the SUMMARY In order to solve the aforementioned problems, because by forming the gate insulating film 2 of the film of silicon nitride (SiNx) and silicon oxide (SiO 2) an oxide thin film transistor changes And a method of manufacturing the thin film transistor substrate.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.
본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판은 베이스 기판 상에 형성된 게이트 전극; 상기 게이트 전극을 덮도록 형성된 제1 게이트 절연막; 상기 제1 게이트 절연막 상에 형성된 제2 게이트 절연막; 상기 제2 게이트 절연막 상에서 상기 게이트 전극과 중첩되도록 형성된 반도체층; 상기 반도체층의 상부 일부 영역에 형성된 식각 방지층; 상기 반도체층 상의 일측에 형성된 소스 전극; 및 상기 반도체층 상의 타측에 형성된 드레인 전극;을 포함하고, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 동일 물질로 형성된 것을 특징으로 한다.A thin film transistor substrate of a display device according to an embodiment of the present invention includes: a gate electrode formed on a base substrate; A first gate insulating film formed to cover the gate electrode; A second gate insulating film formed on the first gate insulating film; A semiconductor layer formed to overlap the gate electrode on the second gate insulating film; An etch stop layer formed on a partial upper portion of the semiconductor layer; A source electrode formed on one side of the semiconductor layer; And a drain electrode formed on the other side of the semiconductor layer, wherein the first gate insulating film and the second gate insulating film are formed of the same material.
본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법은 베이스 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 덮도록 제1 게이트 절연막을 형성하는 단계; 상기 제1 게이트 절연막 상에 제2 게이트 절연막을 형성하는 단계; 상기 제2 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 반도체층을 형성하는 단계; 상기 반도체층의 상부 일부 영역에 식각 방지층을 형성하는 단계; 및 상기 반도체층 상의 일측에 소스 전극을 형성하고, 상기 반도체층 상의 타측에 드레인 전극을 형성하는 단계;를 포함하고, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막을 동일 물질로 형성하는 것을 특징으로 한다.A method of manufacturing a thin film transistor substrate according to an embodiment of the present invention includes: forming a gate electrode on a base substrate; Forming a first gate insulating film so as to cover the gate electrode; Forming a second gate insulating film on the first gate insulating film; Forming a semiconductor layer on the second gate insulating film so as to overlap with the gate electrode; Forming an etch stop layer in an upper portion of the semiconductor layer; And forming a source electrode on one side of the semiconductor layer and a drain electrode on the other side of the semiconductor layer, wherein the first gate insulating film and the second gate insulating film are formed of the same material do.
본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법은 게이트 전극의 표면의 산화로 인한 박막 트랜지스터의 동작 불량을 방지할 수 있다.The thin film transistor substrate and the method of manufacturing the same according to the embodiment of the present invention can prevent the malfunction of the thin film transistor due to oxidation of the surface of the gate electrode.
본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법은 산화 규소(SiO2)로 박막 트랜지스터의 게이트 절연막을 형성함으로 인해 발생되는 박막 트랜지스터의 동작 특성의 변화를 방지할 수 있다.The thin film transistor substrate and the method of manufacturing the same of the display device according to the embodiment of the present invention can prevent the change of the operating characteristics of the thin film transistor caused by forming the gate insulating film of the thin film transistor with silicon oxide (SiO 2 ).
본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법은 게이트 절연막을 2중 막으로 형성하면서도 산화물 박막 트랜지스터의 동작 특성이 변화되는 것을 방지할 수 있다.The thin film transistor substrate and the method of manufacturing the same according to the embodiment of the present invention can prevent the operation characteristics of the oxide thin film transistor from being changed while forming the gate insulating film with a double film.
위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악될 수도 있을 것이다.Other features and effects of the present invention may be newly understood through the embodiments of the present invention in addition to the features and effects of the present invention mentioned above.
도 1은 종래 기술에 따른 디스플레이 장치의 박막 트랜지스터 기판을 나타내는 도면이다.
도 2는 종래 기술에 따른 디스플레이 장치의 박막 트랜지스터 기판에서 게이트 전극의 표면의 산화로 인한 불량이 발생되는 것을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판을 나타내는 도면이다.
도 4 내지 도 8은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법을 나타내는 도면이다.1 is a view showing a thin film transistor substrate of a display device according to the related art.
2 is a view showing a defect caused by oxidation of a surface of a gate electrode in a thin film transistor substrate of a display device according to the related art.
3 is a view showing a thin film transistor substrate of a display device according to an embodiment of the present invention.
4 to 8 are views showing a method of manufacturing a TFT substrate according to an embodiment of the present invention.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.It should be noted that, in the specification of the present invention, the same reference numerals as in the drawings denote the same elements, but they are numbered as much as possible even if they are shown in different drawings.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meaning of the terms described in the present specification should be understood as follows.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.The word " first, "" second," and the like, used to distinguish one element from another, are to be understood to include plural representations unless the context clearly dictates otherwise. The scope of the right should not be limited by these terms.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the terms "comprises" or "having" does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item and the third item" means not only the first item, the second item or the third item, but also the second item and the second item among the first item, Means any combination of items that can be presented from more than one.
본 발명의 실시 예를 설명함에 있어서 어떤 구조물(전극, 라인, 배선, 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.In describing an embodiment of the present invention, when it is described that some structure (electrode, line, wiring, layer, contact) is formed "over or on" and "below or below" another structure, It should be interpreted as including the case where the third structure is interposed between these structures as well as when they are in contact with each other.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a thin film transistor substrate and a method of manufacturing the same according to embodiments of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판을 나타내는 도면이다. 도 3에서는 유기 발광장치의 전체 픽셀 중에서 하나의 픽셀에 형성된 박막 트랜지스터의 구조를 예로서 도시하고 있다.3 is a view showing a thin film transistor substrate of a display device according to an embodiment of the present invention. In FIG. 3, the structure of a thin film transistor formed on one pixel among all the pixels of the organic light emitting device is shown as an example.
도 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판(100)은 베이스 기판(110), 게이트 전극(120), 제1 게이트 절연막(130), 제2 게이트 절연막(140), 반도체층(150), 식각 방지층(160), 소스/드레인 전극(170)을 포함한다. 상기 베이스 기판(110)은 유기 기판 또는 플라스틱 기판이 적용될 수 있다.3, a thin
도면에 도시되지 않았지만, 베이스 기판(110)에는 버퍼층이 형성되어 있고, 게이트 신호가 공급되는 복수의 게이트 라인과 데이터 신호가 공급되는 복수의 데이터 라인이 상호 교차하도록 형성되어 있다. 상기 게이트 라인들 및 데이터 라인들에 의해 복수의 화소들이 정의되고, 각 화소 마다 스위칭 소자로서 박막 트랜지스터가 형성되고, 데이터 라인을 통해 인가된 데이터 신호를 일정 시간 동안 저장하는 스토리지 커패시터가 형성된다.Although not shown, a buffer layer is formed on the
베이스 기판(110) 상에 형성된 게이트 라인에서 돌출되어 게이트 전극(120)이 형성된다. 이때, 게이트 전극(120)은 구리(Cu) 또는 구리 합금(Cu alloy), 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 은(Ag) 또는 은 합금(Ag alloy), 금(Au) 또는 금 합금(Au alloy), 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy), 티타늄(Ti) 또는 티타늄 합금(Ti alloy)의 금속 물질로 형성될 수 있다.A
상기 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 몰리브덴(Mo) 또는 티타늄(Ti)의 합금 물질로 칼슘(Ca), 마그네슘(Mg), 아연(Zn), 망간(Mn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 은(Ag), 금(Au), 코발트(Co), 인듐(In), 탄탈룸(Ta), 하프늄(Hf), 텅스텐(W) 또는 크롬(Cr)이 이용될 수 있다.As an alloy material of copper (Cu), aluminum (Al), silver (Ag), gold (Au), molybdenum (Mo) or titanium (Ti), calcium (Ca), magnesium (Mg) (Mn), titanium (Ti), molybdenum (Mo), nickel (Ni), zirconium (Zr), cadmium (Cd), silver (Ag), gold (Au), cobalt (Ta), hafnium (Hf), tungsten (W), or chromium (Cr) may be used.
다시, 도 3을 참조하면, 게이트 전극(120)을 덮도록 게이트 절연막이 형성되어 있는데, 단일 재료의 2중 막으로 게이트 절연막이 형성된다. 구체적으로, 게이트 전극(120)의 바로 위에 제1 게이트 절연막(130)이 형성된다. 제1 게이트 절연막(130) 상에 제2 게이트 절연막(140)이 형성된다.Referring again to FIG. 3, a gate insulating film is formed so as to cover the
여기서, 제1 게이트 절연막(130)과 제2 게이트 절연막(140)은 산화 규소(SiO2)로 형성되며, 규소(SiO2)의 조성비를 상이하게 형성한다.Here, the first gate
제1 게이트 절연막(130)과 제2 게이트 절연막(140)은 산소(oxygen) 종 가스(예로서, N2O 가스)와 실리콘(silicon) 종 가스(예로서, SiH4 가스)의 유량비를 상이하게 챔버에 주입하여 증착막을 형성한다.The first
예로서, 챔버에 주입되는 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 10%~50%로 설정하여 제1 게이트 절연막(130)이 형성된다. 그리고, 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 51%~95%로 설정하여 제2 게이트 절연막(140)이 형성된다.For example, the first
여기서, 제1 게이트 절연막(130)과 제2 게이트 절연막(140)은 동일 물질로 형성되므로, 하나의 챔버를 이용하여 성막 가스의 유량비를 조절함으로써 제1 게이트 절연막(130)과 제2 게이트 절연막(140)을 형성할 수 있다.Since the first
상술한 바와 같이, 금속 물질로 형성된 게이트 전극 위에 산화 규소(SiO2) 물질로 게이트 절연막(GI)를 형성하면, 금속 계면이 산소(Oxygen)에 의해 산화되어 게이트 전극의 계면에서 막 들뜸 불량이 발생될 수 있다.As described above, when the gate insulating film GI is formed of a silicon oxide (SiO 2 ) material on a gate electrode formed of a metal material, the metal interface is oxidized by oxygen (oxygen) .
본 발명과 같이, 게이트 전극(120)과 접촉되는 제1 게이트 절연막(130)은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 10%~50%로 설정하여 형성함으로써 게이트 전극(120)의 계면이 산화되는 것을 방지 또는 줄일 수 있다.The first
한편, 제1 게이트 절연막(130) 상에 형성되는 제2 게이트 절연막(140)은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 51%~95%로 설정하여 형성한다.On the other hand, the second
즉, 게이트 전극(120)과 접하는 제1 게이트 절연막(130)은 산소(Oxygen)의 비율을 제2 게이트 절연막(140)에 비해 상대적으로 낮게 형성하여 금속으로 형성되는 게이트 전극(120)의 계면이 산화되는 것을 방지 또는 줄일 수 있다. 그리고, 제1 게이트 절연막(130) 상에 형성되는 제2 게이트 절연막(140)은 산소(Oxygen)의 비율을 제1 게이트 절연막(130)에 비해 상대적으로 높게 형성하여 게이트 전극(120)의 절연성을 높일 수 있다.That is, the first
여기서, 제1 게이트 절연막(130)과 제2 게이트 절연막(140)을 형성할 때 서로 다른 챔버를 사용할 수도 있다.Here, different chambers may be used in forming the first
도 3에서는, 게이트 절연막을 동일 물질의 제1 게이트 절연막(130)과 제2 게이트 절연막(140)의 2중 막으로 형성되는 것으로 도시하고 설명하였으나, 이에 한정되지 않고 3중 막 또는 4중 막으로도 게이트 절연막을 형성할 수 있다. 이때, 제1 게이트 전극(120)과 접하는 제1 게이트 절연막은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 50% 이하로 설정하여 형성할 수 있다.3, the gate insulating film is formed of a double-layered film of a first
한편, 상기 제1 게이트 절연막 이외의 게이트 절연막들은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 제1 게이트 절연막을 형성할 때의 조건보다 높게 설정하여 형성할 수 있다.On the other hand, the gate insulating films other than the first gate insulating film can be formed by setting the flow rate ratio of the oxygen species gas (for example, N 2 O gas) in the film forming gas higher than the condition for forming the first gate insulating film.
다시, 도 3을 참조하면, 제2 게이트 절연막(140) 상에 반도체층(150)이 형성된다.Referring again to FIG. 3, a
여기서, GIZO(Gallium Indium Zinc Oxide)의 산화물로 반도체층(150)이 형성될 수 있다. 또한, 비정질 실리콘(a-Si: amorphous silicon), 다결정 실리콘(polycrystalline silicon), 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)으로 반도체층(150)이 형성될 수도 있다. 또한, 그라핀(Graphene) 또는 유기 물질로 반도체층(150)이 형성될 수도 있다.Here, the
반도체층(150) 상의 일부 영역에 식각 방지층(160, ESL: etch stop layer)이 형성되고, 식각 방지층(160)을 제외한 나머지 영역에 소스/드레인 전극(170)이 형성된다.An
도면에 도시하지 않았지만, 소스/드레인 전극(170)을 덮도록 보호층이 형성되고, 보호층의 상부에는 화상이 표시되는 표시 영역 즉, 개구부를 정의하는 뱅크가 형성된다.Although not shown in the drawing, a protective layer is formed so as to cover the source /
뱅크는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지로 형성될 수 있다. 뱅크에 의해 정의된 표시 영역 내에는 박막 트랜지스터를 통해 인가된 구동 전류에 의해 발광하는 유기발광 다이오드(OLED)가 형성된다.The bank may be formed of a benzocyclobutene (BCB) based resin, an acrylic based resin, or a polyimide resin. In the display area defined by the bank, an organic light emitting diode (OLED) which emits light by a driving current applied through the thin film transistor is formed.
보호층의 상면 중에서 뱅크에 의해 정의된 표시 영역 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 애노드 전극(LCD 패널인 경우에는 화소 전극)이 형성된다. 보호층은 포토 아크릴(photo acryl)로 3um 내외의 두께를 가지도록 형성되어 베이스 기판(110) 상에 형성된 박막 트랜지스터의 상부 전면을 평탄화 시킨다.A transparent conductive material such as ITO (indium tin oxide), IZO (indium zinc oxide), or ITZO (indium tin zinc oxide) is deposited on the display area defined by the banks in the upper surface of the protective layer, Electrode) is formed. The protective layer is formed with photo acryl to have a thickness of about 3 μm or so to planarize the upper surface of the thin film transistor formed on the
소스 전극(170a)은 데이터 라인과 연결되고, 드레인 전극(170b)은 컨택을 통해 애노드 전극(LCD 패널인 경우, 화소 전극)과 연결된다. 애노드 전극 상에는 인가된 전류에 의해 발광하는 유기 발광층이 형성되고, 상기 유기 발광층 상에 캐소드(cathode) 전극이 형성되어 하나의 화소가 구성된다. 상기 컨택은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)와 같은 금속 물질로 형성될 수 있다.The
애노드 전극, 유기 발광층 및 캐소드 전극이 순차적으로 형성되어 유기발광 다이오드(OLED)를 구성하게 된다. 풀 컬러 화상을 표시하기 위해, 유기발광 다이오드(OLED)는 레드(red), 그린(green) 또는 블루(blue)의 색광을 발광할 수 있다.The anode electrode, the organic light emitting layer, and the cathode electrode are sequentially formed to constitute the organic light emitting diode (OLED). In order to display a full color image, the organic light emitting diode OLED may emit red, green or blue color light.
다른 예로서, 유기발광 다이오드(OLED)는 자외선(UV) 또는 백색광을 발광하고, 그 위에 레드(red), 그린(green) 및 블루(blue)의 컬러필터가 형성되어 풀 컬러 화상을 표시할 수도 있다.As another example, the organic light emitting diode OLED emits ultraviolet (UV) light or white light, and a red, green, and blue color filter is formed thereon to display a full color image have.
상술한 본 발명의 실시 예에 따른 디스플레이 장치의 박막 트랜지스터 기판은 게이트 절연막을 산화 규소(SiO2)로 형성함으로 인해 박막 트랜지스터의 게이트 전극의 표면이 산화되어 발생되는 계면 불량을 방지할 수 있다. 또한, 게이트 절연막을 2중 막으로 형성하면서도 산화물 박막 트랜지스터의 동작 특성이 변화되는 것을 방지할 수 있다.The thin film transistor substrate of the display device according to the embodiment of the present invention is formed of silicon oxide (SiO 2 ) as the gate insulating film, thereby preventing the interface defect caused by oxidation of the surface of the gate electrode of the thin film transistor. Further, it is possible to prevent the operation characteristics of the oxide thin film transistor from being changed while forming the gate insulating film with a double film.
도 4 내지 도 8은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법을 나타내는 도면이다.4 to 8 are views showing a method of manufacturing a TFT substrate according to an embodiment of the present invention.
도 4를 참조하면, 베이스 기판(110) 상에 게이트 라인을 형성할 때, 상기 형성된 게이트 라인에서 돌출되도록 게이트 전극(120)을 형성한다. 상기 베이스 기판(110)은 유기 기판 또는 플라스틱 기판이 적용될 수 있으며, 베이스 기판(110) 상에는 버퍼층이 형성될 수 있다.Referring to FIG. 4, when the gate line is formed on the
이때, 게이트 전극(120)은 구리(Cu) 또는 구리 합금(Cu alloy), 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 은(Ag) 또는 은 합금(Ag alloy), 금(Au) 또는 금 합금(Au alloy), 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy), 티타늄(Ti) 또는 티타늄 합금(Ti alloy)의 금속 물질을 베이스 기판(110) 전면에 증착시킨 후, 마스크를 이용한 포토리쏘그래피 공정, 식각 공정 및 세정 공정을 수행하여 게이트 라인과 함께 게이트 전극(120)을 형성한다.At this time, the
상기 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 몰리브덴(Mo) 또는 티타늄(Ti)의 합금 물질로 칼슘(Ca), 마그네슘(Mg), 아연(Zn), 망간(Mn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 은(Ag), 금(Au), 코발트(Co), 인듐(In), 탄탈룸(Ta), 하프늄(Hf), 텅스텐(W) 또는 크롬(Cr)이 이용될 수 있다.As an alloy material of copper (Cu), aluminum (Al), silver (Ag), gold (Au), molybdenum (Mo) or titanium (Ti), calcium (Ca), magnesium (Mg) (Mn), titanium (Ti), molybdenum (Mo), nickel (Ni), zirconium (Zr), cadmium (Cd), silver (Ag), gold (Au), cobalt (Ta), hafnium (Hf), tungsten (W), or chromium (Cr) may be used.
이어서, 도 5를 참조하면, 챔버 내부에 베이스 기판(110)을 입고시킨 후, 성막 가스를 주입하여 게이트 전극(120)을 덮도록 제1 게이트 절연막(130)을 형성한다.5, a
이어서, 도 6을 참조하면, 챔버 내부에 성막 가스를 주입하여 제1 게이트 절연막(130) 상에 제2 게이트 절연막(140)을 형성한다.Next, referring to FIG. 6, a deposition gas is injected into the chamber to form a second
여기서, 제1 게이트 절연막(130)과 제2 게이트 절연막(140)은 산화 규소(SiO2)로 형성되며, 산소(oxygen) 종 가스(예로서, N2O 가스)와 실리콘(silicon) 종 가스(예로서, SiH4 가스)의 유량비를 상이하게 챔버에 주입하여 증착막을 형성한다.Here, the first
예로서, 챔버에 주입되는 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 10%~50%로 설정하여 제1 게이트 절연막(130)을 형성한다.For example, the first
그리고, 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 51%~95%로 설정하여 제2 게이트 절연막(140)을 형성한다.The second
여기서, 제1 게이트 절연막(130)과 제2 게이트 절연막(140)은 동일 물질로 형성되므로, 하나의 챔버를 이용하여 성막 가스의 유량비를 조절함으로써 제1 게이트 절연막(130)과 제2 게이트 절연막(140)을 형성할 수 있다. 한편, 제1 게이트 절연막(130)과 제2 게이트 절연막(140)을 형성할 때 서로 다른 챔버를 사용할 수도 있다.Since the first
이와 같이, 게이트 전극(120)과 접촉되는 제1 게이트 절연막(130)은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 10%~50%로 설정하여 형성함으로써 게이트 전극(120)의 계면이 산화되는 것을 방지 또는 줄일 수 있다.As described above, the first
한편, 제1 게이트 절연막(130) 상에 형성되는 제2 게이트 절연막(140)은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 51%~95%로 설정하여 형성한다.On the other hand, the second
즉, 게이트 전극(120)과 접하는 제1 게이트 절연막(130)은 산소(Oxygen)의 비율을 제2 게이트 절연막(140)에 비해 상대적으로 낮게 형성하여 금속으로 형성되는 게이트 전극(120)의 계면이 산화되는 것을 방지 또는 줄일 수 있다.That is, the first
그리고, 제1 게이트 절연막(130) 상에 형성되는 제2 게이트 절연막(140)은 산소(Oxygen)의 비율을 제1 게이트 절연막(130)에 비해 상대적으로 높게 형성하여 게이트 전극(120)의 절연성을 높일 수 있다.The second
도 5 및 도 6에서는 제1 게이트 절연막(130)과 제2 게이트 절연막(140)의 2중 막으로 형성하는 것으로 도시하고 설명하였으나, 이에 한정되지 않고 3중 막 또는 4중 막으로도 게이트 절연막을 형성할 수 있다. 이때, 제1 게이트 전극(120)과 접하는 제1 게이트 절연막은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 50% 이하로 설정하여 형성할 수 있다.Although FIGS. 5 and 6 illustrate that the first
한편, 상기 제1 게이트 절연막 이외의 게이트 절연막들은 성막 가스 중에서 산소(oxygen) 종 가스(예로서, N2O 가스)의 유량비를 제1 게이트 절연막을 형성할 때의 조건보다 높게 설정하여 형성할 수 있다.On the other hand, the gate insulating films other than the first gate insulating film can be formed by setting the flow rate ratio of the oxygen species gas (for example, N 2 O gas) in the film forming gas higher than the condition for forming the first gate insulating film.
이어서, 도 7을 참조하면, 제2 게이트 절연막(140) 상에 반도체 물질을 증착시킨 후, 마스크를 이용한 포토리쏘그래피 공정, 식각 공정 및 세정 공정을 수행하여 게이트 전극(120)과 중첩되도록 반도체층(150)을 형성한다.7, a semiconductor material is deposited on the second
여기서, GIZO(Gallium Indium Zinc Oxide)의 산화물로 반도체층(150)을 형성할 수 있다. 또한, 비정질 실리콘(a-Si: amorphous silicon), 다결정 실리콘(polycrystalline silicon), 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)으로 반도체층(150)을 형성할 수도 있다. 또한, 그라핀(Graphene) 또는 유기 물질로 반도체층(150)을 형성할 수도 있다.Here, the
이어서, 도 8을 참조하면, 반도체층(150) 상의 일부 영역에 식각 방지층(160, ESL: etch stop layer)을 형성한다.Referring to FIG. 8, an etch stop layer 160 (ESL) is formed on a part of the
이후, 상기 식각 방지층(160) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)와 같은 금속 물질 또는 상기 물질들을 포함하는 합금을 증착한 후, 패터닝하여 반도체층(150)과 연결되는 소스/드레인 전극(170)을 형성한다.Thereafter, molybdenum, aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper The source /
반도체층(150)의 일측 상에는 데이터 라인과 연결되는 소스 전극이 형성되고, 반도체층(150)의 타측 상에는 애노드 전극(또는 화소 전극)과 접속되는 드레인 전극이 형성된다. 도 8에서는 소스 전극과 드레인 전극 중에서 일부만을 도시하고 있다. 소스/드레인 전극(170)을 형성할 때, 구리 합금 산화막(Cu alloy oxide layer) 또는 구리 합금 질화막(Cu alloy nitride layer)을 베리어(barrier)로 적용할 수 있다.A source electrode connected to the data line is formed on one side of the
이어서, 도면에 도시하지 않았지만 소스/드레인 전극(170)을 덮도록 보호층을 형성하고, 보호층의 상부에는 화상이 표시되는 표시 영역 즉, 개구부를 정의하는 뱅크를 형성한다.Next, although not shown, a protective layer is formed to cover the source /
뱅크는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지로 형성할 수 있다. 뱅크에 의해 정의된 표시 영역 내에는 박막 트랜지스터를 통해 인가된 구동 전류에 의해 발광하는 유기발광 다이오드(OLED)를 형성한다.The bank may be formed of a benzocyclobutene (BCB) based resin, an acrylic based resin, or a polyimide resin. In the display region defined by the bank, an organic light emitting diode (OLED) which emits light by a drive current applied through the thin film transistor is formed.
보호층의 상면 중에서 뱅크에 의해 정의된 표시 영역 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 애노드 전극(LCD 패널인 경우에는 화소 전극)을 형성한다. 보호층은 포토 아크릴(photo acryl)로 3um 내외의 두께를 가지도록 형성되어 베이스 기판(110) 상에 형성된 박막 트랜지스터의 상부 전면을 평탄화 시킨다.A transparent conductive material such as ITO (indium tin oxide), IZO (indium zinc oxide), or ITZO (indium tin zinc oxide) is deposited on the display area defined by the banks in the upper surface of the protective layer, Electrode) is formed. The protective layer is formed with photo acryl to have a thickness of about 3 μm or so to planarize the upper surface of the thin film transistor formed on the
애노드 전극 상에는 인가된 전류에 의해 발광하는 유기 발광층이 형성하고, 상기 유기 발광층 상에 캐소드(cathode) 전극을 형성하여 하나의 화소를 구성한다. 상기 컨택은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)와 같은 금속 물질로 형성할 수 있다.An organic light emitting layer that emits light by an applied current is formed on the anode electrode, and a cathode electrode is formed on the organic light emitting layer to constitute one pixel. The contact may be formed of a metal material such as molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper have.
애노드 전극, 유기 발광층 및 캐소드 전극이 순차적으로 형성되어 유기발광 다이오드(OLED)를 구성하게 된다. 풀 컬러 화상을 표시하기 위해, 유기발광 다이오드(OLED)는 레드(red), 그린(green) 또는 블루(blue)의 색광을 발광할 수 있다.The anode electrode, the organic light emitting layer, and the cathode electrode are sequentially formed to constitute the organic light emitting diode (OLED). In order to display a full color image, the organic light emitting diode OLED may emit red, green or blue color light.
다른 예로서, 유기발광 다이오드(OLED)는 자외선(UV) 또는 백색광을 발광하고, 그 위에 레드(red), 그린(green) 및 블루(blue)의 컬러필터가 형성되어 풀 컬러 화상을 표시할 수도 있다.As another example, the organic light emitting diode OLED emits ultraviolet (UV) light or white light, and a red, green, and blue color filter is formed thereon to display a full color image have.
상술한 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법은 게이트 절연막을 산화 규소(SiO2)로 형성함으로 인해 박막 트랜지스터의 게이트 전극의 표면이 산화되어 발생되는 계면 불량을 방지할 수 있다. 또한, 게이트 절연막을 산화 규소(SiO2) 물질의 2중 막으로 형성하면서도 산화물 박막 트랜지스터의 동작 특성이 변화되는 것을 방지할 수 있다.In the method of fabricating a thin film transistor substrate according to an embodiment of the present invention, the gate insulating film is formed of silicon oxide (SiO 2 ), thereby preventing interface defects caused by oxidation of the surface of the gate electrode of the thin film transistor. Further, it is possible to prevent the operation characteristics of the oxide thin film transistor from being changed while forming the gate insulating film from a double layer film of a silicon oxide (SiO 2 ) material.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
100: 박막 트랜지스터 기판 110: 베이스 기판
120: 게이트 전극 130: 제1 게이트 절연막
140: 제2 게이트 절연막 150: 반도체층
160: 식각 방지층 170a: 소스 전극
170b: 드레인 전극100: thin film transistor substrate 110: base substrate
120: gate electrode 130: first gate insulating film
140: second gate insulating film 150: semiconductor layer
160:
170b: drain electrode
Claims (10)
상기 게이트 전극을 덮도록 형성된 제1 게이트 절연막;
상기 제1 게이트 절연막 상에 형성된 제2 게이트 절연막;
상기 제2 게이트 절연막 상에서 상기 게이트 전극과 중첩되도록 형성된 반도체층;
상기 반도체층의 상부 일부 영역에 형성된 식각 방지층;
상기 반도체층 상의 일측에 형성된 소스 전극; 및
상기 반도체층 상의 타측에 형성된 드레인 전극;을 포함하고,
상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 동일 물질로 형성된 것을 특징으로 하는 디스플레이 장치의 박막 트랜지스터 기판.A gate electrode formed on the base substrate;
A first gate insulating film formed to cover the gate electrode;
A second gate insulating film formed on the first gate insulating film;
A semiconductor layer formed to overlap the gate electrode on the second gate insulating film;
An etch stop layer formed on a partial upper portion of the semiconductor layer;
A source electrode formed on one side of the semiconductor layer; And
And a drain electrode formed on the other side of the semiconductor layer,
Wherein the first gate insulating layer and the second gate insulating layer are formed of the same material.
상기 제1 게이트 절연막 및 상기 제2 게이트 절연막은 산화 규소 (SiO2)로 형성된 것을 특징으로 하는 디스플레이 장치의 박막 트랜지스터 기판.The method according to claim 1,
Wherein the first gate insulating film and the second gate insulating film are formed of silicon oxide (SiO 2 ).
상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 산화 규소의 조성비가 상이한 것을 특징으로 하는 디스플레이 장치의 박막 트랜지스터 기판.3. The method of claim 2,
Wherein the first gate insulating film and the second gate insulating film have different composition ratios of silicon oxide.
상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 산소(oxygen) 종 가스와 실리콘(silicon) 종 가스의 유량비를 상이하게 설정하여 형성된 것을 특징으로 하는 디스플레이 장치의 박막 트랜지스터 기판.3. The method of claim 2,
Wherein the first gate insulating film and the second gate insulating film are formed by setting a flow rate ratio of an oxygen species gas and a silicon type gas to be different from each other.
상기 게이트 전극은 구리(Cu) 또는 구리 합금(Cu alloy), 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 은(Ag) 또는 은 합금(Ag alloy), 금(Au) 또는 금 합금(Au alloy), 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy), 티타늄(Ti) 또는 티타늄 합금(Ti alloy)의 금속 물질로 형성되고,
상기 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 몰리브덴(Mo) 또는 티타늄(Ti)의 합금 물질은 칼슘(Ca), 마그네슘(Mg), 아연(Zn), 망간(Mn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 은(Ag), 금(Au), 코발트(Co), 인듐(In), 탄탈룸(Ta), 하프늄(Hf), 텅스텐(W) 또는 크롬(Cr)인 것을 특징으로 하는 디스플레이 장치의 박막 트랜지스터 기판.The method according to claim 1,
The gate electrode may be formed of a material selected from the group consisting of copper (Cu), a copper alloy, aluminum (Al), aluminum (Al), silver (Ag) ), Molybdenum (Mo) or molybdenum alloy (Mo alloy), titanium (Ti) or titanium alloy,
The alloy material of copper (Cu), aluminum (Al), silver (Ag), gold (Au), molybdenum (Mo), or titanium (Ti) includes calcium (Ca), magnesium (Mg) (Mn), titanium (Ti), molybdenum (Mo), nickel (Ni), zirconium (Zr), cadmium (Cd), silver (Ag), gold (Au), cobalt (Ta), hafnium (Hf), tungsten (W), or chromium (Cr).
상기 반도체층은 GIZO (Gallium Indium Zinc Oxide), 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 저온 다결정 실리콘(Low Temperature Poly Silicon), 그라핀(Graphene) 또는 유기 물질로 형성된 것을 특징으로 하는 디스플레이 장치의 박막 트랜지스터 기판.The method according to claim 1,
The semiconductor layer may be formed of Gallium Indium Zinc Oxide (GIZO), amorphous silicon, polycrystalline silicon, low temperature polysilicon, graphene, or an organic material. A thin film transistor substrate of a display device.
상기 게이트 전극을 덮도록 제1 게이트 절연막을 형성하는 단계;
상기 제1 게이트 절연막 상에 제2 게이트 절연막을 형성하는 단계;
상기 제2 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 반도체층을 형성하는 단계;
상기 반도체층의 상부 일부 영역에 식각 방지층을 형성하는 단계; 및
상기 반도체층 상의 일측에 소스 전극을 형성하고, 상기 반도체층 상의 타측에 드레인 전극을 형성하는 단계;를 포함하고,
상기 제1 게이트 절연막과 상기 제2 게이트 절연막을 동일 물질로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.Forming a gate electrode on the base substrate;
Forming a first gate insulating film so as to cover the gate electrode;
Forming a second gate insulating film on the first gate insulating film;
Forming a semiconductor layer on the second gate insulating film so as to overlap with the gate electrode;
Forming an etch stop layer in an upper portion of the semiconductor layer; And
Forming a source electrode on one side of the semiconductor layer and a drain electrode on the other side of the semiconductor layer,
Wherein the first gate insulating film and the second gate insulating film are formed of the same material.
상기 제1 게이트 절연막 및 상기 제2 게이트 절연막은 산화 규소 (SiO2)로 형성되고,
상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 상기 산화 규소의 조성비를 상이하게 설정하여 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.8. The method of claim 7,
Wherein the first gate insulating film and the second gate insulating film are formed of silicon oxide (SiO 2 )
Wherein the first gate insulating film and the second gate insulating film are formed with different composition ratios of the silicon oxide.
상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 산소 종 가스와 실리콘 종 가스의 유량비를 상이하게 설정하되,
성막 가스 중에서 산소 종 가스의 유량비를 10%~50%로 설정하여 상기 제1 게이트 절연막을 형성하고,
성막 가스 중에서 산소 종 가스의 유량비를 51%~95%로 설정하여 상기 제2 게이트 절연막을 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.8. The method of claim 7,
Wherein the first gate insulating film and the second gate insulating film have different flow rates of the oxygen species gas and the silicon seed gas,
The first gate insulating film is formed by setting the flow rate ratio of the oxygen species gas in the film forming gas to 10% to 50%
Wherein the second gate insulating film is formed by setting the flow rate ratio of the oxygen species gas in the film forming gas to 51% to 95%.
GIZO(Gallium Indium Zinc Oxide), 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 저온 다결정 실리콘(Low Temperature Poly Silicon), 그라핀(Graphene) 또는 유기 물질로 상기 반도체층을 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.8. The method of claim 7,
Characterized in that the semiconductor layer is formed of Gallium Indium Zinc Oxide (GIZO), amorphous silicon, polycrystalline silicon, low temperature polysilicon, graphene or an organic material Wherein said method comprises the steps of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130035801A KR102127235B1 (en) | 2013-04-02 | 2013-04-02 | Thin film transistor substrate of display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130035801A KR102127235B1 (en) | 2013-04-02 | 2013-04-02 | Thin film transistor substrate of display device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140120415A true KR20140120415A (en) | 2014-10-14 |
| KR102127235B1 KR102127235B1 (en) | 2020-06-29 |
Family
ID=51992286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130035801A KR102127235B1 (en) | 2013-04-02 | 2013-04-02 | Thin film transistor substrate of display device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102127235B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022133631A1 (en) * | 2020-12-21 | 2022-06-30 | Boe Technology Group Co., Ltd. | Thin film transistor, display apparatus, and method of fabricating thin film transistor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6558987B2 (en) * | 1999-12-20 | 2003-05-06 | Lg.Philips Lcd Co., Ltd. | Thin film transistor and method of fabricating the same |
| KR20080103572A (en) * | 2006-03-17 | 2008-11-27 | 캐논 가부시끼가이샤 | Thin-film transistor and display deivce oxide semiconductor and gate dielectric having an oxygen concentration gradient |
| KR20090007664A (en) * | 2005-02-18 | 2009-01-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Active matrix display device and active matrix light emitting device |
| KR20110072808A (en) * | 2009-12-23 | 2011-06-29 | 삼성전자주식회사 | Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor |
| WO2012067030A1 (en) * | 2010-11-16 | 2012-05-24 | 株式会社アルバック | Electrode film, sputtering target, thin-film transistor, method for manufacturing thin-film transistor |
-
2013
- 2013-04-02 KR KR1020130035801A patent/KR102127235B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6558987B2 (en) * | 1999-12-20 | 2003-05-06 | Lg.Philips Lcd Co., Ltd. | Thin film transistor and method of fabricating the same |
| KR20090007664A (en) * | 2005-02-18 | 2009-01-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Active matrix display device and active matrix light emitting device |
| KR20080103572A (en) * | 2006-03-17 | 2008-11-27 | 캐논 가부시끼가이샤 | Thin-film transistor and display deivce oxide semiconductor and gate dielectric having an oxygen concentration gradient |
| KR20110072808A (en) * | 2009-12-23 | 2011-06-29 | 삼성전자주식회사 | Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor |
| WO2012067030A1 (en) * | 2010-11-16 | 2012-05-24 | 株式会社アルバック | Electrode film, sputtering target, thin-film transistor, method for manufacturing thin-film transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022133631A1 (en) * | 2020-12-21 | 2022-06-30 | Boe Technology Group Co., Ltd. | Thin film transistor, display apparatus, and method of fabricating thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102127235B1 (en) | 2020-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446711B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| US9721977B2 (en) | Display device and electronic unit | |
| JP6262276B2 (en) | Oxide thin film transistor and method for manufacturing the same | |
| US8860295B2 (en) | Display devices and methods of manufacturing display devices | |
| US10192957B2 (en) | Thin-film transistor array substrate | |
| US9373650B2 (en) | TFT array substrate, manufacturing method thereof and display panel | |
| US10204973B2 (en) | Display device and thin-film transistors substrate | |
| US8633479B2 (en) | Display device with metal oxidel layer and method for manufacturing the same | |
| US20120249915A1 (en) | Display device and electronic apparatus | |
| US9331165B2 (en) | Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer | |
| KR20210131956A (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| US9117846B2 (en) | Method of manufacturing oxide thin film transistor | |
| KR20150074825A (en) | Thin film transistor array substrate using oxide semiconductor and method for fabricating the same | |
| US9627515B2 (en) | Method of manufacturing thin-film transistor substrate | |
| WO2018061954A1 (en) | Thin film transistor substrate, manufacturing method for thin film transistor substrate, and display device | |
| KR20160130877A (en) | Thin film transistor and display device comprising the same | |
| WO2012169397A1 (en) | Thin-film transistor, method for producing same, and display element | |
| US20160149042A1 (en) | Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus | |
| KR102127235B1 (en) | Thin film transistor substrate of display device and method of manufacturing the same | |
| KR20160049172A (en) | Thin film transistor array substrate and display device comprising the same | |
| US11817459B2 (en) | Active matrix substrate and manufacturing method thereof | |
| US20240008317A1 (en) | Display panel, method for manufacturing display panel, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |