KR20140118478A - Dvi를 이용한 전체 듀티 컨트롤러 - Google Patents
Dvi를 이용한 전체 듀티 컨트롤러 Download PDFInfo
- Publication number
- KR20140118478A KR20140118478A KR1020130034475A KR20130034475A KR20140118478A KR 20140118478 A KR20140118478 A KR 20140118478A KR 1020130034475 A KR1020130034475 A KR 1020130034475A KR 20130034475 A KR20130034475 A KR 20130034475A KR 20140118478 A KR20140118478 A KR 20140118478A
- Authority
- KR
- South Korea
- Prior art keywords
- duty
- data
- dvi
- controller
- fpga device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000003068 static effect Effects 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 13
- 238000004458 analytical method Methods 0.000 claims description 8
- 238000007726 management method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 7
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical group C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100215340 Solanum tuberosum AC97 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법에 관한 것이다. 본 발명은, DVI CH(1)를 통해 컴퓨터의 DVI 데이터를 입력받은 뒤, 입력받은 데이터를 RGB 신호로 변환을 하는 DVI Receiver(2); 및 변환된 데이터를 DDR SDRAM1(4)에 저장하는 FPGA Device(3); 를 포함하며, 상기 FPGA Device(3)는 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있도록 하기 위해 전체 듀티를 FPGA Device(3) 안에 코딩을 하여 선택할 수 있도록 하는 것을 특징으로 한다.
이에 의해, 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있는 효과를 제공한다. 또한, 모든 듀티(Duty)를 탑재하여 자동적으로 모듈을 선별하여 생산적인 사항 개선을 할 수 있으며 또한 많은 부품이 필요치 않으며 생산관리, 기술 관리 측면에서도 많은 불필요한 여지를 없앨 수 있는 효과를 제공한다.
이에 의해, 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있는 효과를 제공한다. 또한, 모든 듀티(Duty)를 탑재하여 자동적으로 모듈을 선별하여 생산적인 사항 개선을 할 수 있으며 또한 많은 부품이 필요치 않으며 생산관리, 기술 관리 측면에서도 많은 불필요한 여지를 없앨 수 있는 효과를 제공한다.
Description
본 발명은 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법에 관한 것으로, 보다 구체적으로는, 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있도록 하기 위한 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법에 관한 것이다.
일반적으로 전광판(電光板) 또는 전광 게시판은 각종의 정보를 가시적인 정지 또는 동영상의 상태로 표시하기 위한 전자응용 표시 시스템이다. 이러한 전광판은 광고상업용, 경기장용, 멀티비전용, 교통신호용, 정보 및 메시지용으로 널리 사용되고 있고, 적용되는 용도나 대상 또는 위치에 따라 그 크기 및 적용 시스템이 각각 달라질 수 있다.
즉, 광고상업용은 실내 또는 실외에 사용되거나 컬러 또는 듀얼 컬러용이 주로 사용되고, 경기장용은 메인 스타디움이나 경마장, 축구장, 야구장 또는 수영장 등에 적용되며, 멀티비전용은 회의장, 소극장, 경마중계 또는 차량탑재용 등에 사용되고, 교통신호용은 승강장, 개찰구, 대합실 및 통로 등을 갖는 철도용이나 시내도로, 고속도로 또는 유도램프 등이 포함된 도로용에 사용된다.
또한, 주가시세판이나 주식상황판 등의 증권시장용, 도착이나 출발을 알리는 공항용, 환경오염상태를 나타내는 환경정보용, 생산현황 등을 나타내는 공장용, 사무실용 또는 전광시계용이나 언론매체로부터 최신뉴스나 정부나 지자체의 홍보 및 정보전달에 사용되는 정보 및 메시지용 등이 있다.
또한, 이러한 전광판은 각종 이벤트용으로 트럭이나 컨테이너 등에 탑재할 수 있는 이동형과, 쇼나 멀티큐브의 대체로 사용할 수 있는 블록형으로 대별할 수 있다.
현재 대부분의 전자 응용 표시 시스템 회사들은 고해상도 LED 표시장치나 PDP, LCD 표시 장치를 구현할 때 산업용 컴퓨터나 산업용 임베디드를 사용하고 있고, 소형 LED 표시장치를 구현할 때는 마이컴 보드를 이용하여 LED 표시장치를 구현하고 있다.
산업용 컴퓨터를 사용하여 LED 표시장치를 구현하는 경우에는 컴퓨터의 VGA 카드나 DVI 카드에서 신호를 이용하기 때문에 영상 변환 장치를 거쳐서 디지털 신호로 변환한 후 LED 신호로 변환하는 방식을 사용하고 있다.
이에 따라, 컴퓨터를 사용하고 영상 변환 장치를 거쳐 VGA 신호 또는 DVI 신호를 디지털 신호로 변환하는 과정에서 화질의 손상이 발생하고, 컴퓨터와 VGA 카드 또는 DVI 카드, 영상 변환 장치를 통해 LED 신호로 변환하는 과정에서 화질이변질되고 시스템이 복잡해지며 시스템이 커지고 비용이 증가되는 문제점이 발생된다.
뿐만 아니라, 전광판을 제작 및 설치하면서 각 모델별 다른 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 위한 개별적인 보드를 생산해야 하므로 이에 대한 호환성에 따른 비용이 증가되는 문제점도 발생되고 있다.
[관련기술문헌]
1. 시스템-온-칩 기반 LED 신호 처리 장치(SYSTEM-ON-CHIP BASED LED SIGNAL PROCESSING APPARATUS) (특허출원번호 제10-2006-0100927호)
2. 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법(CLOCK GENERATING METHOD AND DATA TRANSMITTING METHOD IN MULTIMEDIA SOURCE) (특허출원번호 제10-2008-0101611호)
본 발명은 상기의 문제점을 해결하기 위한 것으로, 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있도록 하기 위한 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법을 제공하기 위한 것이다.
또한, 본 발명은 모든 듀티(Duty)를 탑재하여 자동적으로 모듈을 선별하여 생산적인 사항 개선을 할 수 있으며 또한 많은 부품이 필요치 않으며 생산관리, 기술 관리 측면에서도 많은 불필요한 여지를 없애도록 하기 위한 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법을 제공하기 위한 것이다.
그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 목적을 달성하기 위해 본 발명의 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러는, DVI CH를 통해 컴퓨터의 DVI 데이터를 입력받은 뒤, 입력받은 데이터를 RGB 신호로 변환을 하는 DVI Receiver; 및 변환된 데이터를 DDR SDRAM1에 저장하는 FPGA Device; 를 포함하며, 상기 FPGA Device는 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있도록 하기 위해 전체 듀티를 FPGA Device 안에 코딩을 하여 선택할 수 있도록 하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러에 있어서, 상기 DVI Receiver는, DVI 입력데이터인 Red data, Green data, Blue data, Clock data를 국제규격인 TMDS 신호로 입력받은 뒤, Pair 신호로 입력된 경우 영상값인 RGB형태로 24 Bit 출력을 수행하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러에 있어서, 상기 FPGA Device(3)는, V-Sync, H-Sync, Data Enable, Clock 신호를 입력받아서 처리하며, RGB 데이터를 선택된 감마값으로 변환하여 상기 DDR SDRAM1에 저장을 하고, 저장된 데이터를 한 프레임 뒤에 읽어서 출력에 시프트로 출력을 해 주는 것을 특징으로 한다.
상기의 목적을 달성하기 위해 본 발명의 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러를 이용한 듀티 컨트롤 방법은, DVI를 이용한 전체 듀티 컨트롤러의 FPGA Device 상에서 수행되는 듀티 컨트롤 방법에 있어서, 상기 FPGA Device 내부의 신호 분석 회로가 모듈에서 피드백 되어진 클락 및 데이터를 분석하여 듀티(Duty)를 분석하여 분석 데이터를 다음 단계로 전달하는 제 1 단계; 상기 분석 데이터를 이용하여 듀티에 맞는 형태로 전환이 되며 각각의 듀티(1/1 Duty, ½ Duty, ¼ Duty, 1/8 Duty, 1/16 Duty)를 선택하여 다음 단계로 전환하는 제 2 단계; 상기 제 2 단계와 동시에 위치설정 및 실제 데이터를 생성하여 출력하여, 다음 단계로 전달하는 기능을 수행하는 제 3 단계; 및 Data, Clock, Out Enable, Latch가 수행되어 전광판 모듈에 출력 데이터를 생성하는 기능을 수행하는 제 4 단계; 를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러를 이용한 듀티 컨트롤 방법에 있어서, 상기 제 3 단계의 위치설정은, 전광판 모듈에 표출하고자하는 위치를 설정하며, 상기 제 4 단계 이전에, 10 단계의 밝기 조절을 처리하는 단계; 를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러를 이용한 듀티 컨트롤 방법은, 상기 제 4 단계 이후, 상기 전광판 모듈에 입력되는 버퍼로 진입하기 전의 데이터에 대한 처리를 수행하는 출력(OUT) 과정을 수행하는 제 5 단계; 가 더 수행되는 것이 바람직하다.
본 발명의 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법은, 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있는 효과를 제공한다.
뿐만 아니라, 본 발명의 다른 실시예에 따른 DVI를 이용한 전체 듀티 컨트롤러 및 이를 이용한 듀티 컨트롤 방법은, 모든 듀티(Duty)를 탑재하여 자동적으로 모듈을 선별하여 생산적인 사항 개선을 할 수 있으며 또한 많은 부품이 필요치 않으며 생산관리, 기술 관리 측면에서도 많은 불필요한 여지를 없앨 수 있는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 DVI를 이용한 듀티 컨트롤러를 나타내는 도면이다.
도 2는 도 1에서의 FPGA Device의 내부에서 수행되는 듀티 컨트롤 방법을 나타내는 도면이다.
도 3은 도 1의 DVI Receiver에 대한 DVI Receiver Input Description을 설명하기 위한 회로도이다.
도 4는 도 1에서의 MCU에 해당하는 ARM9 Core(MCU) Description을 설명하기 위한 회로도이다.
도 5 및 도 6을 참조하여 DVI를 이용한 듀티 컨트롤러에 대한 보충적인 설명을 하도록 한다.
도 2는 도 1에서의 FPGA Device의 내부에서 수행되는 듀티 컨트롤 방법을 나타내는 도면이다.
도 3은 도 1의 DVI Receiver에 대한 DVI Receiver Input Description을 설명하기 위한 회로도이다.
도 4는 도 1에서의 MCU에 해당하는 ARM9 Core(MCU) Description을 설명하기 위한 회로도이다.
도 5 및 도 6을 참조하여 DVI를 이용한 듀티 컨트롤러에 대한 보충적인 설명을 하도록 한다.
이하, 본 발명의 바람직한 실시예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 구성요소는 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 데이터 또는 신호를 다른 구성요소로 전송할 수 있음을 의미한다.
도 1은 본 발명의 실시예에 따른 DVI를 이용한 듀티 컨트롤러를 나타내는 도면이다. 도 1을 참조하면, DVI를 이용한 듀티 컨트롤러는 DVI CH(1), DVI Receiver(2), FPGA Device(3), DDR SDRAM1(4), MCU(5), Power Supply(6), Line Buffer(7), Output(8) 및 LED Module(9)을 포함함으로써, 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있도록 하는 목적을 가진다. 이를 위해 DVI를 이용한 듀티 컨트롤러는 전체 듀티를 FPGA Device(3) 안에 코딩을 하여 선택할 수 있도록 한다. 물론 여기에 탑재되는 VHDL Coding자료가 많아지는 단점은 있으나 보드의 일원화를 위함이며, 운영관리 측면에서도 물론 관리 차원에서 향상이 된다.
DVI CH(1)를 통해 컴퓨터의 DVI를 입력 받아서 DVI Receiver(2)를 통해서 데이터를 RGB신호로 변환을 하며 입력된 신호는 FPGA Device(3)를 통해서 DDR SDRAM1(4)에 저장되어 진다. 저장된 데이터를 한 프레임 후에 읽은 다음 듀티에 설정된 부분으로 연결하여 출력해 주는 것이다.
한편 본 발명에서 주 처리 기능은 FPGA Device(3)에서 담당하며, 처리된 데이터는 MCU(5)에 정보를 전달하여 현재 사용되는 있는 기능이 올바른 데이터가 처리되는지를 알려 주는 역할도 병행을 한다.
이하 각 구성요소별 상세 설명을 구체적으로 하도록 한다.
DVI Receiver(2)는 DVI 입력데이터인 Red data, Green data, Blue data, Clock data를 국제규격인 TMDS 신호로 입력받는다. 물론 Pair 신호로 입력된 경우 이 DVI Receiver(2) 영상값인 RGB 형태로 24Bit 출력을 수행한다. 이 경우 데이터는 감마(Gamma), 밝기에 대한 기능은 없으며, 이러한 데이터를 FPGA Device(3)가 받아서 처리를 하는 것이다. 여기에서 여러 가지 기능이 있지만 본 발명의 목적은 단순하게 TMDS신호를 24Bit(RGB Data)로 변환해서 받는 것이 바람직하다.
FPGA Device(3)는 DVI Receiver(2)에 의해 TMDS 데이터에 대한 24Bit RGB 데이터로 변환 뒤 입력되면, 입력된 데이터를 DDR SDRAM1(4)에 저장을 한다.
FPGA Device(3)는 상술한 데이터 처리뿐만 아니라, V-Sync, H-Sync, Data Enable, Clock 등의 신호를 입력받아서 처리한다.
보다 구체적으로, FPGA Device(3)는 RGB 데이터를 선택된 감마값으로 변환하여 DDR SDRAM1(4)에에 저장을 하고, 저장된 데이터를 한 프레임 뒤에 읽어서 출력에 시프트로 출력을 해 준다.
여기에서 하나 더 설명을 하자면 FPGA Device(3)는 CDS나 광센서를 이용하여 밝기 조정을 해서 외부 밝기에 따라서 밝기 조절이 가능하도록 해 주어야 하는데 밝기는 통상적으로 맑은 날, 흐림, 밤으로 해서 몇 단계로 조절하게 한다. 상술한 기능을 처리한 뒤, FPGA Device(3)는 위의 기능을 처리한 다음 MCU(5)에 관련된 정보를 송출하여 동작 상태 등을 수시로 체크할 수 있도록 한다. FPGA Device(3)는 해상도에 대해서 일반적으로 많이 쓰는 1024x768로 하되 해상도 또한 선택을 할 수 있도록 설계를 하여 활용성을 높인다.
FPGA Device(3)에 의한 스케일러 기능은 실제적으로 많이 쓰는 기능이지만 별도로 스케일러를 두고 콘트롤러를 사용하는 경우가 많다.
하지만 본 발명에 따른 FPGA Device(3)는 스케일러 또한 소프트웨어에서 지정하여 처리하도록 설계를 한다. 하지만 FPGA Device(3)는 어느 정도 크기가 유사해야 찌그러짐이나 기타 변색이 되는 것을 막을 수 있으므로 동영상, 문자 등의 제한을 두는 것이 바람직하다.
DDR SDRAM1(4)은 SDRAM1(4)은 영상데이터 저장 및 읽기 기능, 빠른 데이터 읽기 및 쓰기가 가능하며, 데이터 처리에 접합한 특성을 갖는다.
한편, Power Supply(6), Line Buffer(7), Output(8) 및 LED Module(9)에 대해서는 본 발명의 요지와 무관한 통상적인 구성요소로 이에 대한 설명은 생략하도록 한다.
도 2는 도 1에서의 FPGA Device(3)의 내부에서 수행되는 듀티 컨트롤 방법을 나타내는 도면이다. 먼저 단계(S1)에서 신호 분석 회로를 거친다. 즉, FPGA Device(3) 내부의 신호 분석 회로는 모듈에서 피드백 되어진 클락 및 데이터를 분석하여 Duty를 분석하여 그 데이터를 다음 단계(S2)로 전달하는 기능을 수행한다.
다음으로 단계(S2)에서 자동 듀티 선택(1/1 Duty, ½ Duty, ¼ Duty, 1/8 Duty, 1/16 Duty)을 수행한다. 즉, 단계(S2)의 자동 듀티 선택은 단계(S1)에서 분석된 데이터를 이용하여 듀티에 맞는 형태로 전환이 되며 각각의 듀티를 선택하여 다음 단계(S6)로 전환한다. 단계(S2)의 과정과 동시에 위치설정(단계(S7)) 및 실제 데이터를 생성하여 출력(단계(S2) 내지 단계(S5))하여, 다음 단계(S6)로 전달하는 기능을 한다.
단계(S3)에서는 RGB Data 24 Bits, V-Sync, H-Sync, Pixel Clock, Data Enable을 수행한다. 즉, 단계(S3)에서는 영상데이터를 입력받아서 신호를 분리하여 다음 단계(S4)로 전환을 한다.
단계(S4)에서는 Gamma 변환을 수행한다. 단계(S4)의 Gamma 변환은 영상데이터를 LED의 영상에 맞게 감마값을 변환하는데 2.0에서 3.0까지 선택할 수 있고 데이터를 변환하여 다음 단계(S5)로 전달한다.
다음으로 단계(S5)에서 DDRAM Write & Read를 수행한다. 즉 단계(S5)의 DDRRAM 읽기 및 저장은 메모리에 읽고 저장하는 기능을 수행한다.
단계(S2)와 단계(S5)가 모두 완료되면, 단계(S6)으로 진입하는데, Data, Clock, Out Enable, Latch가 수행된다. 즉 단계(S6)은 전광판 모듈에 출력 데이터를 생성하는 기능을 수행한다.
한편, 단계(S1) 내지 단계(S6)과는 별도로 단계(S2) 전에 단계(S7)에서 위치설정이 수행된다. 즉 단계(S7)에서는 표출하고자 하는 위치를 설정하는 기능을 수행한다.
다음으로 단계(S8)으로 밝기 조절이 수행된다. 즉, 단계(S8)의 밝기 조절기능은 10 단계로 처리된다.
단계(S9)의 출력(OUT) 과정이 수행되는데, 전광판 모듈에 입력되는 버퍼로 진입하기 전의 데이터에 대한 처리를 수행한다.
상술한 과정을 통해 FPGA Device은 DVI Receiver RGB(8bit to 12 Bit) data 입력기능 및 Memory 기능, Gamma 2.0 to 3.0 data process 기능, DMA(Direct Memory Access) 처리 기능, All Duty VHDL Coding 탑재 및 선택 기능, 전광판 위치 설정 및 선택 기능, 조도(광)센서 감지 및 밝기조절 기능, 해상도 1024x768, 1080x1024 지원 기능, 스케일러 탑재 및 제어 기능을 수행하는 것이다.
도 3은 도 1의 DVI Receiver(2)에 대한 DVI Receiver Input Description을 설명하기 위한 회로도이다. 도 3을 참조하면, 첫째로 DVI Receiver(2)는 True-Color 24 bit/pixel, 16.7M color at 1 or 2 pixel per clock을 지원한다. 둘째로 DVI Receiver(2)는 Supports pixel rates up to 165MHZ(Including 1080p and WUXGA at 60HZ)을 지원한다. 셋째로 DVI Receiver(2)는 Digital Visual Interface(DVI) specification compliant를 지원한다. 넷째로 DVI Receiver(2)는 Reduced ground bounce using time-staggered pixel outputs을 지원한다. 다섯째로 DVI Receiver(2)는 Low noise and good power dissipation using TI power PAD packaging을 지원한다.
도 4는 도 1에서의 MCU(5)에 해당하는 ARM9 Core(MCU) Description을 설명하기 위한 회로도이다. 도 4를 참조하면, MCU(5)는 2-ch IIS controller (1-ch support of Dolby 5.1, channel) and combined PCM and AC97 I/F 기능, 2-ch SD host controller v2.0 (SDHC) & multimedia card protocol v2.11 (HS MMC) 기능, 1-port USB host v1.1 full speed 기능, 1-port USB dev v2.0 high speed 기능, 4-ch PWM timers & 1-ch internal timers 기능, Real-time clock & watchdog timer 기능, 2 PLLs with on-chip clock generator 기능, Power modes(Normal, Idle, Stop & Deep Stop, Sleep and Power-off) 기능, MtCMOS technology incorporated 기능, 10-ch 12-bit ADC (touch screen interface) 기능, 32KB internal ROM/64KB internal SRAM 기능, 128-bit e-Fuse for security 기능, 65nm low-power technology 기능을 수행한다.
또한, MCU(5)는 ARM926EJ CPU, 400MHz and 533MHz with 16KB I-cache/16KB D-cache/MMU로, Dual-port external memory controller(DRAM/ROM controller and chip select logic), 32KB internal ROM and 64KB internal RAM allows booting from 4KB 8-bit MLC NAND, One NAND and moviNAND flash를 구비한다.
뿐만 아니라, MCU(5)는 x16 DDR2 support 기능, Deep-stop mode 기능, 2D hardware support 기능, 2 high-speed SPIs 기능, LCD controller with LCD-dedicated DMA 기능, Camera controller 기능, 2D graphics accelerator 기능, 8-ch DMAs with external request pins 기능, 4-ch UART with IrDA 1.0 기능, 2-ch HS SPI 기능, CF+ & ATA I/F 기능, 2-ch multi-master IIC 기능을 수행한다.
또한, MCU(5)는 DVI를 이용한 듀티 컨트롤러 상에서의 수행되는 기능을 ㅈ중심으로 살펴보면 Software를 이용한 통신(RS232, RS485, TCP/IP) 제어 기능, 출력 신호(Out Enable, Latch, Data, Clock) 감시 기능, DVI Receiver & FPGA in/out Signal 처리 기능, DVI DDC 신호 처리 기능 및 Controller Board 기능 상태 알림 기능을 수행한다.
도 5 및 도 6을 참조하여 DVI를 이용한 듀티 컨트롤러에 대한 보충적인 설명을 하도록 한다. 우선 DVI를 이용한 듀티 컨트롤러는 기존의 듀티를 복합하는 부분은 그대로 유지를 하면서 추가적인 사항은 모듈(RGB LED) 기능을 자동으로 인식하여 콘트롤러를 한가지 모델로 해서 단일화하여 부품의 단일화 및 생산성을 향상시킨다. 그리고 DVI를 이용한 듀티 컨트롤러는 생산제고의 단일화를 실현할 수 있는 장점이 있다. 즉 도 5 및 도 6을 참조하여, 자세한 내용을 설명하고자 한다. 도 5는 일반적인 LED Module 반도체에 대한 타이밍도 이다. 그러나 기존에 데이터는 단지 출력만 있을 뿐 어떠한 감시, 검사 기능이 없다. 이러한 부분이기 때문에 어떠한 모듈이 출력으로 되는지 알 수 없다. 이러한 부분의 검사 기능을 자동으로 처리해 줄 수 있는 기능을 DVI를 이용한 듀티 컨트롤러에 첨가하고자 한다. 도 6은 DVI를 이용한 듀티 컨트롤러에 의해 수행되는 16 듀티(Duty)에 서 대한 사항이다. 설명을 하자면 처음 클락(Clock)에 데이터 입력(Data Input)을 주면 데이터 출력(Data Output)은 16 채널 시프트 레지스터(Channel Shift Resister) 기능을 하는 LED Module(9) 상의 LED Driver Chip에서 데이터 출력(Data Output)은 16 클락(Clock) 이후에 하이 레벨(High Level)이 나타난다.
이것은 듀티(Duty)에 대한 가장 중요하고도 가장 기본이다. 그러므로 데이터 출럭(Data Output)을 이용하여 몇 듀티(Duty) 인지를 파악하는 기능이다. 그럼 8듀티(Duty)는 32 클락(Clock) 이후에 하이 레벨(High Level)이 나타난다. 그럼 삼색이나 풀 컬러에 대한 구분은 데이터 입력(Data Input)이 몇 개인지를 확인하고 처리하면 된다.
보충적인 설명을 더 하자면 본 발명에 대한 기술적인 사항은 위의 설명한 것과 같이 모든 듀티(Duty)를 탑재하여 자동적으로 모듈을 선별하여 생산적인 사항 개선을 할 수 있으며 또한 많은 부품이 필요치 않으며 생산관리, 기술 관리 측면에서도 많은 불필요한 여지를 없애는 효과를 얻을 수 있는 것이다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이상과 같이, 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1: DVI CH
2: DVI Receiver
3: FPGA Device
4: DDR SDRAM1
5: MCU
6: Power Supply
7: Line Buffer
8: Output
9: LED Module
2: DVI Receiver
3: FPGA Device
4: DDR SDRAM1
5: MCU
6: Power Supply
7: Line Buffer
8: Output
9: LED Module
Claims (6)
- DVI CH(1)를 통해 컴퓨터의 DVI 데이터를 입력받은 뒤, 입력받은 데이터를 RGB 신호로 변환을 하는 DVI Receiver(2); 및
변환된 데이터를 DDR SDRAM1(4)에 저장하는 FPGA Device(3); 를 포함하며,
상기 FPGA Device(3)는 전체적인 듀티(Static Duty, ½ Duty, ¼ Duty, 1/8 Duty, 16 Duty)를 하나의 보드로 설정할 수 있도록 하기 위해 전체 듀티를 FPGA Device(3) 안에 코딩을 하여 선택할 수 있도록 하는 것을 특징으로 하는 DVI를 이용한 전체 듀티 컨트롤러.
- 제 1 항에 있어서,
상기 DVI Receiver(2)는,
DVI 입력데이터인 Red data, Green data, Blue data, Clock data를 국제규격인 TMDS 신호로 입력받은 뒤, Pair 신호로 입력된 경우 영상값인 RGB 형태로 24 Bit 출력을 수행하는 것을 특징으로 하는 DVI를 이용한 전체 듀티 컨트롤러.
- 제 1 항에 있어서,
상기 FPGA Device(3)는,
V-Sync, H-Sync, Data Enable, Clock 신호를 입력받아서 처리하며,
RGB 데이터를 선택된 감마값으로 변환하여 상기 DDR SDRAM1(4)에에 저장을 하고, 저장된 데이터를 한 프레임 뒤에 읽어서 출력에 시프트로 출력을 해 주는 것을 특징으로 하는 DVI를 이용한 전체 듀티 컨트롤러.
- DVI를 이용한 전체 듀티 컨트롤러의 FPGA Device(3) 상에서 수행되는 듀티 컨트롤 방법에 있어서,
상기 FPGA Device(3) 내부의 신호 분석 회로가 모듈에서 피드백 되어진 클락 및 데이터를 분석하여 듀티(Duty)를 분석하여 분석 데이터를 다음 단계로 전달하는 제 1 단계;
상기 분석 데이터를 이용하여 듀티에 맞는 형태로 전환이 되며 각각의 듀티(1/1 Duty, ½ Duty, ¼ Duty, 1/8 Duty, 1/16 Duty)를 선택하여 다음 단계로 전환하는 제 2 단계;
상기 제 2 단계와 동시에 위치설정 및 실제 데이터를 생성하여 출력하여, 다음 단계로 전달하는 기능을 수행하는 제 3 단계; 및
Data, Clock, Out Enable, Latch가 수행되어 전광판 모듈에 출력 데이터를 생성하는 기능을 수행하는 제 4 단계; 를 포함하는 것을 특징으로 하는 DVI를 이용한 전체 듀티 컨트롤러를 이용한 듀티 컨트롤 방법.
- 제 4 항에 있어서,
상기 제 3 단계의 위치설정은,
전광판 모듈에 표출하고자하는 위치를 설정하며,
상기 제 4 단계 이전에,
10 단계의 밝기 조절을 처리하는 단계; 를 더 포함하는 것을 특징으로 하는 DVI를 이용한 전체 듀티 컨트롤러를 이용한 듀티 컨트롤 방법.
- 제 4 항에 있어서,
상기 제 4 단계 이후,
상기 전광판 모듈에 입력되는 버퍼로 진입하기 전의 데이터에 대한 처리를 수행하는 출력(OUT) 과정을 수행하는 제 5 단계; 를 더 포함하는 것을 특징으로 하는 DVI를 이용한 전체 듀티 컨트롤러를 이용한 듀티 컨트롤 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130034475A KR20140118478A (ko) | 2013-03-29 | 2013-03-29 | Dvi를 이용한 전체 듀티 컨트롤러 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130034475A KR20140118478A (ko) | 2013-03-29 | 2013-03-29 | Dvi를 이용한 전체 듀티 컨트롤러 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140118478A true KR20140118478A (ko) | 2014-10-08 |
Family
ID=51991326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130034475A KR20140118478A (ko) | 2013-03-29 | 2013-03-29 | Dvi를 이용한 전체 듀티 컨트롤러 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140118478A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452324A (zh) * | 2017-07-15 | 2017-12-08 | 深圳市灵星雨科技开发有限公司 | 一种升级多张接收卡抗干扰优化方法及显示屏控制*** |
| KR101894405B1 (ko) | 2017-12-06 | 2018-09-04 | 주식회사 리카홀딩스 | 글라스 및 전광판용 통합 컨트롤 장치 |
-
2013
- 2013-03-29 KR KR1020130034475A patent/KR20140118478A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452324A (zh) * | 2017-07-15 | 2017-12-08 | 深圳市灵星雨科技开发有限公司 | 一种升级多张接收卡抗干扰优化方法及显示屏控制*** |
| KR101894405B1 (ko) | 2017-12-06 | 2018-09-04 | 주식회사 리카홀딩스 | 글라스 및 전광판용 통합 컨트롤 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107240372B (zh) | 显示器驱动电路和包括显示器驱动电路的显示装置 | |
| US8838859B2 (en) | Cable with fade and hot plug features | |
| US20040017333A1 (en) | Universal serial bus display unit | |
| CN101578001B (zh) | 一种直下式led背光源色彩调整方法及其调整装置 | |
| US10123071B2 (en) | Electronic apparatus, controlling method thereof and display system comprising electronic apparatus and a plurality of display apparatuses | |
| US20160203749A1 (en) | Using wavelength information for an ambient light environment to adjust display brightness and content | |
| US20210365230A1 (en) | Cascaded display driver ic and multi-vision display device including the same | |
| US20160188278A1 (en) | Display device constituting multi-display system and control method thereof | |
| KR101845266B1 (ko) | 하이 스피드 영상 컬리브레이션이 가능한 led 전광판 | |
| CN109410829B (zh) | 一种异形柔性led显示屏的控制*** | |
| KR102212208B1 (ko) | 표시장치용 데이터 구동장치와 그를 포함하는 표시장치 | |
| KR20140118478A (ko) | Dvi를 이용한 전체 듀티 컨트롤러 | |
| KR101894405B1 (ko) | 글라스 및 전광판용 통합 컨트롤 장치 | |
| US9271360B2 (en) | LED driving circuit, LED driving device and driving method | |
| CN115729340A (zh) | 完整帧和部分帧空闲图像更新的共存 | |
| KR101065775B1 (ko) | 풀 컬러 엘이디 전광판 컨트롤러 | |
| CN103853517A (zh) | 显示装置及其图像撷取方法 | |
| CN117153112A (zh) | 一种区域调光显示器的驱动方法、装置 | |
| KR100795076B1 (ko) | 고해상도 영상처리 기반의 전광판 시스템 및 제어방법 | |
| TWI633789B (zh) | 資料讀取方法、資料傳送方法及相關行動裝置 | |
| US20220343877A1 (en) | Method and device for seamless mode transition between command mode and video mode | |
| KR101754786B1 (ko) | 평판표시장치 및 그 구동방법 | |
| CN211507077U (zh) | 一种led显示屏控制*** | |
| CN200947340Y (zh) | 户外电子信息展示装置 | |
| KR20070056890A (ko) | 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |