KR20140110473A - Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor - Google Patents

Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor Download PDF

Info

Publication number
KR20140110473A
KR20140110473A KR1020130024860A KR20130024860A KR20140110473A KR 20140110473 A KR20140110473 A KR 20140110473A KR 1020130024860 A KR1020130024860 A KR 1020130024860A KR 20130024860 A KR20130024860 A KR 20130024860A KR 20140110473 A KR20140110473 A KR 20140110473A
Authority
KR
South Korea
Prior art keywords
layer
graphene
semiconductor
nonconductor
semiconductor layer
Prior art date
Application number
KR1020130024860A
Other languages
Korean (ko)
Other versions
KR101479395B1 (en
Inventor
최재우
박홍기
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR20130024860A priority Critical patent/KR101479395B1/en
Publication of KR20140110473A publication Critical patent/KR20140110473A/en
Application granted granted Critical
Publication of KR101479395B1 publication Critical patent/KR101479395B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic System

Abstract

A tunneling diode with a graphene-insulator-semiconductor structure according to the present invention includes a graphene layer, a non conductive layer which is stacked on the lower side of the graphene layer, a semiconductor layer which is stacked on the lower side of the non conductive layer, a first electrode which is formed on the graphene layer, and a second electrode which is formed on the semiconductor layer.

Description

그래핀-부도체-반도체의 구조를 갖는 투과 다이오드, 투과 트랜지스터, 투과 광다이오드 및 투과 광트랜지스터{Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor}BACKGROUND ART Transmission diodes, transmission transistors, transmission photodiodes, and transmission phototransistors having a graphene-nonconductor-semiconductor structure,

본 발명은 그래핀-부도체-반도체 구조를 갖는 전자소자에 관한 것으로, 더욱 상세하게는 그래핀-부도체-반도체 구조에 의한 양자 터널링(Quantum tunneling) 현상으로 온/오프 신호비(on/off signal ratio)가 매우 큰 투과 다이오드와 투과 트랜지스터, 광검출 효율 특성이 향상된 투과 광다이오드 및 투과 광트랜지스터에 관한 것이다.The present invention relates to an electronic device having a graphene-nonconductor-semiconductor structure, and more particularly to an electronic device having an on / off signal ratio (hereinafter referred to as " ON / OFF signal ratio ") due to a quantum tunneling phenomenon by a graphene- ) With a very large transmission diodes and transmission transistors, improved optical detection efficiency characteristics To a transmission photodiode and a transmission photodiode.

그래핀(graphene)은 탄소 화합물로서, 2차원 6각형 탄소 결정 구조(2-dimensional hexagonal crystalline carbon structure)를 가지는 물질이며 전기적, 열적 및 광학적 특성이 우수하여 최근 널리 연구되고 있다. Graphene is a carbon compound, which is a two-dimensional hexagonal carbon crystal 2-dimensional hexagonal crystalline carbon structure, which is an electrical, thermal and / Optical Has recently been extensively researched.

그래핀은 제로 에너지 갭 반도체(zero gap semiconductor)로서, 기본적으로 금속성(metal-like) 성격을 가지고 있으며, 캐리어 이동도(mobility)가 상온(15 내지 25℃)에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높아 고속동작 소자, 예를 들어 RF 소자(radio frequency device)에 적용될 수 있으나, 그래핀은 근본적으로 에너지 밴드갭을 갖고 있지 않아 높은 온/오프 신호비(on/off signal ratio)를 요구하는 스위칭 소자에는 적절하지 않은 것으로 알려져 있다.So as the pin is zero energy gap semiconductor (zero gap semiconductor), by default, a metallic (metal-like) has the character, the carrier mobility (mobility) is room temperature (15 to 25 ℃) 100,000 cm 2 V -1 s in - 1, which is about 100 times higher than conventional silicon, can be applied to a high-speed operation device, for example, a radio frequency device. However, since graphene does not fundamentally have an energy band gap, 오프 신호 lt; RTI ID = 0.0 > ratio. < / RTI >

그리하여 그래핀에 에너지 밴드갭을 부여하기 위한 여러 가지 방법들이 연구되어 왔다. 즉, 그래핀에 수직으로 전기장을 가하여 에너지 밴드갭을 부여하는 방법, 그래핀과 기판 사이의 상호작용을 이용하여 에너지 밴드갭을 형성하는 방법, 그래핀의 크기를 조절하여 양자 구속 효과로 인하여 에너지 밴드갭을 획득하는 방법, 그래핀의 sp2 결합 구조를 부분적으로 sp3 결합으로 바꾸어 에너지 밴드갭을 갖게 하는 방법 등과 같이 그래핀이 발견된 이래로 많은 연구 기관들에 의해 연구가 계속되어 왔다.Thus, various methods for imparting an energy bandgap to graphene have been studied. That is, a method of imparting an energy band gap by applying an electric field perpendicular to graphene, a method of forming an energy band gap by using an interaction between graphene and substrate, a method of controlling the size of graphene, Since graphene has been discovered, such as how to obtain the bandgap, and how to convert the sp2 bond structure of graphene into sp3 bond in part to have an energy bandgap, research has been continued by many research institutes.

하지만, 그래핀에 에너지 밴드갭을 형성하기 위한 이들 방법은 공정은 매우 까다롭고, 그래핀이 가지고 있는 우수한 물성들에 부정적인 요소로 작용하여, 이들 방법에 따라 그래핀에 에너지 밴드갭이 형성된다 하더라도 기존의 소자들보다 우수한 소자 특성을 구현하지는 못했다.However, these methods for forming an energy bandgap in graphene are very difficult to process and serve as a negative factor in the excellent properties of graphene, and even if energy bandgaps are formed in graphene by these methods It does not achieve better device characteristics than existing devices.

특히, 종래의 그래핀을 이용한 트랜지스터로는 그래핀의 채널폭(channel width)을 10nm 이하로 작게 하여 사이즈 효과(size effect)에 의하여 밴드갭(band gap)을 형성하는 전계 효과 트랜지스터(field effect transistor)가 주로 제작되었으나, 현재까지 기존의 실리콘(Si) 기반 트랜지스터(transistor)에 비해 월등한 스위칭 속도(switching speed)나 온/오프 신호비(on/off signal ratio)를 구현하지는 못하고 있다.Particularly, in the case of a conventional transistor using graphene, a field effect transistor (FET) which forms a band gap by a size effect by reducing a channel width of graphene to 10 nm or less, However, it has not achieved a higher switching speed or an on / off signal ratio as compared with conventional silicon (Si) based transistors.

또한, 그래핀을 이용한 소자는 생산 공정이 간편하고 제조비용이 저렴해야 상용화가 용이하고 산업상 이용성이 높다. 그러나 종래의 기계적인 박리를 통해 그래핀을 얻는 방법은 대면적 구현이 불가능하다는 단점 때문에 상용화에 적합하지 않다. 또한 상대적으로 높은 퀼리티와 더불어 대면적 구현이 가능한 것으로 알려진 SIC를 이용하여 고온에서 열처리를 통해 그래핀을 얻는 방법도 있으나, SIC 기판의 비싼 가격으로 인해 상용화에는 적합하지 않다.In addition, the device using graphene is easy to manufacture because of its simple production process and low manufacturing cost, and has high industrial applicability. However, the conventional method of obtaining graphene through mechanical peeling is not suitable for commercialization due to the disadvantage that the large area can not be realized. In addition, there is a method of obtaining graphene through heat treatment at a high temperature by using SIC which is known to be able to realize a large area with relatively high quality, but it is not suitable for commercialization due to the high price of SIC substrate.

한편, 실리콘 기반 반도체 기술, 즉, CMOS (Complementary Metal Oxide Semiconductor) 기술은 현대 정보기술의 핵심 기술로서, 세대를 거듭하면서 소자의 소형화와 동시에 그 성능도 더욱 향상되고 있다. CMOS 기술에 사용되는 Field Effect Transistor(FET)의 최소 channel length는 수십 ㎚에 이르게 되었고, CMOS 소자의 집적 기술도 발달하여, 한 소자 안에 수십억 개의 CMOS 소자가 집적되어 있다. 집적화 기술이 발달함에 따라, 단위 면적당 소자수가 증가하고 정보 처리 능력이 증가함과 동시에, 단위 면적당 사용하는 에너지, 파워(power) 및 발생 열은 나날이 증가하고 있다. 이는 각 소자를 구동하는데 필요한 에너지의 손실과 소자의 소형화로 발생하는 leakage current로 인해 열손실이 매우 크기 발생하기 때문이다. 이와 같이 소자의 소형화 및 집적화에 따라 CMOS 기술에서 발생하는 문제는 short-channel effect, drain-induced barrier lowering, 얇은 부도체 산화막으로 인한 tunneling current, 전하 운반자의 이동도 감소, 도선의 전기저항 및 고전류 밀도에 따른 도선의 불안전성, 고온 발생에 따른 소자의 불안정성 등이 있다.On the other hand, silicon based semiconductor technology, that is, CMOS (Complementary Metal Oxide Semiconductor) technology is a core technology of modern information technology. The minimum channel length of a field effect transistor (FET) used in CMOS technology has reached several tens of nanometers, and the integration technology of CMOS devices has developed, and several billion CMOS devices are integrated in one device. With the development of integration technology, the number of elements per unit area increases, the information processing capability increases, and the energy, power and heat generated per unit area are increasing day by day. This is because the heat loss is very large due to the loss of energy required to drive each device and leakage current caused by miniaturization of the device. Due to the miniaturization and integration of the device, the problems that arise in CMOS technology are short-channel effect, drain-induced barrier lowering, tunneling current due to thin insulator oxide film, reduction of mobility of charge carriers, electrical resistance and high current density The instability of the conductor, and the instability of the device due to the high temperature.

또한, 디스플레이 기술은 반도체 기술과 더불어 전자기술의 발전 원동력으로서, 디스플레이의 화소 구동은 일반적으로 능동 매트릭스(matrix) 방식을 사용하며, 이를 위해 박막 트랜지스터(TFT)가 이용된다. 대표적인 TFT 재료는 비정질 실리콘(amorphous silicon)이 있으나, 디스플레이의 화면이 커지면서 빠른 속도로 스위칭을 해야 하므로 이동도가 낮은 비정질실리콘은 그 한계를 나타낸다. 따라서 상대적으로 높은 이동도를 가진 재료를 이용한 TFT로서, 다결정 실리콘(poly silicon)을 이용한 TFT와 산화물반도체(Metal Oxide Semiconductor)를 이용하는 TFT가 개발되었다. 하지만 다결정 실리콘의 경우, 비정질 실리콘을 증착한 후 결정화 과정을 거쳐야 하므로 표면의 균일성이 떨어지는 단점이 있다. 또한 금속산화물의 경우, 근본적으로 화학적 상태가 불완전하여 일정한 물성을 유지하기가 어려운 단점이 있다. 특히, 디스플레이 기술은 단순한 대화면 디스플레이 개발에 그치지 않고 아주 조밀한 작은 화소로 구성된 대형 디스플레이 개발이 진행되고 있으며, 나아가 휘어지기 쉬운 디스플레이(Flexible Display) 개발에 박차를 가하고 있다. 하지만 다결정실리콘은 고온 열처리를 요구하고, 금속산화물은 쉽게 부서지는 특성이 있어, 이들은 플렉서블 디스플레이(Flexible Display)의 용도로 적합하지 않다.In addition, display technology is a driving force for development of electronic technology in addition to semiconductor technology. In general, an active matrix method is used for driving a pixel of a display, and a thin film transistor (TFT) is used for this purpose. Typical TFT materials include amorphous silicon, but amorphous silicon having a low mobility has a limitation because it must switch at a high speed as the screen of a display increases. Therefore, a TFT using polysilicon and a TFT using an oxide semiconductor (Semiconductor Oxide Semiconductor) have been developed as a TFT using a material having a relatively high mobility. However, in the case of polycrystalline silicon, since crystallization is required after depositing amorphous silicon, there is a disadvantage in that the uniformity of the surface is lowered. In addition, in the case of the metal oxide, the chemical state is fundamentally incomplete and it is difficult to maintain a constant physical property. In particular, the display technology is not limited to the development of a simple large-screen display, but the development of a large-sized display composed of a very compact small pixel is progressing, and the display is being spurred on development of a flexible display. However, polycrystalline silicon requires a high-temperature heat treatment and metal oxides are easily broken, and they are not suitable for use in a flexible display.

따라서, 그래핀이 가지고 있는 우수한 물리적 특성을 효율적으로 활용하고, 반도체 및 비정질 반도체 기반기술을 접목하여 그래핀과 반도체 및 비정질 반도체 기술이 가지고 있는 취약점과 한계를 극복하며, 간단한 생산 공정으로 상용화가 용이한 새로운 전자 소자의 개발이 요청되고 있다.Therefore, by utilizing graphene's excellent physical properties efficiently and overcoming the weaknesses and limitations of graphene and semiconductor and amorphous semiconductor technology by combining semiconductor and amorphous semiconductor based technology, it is easy to commercialize as a simple production process Development of a new electronic device is required.

본 발명은 상술한 문제점들을 해결하기 위하여, 그래핀의 우수한 물리적 특성들을 보존하면서도 생산 공정이 간단하며, 온/오프 신호비(on/off signal ratio)가 크고 스위칭 속도가 빠른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드 및 트랜지스터와 광검출 효율이 우수한 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드 및 광트랜지스터를 제공하는 데 그 목적이 있다.DISCLOSURE OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a graphene-nonconductor-semiconductor device having a high on / off signal ratio and a high switching speed, And a transparent photodiode and a phototransistor having a structure of a transparent diode and a transistor having a structure of a graphene-nonconductor-semiconductor excellent in light detection efficiency.

상기한 목적을 달성하기 위하여, 본 발명에 따른 그래핀-부도체-반도체 구조를 갖는 투과 다이오드는 그래핀층, 상기 그래핀층 하부에 적층되는 부도체층, 상기 부도체층 하부에 적층되는 반도체층, 상기 그래핀층 상에 형성되는 제1전극, 상기 반도체층 상에 형성되는 제2전극을 포함하여 구성된다.In order to achieve the above object, a transmission diode having a graphene-nonconductor-semiconductor structure according to the present invention includes a graphene layer, a nonconductor layer laminated on the lower portion of the graphene layer, a semiconductor layer laminated on the lower portion of the nonconductor layer, A first electrode formed on the semiconductor layer, and a second electrode formed on the semiconductor layer.

또한, 본 발명에 따른 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터는 그래핀층, 상기 그래핀층 하부에 적층되는 부도체층, 상기 부도체층 하부에 적층되는 반도체층, 상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극 및 드레인 전극, 상기 반도체층 상에 형성되는 게이트 전극을 포함하여 구성된다.The transparent transistor having a graphene-nonconductor-semiconductor structure according to the present invention includes a graphene layer, a nonconductor layer laminated on the lower portion of the graphene layer, a semiconductor layer laminated on the lower portion of the nonconductor layer, A source electrode and a drain electrode, and a gate electrode formed on the semiconductor layer.

특히, 상기 소스 전극 및 드레인 전극은 상기 그래핀층과 쇼트키 접촉(Schottky contact)하거나 터널 접촉(Tunnel contact)하는 것이 바람직하다.Particularly, it is preferable that the source electrode and the drain electrode are Schottky contact or tunnel contact with the graphene layer.

또한, 상기 부도체층은 양자 투과 효과에 의해 광전류가 투과하여 흐른다.In addition, the nonconductor layer transmits the photocurrent through the quantum transmission effect.

또한, 상기 부도체층은 5 ㎚ 내지 500 ㎚의 두께로 형성되는 것이 바람직하다.In addition, it is preferable that the nonconductor layer is formed to a thickness of 5 nm to 500 nm.

또한, 상기 반도체층은 실리콘 반도체로, 상기 부도체층은 실리콘 옥사이드로 형성될 수 있다.In addition, the semiconductor layer may be formed of a silicon semiconductor and the nonconductor layer may be formed of silicon oxide.

또한, 상기 반도체층은 GaAs의 에너지 밴드갭과 같거나 큰 반도체로 구성될 수 있다.The semiconductor layer may be formed of a semiconductor having an energy band gap equal to or greater than that of GaAs.

한편, 본 발명에 따른 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드는 그래핀층, 상기 그래핀층 하부에 적층되는 부도체층, 상기 부도체층 하부에 적층되는 반도체층, 상기 그래핀층 상에 형성되는 제1전극, 상기 반도체층 상에 형성되는 제2전극, 그리고 상기 그래핀층 상에 적층되는 광차단막을 포함하여 구성되고, 상기 광차단막은 개구부를 구비한다.A transmission photodiode having a graphene-nonconductor-semiconductor structure according to the present invention includes a graphene layer, a nonconductor layer laminated on the lower portion of the graphene layer, a semiconductor layer laminated on the lower portion of the nonconductor layer, A first electrode, a second electrode formed on the semiconductor layer, and a light shielding layer stacked on the grafting layer, wherein the light shielding layer has an opening.

또한, 본 발명에 따른 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터는 그래핀층, 상기 그래핀층 하부에 적층되는 부도체층, 상기 부도체층 하부에 적층되는 반도체층, 상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극과 드레인 전극, 상기 반도체층 상에 형성되는 게이트 전극, 그리고 상기 그래핀층 상에 적층되는 광차단막을 포함하여 구성되고, 상기 광차단막은 개구부를 구비한다.The transmission phototransistor having a graphene-nonconductor-semiconductor structure according to the present invention comprises a graphene layer, a nonconductor layer laminated on the lower portion of the graphene layer, a semiconductor layer laminated on the lower portion of the nonconductor layer, A source electrode and a drain electrode, a gate electrode formed on the semiconductor layer, and a light shielding film stacked on the grafting layer, wherein the light shielding film has an opening.

특히, 상기 개구부는 그래핀층 상에 위치하는 것이 바람직하다.In particular, the opening is preferably located on the graphene layer.

한편, 생성되는 광전류의 양은 상기 소스 전극과 게이트 전극에 인가되는 역방향 바이어스(reverse bias)의 크기와 상기 반도체층의 공간전하영역의 두께에 비례하고, 상기 반도체층의 도핑 수에 반비례한다.On the other hand, the amount of generated photocurrent is proportional to the size of the reverse bias applied to the source electrode and the gate electrode and the thickness of the space charge region of the semiconductor layer, and is inversely proportional to the doping number of the semiconductor layer.

또한, 광전류가 생성되는 빛의 파장 및 광전류가 최대로 생성되는 빛의 파장은 상기 반도체층의 에너지 밴드갭과 반비례한다.Further, the wavelength of the light from which the photocurrent is generated and the wavelength of the light from which the photocurrent is maximized are inversely proportional to the energy band gap of the semiconductor layer.

상기와 같이 구성되는 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드와 트랜지스터는 다음과 같은 효과를 갖는다.The transmission diode and the transistor having the above-described graphene-non-conductor-semiconductor structure according to the present invention have the following effects.

(1) 구조가 그래핀-부도체-반도체로 간단하다. 특히, 그래핀-실리콘 옥사이드(SiO2)-실리콘(Si)의 구조를 통해 매우 간단하게 본 발명을 구성할 수 있다.(1) The structure is simple as graphene-nonconductor-semiconductor. In particular, the present invention can be configured very simply through the structure of graphene-silicon oxide (SiO 2 ) -silicon (Si).

(2) 제조가 매우 용이하다. 특히, 그래핀-실리콘 옥사이드(SiO2)-실리콘(Si)의 구조로 구성할 경우, 일반적으로 쉽게 구할 수 있는 실리콘 옥사이드가 증착된 실리콘 기판에 그래핀을 증착하는 공정만 추가하면 되므로 제조가 쉽다.(2) Manufacturing is very easy. In particular, when the structure is formed of a graphene-silicon oxide (SiO 2 ) -silicon (Si) structure, a process for depositing graphene on a silicon substrate deposited with silicon oxide, which is generally easily available, .

(3) 제조비용이 매우 저렴하다. 즉, 구조와 생산 공정이 간단하므로 낮은 재료비용, 공정비용 및 생산비용으로 제조가 가능하다.(3) The manufacturing cost is very low. That is, the structure and production process are simple, so that it is possible to manufacture with low material cost, process cost and production cost.

(4) 양자 투과 현상을 이용하므로 온/오프 신호비(on/off signal ratio)가 매우 높고 빠른 속도로 구동이 가능하다.(4) Since it uses quantum penetration phenomenon, on / off signal ratio is very high and it is possible to drive at a high speed.

(5) 구조가 간단하고 종래의 CMOS(Complementary Metal Oxide Semiconductor) 공정과 부합하므로 CMOS 집적회로에 집적이 가능하며, 이에 따라, 그래핀을 이용한 능동 소자 개발에 직접 활용될 수 있다.(5) Since the structure is simple and conforms to the conventional CMOS (Complementary Metal Oxide Semiconductor) process, it can be integrated in a CMOS integrated circuit, and thus can be directly utilized in the development of active devices using graphene.

(6) 특히, 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터의 경우, 소스 전극 및 드레인 전극이 그래핀층과 오믹 접촉(Ohmic contact)을 하는 대신에 쇼키트 접촉(Schottky contact)이나 터널 접촉(Tunnel contact)을 하므로 더 큰 온/오프 신호비(on/off signal ratio)를 얻을 수 있다.(6) In particular, in the case of a transparent transistor having a graphene-nonconductor-semiconductor structure according to the present invention, the source electrode and the drain electrode are formed in Schottky contact instead of ohmic contact with the graphene layer, Or a tunnel contact, so that a larger ON / OFF signal ratio can be obtained.

또한, 상기와 같이 구성되는 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드와 광트랜지스터는 상기 (1) 내지 (5)의 효과 외에도, 다음과 같은 효과를 갖는다.In addition, the transmission photodiode and the phototransistor having the above-described graphene-non-conductor-semiconductor structure according to the present invention have the following effects in addition to the effects (1) to (5).

(1) 그래핀층이 빛을 통과시키고 전하를 수송하는 채널로서 이용되며, 반도체층의 두께를 활용함에 따라 긴 파장의 빛도 반도체의 공간전하영역(space charge region)에서 흡수되므로 광효율이 매우 높다.(1) The graphene layer is used as a channel for passing light and transporting electric charges. Since light of a long wavelength is absorbed in a space charge region of the semiconductor by utilizing the thickness of the semiconductor layer, the light efficiency is very high.

(2) 흡수광의 에너지보다 큰 에너지 밴드갭을 갖는 반도체로 광흡수층을 구성하여 흡수광의 에너지 영역에 따라 구조가 복잡하게 구성되는 종래의 광다이오드 및 광트랜지스터와 달리, 그래핀층이 빛을 그대로 투과시키면서 빛을 흡수하지 않아 이상적인 광다이오드 및 광트랜지스터를 구현할 수 있다.(2) Unlike a conventional photodiode and a phototransistor in which a light absorbing layer is constituted of a semiconductor having an energy band gap larger than the energy of the absorbed light and the structure is complicated according to the energy region of absorbed light, the graphene layer transmits light It does not absorb light, so it can realize ideal photodiodes and phototransistors.

(3) 높은 에너지를 갖는 전자의 다중 충돌에 의한 애벌란치 효과(Avalanche effect)에 의해 광신호를 증폭하는 광다이오드 및 광트랜지스터를 구현할 수 있다.(3) A photodiode and a phototransistor that amplify an optical signal by an avalanche effect due to multiple collisions of electrons having a high energy can be realized.

(4) 반도체층의 에너지 밴드갭에 따라 흡수광의 파장을 조절할 수 있다. 특히, 반도체층을 실리콘(Si)으로 구성할 경우, 적외선 가시광선, 자외선, 엑스선, 감마선을 단일 구조로 측정할 수 있어 다양한 용도로 활용할 수 있다. 또한, 반도체층을 에너지 밴드갭이 작은 재질로 구성하면 적외선 및 원적외선 파장의 빛도 검출할 수 있다.(4) The wavelength of the absorbed light can be adjusted according to the energy band gap of the semiconductor layer. Particularly, when the semiconductor layer is made of silicon (Si), infrared visible light, ultraviolet light, X-ray, and gamma ray can be measured in a single structure and can be used for various purposes. In addition, if the semiconductor layer is made of a material having a small energy band gap, it is possible to detect light of infrared and far-infrared wavelengths.

도 1은 본 발명의 제1 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드의 구조를 나타낸 도면.
도 2는 본 발명의 제1 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드의 각 전극에 전압을 인가한 것을 나타낸 도면.
도 3은 본 발명의 제1 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드의 동작원리를 나타낸 도면.
도 4는 본 발명의 제2 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터의 구조를 나타낸 도면.
도 5는 본 발명의 제2 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터의 각 전극에 전압을 인가한 것을 나타낸 도면.
도 6은 본 발명의 제3 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드의 구조를 나타낸 도면.
도 7은 본 발명의 제3 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드의 각 전극에 전압을 인가한 것을 나타낸 도면.
도 8의 (a), (b)는 본 발명의 제3 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드의 동작원리를 나타낸 도면.
도 9는 본 발명의 제4 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광트랜지스터의 구조를 나타낸 도면.
도 10은 본 발명의 제4 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광트랜지스터의 각 전극에 전압을 인가한 것을 나타낸 도면.
도 11은 본 발명의 제4 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광트랜지스터의 동작원리를 나타낸 도면.1 is a view illustrating a structure of a transmission diode having a structure of a graphene-nonconductor-semiconductor according to a first embodiment of the present invention.
FIG. 2 is a graph showing voltage application to each electrode of a transmission diode having a graphene-nonconductor-semiconductor structure according to a first embodiment of the present invention. FIG.
3 is a view illustrating the operation principle of a transmission diode having a graphene-non-conductor-semiconductor structure according to a first embodiment of the present invention.
4 is a view showing a structure of a transmission transistor having a structure of a graphene-nonconductor-semiconductor according to a second embodiment of the present invention.
5 is a diagram showing voltage application to each electrode of a transmission transistor having a graphene-non-conductor-semiconductor structure according to a second embodiment of the present invention.
6 is a view showing a structure of a transmission photodiode having a structure of a graphene-nonconductor-semiconductor according to a third embodiment of the present invention.
7 is a diagram showing voltage application to each electrode of a transmission photodiode having a graphene-non-conductor-semiconductor structure according to a third embodiment of the present invention.
8 (a) and 8 (b) are views showing the operation principle of a transmission photodiode having a graphene-non-conductor-semiconductor structure according to a third embodiment of the present invention.
9 is a diagram illustrating a structure of a transmission phototransistor having a structure of a graphene-nonconductor-semiconductor according to a fourth embodiment of the present invention.
10 is a diagram showing a voltage applied to each electrode of a transmission phototransistor having a graphene-non-conductor-semiconductor structure according to a fourth embodiment of the present invention.
11 is a view showing an operation principle of a transmission phototransistor having a structure of a graphene-nonconductor-semiconductor according to a fourth embodiment of the present invention.

본 발명의 상기 목적과 수단 및 그에 따른 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, . In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하도록 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention The embodiment will be described in detail.

먼저, 도 1은 본 발명의 일 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)를 나타낸 것으로서, 상기 투과 다이오드(100)는 그래핀층(10), 상기 그래핀층(10) 하부에 적층되는 부도체층(20), 상기 부도체층(20) 하부에 적층되는 반도체층(30), 상기 그래핀층(10) 상에 형성되는 제1전극(40), 상기 반도체층(30) 상에 형성되는 제2전극(50)을 포함하여 구성된다.1 illustrates a transmission diode 100 having a graphene-nonconductor-semiconductor structure according to an embodiment of the present invention. The transmission diode 100 includes a graphene layer 10, a graphene layer 10 A first electrode 40 formed on the graphene layer 10; a first electrode 40 formed on the semiconductor layer 30; a second electrode 40 formed on the first electrode 40; And a second electrode (50) formed on the substrate.

상기 그래핀층(10)은 통상적으로 0.34 nm 내외의 두께를 갖는 단층 그래핀 구조나 단층 그래핀이 복수로 적층된 구조로 형성될 수 있다. 구체적으로 상기 그래핀층(10)은 화학기상증착법(CVD)으로 성장시키는 것이 바람직하나 단결정 그래파이트로부터 물리적으로 또는 화학적으로 그래핀을 분리하는 방법으로 형성될 수도 있다. 한편, 화학기상증착법(CVD)으로는 일반적인 CVD법 이외에도, RTCVD(급속가열 화학기상증착법, PECVD(플라즈마 화학기상증착법), ICPCVD(유도결합형 플라즈마 화학기상증착법), MOCVD(유기금속 화학기상증착법) 등이 사용될 수 있다.The graphene layer 10 may be formed into a single-layer graphene structure having a thickness of about 0.34 nm or a structure in which a plurality of single-layer graphenes are laminated. Specifically, the graphene layer 10 is preferably grown by chemical vapor deposition (CVD), but may be formed by separating graphene physically or chemically from monocrystalline graphite. In addition to chemical vapor deposition (CVD), chemical vapor deposition (RVD), rapid chemical vapor deposition (PECVD), inductively coupled plasma chemical vapor deposition (ICPCVD), and metalorganic chemical vapor deposition (MOCVD) Etc. may be used.

상기 부도체층(20)은 절연물질로서, 상기 부도체층(20)의 두께가 너무 얇을 경우 전하의 터널링 너무 잘 일어나 스위칭 특성이 악화되고, 너무 두꺼울 경우 전하의 터널링이 잘 일어나지 않아 터널링을 위해 높은 전압이 인가해야 하므로, 이를 고려하여, 바람직하게는 수 ㎚ 내지 수백 ㎚, 더 바람직하게는 5 ㎚ 내지 500 ㎚의 두께로 형성된다. 특히, 상기 부도체층(20)은 에너지 밴드갭이 크고, 유전상수가 큰 재료로서, High K 비전도성 유전체나 플라스틱과 같은 유기물을 사용하는 것이 바람직하다. 그 외에도, 상기 부도체층(20)의 재료는 실리콘 산화물(SixOy), 알루미늄 산화물(AlxOy), 하프늄 산화물(HfxOy), 지르코늄 산화물(ZrxOy), 이트륨 산화물(YxOy), 란탄 산화물(LaxOy), 탄탈륨 산화물 (TaxOy), 프라세오디뮴 산화물(PrxOy), 및 티타늄 산화물(TixOy), 알루미늄 실리콘 산화물 (AlxSiyOz), 지르코늄 실리콘 산화물(ZrSixOy), 및 하프늄 실리콘 산화물(HfSixOy)을 포함할 수 있으며, 이들의 조합으로 이루어질 수도 있다.When the thickness of the nonconductor layer 20 is too small, the tunneling of the charge occurs too much and the switching characteristics deteriorate. When the nonconductor layer 20 is too thick, the tunneling of the charge is not performed well. , It is preferably formed to a thickness of several nm to several hundreds nm, more preferably 5 nm to 500 nm in consideration of this. Particularly, it is preferable that the nonconductor layer 20 has a large energy band gap and a large dielectric constant, and it is preferable to use an organic material such as a High K nonconductive dielectric or plastic. In addition, the material of the nonconductor layer 20 may be silicon oxide (SixOy), aluminum oxide (AlxOy), hafnium oxide (HfxOy), zirconium oxide (ZrxOy), yttrium oxide (YxOy), lanthanum oxide (LaxOy) (TxOy), praseodymium oxide (PrxOy), and titanium oxide (TixOy), aluminum silicon oxide (AlxSiyOz), zirconium silicon oxide (ZrSixOy), and hafnium silicon oxide (HfSixOy) have.

상기 반도체층(30)은 다양한 크기의 에너지 밴드갭을 가진 반도체(Si, aSi, Ge, GaAs, GaN, InGaAs, AlGaAs, Metal Oxides 등)로서 n형 반도체나 p형 반도체로 구성되며, 통상적으로 사용되는 반도체 기판으로 구성되는 것이 바람직하다. 특히, 상기 반도체층(30)은 역방향 바이어스(Reverse bias) 시에 형성되는 공간전하영역 보다 두껍게 형성되는 것이 바람직하다. 이하, 실시예에서는 반도체층(30)이 p형 반도체로 구성된 경우로 설명하기로 하며, 반도체층(30)이 n형 반도체로 구성된 경우는 p형 반도체로 구성된 경우에 인가되는 전압 바이어스(bias)와 이동 전하의 종류가 바뀔 뿐이므로 설명을 생략하도록 한다.The semiconductor layer 30 is made of an n-type semiconductor or a p-type semiconductor, and has an energy bandgap of various sizes, such as Si, aSi, Ge, GaAs, GaN, InGaAs, AlGaAs, It is preferable that the semiconductor substrate is composed of a semiconductor substrate. In particular, it is preferable that the semiconductor layer 30 is thicker than the space charge region formed at the time of reverse bias. Hereinafter, the case where the semiconductor layer 30 is formed of a p-type semiconductor will be described. In the case where the semiconductor layer 30 is formed of an n-type semiconductor, a voltage bias applied when the semiconductor layer 30 is composed of a p- And the type of the moving charge will be changed, so the description will be omitted.

상기 제1전극(40) 및 제2전극(50)은 도전성을 가지는 물질, 즉, Au, Ni, Ti, Cr 등의 금속, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등의 투명전도성산화물(TCO), 도전성 폴리머, 그래핀 등으로 형성될 수 있다. 구체적으로 상기 제1전극(151)과 제2전극(50)은 화학기상증착법(CVD), 플라즈마 여기 CVD(plasmaenhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성될 수 있으나, 이러한 방법으로 한정되는 것은 아니다. The first electrode 40 and the second electrode 50 may be formed of a conductive material such as a metal such as Au, Ni, Ti, or Cr, an indium tin oxide (ITO), an indium zinc oxide (IZO) zinc oxide, indium tin oxide (IZTO) or the like, conductive polymer, graphene, or the like. Specifically, the first electrode 151 and the second electrode 50 may be formed by a chemical vapor deposition (CVD) method, a plasma enhanced CVD (PECVD) method, a low pressure CVD (LPCVD) method, a physical vapor deposition (PVD), sputtering, atomic layer deposition (ALD), or the like, but the present invention is not limited thereto.

이하, 본 발명의 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)의 동작원리에 대하여 설명하도록 한다.Hereinafter, the principle of operation of the transmission diode 100 having a graphene-nonconductor-semiconductor structure according to an embodiment of the present invention will be described.

본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)는, 도 1에 도시된 바와 같이, 부도체층(20)에 의해 전기적으로 절연되어(isolated) 있다. 따라서, 부도체층(20)을 통과하는 전류는 전기 전도 현상에 의하지 않고, 양자 투과 현상에 의해 흐르게 된다. The transmission diode 100 having a graphene-nonconductor-semiconductor structure according to the present invention is electrically isolated by a nonconductor layer 20 as shown in FIG. Therefore, the current passing through the nonconductor layer 20 flows by the quantum penetration phenomenon, not by the electric conduction phenomenon.

도 2는 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)의 구체적인 일 실시예로서, 상기 반도체층(30)으로 p형 실리콘 반도체를, 상기 부도체층(20)으로 실리콘 옥사이드(SiO2)를 각각 사용한다. 이는 실리콘웨이퍼에 열처리를 통해 실리콘 옥사이드층(SiO2)을 용이하게 형성할 수 있으므로, 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)를 간편하고 값싸게 구현할 수 있기 때문이다. 상기와 같이 구성되는 투과 다이오드(100)는 제1전극(40)과 제2전극(50) 사이에 인가되는 전압에 따라 부도체층(20)에 양자 투과 현상이 발생하거나 발생하지 않게 되면서 통상적인 다이오드와 같이 정류작용을 한다.FIG. 2 is a diagram illustrating a specific example of a transmission diode 100 having a graphene-nonconductor-semiconductor structure according to the present invention. In this embodiment, a p-type silicon semiconductor is used as the semiconductor layer 30, Oxide (SiO 2 ) are respectively used. Since the silicon oxide layer (SiO 2 ) can be easily formed through heat treatment on the silicon wafer, the transmission diode 100 having the graphene-non-conductor-semiconductor structure according to the present invention can be implemented simply and inexpensively to be. The transmission diode 100 configured as described above may cause the quantum transmission phenomenon to occur in the nonconductor layer 20 according to the voltage applied between the first electrode 40 and the second electrode 50, As shown in Fig.

구체적으로, 도 3에 도시된 바와 같이, p형 반도체로 구성된 반도체층(30)과 연결된 제2전극(50)에 양(+)의 전압을, 그래핀층(10)과 연결된 제1전극(40)에 음(-)의 전압을 각각 인가하면, 부도체층(20)과 반도체층(30) 사이에는 홀(hole)이 누적되고, 그래핀층(10)과 부도체층(20)의 사이에는 전자(electron)가 누적된다. 이에 따라, 반도체층(30)의 페르미 준위(Fermi level)는 낮아지고, 그래핀층(10)의 페르미 준위(Fermi level)는 상대적으로 높아진다. 이는 평판 축전기에서 전하가 부도체의 양면에 충전되는 것과 같은 효과를 갖는다. 전압을 일정 수준 이상으로 증가시키면, 양자 투과 효과에 의해 반도체층(30)과 부도체층(20) 사이의 홀(hole)은 부도체층(20)을 투과하여 그래핀층(10)으로 전달되고, 동시에 그래핀층(10)에 있는 전자(electron)는 부도체층(20)을 투과하여 반도체층(30)으로 전달되면서 투과 다이오드(100)에는 투과 전류(IGS)가 급격하게 많이 흐르게 된다. 이와 같이 투과 다이오드(100)에 큰 투과 전류(IGS)가 흐르도록 하는 전압을 순방향 바이어스(Forward bias), 그 투과 전류를 순방향 전류(forward current, IGS,F)라 한다. 상기 반도체층(30)이 n형 반도체로 구성된 경우, 상기 순방향 바이어스(Forward bias)는 상기와 같이 반도체층(30)이 p형 반도체로 구성된 경우와 반대 극성으로 전압을 걸어준다.3, a positive voltage is applied to the second electrode 50 connected to the semiconductor layer 30 made of a p-type semiconductor and the first electrode 40 connected to the graphene layer 10, Holes are accumulated between the nonconductor layer 20 and the semiconductor layer 30 and electrons are accumulated between the graphene layer 10 and the nonconductor layer 20 by applying a negative voltage to the non- electron) are accumulated. As a result, the Fermi level of the semiconductor layer 30 becomes lower and the Fermi level of the graphene layer 10 becomes relatively higher. This has the same effect as that in the case of a flat plate capacitor, the charge is charged on both sides of the nonconductor. The hole between the semiconductor layer 30 and the nonconductor layer 20 is transmitted through the nonconductor layer 20 to the graphene layer 10 due to the quantum penetration effect, The electrons in the graphene layer 10 are transmitted to the semiconductor layer 30 through the nonconductor layer 20 and the transmission current I GS flows abruptly in the transmission diode 100. The voltage that allows the large transmission current I GS to flow through the transmission diode 100 is referred to as a forward bias and the transmission current thereof is referred to as a forward current (I GS, F ). When the semiconductor layer 30 is formed of an n-type semiconductor, the forward bias is applied to the semiconductor layer 30 in a polarity opposite to that of the p-type semiconductor layer 30.

위의 경우와 반대로, 도 3에 도시된 바와 같이, p형 반도체로 구성된 반도체층(30)과 연결된 제2전극(50)에 음(-)의 전압을, 그래핀층(10)에 연결된 제1전극(40)에 양(+)의 전압을 각각 인가하면, 그래핀층(10)과 부도체층(20) 사이의 계면에는 홀(hole)이 누적되고, 반도체층(30)과 부도체층(20) 사이에는 움직일 수 있는 홀(hole)의 수가 점점 줄어든다. 결과적으로 p형 반도체로 구성된 반도체층(30)은 홀(hole) 도핑에 사용된 불순물이 이온화되어, 움직일 수 없는 고정된 음(-) 전하의 공간전하영역(space charge region)이 형성된다. 이 음(-) 전하의 공간전하영역(space charge region)은 가해준 전압의 크기에 비례하여 점점 넓어진다. 이에 따라, 그래핀층(10)의 페르미 준위(Fermi level)는 점점 낮아지면서, p형 반도체처럼 행동하고, 반대로 반도체층(40)은 음(-)으로 대전되면서 페르미 준위(Fermi level)가 점점 높아져 높은 에너지 장벽과 움직일 수 있는 전하의 결핍에 의해 전류(IGS)가 거의 흐르지 않게 된다. 이와 같이 투과 다이오드(100)에 투과 전류(IGS)가 흐르지 않도록 가해준 전압을 역방향 바이어스(reverse bias)라 하고, 그 전류를 역방향 전류(reverse current, IGS,R)라 한다.3, a negative voltage is applied to the second electrode 50 connected to the semiconductor layer 30 made of a p-type semiconductor, and a negative voltage is applied to the first electrode 50 connected to the graphene layer 10, Holes are accumulated at the interface between the graphene layer 10 and the nonconductor layer 20 and the semiconductor layer 30 and the nonconductor layer 20 are stacked, The number of holes that can be moved is gradually reduced. As a result, in the semiconductor layer 30 made of the p-type semiconductor, the impurities used for the hole doping are ionized to form a space charge region of the immobile fixed negative (-) charge. The space charge region of this negative charge is widening in proportion to the magnitude of the applied voltage. As a result, the Fermi level of the graphene layer 10 gradually decreases and acts as a p-type semiconductor. Conversely, the semiconductor layer 40 is charged negatively and the Fermi level gradually increases Due to the high energy barrier and the lack of movable charge, the current (I GS ) hardly flows. The voltage applied to the transmission diode 100 so that the transmission current I GS does not flow is referred to as a reverse bias and the current is referred to as a reverse current I GS .

하지만 상온(15 내지 25℃)에서의 투과 다이오드(100)는 역방향 바이어스(reverse bias)에도 불구하고, 상온(15 내지 25℃)의 열에너지에 의해서 공간전하영역(space charge region)에서 여기된 전자(electron)와 홀(hole)이 생성되어 가해준 전압에 의해 전자(electron)는 그래핀층(10) 쪽으로, 홀(hole)은 반도체층(30) 쪽으로 이동하여 전류가 조금씩 흐르게 된다. 이와 같은 역방향 전류(reverse current)를 최소화하기 위해서는 투과 다이오드(100)를 저온으로 유지하거나 투과 다이오드(100)의 반도체층(30)으로 GaAs의 에너지 밴드갭과 같거나 큰 반도체, 즉, AlAs (2.15 eV), GaP (2.26 eV), GaAs (1.42 eV), GaN (3.3 eV), SiC (alpha : 2.6 eV, beta : 2.8 eV), 금속 산화물 반도체 (3 내지 10 eV) 등을 사용하는 것이 바람직하다. 이는 반도체층(30)이 에너지 밴드갭이 작은 재질로 구성될 경우, 상온(15 내지 25℃)에서 전자(electron)와 홀(hole)이 열적으로 쉽게 여기(excitation)되어 소자의 온/오프 신호비(on/off signal ratio)를 악화시키기 때문이다. 일례로, 진성 실리콘 반도체(에너지 갭 ~ 1.1 eV) 의 경우, 상온(15 내지 25℃)에서 1.5 x 1010개/cm3의 전자와 홀이 여기된다. 반대로, 반도체층(30)이 에너지 밴드갭이 큰 재질로 구성될 경우, 상온(15 내지 25℃)에서 전자(electron)와 홀(hole)이 열적으로 여기될 확률이 낮아 높은 온/오프 신호비(on/off signal ratio)를 갖는 전자소자를 구현할 수 있다. 상기 반도체층(30)이 n형 반도체로 구성된 경우, 상기 역방향 전류(reverse current)는 상기와 같이 반도체층(30)이 p형 반도체로 구성된 경우와 반대 극성으로 전압을 걸어준다.However, the transmission diode 100 at a room temperature (15 to 25 ° C), despite the reverse bias, has the problem that electrons excited in the space charge region due to thermal energy at room temperature (15 to 25 ° C) electrons and holes are generated so that electrons move toward the graphene layer 10 and holes move toward the semiconductor layer 30 and the current flows little by little. In order to minimize such reverse current, a semiconductor having a bandgap equal to or greater than the energy bandgap of GaAs is maintained in the semiconductor layer 30 of the transmission diode 100, that is, AlAs (2.15 it is preferable to use GaN (2.2 eV), GaAs (1.42 eV), GaN (3.3 eV), SiC (alpha: 2.6 eV, beta: 2.8 eV) and metal oxide semiconductors (3 to 10 eV) . This is because when the semiconductor layer 30 is made of a material having a small energy band gap, electrons and holes are easily excited thermally at room temperature (15 to 25 DEG C) Which deteriorates the on / off signal ratio. For example, in the case of an intrinsic silicon semiconductor (energy gap ~ 1.1 eV), electrons and holes are excited at 1.5 × 10 10 / cm 3 at room temperature (15 to 25 ° C.). Conversely, when the semiconductor layer 30 is made of a material having a large energy band gap, the probability that electrons and holes are thermally excited at room temperature (15 to 25 ° C) is low, an electronic device having an on / off signal ratio can be realized. When the semiconductor layer 30 is formed of an n-type semiconductor, the reverse current has a voltage opposite to that of the semiconductor layer 30 formed of a p-type semiconductor, as described above.

이상, 도 3에 따라 설명한 바와 같이, 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)는 완벽한 다이오드 특성을 보인다. 특히, 양자 투과 현상 의해 임계 전압 이하에서는 매우 낮은 전류가 흐르고, 임계 전압 이상에서는 양자 투과 현상으로 높은 전류가 빠르게 흐르므로, 높은 온/오프 신호비(on/off signal ratio)와 빠른 작동 속도를 구현할 수 있으며, 이에 따라, 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)는 고속의 스위칭 소자에 적합하다.
As described above with reference to FIG. 3, the transmission diode 100 having the graphene-nonconductor-semiconductor structure according to the present invention exhibits a perfect diode characteristic. Particularly, a very low current flows below a threshold voltage due to a quantum penetration phenomenon, and a high current flows rapidly due to a quantum penetration phenomenon above a threshold voltage, so that a high on / off signal ratio and a fast operation speed can be realized Accordingly, the transmission diode 100 having the graphene-nonconductor-semiconductor structure according to the present invention is suitable for a high-speed switching device.

다음으로, 본 발명의 다른 일 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터(200)를 설명하도록 한다. 상기 투과 트랜지스터(200)는, 도 4에 도시된 바와 같이, 그래핀층(210), 상기 그래핀층(210) 하부에 적층되는 부도체층(220), 상기 부도체층(220) 하부에 적층되는 반도체층(230), 상기 그래핀층(210) 상에 서로 이격되도록 형성된 소스 전극(240) 및 드레인 전극(250), 상기 반도체층(230) 상에 형성되는 게이트 전극(260)을 포함하여 구성된다.Next, a transmission transistor 200 having a graphene-nonconductor-semiconductor structure according to another embodiment of the present invention will be described. 4, the transmission transistor 200 includes a graphene layer 210, a nonconductor layer 220 laminated on the lower portion of the graphene layer 210, a semiconductor layer 220 laminated below the nonconductor layer 220, A source electrode 240 and a drain electrode 250 spaced apart from each other on the graphene layer 210 and a gate electrode 260 formed on the semiconductor layer 230.

상기 소스 전극(240)과 드레인 전극(250)은 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터(200)의 전극으로서, 상기 소스 전극(240) 및 드레인 전극(250)의 재료로는 도전성이 있는 재료, 예를 들어, Al, Ga, In, Tl, Ni, Ti, Cr 등의 금속, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등의 투명전도성산화물(TCO), 도전성 폴리머, 그래핀 등이 사용될 수 있다.The source electrode 240 and the drain electrode 250 are electrodes of the transmission transistor 200 having the structure of a graphene-nonconductor-semiconductor according to the present invention. The material of the source electrode 240 and the drain electrode 250 (Indium tin oxide), indium zinc oxide (IZO), aluminum zinc oxide (AZO), IZO (indium tin oxide), and the like. (TCO) such as indium zinc tin oxide (ITO), a conductive polymer, and graphene.

특히, 상기 소스 전극(240) 및 드레인 전극(250)은 상기 그래핀층(210)과 쇼트키 접촉(Schottky contact)하거나 터널 접촉(Tunnel contact)하도록 형성하여 온/오프 신호비(on/off signal ratio)를 더욱 높이는 것이 바람직하다. 이때, 상기 그래핀층(210)에 얇은 SLS(Super Lattice Structure)를 도입하는 형태로 상기 터널 접촉(Tunnel contact)을 형성할 수 있다.In particular, the source electrode 240 and the drain electrode 250 are formed to have a Schottky contact or a tunnel contact with the graphene layer 210 to form an on / off signal ratio ). At this time, the tunnel contact may be formed by introducing a thin SLS (Super Lattice Structure) into the graphene layer 210.

또한, 상기 게이트 전극(260)은 통상적인 게이트 전극과 같이 게이트 절연 영역을 포함하도록 형성될 수 있으며, 상기 게이트 절연 영역은 실리콘 산화물(SixOy), 알루미늄 산화물(AlxOy), 하프늄 산화물(HfxOy), 지르코늄 산화물(ZrxOy), 이트륨 산화물(YxOy), 란탄 산화물(LaxOy), 탄탈륨 산화물 (TaxOy), 프라세오디뮴 산화물(PrxOy), 및 티타늄 산화물(TixOy), 알루미늄 실리콘 산화물 (AlxSiyOz), 지르코늄 실리콘 산화물(ZrSixOy), 및 하프늄 실리콘 산화물(HfSixOy)을 포함할 수 있으며, 이들의 조합으로 이루어질 수도 있다.The gate electrode 260 may be formed to include a gate insulating region such as a conventional gate electrode. The gate insulating region may be formed of silicon oxide (SixOy), aluminum oxide (AlxOy), hafnium oxide (HfxOy), zirconium (ZrxOy), yttrium oxide (YxOy), lanthanum oxide (LaxOy), tantalum oxide (TaxOy), praseodymium oxide (PrxOy), and titanium oxide (TixOy), aluminum silicon oxide (AlxSiyOz), zirconium silicon oxide (ZrSixOy) And hafnium silicon oxide (HfSixOy), or a combination thereof.

한편, 상기 그래핀층(210), 부도체층(220) 및 반도체층(230)은 상기 도 1에 따라 설명한 투과 다이오드(100)의 구성과 동일하므로 이하 설명은 생략하도록 하겠다.Since the graphene layer 210, the nonconductor layer 220, and the semiconductor layer 230 are the same as those of the transmission diode 100 described with reference to FIG. 1, the description thereof will be omitted.

이하, 본 발명의 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터(200)의 동작원리에 대하여 설명하도록 한다.Hereinafter, the operation principle of the transmission transistor 200 having the structure of a graphene-non-conductor-semiconductor according to an embodiment of the present invention will be described.

도 5는 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터(200)의 구체적인 일 실시예로서, 상기 반도체층(230)으로 p형 실리콘 반도체를, 상기 부도체층(220)으로 실리콘 옥사이드(SiO2)를 각각 사용한다.5, a p-type silicon semiconductor is used as the semiconductor layer 230 and a p-type silicon semiconductor is used as the nonconductor layer 220. The p- Oxide (SiO 2 ) are respectively used.

먼저, 그래핀층(210) 상에 형성된 소스 전극(240)과 드레인 전극(250) 사이에 흐르는 전류(IDS)는 통상적인 트랜지스터와 동일하게 소스 전극(240)과 게이트 전극(260) 사이에 인가된 게이트 전압(VGS)에 의해 조절된다. 다만, 반도체층(230)과 그래핀층(210)의 전류, 부도체층(220)을 통과하는 전류는 본 발명의 그래핀-부도체-반도체의 구조를 갖는 투과 다이오드(100)에서 설명한 바와 같이, 터널 효과에 의한 터널 전류(IGS)가 흐르게 되며, 상기 소스 전극(240)과 드레인 전극(250) 사이에 흐르는 전류(IDS)는 상기 터널 전류(IGS)와 거의 같은 크기로 흐르게 된다. 이는 상기 터널 전류(IGS)가 그래핀층(210)을 그대로 통과하므로, 소스 전극(240)과 드레인 전극(250) 사이에 작은 전압(VDS)를 인가해 주더라도 거의 모든 터널 전류(IGS)가 소스 전극(240)과 드레인 전극(250) 사이로 흐르게 된다. The current I DS flowing between the source electrode 240 and the drain electrode 250 formed on the graphene layer 210 is applied between the source electrode 240 and the gate electrode 260 in the same manner as a conventional transistor. Lt ; RTI ID = 0.0 > (V GS ). ≪ / RTI > However, the current passing through the semiconductor layer 230 and the current and the nonconductor layer 220 of the graphene layer 210 can be transmitted through the tunnel 200 as described in the transmission diode 100 having the graphene- and flowing the tunnel current (I GS) due to the effect, the source electrode current (I DS) flowing between the 240 and the drain electrodes 250 to flow a substantially same size as the tunnel current (I GS) and. That the tunnel current (I GS) is yes pinning layer 210 to pass through it, the source electrode 240 and by applying the drain electrodes a voltage (V DS) between 250 cast-iron almost all the tunnel current (I GS ) Flows between the source electrode 240 and the drain electrode 250.

한편, 그래핀층(210)의 저항이 소스 전극(240) 및 드레인 전극(250)의 저항보다 크기 때문에 소스 전극(240)과 드레인 전극(250) 사이에 전압(VDS)을 인가해 주지 않더라도 소스 전극(240)과 드레인 전극(250) 사이에 전류(IDS)가 흐르게 된다. 이는 모든 터널 전류(IGS)가 다시 소스 전극(240)과 드레인 전극(250) 사이의 전류(IDS)로 변환되기 때문이다. 즉, 투과 전류(IGS)의 온/오프 신호비(on/off signal ratio)는 소스 전극(240)과 드레인 전극(250) 사이의 전류(IDS)의 온/오프 신호비(on/off signal ratio)와 거의 일치하게 되며, 이에 따라, 소스 전극(240)과 드레인 전극(250) 사이의 전류(IDS)는 투과 전류(IGS)의 트랜스컨덕턴스(transconductance)에 의해 결정된다.Since the resistance of the graphene layer 210 is larger than the resistances of the source electrode 240 and the drain electrode 250, even if the voltage V DS is not applied between the source electrode 240 and the drain electrode 250, A current I DS flows between the electrode 240 and the drain electrode 250. This is because all of the tunnel current I GS is again converted into the current I DS between the source electrode 240 and the drain electrode 250. That is, the on / off signal ratio of the transmission current I GS is the on / off signal ratio of the current I DS between the source electrode 240 and the drain electrode 250 the current I DS between the source electrode 240 and the drain electrode 250 is determined by the transconductance of the transmission current I GS .

종래의 그래핀을 사용한 트랜지스터는 에너지 밴드갭이 제로(zero)인 그래핀 자체의 성질을 이용하므로, 높은 온/오프 신호비(on/off signal ratio)를 갖는 트랜지스터를 구현할 수 없었다. 하지만 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 트랜지스터(200)는 그래핀층(210)과 반도체층(230) 사이의 부도체층(220)에서 발생하는 양자 투과 현상을 이용하므로 온/오프 신호비(on/off signal ratio)가 매우 높다. 특히, 소스 전극(240) 및 드레인 전극(250)을 그래핀층(210)에 오믹 접촉(Ohmic contact)하는 대신에 쇼키트 접촉(Schottky contact)이나 터널 접촉(Tunnel contact)하도록 형성하면, 게이트 전극(260)과 소스 전극(240) 사이를 오프(off)하고 소스 전극(240)과 드레인 전극(250) 사이의 전압(VDS)을 낮게 인가할 경우, 소스 전극(240)과 드레인 전극(250) 사이에 매우 낮은 전류(IDS)를 얻을 수 있어 온/오프 신호비(on/off signal ratio)를 더욱 높일 수 있다.
Conventionally, a transistor using graphene utilizes the property of graphene itself having an energy band gap of zero, so that a transistor having a high on / off signal ratio can not be realized. However, since the transmission transistor 200 having the graphene-nonconductor-semiconductor structure according to the present invention utilizes the quantum transmission phenomenon occurring in the nonconductor layer 220 between the graphene layer 210 and the semiconductor layer 230, The on / off signal ratio is very high. Particularly, when the source electrode 240 and the drain electrode 250 are formed so as to be Schottky contact or Tunnel contact instead of Ohmic contact to the graphene layer 210, 260 and the source electrode 240 and the voltage V DS between the source electrode 240 and the drain electrode 250 is lower than the voltage between the source electrode 240 and the drain electrode 250, A very low current (I DS ) can be obtained between the on / off signal ratios (on / off signal ratio).

다음으로, 본 발명의 또 다른 일 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드(300)를 설명하도록 한다. 상기 광다이오드(300)는, 도 6에 도시된 바와 같이, 그래핀층(310), 상기 그래핀층(310) 하부에 적층되는 부도체층(320), 상기 부도체층(320) 하부에 적층되는 반도체층(330), 상기 그래핀층(310) 상에 형성되는 제1전극(340), 상기 반도체층(330) 상에 형성되는 제2전극(350), 개구부(361)(light Entrance Aperture)를 구비하여 상기 그래핀층(310) 상에 적층되는 광차단막(360)을 포함하여 구성된다.Next, a transmission photodiode 300 having a graphene-nonconductor-semiconductor structure according to another embodiment of the present invention will be described. 6, the photodiode 300 includes a graphene layer 310, a nonconductor layer 320 laminated on the lower portion of the graphene layer 310, a semiconductor layer 320 stacked below the nonconductor layer 320, A first electrode 340 formed on the graphene layer 310, a second electrode 350 formed on the semiconductor layer 330, and an opening 361 (light entrance aperture) And a light blocking film 360 laminated on the graphene layer 310.

상기 광차단막(360)은 빛을 차단하고 개구부(361)를 통해서만 빛을 통과시키는 구성으로서, 도 6에 도시된 바와 같이, 개구부(361)를 그래핀층(310) 상에 위치하도록 형성하는 것이 바람직하다. 특히, 그래핀층(310)의 넓이가 부도체층(320)의 넓이보다 좁게 형성된 경우, 상기 광차단막(360)은 그래핀층(310)과 부도체층(320)을 동시에 덮도록 그래핀층(310)과 부도체층(320)의 상부에 형성되는 것이 바람직하다. 또한, 빛이 개구부(361)를 통해 노출된 그래핀층(361)으로만 입사되도록, 개구부(361)의 넓이는 그래핀층(361)의 넓이와 같거나 좁게 형성되는 것이 바람직하다.The light blocking film 360 is configured to block light and pass light only through the opening 361. It is preferable to form the opening 361 on the graphene layer 310 as shown in FIG. Do. In particular, when the width of the graphene layer 310 is narrower than the width of the nonconductor layer 320, the light shielding layer 360 may include a graphene layer 310 to cover the graphene layer 310 and the non- It is preferable that the nonconductive layer 320 is formed on the upper portion of the nonconductor layer 320. The width of the opening 361 is preferably equal to or narrower than the width of the graphene layer 361 so that the light is incident only on the exposed graphene layer 361 through the opening 361.

또한, 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드(300)가 고온에서도 동작할 수 있도록, 상기 반도체층(330)은 에너지 밴드갭이 큰 GaAs, GaN, 금속 산화물 반도체 등으로 구성되는 것이 바람직하다.The semiconductor layer 330 may be made of GaAs, GaN, metal oxide semiconductor or the like having a large energy band gap so that the transmission photodiode 300 having the graphene-nonconductor-semiconductor structure according to the present invention can operate at a high temperature. .

특히, 상기 반도체층(330)은 광을 흡수하는 광흡수층과 역방향 바이어스(Reverse bias) 시에 형성되는 공간전하영역을 확보할 수 있도록, 광흡수층 및 공간전하영역 보다 두껍게 형성되는 것이 바람직하다.In particular, the semiconductor layer 330 may be thicker than the light absorption layer and the space charge region so as to secure a light absorption layer that absorbs light and a space charge region that is formed at the time of reverse bias.

그 외에, 상기 그래핀층(310), 부도체층(320), 반도체층(330), 제1전극(340) 및 제2전극(350)은 상기 도 1에 따라 설명한 투과 다이오드(100)의 구성과 동일하므로 이하 설명은 생략하도록 하겠다.In addition, the graphene layer 310, the nonconductor layer 320, the semiconductor layer 330, the first electrode 340, and the second electrode 350 may have the same structure as that of the transmission diode 100 described with reference to FIG. And therefore the following description will be omitted.

도 7은 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드(300)의 구체적인 일 실시예로서, 상기 반도체층(330)으로 p형 실리콘 반도체를, 상기 부도체층(320)으로 실리콘 옥사이드(SiO2)를 각각 사용한다. 그래핀층(310)은 탄소 단일 원자층으로 구성되었으며, 공유 결합에 의한 강한 결합 형태를 가진 육각형 평면 구조의 결정체이다. 그래핀층(310)이 단층 그래핀으로 형성된 경우 고주파 전자기파, 적외선, 근적외선, 가시광선, 자외선, 엑스선 및 감마선을 포함하는 넓은 파장 영역의 빛과 방사선은 대부분 그래핀층(310)을 투과하게 된다. 그래핀은 에너지 밴드갭이 제로(zero)인 준도체이지만, 통상적인 금속과 같은 도체와 달리 페르미 준위를 전기적으로 조절할 수 있다. 따라서 이하, 이와 같은 그래핀의 빛 투과 특성과 조절 가능한 페르미 준위 특성 등을 활용한 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드(300)의 동작 원리를 설명하도록 한다.FIG. 7 is a schematic cross-sectional view of a transmission photodiode 300 having a structure of a graphene-nonconductor-semiconductor according to an embodiment of the present invention. Referring to FIG. 7, the semiconductor layer 330 includes a p- And silicon oxide (SiO 2 ) are respectively used. The graphene layer 310 is composed of a single atomic layer of carbon, and is a hexagonal planar crystal having strong bonding by covalent bonds. When the graphene layer 310 is formed of a single-layer graphene, light and radiation in a wide wavelength range including high-frequency electromagnetic waves, infrared rays, near-infrared rays, visible rays, ultraviolet rays, x-rays and gamma rays are mostly transmitted through the graphene layer 310. Graphene is a quasi-conductor with an energy bandgap of zero, but it can electrically control the Fermi level, unlike conductors such as conventional metals. Therefore, the operation principle of the transmission photodiode 300 having a graphene-nonconductor-semiconductor structure utilizing the light transmission characteristic and the adjustable Fermi level characteristic of the graphenes will be described below.

먼저, 도 7과 8에 도시된 바와 같이, 제2전극(350)에 음(-)의 전압, 제1전극(340)에 양(+)의 전압을 각각 인가하는 역방향 바이어스(reverse bias)를 걸어준 상태에서 그래핀층(310) 쪽으로 빛을 조사하면, 대부분의 빛은 그래핀층(310)과 부도체층(320)을 통과하게 되어 p형 실리콘 반도체로 구성된 반도체층(330)으로 전달된다. 이때 상기 역방향 바이어스(reverse bias)에 의해 부도체층(320)과 반도체층(330)의 계면에 형성된 공간전하영역(space charge region)에서 그래핀층(310)과 부도체층(320)을 통과한 빛을 흡수하게 되면서 여기된 전자(electron)와 홀(hole)이 형성되고, 역방향 바이어스(reverse bias)에 의해서 전자(electron)는 제2전극(350)으로, 홀(hole)은 제1전극(340)으로 각각 이동하면서 광전류(IGS)가 생성된다. 특히, 반도체층(330)의 공간전하영역에서 생성된 전하는 양자 투과 현상에 의해 부도체층(320)을 투과하여 그래핀층(310)으로 이동하게 된다. 한편, 상기 투과 광다이오드(300)에는 빛에 의해 생성된 전자(electron)와 홀(hole)뿐만 아니라, 주변의 열에 의해 생성된 전자(electron)와 홀(hole)도 존재하는데, 이들도 동일하게 역방향 바이어스(reverse bias)에 의해서 이동하면서 광전류(IGS) 생성에 관여한다.7 and 8, a reverse bias is applied to apply a negative voltage to the second electrode 350 and a positive voltage to the first electrode 340, respectively. Most light is transmitted through the graphene layer 310 and the nonconductor layer 320 and then transferred to the semiconductor layer 330 composed of a p-type silicon semiconductor. At this time, the light passing through the graphene layer 310 and the nonconductor layer 320 in the space charge region formed at the interface between the nonconductor layer 320 and the semiconductor layer 330 by the reverse bias Electrons and holes are formed while being absorbed and electrons are formed by the reverse bias to the second electrode 350 and holes are formed by the first electrode 340, The photocurrent I GS is generated. Particularly, electric charge generated in the space charge region of the semiconductor layer 330 is transmitted through the nonconductor layer 320 to the graphene layer 310 by the quantum penetration phenomenon. Meanwhile, in the transmission photodiode 300, not only electrons and holes generated by light but also electrons and holes generated by the surrounding heat are present. And is involved in generation of photocurrent (I GS ) while moving by a reverse bias (reverse bias).

광전류(IGS)의 효율을 높이기 위해서는 더 많은 빛이 공간전하영역에서 흡수되도록 공간전하영역을 두껍게 형성해야 하며, 이를 위해 역방향 바이어스(reverse bias)의 크기를 증가시키거나, 반도체층(330)의 도핑을 적게 하고 그 공간전하영역의 두께를 두껍게 형성시키는 것이 바람직하다. 즉, 역방향 바이어스(reverse bias)의 크기가 증가할수록, 상기 반도체층(330)의 도핑이 적게 되고 그 두께가 두껍게 형성될수록, 부도체층(320)과 반도체층(330)의 계면에 형성된 공간전하영역은 반도체층(330)으로 더욱 확장되고, 이에 따라, 그래핀층(310)과 부도체층(320)을 투과한 빛이 공간전하영역에 더 많이 흡수되어 더 많은 전자(electron)과 홀(hole)이 생성되어 더 많은 광전류(IGS)가 흐르게 된다. 일예로, SiO2로 구성된 부도체층(320)이 300 nm의 두께로 형성될 경우, 역방향 바이어스(reverse bias)는 4.8 내지 5.2 V, p형 실리콘으로 구성된 반도체층(330)의 도핑 정도는 101 내지 1017 개/cm3에서 가장 효율이 좋은 것으로 측정되었다.In order to increase the efficiency of the photocurrent I GS , the space charge region must be formed thick so that more light is absorbed in the space charge region. For this purpose, the size of the reverse bias may be increased, It is preferable to reduce the doping and to increase the thickness of the space charge region. That is, as the size of the reverse bias increases, the doping of the semiconductor layer 330 becomes less, As the thickness of the nonconductor layer 320 and the semiconductor layer 330 is increased, the space charge region formed at the interface between the nonconductor layer 320 and the semiconductor layer 330 is further expanded into the semiconductor layer 330, More of the transmitted light is absorbed in the space charge region, and more electrons and holes are generated, so that more photocurrent (I GS ) flows. For example, when the nonconductor layer 320 made of SiO 2 is formed to a thickness of 300 nm, the reverse bias is 4.8 to 5.2 V, the doping degree of the semiconductor layer 330 composed of p-type silicon is 10 1 To 10 < 17 > / cm < 3 >.

통상적으로 사용하는 애벌란치 광다이오드(Avalanche Photodiode)에 있어서, 역방향 바이어스(reverse bias)를 일정 이상 인가할 경우, 전자(electron)와 홀(hole)은 가속 이동하면서 주변의 전자(electron)와 충돌하여 또 다른 전하운반자를 생성하고, 각 전하가 전극에 도달하는 동안 충돌 과정을 반복하면서 더욱 많은 전자(electron)와 홀(hole)이 생성되어 광전류(IGS)가 급격히 증폭되는 애벌란치 효과(Avalanche effect) 효과가 나타난다. 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드(300)는 역방향 바이어스(reverse bias)에 의해 공간전하영역의 폭이 확장되어 공간전하영역에서 흡수되는 빛에 의해 생성되는 전자(electron)와 홀(hole)이 더 많아져 광전류(IGS)가 증가할 뿐만 아니라, 상기 애벌란치 효과(Avalanche effect)도 동시에 발생해 광전류(IGS)의 효율이 더욱 증가하게 된다.In a commonly used avalanche photodiode, when a reverse bias is applied to a certain level or more, electrons and holes collide with nearby electrons while accelerating and moving The Avalanche effect, in which more electrons and holes are generated and photocurrent (I GS ) is rapidly amplified by generating another charge carrier and repeating the collision process while each charge reaches the electrode, ) Effect. The transmission photodiode 300 having a graphene-nonconductor-semiconductor structure according to the present invention has a structure in which a width of a space charge region is enlarged by a reverse bias and electrons generated by light absorbed in a space charge region electrons and holes are increased and the photocurrent I GS is increased and the avalanche effect is simultaneously generated so that the efficiency of the photocurrent I GS is further increased.

도 8(b)에서 검정색 그래프는 도 1에 따른 투과 다이오드(100)의 전압-전류 그래프를, 적색 그래프 및 청색 그래프는 도 7에 따른 투과 광다이오드(300)의 전압-전류 그래프를 나타낸 것으로서, 청색 그래프가 적색 그래프 보다 빛의 세기가 큰 경우이다.In FIG. 8B, a black graph is a voltage-current graph of the transmission diode 100 shown in FIG. 1, and a red graph and a blue graph are voltage-current graphs of the transmission photodiode 300 shown in FIG. A blue graph has a larger light intensity than a red graph.

한편, 반도체층(330)이 n형 반도체로 구성된 경우의 역방향 바이어스(reverse bias)는, 도 7과 8에 도시된 반도체층(330)이 p형 반도체로 구성된 경우와 반대 극성의 전압을 제1전극(340)과 제2전극(350)에 각각 걸어준다.
On the other hand, the reverse bias in the case where the semiconductor layer 330 is formed of the n-type semiconductor is a reverse bias in the case where the semiconductor layer 330 shown in Figs. 7 and 8 is composed of the p- Electrode 340 and the second electrode 350, respectively.

다음으로, 본 발명의 또 다른 일 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광트랜지스터(400)를 설명하도록 한다. 상기 광트랜지스터(400)는, 도 9에 도시된 바와 같이, 그래핀층(410), 상기 그래핀층(410) 하부에 적층되는 부도체층(420), 상기 부도체층(420) 하부에 적층되는 반도체층(430), 상기 그래핀층(410) 상에 서로 이격되도록 형성된 소스 전극(440)과 드레인 전극(450), 상기 반도체층(430) 상에 형성되는 게이트 전극(460), 개구부(471)를 구비하여 상기 그래핀층(410) 상에 적층되는 광차단막(470)을 포함하여 구성된다.Next, a transmission phototransistor 400 having a graphene-non-conductor-semiconductor structure according to another embodiment of the present invention will be described. 9, the phototransistor 400 includes a graphene layer 410, a nonconductor layer 420 laminated on the lower portion of the graphene layer 410, a semiconductor layer 420 laminated below the nonconductor layer 420, A source electrode 440 and a drain electrode 450 spaced apart from each other on the graphene layer 410, a gate electrode 460 formed on the semiconductor layer 430 and an opening 471 And a light blocking film 470 laminated on the graphene layer 410.

상기 그래핀층(410), 부도체층(420), 반도체층(430), 소스 전극(440), 드레인 전극(450) 및 게이트 전극(460)은 상기 도 4에 따라 설명한 투과 트랜지스터(200)의 구성과 동일하고, 상기 광차단막(470)은 상기 도 6에 따라 설명한 투과 광다이오드(300)의 구성과 동일하므로 이하 설명은 생략하도록 한다.The graphene layer 410, the nonconductor layer 420, the semiconductor layer 430, the source electrode 440, the drain electrode 450 and the gate electrode 460 are formed in the same manner as the structure of the transmission transistor 200 And the light shielding film 470 is the same as that of the transmission photodiode 300 described with reference to FIG. 6, so that the description thereof will be omitted.

이하, 본 발명의 또 다른 실시예에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광트랜지스터(400)의 동작원리에 대하여 설명하도록 한다.Hereinafter, the operation principle of the transmission phototransistor 400 having a graphene-non-conductor-semiconductor structure according to another embodiment of the present invention will be described.

도 10은 본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광트랜지스터(400)의 구체적인 일 실시예로서, 상기 반도체층(430)으로 p형 실리콘 반도체를, 상기 부도체층(420)으로 실리콘 옥사이드(SiO2)를 각각 사용한다. 상기 투과 광트랜지스터(400)는 게이트 전압(VGS)에 따라 소스 전극(440)과 드레인 전극(450) 사이에 광전류(IGS)를 조절하는 광트랜지스터이다.10 is a specific example of a transmission phototransistor 400 having a structure of a graphene-non-conductor-semiconductor according to the present invention. In this embodiment, a p-type silicon semiconductor is used as the semiconductor layer 430, And silicon oxide (SiO 2 ) are respectively used. The transmission phototransistor 400 is a phototransistor that adjusts the photocurrent I GS between the source electrode 440 and the drain electrode 450 according to the gate voltage V GS .

구체적으로, 도 10과 11에 도시된 바와 같이, 역방향 바이어스(reverse bias)의 게이트 전압(VGS), 즉, 게이트 전극(460)에 음(-)의 전압을, 소스 전극(440)에 양(+)의 전압을 인가한 상태에서 그래핀층(410) 쪽으로 빛을 조사하면, 대부분의 빛은 그래핀층(410)과 부도체층(420)을 통과하여 p형 실리콘 반도체로 구성된 반도체층(430)으로 전달된다. 이때 상기 역방향 바이어스(reverse bias)에 의해 부도체층(420)과 반도체층(430) 사이의 계면에 형성된 공간전하영역(space charge region)에서 빛을 흡수하면서 여기된 전자(electron)와 홀(hole)이 형성되고, 역방향 바이어스(reverse bias)에 의해서 전자(electron)는 게이트 전극(360)으로, 홀(hole)은 그래핀층(410)을 거쳐 소스 전극(440)으로 각각 이동하면서 광전류(IGS)가 생성된다. 이때, 반도체층(430)의 공간전하영역에서 생성된 홀(hole)은 양자 투과 현상에 의해 부도체층(320)을 투과하여 그래핀층(410)으로 이동하게 된다. 한편, 빛과 역방향 바이어스(reverse bias)의 게이트 전압에 의해 그래핀층(410)으로 전달된 홀(hole)은 그래핀층(410)에 불균일하게 분포하게 되어 전위차가 발생하며, 이 전위차에 의해 소스-드레인 전압(VDS)를 가하지 않더라도 소스 전극(440)에서 드레인 전극(450)으로 전달되어 광전류(IGS)가 흐르게 된다.Specifically, as shown in FIGS. 10 and 11, a gate voltage (V GS ) of a reverse bias, that is, a negative voltage to the gate electrode 460 is applied to the source electrode 440 Most of the light passes through the graphene layer 410 and the nonconductor layer 420 to form a semiconductor layer 430 composed of a p-type silicon semiconductor, . At this time, excited electrons and holes are generated while absorbing light in the space charge region formed at the interface between the non-conductive layer 420 and the semiconductor layer 430 by the reverse bias, And a reverse bias is applied to the photocurrent I GS while the electrons move to the gate electrode 360 and the holes move to the source electrode 440 through the graphene layer 410, Is generated. At this time, the holes generated in the space charge region of the semiconductor layer 430 are transmitted to the graphene layer 410 through the nonconductor layer 320 by the quantum transmission phenomenon. On the other hand, holes transferred to the graphene layer 410 by the gate voltage of light and reverse bias are unevenly distributed in the graphene layer 410 to generate a potential difference, and by this potential difference, The photocurrent I GS is transferred from the source electrode 440 to the drain electrode 450 without applying the drain voltage V DS .

또한, 도 10 과 11에 도시된 바와 같이, 소스 전극(440)에 양(+)의 전압, 드레인 전극(450)에 음(-)의 전압을 인가하는 소스-드레인 전압(VDS)을 걸어줄 경우, 그래핀층(410)으로 전달된 홀(hole)은 소스 전극(440)에서 드레인 전극(450)으로 보다 안정되게 이동하면서 광전류(IGS)가 흐르게 할 수 있다. 상기 투과 광트랜지스터(400)에는 빛에 의해 생성된 전자(electron)과 홀(hole)뿐만 아니라, 열에 의해 생성된 전자(electron)와 홀(hole)도 존재하는데, 이들도 동일하게 역방향 바이어스(reverse bias)의 게이트 전압에 의해서 이동하면서 광전류(IGS) 생성에 관여한다.10 and 11, a source-drain voltage V DS for applying a positive (+) voltage to the source electrode 440 and a negative (-) voltage to the drain electrode 450 is applied The hole transferred to the graphene layer 410 can flow the photocurrent I GS more stably from the source electrode 440 to the drain electrode 450. In the transmission phototransistor 400, not only electrons and holes generated by light but also electrons and holes generated by heat are also present in the reverse bias reverse (I GS ) while being moved by the gate voltage of the bias current (I).

특히, 광전류(IGS)의 효율을 높이기 위해서는 더 많은 빛이 공간전하영역에서 흡수되도록 공간전하영역을 두껍게 형성해야 하며, 이를 위해 역방향 바이어스(reverse bias)의 크기를 증가시키거나, 반도체층(430)의 도핑을 적게 하고 그 두께를 두껍게 형성시키는 것이 바람직하다.Particularly, in order to increase the efficiency of the photocurrent I GS , the space charge region must be formed thick so that more light is absorbed in the space charge region. For this, the size of the reverse bias may be increased, It is preferable to reduce the doping and to increase the thickness thereof.

한편, 반도체층(430)이 n형 반도체로 구성된 경우의 역방향 바이어스(reverse bias)의 게이트 전압(VGS)은, 도 10과 11에 도시된 반도체층(430)이 p형 반도체로 구성된 경우와 반대 극성의 전압을 게이트 전극(460)과 소스 전극(440)에 각각 걸어준다.On the other hand, the gate voltage V GS of the reverse bias in the case where the semiconductor layer 430 is formed of the n-type semiconductor is the case where the semiconductor layer 430 shown in Figs. 10 and 11 is composed of the p-type semiconductor And a voltage of the opposite polarity is applied to the gate electrode 460 and the source electrode 440, respectively.

본 발명에 따른 그래핀-부도체-반도체의 구조를 갖는 투과 광다이오드(300)와 광트랜지스터(400)는 조사되는 빛의 파장에 따라 광전류(IGS)의 크기가 달라지며, 광전류(IGS)가 생성되기 시작하는 임계 빛의 파장과 최대의 광전류(IGS,MAX)가 생성되는 최대 빛의 파장은 빛을 흡수하는 반도체층(330, 430)의 에너지 밴드갭에 따라 달라진다. 즉, 반도체층(330, 430)의 에너지 밴드갭은 흡수되는 임계 빛의 파장 및 최대 빛의 파장과 반비례 관계에 있다. 구체적으로, Ge(0.66 eV), HgSe(0.6eV), HgTw(0.17 eV) 등과 같이 낮은 에너지 밴드갭을 갖는 재질로 구성된 반도체층(330, 430)의 경우, 적외선과 같은 긴 파장의 빛에서 광전류(IGS)가 생성되며, 심지어 전자기파에서도 광전류(IGS)가 생성된다. 이 경우에는 상온(15 내지 25℃)에서 전자(electron)와 홀(hole)이 열적으로 쉽게 여기(excitation)되므로 소자를 저온(15℃ 이하)으로 유지시키는 것이 바람직하다. 반대로, AlAs (2.15 eV), GaP (2.26 eV), GaAs (1.42 eV), GaN (3.3 eV), SiC (alpha : 2.6 eV, beta : 2.8 eV), 금속 산화물 반도체 (3 내지 10 eV) 등과 같이 높은 에너지 밴드갭을 갖는 재질로 구성된 반도체층(330, 430)의 경우, 자외선과 같은 짧은 파장의 빛에서 광전류(IGS)가 생성된다. 한편, 반도체층(330, 430)을 실리콘(Si) 반도체로 구성할 경우, 적외선 가시광선, 자외선, 엑스선 및 감마선 모두에 대해 광전류(IGS)가 생성된다.
Graphene in accordance with the present invention non-conductor-transmitting photodiode 300 and phototransistor 400 having a structure of a semiconductor becomes a different size of the photo current (I GS) according to the wavelength of the light emitted, the photocurrent (I GS) And the wavelength of the maximum light at which the maximum photocurrent (I GS, MAX ) is generated depends on the energy band gap of the semiconductor layers 330 and 430 that absorb light. That is, the energy band gap of the semiconductor layers 330 and 430 is inversely proportional to the wavelength of the absorbed critical light and the wavelength of the maximum light. Specifically, in the case of the semiconductor layers 330 and 430 made of a material having a low energy band gap such as Ge (0.66 eV), HgSe (0.6 eV), HgTw (0.17 eV) (IGS) is generated, and photocurrent (I GS ) is generated even in electromagnetic waves. In this case, electrons and holes are easily excited thermally at room temperature (15 to 25 ° C), so that the device is preferably kept at a low temperature (15 ° C or less). On the other hand, it is also possible to use a metal oxide semiconductor such as AlAs (2.15 eV), GaP (2.26 eV), GaAs (1.42 eV), GaN (3.3 eV), SiC (2.6 eV, beta: 2.8 eV) In the case of the semiconductor layers 330 and 430 made of a material having a high energy band gap, a photocurrent (I GS ) is generated in light of a short wavelength such as ultraviolet rays. On the other hand, when the semiconductor layers 330 and 430 are made of a silicon (Si) semiconductor, a photocurrent (I GS ) is generated for both infrared visible light, ultraviolet light, x-ray and gamma ray.

이상과 같이 본 발명을 도면에 도시한 실시예를 참고하여 설명하였으나, 이는 발명을 설명하기 위한 것일 뿐이며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 고안의 상세한 설명으로부터 다양한 변형 또는 균등한 실시예가 가능하다는 것을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 권리범위는 특허청구범위의 기술적 사상에 의해 결정되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be appreciated that one embodiment is possible. Accordingly, the true scope of the present invention should be determined by the technical idea of the claims.

10, 210, 310, 410 : 그래핀층 20, 220, 320, 420 : 부도체층
30, 230, 330, 430 : 반도체층 40, 340 : 제1전극
50, 350 : 제2전극 240, 440 : 소스 전극
250, 450 : 드레인 전극 260, 460: 게이트 전극
100 : 투과 다이오드 200 : 투과 트랜지스터
300 : 투과 광다이오드 400 : 투과 광트랜지스터10, 210, 310, 410: graphene layers 20, 220, 320, 420:
30, 230, 330, 430: semiconductor layer 40, 340: first electrode
50, 350: second electrode 240, 440: source electrode
250, 450: drain electrode 260, 460: gate electrode
100: Transmission diode 200: Transmission transistor
300: transmission photodiode 400: transmission photodiode

Claims (18)

그래핀층;
상기 그래핀층 하부에 적층되는 부도체층;
상기 부도체층 하부에 적층되는 반도체층;
상기 그래핀층 상에 형성되는 제1전극;
상기 반도체층 상에 형성되는 제2전극을 포함하여 구성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드.Graphene layer;
A non-conductive layer laminated on the lower portion of the graphene layer;
A semiconductor layer stacked below the nonconductor layer;
A first electrode formed on the graphene layer;
And a second electrode formed on the semiconductor layer, wherein the second electrode is formed on the semiconductor layer. 제1항에 있어서,
상기 부도체층은 양자 투과 효과에 의해 전류가 흐르는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드.The method according to claim 1,
Wherein the nonconductor layer has a graphene-insulator-semiconductor structure. 제1항에 있어서,
상기 부도체층은 5 ㎚ 내지 500 ㎚의 두께로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드.The method according to claim 1,
Wherein the nonconductor layer is formed to a thickness of 5 nm to 500 nm. 제1항에 있어서,
상기 반도체층은 실리콘 반도체로, 상기 부도체층은 실리콘 옥사이드로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드.The method according to claim 1,
Wherein the semiconductor layer is formed of a silicon semiconductor and the nonconductor layer is formed of silicon oxide. 제1항에 있어서,
상기 반도체층은 GaAs의 에너지 밴드갭과 같거나 큰 반도체로 구성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드.The method according to claim 1,
Wherein the semiconductor layer is made of a semiconductor having an energy band gap equal to or greater than that of GaAs. 그래핀층;
상기 그래핀층 하부에 적층되는 부도체층;
상기 부도체층 하부에 적층되는 반도체층;
상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극 및 드레인 전극;
상기 반도체층 상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터.Graphene layer;
A non-conductive layer laminated on the lower portion of the graphene layer;
A semiconductor layer stacked below the nonconductor layer;
A source electrode and a drain electrode spaced apart from each other on the graphene layer;
And a gate electrode formed on the semiconductor layer, wherein the gate electrode is formed on the semiconductor layer. 제6항에 있어서,
상기 부도체층은 양자 투과 효과에 의해 전류가 흐르는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터.The method according to claim 6,
Wherein the nonconductor layer has a graphene-insulator-semiconductor structure. 제6항에 있어서,
상기 부도체층은 5 ㎚ 내지 500 ㎚의 두께로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터.The method according to claim 6,
Wherein the nonconductor layer is formed to a thickness of 5 nm to 500 nm. 제6항에 있어서,
상기 반도체층은 실리콘 반도체로, 상기 부도체층은 실리콘 옥사이드로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터.The method according to claim 6,
Wherein the semiconductor layer is formed of a silicon semiconductor and the nonconductor layer is formed of silicon oxide. 제6항에 있어서,
상기 반도체층은 GaAs의 에너지 밴드갭과 같거나 큰 반도체로 구성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터.The method according to claim 6,
Wherein the semiconductor layer is made of a semiconductor having an energy band gap equal to or greater than that of GaAs. 제6항에 있어서,
상기 소스 전극 및 드레인 전극은 상기 그래핀층과 쇼트키 접촉(Schottky contact)하거나 터널 접촉(Tunnel contact)하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터.The method according to claim 6,
Wherein the source electrode and the drain electrode are in Schottky contact or tunnel contact with the graphene layer. 그래핀층;
상기 그래핀층 하부에 적층되는 부도체층;
상기 부도체층 하부에 적층되는 반도체층;
상기 그래핀층 상에 형성되는 제1전극;
상기 반도체층 상에 형성되는 제2전극;
상기 그래핀층 상에 적층되는 광차단막을 포함하여 구성되고,
상기 광차단막은 개구부를 구비한 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드.Graphene layer;
A non-conductive layer laminated on the lower portion of the graphene layer;
A semiconductor layer stacked below the nonconductor layer;
A first electrode formed on the graphene layer;
A second electrode formed on the semiconductor layer;
And a light blocking film laminated on the graphene layer,
Wherein the light shielding film has an opening. The light shielding film has a graphene-nonconductor-semiconductor structure. 제12항에 있어서,
상기 개구부는 그래핀층 상에 위치하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드.13. The method of claim 12,
Wherein the opening is located on the graphene layer. ≪ RTI ID = 0.0 > 8. < / RTI > 제12항에 있어서,
생성되는 광전류의 양은,
상기 제1전극과 제2전극에 인가되는 역방향 바이어스(reverse bias)의 크기와 상기 반도체층의 공간전하영역의 두께에 비례하고,
상기 반도체층의 도핑 수에 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드.13. The method of claim 12,
The amount of generated photocurrent is,
Wherein a reverse bias applied to the first electrode and a second electrode is proportional to a thickness of the space charge region of the semiconductor layer,
Wherein the doping amount of the semiconductor layer is inversely proportional to the doping number of the semiconductor layer. 제12항에 있어서,
광전류가 생성되는 빛의 파장 및 광전류가 최대로 생성되는 빛의 파장은 상기 반도체층의 에너지 밴드갭과 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드.13. The method of claim 12,
Wherein the wavelength of the light generated by the photocurrent is maximized and the wavelength of the light generated by the photocurrent is inversely proportional to the energy band gap of the semiconductor layer. 그래핀층;
상기 그래핀층 하부에 적층되는 부도체층;
상기 부도체층 하부에 적층되는 반도체층;
상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극과 드레인 전극;
상기 반도체층 상에 형성되는 게이트 전극;
상기 그래핀층 상에 적층되는 광차단막을 포함하여 구성되고,
상기 광차단막은 개구부를 구비한 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터.Graphene layer;
A non-conductive layer laminated on the lower portion of the graphene layer;
A semiconductor layer stacked below the nonconductor layer;
A source electrode and a drain electrode spaced apart from each other on the graphene layer;
A gate electrode formed on the semiconductor layer;
And a light blocking film laminated on the graphene layer,
Wherein the light shielding film has an opening. The transparent optical transistor has a graphene-nonconductor-semiconductor structure. 제16항에 있어서,
생성되는 광전류의 양은,
상기 소스 전극과 게이트 전극에 인가되는 역방향 바이어스(reverse bias)의 크기와 상기 반도체층의 공간전하영역의 두께에 비례하고,
상기 반도체층의 도핑 수에 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터.17. The method of claim 16,
The amount of generated photocurrent is,
A reverse bias applied to the source electrode and the gate electrode, and a thickness of the space charge region of the semiconductor layer,
Wherein the doping amount of the semiconductor layer is inversely proportional to the doping number of the semiconductor layer. 제16항에 있어서,
광전류가 생성되는 빛의 파장 및 광전류가 최대로 생성되는 빛의 파장은 상기 반도체층의 에너지 밴드갭과 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터.

17. The method of claim 16,
Wherein the wavelength of the light generated by the photocurrent is maximized and the wavelength of light generated by the photocurrent is inversely proportional to the energy band gap of the semiconductor layer.

KR20130024860A 2013-03-08 2013-03-08 Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor KR101479395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130024860A KR101479395B1 (en) 2013-03-08 2013-03-08 Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130024860A KR101479395B1 (en) 2013-03-08 2013-03-08 Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor

Publications (2)

Publication Number Publication Date
KR20140110473A true KR20140110473A (en) 2014-09-17
KR101479395B1 KR101479395B1 (en) 2015-01-05

Family

ID=51756508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130024860A KR101479395B1 (en) 2013-03-08 2013-03-08 Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor

Country Status (1)

Country Link
KR (1) KR101479395B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3490010A1 (en) * 2017-11-23 2019-05-29 Samsung Electronics Co., Ltd. Avalanche photodetector and image sensor including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102019599B1 (en) 2018-04-06 2019-09-06 경희대학교 산학협력단 Graphene based photodiode and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116961B1 (en) * 1970-07-11 1976-05-29
JP5116961B2 (en) * 2005-09-29 2013-01-09 国立大学法人名古屋大学 Diode using carbon nanowall
DE102008055100A1 (en) * 2008-12-22 2010-07-01 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Unipolar heterojunction junction transistor
KR101920712B1 (en) * 2011-08-26 2018-11-22 삼성전자주식회사 Graphene switching devece including tunable barrier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3490010A1 (en) * 2017-11-23 2019-05-29 Samsung Electronics Co., Ltd. Avalanche photodetector and image sensor including the same
US11417790B2 (en) 2017-11-23 2022-08-16 Samsung Electronics Co., Ltd. Avalanche photodetectors and image sensors including the same
US11721781B2 (en) 2017-11-23 2023-08-08 Samsung Electronics Co., Ltd. Avalanche photodetectors and image sensors including the same

Also Published As

Publication number Publication date
KR101479395B1 (en) 2015-01-05

Similar Documents

Publication Publication Date Title
KR101376732B1 (en) Transparent electronic devices having 2D transition metal dichalcogenides with multi-layers, optoelectronic device, and transistor device
JP6297233B1 (en) Electromagnetic wave detector and electromagnetic wave detector array
Wang et al. ZnO homojunction photodiodes based on Sb-doped p-type nanowire array and n-type film for ultraviolet detection
EP2975652B1 (en) Optoelectronic apparatus and fabrication method of the same
US9704899B2 (en) Imaging device and electronic device
US9269775B2 (en) Tunneling devices and methods of manufacturing the same
JP6073530B2 (en) Electromagnetic wave detector and electromagnetic wave detector array
JP6305095B2 (en) Graphene element and electronic device including the same
JP6642769B1 (en) Manufacturing method of electronic device using graphene
Yao et al. Photoresponsivity enhancement of pentacene organic phototransistors by introducing C60 buffer layer under source/drain electrodes
CN113964219A (en) Photoelectric transistor based on topological insulator/molybdenum ditelluride heterojunction and preparation method and application thereof
Rim et al. Boosting Responsivity of Organic–Metal Oxynitride Hybrid Heterointerface Phototransistor
Mukundan et al. Enhanced UV detection by non-polar epitaxial GaN films
US11217709B2 (en) Graphene-semiconductor heterojunction photodetector and method of manufacturing the same
CN114041210A (en) Electromagnetic wave detector
US20180308941A1 (en) Two-dimensional electronic devices and related fabrication methods
Li et al. Optical pumping of deep traps in AlGaN/GaN-on-Si HEMTs using an on-chip Schottky-on-heterojunction light-emitting diode
Liu et al. Homogeneous molybdenum disulfide tunnel diode formed via chemical doping
Chang et al. Lateral amorphous selenium metal-insulator-semiconductor-insulator-metal photodetectors using ultrathin dielectric blocking layers for dark current suppression
Li et al. Enhancement of ultraviolet electroluminescence based on n-ZnO/n-GaN isotype heterojunction with low threshold voltage
KR101479395B1 (en) Tunneling diode, tunneling transistor, tunneling photodiode, and tunneling phototransistor with the structure of graphene-insulator-semiconductor
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
Perumal et al. Diverse functionalities of vertically stacked graphene/single layer n-MoS2/SiO2/p-GaN heterostructures
KR101419173B1 (en) Graphene Tunneling Light Emitting Diodes
Luo et al. Modulating photoelectric performance of graphene/gallium arsenide nanowire photodetectors by applying gate voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6