KR20140104294A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20140104294A
KR20140104294A KR1020130018306A KR20130018306A KR20140104294A KR 20140104294 A KR20140104294 A KR 20140104294A KR 1020130018306 A KR1020130018306 A KR 1020130018306A KR 20130018306 A KR20130018306 A KR 20130018306A KR 20140104294 A KR20140104294 A KR 20140104294A
Authority
KR
South Korea
Prior art keywords
type
impurity
light emitting
emitting device
layer
Prior art date
Application number
KR1020130018306A
Other languages
English (en)
Inventor
현재성
심현욱
임진영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130018306A priority Critical patent/KR20140104294A/ko
Priority to US14/083,101 priority patent/US20140231746A1/en
Publication of KR20140104294A publication Critical patent/KR20140104294A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시 형태에 따른 반도체 발광소자는, n형 반도체층; p형 불순물을 포함하는 제1 불순물 영역 및 n형 불순물을 포함하는 제2 불순물 영역이 1회 이상 교대로 반복된 p형 반도체층; 및 n형 및 p형 반도체층 사이에 배치된 활성층;을 포함한다.

Description

반도체 발광소자{Semiconductor light emitting device}
본 발명은 반도체 발광소자에 관한 것이다.
일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광 통신기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드(light emitting diode: LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되어 왔다. 이러한 질화물 반도체 발광소자는 전자와 정공의 재결합원리를 이용하는 청색 및 녹색을 포함하는 다양한 광을 방출하는 활성층을 갖는 발광소자로서 제공된다.
이러한 질화물 발광소자는 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있으며, 최근에는 고 전류/고 출력 분야로 확대되고 있다. 이에 따라, 반도체 발광소자의 발광 효율과 품질을 개선하기 위한 연구가 활발하게 이루어지고 있으며, 특히, 발광소자의 양자 효율을 개선하기 위한 반도체층의 구조들이 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 캐리어의 농도를 증가시킴으로써 내부 양자 효율을 향상시켜 휘도를 개선할 수 있는 반도체 발광소자를 제공하는 것이다.
본 발명의 일 실시 형태에 따른 반도체 발광소자는, n형 반도체층; p형 불순물을 포함하는 제1 불순물 영역 및 n형 불순물을 포함하는 제2 불순물 영역이 1회 이상 교대로 반복된 p형 반도체층; 및 상기 n형 및 p형 반도체층 사이에 배치된 활성층;을 포함한다.
본 발명의 일부 실시 형태에서, 상기 제2 불순물 영역은 p형 불순물도 포함하며, 상기 p형 반도체층 내에서 p형 불순물의 농도는 일정하거나 적어도 연속적으로 변화될 수 있다.
본 발명의 일부 실시 형태에서, 상기 제2 불순물 영역에 포함된 p형 불순물의 농도는 상기 제2 불순물 영역에 포함된 n형 불순물의 농도보다 높을 수 있다.
본 발명의 일부 실시 형태에서, 상기 p형 반도체층은 네 개의 상기 제1 불순물 영역 및 세 개의 상기 제2 불순물 영역을 포함할 수 있다.
본 발명의 일부 실시 형태에서, 상기 제1 불순물 영역은 의도적으로 도핑된 도핑 영역 및 의도적으로 도핑되지 아니한 언도핑 영역을 포함할 수 있다.
본 발명의 일부 실시 형태에서, 상기 p형 반도체층은 네 개의 상기 제1 불순물 영역을 포함하고, 상기 활성층으로부터 두 번째의 상기 제1 불순물 영역은 도핑 영역이며, 나머지의 상기 제1 불순물 영역은 언도핑 영역일 수 있다.
본 발명의 일부 실시 형태에서, 상기 제2 불순물 영역은 1.0×1016/㎤ 내지 1.0×1018/㎤ 농도의 n형 불순물을 포함할 수 있다.
본 발명의 일부 실시 형태에서, 상기 제1 불순물 영역은 제1 두께를 가지고, 상기 제2 불순물 영역은 상기 제1 두께의 2% 내지 10% 범위의 제2 두께를 가질 수 있다.
본 발명의 일부 실시 형태에서, 상기 제1 불순물 영역 및 상기 제2 불순물 영역은 AlxInyGa1-x-yN (0 ≤ x < 1, 0 ≤ y < 1)으로 이루어질 수 있다.
본 발명의 일부 실시 형태에서, 상기 제1 불순물 영역 및 상기 제2 불순물 영역은 밴드갭 에너지가 동일할 수 있다.
본 발명의 일부 실시 형태에서, 상기 n형 불순물은 Si 및 C 중 적어도 하나이며, 상기 p형 불순물은 Mg 및 Zn 중 적어도 하나일 수 있다.
본 발명의 일부 실시 형태에서, 상기 p형 반도체층은, 상기 활성층과 인접한 영역에 배치되며 상기 제1 불순물 영역 및 제2 불순물 영역의 밴드갭 에너지보다 큰 밴드갭 에너지를 갖는 전자차단층을 더 포함할 수 있다.
본 발명의 일부 실시 형태에서, 상기 전자차단층은 AlxInyGa1 -x- yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함할 수 있다.
본 발명의 다른 실시 형태에 따른 반도체 발광소자는, n형 반도체층; 소정 간격으로 서로 이격되어 위치하는 복수의 n형 불순물 영역들을 포함하고, p형 불순물의 농도는 적어도 연속적으로 변화하는 p형 반도체층; 및 상기 n형 및 p형 반도체층 사이에 배치된 활성층;을 포함한다.
본 발명의 일부 실시 형태에서, 상기 복수의 n형 불순물 영역들에서, n형 불순물의 농도는 1.0×1016/㎤ 내지 1.0×1018/㎤의 범위일 수 있다.
본 발명의 기술적 사상에 따른 반도체 발광소자에 따르면,　내부 양자 효율이 향상되어 휘도가 개선된 반도체 발광소자가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 2는 도 1의 반도체 발광소자에서 채용 가능한 p형 반도체층을 확대하여 나타낸 것이다.
도 3은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 4는 도 3의 반도체 발광소자에서 채용 가능한 p형 반도체층을 확대하여 나타낸 것이다.
도 5는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 6은 도 5의 반도체 발광소자에서 채용 가능한 p형 반도체층을 확대하여 나타낸 것이다.
도 7a 내지 도 7c는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 p형 반도체층 형성 방법을 설명하기 위한 불순물 주입 플로우 다이어그램이다.
도 8은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 9는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 10 및 도 11은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 12 및 도 13은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 14는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 15는 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형되거나 여러 가지 실시 형태가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 2는 도 1의 반도체 발광소자에서 채용 가능한 p형 반도체층을 확대하여 나타낸 것이다. 구체적으로, 도 2는 도 1의 A 영역을 확대하여 도시한다.
도 1을 참조하면, 본 실시 형태에 따른 반도체 발광소자(100)는 기판(101), n형 반도체층(102), 활성층(103), p형 반도체층(104) 및 오믹전극층(105)을 포함하며, n형 반도체층(102) 및 오믹전극층(105)의 상면에는 각각 제1 및 제2 전극(106a, 106b)이 형성될 수 있다. 다만, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어의 경우, 전기 절연성이며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 c면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 다만, 상기 c면에 질화물 박막을 성장할 경우, 질화물 박막에는 압전 효과로 인하여 내부에 강한 전계가 형성될 수 있다. 한편, 기판(101)으로 Si을 사용하는 경우, 대구경화에 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다.
n형 및 p형 반도체층(102, 104)은 질화물 반도체, 예컨대, AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 다만, n형 및 p형 반도체층(102, 104)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다. n형 및 p형 반도체층(102, 104) 사이에 배치된 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 다만, 단일 양자우물(SQW) 구조가 사용될 수도 있을 것이다.
한편, n형 및 p형 반도체층(102, 104)과 활성층(103)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다. 또한, 따로 도시하지는 않았지만, n형 반도체층(102)에 작용하는 응력을 완화하여 결정성을 향상시킬 수 있는 버퍼층을 n형 반도체층(102) 형성 전에 기판(101) 상에 미리 형성할 수도 있을 것이다.
p형 반도체층(104)은 제1 및 제2 불순물 영역(D1, D2)을 포함할 수 있으며, 제1 및 제2 불순물 영역(D1, D2)은 동일한 밴드갭 에너지를 가지는 물질, 예컨대, GaN로 이루어질 수 있다. 또한, 제1 불순물 영역(D1)은 단일 조성의 물질로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 실시 형태에 따라, 서로 다른 조성의 물질로 이루어질 수도 있다. p형 반도체층(104)은 도 2에 도시된 것과 같이 제1 및 제2 불순물 영역(D1, D2)이 1회 이상 교대로 반복된 구조를 가질 수 있으며, 특히, 제1 불순물 영역(D1)이 4회 형성될 수 있다. 제1 불순물 영역(D1)은 p형 불순물을 포함하는 영역이고, 제2 불순물 영역(D2)은 n형 불순물을 포함하는 영역이다. 제1 불순물 영역(D1) 내의 p형 불순물 및 제2 불순물 영역(D2) 내의 n형 불순물은 의도적인 도핑에 의한 것일 수 있다. p형 불순물은 예컨대, Mg, Zn 중 어느 하나일 수 있으며, n형 불순물은 예컨대, Si, C 중 어느 하나일 수 있다.
제1 불순물 영역(D1)에서의 p형 불순물의 농도는 예컨대, 1.0×1018/㎤ 내지 1.0×1020/㎤의 범위를 가질 수 있다. 제2 불순물 영역(D2)에서의 n형 불순물의 농도는 예컨대, 1.0×1016/㎤ 내지 1.0×1018/㎤의 범위를 가질 수 있다. n형 불순물의 농도가 상대적으로 낮은 경우, 본 발명에 따른 양자 효율의 증가가 충분히 나타나지 않을 수 있으며, n형 불순물의 농도가 상대적으로 높은 경우, 누설 전류가 발생할 수 있다. 본 실시 형태의 경우, p형 반도체층(104)의 형성 중에, 제1 및 제2 불순물 영역(D1, D2)은 p형 불순물 및 n형 불순물을 교대로 도핑함으로써 형성될 수 있으며, 이는 하기에 도 7a를 참조하여 더욱 상세히 설명한다.
실시 형태에 따라, 제1 불순물 영역(D1)은 반도체 발광소자(100)의 제조 공정 중에 제2 불순물 영역(D2)으로부터 확산된 미량의 n형 불순물도 포함할 수 있다. 또한, 제2 불순물 영역(D2)은 반도체 발광소자(100)의 제조 공정 중에 제1 불순물 영역(D1)으로부터 확산된 p형 불순물도 포함할 수 있다. 제2 불순물 영역(D2)이 포함하는 p형 불순물의 농도는 제1 불순물 영역(D1)에서와 유사할 수 있다. 따라서, p형 반도체층(104) 내에서 p형 불순물의 농도는 일정하거나 적어도 연속적으로 변화(gradually varying)될 수 있다. 본 명세서에서, 농도가 연속적으로 변화된다는 것은, 농도가 확산에 의해 얻어지는 선형 또는 비선형적인 분포를 갖는다는 것을 의미한다. 따라서, p형 반도체층(104) 내에서 p형 불순물의 농도는 급격하게 변화되지 않을 수 있다. 실시 형태에 따라, 제2 불순물 영역(D2)이 포함하는 p형 불순물의 농도는 n형 불순물의 농도보다 높을 수 있다.
제1 불순물 영역(D1)은 제1 두께(T1)를 가지고, 제2 불순물 영역(D2)은 제1 두께(T1)보다 작은 제2 두께(T2)를 가질 수 있으며, 제2 두께(T2)는 제1 두께(T1)의 2% 내지 10% 범위 내에서 결정될 수 있다. 제1 두께(T1)는 예컨대, 30nm 내지 40nm의 범위일 수 있으며, 제2 두께(T2)는 예컨대, 0.6nm 내지 4nm의 범위일 수 있다.
본 실시 형태와 같이, p형 반도체층(104) 내에 도전형이 다른 제1 및 제2 불순물 영역(D1, D2)을 반복하여 형성함으로써, 정공의 농도를 높일 수 있으며, p형 반도체층(104) 내에 정공이 효과적으로 분산될 수 있다. 일반적으로, p형 반도체층(104)에서 Mg를 이용하여 도핑하는 경우, MOCVD 공정 중에 Mg가 운반 가스인 수소와 반응하여 Mg-H 복합물을 형성하여 Mg의 이온화가 어렵게 되므로 정공 농도를 일정 수준 이상 높이기 어려운 것으로 알려져 있다. 하지만, 본 실시 형태에서는 제1 및 제2 불순물 영역(D1, D2)의 형성으로 인해, 억셉터-도너-억셉터 복합체가 형성되어 억셉터 에너지 준위가 낮아지는 효과가 있어 정공 농도를 높일 수 있으며, 정공의 이동도도 향상될 수 있다.
한편, 다시 도 1을 참조하여 나머지 구성 요소를 설명하면, 오믹전극층(105)은 p형 반도체층(104)과 전기적으로 오믹 특성을 보이는 물질로 이루어질 수 있다. 오믹전극층(105)은, 예컨대 p형 반도체층(104)보다 고농도로 p형 불순물을 포함하는 p-GaN을 포함할 수 있다. 또는, 오믹전극층(105)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 금속 물질, 또는 ITO, CIO, ZnO 등과 같은 투명 전도성 산화물로 형성될 수 있다. 다만, 오믹전극층(105)은 본 실시 형태에서 반드시 필요한 요소는 아니며, 경우에 따라서는 생략될 수도 있을 것이다.
제1 및 제2 전극(106a, 106b)은 당 기술 분야에서 공지된 전기전도성 물질, 예컨대, Ag, Al, Ni, Cr 등의 물질 중 하나 이상을 증착하는 등의 공정으로 형성될 수 있다. 다만, 도 1에 도시된 구조의 경우, n형 반도체층(102) 및 오믹전극층(105)의 상면에는 각각 제1 및 제2 전극(106a, 106b)이 형성되어 있으나 이러한 전극(106a, 106b) 형성 방식은 일 예일 뿐이다.
도 3은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 4는 도 3의 반도체 발광소자에서 채용 가능한 p형 반도체층을 확대하여 나타낸 것이다. 구체적으로, 도 4는 도 3의 A' 영역을 확대하여 도시한다.
도 3을 참조하면, 본 실시 형태에 따른 반도체 발광소자(200)는 도전성 기판(209) 상에 발광구조물이 형성되며, 상기 발광구조물은 n형 반도체층(202), 활성층(203) 및 p형 반도체층(204)을 포함하는 구조이다. 이 경우, p형 반도체층(204)은 전자차단층(204a) 및 클래드층(204b)을 포함할 수 있다. 또한, n형 반도체층(202)의 상부에는 n형 전극(207)이 형성되며, p형 반도체층(204)의 하부에는 반사금속층(205) 및 도전성 기판(209)이 형성될 수 있다.
본 실시 형태의 경우, p형 반도체층(204)은 전자차단층(204a) 및 클래드층(204b)을 포함한다. 전자차단층(204a)은 활성층(203) 내에서의 재결합 효율이 증가되도록 활성층(203)으로부터 주입되는 전자를 차단하는 기능을 하며, 이를 위하여, 클래드층(204b)을 이루는 물질보다 밴드갭 에너지가 큰 물질을 포함할 수 있다. 또한, 전자차단층(204a)은 복수의 서로 다른 조성의 AlxInyGa1 -x- yN (0 < x ≤ 1, 0 ≤ y < 1)를 적층한 구조를 가질 수 있으며, 구체적으로, AlGaN 단일층 또는 AlGaN을 포함하는 복합층, AlGaN/GaN 초격자 구조 등을 사용할 수 있다.
클래드층(204b)은 제1 및 제2 불순물 영역(D1, D2)을 포함할 수 있으며, 제1 불순물 영역(D1)은 의도적으로 도핑된 도핑 영역(D1a) 및 의도적으로 도핑되지 아니한 언도핑 영역(D1b)을 포함할 수 있다. 제1 불순물 영역(D1)은 p형 불순물을 포함하는 영역이고, 제2 불순물 영역(D2)은 n형 불순물을 포함하는 영역이다.
클래드층(204b)은 도 4에 도시된 것과 같이 제1 및 제2 불순물 영역(D1, D2)이 1회 이상 교대로 반복된 구조를 가질 수 있으며, 특히, 제1 불순물 영역(D1)이 4회 형성될 수 있다. 이 경우, 제1 불순물 영역(D1) 중 도핑 영역(D1a)이 활성층(203)으로부터 두 번째의 제1 불순물 영역(D1)을 이루고, 나머지 제1 불순물 영역(D1)은 언도핑 영역(D1b)으로 이루어질 수 있다. 언도핑 영역(D1b)은 도핑 영역(D1a)으로부터 확산된 p형 불순물을 포함할 수 있다. 본 실시 형태의 경우, 제1 및 제2 불순물 영역(D1, D2)은 클래드층(204b)의 형성 중에 p형 불순물의 도핑을 1회 실시하고 n형 불순물의 도핑을 3회 실시하여 형성할 수 있으며, 이는 하기에 도 7b를 참조하여 더욱 상세히 설명한다.
본 실시 형태의 전자차단층(204a) 및/또는 클래드층(204b)의 구조는 도 1의 반도체 발광소자(100)에도 적용될 수 있을 것이다.
반사금속층(205)은 p형 반도체층(204)과 전기적으로 오믹 특성을 보이는 물질로서, 나아가, 활성층(203)에서 방출된 빛을 반사할 수 있도록 높은 반사율을 갖는 금속으로 이루어질 수 있다. 이러한 기능을 고려하여 반사금속층(205)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하여 형성할 수 있다.
도전성 기판(209)은 외부 전원과 연결되어 p형 반도체층(204)에 전기 신호를 인가하는 기능을 수행할 수 있다. 또한, 도전성 기판(209)은 반도체 성장에 이용된 기판을 제거하기 위한 레이저 리프트 오프 등의 공정에서 상기 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질, 예컨대, Si 기판에 Al이 도핑된 물질로 이루어질 수 있다. 이 경우, 도전성 기판(209)은 도금, 스퍼터링 등의 공정으로 반사금속층(205)에 형성할 수 있으며, 이와 달리, 미리 제조된 도전성 기판(209)을 도전성 접합층 등을 매개로 하여 반사금속층(205)에 접합시킬 수도 있다.
도 5는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 6은 도 5의 반도체 발광소자에서 채용 가능한 p형 반도체층을 확대하여 나타낸 것이다. 구체적으로, 도 6은 도 5의 A'' 영역을 확대하여 도시한다.
도 5를 참조하면, 본 실시 형태에 따른 반도체 발광소자(300)는 패키지 기판(310) 상에 발광구조물이 형성되며, 상기 발광구조물은 n형 반도체층(302), 활성층(303) 및 p형 반도체층(304)을 포함하며, n형 반도체층(302) 및 오믹전극층(305)의 하면에는 각각 제1 및 제2 전극(306a, 306b)이 형성될 수 있다. 본 실시 형태의 반도체 발광소자(300)는 제1 및 제2 전극(306a, 306b)이 패키지 기판(310)을 향하여 실장되는 소위, 플립칩 구조를 갖는다.
본 실시 형태의 경우, p형 반도체층(304)은 제1 및 제2 불순물 영역(D1, D2')을 포함할 수 있다. 제1 불순물 영역(D1)은 p형 불순물을 포함하는 영역이고, 제2 불순물 영역(D2')은 n형 불순물을 포함하는 영역이다. 제1 불순물 영역(D1) 내의 p형 불순물 및 제2 불순물 영역(D2') 내의 n형 불순물은 의도적인 도핑에 의한 것일 수 있다. 특히, 본 실시 형태의 경우, 제2 불순물 영역(D2')은 n형 불순물뿐 아니라 p형 불순물도 포함할 수 있으며, n형 불순물 및 p형 불순물 모두는 도핑에 의한 것일 수 있다. 본 실시 형태의 경우, 제1 및 제2 불순물 영역(D1, D2')은 p형 불순물의 도핑을 계속적으로 실시하여 p형 반도체층(304)을 형성하면서, 중간에 n형 불순물의 도핑을 3회 실시하여 형성할 수 있으며, 이는 하기에 도 7c를 참조하여 더욱 상세히 설명한다.
본 실시 형태의 p형 반도체층(304)의 구조는 도 1의 반도체 발광소자(100) 및 도 3의 반도체 발광소자(200)의 클래드층(204b)에도 적용될 수 있을 것이다.
오믹전극층(305)은 광 반사성 물질, 예를 들어, 고반사성 금속으로 이루어질 수 있다. 오믹전극층(305)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다.
패키지 기판(310)은 그 일면에 발광구조물이 실장되며, PCB, MCPCB, MPCB, FPCB 등의 회로 기판이나 AlN, Al2O3 등의 세라믹 기판, Si 기판으로 제공될 수 있다. 또한, 패키지 기판(310)은 기판 형태가 아닌 패키지의 리드 프레임 형태로 제공될 수도 있다.
도 7a 내지 도 7c는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 p형 반도체층 형성 방법을 설명하기 위한 불순물 주입 플로우 다이어그램이다.
도 7a 내지 도 7c에서, 세로축은 p형 반도체층의 형성 공정 중에 주입되는 불순물 또는 불순물을 포함하는 운반 가스를 p형 불순물 및 n형 불순물 각각에 대하여 나타내며, 가로축은 주입 시간을 나타낸다.
도 7a를 참조하면, 도 2를 참조하여 상술한 p형 반도체층(104)에서의 불순물 주입 플로우 다이어그램이 도시된다. 제1 시간 간격(Δt1) 동안 p형 불순물이 주입되고, 제2 시간 간격(Δt2) 동안 n형 불순물이 주입되며, 이러한 주입이 교대로 반복될 수 있다. 제1 시간 간격(Δt1) 동안 p형 불순물이 주입되어 도 2의 제1 불순물 영역(D1)이 형성되고, 제2 시간 간격(Δt2) 동안 n형 불순물이 주입되어 제2 불순물 영역(D2)이 형성될 수 있다. 다만, 불순물은 도핑 후 소정 거리만큼 확산될 수 있으므로, 제1 및 제2 시간 간격(Δt1, Δt2)이 제1 및 제2 불순물 영역(D1, D2)의 두께와 정확히 대응되지 않을 수 있다.
도 7b를 참조하면, 도 4를 참조하여 상술한 클래드층(204b)에서의 불순물 주입 플로우 다이어그램이 도시된다. 도 7a의 실시예의 경우와 비교하면, n형 불순물이 주입되는 것은 동일하나, p형 불순물은 n형 불순물이 1회 주입된 후 제1 시간 간격(Δt1) 동안 한번만 주입된다. 제1 시간 간격(Δt1) 동안 p형 불순물이 주입되어 도 4의 제1 불순물 영역(D1) 중 도핑 영역(D1a)이 형성되고, 도핑된 p형 불순물이 확산되어 언도핑 영역(D1b)이 형성되며, 제2 시간 간격(Δt2) 동안 n형 불순물이 주입되어 제2 불순물 영역(D2)이 형성될 수 있다.
본 실시 형태의 불순물 주입 플로우에 의해 형성된 p형 반도체층을 채용한 반도체 발광소자의 경우, n형 불순물을 주입하지 않은 반도체 발광소자에 비하여 휘도가 약 3% 정도 증가함을 확인하였다.
도 7c를 참조하면, 도 6을 참조하여 상술한 p형 반도체층(304)에서의 불순물 주입 플로우 다이어그램이 도시된다. 도 7a의 실시예의 경우와 비교하면, n형 불순물이 주입되는 것은 동일하나, p형 불순물은 p형 반도체층(304)을 형성하는 제3 시간 간격(Δt3) 동안 계속적으로 주입된다. p형 불순물이 주입되는 중에, 제2 시간 간격(Δt2) 동안 n형 불순물이 주입되어 도 6의 제2 불순물 영역(D2')이 형성될 수 있으며, 나머지 영역이 제1 불순물 영역(D1)을 형성할 수 있다.
도 8은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 8을 참조하면, 본 실시 형태에 따른 반도체 발광소자(400)는 도전성 기판(409) 상에 p형 콘택층(405)이 형성되며, p형 콘택층(405) 상에는 발광구조물, 즉, p형 반도체층(403), 활성층(403) 및 n형 반도체층(402)을 포함하는 구조가 형성된다. n형 콘택층(408)은 p형 콘택층(405)과 도전성 기판(409) 사이에 형성되며, 도전성 비아(v)를 통하여 n형 반도체층(402)과 전기적으로 연결된다. p형 콘택층(405) 및 n형 콘택층(408)은 서로 전기적으로 분리되어 있으며, 이를 위하여 그 사이에 절연층(420)이 개재될 수 있다. 또한, p형 콘택층(405)의 노출된 상면에는 p형 전극(407)이 위치할 수 있다.
도전성 기판(409)은 반도체 성장용 기판의 제거를 위하여 레이저 리프트 오프 등의 공정을 수행할 시 상기 발광구조물을 지지하는 지지체의 역할을 수행할 수 있다. 도전성 기판(409)은 그 자체로 발광소자의 전극 역할을 수행하게 된다. 이 경우, 도전성 기판(409)으로는 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질, 예컨대, Si에 Al 도핑된 물질로 이루어질 수 있다. 실시 형태에 따라, 도전성 기판(409) 대신 절연성 기판을 사용할 수 있으며, 이 경우, n형 콘택층(408)의 일부가 노출되고, 노출된 영역에 별도의 n형 전극 또는 패드가 형성될 수 있다. 상기 절연성 기판은 방열 특성이 우수하거나 발광구조물을 이루는 물질과 열팽창계수 차이가 작은 물질 등을 적절히 선택하여 이용할 수 있으며, 나아가, 재료의 단가나 낮은 물질이 사용될 수 있을 것이다. 이러한 조건을 충족하는 물질로서, 예컨대, 알루미나, AlN, 언도프 실리콘 등이 있다.
p형 반도체층(404)은 도 2, 도 4 및 도 6을 참조하여 상술한 구조 중 어느 하나의 구조를 가질 수 있다. 따라서, p형 반도체층(404)은 적어도 하나의 n형 불순물 영역을 포함할 수 있다.
p형 콘택층(405)은 활성층(403)에서 방출된 빛을 반도체 발광소자(400)의 상부, 즉, n형 반도체층(402) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, p형 반도체층(403)과 오믹 콘택을 이룰 수 있다. p형 콘택층(405)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다.
n형 콘택층(408)은 그 기능이나 구성 물질 등의 측면에서 p형 콘택층(405)과 유사하다. 도전성 비아(v)는 n형 반도체층(402)과 접속되며, 접촉 저항이 낮아지도록 개수, 형상, 피치, n형 반도체층(402)과의 접촉 면적 등이 적절히 조절될 수 있다. 실시 형태에 따라, 도전성 비아(v) 중 n형 반도체층(402)과 접촉하는 영역은 오믹 콘택을 이룰 수 있는 물질로 채용될 수 있으며, 이에 의해 다른 부분과 서로 다른 물질로 이루어질 수 있다.
절연층(420)은 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다.
본 실시 형태의 반도체 발광소자(400)의 경우, p형 반도체층(404)이 n형 불순물 영역을 포함하므로 정공의 농도가 증가되어 내부 양자 효율이 증가할 수 있다. 또한, 도전성 비아(v)를 이용함으로써, n형 반도체층(402) 상면에 따로 전극을 형성할 필요가 없어서, n형 반도체층(402) 상면으로 방출되는 빛의 양이 증가될 수 있다.
도 9는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 9를 참조하면, 본 실시 형태에 따른 반도체 발광소자(500)는 기판(501) 상에 p형 콘택층(505)이 형성되며, p형 콘택층(505) 상에는 발광구조물, 즉, p형 반도체층(504), 활성층(503) 및 n형 반도체층(502)을 포함하는 구조가 형성된다. n형 콘택층(508)은 p형 콘택층(505)과 기판(501) 사이에 형성되며, 도전성 비아(v)를 통하여 n형 반도체층(502)과 전기적으로 연결된다. p형 콘택층(505) 및 n형 콘택층(509)은 서로 전기적으로 분리되어 있으며, 이를 위하여 그 사이에 절연층(520)이 개재될 수 있다.
p형 반도체층(504)은 도 2, 도 4 및 도 6을 참조하여 상술한 구조 중 어느 하나의 구조를 가질 수 있다. 따라서, p형 반도체층(504)은 적어도 하나의 n형 불순물 영역을 포함할 수 있다.
n형 반도체층(502)은 표면에 요철이 형성된 구조를 가질 수 있으며, 이에 의해 광 추출 효율이 더욱 향상될 수 있다. 예컨대, 상기 요철은 반도체 성장용 기판을 발광구조물로부터 제거한 후에 n형 반도체층(502)을 습식 에칭함으로써 얻어질 수 있다.
본 실시 형태의 경우, n형 콘택층(508)은 기판(501) 방향으로 연장되어 외부로 노출된 제1 전극부(506a)를 구비하며, 이와 유사하게, p형 콘택층(505)은 기판(501) 방향으로 연장되어 외부로 노출된 제2 전극부(506b)를 구비한다. 이러한 구조를 갖기 위하여, p형 콘택층(505)은 n형 콘택층(508)에 형성된 관통홀을 통과하도록 형성될 수 있다.
본 실시 형태의 반도체 발광소자(500)의 경우, p형 반도체층(504)이 n형 불순물 영역을 포함하므로 정공의 농도가 증가되어 내부 양자 효율이 증가할 수 있다. 또한, 반도체 발광소자(500)의 하부로 전극이 노출되어, 반도체 발광소자(500)를 기판이나 리드 프레임 등에 바로 실장할 수 있으며, 도전성 와이어를 이용하지 않아 신뢰성, 광 추출 효율, 공정 편의성 등의 측면에서 장점을 제공한다.
도 10 및 도 11은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 10을 참조하면, 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시 형태에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다. 본 실시 형태에서, 반도체 발광소자 패키지(1000)는 도 1에 도시된 반도체 발광소자(100)를 포함하는 것으로 도시되었으나, 실시 형태에 따라, 도 3, 도 5, 도 8, 및 도 9 중 어느 하나의 반도체 발광소자(200, 300, 400, 500)를 포함할 수 있다.
도 11을 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함한다. 또한, 반도체 발광소자(2001)의 표면 및 측면에는 파장변환부(2002)가 형성될 수 있다. 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W) 및 도전성 기판(209)(도 3 참조)를 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
파장변환부(2002)는 형광체나 양자점 등을 포함할 수 있다. 봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시 형태에서, 반도체 발광소자 패키지(2000)는 도 3에 도시된 반도체 발광소자(200)를 포함하는 것으로 도시되었으나, 실시 형태에 따라, 도 1, 도 5, 도 8, 및 도 9 중 어느 하나의 반도체 발광소자(100, 300, 400, 500)를 포함할 수 있다.
도 12 및 도 13은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 12를 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 10 및 도 11을 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 12의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 13에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 14는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 14의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 1, 도 3, 도 5, 도 8 및 도 9 중 어느 하나의 반도체 발광소자(5001)와 그 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시형태에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
또한, 조명장치(5000)에서, 발광모듈(5003)은 열방출부로 작용하는 외부 하우징(5006)을 포함할 수 있으며, 외부 하우징(5006)은 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004)을 포함할 수 있다. 또한, 조명장치(5000)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 갖는 커버부(5007)를 포함할 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 반도체 발광소자(5001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 15는 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 15를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 또한, 헤드 램드(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(6005)가 광원(6001)의 상부측에 위치하도록 고정시키는 전방홀(6007)을 구비할 수 있다. 이에 따라, 반사부(6005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(6007)과 대응되도록 반사부(6005)가 하우징(6009)에 고정되어 반사부(6005)를 통해 반사된 빛이 전방홀(6007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300, 400, 500: 반도체 발광소자
101, 501: 기판
102, 202, 302, 402, 502: n형 반도체층
103, 203, 303, 403, 503: 활성층
104, 204, 304, 404, 504: p형 반도체층
105, 305: 오믹콘택층
106a, 306a, 506a: 제1 전극
106b, 306b, 506b: 제2 전극
205: 반사금속층
209, 409: 도전성 기판
310: 패키지 기판
405, 505: p형 콘택층
408, 508: n형 콘택층
420, 520: 절연층

Claims (10)

  1. n형 반도체층;
    p형 불순물을 포함하는 제1 불순물 영역 및 n형 불순물을 포함하는 제2 불순물 영역이 1회 이상 교대로 반복된 p형 반도체층; 및
    상기 n형 및 p형 반도체층 사이에 배치된 활성층;
    을 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제2 불순물 영역은 p형 불순물도 포함하며, 상기 p형 반도체층 내에서 p형 불순물의 농도는 일정하거나 적어도 연속적으로 변화되는 것을 특징으로 하는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 제2 불순물 영역에 포함된 p형 불순물의 농도는 상기 제2 불순물 영역에 포함된 n형 불순물의 농도보다 높은 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 p형 반도체층은 네 개의 상기 제1 불순물 영역 및 세 개의 상기 제2 불순물 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 제1 불순물 영역은 의도적으로 도핑된 도핑 영역 및 의도적으로 도핑되지 아니한 언도핑 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 제5항에 있어서,
    상기 p형 반도체층은 네 개의 상기 제1 불순물 영역을 포함하고,
    상기 활성층으로부터 두 번째의 상기 제1 불순물 영역은 도핑 영역이며, 나머지의 상기 제1 불순물 영역은 언도핑 영역인 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제2 불순물 영역은 1.0×1016/㎤ 내지 1.0×1018/㎤ 농도의 n형 불순물을 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 제1항에 있어서,
    상기 제1 불순물 영역은 제1 두께를 가지고, 상기 제2 불순물 영역은 상기 제1 두께의 2% 내지 10% 범위의 제2 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
  9. 제1항에 있어서,
    상기 제1 불순물 영역 및 상기 제2 불순물 영역은 AlxInyGa1 -x- yN (0 ≤ x < 1, 0 ≤ y < 1)으로 이루어진 것을 특징으로 하는 반도체 발광소자.
  10. 제1항에 있어서,
    상기 제1 불순물 영역 및 상기 제2 불순물 영역은 밴드갭 에너지가 동일한 것을 특징으로 하는 반도체 발광소자.
KR1020130018306A 2013-02-20 2013-02-20 반도체 발광소자 KR20140104294A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130018306A KR20140104294A (ko) 2013-02-20 2013-02-20 반도체 발광소자
US14/083,101 US20140231746A1 (en) 2013-02-20 2013-11-18 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018306A KR20140104294A (ko) 2013-02-20 2013-02-20 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20140104294A true KR20140104294A (ko) 2014-08-28

Family

ID=51350541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018306A KR20140104294A (ko) 2013-02-20 2013-02-20 반도체 발광소자

Country Status (2)

Country Link
US (1) US20140231746A1 (ko)
KR (1) KR20140104294A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524624B2 (ja) * 2014-09-19 2019-06-05 日亜化学工業株式会社 発光装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683234B1 (ko) * 1998-03-12 2007-02-15 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
US6872986B2 (en) * 2001-07-04 2005-03-29 Nichia Corporation Nitride semiconductor device
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP2009016467A (ja) * 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置

Also Published As

Publication number Publication date
US20140231746A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
TWI434437B (zh) 發光元件、發光元件封裝及照明裝置
KR20140146451A (ko) 반도체 발광소자
KR102227772B1 (ko) 반도체 발광소자
KR20120040550A (ko) 반도체 발광소자 및 그 제조방법
JP2018502433A (ja) 光源モジュール及び照明装置｛ｌｉｇｈｔ ｓｏｕｒｃｅ ｍｏｄｕｌｅ ａｎｄ ｌｉｇｈｔｉｎｇ ｄｅｖｉｃｅ｝
KR20150071630A (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR20130011767A (ko) 반도체 발광소자
KR20150086913A (ko) 반도체 발광소자의 제조 방법
US20150207034A1 (en) Semiconductor light emitting device
US9941443B2 (en) Semiconductor light emitting device
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102098591B1 (ko) 반도체 발광소자
KR20170082889A (ko) 발광소자
KR102050053B1 (ko) 발광소자
KR20140104294A (ko) 반도체 발광소자
KR102198693B1 (ko) 반도체 발광소자
KR102066610B1 (ko) 발광 소자
KR101934000B1 (ko) 발광 소자
KR20130061454A (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR101717669B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR101868540B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR20120065605A (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid