KR20140100008A - 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법 - Google Patents

휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법 Download PDF

Info

Publication number
KR20140100008A
KR20140100008A KR1020130012647A KR20130012647A KR20140100008A KR 20140100008 A KR20140100008 A KR 20140100008A KR 1020130012647 A KR1020130012647 A KR 1020130012647A KR 20130012647 A KR20130012647 A KR 20130012647A KR 20140100008 A KR20140100008 A KR 20140100008A
Authority
KR
South Korea
Prior art keywords
memory device
volatile memory
boot code
test
internal register
Prior art date
Application number
KR1020130012647A
Other languages
English (en)
Inventor
우미영
진관용
홍석찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130012647A priority Critical patent/KR20140100008A/ko
Priority to US14/101,374 priority patent/US9552210B2/en
Publication of KR20140100008A publication Critical patent/KR20140100008A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

휘발성 메모리 장치의 구동 방법에서는, 외부의 메모리 컨트롤러에서 수신된 부트 코드에 기초하여 휘발성 메모리 장치에 대한 제1 초기화 동작을 수행한다. 부트 코드를 내부 레지스터에 저장한다. 제1 초기화 동작이 정상적으로 수행되지 않은 경우에, 외부의 메모리 컨트롤러에서 수신된 제1 신호에 기초하여 내부 레지스터에 저장된 부트 코드를 독출한다. 내부 레지스터에서 독출된 부트 코드에 기초하여 휘발성 메모리 장치에 대한 제2 초기화 동작을 수행한다.

Description

휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법{METHOD OF OPERATING A VOLATILE MEMORY DEVICE AND METHOD OF TESTING A VOLATILE MEMORY DEVICE}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법에 관한 것이다.
반도체 메모리 장치는 전원 공급이 중단될 때 저장된 데이터를 상실하는지 여부에 따라, 휘발성 메모리 장치(volatile memory device)와 비휘발성 메모리 장치(nonvolatile memory device)로 구분될 수 있다. 휘발성 메모리 장치는 전원 공급이 중단될 때 저장된 데이터를 상실하며, 전원이 다시 공급될 때마다 정상적인 동작을 위해 초기화될 수 있다. 최근에는 휘발성 메모리 장치가 모바일 기기에 널리 이용됨에 따라, 휘발성 메모리 장치의 초기화 시간을 단축하여 모바일 기기의 부팅 시간을 감소시킬 수 있는 다양한 기술들이 연구되고 있다.
본 발명의 일 목적은 초기화 시간을 단축할 수 있는 휘발성 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 테스트 시간을 단축할 수 있는 휘발성 메모리 장치의 테스트 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법에서는, 외부의 메모리 컨트롤러에서 수신된 부트 코드에 기초하여 휘발성 메모리 장치에 대한 제1 초기화 동작을 수행한다. 상기 부트 코드를 내부 레지스터에 저장한다. 상기 제1 초기화 동작이 정상적으로 수행되지 않은 경우에, 상기 외부의 메모리 컨트롤러에서 수신된 제1 신호에 기초하여 상기 내부 레지스터에 저장된 상기 부트 코드를 독출한다. 상기 내부 레지스터에서 독출된 상기 부트 코드에 기초하여 상기 휘발성 메모리 장치에 대한 제2 초기화 동작을 수행한다.
상기 제1 초기화 동작은 상기 휘발성 메모리 장치에 전원이 인가된 이후에 상기 휘발성 메모리 장치가 최초로 초기화되는 정상 부트(normal boot) 동작일 수 있다. 상기 제2 초기화 동작은 상기 정상 부트 동작 이후에 상기 휘발성 메모리 장치에 전원 공급이 지속되는 상태에서 상기 휘발성 메모리 장치가 다시 초기화되는 사일런스 부트(silence boot) 동작일 수 있다.
상기 제1 신호는 상기 정상 부트 동작의 결과에 기초하여 상기 휘발성 메모리 장치가 정상적으로 초기화되지 않은 것으로 판단된 경우에 활성화될 수 있다.
일 실시예에서, 상기 부트 코드는 일련의 제1 모드 레지스터 설정(Mode register set; MRS) 코드들이고, 상기 내부 레지스터는 모드 레지스터일 수 있다.
상기 내부 레지스터에 저장된 상기 부트 코드를 독출하는데 있어서, 상기 제1 신호에 기초하여 상기 모드 레지스터에 저장된 복수의 MRS 코드들 중에서 상기 일련의 제1 MRS 코드들을 출력할 수 있다.
일 실시예에서, 상기 휘발성 메모리 장치는 멀티플렉서를 더 포함할 수 있다. 상기 멀티플렉서는 상기 제1 신호를 기초로 상기 일련의 제1 MRS 코드들을 선택하여 출력할 수 있다.
상기 휘발성 메모리 장치는 초기화부를 더 포함할 수 있다. 상기 초기화부는 상기 일련의 제1 MRS 코드들에 기초하여 상기 휘발성 메모리 장치를 초기화시키기 위한 리셋 신호를 발생할 수 있다.
일 실시예에서, 상기 부트 코드는 일련의 제1 MRS 코드들이고, 상기 내부 레지스터는 다목적 레지스터(Multi purpose register)일 수 있다.
상기 휘발성 메모리 장치는 모드 레지스터를 더 포함할 수 있다. 상기 모드 레지스터는 상기 일련의 제1 MRS 코드들을 포함하는 복수의 MRS 코드들을 저장할 수 있다.
상기 제1 신호는 플래그 신호 또는 미리 정해진 커맨드 신호일 수 있다.
상기 휘발성 메모리 장치는 메모리 코어를 더 포함할 수 있다. 상기 메모리 코어는 기입 데이터를 저장하고, 독출 데이터를 생성하여 출력하며, 상기 부트 코드를 기초로 생성되는 리셋 신호에 기초하여 초기화될 수 있다.
상기 메모리 코어는 메모리 셀 어레이, 로우 디코더, 컬럼 디코더 및 센스 앰프를 포함할 수 있다. 상기 메모리 셀 어레이는 복수의 워드 라인들 및 복수의 비트 라인들에 각각 연결되는 복수의 메모리 셀들을 포함할 수 있다. 상기 로우 디코더는 로우 어드레스에 응답하여 상기 복수의 워드 라인들 중 적어도 하나를 선택할 수 있다. 상기 컬럼 디코더는 컬럼 어드레스에 응답하여 상기 복수의 비트 라인들 중 적어도 하나를 선택할 수 있다. 상기 센스 앰프는 상기 복수의 메모리 셀들 중에서 상기 로우 디코더에 의해 선택된 워드 라인 및 상기 컬럼 디코더에 의해 선택된 비트 라인에 상응하는 메모리 셀들에 저장된 데이터를 감지하여 상기 독출 데이터를 생성할 수 있다.
상기 휘발성 메모리 장치는 입출력 버퍼를 더 포함할 수 있다. 상기 입출력 버퍼는 상기 메모리 컨트롤러로부터 상기 기입 데이터를 수신하고, 상기 메모리 컨트롤러에 상기 독출 데이터를 전송하며, 상기 리셋 신호에 기초하여 초기화될 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 휘발성 메모리 장치의 테스트 방법에서는, 외부의 테스터에서 수신된 제1 커맨드 신호 및 테스트 데이터에 기초하여 휘발성 메모리 장치에 대한 제1 테스트 동작을 수행한다. 상기 테스트 데이터를 내부 레지스터에 저장한다. 외부의 메모리 컨트롤러에서 제2 커맨드 신호가 수신되는 경우에, 상기 제2 커맨드 신호에 기초하여 상기 내부 레지스터에 저장된 상기 테스트 데이터를 독출한다. 상기 내부 레지스터에서 독출된 상기 테스트 데이터에 기초하여 상기 휘발성 메모리 장치에 대한 제2 테스트 동작을 수행한다.
상기 제1 테스트 동작은 상기 휘발성 메모리 장치가 제조된 이후에 상기 테스터를 이용하여 상기 휘발성 메모리 장치를 최초로 테스트하는 초기 테스트(initial test) 동작일 수 있다. 상기 제2 테스트 동작은 상기 초기 테스트 동작 이후에 상기 휘발성 메모리 장치를 다시 테스트하는 추가 테스트(additional test) 동작일 수 있다.
상기와 같은 본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법에서는, 제1 초기화 동작이 정상적으로 수행되지 않은 경우에 메모리 컨트롤러로부터 부트 코드를 다시 수신하지 않고 내부 레지스터에 저장된 부트 코드에 기초하여 제2 초기화 동작을 수행함으로써, 휘발성 메모리 장치의 초기화에 소요되는 시간이 단축될 수 있다.
또한, 본 발명의 실시예들에 따른 휘발성 메모리 장치의 테스트 방법에서는, 제1 테스트 동작 이후에 추가적인 테스트 동작을 수행하고자 하는 경우에 테스터로부터 테스트 데이터를 다시 수신하지 않고 내부 레지스터에 저장된 테스트 데이터에 기초하여 제2 테스트 동작을 수행함으로써, 휘발성 메모리 장치의 테스트에 소요되는 시간이 단축될 수 있다.
도 1은 본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법을 나타내는 순서도이다.
도 2a 및 2b는 도 1의 방법에 의해 구동되는 휘발성 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 블록도들이다.
도 3은 도 2a 및 2b의 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 4a 및 4b는 도 1의 방법에 의해 구동되는 휘발성 메모리 장치를 포함하는 메모리 시스템의 다른 예를 나타내는 블록도들이다.
도 5a 및 5b는 도 1의 방법에 의해 구동되는 휘발성 메모리 장치를 포함하는 메모리 시스템의 또 다른 예를 나타내는 블록도들이다.
도 6은 본 발명의 실시예들에 따른 휘발성 메모리 장치의 테스트 방법을 나타내는 순서도이다.
도 7a 및 7b는 도 6의 방법에 의해 테스트되는 휘발성 메모리 장치를 포함하는 테스트 시스템의 일 예를 나타내는 블록도들이다.
도 8은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구동 방법을 나타내는 순서도이다.
도 9는 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법을 나타내는 순서도이다.
도 1에 도시된 휘발성 메모리 장치의 구동 방법은, 휘발성 메모리 장치의 초기화를 위한 부트 코드를 저장할 수 있는 별도의 저장 공간을 내부에 포함하는 휘발성 메모리 장치에서 이용될 수 있다. 이하, DRAM(Dynamic random access memory)을 중심으로 본 발명의 실시예들을 설명하지만, 본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법은 모바일 DRAM, SRAM(Static random access memory) 등과 같은 임의의 휘발성 메모리 장치에서도 이용될 수 있다. 휘발성 메모리 장치의 구체적인 구성에 대해서는 도 2a, 2b, 4a, 4b, 5a 및 5b의 예를 참조하여 후술하도록 한다.
도 1을 참조하면, 본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법에서는, 외부의 메모리 컨트롤러에서 수신된 부트 코드에 기초하여 휘발성 메모리 장치에 대한 제1 초기화 동작을 수행한다(단계 S110). 상기 부트 코드를 내부 레지스터에 저장한다(단계 S130). 예를 들어, 상기 휘발성 메모리 장치가 DRAM인 경우에, 상기 부트 코드는 일련의 모드 레지스터 설정(Mode register set; MRS) 코드들일 수 있고, 상기 내부 레지스터는 모드 레지스터 또는 다목적 레지스터(Multi purpose register)일 수 있다.
상기 제1 초기화 동작의 결과에 기초하여 제2 초기화 동작을 선택적으로 수행한다.
구체적으로, 상기 제1 초기화 동작이 정상적으로 수행되지 않은 경우에(단계 S150: 아니오), 상기 외부의 메모리 컨트롤러에서 수신된 제1 신호에 기초하여 상기 내부 레지스터에 저장된 상기 부트 코드를 독출하며(단계 S170), 상기 내부 레지스터에서 독출된 상기 부트 코드에 기초하여 상기 휘발성 메모리 장치에 대한 제2 초기화 동작을 수행한다(단계 S190). 상기 제1 신호는 상기 부트 코드보다 간단하게 구성되는 신호이며, 예를 들어 상기 휘발성 메모리 장치가 DRAM인 경우에 플래그 신호 또는 미리 정해진 커맨드 신호일 수 있다.
상기 제1 초기화 동작이 정상적으로 수행된 경우에(단계 S150: 예), 상기 부트 코드의 독출 동작 및 상기 제2 초기화 동작을 수행하지 않는다.
일 실시예에서, 상기 제1 초기화 동작은 정상 부트(normal boot) 동작이고, 상기 제2 초기화 동작은 사일런스 부트(silence boot) 동작일 수 있다. 상기 정상 부트 동작은 상기 휘발성 메모리 장치에 전원이 인가된 이후에 상기 휘발성 메모리 장치가 최초로 초기화되는 것을 나타내며, 상기 사일런스 부트 동작은 상기 정상 부트 동작 이후에 상기 휘발성 메모리 장치에 전원 공급이 지속되는 상태에서 상기 휘발성 메모리 장치가 다시 초기화되는 것을 나타낼 수 있다.
일반적으로 컴퓨팅 시스템이 파워 온 되는 경우에, 마이크로프로세서 또는 중앙 처리 장치(Central processing unit; CPU)와 같은 프로세서에 의해 운영 체제(Operating system; OS)가 부팅되며, 이와 동시에 컴퓨팅 시스템에 포함되는 휘발성 메모리 장치가 초기화된다. OS 부팅 중에 에러가 발생하는 경우에 컴퓨팅 시스템을 파워 오프 후 다시 파워 온하지 않고, 컴퓨팅 시스템의 파워 온 상태를 유지하면서 컴퓨팅 시스템이 자체적으로 OS 부팅 및 휘발성 메모리 장치의 초기화를 다시 수행함으로써, 사용자가 에러의 발생을 인식하지 못하도록 하는 사일런스 부팅 기능이 컴퓨팅 시스템, 특히 모바일 시스템에 적용되고 있다.
본 발명의 실시예들에 따른 휘발성 메모리 장치의 구동 방법에서는, 메모리 컨트롤러로부터 수신된 부트 코드에 기초하여 제1 초기화 동작(즉, 정상 부트 동작)을 수행하고, 제1 초기화 동작을 수행하면서 부트 코드를 내부 레지스터에 저장하고, 제1 초기화 동작이 정상적으로 수행되지 않은 경우에 메모리 컨트롤러로부터 부트 코드를 다시 수신하지 않고 내부 레지스터에 저장된 부트 코드에 기초하여 제2 초기화 동작(즉, 사일런스 부트 동작)을 수행한다. 따라서, 휘발성 메모리 장치를 초기화시키는데 실패한 후에 휘발성 메모리 장치를 다시 초기화시키는 시간이 단축되며, 결과적으로 휘발성 메모리 장치의 초기화에 소요되는 시간이 단축될 수 있다.
도 2a 및 2b는 도 1의 방법에 의해 구동되는 휘발성 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 블록도들이다. 도 2a는 상기 제1 초기화 동작이 수행되는 제1 초기화 모드를 나타내며, 도 2b는 상기 제2 초기화 동작이 수행되는 제2 초기화 모드를 나타낸다.
도 2a 및 2b를 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(200) 및 휘발성 메모리 장치(300)를 포함한다.
메모리 컨트롤러(200)는 휘발성 메모리 장치(300)를 제어한다. 메모리 컨트롤러(200)는 메모리 시스템(100)에 전원이 인가되는 경우에 상기 제1 초기화 동작을 위한 부트 코드(BC)를 휘발성 메모리 장치(300)에 제공하고, 상기 제1 초기화 동작이 정상적으로 수행되지 않은 경우에 상기 제2 초기화 동작을 위한 제1 신호(S1)를 휘발성 메모리 장치(300)에 제공한다. 도 1을 참조하여 상술한 것처럼, 부트 코드(BC)는 일련의 제1 MRS 코드들(MRS0~MRSK)이며, 제1 신호(S1)는 플래그 신호 또는 미리 정해진 커맨드 신호일 수 있다. 또한 메모리 컨트롤러(200)는 외부의 호스트(미도시)와 휘발성 메모리 장치(300) 사이의 데이터 교환을 제어할 수 있다.
휘발성 메모리 장치(300)는 모드 레지스터(310), 멀티플렉서(320), 초기화부(330), 메모리 코어(340) 및 데이터 입출력 버퍼(350)를 포함한다. 도시하지는 않았지만, 휘발성 메모리 장치(300)는 어드레스 버퍼, 커맨드 디코더, 레이턴시 회로, 클록 동기 회로, ODT 회로 등을 더 포함할 수 있다.
모드 레지스터(310)는 복수의 레지스터들(MR0, MR1, ..., MRK, ..., MR(N-1))을 포함할 수 있다. 모드 레지스터(310)는 상기 제1 초기화 모드에서 부트 코드(BC)에 상응하는 일련의 제1 MRS 코드들(MRS0~MRSK)을 저장하고, 상기 제2 초기화 모드에서 복수의 MRS 코드들 중에서 일련의 제1 MRS 코드들(MRS0~MRSK)을 출력할 수 있다. 예를 들어, MRS 코드(MRS0)는 레지스터(MR0)에 저장되고, MRS 코드(MRSK)는 레지스터(MRK)에 저장될 수 있다. 도 2a 및 2b의 실시예에서는 모드 레지스터(310)가 상기 내부 레지스터에 상응할 수 있다.
멀티플렉서(320)는 상기 제2 초기화 모드에서 제1 신호(S1)를 기초로 일련의 제1 MRS 코드들(MRS0~MRSK)을 선택하여 내부 부트 코드(IBC)로서 출력할 수 있다. 멀티플렉서(320)는 상기 제1 초기화 모드에서 비활성화될 수 있다.
초기화부(330)는 부트 코드(BC) 또는 내부 부트 코드(IBC)에 기초하여 휘발성 메모리 장치(300)를 초기화시키기 위한 리셋 신호(RST)를 발생할 수 있다. 구체적으로, 초기화부(330)는 상기 제1 초기화 모드에서 메모리 컨트롤러(200)에서 수신된 부트 코드(BC), 즉 일련의 제1 MRS 코드들(MRS0~MRSK)에 기초하여 리셋 신호(RST)를 활성화할 수 있다. 초기화부(330)는 상기 제2 초기화 모드에서 모드 레지스터(310)에서 독출된 내부 부트 코드(IBC), 즉 일련의 제1 MRS 코드들(MRS0~MRSK)에 기초하여 리셋 신호(RST)를 활성화할 수 있다.
메모리 코어(340)는 기입 데이터를 저장하고, 독출 데이터를 생성하여 출력하며, 리셋 신호(RST)에 기초하여 초기화될 수 있다. 메모리 코어(340)는 복수의 워드 라인들 및 복수의 비트 라인들에 각각 연결되고 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(342), 어드레스 버퍼(미도시)로부터 수신된 로우 어드레스에 응답하여 메모리 셀 어레이(342)의 상기 복수의 워드 라인들 중 적어도 하나를 선택하는 로우 디코더(344), 상기 어드레스 버퍼로부터 수신된 컬럼 어드레스에 응답하여 메모리 셀 어레이(342)의 상기 복수의 비트 라인들 중 적어도 하나를 선택하는 컬럼 디코더(346), 및 상기 복수의 메모리 셀들 중에서 로우 디코더(344)에 의해 선택된 워드 라인 및 컬럼 디코더(346)에 의해 선택된 비트 라인에 상응하는 메모리 셀들에 저장된 데이터를 감지하여 상기 독출 데이터를 생성하는 센스 앰프(348)를 포함할 수 있다.
데이터 입출력 버퍼(350)는 메모리 컨트롤러(200)로부터 상기 기입 데이터를 수신하고, 메모리 컨트롤러(200)에 상기 독출 데이터를 전송하며, 리셋 신호(RST)에 기초하여 초기화될 수 있다. 데이터 입출력 버퍼(350)는 데이터 입출력 핀들(미도시)과 연결될 수 있다.
실시예에 따라서, 휘발성 메모리 장치(300), 메모리 컨트롤러(200), 및/또는 메모리 시스템(100)은 다양한 형태들의 패키지를 이용하여 구현될 수 있는데, 예를 들어, PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지를 이용하여 구현될 수 있다.
도 3은 도 2a 및 2b의 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 2a, 2b 및 3을 참조하면, 시간 t1에서 메모리 시스템(100)에 전원이 인가되어 전원 전압(VDD)이 활성화되며, 이에 따라 제1 초기화 모드(INIT MODE1)가 시작된다. 전원 전압(VDD)이 활성화됨에 따라, 메모리 컨트롤러(200)는 일련의 제1 MRS 코드들(MRS0~MRSK)에 상응하는 부트 코드(BC)를 휘발성 메모리 장치(300)의 모드 레지스터(310) 및 초기화부(330)에 제공한다. 시간 t2에서 초기화부(330)는 메모리 컨트롤러(200)에서 제공된 일련의 제1 MRS 코드들(MRS0~MRSK)에 기초하여 리셋 신호(RST)를 활성화하며, 일련의 제1 MRS 코드들(MRS0~MRSK)은 모드 레지스터(310)에 저장된다. 활성화된 리셋 신호(RST)에 기초하여 메모리 코어(340) 및 데이터 입출력 버퍼(350)가 초기화된다. 시간 t3에서 리셋 신호(RST)가 비활성화되며, 제1 초기화 모드(INIT MODE1)가 종료된다.
제1 초기화 모드(INIT MODE1)에서 메모리 코어(340) 및 데이터 입출력 버퍼(350)가 정상적으로 초기화되지 않은 경우에, 즉 상기 정상 부트 동작의 결과에 기초하여 휘발성 메모리 장치(300)가 정상적으로 초기화되지 않은 것으로 판단된 경우에, 시간 t4에서 제1 신호(S1)가 활성화되며, 이에 따라 제2 초기화 모드(INIT MODE2)가 시작된다. 메모리 컨트롤러(200)는 제1 신호(S1)를 휘발성 메모리 장치(300)의 멀티플렉서(320)에 제공한다. 멀티플렉서(320)는 제1 신호(S1)를 기초로 모드 레지스터(310)에 저장된 일련의 제1 MRS 코드들(MRS0~MRSK)을 내부 부트 코드(IBC)로서 초기화부(330)에 제공한다. 시간 t5에서 초기화부(330)는 모드 레지스터(310)에서 제공된 일련의 제1 MRS 코드들(MRS0~MRSK)에 기초하여 리셋 신호(RST)를 활성화한다. 활성화된 리셋 신호(RST)에 기초하여 메모리 코어(340) 및 데이터 입출력 버퍼(350)가 초기화된다. 시간 t6에서 리셋 신호(RST)가 비활성화되며, 제2 초기화 모드(INIT MODE2)가 종료된다.
도시하지는 않았으나, 제1 초기화 모드(INIT MODE1)에서 메모리 코어(340) 및 데이터 입출력 버퍼(350)가 정상적으로 초기화된 경우에, 도 3의 시간 t4 내지 t6에 상응하는 상기 제2 초기화 동작은 수행되지 않을 수 있다.
도 4a 및 4b는 도 1의 방법에 의해 구동되는 휘발성 메모리 장치를 포함하는 메모리 시스템의 다른 예를 나타내는 블록도들이다. 도 4a는 상기 제1 초기화 모드를 나타내며, 도 4b는 상기 제2 초기화 모드를 나타낸다.
도 4a 및 4b를 참조하면, 메모리 시스템(100a)은 메모리 컨트롤러(200) 및 휘발성 메모리 장치(300a)를 포함한다.
메모리 컨트롤러(200)는 도 2a 및 2b의 메모리 컨트롤러(200)와 실질적으로 동일할 수 있다.
휘발성 메모리 장치(300a)는 멀티플렉서가 생략되는 것을 제외하면 도 2a 및 2b의 휘발성 메모리 장치(300)와 실질적으로 동일할 수 있다. 즉, 휘발성 메모리 장치(300a)는 모드 레지스터(310), 초기화부(330), 메모리 코어(340) 및 데이터 입출력 버퍼(350)를 포함한다. 모드 레지스터(310)는 상기 제1 초기화 모드에서 부트 코드(BC)에 상응하는 일련의 제1 MRS 코드들(MRS0~MRSK)을 저장하고, 상기 제2 초기화 모드에서 제1 신호(S1)에 기초하여 복수의 MRS 코드들 중에서 일련의 제1 MRS 코드들(MRS0~MRSK)을 선택하여 내부 부트 코드(IBC)로서 출력할 수 있다. 초기화부(330)는 부트 코드(BC) 또는 내부 부트 코드(IBC)에 기초하여 휘발성 메모리 장치(300)를 초기화시키기 위한 리셋 신호(RST)를 발생할 수 있다. 메모리 코어(340)는 기입 데이터를 저장하고, 독출 데이터를 생성하여 출력하고, 리셋 신호(RST)에 기초하여 초기화되며, 메모리 셀 어레이(342), 로우 디코더(344), 컬럼 디코더(346) 및 센스 앰프(348)를 포함할 수 있다. 데이터 입출력 버퍼(350)는 메모리 컨트롤러(200)로부터 상기 기입 데이터를 수신하고, 메모리 컨트롤러(200)에 상기 독출 데이터를 전송하며, 리셋 신호(RST)에 기초하여 초기화될 수 있다.
도 5a 및 5b는 도 1의 방법에 의해 구동되는 휘발성 메모리 장치를 포함하는 메모리 시스템의 또 다른 예를 나타내는 블록도들이다. 도 5a는 상기 제1 초기화 모드를 나타내며, 도 5b는 상기 제2 초기화 모드를 나타낸다.
도 5a 및 5b를 참조하면, 메모리 시스템(100b)은 메모리 컨트롤러(200) 및 휘발성 메모리 장치(300b)를 포함한다.
메모리 컨트롤러(200)는 도 2a 및 2b의 메모리 컨트롤러(200)와 실질적으로 동일할 수 있다.
휘발성 메모리 장치(300b)는 모드 레지스터(310), 다목적 레지스터(360), 초기화부(330), 메모리 코어(340) 및 데이터 입출력 버퍼(350)를 포함한다. 모드 레지스터(310)는 부트 코드(BC)에 상응하는 일련의 제1 MRS 코드들(MRS0~MRSK)을 포함하는 복수의 MRS 코드들을 저장한다. 다목적 레지스터(360)는 상기 제1 초기화 모드에서 부트 코드(BC)에 상응하는 일련의 제1 MRS 코드들(MRS0~MRSK)을 저장하고, 상기 제2 초기화 모드에서 제1 신호(S1)에 기초하여 일련의 제1 MRS 코드들(MRS0~MRSK)을 내부 부트 코드(IBC)로서 출력할 수 있다. 도 5a 및 5b의 실시예에서는 다목적 레지스터(360)가 상기 내부 레지스터에 상응할 수 있다. 초기화부(330)는 부트 코드(BC) 또는 내부 부트 코드(IBC)에 기초하여 휘발성 메모리 장치(300)를 초기화시키기 위한 리셋 신호(RST)를 발생할 수 있다. 메모리 코어(340)는 기입 데이터를 저장하고, 독출 데이터를 생성하여 출력하고, 리셋 신호(RST)에 기초하여 초기화되며, 메모리 셀 어레이(342), 로우 디코더(344), 컬럼 디코더(346) 및 센스 앰프(348)를 포함할 수 있다. 데이터 입출력 버퍼(350)는 메모리 컨트롤러(200)로부터 상기 기입 데이터를 수신하고, 메모리 컨트롤러(200)에 상기 독출 데이터를 전송하며, 리셋 신호(RST)에 기초하여 초기화될 수 있다.
도 6은 본 발명의 실시예들에 따른 휘발성 메모리 장치의 테스트 방법을 나타내는 순서도이다.
도 6에 도시된 휘발성 메모리 장치의 테스트 방법은, 휘발성 메모리 장치의 테스트를 위한 테스트 데이터를 저장할 수 있는 별도의 저장 공간을 내부에 포함하는 휘발성 메모리 장치에서 이용될 수 있다. 휘발성 메모리 장치의 구체적인 구성에 대해서는 도 7a 및 7b의 예를 참조하여 후술하도록 한다.
도 6을 참조하면, 본 발명의 실시예들에 따른 휘발성 메모리 장치의 테스트 방법에서는, 외부의 테스터에서 수신된 제1 커맨드 신호 및 테스트 데이터에 기초하여 휘발성 메모리 장치에 대한 제1 테스트 동작을 수행한다(단계 S210). 상기 테스트 데이터를 내부 레지스터에 저장한다(단계 S230). 예를 들어, 상기 휘발성 메모리 장치가 DRAM인 경우에, 상기 내부 레지스터는 다목적 레지스터(Multi purpose register)일 수 있다. 실시예에 따라서, 상기 내부 레지스터는 상기 휘발성 메모리 장치에 전원 공급이 차단되더라도 상기 테스트 데이터를 상실하지 않도록 비휘발성 메모리의 형태로 구현될 수도 있다.
상기 제1 테스트 동작 이후에, 상기 제1 커맨드 신호와 다른 제2 커맨드 신호의 수신 여부에 기초하여 제2 테스트 동작을 선택적으로 수행한다.
구체적으로, 외부의 메모리 컨트롤러에서 상기 제2 커맨드 신호가 수신되는 경우에(단계 S250: 예), 상기 제2 커맨드 신호에 기초하여 상기 내부 레지스터에 저장된 상기 테스트 데이터를 독출하며(단계 S270), 상기 내부 레지스터에서 독출된 상기 테스트 데이터에 기초하여 상기 휘발성 메모리 장치에 대한 제2 테스트 동작을 수행한다(단계 S290).
상기 외부의 메모리 컨트롤러에서 제2 커맨드 신호가 수신되지 않는 경우에(단계 S250: 아니오), 상기 테스트 데이터의 독출 동작 및 상기 제2 테스트 동작을 수행하지 않는다.
일 실시예에서, 상기 제1 테스트 동작은 초기 테스트(initial test) 동작이고, 상기 제2 테스트 동작은 추가 테스트(additional test) 동작일 수 있다. 상기 초기 테스트 동작은 상기 휘발성 메모리 장치가 제조된 이후에 상기 테스터를 직접적으로 이용하여 상기 휘발성 메모리 장치를 최초로 테스트하는 것을 나타내며, 상기 추가 테스트 동작은 상기 초기 테스트 동작 이후에 상기 테스터를 간접적으로 이용하거나 상기 테스터를 이용하지 않고 상기 휘발성 메모리 장치를 다시 테스트하는 것을 나타낼 수 있다.
일 실시예에서, 상기 제1 테스트 동작이 정상적으로 수행되지 않은 경우에 상기 제2 커맨드 신호가 수신될 수 있다. 다른 실시예에서, 상기 휘발성 메모리 장치의 제조자에 의해 상기 제1 테스트 동작이 정상적으로 수행되어 출하된 이후에, 상기 휘발성 메모리 장치의 사용자가 상기 휘발성 메모리 장치에 대한 추가적인 테스트를 수행하고자 하는 경우에 상기 제2 커맨드 신호가 수신될 수 있다.
본 발명의 실시예들에 따른 휘발성 메모리 장치의 테스트 방법에서는, 테스터로부터 수신된 테스트 데이터에 기초하여 제1 테스트 동작(즉, 초기 테스트 동작)을 수행하고, 제1 테스트 동작을 수행하면서 테스트 데이터를 내부 레지스터에 저장하고, 제1 테스트 동작이 정상적으로 수행되지 않았거나 제1 테스트 동작 이후에 추가적인 테스트 동작을 수행하고자 하는 경우에 테스터로부터 테스트 데이터를 다시 수신하지 않고 내부 레지스터에 저장된 테스트 데이터에 기초하여 제2 테스트 동작(즉, 추가 테스트 동작)을 수행한다. 따라서 휘발성 메모리 장치의 테스트에 소요되는 시간이 단축될 수 있다.
도 7a 및 7b는 도 6의 방법에 의해 테스트되는 휘발성 메모리 장치를 포함하는 테스트 시스템의 일 예를 나타내는 블록도들이다. 도 7a는 상기 제1 테스트 동작이 수행되는 제1 테스트 모드를 나타내며, 도 7b는 상기 제2 테스트 동작이 수행되는 제2 테스트 모드를 나타낸다.
도 7a 및 7b를 참조하면, 테스트 시스템(500)은 테스터(600), 메모리 컨트롤러(700) 및 휘발성 메모리 장치(800)를 포함한다.
테스터(600)는 상기 제1 테스트 모드에서 휘발성 메모리 장치(800)를 테스트한다. 예를 들어, 테스터(600)는 상기 제1 테스트 모드에서 메모리 컨트롤러(700)를 통하여 휘발성 메모리 장치(800)에 제1 커맨드 신호(CMD1) 및 테스트 데이터(TD)를 제공할 수 있다. 테스트 데이터(TD)는 휘발성 메모리 장치(800)의 메모리 셀 어레이(842)에 저장될 수 있다. 테스터(600)는 메모리 컨트롤러(700)를 통하여 메모리 셀 어레이(842)에 저장된 테스트 데이터(TD)를 독출하고, 상기 독출된 데이터와 테스트 데이터(TD)를 비교하여 휘발성 메모리 장치(800)를 테스트할 수 있다. 또한, 상기 테스트 결과 불량 메모리 셀이 검출된 경우에, 테스터(600)는 메모리 컨트롤러(700)를 통하여 휘발성 메모리 장치(800)에 리페어 커맨드 신호를 제공할 수 있다.
메모리 컨트롤러(700)는 휘발성 메모리 장치(800)를 제어한다. 메모리 컨트롤러(700)는 상기 제1 테스트 모드에서 테스터(600)로부터 수신된 제1 커맨드 신호(CMD1) 및 테스트 데이터(TD)를 휘발성 메모리 장치(800)에 제공하고, 상기 제2 테스트 모드에서 제2 커맨드 신호(CMD2)를 휘발성 메모리 장치(800)에 제공할 수 있다. 제1 커맨드 신호(CMD1)와 다르게, 제2 커맨드 신호(CMD2)는 테스터(600)와 독립적으로 메모리 컨트롤러(700) 자체에서 발생될 수 있다.
휘발성 메모리 장치(800)는 다목적 레지스터(810) 및 메모리 코어(840)를 포함한다. 도시하지는 않았지만, 휘발성 메모리 장치(800)는 모드 레지스터, 데이터 입출력 버퍼, 어드레스 버퍼, 커맨드 디코더, 레이턴시 회로, 클록 동기 회로, ODT 회로 등을 더 포함할 수 있다.
다목적 레지스터(810)는 상기 제1 테스트 모드에서 테스트 데이터(TD)를 저장하고, 상기 제2 테스트 모드에서 제2 커맨드 신호(CMD2)에 기초하여 테스트 데이터(TD)를 메모리 코어(840)에 제공할 수 있다. 도 7a 및 7b의 실시예에서는 다목적 레지스터(810)가 상기 내부 레지스터에 상응할 수 있다. 한편, 도 6을 참조하여 상술한 것처럼, 상기 내부 레지스터는 비휘발성 메모리의 형태로 구현될 수도 있다.
메모리 코어(840)는 제1 커맨드(CMD1) 또는 제2 커맨드(CMD2)에 기초하여 테스트 데이터(TD)를 저장하고, 테스트 데이터(TD)에 상응하는 독출 데이터를 생성하여 출력하며, 메모리 셀 어레이(842), 로우 디코더(844), 컬럼 디코더(846) 및 센스 앰프(848)를 포함할 수 있다. 또한, 상기 테스트 결과 불량 메모리 셀이 검출된 경우에, 메모리 코어(840)는 테스터(600)로부터 수신되는 상기 리페어 커맨드 신호에 기초하여 리페어 동작을 수행함으로써, 상기 불량 메모리 셀이 리던던트 메모리 셀로 대체될 수 있다.
도 8은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구동 방법을 나타내는 순서도이다.
도 8을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구동 방법에서는, 컴퓨팅 시스템이 파워 온 된다(단계 S310). 즉, 상기 컴퓨팅 시스템에 전원이 인가된다. 상기 컴퓨팅 시스템에 대한 정상 부팅을 수행한다(단계 S320). 예를 들어, 상기 컴퓨팅 시스템에 포함되는 마이크로프로세서 또는 CPU와 같은 프로세서에 의해 OS가 부팅된다.
상기 컴퓨팅 시스템에 포함되는 휘발성 메모리 장치에 대한 제1 초기화 동작을 수행한다(단계 S330). 상기 제1 초기화 동작은 컴퓨팅 시스템이 파워 온 된 이후에, 즉 상기 휘발성 메모리 장치에 전원이 인가된 이후에 상기 휘발성 메모리 장치가 최초로 초기화되는 것을 나타낼 수 있다. 예를 들어, 도 1의 단계 S110 및 S130을 참조하여 상술한 것처럼, 메모리 컨트롤러에서 수신된 부트 코드에 기초하여 상기 휘발성 메모리 장치를 초기화시키고 상기 부트 코드를 상기 휘발성 메모리 장치에 포함되는 내부 레지스터에 저장함으로써, 상기 제1 초기화 동작이 수행될 수 있다.
상기 정상 부팅의 결과에 기초하여 사일런스 부팅 및 제2 초기화 동작을 선택적으로 수행한다.
구체적으로, 상기 컴퓨팅 시스템이 정상적으로 부팅되지 않은 경우에(단계 S340: 아니오), 상기 컴퓨팅 시스템에 대한 사일런스 부팅을 수행한다(단계 S350). 예를 들어, 상기 컴퓨팅 시스템을 파워 오프 후 다시 파워 온하지 않고, 상기 컴퓨팅 시스템의 파워 온 상태를 유지하면서 상기 컴퓨팅 시스템이 자체적으로 OS를 다시 부팅할 수 있으며, 이 때 상기 정상 부팅 이후에 부팅 화면이 연속적으로 유지됨으로써 사용자는 상기 사일런스 부팅을 인식하지 못할 수 있다. 상기 휘발성 메모리 장치에 대한 제2 초기화 동작을 수행한다(단계 S360). 예를 들어, 도 1의 단계 S170 및 S190을 참조하여 상술한 것처럼, 상기 메모리 컨트롤러에서 수신된 제1 신호에 기초하여 상기 내부 레지스터에 저장된 상기 부트 코드를 독출하고 상기 내부 레지스터에서 독출된 상기 부트 코드에 기초하여 상기 휘발성 메모리 장치를 초기화시킴으로써, 상기 제2 초기화 동작이 수행될 수 있다.
상기 컴퓨팅 시스템이 정상적으로 부팅된 경우에(단계 S340: 예), 상기 사일런스 부팅 및 상기 제2 초기화 동작을 수행하지 않는다.
도 9는 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 9를 참조하면, 컴퓨팅 시스템(1100)은 프로세서(1110), 메모리 장치(1120), 사용자 인터페이스(1130) 및 메모리 시스템(1160)을 포함한다. 실시예에 따라서, 컴퓨팅 시스템(1100)은 베이스밴드 칩 셋(baseband chipset)과 같은 모뎀(1140)을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들을 실행할 수 있다. 예를 들어, 프로세서(1110)는 마이크로프로세서 또는 CPU일 수 있다. 프로세서(1110)는 어드레스 버스, 제어 버스 및/또는 데이터 버스와 같은 버스(1150)를 통하여 메모리 장치(1120)에 연결될 수 있다. 예를 들어, 메모리 장치(1120)는 DRAM, 모바일 DRAM, SRAM, 플래시 메모리 장치, PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), MRAM(Magnetic Random Access Memory) 및/또는 FRAM(Ferroelectric random access memory)으로 구현될 수 있다.
또한, 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스에 연결될 수 있다. 이에 따라, 프로세서(1110)는 키보드 또는 마우스와 같은 하나 이상의 입력 장치, 프린터 또는 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함하는 사용자 인터페이스(1130)를 제어할 수 있다. 모뎀(1140)은 외부 장치와 무선으로 데이터를 송수신할 수 있다.
휘발성 메모리 장치(1164)에는 프로세서(1110)에 의해 처리된 데이터 또는 모뎀(1140)을 통하여 수신된 데이터 등이 메모리 컨트롤러(1162)를 통해 저장될 수 있다. 휘발성 메모리 장치(1164)는 부트 코드 및/또는 테스트 데이터를 저장할 수 있는 별도의 저장 공간을 구비할 수 있다. 휘발성 메모리 장치(1164)는 파워 온 이후에 제1 초기화 동작이 정상적으로 수행되지 않은 경우에 메모리 컨트롤러(1162)로부터 부트 코드를 다시 수신하지 않고 내부 레지스터에 저장된 부트 코드에 기초하여 제2 초기화 동작을 수행하며, 제1 테스트 동작 이후에 추가적인 테스트 동작을 수행하고자 하는 경우에 테스터로부터 테스트 데이터를 다시 수신하지 않고 내부 레지스터에 저장된 테스트 데이터에 기초하여 제2 테스트 동작을 수행함으로써, 초기화 및 테스트에 소요되는 시간이 단축될 수 있다.
도시하지는 않았지만, 컴퓨팅 시스템(1100)은 전원 전압을 공급하기 위한 파워 서플라이를 더 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 응용 칩셋(application chipset), 카메라 이미지 프로세서(camera image processor, CIS) 등을 더 포함할 수 있다.
본 발명은 DRAM와 같은 휘발성 메모리 장치, 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서, 본 발명은 휘발성 메모리 장치를 구비하는 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA Personal Digital Assistants), PMP(Portable Multimedia Player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 전자 기기에 확대 적용될 수 있을 것이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 외부의 메모리 컨트롤러에서 수신된 부트 코드에 기초하여 휘발성 메모리 장치에 대한 제1 초기화 동작을 수행하는 단계;
    상기 부트 코드를 내부 레지스터에 저장하는 단계;
    상기 제1 초기화 동작이 정상적으로 수행되지 않은 경우에, 상기 외부의 메모리 컨트롤러에서 수신된 제1 신호에 기초하여 상기 내부 레지스터에 저장된 상기 부트 코드를 독출하는 단계; 및
    상기 내부 레지스터에서 독출된 상기 부트 코드에 기초하여 상기 휘발성 메모리 장치에 대한 제2 초기화 동작을 수행하는 단계를 포함하는 휘발성 메모리 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 제1 초기화 동작은 상기 휘발성 메모리 장치에 전원이 인가된 이후에 상기 휘발성 메모리 장치가 최초로 초기화되는 정상 부트(normal boot) 동작이고,
    상기 제2 초기화 동작은 상기 정상 부트 동작 이후에 상기 휘발성 메모리 장치에 전원 공급이 지속되는 상태에서 상기 휘발성 메모리 장치가 다시 초기화되는 사일런스 부트(silence boot) 동작인 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  3. 제 1 항에 있어서,
    상기 부트 코드는 일련의 제1 모드 레지스터 설정(Mode register set; MRS) 코드들이고, 상기 내부 레지스터는 모드 레지스터인 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  4. 제 3 항에 있어서, 상기 내부 레지스터에 저장된 상기 부트 코드를 독출하는 단계는,
    상기 제1 신호에 기초하여 상기 모드 레지스터에 저장된 복수의 MRS 코드들 중에서 상기 일련의 제1 MRS 코드들을 출력하는 단계를 포함하는 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  5. 제 4 항에 있어서, 상기 휘발성 메모리 장치는,
    상기 제1 신호를 기초로 상기 일련의 제1 MRS 코드들을 선택하여 출력하는 멀티플렉서를 더 포함하는 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  6. 제 4 항에 있어서, 상기 휘발성 메모리 장치는,
    상기 일련의 제1 MRS 코드들에 기초하여 상기 휘발성 메모리 장치를 초기화시키기 위한 리셋 신호를 발생하는 초기화부를 더 포함하는 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  7. 제 1 항에 있어서,
    상기 부트 코드는 일련의 제1 MRS 코드들이고, 상기 내부 레지스터는 다목적 레지스터(Multi purpose register)인 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  8. 제 1 항에 있어서,
    상기 제1 신호는 플래그 신호 또는 미리 정해진 커맨드 신호인 것을 특징으로 하는 휘발성 메모리 장치의 구동 방법.
  9. 외부의 테스터에서 수신된 제1 커맨드 신호 및 테스트 데이터에 기초하여 휘발성 메모리 장치에 대한 제1 테스트 동작을 수행하는 단계;
    상기 테스트 데이터를 내부 레지스터에 저장하는 단계;
    외부의 메모리 컨트롤러에서 제2 커맨드 신호가 수신되는 경우에, 상기 제2 커맨드 신호에 기초하여 상기 내부 레지스터에 저장된 상기 테스트 데이터를 독출하는 단계; 및
    상기 내부 레지스터에서 독출된 상기 테스트 데이터에 기초하여 상기 휘발성 메모리 장치에 대한 제2 테스트 동작을 수행하는 단계를 포함하는 휘발성 메모리 장치의 테스트 방법.
  10. 제 9 항에 있어서,
    상기 제1 테스트 동작은 상기 휘발성 메모리 장치가 제조된 이후에 상기 테스터를 이용하여 상기 휘발성 메모리 장치를 최초로 테스트하는 초기 테스트(initial test) 동작이고,
    상기 제2 테스트 동작은 상기 초기 테스트 동작 이후에 상기 휘발성 메모리 장치를 다시 테스트하는 추가 테스트(additional test) 동작인 것을 특징으로 하는 휘발성 메모리 장치의 테스트 방법.

KR1020130012647A 2013-02-05 2013-02-05 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법 KR20140100008A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130012647A KR20140100008A (ko) 2013-02-05 2013-02-05 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법
US14/101,374 US9552210B2 (en) 2013-02-05 2013-12-10 Volatile memory device and methods of operating and testing volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130012647A KR20140100008A (ko) 2013-02-05 2013-02-05 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20140100008A true KR20140100008A (ko) 2014-08-14

Family

ID=51260368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012647A KR20140100008A (ko) 2013-02-05 2013-02-05 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법

Country Status (2)

Country Link
US (1) US9552210B2 (ko)
KR (1) KR20140100008A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9747048B2 (en) * 2014-06-02 2017-08-29 Micron Technology, Inc. Systems and methods for packing data in a scalable memory system protocol
KR20190048033A (ko) * 2017-10-30 2019-05-09 에스케이하이닉스 주식회사 반도체 장치의 테스트 모드 설정 회로 및 방법
CN113835970B (zh) * 2021-10-09 2022-05-10 南阳理工学院 一种计算机存储器优化装置及其优化方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158664A (ja) * 1991-12-03 1993-06-25 Canon Inc 情報処理装置
US6182187B1 (en) * 1993-04-07 2001-01-30 Compaq Computer Corporation System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM
US5673273A (en) * 1996-04-30 1997-09-30 Tektronix, Inc. Clock controller for embedded test
US6550019B1 (en) * 1999-11-04 2003-04-15 International Business Machines Corporation Method and apparatus for problem identification during initial program load in a multiprocessor system
JP4144990B2 (ja) * 2000-01-14 2008-09-03 富士通株式会社 データ処理システム及び初期化方法
JP2003022212A (ja) * 2001-07-05 2003-01-24 Alps Electric Co Ltd 双方向ｒａｍ
JP2004334486A (ja) * 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> ブートコードを用いた起動システム、及び起動方法
DE10344959A1 (de) * 2003-09-27 2005-04-28 Infineon Technologies Ag Synchrone RAM-Speicherschaltung
KR100645043B1 (ko) * 2004-09-08 2006-11-10 삼성전자주식회사 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법
KR100634436B1 (ko) * 2004-09-23 2006-10-16 삼성전자주식회사 멀티 칩 시스템 및 그것의 부트코드 페치 방법
KR20060030392A (ko) 2004-10-05 2006-04-10 주식회사 팬택앤큐리텔 데이터 셀프 백업 및 복구 기능을 가지는 이동 통신단말기와 그 방법
US7181659B2 (en) * 2005-02-10 2007-02-20 International Business Machines Corporation Memory built-in self test engine apparatus and method with trigger on failure and multiple patterns per load capability
JP4620504B2 (ja) 2005-03-10 2011-01-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム装置
JP2006285816A (ja) 2005-04-04 2006-10-19 Sony Corp プロセッサ装置及びそれを有する電子機器、並びにブート制御方法
KR100710988B1 (ko) 2005-05-31 2007-04-24 지멘스 오토모티브 주식회사 마이컴 고장 발생 시 고장 코드 저장 장치 및 방법
TWI326084B (en) 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
KR20070069877A (ko) 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 장치의 동작제어방법
US7849302B2 (en) 2006-04-10 2010-12-07 Apple Inc. Direct boot arrangement using a NAND flash memory
KR100809690B1 (ko) * 2006-07-14 2008-03-07 삼성전자주식회사 저속 테스트 동작이 가능한 반도체 메모리 장치 및 반도체메모리 장치의 테스트 방법
JP2008134736A (ja) * 2006-11-27 2008-06-12 Fujifilm Corp 電子機器
KR20100024801A (ko) 2008-08-26 2010-03-08 삼성전자주식회사 확장된 부트로더를 부팅하는 원낸드 플래쉬 메모리 장치 및그 부팅 방법
US20100088296A1 (en) * 2008-10-03 2010-04-08 Netapp, Inc. System and method for organizing data to facilitate data deduplication
KR101047000B1 (ko) 2009-05-28 2011-07-06 주식회사 하이닉스반도체 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치
KR101602360B1 (ko) 2009-07-14 2016-03-10 엘지전자 주식회사 시스템 고속 부팅 장치 및 방법
GB2472051B (en) * 2009-07-22 2012-10-10 Wolfson Microelectronics Plc Power management apparatus and methods
US8286044B2 (en) * 2009-09-15 2012-10-09 International Business Machines Corporation Dynamic random access memory having internal built-in self-test with initialization
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
KR101090329B1 (ko) * 2010-02-25 2011-12-07 주식회사 하이닉스반도체 메모리장치, 메모리장치의 동작방법 및 제어방법
US8601248B2 (en) * 2011-03-28 2013-12-03 Western Digital Technologies, Inc. Disk drive booting from volatile semiconductor memory when exiting power save mode
US8583966B2 (en) * 2011-04-29 2013-11-12 Lsi Corporation Methods and structure for debugging DDR memory of a storage controller
US9021426B2 (en) * 2012-12-04 2015-04-28 International Business Machines Corporation Streamlining hardware initialization code

Also Published As

Publication number Publication date
US9552210B2 (en) 2017-01-24
US20140223245A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
US9620193B2 (en) Semiconductor memory devices, memory systems including refresh control circuit and method of performing weak refresh operation on the weak pages thereof
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US8837215B2 (en) Operating method and data read method in nonvolatile memory device
US7464259B2 (en) Microprocessor boot-up controller, nonvolatile memory controller, and information processing system
KR102088808B1 (ko) 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법
US9165637B2 (en) Volatile memory device and a memory controller
US9336851B2 (en) Memory device and method of refreshing in a memory device
KR102252692B1 (ko) 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
KR102294127B1 (ko) 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US9589674B2 (en) Method of operating memory device and methods of writing and reading data in memory device
KR20180019818A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US20140032826A1 (en) Method of training memory core and memory system
CN108630277B (zh) 半导体器件
US10559335B2 (en) Method of training drive strength, ODT of memory device, computing system performing the same and system-on-chip performing the same
KR102161818B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20120052029A (ko) 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
KR20160016051A (ko) 선택적 ecc 기능을 갖는 반도체 메모리 장치
US20140307517A1 (en) Semiconductor device including power-on reset circuit and operating method thereof
KR20170059219A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
KR102342789B1 (ko) 메모리 시스템 및 이의 동작 방법
KR20170055786A (ko) 데이터 기입 및 독출 레이턴시를 제어하는 레이턴시 제어 회로를 갖는 메모리 장치
KR20150020013A (ko) 정적 랜덤 액세스 메모리
KR20150025782A (ko) 메모리 장치 및 이를 포함하는 컴퓨터 시스템
US10026471B2 (en) System-on-chip and electronic device having the same
KR102633091B1 (ko) 메모리 셀의 에러 확인 기능을 갖는 메모리 장치 및 이를 포함하는 메모리 모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid