KR20140089199A - Light emitting diode package - Google Patents
Light emitting diode package Download PDFInfo
- Publication number
- KR20140089199A KR20140089199A KR1020130001152A KR20130001152A KR20140089199A KR 20140089199 A KR20140089199 A KR 20140089199A KR 1020130001152 A KR1020130001152 A KR 1020130001152A KR 20130001152 A KR20130001152 A KR 20130001152A KR 20140089199 A KR20140089199 A KR 20140089199A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- led chip
- led
- electrode
- led chips
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000007747 plating Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 136
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000010931 gold Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910001120 nichrome Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
실시 예는 발광 다이오드 패키지에 관한 것이다.
An embodiment relates to a light emitting diode package.
최근 발광 다이오드(이하, LED라고도 함)가 다양한 색의 광원으로 사용되고 있다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 및 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 최근, 고출력 LED의 개발이 활발히 진행되면서, LED는 자동차용 광원, 전광판, 조명, 디스플레이의 백라이트 유닛용 광원 등과 같이 다양한 응용분야에서 이용되고 있다. Recently, light emitting diodes (hereinafter also referred to as LEDs) have been used as light sources of various colors. Such LEDs have many advantages such as a long lifetime, a low power supply, an excellent initial driving characteristic, and a high vibration resistance, compared to a light emitting device based on a filament. Therefore, the demand for such LEDs is continuously increasing. Recently, , LEDs are used in various applications such as light sources for automobiles, electric sign boards, lighting, and light sources for display backlight units.
이러한 수요에 따라, 다수의 LED 칩들을 하나의 기판에 사용하여 고휘도의 빛을 방출할 수 있는 고출력 LED 패키지가 많이 개발되고 있다. 이 때, 고출력 LED 패키지는 고휘도의 빛을 방출하기 위해, 다수의 LED 칩들을 직렬과 병렬로 조합하여 연결하는 구조를 주로 사용한다. 특히, 다수의 LED 칩들을 직렬로 연결한 후, 직렬로 연결된 LED 칩들을 병렬로 연결하는 구조를 많이 사용한다. 하지만, 이와 같은 연결구조를 사용하면, LED 칩 또는 LED 칩들을 연결하는 와이어가 손상되면, 직렬로 연결된 LED 칩 전체가 동작하지 않는 상황이 발생하며, 이에 따라 LED 패키지 전체의 휘도가 낮아진다. 또한, 직렬로 연결된 LED 칩의 전체 저항 값에 따라 직렬로 연결된 LED 칩에 전류가 불균형하게 분배되어, LED 패키지를 구성하는 LED 칩들 중에서 수명이 짧은 LED 칩이 발생하기도 한다. 그리고, 직렬로 연결된 LED 칩들에 균일한 전류를 공급하기 위해서는 직렬로 연결된 LED 칩들의 각 저항 값을 조정하여, 직렬로 연결된 LED 칩들의 전체 저항 값을 동일하게 조정하여야 한다. 하지만, LED 저항 값을 세밀하게 조정하는 것이 용이하지 않고, LED 저항 값을 세밀하게 조정하여 LED 패키지를 설계하면 LED 패키지 제조 비용이 상승하게 된다. In accordance with this demand, many high-output LED packages capable of emitting a high-luminance light by using a plurality of LED chips on a single substrate have been developed. In this case, the high output LED package mainly uses a structure in which a plurality of LED chips are connected in series and in parallel in order to emit a high-luminance light. In particular, a large number of LED chips are connected in series, and then LED chips connected in series are connected in parallel. However, when such a connection structure is used, if the wire connecting the LED chip or the LED chip is damaged, the entire LED chip connected in series is not operated, thereby lowering the luminance of the entire LED package. In addition, the current is unevenly distributed to the LED chips connected in series according to the total resistance value of the LED chips connected in series, resulting in LED chips having a short life span among the LED chips constituting the LED package. In order to supply a uniform current to the LED chips connected in series, the resistance values of the LED chips connected in series should be adjusted to equalize the total resistance value of the LED chips connected in series. However, it is not easy to finely adjust the LED resistance value, and if the LED package is designed by finely adjusting the LED resistance value, the manufacturing cost of the LED package increases.
따라서, LED 칩 또는 LED 칩을 연결하는 부분이 손상되어도 고휘도의 빛을 방출할 수 있고, 향상된 수명 기간을 가지며, 저비용으로 제조할 수 있는 LED 패키지가 요구된다.
Accordingly, there is a demand for an LED package that can emit light of a high luminance even when a portion connecting the LED chip or the LED chip is damaged, has an improved life span, and can be manufactured at low cost.
실시 예는 LED 패키지를 구성하는 일부의 LED 칩이 손상되더라도 고휘도의 빛을 방출할 수 있는 발광 다이오드 패키지를 제공하는데 있다. An embodiment of the present invention is to provide a light emitting diode package capable of emitting light of a high luminance even if some of the LED chips constituting the LED package are damaged.
또한, 실시 예는 저비용으로 생산이 가능하며, 향상된 수명 기간을 가지는 발광 다이오드 패키지를 제공하는데 있다.
Further, the embodiment is to provide a light emitting diode package which can be produced at low cost and has an improved life span.
실시 예에 따른 발광 다이오드 패키지는 기판, 상기 기판 상에 형성된 전극 패턴층, 상기 전극 패턴층 상에 배치되며, 각각 제 1 및 제 2 도전형 전극, 제 1 및 제 2 도전형 반도체층과 그 사이에 활성층을 가지는 제 1 LED 칩과 제 2 LED 칩을 포함하고, 상기 제 1 LED 칩과 상기 제 2 LED 칩은 상기 전극 패턴층 상에서 전기적으로 병렬 연결된다. A light emitting diode package according to an embodiment includes a substrate, an electrode pattern layer formed on the substrate, and a light emitting diode package disposed on the electrode pattern layer, the light emitting diode package including first and second conductive electrodes, first and second conductive semiconductor layers, The first LED chip and the second LED chip are electrically connected in parallel on the electrode pattern layer.
다른 실시 예에 따른 발광 다이오드 패키지는 기판, 상기 기판 상에 형성된 전극 패턴층, 상기 기판 상에 배치되며, 각각 제 1 및 제 2 도전형 전극, 제 1 및 제 2 도전형 반도체층과 그 사이에 활성층을 가지는 다수의 LED 칩들을 포함하고, 상기 다수의 LED 칩들 중에서, 인접 배치된 적어도 2 이상의 LED 칩들은 상기 전극 패턴층 상에서 서로 전기적으로 병렬 연결되며, 상기 병렬 연결된 LED 칩들은 상기 전극 패턴층을 통해 서로 전기적으로 직렬 연결된다.
According to another embodiment of the present invention, there is provided a light emitting diode package comprising a substrate, an electrode pattern layer formed on the substrate, first and second conductive electrodes, first and second conductive semiconductor layers, Wherein at least two LED chips disposed adjacent to each other are electrically connected in parallel on the electrode pattern layer among the plurality of LED chips, and the LED chips connected in parallel form the electrode pattern layer And electrically connected in series with each other.
또한, 실시예에 의한 발광 다이오드 패키지에 의하면, LED 칩 또는 LED 칩들을 연결하는 와이어가 손상되더라도, 고휘도의 빛을 발광할 수 있다. In addition, according to the light emitting diode package according to the embodiment, even if the wire connecting the LED chip or the LED chip is damaged, it is possible to emit light of high luminance.
또한, 실시예에 의한 발광 다이오드 패키지에 의하면, LED 칩이 동작하는 수명 기간을 향상시킬 수 있다. Further, according to the light emitting diode package according to the embodiment, the service life of the LED chip can be improved.
실시 예에 따르는 발광 다이오드 패키지에 의하면, LED 칩의 저항 값을 특별히 고려하지 않으므로 제조 비용이 많이 발생하지 않는다.
According to the light emitting diode package according to the embodiment, since the resistance value of the LED chip is not specially considered, the manufacturing cost is not much.
도 1은 실시 예에 따른 LED 패키지를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 LED 패키지에서 전극 패턴층을 개략적으로 나타낸 평면도이다.
도 3은 도 1에서 A-A'선을 따라 절개해 본 개략적인 단면도이다.
도 4는 도 1에서 B-B'선을 따라 절개해 본 개략적인 단면도이다.
도 5는 도 1에 도시된 LED 패키지에서 각 LED 칩의 연결 관계를 나타낸 등가회로도이다. 1 is a plan view schematically showing an LED package according to an embodiment.
2 is a plan view schematically showing an electrode pattern layer in the LED package of FIG.
3 is a schematic cross-sectional view taken along the line A-A 'in FIG.
4 is a schematic cross-sectional view taken along the line B-B 'in FIG.
5 is an equivalent circuit diagram showing a connection relationship of each LED chip in the LED package shown in FIG.
첨부된 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the accompanying drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with one another or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
[발광 다이오드 패키지] [Light Emitting Diode Package]
이하 첨부된 도면을 참조하여 실시 예에 따른 발광 다이오드 패키지를 설명한다. Hereinafter, a light emitting diode package according to an embodiment will be described with reference to the accompanying drawings.
도 1은 실시 예에 따른 LED 패키지를 개략적으로 나타낸 평면도이다. 1 is a plan view schematically showing an LED package according to an embodiment.
도 1에 도시된 바와 같이, 실시 예에 따른 LED 패키지(100)는 기판(110), 전극 패턴층(120), LED 칩(130), 전기적 접속부재(140) 및 제 1 및 제 2 전극 패드들(150, 160)을 포함한다. 1, an LED package 100 according to an embodiment includes a substrate 110, an
실시 예에 따른 LED 패키지(100)는 도 1에 도시된 바와 같이, 18개의 LED 칩들과 18개의 전기적 접속 부재들을 포함한다. 즉, 실시 예에 따른 LED 패키지에서 LED 칩과 전기적 접속 부재는 다수 개이다. 하지만, LED 칩들의 개수와 전기적 접속 부재의 개수는 LED 패키지의 설계에 따라 가변적이며, 반드시 실시 예와 같이 한정되지 않는다. 또한, LED 칩들과 전기적 접속 부재들은 모두 동일한 기능을 수행하므로, 다수의 LED 칩들 중에서 하나를 제 1 LED 칩과 제 1 전기적 접속 부재라고 명명하고, 제 1 LED 칩(130)과 제 1 전기적 접속 부재(140)에 대해서만 도면 부호로 표기하여 설명하고, 다른 LED 칩들과 전기적 접속 부재에 대해서는 별도의 도면 부호를 표기하기 않는다. 다만, 다른 LED 칩들과 전기적 접속 부재에 대해 추가적인 설명이 필요한 경우, 별도의 도면 부호를 표기한 후 설명하도록 하겠다. 비록 하나의 LED 칩과 전기적 접속 부재에 대해서만 도면 부호를 표기하였다고 하여도, 도면을 참조하면 실시 예에 따른 LED 패키지는 다수의 LED 칩과 전기적 접속 부재를 포함한다는 것을 알 수 있을 것이다. The LED package 100 according to the embodiment includes 18 LED chips and 18 electrical connecting members, as shown in Fig. That is, in the LED package according to the embodiment, there are a plurality of LED chips and electrical connecting members. However, the number of LED chips and the number of electrical connecting members are variable according to the design of the LED package, and are not necessarily limited to the embodiments. In addition, since the LED chips and the electrical connecting members all perform the same function, one of the plurality of LED chips is referred to as a first LED chip and a first electrical connecting member, and the
기판(110)은 실시 예에 따른 LED 패키지(100)의 몸체 역할을 수행하며, 열전도성이 우수하고 열팽창계수(CTE)가 작은 방열소재(즉, 세라믹소재)를 사용할 수 있다. 또한, 알루미늄, 구리, 철 등과 같은 금속 또는 이러한 금속이 함유된 합금으로 구성된 금속 기판을 사용할 수도 있다. 즉, 기판(110)의 재질 및 종류는 특별히 제한되지 않으며, LED 패키지 제조 방법에 따라 사용되는 기판은 달라질 수 있다. The substrate 110 serves as a body of the LED package 100 according to the embodiment, and a heat dissipation material (i.e., ceramic material) having a good thermal conductivity and a small thermal expansion coefficient (CTE) can be used. Further, a metal substrate made of a metal such as aluminum, copper, iron or the like, or an alloy containing such a metal may be used. That is, the material and the type of the substrate 110 are not particularly limited, and the substrate to be used may be different according to the LED package manufacturing method.
실시 예에 따르면, 다수의 LED 칩들은 모두 전극 패턴층 상의 일정한 위치에 배치된다. 이하, 다수의 LED 칩들이 배치되는 전극 패턴층을 먼저 살펴본다. According to the embodiment, the plurality of LED chips are all disposed at a constant position on the electrode pattern layer. Hereinafter, an electrode pattern layer in which a plurality of LED chips are disposed will be described first.
도 2는 도 1의 LED 패키지에서 전극 패턴층을 개략적으로 나타낸 평면도이다. 2 is a plan view schematically showing an electrode pattern layer in the LED package of FIG.
전극 패턴층(120)은 다수의 도금층들의 조합으로 구성된다. 여기서, 도금층은 기판 상에 얇게 형성된 하나의 층을 의미한다. 다수의 도금층들은 각각 일정한 모양을 가지며, 이러한 도금층들이 기판 상의 일정한 위치에 배치되어 전체적으로 하나의 전극 패턴층을 형성한다. 도 2에 도시된 바와 같이, 도 2의 A와 같은 모양을 가지는 도금층들, B와 같은 모양을 가지는 도금층들, C와 같은 모양을 가지는 도금층들이 기판에서 일정한 간격으로 배치되어 하나의 전극 패턴층(120)을 형성한다. The
여기서, 도금층은 전기 전도성이 좋은 금속 성분으로 구성되며, 이러한 금속 성분이 기판 상에 도금되어 도금층을 형성한다. 전극 패턴층(120)을 구성하는 도금층으로 사용되는 구성 성분으로는 금이 있으나, 반드시 이에 한정되지는 않으며, 전기적 전도성이 좋은 다른 금속 성분이 사용될 수도 있다. Here, the plating layer is composed of a metal component having good electrical conductivity, and the metal component is plated on the substrate to form a plating layer. As a constituent component used as a plating layer constituting the
일반적으로, 도금층은 LED 칩과 직접 접촉하는 방법을 통해, LED 칩과 전기적으로 연결될 수 있다. 또한, 도금층은 LED 칩과 와이어 본딩을 통해, LED 칩과 전기적으로 연결될 수 있다. 그런데, 구리, 알루미늄 등의 금속에는 와이어 본딩이 되지 않는 문제가 발생할 수도 있다. 따라서, 와이어 본딩이 필요한 경우에는 와이어 본딩을 위한 도금층들을 별도로 형성할 수도 있다. 즉, 와이어 본딩이 가능하도록 금속 기판의 표면에 금(Au) 또는 은(Ag) 등 와이어 본딩이 될 수 있는 금속을 도금할 수 있다. 그러나, 금속 기판의 종류에 따라서 금속 기판의 표면에 금이나 은 도금이 어려운 경우가 있다. 이러한 경우에는 금 또는 은 도금층 아래에 니켈 도금을 하여야 한다. 예를 들어, 구리(Cu) 기판의 경우 구리 기판 위에 직접 금 또는 은 도금을 할 경우 구리 이온이 금도금 층으로 확산되어 이동하기 때문에 와이어 본딩이 되지 않거나 본딩의 신뢰성이 떨어지고 구리가 산화되는 문제가 생긴다. 따라서, 구리 이온의 확산 방지를 위해 니켈 도금층을 구리 기판과 금 또는 은 도금층 사이에 확산방치층(diffusion barrier)으로 형성하는 것이 바람직하다. 구리 기판과 같이 금 도금층으로 이온이 확산되는 경우, 확산 방치층으로서 니크롬 팔라듐이 사용될 수 있으며, 다른 확산 방지층이 사용될 수 있다. 또한, 알루미늄 기판에 금 또는 은도금을 직접 할 경우에는 알루미늄 기판과 금 또는 은 도금층 사이에 부착력이 낮아 도금층이 떨어질 수 있고 이에 따라 제품 신뢰성에 문제가 생길 수 있다. 이 경우에도 금 또는 은 도금층과 알루미늄 기판의 사이에 니켈 접착층을 형성하는 것이 바람직하다. 알루미늄 기판과 같이 금, 은 도금층과의 접착력이 문제가 되는 경우에는 접착층으로서 니크롬(NiCr), 텅스텐티타늄(TiW) 등이 사용될 수 있으며 그 밖의 다른 접착층이 사용될 수 있다. In general, the plating layer can be electrically connected to the LED chip through a method of directly contacting the LED chip. Further, the plating layer can be electrically connected to the LED chip through the LED chip and the wire bonding. However, a problem that wire bonding can not be performed on a metal such as copper or aluminum may occur. Therefore, when wire bonding is required, plating layers for wire bonding may be separately formed. That is, a metal that can be wire-bonded such as gold (Au) or silver (Ag) can be plated on the surface of the metal substrate to enable wire bonding. However, depending on the type of the metal substrate, the surface of the metal substrate may be difficult to be plated with gold or silver. In such cases, nickel plating is to be applied under the gold or silver plating layer. For example, in the case of a copper (Cu) substrate, when gold or silver plating is carried out directly on a copper substrate, copper ions diffuse into the gold-plated layer and move, resulting in wire bonding failure, poor bonding reliability and copper oxidation . Therefore, in order to prevent diffusion of copper ions, it is preferable to form a nickel plating layer as a diffusion barrier between the copper substrate and the gold or silver plating layer. When ions are diffused into the gold-plated layer like a copper substrate, nichrome palladium may be used as the diffusion-inhibiting layer, and another diffusion barrier layer may be used. Further, when gold or silver plating is directly applied to an aluminum substrate, the plating layer may be dropped due to a low adhesion force between the aluminum substrate and the gold or silver plating layer, which may cause a problem in product reliability. In this case also, it is preferable to form a nickel bonding layer between the gold or silver plating layer and the aluminum substrate. In the case where the adhesion to the gold or silver plating layer is a problem as in the case of an aluminum substrate, nichrome (NiCr), tungsten titanium (TiW) or the like may be used as the adhesive layer, and other adhesive layers may be used.
전극 패턴층(120)은 다수의 도금층들을 어떠한 모양과 배열로 구성할지에 따라 그 패턴이 달라진다. 도 2에 도시된 전극 패턴층(120)은 하나의 실시 예에 불과하며, 전극 패턴층(120)은 LED 칩의 개수, LED 칩의 연결 구성, LED 칩 패키지를 제작하는 환경 등 다양한 요소에 따라 다양한 패턴을 가질 수 있다. 전극 패턴층(120)은 전극 패드들(150, 160)로부터 공급되는 전류가 흐르는 전선의 역할을 수행한다. 즉, 전극 패턴층(120)은 회로 패턴일 수 있다. 따라서, 기판(110)은 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 세라믹 PCB 중 어느 하나일 수 있다. The pattern of the
다시 도 1을 참조하면, LED 칩(130)은 도금층에 직접 접합시킬 수 있다. 실시 예에 따르면, 기판에 칩을 다른 기구 없이 바로 올려 전기적으로 결합하는 칩온보드(Chips On Board, COB) 방법을 사용하여, LED 칩을 기판에 배치시킬 수도 있다. Referring again to FIG. 1, the
도 3은 도 1에서 A-A'선을 따라 절개해 본 개략적인 단면도이다. 3 is a schematic cross-sectional view taken along the line A-A 'in FIG.
이하, 도 3을 참조하여 인접한 2개의 LED 칩들의 배치 구조를 살펴본다. 도 3에 도시된 바와 같이, 다수의 LED 칩들 중에서 인접한 제 1 LED 칩(130)과 제 2 LED 칩(131)은 동일한 도금층(121) 상에 배치된다. 이와 같이, 제 1 LED 칩(130)과 제 2 LED 칩(131)이 동일한 도금층(121) 상에 배치되면, 도금층(121)에 전류가 공급될 때 제 1 LED 칩(130)과 제 2 LED 칩(131)에 전류가 흐르게 된다. 다만, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 어떠한 전극이 도금층(121)에 배치되는지에 따라, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 전기적 연결 방법은 다를 수 있다. 예를 들면, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 동일한 극성의 전극이 동일한 도금층(121)에 배치되면, 제 1 LED 칩(130)과 제 2 LED 칩(131)은 병렬 연결이 된다. 반면, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 서로 다른 극성의 전극이 동일한 도금층(121)에 배치되면, 제 1 LED 칩(130)과 제 2 LED 칩(131)은 직렬 연결이 된다. 실시 예에 따르면, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 동일한 극성의 전극을 동일한 도금층(121)에 배치하여, 2개의 LED 칩들을 병렬 연결한다. Hereinafter, the arrangement structure of two adjacent LED chips will be described with reference to FIG. 3, the
도 4는 도 1에서 B-B'선을 따라 절개해 본 개략적인 단면도이다. 4 is a schematic cross-sectional view taken along the line B-B 'in FIG.
실시 예에 따른 LED 패키지에서 LED 칩은 수직형 구조를 가질 수 있다. 이하, 실시 예에 따른 LED 칩의 구조와 LED 칩과 도금층과의 연결 구조를 살펴본다. The LED chip in the LED package according to the embodiment may have a vertical structure. Hereinafter, the structure of the LED chip according to the embodiment and the connection structure between the LED chip and the plating layer will be described.
제 1 LED 칩(130)은 제 1 도전형 반도체층(130a), 활성층(130b), 제 2 도전형 반도체층(130c), 제 1 도전형 전극(130d) 및 제 2 도전형 전극(130e)을 포함한다. 여기서, 제 1 도전형 반도체층(130a)이 P형 반도체층과 N형 반도체층 중 어느 하나이면, 나머지 하나는 제 2 도전형 반도체층(130c)이다. The
제 1 도전형 반도체층(130a)은, 예를 들어, n형 반도체층일 수 있고, InXAlYGa1-X-YN조성식(여기서, 0=X, 0=Y, X+Y=1)을 갖는 반도체 물질로 이루어질 수 있다. 여기서, 제 1 도전형 반도체층(130a)의 재질은 반드시 이와 같은 반도체 물질로 한정되지 않는다. 보다 구체적으로, 제 1 도전형 반도체층(130a)은 n형 도펀트가 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다. 이때, n형 도펀트는 3×018/㎤ 이상, 바람직하게는 5×018/㎤ 이상의 농도로 제 1 도전형 반도체층(130a)에 포함될 수 있다. 이와 같이 n형 도펀트를 많이 도핑하면, 순방향 전압(Vf) 및 임계전류를 저하시킬 수 있다. 도펀트의 농도가 상기 범위를 벗어나면 Vf가 거의 낮아지지 않을 것이다. 또한, 제 1 도전형 반도체층(130a)이 결정성 좋은 u-GaN 위에 형성되면, 고농도의 n형 도펀트를 함유함에도 불구하고 좋은 결정성을 가질 수 있다. n형 도펀트의 농도의 상한을 한정하지 않았음에도 불구하고 좋은 결정성을 보유하기 위해서 상기 상한은 5×021/㎤ 이하로 하는 것이 바람직하다.The first conductivity
제 1 도전형 반도체층(130a)은, 도 4에 도시된 바와 같이, 단층 구조일 수도 있고, 다층 구조일 수도 있다. The first
활성층(130b)은 제 1 도전형 반도체층(130a)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제 2 도전형 반도체층(130c)을 통해서 주입되는 정공(또는 전자)이 서로 만나서(Recombination), 활성층(130b)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 발산하는 층이다.The
활성층(130b)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 활성층(130b)은 InGaN/GaN층을 갖는 MQW일 수 있다.The
활성층(130b)은 일반적으로 양자 우물층과 장벽층을 포함한다. 여기서, 장벽층과 양자 우물층의 적층 순서는 특정하게 정해지지는 않으나, 양자 우물층부터 적층하여 양자 우물층으로 끝날 수도 있고, 양자 우물층부터 적층하여 장벽층으로 끝날 수도 있다. 또한, 장벽층부터 적층하여 장벽층으로 끝날 수도 있고, 장벽층부터 적층하여 양자 우물층으로 끝날 수도 있다. The
제 2 도전형 반도체층(130c)은 예를 들어, p형 반도체층으로서, InXAlYGa1-X-YN조성식(여기서, 0=X, 0=Y, X+Y=1)을 갖는 반도체 물질일 수 있다. 제 2 도전형 반도체층(130c)에는 Mg, Ba 등의 p형 도펀트가 도핑된다. 여기서, p형 도펀트가 Mg이면 p형 특성이 얻어지기 용이하고, 오믹 접촉이 얻어지기 용이하다. Mg의 농도는 1×018/㎤ 내지 1×021/㎤, 바람직하게는 5×019/㎤ 내지 3×020/㎤, 보다 바람직하게는 1×020/㎤일 수 있다. Mg 농도가 이 범위이면 좋은 p형 막이 얻어지기 용이하고 Vf를 저하시킬 수 있다. The second conductivity
여기서, 제 2 도전형 반도체층(130c)은 단층 구조일 수도 있고, 다층 구조일 수도 있다.Here, the second conductivity
제 1 도전형 전극(130d)은 제 1 도전형 반도체층(130a) 상면에 형성된다. 제 1 도전형 전극(130d)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 1 도전형 전극(130d)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다. The first
제 2 도전형 전극(130e)은 제 2 도전형 반도체층(130c) 상면에 형성된다. 제 2 도전형 전극(130e)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 2 도전형 전극(130e)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.The second
이와 같이, 제 1 도전형 전극(130d)과 제 2 도전형 전극(130e)은 각각 제 1 도전형 반도체층(130a) 및 제 2 도전형 반도체층(130c) 상에 배치되므로, 제 1 도전형 전극(130d)과 제 2 도전형 전극(130e)은 서로 반대 방향을 향하게 된다. Since the first
이러한 수직형 LED 칩의 구조에서, 제 1 도전형 전극(130d) 또는 제 2 도전형 전극(130e) 중 어느 하나의 전극은 도금층에 직접 접합하도록 배치되며, 다른 전극은 와이어를 통해 다른 도금층에 연결된다. 실시 예에서는 제 1 도전형 전극(130d)이 기판(110)의 도금층(121)에 직접 접합하도록 배치될 수 있다. 이 때, LED 칩(130)은 도전성 접착제를 통해 다이본딩되는 방법을 통해, 제 1 도전형 전극(130d)이 도금층(121)에 접합될 수 있다. 이와 같이, 실시 예에서는 LED 칩의 제 1 도전형 전극(130d)이 도금층에 접합되어, LED 칩(130)은 도금층(121)과 전기적으로 연결된다. 하지만, 제 2 도전형 전극(130e)을 도금층(121)에 접합할 수도 있다. In the structure of such a vertical LED chip, any one of the first conductive-
또한, 제 2 도전형 전극(130e)은 금속 와이어와 같은 전기적 접속부재(140)를 통해 다른 도금층(122)에 연결한다. 하지만, 제 1 도전형 전극(130d)이 금속 와이어를 통해 다른 도금층(122)에 연결될 수도 있다. 여기서, 제 1 도전형 반도체층(130d)및 제 2 도전형 반도체층(130e)은 각각 N형 반도체층 및 P형 반도체층이 될 수 있다. The second
도 4에서는 제 1 LED 칩(130)의 배치 구조만을 나타내었으나, 제 2 LED 칩(131)도 제 1 LED 칩(130)과 동일한 배치 구조를 가진다. 즉, 제 2 LED 칩(131)은 제 1 LED 칩(130)과 동일한 도금층(121)에 배치되며, 다른 도금층(122)과 금속 와이어를 통해 연결되는 구조를 가진다. 금속 와이어는 전기적으로 접속이 가능한 부재로, 전기 전도성이 좋으며 형태 변형이 용이한 금속이 사용될 수 있다. 금을 금속 와이어로 사용할 수 있으나, 다른 금속을 사용할 수도 있다. 4, only the arrangement structure of the
보다 구체적으로, 도 3에 도시된 바와 같이, 제 1 LED 칩(130)의 제 1 도전형 전극 및 제 2 LED 칩(131)의 제 1 도전형 전극은 동일한 도금층(121)에 접합하고, 도 4에 도시된 바와 같이, 제 1 LED 칩(130)의 제 2 도전형 전극은 금속 와이어를 통해 다른 도금층(122)에 연결될 수 있다. 도면으로는 도시하지 않았지만, 제 2 LED 칩(131)의 제 2 도전형 전극도 도 4에 도시된 바와 같이, 금속 와이어를 통해 다른 도금층(122)에 연결된다. 3, the first conductive type electrode of the
이와 같이, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 제 1 도전형 전극이 모두 동일한 도금층(121)에 배치되고, 제 1 LED 칩(130)과 제 2 LED 칩(131)의 제 2 도전형 전극이 금속 와이어를 통해 다른 도금층(122)에 연결되면, 제 1 LED 칩과 제 2 LED 칩은 동일한 전극끼리 서로 연결되므로, 병렬 연결이 된다. The first conductive type electrode of the
다시 도 1, 도 3 및 도 4를 참조하면, 제 3 LED 칩(132)과 제 4 LED 칩(133)도 서로 병렬 연결된다. 즉, 도 1에 도시된 바와 같이, 실시 예에 따른 LED 패키지에서 인접한 2개의 LED 칩들은 서로 병렬 연결된다. 그리고, 병렬 연결된 LED 칩들은 도금층을 통해 순차적으로 직렬 연결된다. 따라서, 전극 패턴층에 배치된 모든 LED 칩들은 인접한 2 개의 LED 칩들끼리 병렬 연결된 후, 병렬 연결된 LED 칩들이 순차적으로 직렬 연결되는 구조를 가진다. 1, 3, and 4, the
다시 도 1을 참조하면, 제 1 전극 패드(150)에는 (+) 전원이 공급되고, 제 2 전극 패드(160)에는 (-) 전원이 공급된다. 공급된 전원은 제 1 전극 패드(150) 및 제 2 전극 패드(160)를 통해 전극 패턴층에 배치된 모든 LED 칩들에 공급된다. Referring again to FIG. 1, a positive power is supplied to the
도 5는 도 1에 도시된 LED 패키지의 각 LED 칩의 연결 관계를 나타낸 등가회로도이다. FIG. 5 is an equivalent circuit diagram showing a connection relationship between LED chips of the LED package shown in FIG. 1. FIG.
도 5에 도시된 바를 참조하면, 도 1에 도시된 LED 패키지에서 각 LED 칩의 연결관계를 회로적으로 명확히 이해할 수 있다. 도 5에 도시된 바와 같이, 2개의 LED 칩들은 병렬로 연결되고, 병렬로 연결된 2개의 LED 칩들은 순차적으로 직렬 연결된다. 따라서, 제 1 전극 패드(150) 및 제 2 전극 패드(160)을 통해 전원이 공급되면, LED 칩들에 모두 전류가 흐르게 된다. 여기서, 제 1 LED 칩의 저항 값은 R11이고, 제 2 LED 칩의 저항 값은 R12이며, 제 1 LED 칩과 제 2 LED 칩이 병렬 연결된 저항 값은 R1L이 된다. 또한, 제 3 LED 칩의 저항 값은 R21이고, 제 4 LED 칩의 저항 값은 R22이며, 제 3 LED 칩과 제 4 LED 칩이 병렬 연결된 저항 값은 R2L이 된다. 다른 LED 칩들도 동일한 방법에 따라 저항 값을 가진다. 도 5에 도시된 바와 같이, LED 칩들은 전체적으로 직렬 연결되었으므로, 제 1 전극 패드(150)와 제 2 전극 패드(160) 사이에 N개의 병렬 연결된 LED 칩들에는 전체 저항 값에 대응하는 동일한 전류가 입력되고 출력된다. 다만, 병렬 연결된 LED 칩들 사이에는 저항 값에 따라 전류가 분기된다. 따라서, 병렬 연결된 LED 칩들 중에서 어느 하나의 LED 칩이 손상되더라도, 전체적인 LED 칩들은 모두 동작하므로, LED 패키지가 고휘도의 빛을 방출하는데 아무런 문제점이 없다. 즉, 병렬 연결된 LED 칩들 중에서 어느 하나의 LED 칩 또는 LED 칩을 연결하는 와이어가 손상되어도 LED 패키지는 고휘도의 빛을 방출할 수 있다. 또한, LED 패키지의 LED 칩들은 전체적으로 직렬로 연결되었으므로, 병렬로 연결된 2 개의 LED 칩에 공급되는 전류의 양은 동일하게 된다. 병렬 연결된 2개의 LED 칩에 공급되는 전류의 양은 LED 칩의 저항에 따라 차이가 날 수 있으나, 이러한 차이는 크지 않을 것이다. 따라서, 전류의 양에 따라 LED 칩의 수명 기간이 달라지는 문제점이 발생하지 않아 LED 칩이 동작하는 수명 기간은 향상된다. 또한, LED 패키지의 저항 값을 특별히 고려하지 않으면서 LED 패키지를 제조할 수 있으므로 제조 비용이 크게 발생하지 않는다. Referring to FIG. 5, the connection relation of each LED chip in the LED package shown in FIG. 1 can be clearly understood in a circuit. As shown in Fig. 5, the two LED chips are connected in parallel, and the two LED chips connected in parallel are sequentially connected in series. Accordingly, when power is supplied through the
또한, 실시 예에서는 인접한 2개의 LED 칩들을 병렬 연결한 후, 병렬 연결된 LED 칩들을 직렬로 연결하는 회로 구조였으나, 반드시 2개의 LED 칩들이 병렬 연결되는 구조를 가져야 하는 것은 아니다. LED 패키지의 용도 및 구조에 따라서, 3 개 이상의 LED 칩들을 병렬 연결한 후, 병렬 연결된 LED 칩들을 직렬로 연결할 수도 있다. Also, in the embodiment, the two LED chips are connected in parallel and then the LED chips connected in parallel are connected in series. However, it is not necessary to have a structure in which two LED chips are connected in parallel. Depending on the purpose and structure of the LED package, three or more LED chips may be connected in parallel and then the LED chips connected in parallel may be connected in series.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
Claims (9)
상기 기판 상에 형성된 전극 패턴층; 및
상기 전극 패턴층 상에 배치되며, 각각 제 1 및 제 2 도전형 전극, 제 1 및 제 2 도전형 반도체층과 그 사이에 활성층을 가지는 제 1 LED 칩과 제 2 LED 칩을 포함하고,
상기 제 1 LED 칩과 상기 제 2 LED 칩은 상기 전극 패턴층 상에서 전기적으로 병렬 연결되는 발광 다이오드 패키지. Board;
An electrode pattern layer formed on the substrate; And
And a first LED chip and a second LED chip disposed on the electrode pattern layer and having first and second conductive type electrodes, first and second conductive type semiconductor layers, and an active layer therebetween,
Wherein the first LED chip and the second LED chip are electrically connected in parallel on the electrode pattern layer.
일정한 모양과 배열로 상기 기판에 형성되는 다수의 도금층들을 포함하는 발광 다이오드 패키지The method according to claim 1, wherein the electrode pattern layer
A light emitting diode package comprising a plurality of plated layers formed on a substrate in a predetermined shape and arrangement
상기 제 1 및 제 2 LED 칩과 도금층을 연결하는 제 1 및 제 2 전기적 접속 부재를 더 포함하고,
상기 제 1 및 제 2 LED 칩은 상기 다수의 도금층들 중에서 어느 하나의 도금층에 접합되도록 배치되고, 상기 제 1 및 제 2 전기적 접속 부재를 통해 다른 도금층에 연결되어 전기적으로 병렬 연결되는 발광 다이오드 패키지. 3. The method of claim 2,
Further comprising first and second electrical connecting members for connecting the first and second LED chips with the plating layer,
Wherein the first and second LED chips are disposed to be bonded to any one of the plating layers among the plurality of plating layers and connected to another plating layer through the first and second electrical connecting members so as to be electrically connected in parallel.
상기 제 1 및 제 2 LED 칩은 각각
상기 제 1 도전형 전극이 상기 어느 하나의 도금층에 접합되도록 배치되고, 상기 제 2 도전형 전극이 상기 제 1 및 제 2 전기적 접속 부재를 통해 상기 다른 도금층에 연결되는 수직형 LED 칩인 발광 다이오드 패키지. The method of claim 3,
The first and second LED chips
Wherein the first conductive type electrode is arranged to be bonded to one of the plating layers and the second conductive type electrode is connected to the other plating layer through the first and second electrical connecting members.
상기 전극 패턴층에 배치되며, 각각 제 1 및 제 2 도전형 전극, 제 1 및 제 2 도전형 반도체층과 그 사이에 활성층을 가지는 제 3 LED 칩과 제 4 LED 칩을 더 포함하고,
상기 제 3 LED 칩과 상기 제 4 LED 칩은 상기 전극 패턴층 상에서 전기적으로 병렬 연결되며, 상기 병렬 연결된 제 1 및 제 2 LED 칩과 전기적으로 직렬 연결되는 발광 다이오드 패키지. The method according to claim 1,
And a third LED chip and a fourth LED chip disposed on the electrode pattern layer and having first and second conductive type electrodes, first and second conductive type semiconductor layers, and an active layer therebetween,
Wherein the third LED chip and the fourth LED chip are electrically connected in parallel on the electrode pattern layer and are electrically connected in series with the first and second LED chips connected in parallel.
상기 기판 상에 형성된 전극 패턴층; 및
상기 기판 상에 배치되며, 각각 제 1 및 제 2 도전형 전극, 제 1 및 제 2 도전형 반도체층과 그 사이에 활성층을 가지는 다수의 LED 칩들을 포함하고,
상기 다수의 LED 칩들 중에서, 인접 배치된 적어도 2 이상의 LED 칩들은 상기 전극 패턴층 상에서 서로 전기적으로 병렬 연결되며,
상기 병렬 연결된 LED 칩들은 상기 전극 패턴층을 통해 서로 전기적으로 직렬 연결되는 발광 다이오드 패키지.Board;
An electrode pattern layer formed on the substrate; And
And a plurality of LED chips disposed on the substrate and having first and second conductive type electrodes, first and second conductive type semiconductor layers, and an active layer therebetween,
Among the plurality of LED chips, at least two adjacent LED chips are electrically connected in parallel on the electrode pattern layer,
And the LED chips connected in parallel are electrically connected in series through the electrode pattern layer.
일정한 모양과 배열로 상기 기판에 형성되는 다수의 도금층들을 포함하는 발광 다이오드 패키지7. The method according to claim 6, wherein the electrode pattern layer
A light emitting diode package comprising a plurality of plated layers formed on a substrate in a predetermined shape and arrangement
상기 다수의 LED 칩들과 도금층을 연결하는 다수의 전기적 접속 부재들을 더 포함하고,
상기 다수의 LED 칩들은 상기 다수의 도금층들 중에서 어느 하나의 도금층에 접합되도록 배치되고, 상기 다수의 전기적 접속 부재들을 통해 다른 도금층에 연결되어 전기적으로 병렬 연결되는 발광 다이오드 패키지. 8. The method of claim 7,
Further comprising a plurality of electrical connecting members connecting the plurality of LED chips to the plating layer,
Wherein the plurality of LED chips are arranged to be bonded to any one of the plating layers among the plurality of plating layers and connected to another plating layer through the plurality of electrical connecting members to be electrically connected in parallel.
상기 다수의 LED 칩들은 각각
상기 제 1 도전형 전극이 상기 어느 하나의 도금층에 접합되도록 배치되고, 상기 제 2 도전형 전극이 상기 전기적 접속 부재를 통해 상기 다른 도금층에 연결되는 수직형 LED 칩인 발광 다이오드 패키지. 9. The method of claim 8,
The plurality of LED chips
Wherein the first conductive type electrode is arranged to be bonded to any one of the plating layers and the second conductive type electrode is connected to the other plating layer through the electrical connecting member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130001152A KR20140089199A (en) | 2013-01-04 | 2013-01-04 | Light emitting diode package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130001152A KR20140089199A (en) | 2013-01-04 | 2013-01-04 | Light emitting diode package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140089199A true KR20140089199A (en) | 2014-07-14 |
Family
ID=51737456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130001152A KR20140089199A (en) | 2013-01-04 | 2013-01-04 | Light emitting diode package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140089199A (en) |
-
2013
- 2013-01-04 KR KR1020130001152A patent/KR20140089199A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5799124B2 (en) | AC drive type light emitting diode | |
| JP5687200B2 (en) | Multi-chip light emitting diode module | |
| US7791091B2 (en) | Semiconductor light-emitting device, light-emitting module and lighting unit | |
| JP6101001B2 (en) | Light emitting device package and illumination system including the same | |
| US8299477B2 (en) | Light emitting device and method for fabricating the same | |
| CN102315239B (en) | Photoelectric cell | |
| US20070131958A1 (en) | Single chip with multi-LED | |
| US9006973B2 (en) | Light emitting device | |
| JP2009088190A (en) | Mounting board and led module | |
| US11990577B2 (en) | Light-emitting device and method for manufacturing the same | |
| JP5655302B2 (en) | Lighting device | |
| TW201021244A (en) | Opto-electronic device | |
| US20130002139A1 (en) | Semiconductor light emitting device package | |
| JP6776347B2 (en) | Light emitting element, manufacturing method of light emitting element and light emitting module | |
| KR20140089199A (en) | Light emitting diode package | |
| JP2022048556A (en) | Lighting fixture unit and vehicular lighting fixture | |
| JP2012015226A (en) | Light emitting device and illumination device | |
| JP2018530152A (en) | LED light source with electronic circuit | |
| KR20140049350A (en) | Light emitting device | |
| JP2012134306A (en) | Light-emitting device and luminaire using the same | |
| KR101823929B1 (en) | Semiconductor Light Emitting Device | |
| KR20140095887A (en) | Light emitting diode package | |
| KR101237520B1 (en) | Light emitting diode package | |
| KR20160115307A (en) | Light emitting device and light emitting device package including the device | |
| KR20140122297A (en) | The substrate, the method of manufacturing a substrate, the lighting emitting device package, and the method of manufacturing a lighting emitting device package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |