KR20140084389A - 평판표시장치의 제조방법 - Google Patents

평판표시장치의 제조방법 Download PDF

Info

Publication number
KR20140084389A
KR20140084389A KR1020120152803A KR20120152803A KR20140084389A KR 20140084389 A KR20140084389 A KR 20140084389A KR 1020120152803 A KR1020120152803 A KR 1020120152803A KR 20120152803 A KR20120152803 A KR 20120152803A KR 20140084389 A KR20140084389 A KR 20140084389A
Authority
KR
South Korea
Prior art keywords
light emitting
display
forming
cell
electrode
Prior art date
Application number
KR1020120152803A
Other languages
English (en)
Other versions
KR101992906B1 (ko
Inventor
오재훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120152803A priority Critical patent/KR101992906B1/ko
Publication of KR20140084389A publication Critical patent/KR20140084389A/ko
Application granted granted Critical
Publication of KR101992906B1 publication Critical patent/KR101992906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본원의 일 실시예는 평판표시장치를 제조하는 방법에 있어서, 기판의 일면 상에, 복수의 화소영역을 정의하고, 상기 복수의 화소영역에 대응하는 복수의 구동 트랜지스터를 포함하는 셀 어레이를 형성하는 단계; 상기 셀 어레이 상에 상기 복수의 화소영역에 대응하는 복수의 발광구조물로 이루어진 발광 어레이를 형성하는 단계; 상기 셀 어레이, 상기 발광 어레이, 및 상기 셀 어레이 상에 상기 발광 어레이를 밀봉하도록 형성된 커버층을 포함하는 표시 셀을 형성하는 단계; 상기 표시 셀, 상기 표시 셀의 광방출면인 상기 기판의 다른 일면에 형성된 편광판, 및 상기 셀 어레이에 연결된 외부회로를 포함하는 표시모듈을 형성하는 단계; 및 상기 편광판에 제 1 파장영역의 레이저빔을 선택적으로 조사하여, 상기 표시모듈의 휘점불량을 리페어하는 단계를 포함하는 평판표시장치의 제조방법을 제공한다.

Description

평판표시장치의 제조방법{FLAT DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME}
본원은 평판표시장치의 제조방법에 관한 것으로, 특히 수율을 향상시킬 수 있는 평판표시장치의 제조방법에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
한편, 능동 매트릭스 구동 방식(Active Matrix Driving Mode)의 평판표시장치는 복수의 화소영역을 독립적으로 구동시키기 위한 셀 어레이를 포함한다.
셀 어레이는 복수의 화소영역을 정의하도록 상호 교차 배열되는 게이트라인과 데이터라인, 및 게이트라인과 데이터라인의 교차 영역에 복수의 화소영역에 대응하도록 형성되는 복수의 스위치소자를 포함한다.
이러한 셀 어레이는 기판 상에 패터닝된 박막들로 형성됨에 따라, 정전기 또는 이물질에 의해 쉽게 배선 간 합선 또는 단선 불량이 발생될 수 있다. 이로 인해, 일부 화소영역은 제어신호에 관계없이, 항상 광을 방출하지 않는 암점이 되거나, 또는 항상 광을 방출하는 휘점이 될 수 있다.
이때, 암점불량은 쉽게 식별되지 않으므로 다소 허용될 수 있다. 그에 반해, 휘점불량은 다른 주위의 화소영역보다 밝게 도드라져서, 용이하게 식별될 수 있으므로, 휘점불량이 발생된 경우, 평판표시장치는 제품성을 상실하여 폐기된다. 이에 따라, 평판표시장치의 수율을 향상시키는 데에 한계가 있는 문제점이 있다.
더불어, 평판표시장치가 표시모듈로 제품화된 이후에 휘점불량이 발생된 경우, 평판표시장치를 제품화하기까지의 제조비용 및 제조시간이 불필요하게 소모되는 문제점이 있다.
본원은 표시모듈로 제품화된 평판표시장치에서 발생된 휘점불량을 수리하여, 수율을 향상시킬 수 있는 평판표시장치의 제조방법을 제공하기 위한 것이다.
이와 같은 과제를 해결하기 위하여, 본원은 평판표시장치를 제조하는 방법에 있어서, 기판의 일면 상에, 복수의 화소영역을 정의하고, 상기 복수의 화소영역에 대응하는 복수의 구동 트랜지스터를 포함하는 셀 어레이를 형성하는 단계; 상기 셀 어레이 상에 상기 복수의 화소영역에 대응하는 복수의 발광구조물로 이루어진 발광 어레이를 형성하는 단계; 상기 셀 어레이, 상기 발광 어레이, 및 상기 셀 어레이 상에 상기 발광 어레이를 밀봉하도록 형성된 커버층을 포함하는 표시 셀을 형성하는 단계; 상기 표시 셀, 상기 표시 셀의 광방출면인 상기 기판의 다른 일면에 형성된 편광판, 및 상기 셀 어레이에 연결된 외부회로를 포함하는 표시모듈을 형성하는 단계; 및 상기 편광판에 제 1 파장영역의 레이저빔을 선택적으로 조사하여, 상기 표시모듈의 휘점불량을 리페어하는 단계를 포함하는 평판표시장치의 제조방법을 제공한다.
이 중 상기 발광 어레이를 형성하는 단계에서, 상기 복수의 발광구조물 각각은 상기 셀 어레이 상에 상기 각 화소영역과 대응하도록 형성되고 상기 각 구동트랜지스터에 연결되는 제 1 전극, 상기 제 1 전극 상에 형성되는 발광층, 및 상기 발광층 상에 상기 제 1 전극과 대향하도록 형성되는 제 2 전극을 포함한다.
그리고, 상기 표시모듈의 휘점불량을 리페어하는 단계에서, 상기 제 1 파장영역의 레이저빔을 선택적으로 조사하여, 상기 휘점불량으로 검출된 화소영역에 대응하는 구동 트랜지스터와 제 1 전극 사이의 연결을 제거한다. 이때, 상기 제 1 파장영역은 900nm 이상이다.
본원의 일 실시예에 따른 평판표시장치의 제조방법은 표시모듈을 형성한 이후에, 표시모듈의 휘점불량을 리페어하는 단계를 포함한다.
이때, 휘점불량을 리페어하는 단계에 의해, 표시모듈의 광방출면이 손상되는 것을 방지하기 위해, 휘점불량을 리페어하기 위한 레이저빔의 파장영역은 900nm 이상이다.
이와 같이, 광 방출면의 손상을 방지하면서, 표시모듈의 휘점 불량을 리페어할 수 있어, 표시모듈에서 휘점 불량이 검출된 경우에도, 해당 표시모듈을 폐기하지 않을 수 있다. 그러므로, 평판표시장치의 수율을 향상시킬 수 있고, 불필요하게 소모되는 제조비용 및 제조시간을 단축할 수 있다.
도 1은 본원의 일 실시예에 따른 유기발광표시장치의 제조방법을 나타낸 순서도이다.
도 2a 내지 도 2d는 도 1의 단계(S100)에 의한 셀 어레이를 나타낸 도면이다.
도 3a 및 도 3b는 도 1의 단계(S200)에 의한 발광 어레이를 나타낸 도면이다.
도 4는 도 1의 단계(S300)에 의한 표시 셀을 나타낸 도면이다.
도 5a 및 도 5b는 도 1의 단계(S400)에 의한 표시 모듈을 나타낸 도면이다.
도 6은 도 1의 단계(S401)를 나타낸 공정도이다.
도 7은 평판표시장치의 광방출면에 형성되는 편광판 등의 투과율을 나타낸 도면이다.
이하, 본원의 일 실시예에 따른 평판표시장치의 제조방법에 대하여 첨부한 도 1 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 1은 본원의 일 실시예에 따른 평판발광표시장치의 제조방법을 나타낸 순서도이다. 그리고, 도 2a 내지 도 2d는 도 1의 단계(S100)에 의한 셀 어레이를 나타낸 도면이며, 도 3a 및 도 3b는 도 1의 단계(S200)에 의한 발광 어레이를 나타낸 도면이고, 도 4는 도 1의 단계(S300)에 의한 표시 셀을 나타낸 도면이며, 도 5a 및 도 5b는 도 1의 단계(S400)에 의한 표시 모듈을 나타낸 도면이다. 또한, 도 6은 도 1의 단계(S401)를 나타낸 공정도이다. 더불어, 도 7은 평판표시장치의 광방출면에 형성되는 편광판 등의 투과율을 나타낸 도면이다.
도 1에 도시한 바와 같이, 본원의 일 실시예에 따른 평판표시장치의 제조방법은 기판 상에 셀 어레이를 형성하는 단계(S100), 셀 어레이의 불량을 리페어하는 단계(S101), 셀 어레이 상에 발광 어레이를 형성하는 단계(S200), 셀 어레이, 발광어레이 및 커버층을 포함하는 표시셀을 형성하는 단계(S300), 표시셀의 휘점불량을 리페어하는 단계(S301), 표시 셀, 편광판 및 외부회로를 포함하는 표시모듈을 형성하는 단계(S400), 및 표시모듈의 휘점불량을 리페어하는 단계(S401)를 포함한다.
도 2a에 도시한 바와 같이, 기판(101)의 일면 상에 셀 어레이(110)를 형성한다. (S100)
도 2b에 도시한 바와 같이, 셀 어레이(110)는 표시영역에 대응한 복수의 화소영역을 정의하도록 상호 교차하는 방향으로 배열되는 게이트라인(GL)과 데이터라인(DL)을 포함한다. 그리고, 데이터라인(DL)과 평행하게 교번하여 배열되는 픽셀라인(PL)을 더 포함한다.
여기서, 게이트라인(GL)은 게이트 드라이버(G-Dr)에 연결되어, 복수의 화소영역에 각각의 게이트신호를 공급한다. 그리고, 데이터라인(DL)은 데이터 드라이버(D-Dr)에 연결되어, 복수의 화소영역에 각각의 데이터신호를 공급한다. 또한 픽셀라인(PL)은 픽셀 드라이버(P-Dr)에 연결되어, 복수의 화소영역에 각각의 구동신호를 공급한다.
더불어, 도 2c에 도시한 바와 같이, 셀 어레이(110)는 각 화소영역에 대응하는 스위칭트랜지스터(STr), 구동트랜지스터(DTr), 및 스토리지커패시터(StgC)를 더 포함한다.
스위칭트랜지스터(STr)에 있어서, 게이트전극은 게이트라인(GL)에 연결되고, 소스전극은 데이터라인(DL)에 연결되며, 드레인전극은 스토리지커패시터(StgC)의 일단 및 구동트랜지스터(DTr)의 게이트전극에 연결된다.
스토리지커패시터(StgC)의 다른 일단은 픽셀라인(PL)에 연결된다.
구동트랜지스터(DTr)에 있어서, 소스전극은 스토리지커패시터(StgC)의 다른 일단과 함께 픽셀라인(PL)에 연결되고, 드레인전극은 후술할 유기발광소자(ED)에 연결된다.
이러한 셀 어레이(110)의 각 화소영역은, 게이트라인(GL)의 게이트신호에 응답하여 스위칭트랜지스터(STr)가 턴온하고, 턴온한 스위칭트랜지스터(STr)에 의해 구동트랜지스터(DTr)가 턴온하며, 턴온한 구동트랜지스터(DTr)에 의해 유기발광소자(ED)에 구동전류가 공급됨으로써, 광을 방출하는 영역이 된다. 이때, 유기발광소자(ED)의 구동전류는 각 화소영역에 대응한 휘도에 대응한 픽셀라인(PL)의 구동신호에 기초한다.
그리고, 스토리지커패시터(StgC)는 스위칭트랜지스터(STr)의 턴온-턴오프 동작 직후에, 구동트랜지스터(DTr)의 게이트신호를 기설정된 턴온기간만큼 유지하기 위한 것으로, 기설정된 턴온기간은 데이터라인(DL)의 데이터신호에 기초한다.
도 2d에 도시한 바와 같이, 셀 어레이(110)에 있어서, 각 화소영역에 대응한 구동트랜지스터(DTr)는 기판(101) 상에 게이트라인(도 2c의 GL)으로부터 분기되어 형성된 게이트전극(111), 기판(101) 상의 전면에 게이트라인(GL)과 게이트전극(111)을 덮도록 형성된 게이트절연막(112), 게이트절연막(112) 상에 게이트전극(111)의 적어도 일부와 오버랩하도록 형성된 액티브층(113), 게이트절연막(112) 상에 데이터라인(도 2c의 DL)으로부터 분기되어 액티브층(113)의 일측영역과 오버랩하도록 형성된 소스전극(114), 게이트절연막(112) 상에 액티브층(113)의 다른 일측영역과 오버랩하고 소스전극(114)으로부터 이격되도록 형성된 드레인전극(115), 및 게이트절연막(112) 상의 전면에 액티브층(113)과 소스전극(114)과 드레인전극(115)을 덮도록 형성된 층간절연막(116)을 포함하여 이루어진다.
이와 같이, 셀 어레이(110)를 형성한 후(S100), 셀 어레이(110)의 불량을 리페어한다. (S101)
일 예로, 셀 어레이(110)의 불량을 리페어하는 단계(S101)에서, 복수의 화소영역에 대응한 복수의 구동트랜지스터(DTr) 전체의 턴온-턴오프를 반복하면서, 각 라인의 전압레벨을 측정하는 테스트를 실시하여, 배선 간의 단선 또는 합선 불량을 검출할 수 있다. 이러한 테스트를 통해, 검출된 셀 어레이(110)의 불량이 수리 가능한 경우, 검출된 불량을 리페어한다. 반면, 검출된 셀 어레이(110)의 불량이 수리 불가능한 경우, 셀 어레이(110) 자체를 폐기할 수 있다.
다음, 도 3a에 도시한 바와 같이, 단계(S101)에 의해 불량이 미검출되거나 불량이 리페어된 셀 어레이(110) 상에 발광 어레이(120)를 형성한다. (S200)
발광 어레이(120)는 복수의 화소영역에 대응한 복수의 발광구조물로 이루어진다.
도 3a에서 상세히 도시되어 있지 않으나, 복수의 발광구조물 각각은 각 구동트랜지스터(도 3d의 DTr)와 연결된 제 1 전극, 제 1 전극에 대향하는 제 2 전극, 및 제 1 전극과 제 2 전극 사이에 개재된 발광층을 포함한다.
일 예로, 도 3b에 도시한 바와 같이, 발광어레이(120)의 각 발광구조물이 유기발광소자(ED: organic Emitting Device)인 경우, 발광어레이(120)는 층간절연막(116) 상의 각 화소영역에 대응하여 형성되는 제 1 전극(121), 제 1 전극(121) 상에 발광성의 유기물질로 형성되는 발광층(122), 및 발광층(122) 상에 제 1 전극(121)과 대향하도록 형성되는 제 2 전극(123)을 포함한다. 그리고, 발광어레이(120)는 층간절연막(116) 상에 각 화소영역의 외곽과 대응하여 형성되는 뱅크(124)를 더 포함한다.
여기서, 발광층(122)에서 발생된 광이 기판(101)을 통해 외부로 방출되도록, 제 1 전극(121)은 투명도전성물질로 형성되고, 제 2 전극(123)은 반사성의 금속물질로 형성된다.
제 1 전극(121)은, 구동트랜지스터(DTr)의 드레인전극(115)의 일부를 노출하도록 층간절연막(116)을 관통하는 콘택홀(CT)을 통해, 구동트랜지스터(DTr)의 드레인전극(115)과 연결된다.
제 2 전극(123)은 복수의 화소영역에 공통으로 대응하도록, 뱅크(124) 상에 상호 연결되어 형성될 수 있다.
또한, 뱅크(124)는 층간절연막(116) 상에 제 1 전극(121)의 적어도 일부와 오버랩하도록 형성될 수 있다.
도 4에 도시한 바와 같이, 셀 어레이(110) 상에 발광 어레이(120)를 밀봉하는 커버층(130)을 형성하여, 셀 어레이(110), 발광 어레이(120) 및 커버층(130)을 포함하는 표시 셀(100)을 형성한다. (S300)
일 예로, 커버층(130)은 표시영역의 외곽인 비표시영역에 대응하여 형성된 실링층(140)을 통해, 기판(101)과 대면 합착되어 형성될 수 있다. 이때, 커버층(130)은 기판 또는 필름 형태로 마련될 수 있다.
그리고, 도 4에서 상세히 도시하고 있지 않으나, 표시 셀(100)은 기판(101)과 커버층(130) 사이에 충진되어 형성된 밀봉재를 더 포함할 수 있다.
이와 같이 표시 셀(100)을 형성한 후(S300), 표시 셀(100)의 휘점불량을 리페어한다. (S301)
일 예로, 표시 셀(100)의 휘점불량을 리페어하는 단계(S301)에서, 복수의 화소영역에 대응한 복수의 구동트랜지스터(DTr) 전체의 턴온-턴오프를 반복하면서, 복수의 화소영역 각각의 휘도를 측정하는 테스트를 실시하여, 복수의 화소영역 중에서 구동트랜지스터(DTr)의 턴오프기간동안 발광상태를 유지하는 화소영역을 휘점불량으로 검출할 수 있다.
그리고, 휘점불량이 임계 개수 미만으로 검출되면, 휘점불량인 화소영역에 대응한 구동트랜지스터(DTr)와 제 1 전극(121) 사이의 연결을 제거하여, 휘점불량을 암점으로 변경시키는 리페어를 실시한다. 이에 대해서는 도 6을 참조하여, 표시모듈의 휘점불량을 리페어하는 단계(S401)과 함께 더욱 상세히 설명하기로 한다.
다음, 단계(S301)에 의해 휘점불량이 미검출되거나 휘점불량이 리페어된 표시 셀(100)에 기초하여, 표시모듈(DM: Display Module)을 형성한다. (S400)
즉, 도 5a에 도시한 바와 같이, 표시 셀(100) 중 광방출면인 기판(101)의 다른 일면에 편광판(200)을 형성하고, 표시 셀(100)의 셀 어레이(110)에 외부 회로(300)를 연결함으로써, 표시 모듈(DM)을 형성한다.
여기서, 편광판(200)은 필름 형태로 형성될 수 있다.
그리고, 외부 회로(300)는 PCB(Printed Circuit Board) 형태로, 게이트 드라이버(도 2b의 G-Dr), 데이터 드라이버(도 2b의 D-Dr), 및 픽셀 드라이버(도 2b의 P-Dr) 중 적어도 하나를 포함할 수 있다. 이러한 외부 회로(300)는 FPC(Flexible Printed Circuit, 301)를 통해 셀 어레이(110)에 연결될 수 있다.
또는, 도 5b에 도시한 바와 같이, 기판(101)의 다른 일면에 편광판(200)을 형성하고, 셀 어레이(110)에 외부 회로(300)를 연결한 후, 표시 셀(100) 및 외부 회로(300)를 지지하는 바텀커버(410)를 커버층(130) 하부에 형성하고, 표시 셀(100)의 측면을 둘러싸는 탑케이스(420)를 바텀커버(410) 및 표시 셀(100) 각각과 체결시킴으로써, 표시모듈(DM')을 형성할 수도 있다.
여기서, 바텀커버(410)는 바텀커버(410)와 커버층(130) 사이의 제 1 점착층(411)을 통해 커버층(130) 하부에 부착되어 고정될 수 있다.
이와 같이, 표시모듈(DM, DM')을 형성한 후(S400), 표시모듈(DM, DM')의 휘점불량을 리페어한다. (S401)
일 예로, 표시 셀(100)의 휘점불량을 리페어하는 단계(S301)와 마찬가지로, 표시모듈(DM, DM')의 휘점불량을 리페어하는 단계(S401)에서, 복수의 화소영역에 대응한 복수의 구동트랜지스터(DTr) 전체의 턴온-턴오프를 반복하면서, 복수의 화소영역 각각의 휘도를 측정하는 테스트를 실시하여, 복수의 화소영역 중에서 구동트랜지스터(DTr)의 턴오프기간동안 발광상태를 유지하는 화소영역을 휘점불량으로 검출할 수 있다.
그리고, 휘점불량이 임계 개수 미만으로 검출되면, 휘점불량인 화소영역에 대응한 구동트랜지스터(DTr)와 제 1 전극(121) 사이의 연결을 제거하여, 휘점불량을 암점으로 변경시키는 리페어를 실시한다. 여기서, 임계 개수는 평판표시장치에 대해 허용된 암점불량의 개수 이하이다.
구체적으로, 도 6에 도시한 바와 같이, 표시모듈(DM)의 휘점불량을 리페어하는 단계(S401)에서, 표시 셀의 광방출면인 기판(101)의 다른 일면에 형성된 편광판(200) 측으로 제 1 파장영역의 레이저빔(LB: Laser Beam)을 선택적으로 조사한다. 이때, 레이저빔(LB)은 휘점불량으로 검출된 화소영역에 대응한 구동트랜지스터(DTr)의 드레인전극(115)에 조사된다.
이와 같은 레이저빔(LB)의 조사로 인해, 휘점불량으로 검출된 화소영역에 대응한 구동트랜지스터(DTr)의 드레인전극(115) 중 콘택홀(CT)에 의해 노출된 드레인전극의 일부(115a)와, 드레인전극의 나머지 다른 일부(115b) 사이가 단선된다. 이에, 휘점불량으로 검출된 화소영역에 대응한 구동트랜지스터(DTr)와 발광구조물(ED)의 제 1 전극(121) 사이의 연결이 제거되므로, 발광구조물(ED)은 구동트랜지스터(DTr)의 턴온-턴오프에 관계없이 광을 방출하지 않음으로써, 휘점불량은 암점으로 리페어된다.
더불어, 도 7에 도시한 바와 같이, 편광판(Pol Film, 도 5a 및 도 5b의 200)의 투과율은 900nm 이상의 파장영역에서 약 90% 이상이 된다. 또한, 편광판(200)과 함께 기판(101)의 다른 일면 상에 형성될 수 있는 광학필름(FPR Film), 광학필름과 편광판의 순차 적층물(FPR_POL), 및 편광판과 광학필름의 순차 적층물(POL_FPR) 각각의 투과율도 900nm 이사의 파장영역에서 약 90% 이상이 된다.
이에, 휘점불량을 리페어하는 단계(S401)에서, 레이저빔(LB)의 조사에 따른 편광판(200)의 손상을 최소화하기 위하여, 편광판(200) 측으로 조사되는 레이저빔(LB)의 제 1 파장영역은 900nm 이상이다. 즉, 휘점불량을 리페어하더라도, 편광판(200)이 손상되면, 결국 표시모듈(DM, DM')을 폐기하여야 하므로, 편광판(200)의 손상 가능성이 최소화되도록, 편광판(200)의 투과율이 90%이상인 900nm 이상의 파장영역의 레이저빔(LB)을 이용하여 휘점불량을 리페어한다.
특히, 레이저빔(LB)에 의한 영향이 드레인전극(115)까지만 도달되도록, 레이저빔(LB)의 제 1 파장영역은 1064nm일 수 있다.
한편, 표시 셀(100)의 휘점불량을 리페어하는 단계(S301)에서도, 휘점불량으로 검출된 화소영역에 대응한 구동트랜지스터(DTr)와 제 1 전극(121) 사이의 연결을 제거하기 위하여, 제 2 파장영역의 레이저빔(LB)을 기판(101) 측으로 조사할 수 있다. 이 경우, 표시 셀(100)은 편광판(도 5a 및 도 5b의 200)을 포함하지 않으므로, 레이저빔(LB)의 제 2 파장영역은 900nm 미만이어도 상관이 없다. 일 예로, 제 2 파장영역은 약 500nm 이상일 수 있다. 특히, 제 2 파장영역은 532nm일 수 있다.
이상과 같이, 본원의 일 실시예에 따른 평판표시장치의 제조방법은 표시모듈을 형성한 이후에 휘점불량을 리페어하는 단계를 포함하고, 이때 900nm 이상의 파장영역의 레이저빔을 이용함으로써, 편광판의 손상을 최소화할 수 있다.
그러므로, 표시모듈을 제조한 이후에 휘점불량이 발생하더라도, 표시모듈을 폐기하지 않을 수 있으므로, 평판표시장치의 수율을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
101: 기판 110: 셀 어레이
111: 게이트전극 112: 게이트절연막
113: 액티브층 114: 소스전극
115: 드레인전극 116: 층간절연막
121: 제 1 전극 122: 발광층
123: 제 2 전극 124: 뱅크
130: 커버층 140: 실링층
100: 표시 셀 DM, DM': 표시모듈
200: 편광판 300: 외부회로
301: FPC 410: 바텀커버
420: 탑케이스 LB: 레이저빔

Claims (7)

  1. 평판표시장치를 제조하는 방법에 있어서,
    기판의 일면 상에, 복수의 화소영역을 정의하고, 상기 복수의 화소영역에 대응하는 복수의 구동 트랜지스터를 포함하는 셀 어레이를 형성하는 단계;
    상기 셀 어레이 상에 상기 복수의 화소영역에 대응하는 복수의 발광구조물로 이루어진 발광 어레이를 형성하는 단계;
    상기 셀 어레이, 상기 발광 어레이, 및 상기 셀 어레이 상에 상기 발광 어레이를 밀봉하도록 형성된 커버층을 포함하는 표시 셀을 형성하는 단계;
    상기 표시 셀, 상기 표시 셀의 광방출면인 상기 기판의 다른 일면에 형성된 편광판, 및 상기 셀 어레이에 연결된 외부회로를 포함하는 표시모듈을 형성하는 단계; 및
    상기 편광판에 제 1 파장영역의 레이저빔을 선택적으로 조사하여, 상기 표시모듈의 휘점불량을 리페어하는 단계를 포함하는 평판표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 발광 어레이를 형성하는 단계에서,
    상기 복수의 발광구조물 각각은
    상기 셀 어레이 상에 상기 각 화소영역과 대응하도록 형성되고 상기 각 구동트랜지스터에 연결되는 제 1 전극,
    상기 제 1 전극 상에 형성되는 발광층, 및
    상기 발광층 상에 상기 제 1 전극과 대향하도록 형성되는 제 2 전극을 포함하고,
    상기 표시모듈의 휘점불량을 리페어하는 단계에서,
    상기 제 1 파장영역의 레이저빔을 선택적으로 조사하여, 상기 휘점불량으로 검출된 화소영역에 대응하는 구동 트랜지스터와 제 1 전극 사이의 연결을 제거하며,
    상기 제 1 파장영역은 900nm 이상인 평판표시장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 레이저빔의 파장은 1064nm인 평판표시장치의 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 셀 어레이를 형성하는 단계에서,
    상기 복수의 구동트랜지스터 각각은
    상기 기판 상에 형성된 게이트전극,
    상기 기판 상의 전면에 상기 게이트전극을 덮도록 형성된 게이트절연막,
    상기 게이트절연막 상에 상기 게이트전극과 적어도 일부 오버랩하도록 형성된 액티브층,
    상기 액티브층의 양측에 각각 적어도 일부 오버랩하도록 상호 이격하여 형성된 소스전극과 드레인전극, 및
    상기 액티브층, 상기 소스전극과 드레인전극을 덮도록 형성된 층간절연막을 포함하고,
    상기 발광 어레이를 형성하는 단계에서,
    상기 복수의 발광구조물 각각의 상기 제 1 전극은 상기 드레인전극의 일부를 노출하도록 상기 층간절연막을 관통하는 콘택홀을 통해, 상기 드레인전극과 연결되고,
    상기 표시모듈의 휘점불량을 리페어하는 단계에서,
    상기 제 1 파장영역의 레이저빔을 선택적으로 조사하여, 상기 휘점불량으로 검출된 화소영역에 대응한 구동트랜지스터에서 드레인전극의 일부와, 상기 드레인전극의 나머지 다른 일부 사이를 단선하는 평판표시장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 표시모듈을 형성하는 단계에서,
    상기 표시모듈은
    상기 표시 셀의 상기 커버기판 아래에 형성되어, 상기 표시 셀 및 상기 외부회로를 지지하는 바텀커버, 및
    상기 표시 셀의 측면을 둘러싸도록 형성된 탑케이스를 더 포함하는 평판표시장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 셀 어레이를 형성하는 단계 이후에,
    상기 셀 어레이의 불량을 리페어하는 단계를 더 포함하는 평판표시장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 표시 셀을 형성하는 단계 이후에,
    상기 표시 셀의 광방출면에 제 2 파장영역의 레이저빔을 조사하여, 상기 표시 셀의 휘점불량을 리페어하는 단계를 더 포함하고,
    상기 제 2 파장영역은 500nm 이상인 평판표시장치의 제조방법.
KR1020120152803A 2012-12-26 2012-12-26 평판표시장치의 제조방법 KR101992906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120152803A KR101992906B1 (ko) 2012-12-26 2012-12-26 평판표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120152803A KR101992906B1 (ko) 2012-12-26 2012-12-26 평판표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20140084389A true KR20140084389A (ko) 2014-07-07
KR101992906B1 KR101992906B1 (ko) 2019-06-26

Family

ID=51734269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120152803A KR101992906B1 (ko) 2012-12-26 2012-12-26 평판표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101992906B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071753A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시모듈
KR20090049124A (ko) * 2007-11-13 2009-05-18 엘지전자 주식회사 액정표시소자의 휘점 불량 리페어 방법, 그 장치 및 그방법에 의해 리페어된 액정표시소자
KR20120028733A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 유기전계발광소자의 제조 방법 및 수리방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071753A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시모듈
KR20090049124A (ko) * 2007-11-13 2009-05-18 엘지전자 주식회사 액정표시소자의 휘점 불량 리페어 방법, 그 장치 및 그방법에 의해 리페어된 액정표시소자
KR20120028733A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 유기전계발광소자의 제조 방법 및 수리방법

Also Published As

Publication number Publication date
KR101992906B1 (ko) 2019-06-26

Similar Documents

Publication Publication Date Title
US9070898B2 (en) Organic light emitting display device
US7911552B2 (en) Display substrate, liquid crystal display device including the same, and method of repairing the same
EP3255690A1 (en) Display device and method of manufacturing the same
KR100884455B1 (ko) 유기전계발광 표시장치 및 그 모기판
US9097921B2 (en) Active matrix display device
KR102508256B1 (ko) 유기발광 표시패널, 유기발광 표시장치 및 이의 리페어 방법
TWI582438B (zh) 用於檢測短路缺陷之裝置及方法
JP2017219848A (ja) 表示装置及びその製造方法
CN102301409A (zh) 显示装置
US10090369B2 (en) Organic light emitting diode display
JP2008015366A (ja) 表示装置および表示装置の検査方法
US11930672B2 (en) Display device
KR102632174B1 (ko) 표시패널
KR20130128146A (ko) 유기전계발광 표시장치
US9036357B2 (en) Display device and method of manufacturing the same
KR101992906B1 (ko) 평판표시장치의 제조방법
KR102028978B1 (ko) 액정표시장치의 검사장치 및 그의 검사방법
JP2014006482A (ja) 表示装置用基板及びそれを備えた表示装置
KR20160079409A (ko) 박막트랜지스터 어레이 기판
CN101692142A (zh) 显示面板
KR20150049471A (ko) 유기발광다이오드 표시장치 및 이의 리페어 방법
KR102057653B1 (ko) 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법
US8654301B2 (en) Electro-optical device
JP2004192925A (ja) 有機ｅｌ表示パネル及びその検査方法
KR102201224B1 (ko) 디스플레이 패널

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant