KR20140077477A - Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same - Google Patents

Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same Download PDF

Info

Publication number
KR20140077477A
KR20140077477A KR1020120146329A KR20120146329A KR20140077477A KR 20140077477 A KR20140077477 A KR 20140077477A KR 1020120146329 A KR1020120146329 A KR 1020120146329A KR 20120146329 A KR20120146329 A KR 20120146329A KR 20140077477 A KR20140077477 A KR 20140077477A
Authority
KR
South Korea
Prior art keywords
growth
cavity
mask pattern
substrate
layer
Prior art date
Application number
KR1020120146329A
Other languages
Korean (ko)
Inventor
장종민
한창석
김화목
서대웅
이규호
인치현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120146329A priority Critical patent/KR20140077477A/en
Priority to EP13196850.5A priority patent/EP2743966B1/en
Priority to CN201310685119.2A priority patent/CN103872201B/en
Priority to US14/105,919 priority patent/US9059012B2/en
Priority to TW102146198A priority patent/TWI598940B/en
Priority to JP2013258173A priority patent/JP5819923B2/en
Publication of KR20140077477A publication Critical patent/KR20140077477A/en
Priority to US14/726,031 priority patent/US9356191B2/en
Priority to JP2015196120A priority patent/JP6258904B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

An epitaxial wafer having a void for substrate separation and a manufacturing method thereof are disclosed. The epitaxial wafer includes a substrate, a mask pattern disposed on the substrate and having a masking region and an opening region, and an epitaxial layer covering the mask pattern, wherein the epitaxial layer includes a void disposed on the masking region. The epitaxial layer can be easily separated from a growth substrate by applying a chemical lift off or stress lift off technique using the void because the epitaxial layer includes the void disposed on the masking region.

Description

기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법{EPITAXIAL LAYER HAVING VOID FOR SEPARATING GROWTH SUBSTRATE THEREFROM AND METHOD OF FABRICATING THE SAME}FIELD OF THE INVENTION [0001] The present invention relates to an epitaxial wafer having a cavity for substrate separation, and a method of manufacturing the same. BACKGROUND OF THE INVENTION < RTI ID = 0.0 >

본 발명은 에피층으로부터 성장 기판을 용이하게 분리할 수 있도록 에피층과 성장 기판 사이에 기판 분리용 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to an epitaxial wafer having a substrate separating cavity between an epitaxial layer and a growth substrate so that a growth substrate can be easily separated from the epitaxial layer and a method of manufacturing the epitaxial wafer.

무기 반도체 발광 다이오드에 있어서, 광 출력을 증가시키기 위해 에피층을 성장하기 위한 성장 기판을 에피층으로부터 분리하고 열 방출 특성이 양호한 지지 기판을 사용하는 수직형 구조의 발광 다이오드가 개발되고 있다.In an inorganic semiconductor light-emitting diode, a vertical-type light-emitting diode has been developed in which a growth substrate for growing an epi layer is separated from an epi layer and a support substrate having good heat radiation characteristics is used to increase light output.

수직형 구조의 발광 다이오드는 종래의 수평형 발광 다이오드(lateral LED)와 비교하여 동일 칩 크기에서 더 큰 발광 면적을 가지며, 또한 방열 효율이 높아 높은 내부 양자 효율을 갖는다. 나아가, 수직형 구조의 발광 다이오드는 광 방출면의 표면 텍스쳐링이 용이하여 광 추출 효율을 개선하기 쉽다.The light emitting diode of the vertical structure has a larger light emitting area at the same chip size as the conventional lateral light emitting diode (lateral LED), and has a high internal quantum efficiency because of high heat dissipation efficiency. Furthermore, the light emitting diode of the vertical structure is easy to improve the light extraction efficiency by facilitating the surface texturing of the light emitting surface.

수직형 발광 다이오드를 제조하기 위해 성장 기판을 분리하는 다양한 방법이 알려져 있으며, 특히 레이저 리프트 오프(Laser Lift-Off; LLO), 케미컬 리프트 오프(Chemical Lift-Off; CLO) 또는 스트레스 리프트 오프(Stress Lift-Off; SLO) 기법을 이용한 기판 분리 방법이 주목받고 있다.Various methods for separating a growth substrate for manufacturing vertical type light emitting diodes are known. In particular, a laser lift-off (LLO), a chemical lift-off (CLO), or a stress lift- -Off; SLO) technique has attracted attention.

그러나 레이저 리프트 오프 기법을 이용한 기판 분리 방법은 고가의 장비를 필요로 할 뿐만 아니라 다음과 같은 몇 가지 문제점을 갖는다. 우선, 강한 에너지의 레이저가 에피층에 충격을 가하기 때문에 에피층에 크랙(crack)이 발생할 수 있다. 나아가, 성장 기판을 통해 레이저를 조사하기 때문에, 성장 기판과 에피층의 에너지 밴드갭 차이가 클 것이 요구된다. 이에 따라, 에너지 밴드갭 차이가 거의 없는 동종 기판을 성장 기판으로 사용할 경우, 레이저 리프트 오프를 이용하여 성장 기판과 에피층을 분리하기 어렵다. 예컨대, 질화갈륨 기판 상에 성장된 질화갈륨계 에피층은 레이저 리프트 오프 기법을 이용하여 분리하기 어렵다.However, the method of separating a substrate using a laser lift-off technique requires not only expensive equipment but also some problems as follows. First, a laser of a strong energy impacts the epi layer, so cracks may occur in the epi layer. Further, since the laser is irradiated through the growth substrate, it is required that the energy band gap difference between the growth substrate and the epi layer be large. Accordingly, when the same type substrate having little difference in energy band gap is used as a growth substrate, it is difficult to separate the growth substrate and the epi layer by laser lift-off. For example, a gallium nitride epitaxial layer grown on a gallium nitride substrate is difficult to separate using a laser lift-off technique.

한편, 케미컬 리프트 오프 기법을 이용한 기판 분리 방법은, 성장 기판과 에피층 사이에 공동을 형성하고, 이 공동 영역으로 화학 용액을 침투시켜 성장 기판과 에피층 사이의 소정 영역을 화학적으로 식각하는 방법을 사용한다. Meanwhile, a method of separating a substrate using a chemical lift-off technique includes a method of forming a cavity between a growth substrate and an epi layer, and chemically etching a predetermined region between the growth substrate and the epi layer by penetrating the chemical solution into the cavity region use.

또한, 스트레스 리프트 오프 기법을 이용한 기판 분리 방법은, 성장 기판과 에피층 사이에 공동을 형성하여 에피층과 성장 기판의 결합력을 약화시키고, 스트레스를 인가하여 기판을 에피층으로부터 분리하는 방법을 사용한다.In addition, a method of separating a substrate using a stress lift-off technique uses a method of forming a cavity between a growth substrate and an epi layer to weaken the bonding force between the epi layer and the growth substrate, and separating the substrate from the epi layer by applying stress .

상기 케미컬 리프트 오프나 스트레스 리프트 오프는 레이저 리프트 오프에 비해 에피층의 손상을 방지할 수 있으며, 또한 동종 기판을 성장기판으로 사용하는 경우에도 적용될 수 있다. 이들 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 적용하기 위해서는, 성장 기판과 에피층 사이에 상대적으로 큰 공동을 만들 것이 요구된다.The chemical lift-off or the stress lift-off can prevent the damage of the epi layer as compared with the laser lift-off, and can also be applied to the case of using the same substrate as a growth substrate. In order to apply these chemical lift off or stress lift off techniques, it is required to make a relatively large cavity between the growth substrate and the epi layer.

본 발명이 해결하고자 하는 과제는, 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 적용할 수 있도록 성장 기판과 에피층 사이에 상대적으로 큰 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an epitaxial wafer having a relatively large cavity between a growth substrate and an epitaxial layer so that a chemical lift-off or a stress lift-off technique can be applied and a method of manufacturing the epitaxial wafer.

본 발명이 해결하고자 하는 또 다른 과제는, 에피층 성장 조건을 이용하여 성장 기판과 에피층 사이에 공동을 형성할 수 있는 에피 웨이퍼 제조 방법을 제공하는 것이다.Another object of the present invention is to provide an epitaxial wafer manufacturing method capable of forming a cavity between a growth substrate and an epitaxial layer using epitaxial layer growth conditions.

본 발명의 일 태양에 따른 에피 웨이퍼는, 기판; 상기 기판 상에 위치하고 마스킹 영역과 개구부 영역을 갖는 마스크 패턴; 상기 마스크 패턴을 덮는 에피층을 포함한다. 나아가, 상기 에피층은 상기 마스킹 영역 상에 위치하는 공동을 포함한다. An epitaxial wafer according to one aspect of the present invention includes: a substrate; A mask pattern positioned on the substrate and having a masking region and an opening region; And an epi layer covering the mask pattern. Furthermore, the epi layer includes a cavity located on the masking region.

본 명세서에 있어서, "에피 웨이퍼"는 성장 기판과 상기 성장 기판상에 성장된 에피층을 갖는 웨이퍼를 의미하며, 특히, 성장 기판으로부터 분리하기 위한 에피층을 갖는 웨이퍼를 의미한다.As used herein, an "epitaxial wafer " refers to a wafer having a growth substrate and an epitaxial layer grown on the growth substrate, and more particularly, a wafer having an epilayer for separating from a growth substrate.

상기 에피층이 마스킹 영역 상에 위치하는 공동을 포함하므로, 상기 공동을 이용하여 케미컬 리프트 오프 또는 스트레스 리프트 오프 기법을 적용하여 에피층을 성장 기판으로부터 쉽게 분리할 수 있다.Since the epi layer includes cavities located on the masking region, the cavity can be used to easily separate the epi layer from the growth substrate by applying a chemical lift-off or stress lift-off technique.

상기 공동은 상기 마스킹 영역 상에 한정되어 위치할 수 있다. 특히, 상기 공동은 상기 에피층과 상기 마스킹 영역 사이에 위치하는 하부 공동 및 상기 하부 공동으로부터 상기 에피층의 두께 방향으로 형성된 상부 공동을 포함할 수 있다. 여기서, 상기 하부 공동은 상기 상부 공동에 비해 상대적으로 더 넓은 폭을 갖는다.The cavity may be confined and positioned on the masking area. In particular, the cavity may comprise a lower cavity located between the epilayer and the masking region and an upper cavity formed from the lower cavity in the thickness direction of the epilayer. Here, the lower cavity has a relatively larger width than the upper cavity.

상기 마스킹 영역 상에 위치하는 공동에 의해 에피층과 마스킹 영역 사이의 결합력이 약화되며 따라서 스트레스 리프트 오프 기법을 이용하여 에피층을 성장 기판으로부터 쉽게 분리할 수 있다. 나아가, 마스크 패턴이 SiO2 등의 산화막으로 형성된 경우, HF나 BOE 용액을 상기 공동을 통해 침투시킴으로써 상기 마스킹 영역을 쉽게 제거할 수 있으며, 따라서, 케미컬 리프트 오프 기법을 이용하여 상기 에피층을 성장기판으로부터 쉽게 분리할 수 있다.The bonding force between the epi layer and the masking region is weakened by the cavity located on the masking region and therefore the epitaxial layer can be easily separated from the growth substrate using the stress lift off technique. Further, when the mask pattern is formed of an oxide film such as SiO 2, the masking region can be easily removed by infiltrating HF or BOE solution through the cavity, so that the epilayer is removed from the growth substrate It can be easily separated.

본 실시예에서, 상기 마스킹 영역은 5 내지 30 ㎛ 범위의 폭을 가질 수 있으며, 나아가, 10 내지 30 ㎛ 범위의 폭을 가질 수 있다. 또한, 상기 개구부 영역은 1 ㎛ 이상 3㎛ 미만의 폭을 가질 수 있다. 이러한 마스킹 영역의 폭은 종래의 에피택셜 수평 성장(epitaxial lateral overgrowth; ELOG)을 위한 마스크 패턴과 구별된다. 종래의 ELOG를 위한 마스크 패턴에서는 마스킹 영역 상에 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 적용할 수 있는 공동이 형성되지 않는다. 이에 반해, 마스킹 영역의 폭을 상대적으로 넓게 하고, 또한 개구부 영역을 좁게 함으로써 마스킹 영역 상에 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 적용할 수 있는 상대적으로 큰 공동을 형성할 수 있다.In this embodiment, the masking region may have a width in the range of 5 to 30 mu m, and further may have a width in the range of 10 to 30 mu m. Further, the opening region may have a width of 1 mu m or more and less than 3 mu m. The width of this masking region is distinct from the mask pattern for conventional epitaxial lateral overgrowth (ELOG). Conventional mask patterns for ELOG do not form cavities that can apply chemical lift-off or stress lift-off techniques on masking areas. On the other hand, by relatively enlarging the width of the masking region and narrowing the opening region, it is possible to form a relatively large cavity that can apply the chemical lift-off or stress lift-off technique on the masking region.

상기 에피 웨이퍼는, 상기 마스크 패턴과 상기 기판 사이에 위치하는 n형 질화갈륨계 희생층을 더 포함할 수 있으며, 상기 희생층은 상기 마스크 패턴의 개구부 영역 하부에 위치하는 제1 공동을 가질 수 있다.The epitaxial wafer may further include an n-type gallium nitride based sacrificial layer positioned between the mask pattern and the substrate, and the sacrificial layer may have a first cavity located under the opening region of the mask pattern .

한편, 상기 에피층은 평평한 상부면을 가질 수 있다. 나아가, 상기 에피 웨이퍼는 상기 에피층 상에 위치하는 반도체 적층 구조를 더 포함할 수 있다.On the other hand, the epi layer may have a flat upper surface. Further, the epi wafer may further include a semiconductor laminated structure located on the epi layer.

본 발명의 다른 태양에 따른 에피 웨이퍼 제조 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 마스킹 영역과 개구부 영역을 갖는 마스크 패턴을 형성하고; 상기 마스크 패턴을 갖는 성장 기판 상에 상기 마스크 패턴을 덮는 에피층을 성장시키는 것을 포함할 수 있다. 여기서, 상기 에피층은 상기 마스킹 영역 상에 공동을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an epitaxial wafer, comprising: preparing a growth substrate; Forming a mask pattern having a masking region and an opening region on the growth substrate; And growing an epitaxial layer covering the mask pattern on a growth substrate having the mask pattern. Here, the epilayer includes a cavity on the masking region.

상기 공동은 상기 마스킹 영역 상에 한정되어 위치할 수 있다. 또한, 상기 공동은 상기 에피층과 상기 마스킹 영역 사이에 위치하는 하부 공동 및 상기 하부 공동으로부터 상기 에피층의 두께 방향으로 형성된 상부 공동을 포함할 수 있다. 상기 하부 공동은 상기 상부 공동에 비해 상대적으로 더 넓은 폭을 갖는다.The cavity may be confined and positioned on the masking area. The cavity may also include a lower cavity positioned between the epilayer and the masking region and an upper cavity formed in the thickness direction of the epilayer from the lower cavity. The lower cavity has a relatively wider width than the upper cavity.

상기 에피층을 성장하는 것은, 수직 성장이 수평 성장보다 우세한 3D 성장 조건으로 3D 에피층을 성장하고, 상기 3D 에피층 상에 수직 성장보다 수평 성장이 우세한 2D 성장 조건으로 2D 에피층을 성장하는 것을 포함할 수 있다.The growth of the epi layer is performed by growing a 3D epi layer under a 3D growth condition in which vertical growth is superior to horizontal growth and growing a 2D epi layer in a 2D growth condition in which horizontal growth predominates over vertical growth on the 3D epi layer .

나아가, 상기 에피층을 성장하는 것은, 일정한 3D 성장 조건으로 3D 에피층을 성장한 후, 상기 3D 성장 조건으로부터 2D 성장 조건으로 점진적으로 성장 조건을 변경하면서 에피층을 성장시키는 것을 포함할 수 있다. 이에 따라, 성장 조건의 급격한 변화를 방지하여 에피층을 안정되게 성장시킬 수 있다.Further, growing the epi layer may include growing a 3D epi layer with constant 3D growth conditions, and then growing the epi layer while gradually changing growth conditions from the 3D growth conditions to 2D growth conditions. Thus, the epitaxial layer can be stably grown by preventing abrupt changes in growth conditions.

몇몇 실시예들에 있어서, 상기 마스킹 영역은 5 내지 30 ㎛ 범위의 폭을 가질 수 있으며, 나아가 10 내지 30 ㎛ 범위의 폭을 가질 수 있다. 또한, 상기 개구부 영역은 1 ㎛ 이상 3㎛ 미만의 폭을 가질 수 있다.In some embodiments, the masking region may have a width in the range of 5 to 30 占 퐉, and further may have a width in the range of 10 to 30 占 퐉. Further, the opening region may have a width of 1 mu m or more and less than 3 mu m.

몇몇 실시예들이 있어서, 상기 에피 웨이퍼 제조 방법은, 상기 마스크 패턴을 형성하기 전에, 상기 성장 기판 상에 희생층을 형성하고; 전기화학식각(ECE)을 이용하여 상기 마스크 패턴의 개구부 영역을 통해 노출된 상기 희생층을 식각하는 것을 더 포함할 수 있다. 또한, 상기 에피층은 상기 희생층을 씨드로 사용하여 성장될 수 있다. 한편, 상기 에피층을 성장하는 동안, 상기 희생층에 제1 공동이 형성될 수 있다.In some embodiments, the method for manufacturing an epitaxial wafer includes forming a sacrificial layer on the growth substrate before forming the mask pattern; Etching the sacrificial layer exposed through the opening region of the mask pattern using electrochemical etching (ECE). Further, the epi layer may be grown using the sacrificial layer as a seed. Meanwhile, during the growth of the epi layer, a first cavity may be formed in the sacrificial layer.

특정 실시예에 있어서, 상기 희생층은 적어도 두 단계의 전압이 인가되어 부분적으로 식각될 수 있다. 여기서, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮을 수 있다.In certain embodiments, the sacrificial layer may be partially etched by applying a voltage of at least two stages. Here, the applied voltage may be lower than the voltage applied later.

본 발명의 실시예들에 따르면, 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 적용할 수 있도록 성장 기판과 에피층 사이에 상대적으로 큰 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법을 제공할 수 있다. 나아가, 에피층 성장 조건을 이용하여 성장 기판과 에피층 사이에 공동을 형성할 수 있다.According to embodiments of the present invention, it is possible to provide an epi wafer having a relatively large cavity between a growth substrate and an epi layer and a method of manufacturing the epitaxial wafer so that a chemical lift-off or a stress lift-off technique can be applied. Further, a cavity can be formed between the growth substrate and the epi layer using the epi-layer growth condition.

도 1은 본 발명의 일 실시예에 따른 에피 웨이퍼를 설명하기 위한 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 단면도들이다.
도 6 내지 도 8은 각각 마스크 패턴의 다양한 실시예들을 설명하기 위한 평면도들이다.
도 9은 본 발명의 다른 실시예에 따른 에피 웨이퍼를 설명하기 위한 단면도이다.
도 10 내지 도 13은 본 발명의 다른 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 다른 실시예에 따라 제조된 에피 웨이퍼의 SEM 이미지이다.1 is a cross-sectional view illustrating an epitaxial wafer according to an embodiment of the present invention.
FIGS. 2 to 5 are cross-sectional views illustrating a method of manufacturing an epitaxial wafer according to an embodiment of the present invention.
6 to 8 are plan views for explaining various embodiments of the mask pattern, respectively.
9 is a cross-sectional view illustrating an epitaxial wafer according to another embodiment of the present invention.
10 to 13 are sectional views for explaining a method of manufacturing an epitaxial wafer according to another embodiment of the present invention.
14 is an SEM image of an epitaxial wafer manufactured according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the same reference numerals denote the same elements, and the width, length, thickness, and the like of the elements may be exaggerated for convenience.

도 1은 발명의 일 실시예에 따른 에피 웨이퍼를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating an epitaxial wafer according to an embodiment of the present invention.

도 1을 참조하면, 상기 에피 웨이퍼는 성장 기판(21), 마스크 패턴(25) 및 에피층(27)을 포함한다. 또한, 상기 에피 웨이퍼는 하부 에피층(23) 및 반도체 적층 구조(30)를 포함할 수 있다.Referring to FIG. 1, the epitaxial wafer includes a growth substrate 21, a mask pattern 25, and an epitaxial layer 27. In addition, the epitaxial wafer may include a lower epitaxial layer 23 and a semiconductor laminated structure 30.

성장 기판(21)은 질화갈륨계 반도체층을 성장시키기 위해 사용될 수 있는 기판이면 특별히 한정되지 않는다. 예컨대, 성장 기판(21)은 사파이어 기판, 질화갈륨 기판, 스피넬 기판, 탄화실리콘 기판, 실리콘 기판 등일 수 있다. 또한, 성장 기판(21)은 극성 질화갈륨계 반도체층을 성장시키기 위한 기판일 수도 있으며, 비극성 또는 반극성 질화갈륨계 반도체층을 성장시키기 위한 기판일 수도 있다.The growth substrate 21 is not particularly limited as long as it can be used for growing the gallium nitride based semiconductor layer. For example, the growth substrate 21 may be a sapphire substrate, a gallium nitride substrate, a spinel substrate, a silicon carbide substrate, a silicon substrate, or the like. The growth substrate 21 may be a substrate for growing a polarized gallium nitride based semiconductor layer, or may be a substrate for growing a nonpolar or semi-polarized gallium nitride based semiconductor layer.

상기 하부 에피층(23)은 언도프트 또는 n형 질화갈륨계 반도체층으로 형성될 수 있다. 상기 하부 에피층(23)은 성장 기판(21)이 이종기판인 경우 필요하나, 성장 기판(21)이 질화갈륨 기판인 경우에는 생략될 수도 있다.The lower epi layer 23 may be formed of an undoped or n-type gallium nitride based semiconductor layer. The lower epilayers 23 may be omitted if the growth substrate 21 is a different substrate, but may be omitted if the growth substrate 21 is a gallium nitride substrate.

마스크 패턴(25)은 성장 기판(21) 상에 위치한다. 성장 기판(21) 상에 하부 에피층(23)이 형성된 경우, 마스크 패턴(25)은 하부 에피층(23) 상에 위치한다. 마스크 패턴(25)은 SiO2로 형성될 수 있으나, 이에 한정되는 것은 아니다. 마스크 패턴(25)은 스트라이프 패턴일 수 있으나, 이에 한정되는 것은 아니며, 메쉬 또는 아일랜드 패턴일 수도 있다. 마스크 패턴(25)에 대해서는 도 6 내지 도 8을 참조하여 후술한다.The mask pattern 25 is located on the growth substrate 21. When the lower epitaxial layer 23 is formed on the growth substrate 21, the mask pattern 25 is located on the lower epitaxial layer 23. The mask pattern 25 may be formed of SiO 2, but is not limited thereto. The mask pattern 25 may be a stripe pattern, but is not limited thereto, and may be a mesh or an island pattern. The mask pattern 25 will be described later with reference to FIGS. 6 to 8. FIG.

마스크 패턴(25)은 마스킹 영역(25a)과 개구부 영역(25b)을 갖는다. 본 실시예에 있어서, 마스킹 영역은 5 내지 30㎛ 범위의 폭을 가질 수 있으며, 나아가 10 내지 30 ㎛ 범위의 폭을 가질 수 있다. 또한, 상기 개구부 영역은 3 ㎛ 미만의 폭을 가질 수 있으며, 1 ㎛ 이상의 폭을 가질 수 있다.The mask pattern 25 has a masking region 25a and an opening region 25b. In this embodiment, the masking region may have a width in the range of 5 to 30 mu m, and further may have a width in the range of 10 to 30 mu m. Further, the opening region may have a width of less than 3 占 퐉 and a width of 1 占 퐉 or more.

마스킹 영역의 폭을 5㎛ 이상, 나아가, 10㎛ 이상으로 함으로써, 마스킹 영역 상부에 형성되는 공동(28a, 28b)을 더 크게 형성할 수 있다. 또한, 개구부 영역을 3㎛ 미만으로 함으로써 스트레스를 이용하여 에피층(28)을 성장 기판(21)으로부터 쉽게 분리할 수 있다.By making the width of the masking region 5 탆 or more, and furthermore, 10 탆 or more, the cavities 28a and 28b formed in the upper portion of the masking region can be formed larger. Further, by making the opening region less than 3 mu m, the epi layer 28 can be easily separated from the growth substrate 21 by using the stress.

에피층(28)은 마스크 패턴(25)을 완전히 덮는다. 에피층(28)의 상부면은 서로 연결되어 평평할 수 있다. 에피층(28)은 질화갈륨계 반도체층, 예컨대, 언도프트 GaN 또는 n형 GaN으로 형성될 수 있다. 한편, 에피층(28)은 주로 3D 성장 조건으로 성장된 3D 에피층(27)과 그 위에 서로 연결된 2D 에피층(29)을 포함할 수 있다. 상기 3D 에피층(27)은 언도프트 GaN으로 형성되고, 상기 2D 에피층(29)은 n형 GaN층을 포함할 수도 있다.The epi layer 28 completely covers the mask pattern 25. [ The upper surface of the epi layer 28 may be connected to each other and be flat. The epitaxial layer 28 may be formed of a gallium nitride-based semiconductor layer, for example, undoped GaN or n-type GaN. On the other hand, the epi layer 28 may include a 3D epi layer 27 grown mainly in 3D growth conditions and a 2D epi layer 29 connected to it. The 3D epi layer 27 is formed of undoped GaN, and the 2D epi layer 29 may include an n-type GaN layer.

한편, 에피층(28)은 마스킹 영역 상에 위치하는 공동을 갖는데, 이 공동은 마스킹 영역 내에 한정되어 위치할 수 있으며, 또한 상부 공동(28a) 및 하부 공동(28b)을 포함할 수 있다. 상부 공동(28a)은 에피층(28)의 두께 방향으로 기다란 형상으로 형성되며, 하부 공동(28b) 상에 위치한다. 상부 공동(28a)은 아래쪽에서 위쪽으로 폭이 좁아지는 형상을 가질 수 있다. 한편, 하부 공동(28b)은 에피층(28)과 마스킹 영역 사이에 위치하며, 상부 공동(28a) 아래에 위치한다. 하부 공동(28b)의 벽면의 경사는 상부 공동(28a)의 벽면의 경사보다 완만하다. 나아가, 하부 공동(28b)은 높이보다 폭이 더 큰 형상을 가질 수 있다.On the other hand, the epi layer 28 has a cavity located on the masking region, which cavity may be confined within the masking region and may also include an upper cavity 28a and a lower cavity 28b. The upper cavity 28a is formed in an elongated shape in the thickness direction of the epilayer 28 and is located on the lower cavity 28b. The upper cavity 28a may have a shape that is narrowed from bottom to top. On the other hand, the lower cavity 28b is located between the epilayer 28 and the masking region and is located below the upper cavity 28a. The inclination of the wall surface of the lower cavity 28b is gentler than the inclination of the wall surface of the upper cavity 28a. Furthermore, the lower cavity 28b may have a greater width than the height.

상기 상부 및 하부 공동(28a, 29b)을 통해 HF나 BOE와 같은 화학용액을 침투시켜 마스킹 영역(25a)을 제거함으로써 에피층(28)이 성장 기판(21)으로부터 쉽게 분리될 수 있다. 또한, 상부 및 하부 공동(28a, 29b)에 의해 에피층(28)과 마스크 패턴(25)의 결합력이 약화되므로, 스트레스에 의해 에피층(28)을 성장 기판(21)으로부터 쉽게 분리할 수 있다. 더욱이, 하부 공동(28a)이 마스킹 영역(25a)과 에피층(28) 사이에서 날카로운 형상으로 형성되므로, 스트레스를 이용하여 에피층(28)과 마스킹 영역(25a)의 계면을 쉽게 분리할 수 있다.The epilayer 28 can be easily separated from the growth substrate 21 by penetrating the chemical solution such as HF or BOE through the upper and lower cavities 28a and 29b to remove the masking region 25a. In addition, since the bonding strength between the epi layer 28 and the mask pattern 25 is weakened by the upper and lower cavities 28a and 29b, the epi layer 28 can be easily separated from the growth substrate 21 by stress . Moreover, since the lower cavity 28a is formed in a sharp shape between the masking region 25a and the epilayer 28, the interface between the epilayer 28 and the masking region 25a can be easily separated using the stress .

반도체 적층 구조(30)는 에피층(28) 상에 위치한다. 반도체 적층 구조(30)는 자세히 도시하지는 않았지만, n형 질화갈륨계 반도체층과 p형 질화갈륨계 반도체층을 포함할 수 있으며, 또한, n형 및 p형 반도체층들 사이에 위치하는 활성층을 포함할 수도 있다. 상기 반도체 적층 구조를 이용하여 발광 다이오드나 트랜지스터와 같은 다양한 반도체 소자가 제조될 수 있다. 특히, 상기 반도체 적층 구조를 이용하여 수직형 구조의 발광 다이오드나 성장 기판이 제거된 플립칩형 구조의 발광 다이오드가 제조될 수 있다.The semiconductor laminate structure 30 is located on the epi layer 28. Although not shown in detail, the semiconductor laminated structure 30 may include an n-type gallium nitride-based semiconductor layer and a p-type gallium nitride-based semiconductor layer, and further includes an active layer located between n-type and p- You may. Various semiconductor devices such as light emitting diodes and transistors can be manufactured using the semiconductor laminated structure. In particular, a flip-chip type light emitting diode in which a vertical structure light emitting diode or a growth substrate is removed can be manufactured using the semiconductor laminated structure.

본 실시예에 따른 에피 웨이퍼는, 마스킹 영역 상에 위치하는 공동(28a, 28b)을 갖는 에피층(28)을 포함한다. 따라서, 상기 공동(28a, 28b)을 이용하여 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 이용하여 에피층(28)을 성장 기판(21)으로부터 쉽게 분리할 수 있다.The epi wafer according to the present embodiment includes an epi layer 28 having cavities 28a, 28b located on the masking regions. Therefore, the epilayer 28 can be easily separated from the growth substrate 21 by using the chemical lift-off or the stress lift-off technique using the cavities 28a and 28b.

도 2 내지 도 5는 본 발명의 일 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 단면도이다.FIGS. 2 to 5 are cross-sectional views illustrating an epitaxial wafer manufacturing method according to an embodiment of the present invention.

도 2를 참조하면, 성장 기판(21) 상에 하부 에피층(23)이 성장될 수 있다. 성장 기판(21)은 사파이어 기판, GaN 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있다. 특히, 성장 기판(110)은 사파이어 기판 또는 GaN 기판일 수 있으며, 극성, 비극성 또는 반극성 기판을 포함할 수 있다. 하부 에피층(23)은 질화갈륨계 반도체, 예컨대 언도프트 GaN 또는 n형 GaN으로 형성될 수 있으며, 유기금속 화학기상성장(MOCVD)이나 분자선 에피택시(MBE) 기술을 사용하여 형성될 수 있다. 상기 성장 기판(21)이 질화갈륨 기판인 경우, 하부 에피층(23)은 생략될 수 있다.Referring to FIG. 2, a lower epitaxial layer 23 may be grown on a growth substrate 21. The growth substrate 21 may be a sapphire substrate, a GaN substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, or the like. In particular, the growth substrate 110 may be a sapphire substrate or a GaN substrate, and may include a polar, non-polar or semipolar substrate. The lower epi layer 23 may be formed of a gallium nitride semiconductor, such as undoped GaN or n-type GaN, and may be formed using metalorganic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) techniques. When the growth substrate 21 is a gallium nitride substrate, the lower epilayer 23 may be omitted.

상기 하부 에피층(23) 상에 마스크 패턴(25)이 형성된다. 마스크 패턴(25)은 예를 들어 SiO2 또는 다양한 실리케이트계 재료로 형성될 수 있다. 마스크 패턴(25)은 마스킹 영역(25a)과 개구부 영역(25b)을 갖는다. 여기서, 마스킹 영역은 5 내지 30㎛ 범위의 폭을 가질 수 있으며, 나아가 10 내지 30 ㎛ 범위의 폭을 가질 수 있다. 또한, 상기 개구부 영역은 3 ㎛ 미만의 폭을 가질 수 있으며, 1 ㎛ 이상의 폭을 가질 수 있다.A mask pattern 25 is formed on the lower epilayer 23. The mask pattern 25 may be formed of, for example, SiO2 or various silicate-based materials. The mask pattern 25 has a masking region 25a and an opening region 25b. Here, the masking region may have a width in the range of 5 to 30 mu m, and further may have a width in the range of 10 to 30 mu m. Further, the opening region may have a width of less than 3 占 퐉 and a width of 1 占 퐉 or more.

마스크 패턴(25)은 도 6(a)에 도시한 바와 같이 각 마스킹 영역이 스트라이프 형상을 가질 수 있으며, 또한, 도 6(b)에 도시한 바와 같이 서로 다른 방향으로 연장하는 스트라이프들이 교차하는 메쉬 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(25)은 양각 패턴으로서, 도 7(a)에 도시한 바와 같이, 마스킹 영역이 육각형 형상을 가질 수 있으며, 또는 도 8(a)에 도시한 바와 같이, 마스킹 영역이 마름모 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(25)은 음각 패턴으로서, 도 7(b)에 도시한 바와 같이, 개구부 영역이 육각형 형상을 가질 수 있으며, 또는 도 8(b)에 도시한 바와 같이, 개구부 영역이 마름모 형상을 가질 수 있다. 상기 마스크 패턴(25)은 또한 마스킹 영역이 원형 형상인 양각 패턴 또는 개구부 영역이 원형 형상인 음각 패턴일 수도 있다.6 (a), each of the masking regions may have a stripe shape. Further, as shown in Fig. 6 (b), the mask pattern 25 may have a stripe shape in which the stripes extending in different directions cross each other, Shape. Alternatively, as shown in FIG. 7A, the mask pattern 25 may have a hexagonal shape. Alternatively, as shown in FIG. 8A, the mask pattern 25 may have a masking area And may have a rhombic shape. Alternatively, as shown in Fig. 7 (b), the mask pattern 25 may have a hexagonal shape as an engraved pattern, or as shown in Fig. 8 (b) And may have a rhombic shape. The mask pattern 25 may also be an engraved pattern in which the masking area is circular in shape or the opening area is circular in shape.

도 3을 참조하면, 마스크 패턴(25)이 형성된 성장 기판(21) 상에 3D 성장 조건을 사용하여 3D 에피층(27)을 성장한다. 3D 에피층(27)은 유기금속 화학기상성장(MOCVD)법을 이용하여 성장되며, 성장온도, 성장 압력, Ⅴ/Ⅲ 비를 조절하여 수평 성장에 비해 수직 성장이 우세한 조건(3D 성장 조건)에서 성장된다. 대체로, 성장 온도를 상대적으로 낮게, 성장 압력은 상대적으로 높게, Ⅴ/Ⅲ 비는 상대적으로 낮게 할수록 3D 성장 조건이 된다. 예를 들어, 성장 온도 1030℃, 성장 압력 400 torr, Ⅴ/Ⅲ 비 300으로 할 경우, 3D 성장 조건이 된다.Referring to FIG. 3, a 3D epi layer 27 is grown using a 3D growth condition on a growth substrate 21 on which a mask pattern 25 is formed. The 3D epi layer 27 is grown using the metal organic chemical vapor deposition (MOCVD) method, and the growth temperature, the growth pressure, and the V / III ratio are controlled so that the vertical growth is superior to the horizontal growth It grows. Generally, as the growth temperature is relatively low, the growth pressure is relatively high, and the V / III ratio is relatively low, the growth condition becomes 3D. For example, when the growth temperature is 1030 ° C., the growth pressure is 400 torr, and the V / III ratio is 300, the growth condition is 3D.

상기 3D 성장 조건에 의해 3D 에피층(27)을 성장하면, 마스크 패턴(25)의 개구부 영역(25b)에서 에피층(27)의 성장이 시작되며, 수평 성장에 비해 수직 성장이 우세하게 된다. 한편, 성장 두께를 조절하여 마스킹 영역(25a) 상에서 에피층(27)이 서로 합쳐지지 않도록 하여 마스킹 영역(25a) 상에 홈(27h)이 형성된다.When the 3D epi layer 27 is grown by the 3D growth conditions, the growth of the epi layer 27 starts in the opening region 25b of the mask pattern 25, and the vertical growth is dominant as compared with the horizontal growth. On the other hand, the grooves 27h are formed on the masking region 25a by adjusting the growth thickness so that the epilayer 27 does not join together on the masking region 25a.

도 4를 참조하면, 3D 성장 조건에 의해 3D 에피층(27)이 성장된 후, 성장 조건을 수직 성장에 비해 수평 성장이 우세한 2D 성장 조건으로 2D 에피층(29)을 성장하여 에피층(28)을 형성한다. 상기 2D 성장 조건은, 3D 성장 조건에 대해, 성장 온도를 상대적으로 높게, 성장 압력을 상대적으로 낮게, Ⅴ/Ⅲ 비를 상대적으로 높게 함으로서 달성될 수 있다. 예컨대, 성장 온도 1110℃, 성장압력 150 torr, Ⅴ/Ⅲ 비 150으로 할 경우, 2D 성장 조건이 된다.Referring to FIG. 4, after the 3D epilayer 27 is grown by the 3D growth condition, the 2D epilayer 29 is grown under the 2D growth condition in which the horizontal growth predominates over the vertical growth, and the epilayer 28 ). The 2D growth condition can be achieved by setting the growth temperature relatively high, the growth pressure relatively low, and the V / III ratio relatively high for 3D growth conditions. For example, when the growth temperature is 1110 deg. C, the growth pressure is 150 torr, and the V / III ratio is 150, the 2D growth condition is obtained.

2D 에피층(29)을 성장하는 동안, 3D 에피층(27)의 홈(27h) 내에서 수평 성장이 진행되고, 이에 따라 에피층(28) 내에 위로 갈수록 폭이 좁아지는 상부 공동(28a)이 형성된다. 또한, 에피층(28)의 두께를 상대적으로 두껍게, 예컨대 약 10㎛ 이상 성장함으로써 마스킹 영역(25a)과 에피층(28) 사이에 하부 공동(28b)을 형성할 수 있다.During the growth of the 2D epilayer 29, horizontal growth proceeds in the groove 27h of the 3D epilayer 27, so that the upper cavity 28a, which becomes narrower in the upward direction into the epilayer 28, . In addition, the lower cavity 28b can be formed between the masking region 25a and the epilayer 28 by growing the epi layer 28 relatively thick, for example, about 10 mu m or more.

본 실시예에 있어서, 3D 에피층(27)을 일정한 3D 성장 조건으로 성장시킨 후, 성장 조건을 2D 성장 조건으로 변경하여 일정한 2D 성장 조건하에서 2D 에피층(29)을 성장시킬 수 있다. 그러나, 이에 한정되는 것은 아니며, 3D 에피층(27)이 형성된 후, 3D 성장 조건에서 2D 성장 조건으로 점진적으로 성장 조건을 변경하면서 에피층(29)을 성장시킬 수도 있다.In this embodiment, after the 3D epi layer 27 is grown under a constant 3D growth condition, the 2D epi layer 29 may be grown under a constant 2D growth condition by changing the growth condition to the 2D growth condition. However, the present invention is not limited thereto. After the 3D epi layer 27 is formed, the epi layer 29 may be grown while gradually changing the growth conditions under the 2D growth condition under the 3D growth condition.

상기 2D 성장 조건에 의해 홈(27h)의 상부에서 에피층(29)이 서로 합쳐져 평평한 상부면을 갖는 에피층(28)을 형성할 수 있다.The 2D growth conditions allow the epilayer 29 to be joined together at the top of the trench 27h to form an epilayer 28 having a flat top surface.

도 5를 참조하면, 에피층(29) 상에 반도체 적층 구조(30)를 추가로 성장할 수 있다. 반도체 적층 구조(30)는 n형 질화갈륨계 반도체층, p형 질화갈륨계 반도체층을 포함하며, 활성층을 포함할 수도 있다.Referring to FIG. 5, a semiconductor laminated structure 30 may be further grown on the epi layer 29. The semiconductor laminated structure 30 includes an n-type gallium nitride-based semiconductor layer and a p-type gallium nitride-based semiconductor layer, and may include an active layer.

본 실시예에 따르면, 3D 성장 조건 및 2D 성장 조건을 이용하여 마스크 패턴(25)의 마스킹 영역(25a) 상에 상대적으로 큰 공동(28a, 28b)을 형성할 수 있다.According to the present embodiment, relatively large cavities 28a and 28b can be formed on the masking region 25a of the mask pattern 25 using the 3D growth condition and the 2D growth condition.

상기 공동(28a, 28b)을 이용하여 케미컬 리프트 오프 또는 스트레스 리프트 오프 기법을 이용하여 에피층(28)을 성장 기판(21)으로부터 쉽게 분리할 수 있다.한편, 마스크 패턴(25)이 양각 패턴인 경우, 공동(28a, 28b)이 에피층(28)과 마스킹 영역에 의해 밀폐되므로, 화학용액이 침투하기 어렵다. 따라서, 이 경우에는, 스트레스 리프트 오프 기법을 이용하여 성장 기판(21)으로부터 에피층(28)을 분리하게 된다.The epitaxial layer 28 can be easily separated from the growth substrate 21 by using the chemical lift-off or the stress lift-off technique using the cavities 28a and 28b. On the other hand, The cavities 28a and 28b are sealed by the epilayer 28 and the masking region, so that the chemical solution is difficult to penetrate. Thus, in this case, the epitaxial layer 28 is separated from the growth substrate 21 using a stress lift-off technique.

도 9는 본 발명의 다른 실시예에 따른 에피 웨이퍼를 설명하기 위한 단면도이다.9 is a cross-sectional view illustrating an epitaxial wafer according to another embodiment of the present invention.

도 9를 참조하면, 본 실시예에 따른 에피 웨이퍼는 도 1의 에피 웨이퍼와 대체로 유사하나, 마스크 패턴(25)의 개구부 영역(25b) 하부에 공동(24b)을 더 포함하는 것에 차이가 있다.Referring to FIG. 9, the epitaxial wafer according to the present embodiment is substantially similar to the epitaxial wafer of FIG. 1, except that it further includes a cavity 24b under the opening region 25b of the mask pattern 25.

본 실시예에 있어서, 마스크 패턴(25)은 n형 질화갈륨계의 희생층(24) 상에 위치한다. 마스크 패턴(25)은 도 1을 참조하여 설명한 바와 대체로 유사하나, 다만, 마스크 패턴(25)의 개구부 영역(25b)의 크기는 3㎛를 초과할 수도 있다.In this embodiment, the mask pattern 25 is located on the sacrificial layer 24 of the n-type gallium nitride system. The mask pattern 25 is substantially similar to that described with reference to FIG. 1, except that the size of the opening region 25b of the mask pattern 25 may exceed 3 占 퐉.

한편, 상기 공동(24b)은 마스크 패턴(25) 하부에 위치하며, 공동(24b)의 일부는 마스킹 영역(25a) 아래로 연장된다.On the other hand, the cavity 24b is located under the mask pattern 25, and a part of the cavity 24b extends below the masking region 25a.

본 실시예에 따르면, 공동(28a, 28b)에 더하여 공동(24b)이 추가되므로, 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 이용하여 에피층(28)을 성장 기판(21)으로부터 더욱 쉽게 분리할 수 있다.According to the present embodiment, since the cavity 24b is added in addition to the cavities 28a and 28b, the epitaxial layer 28 can be more easily separated from the growth substrate 21 by the chemical lift-off or stress lift-off technique have.

도 10 내지 도 13은 본 발명의 다른 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 단면도들이다. 본 실시예에 따른 에피 웨이퍼 제조 방법은 도 2 내지 도 5를 참조하여 설명한 에피 웨이퍼 제조 방법과 대체로 유사하므로 특징적인 내용에 대해 주로 설명한다.10 to 13 are sectional views for explaining a method of manufacturing an epitaxial wafer according to another embodiment of the present invention. The method of manufacturing an epitaxial wafer according to this embodiment is substantially similar to the epitaxial wafer manufacturing method described with reference to FIGS. 2 to 5, so that the characteristic contents will be mainly described.

우선, 도 10을 참조하면, 성장 기판(21) 상에 질화갈륨계의 희생층(24)이 성장된다. 희생층(24)은 예컨대 MOCVD(metalorganic chemical vapour deposition)나 MBE(molecular beam epitaxy) 등의 기술을 이용하여 성장 기판(21) 상에 성장될 수 있다. 희생층(24)은 상대적으로 높은 불순물 농도 예컨대 1E17~1E19/cm3 의 Si이 도핑된 n형 질화갈륨계 반도체층, 예컨대 GaN층으로 형성될 수 있다. 상기 희생층(24)을 성장하기 전에 성장 기판(21) 상에 도 2의 하부 에피층(23)과 같은 언도프트 질화갈륨계 반도체층이 먼저 성장될 수도 있다.10, a gallium nitride-based sacrificial layer 24 is grown on the growth substrate 21. In this case, The sacrificial layer 24 may be grown on the growth substrate 21 using a technique such as metalorganic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE). The sacrificial layer 24 may be type of a relatively high impurity concentration for example of 1E17 ~ 1E19 / cm 3 Si-doped n gallium nitride-based semiconductor layer, such as a GaN layer. An undoped gallium nitride based semiconductor layer such as the lower epilayer 23 of FIG. 2 may be grown on the growth substrate 21 before the sacrificial layer 24 is grown.

희생층(24) 상에 마스크 패턴(25)이 형성된다. 마스크 패턴(25)은 도 2를 참조하여 설명한 바와 같이 형성될 수 있다. 다만, 마스크 패턴(25)의 개구부 영역(25b)은 도 2에서 설명한 개구부 영역(25b)보다 상대적으로 더 넓은 폭을 가질 수 있다.A mask pattern 25 is formed on the sacrifice layer 24. The mask pattern 25 may be formed as described with reference to Fig. However, the opening region 25b of the mask pattern 25 may have a width wider than that of the opening region 25b described in Fig.

이어서, 전기화학식각(electro chemical etch)을 이용하여 마스크 패턴(25)의 개구부 영역(25b)에 노출된 희생층(24)을 부분적으로 식각하여 희생층(24) 내에 미세기공들(24a)을 형성한다.Subsequently, the sacrificial layer 24 exposed in the opening region 25b of the mask pattern 25 is partially etched using electrochemical etching to form fine pores 24a in the sacrificial layer 24 .

상기 전기화학 식각 공정은 희생층(24)이 형성된 성장 기판(21)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(24)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(24a)의 크기를 조절할 수 있다.In the electrochemical etching process, after a growth substrate 21 on which a sacrifice layer 24 is formed and a cathode electrode (e.g., Pt electrode) are immersed in an ECE solution, a positive voltage is applied to the sacrifice layer 24, And the size of the micro pores 24a can be adjusted by adjusting the molar concentration of the ECE solution, the process time, and the applied voltage.

상기 ECE 용액은 전해질 용액일 수 있으며, 예컨대, 옥살산(oxalic acid), HF 또는 NaOH를 포함하는 전해질 용액일 수 있다.The ECE solution may be an electrolyte solution, for example, an electrolyte solution containing oxalic acid, HF or NaOH.

본 실시예에 있어서, 희생층(24)은 동일 전압, 예컨대 10~60V 범위의 전압을 연속하여 인가하는 1단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 그러나, 이에 한정되는 것은 아니며, 초기에 상대적으로 낮은 전압을 인가하고, 그 후, 상대적으로 높은 전압을 인가하는 2단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 도 10은 2단계 전기화학 식각에 의해 형성된 미세기공들(241, 242)을 나타내고 있으며, 미세기공(241)은 상대적으로 낮은 전압을 인가하는 1단계에서 형성되고, 상대적으로 큰 미세기공(242)은 상대적으로 높은 전압을 인가하는 2단계에서 형성된다. 예를 들어, 20℃의 0.3M 옥살산 용액을 이용하여 6E18/cm3의 Si 도핑 농도를 갖는 GaN 희생층(24)에 대해, 1단계는 8~9V의 전압을 인가하고, 2단계는 15~17V의 전압을 인가하여 전기화학 식각이 수행될 수 있다.In this embodiment, the sacrificial layer 24 may be partially etched by a one-step electrochemical etching (ECE) in which a voltage of the same voltage, for example, in the range of 10 to 60 V is applied successively. However, the present invention is not limited thereto, and can be partially etched by a two-step electrochemical etching (ECE) method in which a relatively low voltage is initially applied and then a relatively high voltage is applied. FIG. 10 shows micropores 241 and 242 formed by two-step electrochemical etching. Micropores 241 are formed in a first step of applying a relatively low voltage, and relatively large micropores 242 are formed. Is formed in two steps of applying a relatively high voltage. For example, using a 0.3M solution of oxalic acid in 20 ℃ for GaN sacrificial layer (24) having a Si doping concentration of 6E18 / cm 3, step 1, and applying a voltage of 8 ~ 9V, step 2, from 15 to Electrochemical etching can be performed by applying a voltage of 17V.

2단계 전기화학 식각을 이용함으로써, n형 질화갈륨계 희생층(24)의 표면은 상대적으로 양호한 결정성을 유지할 수 있으며, 아울러, n형 질화갈륨계 희생층(24)의 내부에 상대적으로 큰 미세 기공들(242)을 형성할 수 있어 후속 공정에 유리하다.By using the two-step electrochemical etching, the surface of the n-type gallium nitride based sacrificial layer 24 can maintain a relatively good crystallinity, and the surface of the n-type gallium nitride based sacrificial layer 24 is relatively large Fine pores 242 can be formed, which is advantageous for a subsequent process.

도 11을 참조하면, 상기 희생층(24)을 씨드로 사용하여 도 3을 참조하여 설명한 바와 같이 3D 에피층(27)이 성장되며, 이에 대한 상세한 설명은 생략한다. 다만, 상기 3D 에피층(27)이 성장되는 동안 미세기공들(24a)이 서로 합쳐지고 또한 성장하여 공동(24b)이 형성된다. 상기 공동(24b)은 상기 마스크 패턴(25)의 개구부 영역(25b) 아래에 형성되며, 인접한 마스킹 영역들(25a)을 서로 연결하도록 형성된다. Referring to FIG. 11, the 3D epilayer 27 is grown using the sacrificial layer 24 as a seed, as described with reference to FIG. 3, and a detailed description thereof will be omitted. However, during the growth of the 3D epilayer 27, the micropores 24a are combined and grown to form the cavity 24b. The cavity 24b is formed below the opening region 25b of the mask pattern 25 and is formed to connect the adjacent masking regions 25a to each other.

도 12 및 도 13을 참조하면, 도 4 및 도 5를 참조하여 설명한 바와 같이, 상기 3D 에피층(27) 상에 2D 에피층(29)이 성장되어, 마스크 패턴(25)을 덮는 에피층(28)이 형성되고, 상기 에피층(28) 상에 반도체 적층 구조(30)가 성장될 수 있다.Referring to FIGS. 12 and 13, a 2D epilayer 29 is grown on the 3D epi layer 27 to form an epi layer (not shown) covering the mask pattern 25 28 may be formed, and the semiconductor laminated structure 30 may be grown on the epi layer 28.

본 실시예에 따르면, 도 2 내지 도 5를 참조하여 설명한 실시예의 공동(28a, 28b)에 더하여, 공동(24b)이 마스크 패턴(25)의 개구부 영역(25b) 하부에 형성된다. 따라서, 케미컬 리프트 오프나 스트레스 리프트 오프 기법을 이용하여 에피층(28)을 성장 기판(21)으로부터 더욱 쉽게 분리할 수 있다.According to the present embodiment, in addition to the cavities 28a and 28b of the embodiment described with reference to Figs. 2 to 5, a cavity 24b is formed below the opening region 25b of the mask pattern 25. Therefore, the epitaxial layer 28 can be more easily separated from the growth substrate 21 by using the chemical lift off or the stress lift off technique.

또한, 개구부 영역(25b) 하부에 공동(24b)이 형성되므로, 개구부 영역(25b)의 폭을 상대적으로 더 크게 할 수 있다.Further, since the cavity 24b is formed under the opening region 25b, the width of the opening region 25b can be made relatively larger.

도 14는 앞서 도 10 내지 도 12를 참조하여 설명한 방법에 따라 제조된 에피 웨이퍼의 단면 SEM 이미지이다. 여기서, 성장 기판(21)으로는 사파이어 기판을 사용했으며, 희생층(24)은 n형 GaN층을, 마스크 패턴(25)은 SiO2로 형성하였다. 희생층은 2단계 ECE로 식각하였다. 또한, 성장 온도 1030℃, 성장 압력 400 torr, Ⅴ/Ⅲ 비 300의 일정한 3D 성장 조건으로 60분 동안 3D 에피층을 성장하였다. 일정한 조건으로 3D 성장이 완료된 후, 성장 온도 1110℃, 성장압력 150 torr, Ⅴ/Ⅲ 비 150의 2D 성장 조건이 될 때까지 온도, 압력 및 Ⅴ/Ⅲ 비를 점진적으로 변화시켜 180분 동안 추가로 에피층을 성장함으로써 에피층(28)을 성장시켰다.14 is a cross-sectional SEM image of an epitaxial wafer manufactured according to the method described above with reference to Figs. 10 to 12. Fig. Here, the growth substrate 21 is a sapphire substrate, the sacrificial layer 24 is formed of an n-type GaN layer, and the mask pattern 25 is formed of SiO 2. The sacrificial layer was etched with a 2-step ECE. Also, a 3D epilayer was grown for 60 minutes under a constant 3D growth condition of a growth temperature of 1030 DEG C, a growth pressure of 400 torr, and a V / III ratio of 300. After completion of the 3D growth under the constant conditions, the temperature, pressure and Ⅴ / Ⅲ ratio were gradually changed until the 2D growth condition of growth temperature 1110 캜, growth pressure 150 torr, Ⅴ / Ⅲ ratio 150, The epi layer 28 was grown by growing the epi layer.

도 14를 참조하면, 마스크 패턴(25)의 개구부 영역 하부에 제1 공동(①)이 형성되고, 마스킹 영역 상부에 제2 공동(②) 및 제3 공동(③)이 형성된 것을 확인할 수 있다. 더욱이,상기 제2 공동 및 제3 공동은 ECE에 의해 형성된 제1 공동에 비해 상대적으로 큰 부피를 갖는 것을 알 수 있다.Referring to FIG. 14, it can be seen that a first cavity (1) is formed below the opening region of the mask pattern 25, and a second cavity (2) and a third cavity (3) are formed above the masking region. Moreover, it can be seen that the second cavity and the third cavity have a relatively larger volume than the first cavity formed by the ECE.

따라서, 상기 제2 공동 및 제3 공동을 이용하여 에피층(28)을 성장 기판(21)으로부터 쉽게 분리할 수 있을 것이다.Therefore, the epilayer 28 can be easily separated from the growth substrate 21 using the second cavity and the third cavity.

앞서, 본 발명의 기술적 특징의 이해를 돕기 위해 도면을 참조하여 다양한 실시예들을 설명하였다. 그러나 이들 실시예들은 본 발명의 사상을 벗어나지 않고다양하게 변형될 수 있을 것이며, 이들 변형은 본 발명의 범위 내에 속한다.Various embodiments have been described above with reference to the drawings to facilitate understanding of the technical features of the present invention. However, these embodiments may be modified in various ways without departing from the spirit of the present invention, and these modifications are within the scope of the present invention.

Claims (22)

기판;
상기 기판 상에 위치하고 마스킹 영역과 개구부 영역을 갖는 마스크 패턴;
상기 마스크 패턴을 덮는 에피층을 포함하되,
상기 에피층은 상기 마스킹 영역 상에 위치하는 공동을 포함하는 에피 웨이퍼.Board;
A mask pattern positioned on the substrate and having a masking region and an opening region;
And an epi layer covering the mask pattern,
Wherein the epitaxial layer comprises a cavity located on the masking region. 청구항 1에 있어서,
상기 공동은 상기 마스킹 영역 상에 한정되어 위치하는 에피 웨이퍼.The method according to claim 1,
Wherein the cavity is confined to the masking region. 청구항 2에 있어서,
상기 공동은 상기 에피층과 상기 마스킹 영역 사이에 위치하는 하부 공동 및 상기 하부 공동으로부터 상기 에피층의 두께 방향으로 형성된 상부 공동을 포함하고,
상기 하부 공동은 상기 상부 공동에 비해 상대적으로 더 넓은 폭을 갖는 에피 웨이퍼.The method of claim 2,
Said cavity comprising a lower cavity positioned between said epilayer and said masking region and an upper cavity formed in the thickness direction of said epilayer from said lower cavity,
Wherein the lower cavity has a relatively wider width than the upper cavity. 청구항 3에 있어서,
상기 마스킹 영역은 5 내지 30 ㎛ 범위의 폭을 갖는 에피 웨이퍼.The method of claim 3,
Wherein the masking region has a width in the range of 5 to 30 占 퐉. 청구항 4에 있어서,
상기 마스킹 영역은 10 내지 30 ㎛ 범위의 폭을 갖는 에피 웨이퍼.The method of claim 4,
Wherein the masking region has a width in the range of 10 to 30 mu m. 청구항 1 내지 청구항 5의 어느 한 항에 있어서,
상기 개구부 영역은 1 ㎛ 이상 3㎛ 미만의 폭을 갖는 에피 웨이퍼.The method according to any one of claims 1 to 5,
Wherein the opening region has a width of 1 占 퐉 or more and less than 3 占 퐉. 청구항 6에 있어서,
상기 마스크 패턴과 상기 기판 사이에 위치하는 n형 질화갈륨계 희생층을 더 포함하되,
상기 희생층은 상기 마스크 패턴의 개구부 영역 하부에 위치하는 제1 공동을 갖는 에피 웨이퍼.The method of claim 6,
And an n-type gallium nitride based sacrificial layer positioned between the mask pattern and the substrate,
Wherein the sacrificial layer has a first cavity located below an opening region of the mask pattern. 청구항 1 내지 청구항 5의 어느 한 항에 있어서,
상기 마스크 패턴과 상기 기판 사이에 위치하는 질화갈륨계 희생층을 더 포함하되,
상기 희생층은 상기 마스크 패턴의 개구부 영역 하부에 위치하는 제1 공동을 갖는 에피 웨이퍼.The method according to any one of claims 1 to 5,
And a gallium nitride based sacrificial layer positioned between the mask pattern and the substrate,
Wherein the sacrificial layer has a first cavity located below an opening region of the mask pattern. 청구항 1에 있어서,
상기 에피층은 평평한 상부면을 갖는 에피 웨이퍼.The method according to claim 1,
Wherein the epi layer has a flat upper surface. 청구항 1에 있어서,
상기 에피층 상에 위치하는 반도체 적층 구조를 더 포함하는 에피 웨이퍼.The method according to claim 1,
Further comprising a semiconductor laminate structure located on the epi layer. 성장 기판을 준비하고;
상기 성장 기판 상에 마스킹 영역과 개구부 영역을 갖는 마스크 패턴을 형성하고;
상기 마스크 패턴을 갖는 성장 기판 상에 상기 마스크 패턴을 덮는 에피층을 성장시키는 것을 포함하되,
상기 에피층은 상기 마스킹 영역 상에 공동을 포함하는 에피 웨이퍼 제조 방법.Preparing a growth substrate;
Forming a mask pattern having a masking region and an opening region on the growth substrate;
And growing an epitaxial layer covering the mask pattern on a growth substrate having the mask pattern,
Wherein the epitaxial layer comprises a cavity on the masking region. 청구항 11에 있어서,
상기 공동은 상기 마스킹 영역 상에 한정되어 위치하는 에피 웨이퍼 제조 방법.The method of claim 11,
Wherein the cavity is confined and positioned on the masking region. 청구항 12에 있어서,
상기 공동은 상기 에피층과 상기 마스킹 영역 사이에 위치하는 하부 공동 및 상기 하부 공동으로부터 상기 에피층의 두께 방향으로 형성된 상부 공동을 포함하고,
상기 하부 공동은 상기 상부 공동에 비해 상대적으로 더 넓은 폭을 갖는 에피 웨이퍼 제조 방법.The method of claim 12,
Said cavity comprising a lower cavity positioned between said epilayer and said masking region and an upper cavity formed in the thickness direction of said epilayer from said lower cavity,
Wherein the lower cavity has a relatively wider width than the upper cavity. 청구항 13에 있어서,
상기 에피층을 성장하는 것은,
수직 성장이 수평 성장보다 우세한 3D 성장 조건으로 3D 에피층을 성장하고,
상기 3D 에피층 상에 수직 성장보다 수평 성장이 우세한 2D 성장 조건으로 2D 에피층을 성장하는 것을 포함하는 에피 웨이퍼 제조 방법.14. The method of claim 13,
The growth of the epi-
Vertical growth is more dominant than horizontal growth, 3D growth conditions are growing,
And growing a 2D epilayer on the 3D epilayer in a 2D growth condition predominately horizontal growth than vertical growth. 청구항 14에 있어서,
상기 에피층을 성장하는 것은,
일정한 3D 성장 조건으로 3D 에피층을 성장한 후, 상기 3D 성장 조건으로부터 2D 성장 조건으로 점진적으로 성장 조건을 변경하면서 에피층을 성장시키는 것을 포함하는 에피 웨이퍼 제조 방법.15. The method of claim 14,
The growth of the epi-
Growing a 3D epilayer under a constant 3D growth condition, and then growing the epilayer while gradually changing growth conditions from the 3D growth condition to the 2D growth condition. 청구항 11에 있어서,
상기 마스킹 영역은 5 내지 30 ㎛ 범위의 폭을 갖는 에피 웨이퍼 제조 방법.The method of claim 11,
Wherein the masking region has a width in the range of 5 to 30 占 퐉. 청구항 16에 있어서,
상기 마스킹 영역은 10 내지 30 ㎛ 범위의 폭을 갖는 에피 웨이퍼 제조 방법.18. The method of claim 16,
Wherein the masking region has a width in the range of 10 to 30 占 퐉. 청구항 11 내지 청구항 17의 어느 한 항에 있어서,
상기 개구부 영역은 1 ㎛ 이상 3㎛ 미만의 폭을 갖는 에피 웨이퍼 제조 방법.The method according to any one of claims 11 to 17,
Wherein the opening region has a width of 1 占 퐉 or more and less than 3 占 퐉. 청구항 11에 있어서,
상기 마스크 패턴을 형성하기 전에, 상기 성장 기판 상에 희생층을 형성하고;
전기화학식각(ECE)을 이용하여 상기 마스크 패턴의 개구부 영역을 통해 노출된 상기 희생층을 식각하는 것을 더 포함하는 에피 웨이퍼 제조 방법.The method of claim 11,
Forming a sacrificial layer on the growth substrate before forming the mask pattern;
Further comprising etching the sacrificial layer exposed through the opening region of the mask pattern using electrochemical etching (ECE). 청구항 19에 있어서,
상기 에피층은 상기 희생층을 씨드로 사용하여 성장되는 에피 웨이퍼 제조 방법.The method of claim 19,
Wherein the epitaxial layer is grown using the sacrificial layer as a seed. 청구항 20에 있어서, 상기 에피층을 성장하는 동안, 상기 희생층에 제1 공동이 형성되는 에피 웨이퍼 제조 방법.21. The method of claim 20, wherein a first cavity is formed in the sacrificial layer during growth of the epi layer. 청구항 19에 있어서, 상기 희생층은 적어도 두 단계의 전압이 인가되어 부분적으로 식각되되, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮은 성장 기판 분리 방법.21. The method of claim 19, wherein the sacrificial layer is applied with at least two stages of voltage to partially etch, wherein the applied voltage is lower than the voltage applied later.
KR1020120146329A 2012-12-14 2012-12-14 Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same KR20140077477A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020120146329A KR20140077477A (en) 2012-12-14 2012-12-14 Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same
EP13196850.5A EP2743966B1 (en) 2012-12-14 2013-12-12 Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
CN201310685119.2A CN103872201B (en) 2012-12-14 2013-12-13 Epitaxy wafer, manufacture epitaxy wafer method and separating base plate method
US14/105,919 US9059012B2 (en) 2012-12-14 2013-12-13 Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
TW102146198A TWI598940B (en) 2012-12-14 2013-12-13 Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP2013258173A JP5819923B2 (en) 2012-12-14 2013-12-13 Epitaxial layer wafer having a cavity for substrate separation growth and semiconductor device manufactured using the same
US14/726,031 US9356191B2 (en) 2012-12-14 2015-05-29 Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP2015196120A JP6258904B2 (en) 2012-12-14 2015-10-01 Epitaxial layer wafer having a cavity for substrate separation growth and semiconductor device manufactured using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120146329A KR20140077477A (en) 2012-12-14 2012-12-14 Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20140077477A true KR20140077477A (en) 2014-06-24

Family

ID=51129408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146329A KR20140077477A (en) 2012-12-14 2012-12-14 Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20140077477A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117005032A (en) * 2023-10-07 2023-11-07 深圳市鲁光电子科技有限公司 Growth method of semiconductor material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000016589A (en) * 1997-04-11 2000-03-25 오가와 에지 Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JP2002033288A (en) * 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2010147166A (en) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd Method for manufacturing semiconductor element
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000016589A (en) * 1997-04-11 2000-03-25 오가와 에지 Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JP2002033288A (en) * 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2010147166A (en) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd Method for manufacturing semiconductor element
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117005032A (en) * 2023-10-07 2023-11-07 深圳市鲁光电子科技有限公司 Growth method of semiconductor material
CN117005032B (en) * 2023-10-07 2024-01-26 深圳市鲁光电子科技有限公司 Growth method of semiconductor material

Similar Documents

Publication Publication Date Title
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
TWI559573B (en) Light emitting diode
JP5916625B2 (en) Semiconductor light emitting device and method including light extraction structure
JP6234787B2 (en) Substrate recycling method and recycled substrate
KR20140121070A (en) Deep ultraviolet light emitting device separated from growth substrate and method for fabricating the same
KR102071034B1 (en) Method of fabricating nitride substrate
US20210193873A1 (en) Method for manufacturing a substrate comprising a relaxed ingan layer
US20140322899A1 (en) Substrate recycling method
KR101146819B1 (en) Method for Manufacturing of Crystalline Substrate, Crystalline Substrate Manufactured Thereby, Light Emitting Device Including Crystalline Substrate and Manufacturing Method Thereof
KR20050062832A (en) Preparation of nitride semiconductor template for light emitter
KR20160000558A (en) Template for growing semiconductor, method of separating growth substrate and method of fabricating light emitting device using the same
KR20140083357A (en) Method for separating substrate and methos for fabricating semiconductor device using the same
KR101923671B1 (en) Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
KR20140077477A (en) Epitaxial layer having void for separating growth substrate therefrom and method of fabricating the same
KR20140047870A (en) Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same
KR20140081068A (en) Method of separating substrate from epitaxial layer, method of fabricating semiconductor device using the same and semiconductor device fabricated by the same
KR101984934B1 (en) Method of recycling a substrate and recycled substrate
KR101923673B1 (en) Method of fabricating gallium nitrded based semiconductor device
KR20140047869A (en) Method of separating growth substrate from epitaxial layer and method of fabricationg ligh emitting diode using the same
KR101910568B1 (en) Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
KR20150016759A (en) Method for reusing template for light emitting device manufacturing
KR20140142040A (en) Method of recycling a substrate and a recycled substrate
KR20140076718A (en) Method of recycling a substrate and recycled substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right