KR20140076054A

KR20140076054A - 터치 센서들을 가지는 표시장치와 그 게이트 구동회로 제어 방법

Info

Publication number: KR20140076054A
Application number: KR1020120144156A
Authority: KR
Inventors: 박인래
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-12
Filing date: 2012-12-12
Publication date: 2014-06-20
Also published as: KR102020935B1

Abstract

본 발명은 터치 센서들을 가지는 표시장치와 그 게이트 구동회로 제어 방법에 관한 것으로, 이 표시장치는 픽셀 어레이와 터치 센서들을 포함하는 표시패널; 스테이지들이 종속적으로 접속된 시프트 레지스터를 포함하는 게이트 구동회로; 및 상기 게이트 구동회로에 게이트 스타트 펄스, 게이트 시프트 클럭을 공급하여 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 포함한다. 상기 타이밍 콘트롤러는 상기 디스플레이 구간이 시작되는 제I 게이트 라인과 연결된 제I 스테이지의 풀업 트랜지스터에 공급되는 상기 게이트 시프트 클럭의 제I 클럭을 상기 터치 센서 구간 동안 하이 로직 레벨로 유지한다.

Description

터치 센서들을 가지는 표시장치와 그 게이트 구동회로 제어 방법{DISPLAY DEVICE HAVING TOUCH SENSORS AND CONTROL METHOD OF GATE DRIVING CIRCUIT THEREOF}

본 발명은 터치 센서들을 가지는 표시장치와 그 게이트 구동회로 제어 방법에 관한 것이다.

유저 인터페이스(User Interface, UI)는 사람(사용자)과 각종 전기, 전자 기기 등의 통신을 가능하게 하여 사용자가 기기를 쉽게 자신이 원하는 대로 쉽게 제어할 수 있게 한다. 유저 인터페이스의 대표적인 예로는 키패드, 키보드, 마우스, 온스크린 디스플레이(On Screen Display, OSD), 적외선 통신 혹은 고주파(RF) 통신 기능을 갖는 원격 제어기(Remote controller) 등이 있다. 유저 인터페이스 기술은 사용자 감성과 조작 편의성을 높이는 방향으로 발전을 거듭하고 있다. 최근, 유저 인터페이스는 터치 UI, 음성 인식 UI, 3D UI 등으로 진화되고 있다.

터치 UI는 휴대용 정보기기에 필수적으로 채택되고 있는 추세에 있으며, 가전 제품에도 확대 적용되고 있다. 정전 용량 방식의 터치 센싱 시스템은 터치 스크린의 구조가 기존의 저항막 방식에 비하여 내구성과 선명도가 높고, 다양한 어플리케이션에 적용될 수 있는 장점이 있다. 최근, 터치 스크린은 대부분 정전 용량 방식으로 구현되고 있다.

터치 스크린의 터치 센서들은 표시장치 상에 배치되거나 표시장치에 내장될 수 있다. 표시장치의 구동회로는 데이터전압을 발생하는 데이터 구동회로와, 데이터전압에 동기되어 게이트펄스(또는 스캔펄스)를 발생하는 게이트 구동회로를 포함하고 있다. 표시장치에 터치 스크린의 터치 센서들이 내장되면, 터치 센서들과 표시장치의 픽셀들이 가깝게 배치되기 때문에 표시장치의 픽셀들에 데이터가 기입될 때 표시장치의 구동 신호로 인하여 터치 센서들에 노이즈가 유입되기가 쉽다. 표시장치에 터치 센서들이 내장되면, 표시장치에 데이터를 기입하는 기간과, 터치 스크린을 구동하는 기간이 시분할된다. 일 예로, 1 프레임 기간을 2 분할하여 그 중 어느 하나의 기간 동안 픽셀들에 데이터를 기입하고, 나머지 기간 동안 터치 센서들을 구동한다.

최근에는 도 1과 같이 표시장치의 화면을 다수의 픽셀 블록들(B₁~B_N)로 분할하고, 터치 스크린을 다수의 센서 블록들(S₁~S_M)로 분할하여 1 프레임 기간 내에 픽셀 블록들(B₁~B_N)과 터치 센서 블록들(S₁~S_M)을 교대로 구동하는 방식이 제안된 바 있다. 예를 들어, 제1 픽셀 블록(B₁), 제1 터치 센서 블록(S₁), 제2 픽셀 블록(B₂), 제2 터치 센서 블록(S₂) 순으로 픽셀 블록들(B₁~B_N)과 터치 센서 블록들(S₁~S_M)이 교대로 구동된다. 도 1에서 Vsync는 1 프레임 기간을 정의하는 수직 동기신호이다. 이러한 구동 방식에서, 게이트 구동회로는 픽셀 블록들이 구동되는 동안 게이트 펄스를 출력하고, 터치 센서 블록이 구동되는 기간 동안 그 게이트 펄스를 출력하지 않아야 한다. 따라서, 게이트 구동회로의 출력일 일시적으로 정지시키고 재개할 수 있는 제어 방법이 필요하다.

본 발명은 게이트 구동회로의 출력을 터치 센서 구간 동안 일시적으로 정지시킨 후에 그 출력을 재개하여 휘도 변동 없이 디스플레이 구간을 재개할 수 있는 터치 센서들을 가지는 표시장치와 그 게이트 구동회로 제어 방법을 제공한다.

본 발명의 실시예에 따른 터치 센서들을 가지는 표시장치는 픽셀 어레이와 터치 센서들을 포함하는 표시패널; 스테이지들이 종속적으로 접속된 시프트 레지스터를 포함하는 게이트 구동회로; 및 상기 게이트 구동회로에 게이트 스타트 펄스, 게이트 시프트 클럭을 공급하여 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 포함한다.

1 프레임 기간 동안, 상기 표시패널의 픽셀 어레이들과 상기 터치 센서들은 다수의 블록들로 분할되어 구동하되, 픽셀 블록들이 구동되는 디스플레이 구간들 사이에 터치 센서 블록이 구동되는 터치 센서 구간이 할당된다.

상기 타이밍 콘트롤러는 상기 디스플레이 구간이 시작되는 제I(I는 2 이상의 양의 정수) 게이트 라인과 연결된 제I 스테이지의 풀업 트랜지스터에 공급되는 상기 게이트 시프트 클럭의 제I 클럭을 상기 터치 센서 구간 동안 하이 로직 레벨로 유지한다.

상기 표시장치의 게이트 구동회로 제어 방법은 1 프레임 기간 동안, 상기 표시패널의 픽셀 어레이들과 상기 터치 센서들 각각을 다수의 블록들로 분할하여 구동하되, 픽셀 블록들이 구동되는 디스플레이 구간들 사이에 터치 센서 블록이 구동되는 터치 센서 구간을 할당하는 단계; 및 상기 디스플레이 구간이 시작되는 제I(I는 2 이상의 양의 정수) 게이트 라인과 연결된 제I 스테이지의 풀업 트랜지스터에 공급되는 상기 게이트 시프트 클럭의 제I 클럭을 상기 터치 센서 구간 동안 하이 로직 레벨로 유지하는 단계를 포함한다.

본 발명은 디스플레이 구간이 재개될 때 처음 게이트펄스를 출력하는 게이트 구동회로의 스테이지의 풀업 트랜지스터에 공급되는 클럭을 터치 센서 구간 동안 특정 로직 레벨로 유지시킨다. 그 결과, 본 발명의 표시장치는 터치 센서 블록이 구동되는 동안 일시적으로 정지시킨 후에 그 출력을 재개할 때 라인 노이즈 없이 디스플레이 구간을 재개할 수 있다.

도 1은 1 프레임 기간 내에서 픽셀 블록들과 터치 센서 블록들이 교대로 구동되는 예를 보여 주는 도면이다.
도 2는 본 발명의 실시예에 따른 터치 센싱 시스템을 보여 주는 도면이다.
도 3은 도 2에 도시된 터치 스크린의 등가 회로도이다.
도 4 내지 도 6은 표시패널과 터치 스크린의 다양한 조합 형태를 보여 주는 도면들이다.
도 7은 표시패널의 양측에 GIP 회로가 배치된 예를 보여 주는 도면이다.
도 8은 도 7에 도시된 GIP 회로의 시프트 레지스터 구성 예를 보여 주는 블록도이다.
도 9는 도 8에 도시된 스테이지의 회로 구성을 보여 주는 도면이다.
도 10은 터치 센서 구간에 게이트 시프트 클럭들을 로우 로직 레벨로 유지하는 예를 보여 주는 타이밍도이다.
도 11은 도 10과 같이 게이트 시프트 클럭들이 로우 로직 레벨로 유지한 직후에 하이 로직 레벨로 반전되는 타이밍에서 나타나는 노이즈를 보여 주는 파형도이다.
도 12는 본 발명의 실시예에 따른 게이트 구동회로의 제어 방법을 보여 주는 파형도이다.

본 발명의 터치 센싱 시스템은 다수의 정전 용량 센서들을 통해 터치 입력을 감지하는 정전 용량 방식의 터치 스크린으로 구현될 수 있다. 정전 용량 방식의 터치 스크린은 다수의 터치 센서들을 포함한다. 터치 센서들 각각은 등가회로로 볼 때 정전 용량(capacitance)을 포함한다. 정전 용량 방식의 터치 스크린은 자기 정전 용량(Self capacitance)이나 상호 정전 용량(Mutual capacitance)으로 나뉘어질 수 있다. 자기 정전 용량은 한 방향으로 형성된 단층의 도체 배선을 따라 형성된다. 상호 정전 용량은 직교하는 두 도체 배선들 사이에 형성된다. 이하의 실시예에서, 상호 정전 용량 방식의 터치 스크린이 예시되었으나 이에 한정되지 않는다.

본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시장치의 일 예로서 액정표시소자를 설명하지만, 이에 한정되지 않는다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1 내지 도 5를 참조하면, 본 발명의 표시장치는 표시패널(PNL), 디스플레이 구동회로, 터치 스크린(TSP), 터치 스크린 구동회로 등을 포함한다.

표시패널(PNL)은 두 장의 기판들 사이에 형성된 액정층을 포함한다. 표시패널(PNL)의 픽셀 어레이(pixel array)는 m(m은 양의 정수) 개의 데이터라인들(D1~Dm)과 n(n은 양의 정수) 개의 게이트라인들(G1~Gn)에 의해 정의된 픽셀 영역에 형성된 m×n 개의 픽셀들을 포함한다. 픽셀들 각각은 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부들에 형성된 TFT들(Thin Film Transistor), 데이터전압을 충전하는 화소전극, 화소전극에 접속되어 액정셀의 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다.

표시패널(PNL)의 상부 기판에는 블랙매트릭스, 컬러필터 등이 형성된다. 표시패널(PNL)의 하부 기판은 COT(Color filter On TFT) 구조로 구현될 수 있다. 이 경우에, 블랙매트릭스와 컬러필터는 표시패널(PNL)의 하부 기판에 형성될 수 있다. 공통전압이 공급되는 공통전극은 표시패널(PNL)의 상부 기판이나 하부 기판에 형성될 수 있다. 표시패널(PNL)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(PNL)의 상부 기판과 하부 기판 사이에는 액정셀의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성된다.

표시패널(PNL)의 배면 아래에는 백라이트 유닛이 배치될 수 있다. 백라이트 유닛은 에지형(edge type) 또는 직하형(Direct type) 백라이트 유닛으로 구현되어 표시패널(PNL)에 빛을 조사한다. 표시패널(PNL)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 액정 모드로도 구현될 수 있다.

디스플레이 구동회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(20)를 포함하여 입력 영상의 비디오 데이터전압을 표시패널(PNL)의 픽셀들에 기입한다.

데이터 구동회로(12)는 타이밍 콘트롤러(20)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 데이터전압을 출력한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터라인들(D1~Dm)에 공급된다.

게이트 구동회로(14)는 데이터전압에 동기되는 게이트펄스(또는 스캔펄스)를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(PNL)의 라인을 선택한다. 게이트 구동회로(14)는 표시패널(PNL)의 일측 가장자리에 배치되거나 도 7과 같이 표시패널(PNL)의 양측 가장자리에 나누어 배치될 수 있다. 게이트 구동회로(14)는 도 7과 같이 픽셀 어레이와 함께 표시패널(PNL)의 하부 기판에 함께 형성되는 GIP(Gate In Panel) 회로(GIP_L, GIP_R)로 구현될 수 있다. GIP 회로는 타이밍 콘트롤러(20)의 제어 하에 게이트 펄스를 순차적으로 시프트시키는 시프트 레지스터(shift register)를 포함한다.

타이밍 콘트롤러(20)는 호스트 시스템(50)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동회로(14)의 동작 타이밍을 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 출력한다. 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 샘플링 스타트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 데이터 샘플링 타이밍을 시프트시키는 클럭이다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(20)와 데이터 구동회로(12)사이의 신호 전송 인터페이스가 mini LVDS(Low Voltage Differential Signaling) 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC) 등을 포함한다. 게이트 스타트 펄스(GSP)는 시프트 레지스터에 입력되어 시프트 레지스트의 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 시프트 레지스터에 입력되어 시프트 레지스트의 출력 시프트 타이밍을 제어한다. 게이트 구동회로(14)의 시프트 레지스터는 도 8과 같이 다수의 스테이지들(stage)이 종속적으로 접속되어 게이트 스타트 펄스(GSP)에 응답하여 게이트 펄스를 출력하기 시작하고, 게이트 시프트 클럭(GSC)의 라이징 에지에 동기하여 게이트 펄스를 다음 스테이지(stage)로 시프트시킨다.

호스트 시스템(50)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(50)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(PNL)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(50)은 입력 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(20)로 전송한다. 또한, 호스트 시스템(50)은 터치 스크린 구동회로로부터 수신된 좌표(XY)와 연계된 응용 프로그램을 실행한다.

본 발명의 표시장치는 도 1과 같이 1 프레임 기간 내에서 픽셀 블록들과 터치 센서 블록들을 순차적으로 구동하되, 픽셀 블록과 터치 센서 블록을 교대로 구동한다. 예를 들어, 도 1과 같이 제1 픽셀 블록(B₁), 제1 터치 센서 블록(S₁), 제2 픽셀 블록(B₂), 제2 터치 센서 블록(S₂) 순으로 픽셀 블록들(B₁~B_N)과 터치 센서 블록들(S₁~S_M)이 교대로 구동된다. 1 프레임 기간 내에서 픽셀 블록과 터치 센서 블록을 교대로 구동하는 방법은 본원 출원인에 의해 기출원된 대한민국 특허 출원 10-2012-0078146(2012. 07. 18)을 통해 제안한 방법으로 적용될 수 있다. 이러한 시분할 방법은 타이밍 콘트롤러(20)에 의해 제어된다. 타이밍 콘트롤러(20)는 터치 센서 블록이 구동되는 기간 동안, 게이트 구동회로(14)의 출력을 일시적으로 정지시키기 위하여 게이트 시프트 클럭(GSC)의 로직 레벨을 특정 로직으로 유지(Holding)하여 게이트 펄스의 출력을 정지시킨 후에 다음 픽셀 블록이 구동되기 시작할 때 게이트 시프트 클럭(GSC)을 정상적인 1 수평기간(1H) 주기로 발생한다. 1 수평기간(1H)은 표시패널(PNL)에서 1 라인의 픽셀 데이터 충전 시간과 같다.

터치 스크린(TSP)은 도 3과 같이 표시패널(PNL)의 상부 편광판(POL1) 상에 접합되거나, 도 4와 같이 표시패널(PNL)의 상부 편광판(POL1)과 상부 기판(GLS1) 사이에 형성될 수 있다. 또한, 터치 스크린(TSP)의 터치 센서들(Cts)은 도 5와 같이 표시패널(PNL) 내에서 픽셀 어레이와 함께 인셀(In-cell) 타입으로 하부 기판에 내장될 수 있다. 도 3 내지 도 5에서 "PIX"는 액정셀의 화소전극, "GLS2"는 하부 기판, "POL2"는 하부 편광판을 각각 의미한다.

터치 스크린(TSP)은 Tx 라인들(Tx1~Txj, j는 n 보다 작은 양의 정수), Tx 라인들(Tx1~Txj)과 교차하는 Rx 라인들(Rx1~Rxi, i는 m 보다 작은 양의 정수), 및 Tx 라인들(Tx1~Txj)과 Rx 라인들(Rx1~Rxi)의 교차부들에 형성된 i×j 개의 터치 센서들(Cts)을 포함한다. 터치 센서들(Cts) 각각은 상호 용량을 포함한다.

터치 스크린 구동회로는 터치 센싱회로(30), 알고리즘 실행부(36) 등을 포함한다. 터치 스크린 구동회로는 터치 센서들에 구동신호를 공급하여 터치 센서의 전하 변하량을 센싱하고, 그 전하 변하량을 소정의 문턱값과 비교하여 터치 입력 위치를 검출한다. 터치 스크린 구동회로는 터치 좌표 알고리즘을 실행하여 터치 입력 위치의 좌표(XY)를 계산하여 호스트 시스템(50)으로 전송한다.

터치 센싱회로(30)는 Tx 구동부(32), Rx 센싱부(34), 타이밍 발생부(38) 등을 포함한다. 터치 센싱회로(30)는 Tx 구동부(32)를 이용하여 Tx 라인들(Tx1~Txj)을 통해 터치 센서들(Cts)에 구동신호를 인가하고, 구동신호에 동기하여 Rx 라인들(Rx1~Rxi)과 Rx 센싱부(34)를 통해 터치 센서들(Cts)의 전하 변화량을 센싱하여 터치 원시 데이터(Touch raw data)를 출력한다. 터치 센싱회로(30)는 하나의 ROIC(Read-out Integrated Circuit)로 집적될 수 있다.

Tx 구동부(32)는 타이밍 발생부(38)로부터의 Tx 셋업신호(setup signal)에 응답하여 구동신호를 출력할 Tx 채널을 선택하고, 선택된 Tx 채널과 연결된 Tx 라인들(Tx1~Txj)에 구동신호를 인가한다. Tx 라인들(Tx1~Txj)은 구동신호의 고전위 구간 동안 충전되어 터치 센서들(Cts)에 전하를 공급한다. 구동신호는 펄스, 정현파, 삼각파 등 다양한 형태로 발생될 수 있다. 구동신호는 Rx 라인들(Rx1~Rxi)을 통해 터치 센서들(Cts)의 전압이 Rx 센싱부(34)에 내장된 적분기(Integrator)의 커패시터에 N(N은 2 이상의 양의 정수) 회 누적될 수 있도록 터치 센서들(Cst) 각각에 N회 연속 공급될 수 있다.

Rx 센싱부(34)는 타이밍 발생부(38)로부터의 Rx 셋업신호에 응답하여 터치 센서의 전압을 수신할 Rx 라인들을 선택한다. Rx 센싱부(34)는 구동 신호에 동기하여 선택된 Rx 라인들을 통해 터치 센서(Cts)의 전하를 수신한다. 그리고 Rx 센싱부(34)는 수신한 전하를 샘플링하여 적분기의 커패시터에 누적하고, 그 커패시터의 전압을 아날로그-디지털 변환기(Analog to digital converter, 이하 "ADC"라 함)를 이용하여 디지털 데이터로 변환한다. Rx 센싱부(34)는 디지털 데이터로 변환된 터치 원시 데이터를 출력한다.

타이밍 발생부(38)는 알고리즘 실행부(36)로부터의 Tx 셋업신호와 Rx 셋업신호에 응답하여 Tx 채널과 Rx 채널 설정을 제어하고 Tx 구동부(32)와 Rx 센싱부(34)를 동기시킨다. 또한, Rx 센싱부(34)로부터 출력된 터치 원시 데이터를 도시하지 않은 버퍼 메모리에 저장하고 그 메모리로부터 터치 원시 데이터를 읽어 들여 알고리즘 실행부(36)로 전송한다.

알고리즘 실행부(36)는 타이밍 발생부(38)에 Tx 셋업신호와 Rx 셋업신호를 공급하고 Rx 센싱부(34)의 ADC를 동작시키기 위한 ADC 클럭신호를 Rx 센싱부(34)에 공급한다. 알고리즘 실행부(36)는 미리 설정된 터치 좌표 알고리즘을 실행하여 터치 센싱회로(30)로부터 수신된 터치 원시 데이터를 미리 설정된 문턱값과 비교한다. 터치 좌표 알고리즘은 문턱값 이상의 터치 원시 데이터를 터치 입력 영역의 데이터로 판정하여, 터치 입력 영역들 각각의 좌표(XY)를 계산한다. 알고리즘 실행부(36)는 MCU(Micro Controller Unit, MCU)로 구현될 수 있다.

도 7은 표시패널(PNL)의 양측에 GIP 회로(GIP_L, GIP_R)가 배치된 예를 보여 주는 도면이다. 도 8은 도 7에 도시된 GIP 회로의 시프트 레지스터 구성 예를 보여 주는 블록도이다. 도 9는 도 8에 도시된 스테이지의 회로 구성을 보여 주는 도면이다.

도 7 내지 도 9를 참조하면, 픽셀 어레이의 양측에 배치된 GIP 회로들(GIP_L, GIP_R) 각각은 게이트 스타트 펄스(GSP)와 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)을 입력 받아 게이트 펄스를 순차적으로 출력하는 시프트 레지스터를 포함한다. 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 4 상 클럭을 예시하였으나 2 상 클럭 또는 6 상 클록도 가능하므로 4 상 클럭에 한정되지 않는다.

제1 GIP 회로(GIP_L)는 픽셀 어레이의 좌측 밖에 배치된다. 제1 제1 GIP 회로(GIP_L)는 픽셀 어레이의 기수 번째 게이트 라인들(G1, G3,...Gn-1)에 연결되어 그 게이트 라인들(G1, G3,...Gn-1)에 게이트펄스를 순차적으로 출력한다. 제2 GIP 회로(GIP_R)는 픽셀 어레이의 우측 밖에 배치된다. 제2 GIP 회로(GIP_R)의 시프트 레지스터는 픽셀 어레이의 우수 번째 게이트 라인들(G2, G4,...Gn)에 연결되어 그 게이트 라인들(G2, G4,...Gn)에 게이트펄스를 순차적으로 출력한다. 도 7에서 GCLK1-L~GCLK4-L은 제1 GIP 회로(GIP_L)에 인가되는 4 상 게이트 시프트 클럭이며, GCLK1-R~GCLK4-R은 제2 GIP 회로(GIP_R)에 인가되는 4 상 게이트 시프트 클럭이다. 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 그 클럭들이 일부분 중첩된다. GIP 회로들(GIP_L, GIP_R)은 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)의 라이징 에지에 동기되어 출력을 발생한다. 따라서, GIP 회로들(GIP_L, GIP_R)로부터 출력되는 제N(N은 2 이상의 양의 정수) 게이트 펄스는 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)의 중첩폭 만큼 제N-1 게이트펄스의 뒷 부분과 중첩된다.

GIP 회로들(GIP_L, GIP_R) 각각은 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)이 입력되고 종속적으로 접속된 다수의 스테이지들(S(N-1)~S(N+4))을 포함한다.

스테이지들((S(N-1)~S(N+1)) 각각은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 등을 포함한다. 이 트랜지스터들(T1~T3)은 n type MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현될 수 있다.

제N 스테이즈(S(N))는 제1, 제2 및 제4 클럭들(GCLK1, GCLK2, GCLK4)을 입력 받고 또한, 제N-1 스테이지(S(N-1))의 출력(Vout(N-1))과 제N+1 스테이지(S(N+1))의 출력(Vout(N+1))을 입력 받는다. 제N-1 스테이지(S(N-1))의 출력(Vout(N-1))은 제N-1 게이트 라인에 게이트펄스로서 공급됨과 동시에, 제N 스테이지(S(N))의 스타트 펄스 단자에 입력된다.

제N 스테이지(S(N))에서, 제1 트랜지스터(T1)는 제1 클럭(GCLK1)에 응답하여 제N-1 스테이지(S(N-1))의 출력(Vout(N-1))의 전압으로 Q 노드(Q(N))를 충전시킨다. 제2 트랜지스터(T2)는 Q 노드(Q(N))가 충전되어 있을 때 제1 클럭(GCLK1)에 이어서 발생되는 제2 클럭(GCLK2)이 공급되면, 그 제2 클럭(GCLK2)의 전압을 출력 노드에 공급하여 출력 노드의 전압(Vout(N))을 상승시키는 풀업 트랜지스터(Pull-up transistor)이다. 제3 트랜지스터(T3)는 제4 클럭(GCLK4)에 응답하여 출력 노드의 전압을 방전시키는 풀다운 트랜지스터(Pull-down transistor)이다.

이하에서, 픽셀 블록들이 구동되는 기간을 디스플레이 구간이라 하고 터치 센서 블록들이 구동되는 기간을 터치 센서 구간으로 칭하기로 한다. 타이밍 콘트롤러(20)는 도 10과 같이 터치 센서 구간(Tt1, Tt2, Tt3) 동안 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)을 도 10과 같이 로우 로직 레벨(Low logic level)로 유지할 수 있다. 그런데 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)을 로우 로직 레벨로 유지한 직후에 디스플레이 구간이 재개될 때 그 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)을 하이 로직 레벨로 반전시킬 때 도 11과 같이 게이트 라인들에 노이즈(102)가 인가될 수 있다. 도 10에서, 펄스 안의 숫자는 그 펄스가 인가되는 게이트라인들(G1~Gn)의 번호이다. 도 11에서 도면 부호 '101'은 디스플레이 구간(Td1, Td3, Td3)에서 발생되는 정상적인 게이트펄스를 나타낸다.

도 10을 참조하면, 1 프레임 기간 내에서 디스플레이 구간(Td1, Td2, Td3)과 터치 센서 구간(Tt1, Tt2, Tt3)이 시분할된다. 픽셀 블록들(B₁~B_N) 각각이 19개의 라인들에 배열된 픽셀들을 포함하는 예를 가정한다. 이 예에서, 하나의 픽셀 블록에는 19 개의 게이트라인들이 포함된다. 제1 디스플레이 구간(Td1) 동안, 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 정상적으로 1 수평 주기로 발생되어 제1 내지 제19 게이트라인들(G1~G19)에 게이트펄스가 순차적으로 공급된다. 이어서, 제1 터치 센서 구간(Tt1) 동안, 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 로우 로직 레벨로 유지된다. 이어서, 클럭(GCLK2-R, GCLK3-L)이 하이 로직 레벨로 반전되어 제2 디스플레이 구간(Td2)이 시작된다. 클럭(GCLK2-R)은 도 9에서 우측 GIP 회로(GIP_R)의 제N 스테이지(S(N))의 제2 트랜지스터(T2)에 인가되어 제N 스테이지(S(N))로부터 게이트펄스가 출력되게 함과 동시에, 제N+1 스테이지(S(N+1))의 제1 트랜지스터(T1)의 게이트에 인가되어 Q 노드(Q(N+1))의 전압을 변동시키고, 그 결과 제2 트랜지스터(T2)의 게이트-소스간 전압이 상승하여 제N+1 스테이지(S(N+1))로부터 원치 않는 출력이 발생되게 한다. 이와 마찬가지로, 클럭(GCLK3-L)은 도 9에서 좌측 GIP 회로(GIP_L)의 제N+1 스테이지(S(N+1))의 제2 트랜지스터(T2)에 인가되어 제N+1 스테이지(S(N+1))로부터 게이트펄스가 출력되게 함과 동시에, 제N+2 스테이지(S(N+2))의 제1 트랜지스터(T1)의 게이트에 인가되어 Q 노드(Q(N+2))의 전압을 변동시키고, 그 결과 제2 트랜지스터(T2)의 게이트-소스간 전압이 상승하여 제N+2 스테이지(S(N+2))로부터 원치 않는 출력이 발생되게 한다. 따라서, 제2 디스플레이 구간(Td2)이 시작될 때 제20 및 제21 게이트라인들(G20, G21)에 게이트펄스가 순차적으로 공급되어 데이터가 정상적으로 어드레싱됨과 동시에 제22 및 제23 게이트라인들(G22, G23)에 도 11과 같은 노이즈(102)가 인가되어 그 게이트라인들(G22, G23)에 연결된 TFT에 누선 전류가 흘러 표시패널(PNL)의 제22 및 제23 라인의 픽셀들의 휘도가 변동된다. 2 라인의 휘도 변동은 디스플레이 구간(Td1, Td2, Td3)이 재개될 때마다 나타나므로 1 픽셀 블록 주기로 나타난다.

타이밍 콘트롤러(20)는 디스플레이 구간이 재개될 때 발생되는 2 라인의 휘도 변동을 방지하기 위하여 도 12와 같이, 디스플레이 구간이 재개될 때 게이트펄스가 처음 출력되는 스테이지들의 제2 트랜지스터에 인가되는 클럭을 터치 센서 구간 동안 하이 로직 레벨로 유지(holding)한다. 이 터치 센서 구간 동안 다른 클럭들은 로우 로직 레벨을 유지한다. 도 12에서, 펄스 안의 숫자는 그 펄스가 인가되는 게이트라인들(G1~Gn)의 번호이다.

도 12를 참조하면, 1 프레임 기간 내에서 디스플레이 구간(Td1, Td2, Td3)과 터치 센서 구간(Tt1, Tt2, Tt3)이 시분할된다. 픽셀 블록들(B₁~B_N) 각각이 19개의 라인들에 배열된 픽셀들을 포함하는 예를 가정한다. 이 예에서, 하나의 픽셀 블록에는 19 개의 게이트라인들이 포함된다. 제1 디스플레이 구간(Td1) 동안, 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 정상적으로 1 수평 주기로 발생되어 제1 내지 제19 게이트라인들(G1~G19)에 게이트펄스가 순차적으로 공급된다. 이어서, 제1 터치 센서 구간(Tt1) 동안 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 어느 한 로직 레벨로 유지된다. 제1 터치 센서 구간(Tt1) 동안, 우측 제2 클럭(GCLK2-R)과 좌측 제3 클럭(GCLK3-L)은 하이 로직 레벨로 유지되고 다른 클럭들(GCLK1-L, GCLK2-L, GCLK4-L, GCLK1-R, GCLK3-R, GCLK4-R)은 로직 레벨로 유지된다. 우측 제2 클럭(GCLK2-R)과 좌측 제3 클럭(GCLK3-L)은 제1 디스플레이 구간(Td1)이 시작과 동시에 출력을 발생하는 스테이지들의 제2 트랜지스터(T2)에 공급되어 그 스테이지들의 출력 타이밍 클럭이다.

제1 터치 센서 구간(Tt1) 동안 제2 클럭(GCLK2-R)이 하이 로직 레벨을 유지하면, 우측 GIP 회로(GIP_R)의 제N 스테이지(S(N))의 제2 트랜지스터(T2)의 드레인 전압이 하이 로직 전압으로 유지되어 게이트펄스가 하이 전압으로 유지된다. 제1 터치 센서 구간(Tt1) 동안 제2 클럭(GCLK2-R)이 하이 로직 레벨을 유지하면, 우측 GIP 회로(GIP_R)의 제N+1 스테이지(S(N+1))의 Q 노드(Q(N+1)) 전압이 하이 로직 레벨로 유지되어 그 제N+1 스테이지(S(N+1))의 출력이 변동되지 않는다. 제1 터치 센서 구간(Tt1) 동안 제3 클럭(GCLK3-L)이 하이 로직 레벨을 유지하면, 좌측 GIP 회로(GIP_L)의 제N+1 스테이지(S(N+1))의 제2 트랜지스터(T2)의 드레인 전압이 하이 로직 전압으로 유지되고 Q 노드(Q(N))의 전압이 낮은 상태를 유지하므로 제N+1 스테이지(S(N+1))로부터 게이트펄스가 하이 전압으로 유지된다. 제1 터치 센서 구간(Tt1) 동안 제3 클럭(GCLK3-L)이 하이 로직 레벨을 유지하면, 좌측 GIP 회로(GIP_L)의 제N+2 스테이지(S(N+2))의 Q 노드(Q(N+2)) 전압이 하이 로직 레벨로 유지되어 그 제N+1 스테이지(S(N+1))의 출력이 변동되지 않는다.

제2 디스플레이 구간(Td2)이 재개되면, 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 정상적으로 1 수평 주기로 발생되어 제20 내지 제38 게이트라인들(G20, 38)에 연결된 스테이지들은 게이트펄스를 순차적으로 출력한다. 따라서, 일측 GIP 회로만을 볼 때 디스플레이 구간이 시작되는 제I(I는 2 이상의 양의 정수) 게이트 라인과 연결된 제I 스테이지의 제2 트랜지스터(T2)에 공급되는 제I 클럭을 터치 센서 구간 동안 하이 로직 레벨로 유지하면 디스플레이 구간이 재개될 때 제I+1 스테이지의 비정상적인 출력을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

DIS : 표시패널 TSP : 터치 스크린
12 : 데이터 구동회로 14 : 게이트 구동회로
20 : 타이밍 콘트롤러 30 : 터치 센싱회로
32 : Tx 구동부 34 : Rx 센싱부
36 : 알고리즘 실행부 38 : 타이밍 발생부

Claims

픽셀 어레이와 터치 센서들을 포함하는 표시패널;
스테이지들이 종속적으로 접속된 시프트 레지스터를 포함하는 게이트 구동회로; 및
상기 게이트 구동회로에 게이트 스타트 펄스, 게이트 시프트 클럭을 공급하여 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 포함하고,
1 프레임 기간 동안, 상기 표시패널의 픽셀 어레이들과 상기 터치 센서들은 다수의 블록들로 분할되어 구동하되, 픽셀 블록들이 구동되는 디스플레이 구간들 사이에 터치 센서 블록이 구동되는 터치 센서 구간이 할당되고,
상기 타이밍 콘트롤러는,
상기 디스플레이 구간이 시작되는 제I(I는 2 이상의 양의 정수) 게이트 라인과 연결된 제I 스테이지의 풀업 트랜지스터에 공급되는 상기 게이트 시프트 클럭의 제I 클럭을 상기 터치 센서 구간 동안 하이 로직 레벨로 유지하는 것을 특징으로 하는 터치 센서들을 가지는 표시장치.
제 1 항에 있어서,
상기 타이밍 콘트롤러는,
상기 터치 센서 구간 동안 상기 게이트 시프트 클럭에서 상기 제I 클럭 이외의 다른 클럭들을 로우 로직 레벨로 유지하는 것을 특징으로 하는 터치 센서들을 가지는 표시장치.
제 1 항에 있어서,
상기 타이밍 콘트롤러는,
상기 디스플레이 구간 동안, 상기 게이트 시프트 클럭을 1 수평 기간 주기로 발생하는 것을 특징으로 하는 터치 센서들을 가지는 표시장치.
픽셀 어레이와 터치 센서들을 포함하는 표시패널, 스테이지들이 종속적으로 접속된 시프트 레지스터를 포함하는 게이트 구동회로, 및 상기 게이트 구동회로에 게이트 스타트 펄스, 게이트 시프트 클럭을 공급하여 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 포함하는 터치 센서들을 가지는 표시장치의 게이트 구동회로 제어 방법에 있어서,
1 프레임 기간 동안, 상기 표시패널의 픽셀 어레이들과 상기 터치 센서들 각각을 다수의 블록들로 분할하여 구동하되, 픽셀 블록들이 구동되는 디스플레이 구간들 사이에 터치 센서 블록이 구동되는 터치 센서 구간을 할당하는 단계; 및
상기 디스플레이 구간이 시작되는 제I(I는 2 이상의 양의 정수) 게이트 라인과 연결된 제I 스테이지의 풀업 트랜지스터에 공급되는 상기 게이트 시프트 클럭의 제I 클럭을 상기 터치 센서 구간 동안 하이 로직 레벨로 유지하는 단계를 포함하는 것을 특징으로 하는 터치 센서들을 가지는 표시장치의 게이트 구동회로 제어 방법.
제 4 항에 있어서,
상기 게이트 시프트 클럭의 제I 클럭을 상기 터치 센서 구간 동안 하이 로직 레벨로 유지하는 단계는,
상기 터치 센서 구간 동안 상기 게이트 시프트 클럭에서 상기 제I 클럭 이외의 다른 클럭들을 로우 로직 레벨로 유지하는 단계를 포함하는 것을 특징으로 하는 터치 센서들을 가지는 표시장치의 게이트 구동회로 제어 방법.