KR20140072031A - 표면 처리 구리박 및 그것을 사용한 적층판 - Google Patents
표면 처리 구리박 및 그것을 사용한 적층판 Download PDFInfo
- Publication number
- KR20140072031A KR20140072031A KR1020147005054A KR20147005054A KR20140072031A KR 20140072031 A KR20140072031 A KR 20140072031A KR 1020147005054 A KR1020147005054 A KR 1020147005054A KR 20147005054 A KR20147005054 A KR 20147005054A KR 20140072031 A KR20140072031 A KR 20140072031A
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- printed wiring
- wiring board
- brightness
- copper
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/04—Wires; Strips; Foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2250/00—Layers arrangement
- B32B2250/02—2 layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2255/00—Coating on the layer surface
- B32B2255/06—Coating on the layer surface on metal layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/12—Copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
- B32B2379/08—Polyimides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12431—Foil or filament smaller than 6 mils
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Laminated Bodies (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Metal Rolling (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
수지와 양호하게 접착되고, 또한 수지 너머로 관찰했을 때에, 우수한 시인성을 실현시키는 표면 처리 구리박 및 그것을 사용한 적층판을 제공한다. 적어도 일방의 표면에 표면 처리가 실시되어 있고, 표면 처리가 실시되어 있는 표면의 JIS Z8730 에 근거하는 색차 (ΔE*ab) 가 40 이상인 표면 처리 구리박이고, 구리박에, 표면 처리가 실시되어 있는 표면측부터 구리박에 첩합시키기 전의 하기 ΔB (PI) 가 50 이상 65 이하인 폴리이미드를 적층시킨 후, 구리박을 폴리이미드 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대해 관찰된 구리박이 신장되는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한 관찰 지점-명도 그래프에 있어서, 구리박의 단부에서부터 구리박이 없는 부분에 걸쳐 발생되는 명도 곡선의 탑 평균값 (Bt) 과 보텀 평균값 (Bb) 의 차 (ΔB) (ΔB=Bt-Bb) 가 40 이상이 되는 표면 처리 구리박.
Description
본 발명은 표면 처리 구리박 및 그것을 사용한 적층판에 관한 것이다.
스마트 폰이나 태블릿 PC 와 같은 소형 전자 기기에는, 배선의 용이성이나 경량성 면에서 플렉시블 프린트 배선판 (이하, FPC) 이 채용되고 있다. 최근, 이들 전자 기기의 고기능화에 따라 신호 전송 속도의 고속화가 진행되고, FPC 에 있어서도 임피던스 정합 (整合) 이 중요한 요소로 되고 있다. 신호 용량의 증가에 대한 임피던스 정합의 방책으로서 FPC 의 베이스가 되는 수지 절연층 (예를 들어, 폴리이미드) 의 후층화 (厚層化) 가 진행되고 있다. 또 배선의 고밀도화 요구에 따라 FPC 의 다층화가 한층 더 진행되고 있다. 한편, FPC 는 액정 기재에 대한 접합이나 IC 칩의 탑재 등의 가공이 실시되지만, 이 때의 위치 맞춤은 구리박과 수지 절연층의 적층판에 있어서의 구리박을 에칭한 후에 남은 수지 절연층을 투과하여 시인되는 위치 결정 패턴을 통해 실시되기 때문에, 수지 절연층의 시인성이 중요해진다.
또, 구리박과 수지 절연층의 적층판인 구리 피복 적층판은, 표면에 조화 도금이 실시된 압연 구리박을 사용해도 제조할 수 있다. 이 압연 구리박은, 통상적으로 터프 피치 구리 (산소 함유량 100 ∼ 500 중량 ppm) 또는 무산소 구리 (산소 함유량 10 중량 ppm 이하) 을 소재로서 사용하고, 이들 잉곳을 열간 압연한 후, 소정 두께까지 냉간 압연과 어닐링을 반복하여 제조된다.
이러한 기술로서 예를 들어, 특허문헌 1 에는, 폴리이미드 필름과 저조도 (低粗度) 구리박이 적층되어 이루어지고, 구리박 에칭 후 필름의 파장 600 ㎚ 에서의 광 투과율이 40 % 이상, 흐림값 (HAZE) 이 30 % 이하이고, 접착 강도가 500 N/m 이상인 구리 피복 적층판에 관련된 발명이 개시되어 있다.
또, 특허문헌 2 에는, 전해 구리박에 의한 도체층이 적층된 절연층을 가지고, 해당 도체층을 에칭하여 회로 형성했을 때의 에칭 영역에 있어서의 절연층의 광 투과성이 50 % 이상인 칩 온 플레키 (COF) 용 플렉시블 프린트 배선판에 있어서, 상기 전해 구리박은, 절연층에 접착되는 접착면에 니켈-아연 합금에 의한 방청 처리층을 구비하고, 그 접착면의 표면 조도 (Rz) 는 0.05 ∼ 1.5 ㎛ 임과 함께 입사각 60°에 있어서의 경면 광택도가 250 이상인 것을 특징으로 하는 COF 용 플렉시블 프린트 배선판에 관련된 발명이 개시되어 있다.
또, 특허문헌 3 에는, 인쇄 회로용 구리박의 처리 방법에 있어서, 구리박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는 것을 특징으로 하는 인쇄 회로용 구리박의 처리 방법에 관련된 발명이 개시되어 있다.
특허문헌 1 에 있어서, 흑화 처리 또는 도금 처리후의 유기 처리제에 의해 접착성이 개량 처리되어 얻어지는 저조도 구리박은, 구리 피복 적층판에 굴곡성이 요구되는 용도에서는, 피로에 의해 단선되는 경우가 있어, 수지 투시성이 열등한 경우가 있다.
또, 특허문헌 2 에서는, 조화 처리가 이루어져 있지 않고, COF 용 플렉시블 프린트 배선판 이외의 용도에 있어서는 구리박과 수지의 밀착 강도가 낮아 불충분하다.
또한, 특허문헌 3 에 기재된 처리 방법에서는, 구리박에 대한 Cu-Co-Ni 에 의한 미세 처리는 가능했지만, 해당 구리박을 수지 너머로 관찰했을 때에, 우수한 시인성을 실현할 수 없었다.
본 발명은, 수지와 양호하게 접착되고, 또한 수지 너머로 관찰했을 때에, 우수한 시인성을 실현시키는 표면 처리 구리박 및 그것을 사용한 적층판을 제공한다.
본 발명자들은 예의 연구를 거듭한 결과, 표면 처리에 의해 표면의 색차가 소정 범위로 제어된 구리박을, 해당 처리면측부터 적층시킨 폴리이미드 기판 너머로 CCD 카메라로 촬영한 해당 구리박의 화상으로부터 얻어지는 관찰 지점-명도 그래프에 있어서 그려지는 구리박 단부 (端部) 부근의 명도 곡선의 기울기에 주목하여, 해당 명도 곡선의 기울기를 제어하는 것이, 기판 수지 필름의 종류나 기판 수지 필름 두께의 영향을 받지 않고 수지 투명성이 양호해지는 것을 알아냈다.
이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 적어도 일방의 표면에 표면 처리가 실시되어 있고, 상기 표면 처리가 실시되어 있는 표면의 JIS Z8730 에 근거하는 색차 (ΔE*ab) 가 40 이상인 표면 처리 구리박이고, 상기 구리박에, 표면 처리가 실시되어 있는 표면측부터 구리박에 첩합시키기 전의 하기 ΔB (PI) 가 50 이상 65 이하인 폴리이미드를 적층시킨 후, 상기 구리박을 상기 폴리이미드 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대해 관찰된 상기 구리박이 신장되는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한 관찰 지점-명도 그래프에 있어서, 상기 구리박의 단부에서부터 상기 구리박이 없는 부분에 걸쳐 발생되는 명도 곡선의 탑 평균값 (Bt) 과 보텀 평균값 (Bb) 의 차 (ΔB) (ΔB=Bt-Bb) 가 40 이상이 되는 표면 처리 구리박이다.
본 발명에 관련된 표면 처리 구리박의 다른 실시 형태에서는 상기 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 구리박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 구리박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식에서 정의되는 Sv 가 3.0 이상이 된다.
Sv=(ΔB×0.1)/(t1-t2) (1)
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 표면 처리 구리박의 표면의 색차 (ΔE*ab) 가 43 이상이다.
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 명도 곡선에 있어서의 (1) 식에서 정의되는 Sv 가 3.5 이상이 된다.
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 명도 곡선에 있어서의 (1) 식에서 정의되는 Sv 가 3.9 이상이 된다.
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 명도 곡선에 있어서의 (1) 식에서 정의되는 Sv 가 5.0 이상이 된다.
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 표면의 TD 의 평균 조도 (Rz) 가 0.20 ∼ 0.64 ㎛ 이며, 상기 구리박 표면의 3 차원 표면적 (A) 과 2 차원 표면적 (B) 의 비 (A/B) 가 1.0 ∼ 1.7 이다.
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 표면의 TD 의 평균 조도 (Rz) 가 0.26 ∼ 0.62 ㎛ 이다.
본 발명에 관련된 표면 처리 구리박의 또 다른 실시 형태에 있어서는, 상기 A/B 가 1.0 ∼ 1.6 이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 구리박과 수지 기판을 적층하여 구성한 적층판이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 구리박을 사용한 프린트 배선판이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 2 개 이상 접속시켜 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 다른 1 개의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당되지 않는 프린트 배선판을 접속시키는 공정을 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판이 적어도 1 개 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판과 부품을 접속시키는 공정을 적어도 포함하는 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 다른 1 개의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당되지 않는 프린트 배선판을 접속시키는 공정, 및 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속시키는 공정을 적어도 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.
본 발명에 의하면, 수지와 양호하게 접착되고, 또한 수지 너머로 관찰했을 때에, 우수한 시인성을 실현시키는 표면 처리 구리박 및 그것을 사용한 적층판을 제공할 수 있다.
도 1 은 Bt 및 Bb 를 정의하는 모식도이다.
도 2 는 t1 및 t2 및 Sv 를 정의하는 모식도이다.
도 3 은 명도 곡선의 기울기 평가시의 촬영 장치의 구성 및 명도 곡선의 기울기의 측정 방법을 나타내는 모식도이다.
도 4a 는 Rz 평가시의 비교예 1 의 구리박 표면의 SEM 관찰 사진이다.
도 4b 는 Rz 평가시의 실시예 1 의 구리박 표면의 SEM 관찰 사진이다.
도 5 는 실시예에서 사용한 협잡물의 외관 사진이다.
도 6 은 실시예에서 사용한 협잡물의 외관 사진이다.
도 2 는 t1 및 t2 및 Sv 를 정의하는 모식도이다.
도 3 은 명도 곡선의 기울기 평가시의 촬영 장치의 구성 및 명도 곡선의 기울기의 측정 방법을 나타내는 모식도이다.
도 4a 는 Rz 평가시의 비교예 1 의 구리박 표면의 SEM 관찰 사진이다.
도 4b 는 Rz 평가시의 실시예 1 의 구리박 표면의 SEM 관찰 사진이다.
도 5 는 실시예에서 사용한 협잡물의 외관 사진이다.
도 6 은 실시예에서 사용한 협잡물의 외관 사진이다.
〔표면 처리 구리박의 형태 및 제조 방법〕
본 발명에서 사용하는 구리박은, 수지 기판에 적층시켜 적층체를 제조하고, 에칭에 의해 회로를 형성함으로써 사용되는 구리박 등에 유용하다.
본 발명에서 사용하는 구리박은, 전해 구리박 혹은 압연 구리박 어느 것이어도 된다. 통상, 구리박의 수지 기판과 접착되는 면, 즉 표면 처리측의 표면에는 적층 후 구리박의 박리 강도를 향상시키는 것을 목적으로 하고, 탈지 후 구리박의 표면에 돌기 형상의 전착을 실시하는 조화 처리가 실시되어도 된다. 전해 구리박은 제조 시점에서 요철을 갖고 있지만, 조화 처리에 의해 전해 구리박의 볼록부를 증강시켜 요철을 한층 더 크게 할 수 있다. 본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금이나 구리-니켈-인 합금 도금 등의 합금 도금, 바람직하게는 구리 합금 도금에 의해 실시할 수 있다. 조화 전의 전처리로서 통상적인 구리 도금 등이 실시되는 경우가 있고, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 통상적인 구리 도금 등이 실시되는 경우도 있다.
본 발명에서 사용하는 구리박은, 조화 처리를 실시한 후, 또는 조화 처리를 생략하고 내열 도금층이나 방청 도금층이 표면에 실시되어 있어도 된다. 조화 처리를 생략하고 내열 도금층이나 방청 도금층을 표면에 실시하는 처리로서, 하기 조건의 Ni-W 도금욕에 의한 도금 처리를 이용할 수 있다.
도금욕 조성:Ni:20 ∼ 30 g/ℓ, W:15 ∼ 40 mg/ℓ
pH:3.0 ∼ 4.0
온도:35 ∼ 45 ℃
전류 밀도 (Dk):1.7 ∼ 2.3 A/d㎡
도금 시간:18 ∼ 25 초
또한, 본 발명에서 사용하는 구리박의 두께는 특별히 한정할 필요는 없지만, 예를 들어 1 ㎛ 이상, 2 ㎛ 이상, 3 ㎛ 이상, 5 ㎛ 이상이며, 예를 들어 3000 ㎛ 이하, 1500 ㎛ 이하, 800 ㎛ 이하, 300 ㎛ 이하, 150 ㎛ 이하, 100 ㎛ 이하, 70 ㎛ 이하, 50 ㎛ 이하, 40 ㎛ 이하이다.
또한, 본원 발명에 관련된 압연 구리박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V, B, Co 등의 원소를 1 종 이상 함유하는 구리 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어 합계로 10 질량% 이상), 도전율이 저하되는 경우가 있다. 압연 구리박의 도전율은, 바람직하게는 50 % IACS 이상, 보다 바람직하게는 60 % IACS 이상, 더욱 바람직하게는 80 % IACS 이상이다. 또, 압연 구리박에는 터프 피치 구리 (JIS H3100 C1100) 이나 무산소 구리 (JIS H3100 C1020) 을 사용하여 제조한 구리박도 포함된다.
또, 본원 발명에 사용할 수 있는 전해 구리박의 제조 조건을 이하에 나타낸다.
<전해액 조성>
구리:90 ∼ 110 g/ℓ
황산:90 ∼ 110 g/ℓ
염소:50 ∼ 100 ppm
레벨링제 1 (비스(3 술포프로필)디술파이드):10 ∼ 30 ppm
레벨링제 2 (아민 화합물):10 ∼ 30 ppm
상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.
[화학식 1]
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)
<제조 조건>
전류 밀도:70 ∼ 100 A/d㎡
전해액 온도:50 ∼ 60 ℃
전해액 선속:3 ∼ 5 m/sec
전해 시간:0.5 ∼ 10 분간
조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되고, 에칭성이 악화되는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 발생하고, 또, 내산성 및 내약품성이 악화되는 경우가 있다. Ni 부착량이 100 ㎍/d㎡ 미만이면, 내열성이 악화되는 경우가 있다. 한편, Ni 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/d㎡ 이며, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화 구리로 에칭한 경우, Co 가 용해되지 않고 남아 버리는 것을 의미하고, 그리고 에칭 잔류물이란 염화 암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 남아 버리는 것을 의미하는 것이다.
이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 도금욕 및 도금 조건은 다음과 같다:
도금욕 조성:Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓ
pH:1 ∼ 4
온도:30 ∼ 50 ℃
전류 밀도 (Dk):20 ∼ 30 A/d㎡
도금 시간:1 ∼ 5 초
또, 본 발명의 조화 처리로서의 구리-니켈-인 합금 도금 조건을 이하에 나타낸다.
도금욕 조성:Cu 10 ∼ 50 g/ℓ, Ni 3 ∼ 20 g/ℓ, P 1 ∼ 10 g/ℓ
pH:1 ∼ 4
온도:30 ∼ 40 ℃
전류 밀도 (Dk):20 ∼ 50 A/d㎡
도금 시간:0.5 ∼ 3 초
또, 본 발명의 조화 처리로서의 구리-니켈-코발트-텅스텐 합금 도금 조건을 이하에 나타낸다.
도금욕 조성:Cu 5 ∼ 20 g/ℓ, Ni 5 ∼ 20 g/ℓ, Co 5 ∼ 20 g/ℓ, W 1 ∼ 10 g/ℓ
pH:1 ∼ 5
온도:30 ∼ 50 ℃
전류 밀도 (Dk):20 ∼ 50 A/d㎡
도금 시간:0.5 ∼ 5 초
또, 본 발명의 조화 처리로서의 구리-니켈-몰리브덴-인 합금 도금 조건을 이하에 나타낸다.
도금욕 조성:Cu 5 ∼ 20 g/ℓ, Ni 5 ∼ 20 g/ℓ, Mo 1 ∼ 10 g/ℓ, P 1 ∼ 10 g/ℓ
pH:1 ∼ 5
온도:20 ∼ 50 ℃
전류 밀도 (Dk):20 ∼ 50 A/d㎡
도금 시간:0.5 ∼ 5 초
조화 처리후, 조화 면 상에 부착량이 200 ∼ 3000 ㎍/d㎡ 인 코발트-100 ∼ 700 ㎍/d㎡ 의 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미로 일종의 방청 처리로 볼 수 있다. 이 코발트-니켈 합금 도금층은, 구리박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또, 다른 하나의 이유로서 코발트량이 적으면 처리 표면이 불그스름해지므로 바람직하지 않다. 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 발생하는 경우가 있고, 또한 내산성 및 내약품성이 악화되는 경우가 있다. 바람직한 코발트 부착량은 500 ∼ 2500 ㎍/d㎡ 이다. 한편, 니켈 부착량이 100 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고 내산화성 및 내약품성이 악화되는 경우가 있다. 니켈이 1300 ㎍/d㎡ 를 초과하면, 알칼리 에칭성이 악화된다. 바람직한 니켈 부착량은 200 ∼ 1200 ㎍/d㎡ 이다.
또, 코발트-니켈 합금 도금의 조건은 다음과 같다:
도금욕 조성:Co 1 ∼ 20 g/ℓ, Ni 1 ∼ 20 g/ℓ
pH:1.5 ∼ 3.5
온도:30 ∼ 80 ℃
전류 밀도 (Dk):1.0 ∼ 20.0 A/d㎡
도금 시간:0.5 ∼ 4 초
본 발명에 따르면, 코발트-니켈 합금 도금 상에 추가로 부착량의 30 ∼ 250 ㎍/d㎡ 의 아연 도금층이 형성된다. 아연 부착량이 30 ㎍/d㎡ 미만에서는 내열 열화율 개선 효과가 없어지는 경우가 있다. 한편, 아연 부착량이 250 ㎍/d㎡ 를 초과하면 내염산 열화율이 극단적으로 악화되는 경우가 있다. 바람직하게는 아연 부착량은 30 ∼ 240 ㎍/d㎡ 이며, 보다 바람직하게는 80 ∼ 220 ㎍/d㎡ 이다.
상기 아연 도금의 조건은 다음과 같다:
도금욕 조성:Zn 100 ∼ 300 g/ℓ
pH:3 ∼ 4
온도:50 ∼ 60 ℃
전류 밀도 (Dk):0.1 ∼ 0.5 A/d㎡
도금 시간:1 ∼ 3 초
또한, 아연 도금층 대신에 아연-니켈 합금 도금 등의 아연 합금 도금층을 형성해도 되고, 추가로 최표면에는 크로메이트 처리나 실란 커플링제의 도포 등에 의해 방청층을 형성해도 된다.
통상, 구리박 표면에 조화 처리가 실시되는 경우에는 황산 구리 수용액에 있어서의 그을은 도금이 종래 기술이지만, 도금욕 중에 구리 이외의 금속을 포함한 구리-코발트-니켈 합금 도금이나 구리-니켈-인 합금 도금 등의 합금 도금에 의해 구리박 표면에 JIS Z8730 에 근거하는 색차 (ΔE*ab) 가 40 이상이 되는 표면 처리를 실시할 수 있다.
〔표면 색차 (ΔE*ab) 〕
본 발명의 표면 처리 구리박은, 적어도 일방 표면의 JIS Z8730 에 근거하는 색차 (ΔE*ab) 가 40 이상으로 제어되어 있다. 이러한 구성에 의해 배면과의 콘트라스트가 선명해져, 해당 구리박을 폴리이미드 기판 너머로 관찰했을 때의 시인성이 높아진다. 이 결과, 해당 구리박을 회로 형성에 사용한 경우 등에 있어서, 해당 폴리이미드 기판을 투과하여 시인되는 위치 결정 패턴을 통해 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. 구리박 표면의 색차 (ΔE*ab) 가 40 미만이면, 배면과의 콘트라스트가 불선명해질 가능성이 발생한다. 구리박 표면의 색차 (ΔE*ab) 는 43 이상이 보다 바람직하고, 50 이상이 더욱 바람직하다.
여기서, 구리박 표면의 색차 (ΔE*ab) 는, 색차계에 의해 측정되고, 흑색/백색/적색/녹색/황색/청색을 가미하고, JIS Z8730 에 근거하는 L*a*b 표색계를 사용하여 나타내는 종합 지표로서, ΔL:백흑색, Δa:적녹색, Δb:황청색으로 하고 하기 식으로 나타낸다;
〔구리박 표면의 평균 조도 (Rz) 〕
본 발명의 표면 처리 구리박은, 무조화 처리 구리박이어도, 조화 입자가 형성된 조화 처리 구리박이어도 되고, 조화 처리 표면의 TD 의 평균 조도 (Rz) 가 0.20 ∼ 0.64 ㎛ 인 것이 바람직하다. 이러한 구성에 의해 필 강도가 높아져 수지와 양호하게 접착되고, 또한 구리박을 에칭으로 제거한 후의 수지의 투명성이 높아진다. 이 결과, 해당 수지를 투과하여 시인되는 위치 결정 패턴을 통해 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. TD 의 평균 조도 (Rz) 가 0.20 ㎛ 미만이면, 구리박 표면의 조화 처리가 불충분할 우려가 있고, 수지와 충분히 접착될 수 없다는 문제가 발생할 우려가 있다. 한편, TD 의 평균 조도 (Rz) 가 0.64 ㎛ 초과이면, 구리박을 에칭으로 제거한 후의 수지 표면의 요철이 커질 우려가 있고, 그 결과 수지의 투명성이 불량해지는 문제가 발생할 우려가 있다. 처리 표면의 TD 의 평균 조도 (Rz) 는 0.26 ∼ 0.62 ㎛ 가 보다 바람직하고, 0.40 ∼ 0.55 ㎛ 가 보다 더욱 바람직하다.
시인성의 효과를 달성하기 위해서, 표면 처리전의 구리박의 처리측 표면의 TD 의 조도 (Rz) 및 광택도를 제어한다. 구체적으로는, 표면 처리전의 구리박의 TD 의 표면 조도 (Rz) 를 0.20 ∼ 0.55 ㎛ 로 하고, 바람직하게는 0.20 ∼ 0.42 ㎛ 이다. 이러한 구리박으로는, 압연 유(油) 의 유막 (油膜) 당량을 조정하여 압연을 실시하거나 (고광택 압연) 또는 압연 롤의 표면 조도를 조정하여 압연을 실시하는 (예를 들어 롤의 원주 방향과 직각인 방향으로 측정한 경우에 있어서 압연 롤 표면의 산술 평균 조도 (Ra) (JIS B0601) 를 0.01 ∼ 0.25 ㎛ 로 할 수 있다. 압연 롤 표면의 산술 평균 조도 (Ra) 의 값이 큰 경우, 구리박의 TD 의 조도 (Rz) 가 크고, 광택도가 낮아지는 경향이 있다. 또, 압연 롤 표면의 산술 평균 조도 (Ra) 의 값이 작은 경우, 구리박의 TD 의 조도 (Rz) 가 작고, 광택도가 높아지는 경향이 있다.), 혹은 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마에 의해 제조할 수 있다. 이와 같이 처리전의 구리박의 TD 의 표면 조도 (Rz) 와 광택도를 상기 범위로 함으로써, 처리후의 구리박의 표면 조도 (Rz) 및 표면적을 제어하기 쉽게 할 수 있다.
또, 표면 처리전의 구리박은, TD 의 60 도 광택도가 300 ∼ 910 % 인 것이 바람직하고, 500 ∼ 810 % 인 것이 보다 바람직하고, 500 ∼ 710 % 인 것이 보다 더욱 바람직하다. 표면 처리전의 구리박의 MD 의 60 도 광택도가 300 % 미만이면, 300 % 이상인 경우보다 상기 서술한 수지의 투명성이 불량해질 우려가 있고, 910 % 를 초과하면, 제조하기 어려워진다는 문제가 발생할 우려가 있다.
또한, 고광택 압연은 이하의 식으로 규정되는 유막 당량을 13000 ∼ 24000 이하로 함으로써 실시할 수 있다.
유막 당량={(압연유 점도 [cSt])×(통판 속도 [mpm]+롤 주속도 [mpm])}/{(롤의 바이트각 [rad])×(재료의 항복 응력 [kg/㎟])}
압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.
유막 당량을 13000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유을 사용하거나, 통판 속도를 늦추거나 하는 등, 공지된 방법을 이용하면 된다.
화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로 통상보다 농도를 낮춰 장시간에 걸쳐 실시한다.
〔명도 곡선〕
본 발명의 표면 처리 구리박은, 표면 처리가 실시되어 있는 표면측부터 구리박에 첩합시키기 전의 하기 ΔB (PI) 가 50 이상 65 이하인 폴리이미드를 적층시킨 후, 구리박을 폴리이미드 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대해 관찰된 구리박이 신장되는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한 관찰 지점-명도 그래프에 있어서, 구리박의 단부에서부터 구리박이 없는 부분에 걸쳐 발생되는 명도 곡선의 탑 평균값 (Bt) 과 보텀 평균값 (Bb) 의 차 (ΔB) (ΔB=Bt-Bb) 가 40 이상이 된다.
또, 상기 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 구리박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 구리박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식에서 정의되는 Sv 가 3.0 이상이 되는 것이 바람직하다.
Sv=(ΔB×0.1)/(t1-t2) (1)
여기서, 「명도 곡선의 탑 평균값 (Bt)」, 「명도 곡선의 보텀 평균값 (Bb)」, 및 후술하는 「t1」, 「t2」, 「Sv」에 대해 도면을 이용하여 설명한다.
도 1(a) 및 도 1(b) 에, 구리박의 폭을 약 0.3 ㎜ 로 한 경우의 Bt 및 Bb 를 정의하는 모식도를 나타낸다. 구리박의 폭을 약 0.3 ㎜ 로 한 경우, 도 1(a) 에 나타내는 바와 같이 V 형의 명도 곡선이 되는 경우와 도 1(b) 에 나타내는 바와 같이 저부를 갖는 명도 곡선이 되는 경우가 있다. 어느 경우나 「명도 곡선의 탑 평균값 (Bt)」은, 구리박 양측의 단부 위치에서 50 ㎛ 떨어진 위치로부터 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균값을 나타낸다. 한편, 「명도 곡선의 보텀 평균값 (Bb)」은, 명도 곡선이 도 1(a) 에 나타내는 바와 같이 V 형이 되는 경우에는, 이 V 자의 계곡의 선단부에 있어서 명도의 최저값을 나타내고, 도 1(b) 의 저부를 갖는 경우에는 약 0.3 ㎜ 의 중심부의 값을 나타낸다. 또한, 마크의 폭은, 0.2 ㎜, 0.16 ㎜, 0.1 ㎜ 정도로 해도 된다. 또한, 「명도 곡선의 탑 평균값 (Bt)」은, 마크 양측의 단부 위치에서 100 ㎛ 떨어진 위치, 300 ㎛ 떨어진 위치, 혹은 500 ㎛ 떨어진 위치로부터 각각 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균값으로 해도 된다.
도 2 에, t1 및 t2 및 Sv 를 정의하는 모식도를 나타낸다. 「t1 (픽셀×0.1)」은, 명도 곡선과 Bt 의 교점 중, 상기 구리박에 가장 가까운 교점을 나타낸다. 「t2 (픽셀×0.1)」은, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 구리박에 가장 가까운 교점을 나타낸다. 이 때, t1 및 t2 를 연결하는 선으로 나타내는 명도 곡선의 기울기에 대해서는, y 축 방향으로 0.1ΔB, x 축 방향으로 (t1-t2) 에서 계산되는 Sv (계조/픽셀×0.1) 로 정의된다. 또한, 가로축의 1 픽셀은 10 ㎛ 길이에 상당한다. 또, Sv 는 구리박의 양측을 측정하고 작은 값을 채용한다. 또한, 명도 곡선의 형상이 불안정하여 상기 「명도 곡선과 Bt 의 교점」이 복수 존재하는 경우에는, 가장 구리박에 가까운 교점을 채용한다.
CCD 카메라로 촬영한 상기 화상에 있어서, 구리박이 없는 부분에서는 높은 명도가 되지만, 구리박 단부에 도달한 순간 명도가 저하된다. 폴리이미드 기판 너머로 보았을 때의 시인성이 양호하면, 이러한 명도의 저하 상태가 명확하게 관찰된다. 한편, 폴리이미드 기판 너머로 보았을 때의 시인성이 불량이면, 명도가 구리박 단부 부근에서 단번에 「고」에서 「저」로 갑자기 내려가는 것이 아니라, 저하의 상태가 완만해지고, 명도의 저하 상태가 불명확해져 버린다.
본 발명은 이와 같은 지견에 기초하여, 본 발명의 표면 처리 구리박은, 표면 처리가 실시되어 있는 표면측부터 구리박에 첩합시키기 전의 하기 ΔB (PI) 가 50 이상 65 이하인 폴리이미드를 적층시킨 후, 구리박을 폴리이미드 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대해 관찰된 구리박이 신장되는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한 관찰 지점-명도 그래프에 있어서, 구리박의 단부에서부터 구리박이 없는 부분에 걸쳐 발생되는 명도 곡선의 탑 평균값 (Bt) 과 보텀 평균값 (Bb) 의 차 (ΔB) (ΔB=Bt-Bb) 가 40 이상이 된다. 이러한 구성에 의하면, 기판 수지의 종류나 두께의 영향을 받지 않고 CCD 카메라에 의한 폴리이미드 너머의 구리박의 식별력이 향상된다. 그래서, 폴리이미드 기판 너머에서 관찰할 때의 양호한 시인성이 얻어지고, 전자 기판 제조 공정 등에서 폴리이미드 기판에 소정의 처리를 실시하는 경우의 구리박에 의한 마킹 등의 위치 결정 정밀도가 향상되고, 이로써 수율이 향상되거나 하는 효과가 얻어진다.
표면 처리 구리박의 표면의 색차 (ΔE*ab) 는 바람직하게는 43 이상이며, 보다 바람직하게는 45 이상, 보다 바람직하게는 50 이상, 보다 바람직하게는 55 이상, 보다 바람직하게는 60 이상이다. 색차 (ΔE*ab) 의 상한은 특별히 한정할 필요는 없지만, 예를 들어 90 이하, 88 이하, 혹은 87 이하, 혹은 85 이하, 혹은 75 이하, 혹은 70 이하이다. Sv 는 바람직하게는 3.5 이상, 보다 바람직하게는 3.9 이상, 보다 더 바람직하게는 4.5 이상, 보다 더욱 바람직하게는 5.0 이상, 특히 바람직하게는 5.5 이상이다. Sv 의 상한은 특별히 한정할 필요는 없지만, 예를 들어 15 이하, 10 이하이다. 이러한 구성에 의하면, 구리박과 구리박이 아닌 부분의 경계가 보다 명확해져 위치 결정 정밀도가 향상되고, 구리박 화상 인식에 의한 오차가 적어져 보다 정확하게 위치 맞춤을 할 수 있게 된다.
또한, 표면 처리 구리박을 폴리이미드의 양 표면에 적층시킨 후, 양 표면의 구리박을 에칭으로 제거하여 일방 표면의 구리박만 회로 형상으로 성형하고, 해당 회로 형상의 구리박을 폴리이미드 너머로 관찰하여 얻어지는 시인성이 양호하면, 그러한 표면 처리 구리박은, 폴리이미드에 적층시킨 후, 폴리이미드 너머로 관찰하여 얻어지는 시인성이 양호해진다.
〔면적비〕
구리박의 표면 처리측의 표면의 3 차원 표면적 (A) 과 2 차원 표면적 (B) 의 비 (A/B) 는, 상기 서술한 수지의 투명성에 크게 영향을 미친다. 즉, 표면 조도 (Rz) 가 동일하면, 비 (A/B) 가 작은 구리박일수록, 상기 서술한 수지의 투명성이 양호해진다. 그래서, 본 발명의 표면 처리 구리박은, 해당 비 (A/B) 가 1.0 ∼ 1.7 인 것이 바람직하고, 1.0 ∼ 1.6 인 것이 보다 바람직하다. 여기서, 표면 처리측의 표면의 조화 입자의 3 차원 표면적 (A) 과 2 차원 표면적 (B) 의 비 (A/B) 는, 예를 들어 해당 표면이 조화 처리되어 있는 경우, 조화 입자의 표면적 (A) 과 구리박을 구리박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 (B) 의 비 (A/B) 라고도 할 수 있다.
입자 형성시 등의 표면 처리시의 전류 밀도와 도금 시간을 제어함으로써, 입자의 형태나 형성 밀도 등의 표면 상태가 정해지고, 상기 표면 조도 (Rz), 광택도 및 구리박 표면의 표면적비 (A/B) 를 제어할 수 있다.
본 발명의 표면 처리 구리박을, 표면 처리면측에서부터 수지 기판에 첩합시켜 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용할 수 있는 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유천 기재 에폭시 수지, 유리천ㆍ종이 복합 기재 에폭시 수지, 유리천ㆍ유리 부직포 복합 기재 에폭시 수지 및 유리천 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 테프론 (등록상표) 필름 등을 사용할 수 있다.
첩합 방법은, 리지드 PWB 용의 경우, 유리천 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 구리박을 피복층의 반대측 면에서부터 프리프레그에 중첩시켜 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 폴리이미드 필름 등의 기재에 접착제를 개재하거나, 또는 접착제를 사용하지 않고 고온 고압하에서 구리박에 적층 접착시키거나, 또는 폴리이미드 전구체를 도포ㆍ건조ㆍ경화 등을 실시함으로써 적층판을 제조할 수 있다.
폴리이미드 기재 수지의 두께는 특별히 제한을 받는 것은 아니지만, 일반적으로 25 ㎛ 나 50 ㎛ 를 들 수 있다.
본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용할 수 있고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용할 수 있고, 절연 기판 재료 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드ㆍ플렉스 PWB 에 적용할 수 있다. 본 발명의 전자 기기는, 이러한 프린트 배선판을 사용하여 형성할 수 있다.
(적층판 및 그것을 사용한 프린트 배선판의 위치 결정 방법)
본 발명의 표면 처리 구리박과 수지 기판의 적층판의 위치 결정을 하는 방법에 대해 설명한다. 먼저, 표면 처리 구리박과 수지 기판의 적층체를 준비한다. 본 발명의 표면 처리 구리박과 수지 기판의 적층판의 구체예로서는, 본체 기판과 부속 회로 기판과, 그것들을 전기적으로 접속시키기 위해서 사용되는 폴리이미드 등의 수지 기판의 적어도 일방 표면에 구리 배선이 형성된 플렉시블 프린트 기판으로 구성되는 전자 기기에 있어서, 플렉시블 프린트 기판을 정확하게 위치 결정하여 해당 본체 기판 및 부속 회로 기판의 배선 단부에 압착시켜 제작되는 적층체를 들 수 있다. 즉, 이 경우라면, 적층판은, 플렉시블 프린트 기판 및 본체 기판의 배선 단부가 압착에 의해 첩합된 적층체, 혹은 플렉시블 프린트 기판 및 회로 기판의 배선 단부가 압착에 의해 첩합된 적층판이 된다. 적층판은, 해당 구리 배선의 일부나 별도 재료로 형성된 마크를 갖고 있다. 마크의 위치에 대해서는, 해당 적층판을 구성하는 수지 너머로 CCD 카메라 등의 촬영 수단으로 촬영 가능한 위치이면 특별히 한정되지 않는다.
이와 같이 준비된 적층판에 있어서, 상기 서술한 마크를 수지 너머로 촬영 수단으로 촬영하면, 상기 마크의 위치를 양호하게 검출할 수 있다. 그리고, 이와 같이 하여 상기 마크의 위치를 검출하고, 상기 검출된 마크의 위치에 기초하여 표면 처리 구리박과 수지 기판의 적층판의 위치 결정을 양호하게 실시할 수 있다. 또한, 적층판으로서 프린트 배선판을 사용한 경우와 마찬가지로, 이러한 위치 결정 방법에 의해 촬영 수단이 마크의 위치를 양호하게 검출하고, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다.
그래서, 본 발명의 실시 형태에 관련된 구리박을 사용한 프린트 배선판을 사용하면, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다. 그 때문에, 1 개의 프린트 배선판과 다른 1 개의 프린트 배선판을 접속시킬 때에, 접속 불량이 저감되어 수율이 향상되는 것으로 생각할 수 있다. 또한, 1 개의 프린트 배선판과 다른 1 개의 프린트 배선판을 접속시키는 방법으로는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 이용할 수 있다. 또한, 본 발명에 있어서, 「프린트 배선판」에는 부품이 장착된 프린트 배선판, 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을 2 개 이상 접속시켜 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조할 수 있고, 또한 본 발명의 프린트 배선판을 적어도 1 개와, 다른 1 개의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당되지 않은 프린트 배선판을 접속시킬 수 있고, 이러한 프린트 배선판을 사용하여 전자 기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」에는 구리 배선도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을, 부품과 접속시켜 프린트 배선판을 제조해도 된다. 또, 본 발명의 프린트 배선판을 적어도 1 개와, 다른 1 개의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당되지 않는 프린트 배선판을 접속시키고, 또한 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속시킴으로써, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조해도 된다. 여기서, 「부품」으로는, 커넥터나 LCD (Liquid Cristal Display), LCD 에 사용되는 유리 기판 등의 전자 부품, IC (Integrated Circuit), LSI (Large scale integrated circuit), VLSI (Very Large scale integrated circuit), ULSI (Ultra-Large Scale Integrated circuit) 등의 반도체 집적 회로를 포함하는 전자 부품 (예를 들어 IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정시키기 위해 필요한 부품 등을 들 수 있다.
또한, 본 발명의 실시 형태에 관련된 위치 결정 방법은 적층판 (구리박과 수지 기판의 적층판이나 프린트 배선판을 포함한다) 을 이동시키는 공정을 포함하고 있어도 된다. 이동 공정에 있어서는 예를 들어 벨트 컨베이어나 체인 컨베이어 등의 컨베이어에 의해 이동시켜도 되고, 아암 기구를 구비한 이동 장치에 의해 이동시켜도 되고, 기체를 사용하여 적층판을 부유시킴으로써 이동시키는 이동 장치나 이동 수단에 의해 이동시켜도 되고, 대략 원통형 등의 물건을 회전시켜 적층판을 이동시키는 이동 장치나 이동 수단 (롤러나 베어링 등을 포함한다), 유압을 동력원으로 한 이동 장치나 이동 수단, 공기압을 동력원으로 한 이동 장치나 이동 수단, 모터를 동력원으로 한 이동 장치나 이동 수단, 갠트리 이동형 리니어 가이드 스테이지, 갠트리 이동형 에어 가이드 스테이지, 스택형 리니어 가이드 스테이지, 리니어 모터 구동 스테이지 등의 스테이지를 갖는 이동 장치나 이동 수단 등에 의해 이동시켜도 된다. 또, 공지된 이동 수단에 의한 이동 공정을 실시해도 된다.
또한, 본 발명의 실시 형태에 관련된 위치 결정 방법은 표면 실장기나 칩 마운터에 사용해도 된다.
또, 본 발명에 있어서 위치 결정되는 상기 표면 처리 구리박과 수지 기판의 적층판이, 수지판 및 상기 수지판 상에 형성된 회로를 갖는 프린트 배선판이어도 된다. 또, 그 경우, 상기 마크가 상기 회로여도 된다.
본 발명에 있어서 「위치 결정」이란 「마크나 물건의 위치를 검출하는 것」을 포함한다. 또, 본 발명에 있어서, 「위치 맞춤」이란, 「마크나 물건의 위치를 검출한 후에, 상기 검출한 위치에 기초하여 해당 마크나 물건을 소정의 위치로 이동시키는 것」을 포함한다.
또한, 프린트 배선판에 있어서는, 인쇄물의 마크 대신에 프린트 배선판 상의 회로를 마크로 하여 수지 너머로 해당 회로를 CCD 카메라로 촬영하여 Sv 의 값을 측정할 수 있다. 또, 구리 피복 적층판에 있어서는, 구리를 에칭에 의해 라인 형상으로 한 후에, 인쇄물의 마크 대신에 해당 라인 형상으로 한 구리를 마크로 하여 수지 너머로 해당 라인 형상으로 한 구리를 CCD 카메라로 촬영하여 Sv 의 값을 측정할 수 있다.
실시예
실시예 1 ∼ 9 및 비교예 1 ∼ 4 로서 각 구리박을 준비하고, 일방의 표면에 조화 처리로서 표 2 및 표 3 에 기재된 조건에서 도금 처리를 실시하였다.
압연 구리박은 이하와 같이 제조하였다. 소정의 구리 잉곳을 제조하고, 열간 압연을 실시한 후, 300 ∼ 800 ℃ 의 연속 어닐링 라인의 어닐링과 냉간 압연을 반복하여 1 ∼ 2 ㎜ 두께의 압연판을 얻었다. 이 압연판을 300 ∼ 800 ℃ 의 연속 어닐링 라인에서 어닐링하여 재결정시키고, 표 1 의 두께까지 최종 냉간 압연하여 구리박을 얻었다. 표 1 의 「터프 피치 구리」은 JIS H3100 C1100 에 규격되어 있는 터프 피치 구리를 나타낸다. 표 1 의 「무산소 구리」은 JIS H3100 C1020 에 규격되어 있는 무산소 구리를 나타낸다. 표 1 에 기재된 첨가 원소의 「ppm」은 질량 ppm 을 나타낸다.
전해 구리박은 이하의 조건에서 제조하였다.
ㆍ전해액 조성 (구리:100 g/ℓ, 황산:100 g/ℓ, 염소:50 ppm, 레벨링제 1 (비스(3 술포프로필)디술파이드):10 ∼ 30 ppm, 레벨링제 2 (아민 화합물):10 ∼ 30 ppm)
ㆍ전해액 온도:50 ∼ 60 ℃
ㆍ전류 밀도:70 ∼ 100 A/d㎡
ㆍ전해 시간:1 분
ㆍ전해액 선속:4 m/초
또한, 아민 화합물에는 이하의 아민 화합물을 사용하였다.
[화학식 2]
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)
표 1 에 표면 처리전의 구리박 제작 공정의 포인트를 기재하였다. 「고광택 압연」은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다.
상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 샘플에 대해 각종 평가를 하기와 같이 실시하였다.
(1) 표면 조도 (Rz) 의 측정;
각 실시예, 비교예의 표면 처리후의 구리박에 대해, 주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 십점 평균 조도를 표면 처리면에 대해 측정하였다. 측정 기준 길이 0.8 ㎜, 평가 길이 4 ㎜, 커트 오프값 0.25 ㎜, 이송 속도 0.1 ㎜ /초의 조건에서, 압연 구리박에 대해서는 압연 방향과 수직인 방향 (TD) 으로 측정 위치를 바꾸거나, 또는 전해 구리박에 대해서는 전해 구리박의 제조 장치에 있어서의 전해 구리박의 진행 방향과 수직인 방향 (TD) 으로 측정 위치를 바꿔, 각각 10 회 실시하고, 10 회 측정에서의 값을 구하였다.
또한, 표면 처리전의 구리박에 대해서도 동일하게 하여 표면 조도 (Rz) 를 구해 두었다.
(2) 표면 색차 (ΔE*ab) 의 측정;
HunterLab 사 제조 색차계 MiniScan XE Plus 를 사용하여 JIS Z8730 에 준거하여 구리박 표면의 백색과의 색차 (ΔE*ab) 를 측정하였다. 또한, 전술한 색차계에서는, 백색판의 측정값을 ΔE*ab=0, 검은 봉투로 덮어 어두운 곳에서 측정했을 때의 측정값을 ΔE*ab=90 으로 하여 색차를 교정한다. ΔE*ab 는, L*a*b 표색계를 사용하여 ΔL:백흑색, Δa:적녹색, Δb:황청색으로 하고 하기 식에 기초하여 측정하였다. 여기서 색차 (ΔE*ab) 는 백색을 제로, 흑색을 90 으로 정의된다;
또, 표면 색차 (ΔE*ab) 의 측정은 표면 처리 구리박의 표면 처리가 실시된 표면에 대해 실시하였다.
또한, 구리 회로 표면 등 미소(微小) 영역의 JIS Z8730 에 근거하는 색차 (ΔE*ab) 는, 예를 들어 닛폰 덴쇼쿠 공업 주식회사 제조의 미소면 분광 색차계 (형식:VSS400 등) 나 스가 시험기 주식회사 제조의 미소면 분광 측색계 (형식:SC-50μ 등) 등 공지된 측정 장치를 사용하여 측정을 할 수 있다.
(3) 구리박 표면의 면적비 (A/B);
구리박 표면의 표면적은 레이저 현미경에 의한 측정법을 사용하였다. 각 실시예, 비교예의 표면 처리후의 구리박의 표면 처리면에 대해, 올림푸스사 제조 레이저 현미경 OLS4000 을 사용하여 처리 표면의 배율 20 배에 있어서의 647 ㎛ ×646 ㎛ 상당 면적 (B) (실 (實) 데이터에서는 417,953 ㎛2) 에 있어서의 3 차원 표면적 (A) 을 측정하고, 3 차원 표면적 (A) ÷ 2 차원 표면적 (B) =면적비 (A/B) 로 하는 수법에 의해 설정을 실시하였다. 또한, 레이저 현미경에 의한 3 차원 표면적 (A) 의 측정 환경 온도는 23 ∼ 25 ℃ 로 하였다.
(4) 광택도;
JIS Z8741 에 준거한 닛폰 덴쇼쿠 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하고, 압연 구리박에 대해서는 압연 방향 (압연시 구리박의 진행 방향, 즉 폭 방향) 과 직각인 방향 (TD) 의 입사각 60 도에서 표면 처리전의 표면에 대해 측정하였다. 또, 전해 구리박에 대해서는, 전해 처리시의 구리박 운반 방향과 직각인 방향 (즉 폭 방향) (TD) 의 입사각 60 도에서 표면 처리전의 표면 (매트면) 에 대해 측정하였다.
(5) 명도 곡선의 기울기
제작된 구리박을 표면 처리면측을 폴리이미드 필름을 향하여 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛ (2 층 구리 피복 적층판용 픽시오 (PIXEO))) 의 양면에 적층하였다. 그리고, 일방 면의 구리박을 모두 에칭에 의해 제거하였다. 또, 타방 면의 구리박을 에칭하여 폭 0.3 ㎜ 의 라인 형상으로 하였다. 그 후, 폭 0.3 ㎜ 의 라인 형상으로 한 구리박의 배면에 백지를 깔고, 해당 폴리이미드 필름 너머로 CCD 카메라 (8192 화소의 라인 CCD 카메라) 로 촬영하고, 촬영에 의해 얻어진 화상에 대해 관찰된 구리박이 신장되는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한 관찰 지점-명도 그래프에 있어서, 마크의 단부에서부터 마크가 없는 부분에 걸쳐 발생되는 명도 곡선으로부터 ΔB 및 t1, t2, Sv 를 측정하였다. 이 때 사용한 촬영 장치의 구성 및 명도 곡선의 측정 방법을 나타내는 모식도를 도 3 에 나타낸다. 또한, 명도 곡선의 기울기의 평가에 사용한 두께 25 ㎛ 또는 50 ㎛ 의 폴리이미드는, 구리박에 첩합시키기 전의 폴리이미드에 대한 ΔB (PI) 가 50 이상 65 이하인 폴리이미드를 사용하였다. 또한, 해당 구리박에 첩합시키기 전의 폴리이미드에 대한 ΔB (PI) 의 측정시에는 폭 0.3 ㎜ 의 라인 형상의 구리박 대신에, 폭 0.3 ㎜ 의 라인 형상의 흑색 표시를 백지에 인쇄한 것 (라인 형상의 흑색 마크를 인쇄한 인쇄물) 을 사용하여 ΔB (PI) 의 측정을 실시하였다.
또, ΔB 및 t1, t2, Sv 는 하기 촬영 장치로 측정하였다. 또한, 가로축의 1 픽셀은 10 ㎛ 길이에 상당한다.
또, 상기 「폭 0.3 ㎜ 의 라인 형상으로 한 구리박의 배면」에 깐 「백지」에는 광택도 43.0±2 의 백색 광택지를 사용하였다.
상기 「라인 형상의 흑색 마크를 인쇄한 인쇄물」은, 광택도 43.0±2 의 백색 광택지 상에 JIS P8208 (1998) (도 1 협잡물 계측도표의 사본) 및 JIS P8145 (2011) (부속서 JA (규정) 육안법 이물질 비교 차트 도 JA.1-육안법 이물질 비교 차트의 사본) 어느 것에나 채용되고 있는 도 5 에 나타내는 투명 필름에 각종 선 등이 인쇄된 협잡물 (주식회사 쵸요카이 제조 품명:「협잡물 측정도표-풀사이즈판」품번:JQA160-20151-1 (독립행정법인 국립 인쇄국에서 제조되었음)) 을 실은 것을 사용하였다.
상기 광택지의 광택도는, JIS Z8741 에 준거한 닛폰 덴쇼쿠 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하여 입사각 60 도에서 측정하였다.
촬영 장치는, CCD 카메라, 샘플의 구리박을 적층한 폴리이미드 기판을 둔 백지 (구리박을 적층한 폴리이미드 기판은 라인 형상의 구리박을 갖는 면과는 반대측 면을 CCD 카메라로 향하게 놓여진다), 폴리이미드 기판의 촬영부에 광을 조사하는 조명용 전원, 촬영 대상의 구리박 및 폴리이미드 기판을 스테이지 상으로 반송하는 반송기 (도시 생략) 를 구비하고 있다. 해당 촬영 장치의 주요 사양을 이하에 나타낸다:
ㆍ촬영 장치:주식회사 니레코 제조 시트 검사 장치 Mujiken
ㆍ라인 CCD 카메라:8192 화소 (160 MHz), 1024 계조 디지털 (10 비트)
ㆍ조명용 전원:고주파 점등 전원 (전원 유닛×2)
ㆍ조명:형광등 (30 W, 형명:FPL27EX-D, 트윈 형광등)
ΔB (PI) 측정용 라인은, 0.7 ㎟ 의 도 5 의 협잡물에 그려진 화살표로 나타내는 라인을 사용하였다. 해당 라인의 폭은 0.3 ㎜ 이다. 또, 라인 CCD 카메라 시야는 도 5 의 점선의 배치로 하였다.
라인 CCD 카메라에 의한 촬영에서는, 풀스케일 256 계조에서 신호를 확인하고, 측정 대상의 폴리이미드 필름 (폴리이미드 기판) 을 두지 않은 상태에서, 인쇄물의 흑색 마크가 존재하지 않는 지점 (상기 백색 광택지 상에 상기 투명 필름을 올리고, 투명 필름측으로부터 협잡물에 인쇄되어 있는 마크 이외의 지점을 CCD 카메라로 측정한 경우) 의 피크 계조 신호가 230±5 에 포함되도록 렌즈 조리개를 조정하였다. 카메라 스캔 타임 (카메라의 셔터가 열려 있는 시간, 광을 도입하는 시간) 은 250 μ 초 고정으로 하고, 상기 계조 이내에 포함되도록 렌즈 조리개를 조정하였다.
또한, 도 3 에 도시된 명도에 대해 0 은 「흑색」을 의미하고, 명도 255 는 「백색」을 의미하고, 「흑색」에서 「백색」까지의 회색 정도 (백흑색의 농담, 그레이 스케일) 를 256 계조에 분할하여 표시하고 있다.
(6) 시인성 (수지 투명성);
구리박을 폴리이미드 필름 (카네카 제조 두께 25 ㎛ 또는 50 ㎛) 의 양면에 첩합시키고, 구리박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 얻어진 수지층의 일면에 인쇄물 (직경 6 ㎝ 의 흑색 원) 을 첩부하고, 반대면에서부터 수지층 너머로 인쇄물의 시인성을 판정하였다. 인쇄물의 흑색 원의 윤곽이 원주의 90 % 이상인 길이에서 확실해진 것을 「◎」, 흑색 원의 윤곽이 원주의 80 % 이상 90 % 미만인 길이에서 확실해진 것을 「○」 (이상 합격), 흑색 원의 윤곽이 원주의 0 ∼ 80 % 미만인 길이에서 확실해진 것 및 윤곽이 무너진 것을 「×」(불합격) 으로 평가하였다.
(7) 필 강도 (접착 강도);
IPC-TM-650 에 준거하여 인장 시험기 오토 그래프 100 으로 상태 (常態) 필 강도를 측정하고, 상기 상태 필 강도가 0.7 N/㎜ 이상을 적층 기판 용도에 사용할 수 있는 것으로 하였다. 또한, 필 강도의 측정은 구리박 두께를 18 ㎛ 로 하여 측정을 실시하였다. 두께가 18 ㎛ 에 미치지 못하는 구리박에 대해서는 구리 도금을 실시하여 구리박 두께를 18 ㎛ 로 하였다. 또, 두께가 18 ㎛ 보다 큰 경우에는 에칭을 실시하여 구리박 두께를 18 ㎛ 로 하였다. 또한, 본 필 강도의 측정에는 카네카 제조의 표 2 에 기재된 두께 (25 ㎛ 또는 50 ㎛) 의 폴리이미드 필름과 본원의 실시예 및 비교예에 관련된 표면 처리 구리박의 표면 처리면을 첩합시킨 샘플을 사용하였다. 측정시에, 폴리이미드 필름을 경질 기재 (스테인리스의 판 또는 합성 수지의 판 (필 강도 측정 중에 변형되지 않으면 된다)) 에 양면 테이프로 첩부함으로써, 혹은 순간 접착제로 첩부함으로써 고정시켰다.
(8) 수율
구리박을 폴리이미드 필름 (카네카 제조 두께 50 ㎛) 의 양면에 첩합시키고, 구리박을 에칭 (염화 제 2 철 수용액) 하여 L/S 가 30 ㎛/30 ㎛ 인 회로 폭의 FPC 를 제조하였다. 그 후, 가로 세로 20 ㎛ ×20 ㎛ 의 마크를 폴리이미드 너머로 CCD 카메라로 검출하는 것을 시도하였다. 10 회 중 9 회 이상 검출할 수 있는 경우에는 「◎」, 7 ∼ 8 회 검출할 수 있는 경우에는 「○」, 6 회 검출할 수 있는 경우에는 「△」, 5 회 이하 검출할 수 있는 경우에는 「×」로 하였다.
또한, 프린트 배선판 또는 구리 피복 적층판에 있어서는, 수지를 용해시켜 제거함으로써, 구리 회로 또는 구리박 표면에 대해 전술한 (1) ∼ (3) 의 항목을 측정할 수 있다.
상기 각 시험의 조건 및 평가를 표 1 ∼ 3 에 나타낸다.
(평가 결과)
실시예 1 ∼ 9 는, 모두 구리박 표면의 색차 (ΔE*ab) 가 40 이상이며, 또한 ΔB 가 40 이상으로, 시인성이 양호하였다.
비교예 1 ∼ 4 는, 구리박 표면의 색차 (ΔE*ab) 가 40 미만 또는 ΔB 가 40 미만으로, 시인성이 불량하였다.
도 4 에, 상기 Rz 평가시의, (a) 비교예 1, (b) 실시예 1 의 구리박 표면의 SEM 관찰 사진을 각각 나타낸다.
또, 상기 실시예 1 ∼ 9 에 있어서, 폭 0.3 ㎜ 의 라인 형상으로 한 구리박인 마크 그리고 협잡물의 마크의 폭을 0.3 ㎜ 에서 0.16 ㎜ (협잡물에 대해서는 협잡물 시트의 면적 0.5 ㎟ 의 0.5 의 기재에 가까운 쪽부터 3 번째의 마크 (도 6 의 화살표가 나타내는 마크)) 로 변경하고 동일한 ΔB (PI), Sv 값 및 ΔB 값의 측정을 실시했는데, 모두 ΔB (PI), Sv 값 및 ΔB 값은 마크의 폭을 0.3 ㎜ 로 한 경우와 동일한 값이 되었다.
또한, 상기 실시예 1 ∼ 9 에 있어서, 「명도 곡선의 탑 평균값 (Bt)」에 대해 마크 양측의 단부 위치에서 50 ㎛ 떨어진 위치를, 100 ㎛ 떨어진 위치, 300 ㎛ 떨어진 위치, 500 ㎛ 떨어진 위치로 하고, 해당 위치로부터 각각 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균값으로 변경하여 동일한 ΔB (PI), Sv 값 및 ΔB 값의 측정을 실시했는데, 모두 ΔB (PI), Sv 값 및 ΔB 값은, 마크 양측의 단부 위치에서 50 ㎛ 떨어진 위치로부터 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균값을 「명도 곡선의 탑 평균값 (Bt)」으로 한 경우의 ΔB (PI), Sv 값 및 ΔB 값과 동일한 값이 되었다.
Claims (17)
- 적어도 일방의 표면에 표면 처리가 실시되어 있고, 상기 표면 처리가 실시되어 있는 표면의 JIS Z8730 에 근거하는 색차 (ΔE*ab) 가 40 이상인 표면 처리 구리박이고,
상기 구리박에, 표면 처리가 실시되어 있는 표면측부터 구리박에 첩합시키기 전의 하기 ΔB (PI) 가 50 이상 65 이하인 폴리이미드를 적층시킨 후, 상기 구리박을 상기 폴리이미드 너머로 CCD 카메라로 촬영했을 때,
상기 촬영에 의해 얻어진 화상에 대해 관찰된 상기 구리박이 신장되는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한 관찰 지점-명도 그래프에 있어서,
상기 구리박의 단부에서부터 상기 구리박이 없는 부분에 걸쳐 발생되는 명도 곡선의 탑 평균값 (Bt) 과 보텀 평균값 (Bb) 의 차 (ΔB) (ΔB=Bt-Bb) 가 40 이상이 되는 표면 처리 구리박. - 제 1 항에 있어서,
상기 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 구리박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 구리박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식에서 정의되는 Sv 가 3.0 이상이 되는 표면 처리 구리박.
Sv=(ΔB×0.1)/(t1-t2) (1) - 제 1 항 또는 제 2 항에 있어서,
상기 표면 처리 구리박의 상기 표면의 색차 (ΔE*ab) 가 43 이상인 표면 처리 구리박. - 제 2 항 또는 제 3 항에 있어서,
상기 명도 곡선에 있어서의 (1) 식에서 정의되는 Sv 가 3.5 이상이 되는 표면 처리 구리박. - 제 4 항에 있어서,
상기 명도 곡선에 있어서의 (1) 식에서 정의되는 Sv 가 3.9 이상이 되는 표면 처리 구리박. - 제 5 항에 있어서,
상기 명도 곡선에 있어서의 (1) 식에서 정의되는 Sv 가 5.0 이상이 되는 표면 처리 구리박. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 표면의 TD 의 평균 조도 (Rz) 가 0.20 ∼ 0.64 ㎛ 이며, 상기 구리박 표면의 3 차원 표면적 (A) 과 2 차원 표면적 (B) 의 비 (A/B) 가 1.0 ∼ 1.7 인 표면 처리 구리박. - 제 7 항에 있어서,
상기 표면의 TD 의 평균 조도 (Rz) 가 0.26 ∼ 0.62 ㎛ 인 표면 처리 구리박. - 제 7 항 또는 제 8 항에 있어서,
상기 A/B 가 1.0 ∼ 1.6 인 표면 처리 구리박. - 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 표면 처리 구리박과 수지 기판을 적층하여 구성한 적층판.
- 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 표면 처리 구리박을 사용한 프린트 배선판.
- 제 11 항에 기재된 프린트 배선판을 사용한 전자 기기.
- 제 11 항에 기재된 프린트 배선판을 2 개 이상 접속시켜 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
- 제 11 항에 기재된 프린트 배선판을 적어도 1 개와, 다른 1 개의 제 11 항에 기재된 프린트 배선판 또는 제 11 항에 기재된 프린트 배선판에 해당되지 않는 프린트 배선판을 접속시키는 공정을 적어도 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
- 제 13 항 또는 제 14 항에 기재된 프린트 배선판이 적어도 1 개 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기.
- 제 11 항에 기재된 프린트 배선판과 부품을 접속시키는 공정을 적어도 포함하는 프린트 배선판을 제조하는 방법.
- 제 11 항에 기재된 프린트 배선판을 적어도 1 개와, 다른 1 개의 제 11 항에 기재된 프린트 배선판 또는 제 11 항에 기재된 프린트 배선판에 해당되지 않는 프린트 배선판을 접속시키는 공정, 및
제 11 항에 기재된 프린트 배선판 또는 제 14 항에 기재된 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속시키는 공정을 적어도 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247916 | 2012-11-09 | ||
JPJP-P-2012-247916 | 2012-11-09 | ||
JP2012288815 | 2012-12-28 | ||
JPJP-P-2012-288815 | 2012-12-28 | ||
JP2013013710A JP5362924B1 (ja) | 2012-11-09 | 2013-01-28 | 表面処理銅箔及びそれを用いた積層板 |
JPJP-P-2013-013710 | 2013-01-28 | ||
PCT/JP2013/080478 WO2014073693A1 (ja) | 2012-11-09 | 2013-11-11 | 表面処理銅箔及びそれを用いた積層板 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140072031A true KR20140072031A (ko) | 2014-06-12 |
KR101456419B1 KR101456419B1 (ko) | 2014-10-31 |
Family
ID=49850341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020147005054A KR101456419B1 (ko) | 2012-11-09 | 2013-11-11 | 표면 처리 구리박 및 그것을 사용한 적층판 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9504149B2 (ko) |
JP (2) | JP5362924B1 (ko) |
KR (1) | KR101456419B1 (ko) |
CN (2) | CN103946425A (ko) |
TW (1) | TWI460070B (ko) |
WO (1) | WO2014073693A1 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5362924B1 (ja) * | 2012-11-09 | 2013-12-11 | Jx日鉱日石金属株式会社 | 表面処理銅箔及びそれを用いた積層板 |
JP2015124426A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社Shカッパープロダクツ | 表面処理銅箔及び積層板 |
JP5756547B1 (ja) * | 2014-04-28 | 2015-07-29 | 株式会社Shカッパープロダクツ | 表面処理銅箔及び積層板 |
JP6867102B2 (ja) * | 2014-10-22 | 2021-04-28 | Jx金属株式会社 | 銅放熱材、キャリア付銅箔、コネクタ、端子、積層体、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法 |
JP6487704B2 (ja) * | 2015-02-12 | 2019-03-20 | 福田金属箔粉工業株式会社 | 処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板 |
JP6083619B2 (ja) * | 2015-07-29 | 2017-02-22 | 福田金属箔粉工業株式会社 | 低誘電性樹脂基材用処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板 |
JP7492807B2 (ja) * | 2016-12-06 | 2024-05-30 | Jx金属株式会社 | 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法 |
CN108696987B (zh) * | 2017-03-31 | 2021-11-30 | Jx金属株式会社 | 表面处理铜箔、附有载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法 |
JP7356209B2 (ja) * | 2017-03-31 | 2023-10-04 | Jx金属株式会社 | 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法 |
JP7492808B2 (ja) * | 2017-03-31 | 2024-05-30 | Jx金属株式会社 | 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法 |
KR102635625B1 (ko) * | 2017-04-07 | 2024-02-13 | 주식회사 쿠라레 | 금속 피복 적층판 및 그 제조 방법 |
EP3786317A4 (en) | 2018-04-27 | 2022-04-20 | JX Nippon Mining & Metals Corporation | SURFACE TREATED COPPER FOIL, COPPER COATED LAMINATE AND CIRCUIT BOARD |
KR20220018981A (ko) * | 2019-06-12 | 2022-02-15 | 도요 고한 가부시키가이샤 | 조화 도금판 |
KR102349377B1 (ko) * | 2019-12-19 | 2022-01-12 | 일진머티리얼즈 주식회사 | 표면처리 동박, 이의 제조방법, 이를 포함한 동박적층판, 및 이를 포함한 프린트 배선판 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2849059B2 (ja) * | 1995-09-28 | 1999-01-20 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔の処理方法 |
JP4090467B2 (ja) | 2002-05-13 | 2008-05-28 | 三井金属鉱業株式会社 | チップオンフィルム用フレキシブルプリント配線板 |
JP2004098659A (ja) | 2002-07-19 | 2004-04-02 | Ube Ind Ltd | 銅張積層板及びその製造方法 |
JP5258178B2 (ja) | 2005-08-18 | 2013-08-07 | 日東電工株式会社 | 金属面貼付用感圧性接着シート類 |
KR20070044774A (ko) * | 2005-10-25 | 2007-04-30 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 2층 플렉시블 프린트 배선판 및 그 2층 플렉시블 프린트배선판의 제조 방법 |
JP5115527B2 (ja) * | 2009-08-20 | 2013-01-09 | 日立電線株式会社 | プリント配線板用銅箔およびその製造方法 |
WO2011078077A1 (ja) | 2009-12-24 | 2011-06-30 | Jx日鉱日石金属株式会社 | 表面処理銅箔 |
JP5242710B2 (ja) * | 2010-01-22 | 2013-07-24 | 古河電気工業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
JP5467930B2 (ja) * | 2010-05-19 | 2014-04-09 | Jx日鉱日石金属株式会社 | 銅張積層板 |
JP5124039B2 (ja) * | 2011-03-23 | 2013-01-23 | Jx日鉱日石金属株式会社 | 銅箔及びそれを用いた銅張積層板 |
JP5148726B2 (ja) * | 2011-03-30 | 2013-02-20 | Jx日鉱日石金属株式会社 | 電解銅箔及び電解銅箔の製造方法 |
JP5074611B2 (ja) * | 2011-03-30 | 2012-11-14 | Jx日鉱日石金属株式会社 | 二次電池負極集電体用電解銅箔及びその製造方法 |
JP5362924B1 (ja) * | 2012-11-09 | 2013-12-11 | Jx日鉱日石金属株式会社 | 表面処理銅箔及びそれを用いた積層板 |
-
2013
- 2013-01-28 JP JP2013013710A patent/JP5362924B1/ja active Active
- 2013-07-30 JP JP2013158211A patent/JP2014141738A/ja active Pending
- 2013-11-11 WO PCT/JP2013/080478 patent/WO2014073693A1/ja active Application Filing
- 2013-11-11 US US14/241,296 patent/US9504149B2/en active Active
- 2013-11-11 TW TW102141156A patent/TWI460070B/zh active
- 2013-11-11 CN CN201380003587.5A patent/CN103946425A/zh active Pending
- 2013-11-11 CN CN201710321304.1A patent/CN107249263A/zh active Pending
- 2013-11-11 KR KR1020147005054A patent/KR101456419B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI460070B (zh) | 2014-11-11 |
US9504149B2 (en) | 2016-11-22 |
TW201425011A (zh) | 2014-07-01 |
CN103946425A (zh) | 2014-07-23 |
JP5362924B1 (ja) | 2013-12-11 |
US20140355229A1 (en) | 2014-12-04 |
WO2014073693A1 (ja) | 2014-05-15 |
JP2014141738A (ja) | 2014-08-07 |
JP2014141731A (ja) | 2014-08-07 |
KR101456419B1 (ko) | 2014-10-31 |
CN107249263A (zh) | 2017-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101498435B1 (ko) | 표면 처리 구리박 및 그것을 사용한 적층판, 프린트 배선판 그리고 구리 피복 적층판 | |
KR101456419B1 (ko) | 표면 처리 구리박 및 그것을 사용한 적층판 | |
KR101887791B1 (ko) | 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 | |
KR101498436B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판 | |
KR101822325B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법 | |
KR20160129916A (ko) | 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법 | |
KR20160037148A (ko) | 표면 처리 압연 동박, 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 | |
KR101716988B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판 | |
JP5362923B1 (ja) | 表面処理銅箔及びそれを用いた積層板 | |
TWI503062B (zh) | Surface treatment of copper foil and the use of its laminated board, printed wiring board, electronic equipment and manufacturing printed wiring board method | |
JP5362922B1 (ja) | 表面処理銅箔及びそれを用いた積層板 | |
KR101631423B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판 | |
KR101944166B1 (ko) | 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 4 |