KR20140065179A - Semiconductor integrated circuit, protection circuit and battery pack - Google Patents

Semiconductor integrated circuit, protection circuit and battery pack Download PDF

Info

Publication number
KR20140065179A
KR20140065179A KR1020120132407A KR20120132407A KR20140065179A KR 20140065179 A KR20140065179 A KR 20140065179A KR 1020120132407 A KR1020120132407 A KR 1020120132407A KR 20120132407 A KR20120132407 A KR 20120132407A KR 20140065179 A KR20140065179 A KR 20140065179A
Authority
KR
South Korea
Prior art keywords
discharge
over
terminal
load
secondary battery
Prior art date
Application number
KR1020120132407A
Other languages
Korean (ko)
Other versions
KR101892964B1 (en
Inventor
코헤이 시바타
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Priority to KR1020120132407A priority Critical patent/KR101892964B1/en
Publication of KR20140065179A publication Critical patent/KR20140065179A/en
Application granted granted Critical
Publication of KR101892964B1 publication Critical patent/KR101892964B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/441—Methods for charging or discharging for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)

Abstract

The objective of the present invention is to provide a semiconductor integrated circuit, a protection circuit, and a battery pack. The semiconductor integrated circuit enables the efficient and full use of a battery capacity even in a case where a discharge current is large. The semiconductor integrated circuit comprises an over-discharge detection unit for detecting an over-discharge based on a battery voltage of a secondary battery; a load opening detection unit for detecting whether a load connected to the secondary battery is opened or not based on a voltage of a load opening detection terminal which is connected to the load connected to the secondary battery and/or a negative pole side of a charger through resistance; an over-discharge return unit for returning an over-discharge state to a normal state; and a control unit for outputting, in the over-discharge return unit, a control signal of returning the over-discharge state to the normal state when the opening of the load is detected in the over-discharge state.

Description

반도체 집적 회로, 보호 회로 및 전지팩{SEMICONDUCTOR INTEGRATED CIRCUIT, PROTECTION CIRCUIT AND BATTERY PACK}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor integrated circuit, a protection circuit,

본 발명은 방전 제어용 스위치 및 충전 제어용 스위치의 온/오프를 제어하여 2차전지의 보호를 행하는 반도체 집적 회로, 보호 회로 및 전지팩에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, a protection circuit, and a battery pack for protecting a secondary battery by controlling ON / OFF of a discharge control switch and a charge control switch.

최근에는, 2차전지를 사용한 전지팩을 사용하여 구동하는 전자기기 등이 보급되고 있다. 2차전지는 전지팩이 충전기에 장착됨으로써 충전된다. 또한 2차전지는 전지팩이 전자기기에 장착된 상태에서 전자기기에 AC 어댑터 등을 접속함으로써 충전되어도 된다. In recent years, electronic devices and the like that are driven by using a battery pack using a secondary battery have become widespread. The secondary battery is charged by attaching the battery pack to the charger. The secondary battery may be charged by connecting an AC adapter or the like to the electronic device while the battery pack is mounted on the electronic device.

2차전지의 충방전의 제어는 2차전지의 과충전이나 과방전 등으로부터 보호하는 기능이나, 전지 잔량의 관리 등을 행하는 전지 감시 기능 등을 갖는 보호 회로에 의해 행해진다. Charging and discharging control of the secondary battery is performed by a protection circuit having a function of protecting the secondary battery from overcharge or overdischarge, a battery monitoring function of managing the remaining amount of the battery, and the like.

이러한 보호 회로에 있어서, 예를 들면, 과방전이 검출된 상태로부터 평상 상태로의 복귀(이하, 과방전 복귀)의 방법으로서, 충전기 접속 복귀와 전압 복귀의 2가지가 알려져 있다. 충전기 접속 복귀란 전지팩에 대한 충전기의 접속을 검지하여, 과방전의 상태로부터 평상 상태로 복귀시키는 방법이다. 전압 복귀란 2차전지의 전지전압이 과방전 복귀 전압 이상이 될 때까지 충전된 것을 검출하여, 과방전의 상태로부터 평상 상태로 복귀시키는 방법이다. In such a protection circuit, for example, as a method of returning from a state in which over-discharge is detected to a normal state (hereinafter, referred to as over-discharge), there are known two methods of returning to the charger and returning the voltage. The charger connection return is a method of detecting the connection of the charger to the battery pack and returning from the overdischarge state to the normal state. The voltage recovery means that the battery is charged until the battery voltage of the secondary battery becomes equal to or higher than the over-discharge return voltage, and is returned from the overdischarge state to the normal state.

도 1은 충전기 접속 복귀를 채용한 종래의 보호 회로의 예를 도시하는 도면이다. 도 1에 도시하는 보호 회로(10)는 충방전 제어 IC(20), 스위치 트랜지스터(M1)와, 스위치 트랜지스터(M2)와, 저항(R1), 저항(R2), B+ 단자, B- 단자, P+ 단자, P- 단자를 갖는다. 또 충방전 제어 IC(20)는 컴퍼레이터(21), 기준전압(Vref), 로직 회로(22), 스위치(SW1), 풀업 저항(R3)을 갖는다. 1 is a diagram showing an example of a conventional protection circuit employing charger connection recovery. The protection circuit 10 shown in Fig. 1 includes a charge / discharge control IC 20, a switch transistor M1, a switch transistor M2, a resistor R1, a resistor R2, a B + terminal, a B- P + terminal, and P- terminal. The charge / discharge control IC 20 has a comparator 21, a reference voltage Vref, a logic circuit 22, a switch SW1, and a pull-up resistor R3.

B+ 단자와 B- 단자 사이에는 2차전지(B1)가 접속되고, P+ 단자와 P- 단자 사이에는 충전기 또는 부하가 접속된다. 충방전 제어 IC(20)는, 2차전지(B1)의 전지전압으로부터 과충전을 검출하면, 로직 회로(22)는 단자(OV)로부터 트랜지스터(M2)를 오프시키는 제어 신호를 출력하고 충전을 정지시킨다. A secondary battery B1 is connected between the B + terminal and the B- terminal, and a charger or a load is connected between the P + terminal and the P- terminal. When the charging / discharging control IC 20 detects overcharge from the battery voltage of the secondary battery B1, the logic circuit 22 outputs a control signal for turning off the transistor M2 from the terminal OV and stops charging .

충방전 제어 IC(20)는, P+ 단자와 P- 단자 사이에 부하가 접속되어 2차전지(B1)의 전지전압이 과방전 검출 전압 이하가 되었을 때, 2차전지(B1)의 과방전을 검출한다. 과방전을 검출하면 로직 회로(21)는 단자(DCHG)로부터 트랜지스터(M1)를 오프시키는 제어 신호를 출력하여 방전을 정지시킨다. The charge / discharge control IC 20 controls the charge / discharge control IC 20 such that when the load is connected between the P + terminal and the P- terminal and the battery voltage of the secondary battery B1 becomes the overdischarge detection voltage or lower, . When the over discharge is detected, the logic circuit 21 outputs a control signal to turn off the transistor M1 from the terminal DCHG to stop the discharge.

이하에 충방전 제어 IC(20)에 있어서의 과방전 복귀의 동작을 설명한다. 충방전 제어 IC(20)에 있어서 과방전이 검출되면, 로직 회로(22)에 의해 스위치(SW1)가 온 되고, V- 단자의 전위가 부하와 풀업 저항(R3)에 의해 VDD 전위로 풀업된다. P+ 단자와 P- 단자 사이에 접속된 부하가 개방되고 P+ 단자와 P- 단자 사이에 충전기가 접속되면, V- 단자의 전위는 기준전압(Vref) 이하의 VSS 전위가 된다. 충방전 제어 IC(20)에서는, V- 단자의 전위가 기준전압(Vref) 이하가 된 것을 검출하고, 과방전 상태로부터 평상 상태로 복귀한다. The operation of the charge / discharge control IC 20 to return to overdischarge will be described below. When over discharge is detected in the charge / discharge control IC 20, the switch SW1 is turned on by the logic circuit 22, and the potential of the V- terminal is pulled up to the VDD potential by the load and the pull-up resistor R3. When the load connected between the P + terminal and the P- terminal is opened and the charger is connected between the P + terminal and the P- terminal, the potential of the V- terminal becomes the VSS potential equal to or lower than the reference voltage Vref. The charge / discharge control IC 20 detects that the potential of the V- terminal is lower than the reference voltage Vref, and returns from the overdischarge state to the normal state.

예를 들면, 특허문헌 1에는, 과방전 상태로의 복귀에 대하여 기재되어 있다. 또한 특허문헌 2에는 과전류 상태로부터의 복귀에 대하여 기재되어 있다. For example, Patent Document 1 describes the return to the over-discharge state. Patent Document 2 describes return from an overcurrent state.

일본 특개 2010-124640호 공보Japanese Patent Application Laid-Open No. 2010-124640 일본 특개 2002-034163호 공보Japanese Patent Application Laid-Open No. 2002-034163

(발명의 개요)(Summary of the Invention)

(발명이 해결하고자 하는 과제)(Problems to be Solved by the Invention)

상기 종래의 보호 회로(10)에 있어서, P+ 단자와 P- 단자 사이에 부하가 접속된 경우, 보호 회로(10)에 입력되는 전지전압은 부하에 의해 흐르는 방전 전류와 2차전지(B1)의 임피던스에 의한 전압 강하분의 전압이 실제보다도 낮게 개산된다. 이 상태에서 과방전 검출을 행하면, 2차전지(B1)의 임피던스에 의한 전압 강하분의 전지용량을 사용하지 않은 채 과방전이 검출되어, 보호 회로(10)에 충전기가 접속될 때까지 이 전지용량은 사용할 수 없다. 사용할 수 없는 전지용량은 방전 전류가 커질수록 커진다. In the conventional protection circuit 10, when a load is connected between the P + terminal and the P- terminal, the battery voltage input to the protection circuit 10 is controlled by the difference between the discharge current flowing by the load and the discharge current flowing through the secondary battery B 1 The voltage of the voltage drop caused by the impedance is estimated to be lower than the actual value. When the over-discharge detection is performed in this state, the over-discharge is detected without using the battery capacity of the voltage drop due to the impedance of the secondary battery (B1), and the battery capacity Can not be used. The unusable battery capacity increases as the discharge current increases.

또한, 예를 들면, 종래의 보호 회로에 있어서 과방전 상태로의 복귀의 방법을 전압 복귀로 한 경우, 과방전 검출 전압 및 과방전 복귀 전압의 히스테리시스가 작으면, 과방전 검출과 과방전 복귀를 반복하는 발진이 일어날 가능성이 있다. 이 발진은 방전 전류가 큰 경우에 일어나기 쉽다. 또한 히스테리시스를 크게 하면, 충전기 접속 복귀와 동일한 문제가 발생한다. Further, for example, when the method of returning to the over-discharge state in the conventional protection circuit is the voltage return, if the hysteresis of the over-discharge detection voltage and the over-discharge return voltage is small, the over discharge detection and the over discharge return Repeated oscillations may occur. This oscillation is likely to occur when the discharge current is large. Further, if the hysteresis is increased, the same problem as that of returning to the charger connection occurs.

본 발명은 상기 사정을 감안하여 이것을 해결하기 위해 행해진 것으로, 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용하는 것이 가능한 반도체 집적 회로, 보호 회로 및 전지팩을 제공하는 것을 목적으로 하고 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor integrated circuit, a protection circuit, and a battery pack which can efficiently use the battery capacity even when the discharge current is large.

본 발명은 상기 목적을 달성하기 위하여, 이하와 같은 구성을 채용했다. In order to achieve the above object, the present invention adopts the following structure.

본 발명은 방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)의 온/오프를 제어하여 2차전지(B10)의 보호를 행하는 반도체 집적 회로(110)로서, The present invention is a semiconductor integrated circuit 110 for controlling the on / off of the discharge control switch M10 and the charge control switch M20 to protect the secondary battery B10,

상기 2차전지(B10)의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부(130, 131∼135)와,Overdetection detection units (130, 131 to 135) for detecting overdischarge based on the battery voltage of the secondary battery (B10)

상기 2차전지(B10)에 접속되는 부하 및/또는 충전기의 부극측에 저항을 통하여 접속되는 부하 개방 검출용 단자(V-)의 전압에 기초하여, 상기 2차전지(B10)에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부(113)와, (B-) connected to the secondary battery (B10), based on the voltage of the load connected to the secondary battery (B10) and / or the load opening detection terminal A load opening detection unit 113 for detecting whether or not the load is opened,

상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부(112)와, An over-discharge returning unit 112 for returning the over-discharge state to a normal state,

상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부(112)에 출력하는 제어부(114)를 갖는다. And a control unit (114) for outputting to the over-discharge returning unit (112) a control signal for returning the over-discharge state to the normal state when the opening of the load is detected in the over-discharge state.

또한 본 발명의 반도체 집적 회로는 상기 2차전지(B10)의 전지전압을 분압하는 분압 전압(111)을 갖고, Further, the semiconductor integrated circuit of the present invention has the divided voltage 111 for dividing the battery voltage of the secondary battery B10,

상기 부하 개방 검출부(113)는, The load opening detection unit 113 detects,

상기 부하 개방 검출용 단자(V-)의 전압과 상기 분압 회로(111)에 의해 분압된 상기 전지전압을 비교하는 컴퍼레이터(113)이다. Is a comparator (113) which compares the voltage of the load opening detection terminal (V-) with the battery voltage divided by the voltage divider circuit (111).

또한 본 발명의 반도체 집적 회로는 상기 2차전지(B10)의 정극과 접속되는 제 1 단자(VDD)와, 상기 2차전지(B10)의 부극과 접속되는 제 2 단자(VSS)를 갖고, 상기 과방전 복귀부(112)는 상기 부하 개방 검출용 단자(V-)와, 상기 제 2 단자(VSS) 사이에 접속되어 있다. The semiconductor integrated circuit of the present invention has a first terminal VDD connected to the positive electrode of the secondary battery B10 and a second terminal VSS connected to the negative electrode of the secondary battery B10, The over-discharge returning unit 112 is connected between the load-opening detecting terminal V- and the second terminal VSS.

또한 본 발명의 반도체 집적 회로에 있어서, 상기 과방전 복귀부(112)는 스위치(SW10)와 풀다운 저항(R50)을 갖고, In the semiconductor integrated circuit of the present invention, the over-discharge returning unit 112 has a switch SW10 and a pull-down resistor R50,

상기 스위치(SW10)의 일단이 상기 부하 개방 검출용 단자(V-)에 접속되고, 타단이 상기 풀다운 저항(R50)의 일단에 접속되고, One end of the switch SW10 is connected to the load opening detection terminal V- and the other end is connected to one end of the pull-down resistor R50,

상기 풀다운 저항(R50)의 타단이 상기 제 2 단자(VSS)에 접속되어 있다. The other end of the pull-down resistor R50 is connected to the second terminal VSS.

또한 본 발명의 반도체 집적 회로에 있어서, 상기 제어부(114)는 상기 과방전 검출부(112)에 의해 과방전이 검출되고나서 소정의 지연시간이 경과하여 과방전 상태가 되었을 때, 상기 과방전 복귀부(112)의 상기 스위치(SW10)를 온시키고, Further, in the semiconductor integrated circuit of the present invention, when a predetermined delay time has elapsed after the over-discharge is detected by the over-discharge detection unit 112 and the over-discharge state is reached, the control unit 114 controls the over- 112 is turned on,

상기 부하 개방 검출부(113)에 의해 상기 부하의 개방이 검출되고나서 소정의 시간이 경과하고 과방전 상태로 복귀했을 때 상기 스위치(SW10)를 오프시킨다. The switch SW10 is turned off when a predetermined time has elapsed since the opening of the load was detected by the load opening detection unit 113 and the state returned to the overdischarge state.

본 발명은 2차전지(B10)의 보호를 행하는 보호 회로(100)로서, The present invention is a protection circuit (100) for protecting the secondary battery (B10)

상기 2차전지(B10)와 부하 및/또는 충전기가 접속되는 정극측 단자(P+) 및 부극측 단자(P-)와, A positive electrode side terminal P + and a negative electrode side terminal P- to which the secondary battery B10 and the load and / or the charger are connected,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)와, A discharge control switch M10 and a charge control switch M20,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)의 온/오프의 제어를 행하는 반도체 집적 회로(110)를 갖고, And a semiconductor integrated circuit 110 for controlling on / off of the discharge control switch M10 and the charge control switch M20,

상기 반도체 집적 회로(110)는, The semiconductor integrated circuit 110 includes:

상기 2차전지(B10)의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부(130, 131∼135)와, Overdetection detection units (130, 131 to 135) for detecting overdischarge based on the battery voltage of the secondary battery (B10)

저항(R10)을 통하여 상기 부극측 단자(P-)에 접속되는 부하 개방 검출용 단자(V-)의 전압에 기초하여, 상기 2차전지(B10)에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부(113)와, It is detected whether or not the load connected to the secondary battery B10 is opened based on the voltage of the load opening detection terminal V- connected to the negative electrode side terminal P- through the resistor R10 A load opening detection unit 113,

상기 과방전 상태를 통상 상태로 복귀시키는 과방전 복귀부(112)와, An over-discharge returning unit 112 for returning the over-discharge state to a normal state,

상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부(112)에 출력하는 제어부(114)를 갖는다. And a control unit (114) for outputting to the over-discharge returning unit (112) a control signal for returning the over-discharge state to the normal state when the opening of the load is detected in the over-discharge state.

본 발명은 2차전지(B10)와, The present invention relates to a secondary battery (B10)

상기 2차전지(B10)와 부하 및/또는 충전기가 접속되는 정극측 단자(P+) 및 부극측 단자(P-)와, A positive electrode side terminal P + and a negative electrode side terminal P- to which the secondary battery B10 and the load and / or the charger are connected,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)와, A discharge control switch M10 and a charge control switch M20,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)의 온/오프를 제어하여 2차전지(B10)의 보호를 행하는 반도체 집적 회로(110)를 갖는 전지팩(200)으로서, A battery pack (200) having a semiconductor integrated circuit (110) for controlling on / off of a discharge control switch (M10) and a charge control switch (M20) to protect the secondary battery (B10)

상기 반도체 집적 회로(110)는, The semiconductor integrated circuit 110 includes:

상기 2차전지(B10)의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부(130, 131∼135)와, Overdetection detection units (130, 131 to 135) for detecting overdischarge based on the battery voltage of the secondary battery (B10)

저항(R10)을 통하여 상기 부극측 단자(P-)에 접속되는 부하 개방 검출용 단자(V-)의 전압에 기초하여, 상기 2차전지(B10)에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부(113)와, It is detected whether or not the load connected to the secondary battery B10 is opened based on the voltage of the load opening detection terminal V- connected to the negative electrode side terminal P- through the resistor R10 A load opening detection unit 113,

상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부(112)와, An over-discharge returning unit 112 for returning the over-discharge state to a normal state,

상기 과방전 상태에 있어서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부(112)에 출력하는 제어부(114)를 갖는다. And a control unit (114) for outputting, to the over-discharge returning unit (112), a control signal for returning the over-discharge state to the normal state when the opening of the load is detected in the over-discharge state.

또한, 상기 괄호 내의 참조부호는 이해를 쉽게 하기 위하여 붙인 것으로, 일례에 지나지 않으며, 도시한 태양에 한정되는 것은 아니다. Note that the reference numerals in the above parentheses are added for ease of understanding and are merely examples, and the present invention is not limited thereto.

본 발명에 의하면, 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용할 수 있다. According to the present invention, even when the discharge current is large, the battery capacity can be efficiently used.

도 1은 충전기 접속 복귀를 채용한 종래의 보호 회로의 예를 도시하는 도면.
도 2는 본 실시형태의 보호 회로를 설명하는 도면.
도 3은 본 실시형태의 충방전 제어 IC를 접속하는 도면.
도 4는 본 실시형태의 충방전 제어 IC에 의한 과방전 검출 및 과방전 복귀의 동작을 설명하는 타이밍 차트.1 is a diagram showing an example of a conventional protection circuit employing a charger connection recovery.
2 is a view for explaining a protection circuit of this embodiment.
3 is a view showing a connection of the charge / discharge control IC of the present embodiment.
4 is a timing chart for explaining the operation of overdischarge detection and overdischarge recovery by the charge / discharge control IC of the present embodiment.

(발명을 실시하기 위한 형태)(Mode for carrying out the invention)

이하에 도면을 참조하여 본 발명의 실시형태에 대하여 설명한다. 본 실시형태의 보호 회로는 부하가 개방되었을 때에 과방전 상태로 복귀하는 부하 개방 복귀를 채용한 것이다. Hereinafter, embodiments of the present invention will be described with reference to the drawings. The protection circuit of the present embodiment employs load-released recovery to return to the over-discharge state when the load is released.

도 2는 본 실시형태의 보호 회로를 설명하는 도면이다. 2 is a view for explaining the protection circuit of the present embodiment.

본 실시형태의 보호 회로(100)는 충방전 제어 IC(110), 스위치 트랜지스터(M10), 스위치 트랜지스터(M20), 저항(R10), 저항(R20), B+ 단자, B- 단자, P+ 단자, P- 단자를 갖는다. The protection circuit 100 of the present embodiment includes a charge / discharge control IC 110, a switch transistor M10, a switch transistor M20, a resistor R10, a resistor R20, a B + terminal, a B- terminal, Terminal.

본 실시형태의 보호 회로(100)는 B+ 단자와 B- 단자 사이에 2차전지(B10)가 접속되어 전지팩(200)을 구성한다. 보호 회로(100)의 P+ 단자와 P- 단자 사이에 충전기 및/또는 부하가 접속된다. In the protection circuit 100 of the present embodiment, the secondary battery B10 is connected between the B + terminal and the B- terminal to constitute the battery pack 200. [ A charger and / or a load are connected between the P + terminal and the P- terminal of the protection circuit 100.

본 실시형태의 2차전지(B10)는 P+ 단자와 P- 단자에 충전기가 접속되면 충전되고, P+ 단자와 P- 단자 사이에 부하가 접속되면 방전된다. The secondary battery B10 of this embodiment is charged when the charger is connected to the P + terminal and the P- terminal, and discharged when the load is connected between the P + terminal and the P- terminal.

본 실시형태의 충방전 제어 IC(110)는 분압 회로(111), 과방전 복귀용 회로(112), 부하 개방 검출용 컴퍼레이터(113), VDD 단자, VSS 단자, CS 단자, DCHG 단자, OV 단자, V- 단자를 갖는다. 또한 본 실시형태의 충방전 제어 IC(110)는 상기하는 구성 이외에도, 2차전지(B10)를 보호하기 위한 각종 회로를 갖는다. 충방전 제어 IC(110)의 상세는 후술한다. The charge / discharge control IC 110 of the present embodiment includes a voltage divider circuit 111, an overdischarge recovery circuit 112, a load opening detection comparator 113, a VDD terminal, a VSS terminal, a CS terminal, a DCHG terminal, Terminal, and a V- terminal. The charge / discharge control IC 110 of the present embodiment has various circuits for protecting the secondary battery B10 in addition to the above-described configuration. The details of the charging / discharging control IC 110 will be described later.

VDD 단자는 2차전지(B10)의 정극과 접속되고, VSS 단자는 2차전지(B10)의 부극에 접속된다. CS 단자는 저항(R20)을 통하여 B- 단자와 접속되고, 2차전지(B10)로부터의 방전 전류를 검출한다. DCHG 단자는 트랜지스터(M10)의 게이트에 접속되어 있고, OV 단자는 트랜지스터(M20)의 게이트에 접속되어 있다. V- 단자는 P- 단자와 저항(R10)을 통하여 접속되어 있다. The VDD terminal is connected to the positive electrode of the secondary battery B10, and the VSS terminal is connected to the negative electrode of the secondary battery B10. The CS terminal is connected to the B- terminal via the resistor R20 and detects the discharging current from the secondary battery B10. The DCHG terminal is connected to the gate of the transistor M10, and the OV terminal is connected to the gate of the transistor M20. The V- terminal is connected to the P- terminal through a resistor R10.

본 실시형태의 충방전 제어 IC(110)에 있어서, 분압 회로(111)는 VDD 단자와 VSS 단자 사이에 직렬로 접속된 저항(R30)과 저항(R40)으로 구성되어 있고, VDD 단자-VSS 단자 간의 전압을 분압한다. 즉 본 실시형태의 분압 회로(111)는 VDD 단자와 VSS 단자 사이에 접속된 2차전지(B10)의 전지전압을 분압한다. 분압 회로(111)에 있어서의 저항(R30)과 저항(R40)의 접속점(A)의 전압은 부하 개방 검출용 컴퍼레이터(113)의 반전 입력 단자에 공급된다. 또한 본 실시형태에서는, 접속점(A)의 전압은 2차전지(B10)의 전지전압의 절반 정도가 되도록 저항(R30)과 저항(R40)의 값이 설정되어 있어도 된다. In the charge / discharge control IC 110 of the present embodiment, the voltage dividing circuit 111 is constituted by a resistor R30 and a resistor R40 connected in series between the VDD terminal and the VSS terminal, and the VDD terminal- Thereby dividing the voltage between them. In other words, the voltage divider circuit 111 of the present embodiment divides the battery voltage of the secondary battery B10 connected between the VDD terminal and the VSS terminal. The voltage at the connection point A of the resistor R30 and the resistor R40 in the voltage dividing circuit 111 is supplied to the inverting input terminal of the load opening detecting comparator 113. [ In the present embodiment, the values of the resistors R30 and R40 may be set so that the voltage of the connection point A is about half of the battery voltage of the secondary battery B10.

과방전 복귀용 회로(112)는 V- 단자와 VSS 단자 사이에 직렬로 접속된 풀다운 저항(R50)과 스위치(SW10)에 의해 구성된다. 스위치(SW10)의 일단과 V- 단자와의 접속점(B)의 전압이 부하 개방 검출용 컴퍼레이터(113)의 비반전 입력 단자에 공급된다. 부하 개방 검출용 컴퍼레이터(113)의 출력은 후술하는 과방전 지연 회로(162)에 공급된다. The over-discharge return circuit 112 is constituted by a pull-down resistor R50 and a switch SW10 connected in series between the V- terminal and the VSS terminal. The voltage at the connection point B between one end of the switch SW10 and the V- terminal is supplied to the non-inverting input terminal of the load opening detection comparator 113. [ The output of the load opening detection comparator 113 is supplied to an overdischarge delay circuit 162 to be described later.

본 실시형태의 충방전 제어 IC(110)는 트랜지스터(M10), 트랜지스터(M20)를 온/오프시키는 신호를 출력한다. The charge / discharge control IC 110 of the present embodiment outputs a signal for turning on / off the transistor M10 and the transistor M20.

이하에 본 실시형태의 보호 회로(100)가 과방전을 검출했을 때의 동작을 설명한다. The operation when the protection circuit 100 of the present embodiment detects overdischarge will be described below.

본 실시형태의 보호 회로(100)는 P+ 단자와 P- 단자 사이에 부하가 접속되고, 2차전지(B10)의 전지전압이 과방전 검출 전압 이하가 되었을 때, 2차전지(B10)의 과방전을 검출한다. 과방전이 검출되면, 충방전 제어 IC(110)는 DCHG 단자로부터 트랜지스터(M10)를 오프시키는 제어 신호를 출력하여 방전을 정지시킨다. 또한 이 때 스위치(SW10)가 온 된다. The protection circuit 100 of the present embodiment is configured such that when a load is connected between the P + terminal and the P- terminal and the battery voltage of the secondary battery B10 becomes the overdischarge detection voltage or lower, . When over discharge is detected, the charge / discharge control IC 110 outputs a control signal to turn off the transistor M10 from the DCHG terminal to stop the discharge. At this time, the switch SW10 is turned on.

과방전이 검출되어 스위치(SW10)가 온 되면, V- 단자의 전위는 부하와 풀다운 저항(R50)에 의해 분압된 전위가 된다. 이 전위는 P+ 단자에 부하가 접속되어 있기 때문에, 접속점(A)의 전위보다도 높은 전위가 된다. When the over-discharge is detected and the switch SW10 is turned on, the potential of the V- terminal becomes a potential divided by the load and the pull-down resistor R50. This potential is higher than the potential of the connection point A because the load is connected to the P + terminal.

여기에서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 접속된 부하가 개방되면, V- 단자의 전위는 풀다운 저항(R50)에 의해 VSS 전위까지 내려지고, 과방전 검출 전압인 접속점(A)의 전압보다도 낮아진다. 그러면 부하 개방 검출용 컴퍼레이터(113)의 출력이 반전한다. 즉 본 실시형태의 V- 단자는 부하 개방 검출용 단자의 기능을 달성한다. When the load connected between the P + terminal and the P- terminal of the protection circuit 100 is opened, the potential of the V- terminal is lowered to the VSS potential by the pull-down resistor R50 and the connection point A ). ≪ / RTI > Then, the output of the comparator for load opening detection 113 is inverted. That is, the V- terminal of the present embodiment achieves the function of the terminal for detecting the load opening.

본 실시형태의 충방전 제어 IC(110)는, 부하 개방 검출용 컴퍼레이터(113)의 출력의 반전에 의해, 부하가 개방된 것을 검출하고, DCHG 단자로부터 트랜지스터(M10)를 온시키는 제어 신호를 출력한다. 이것에 의해 보호 회로(100)는 과방전 상태로 복귀한다. 또 스위치(SW10)는 과방전 상태로 복귀하면, 오프된다. The charging / discharging control IC 110 of the present embodiment detects that the load is opened by inverting the output of the comparator for load opening detection 113 and outputs a control signal for turning on the transistor M10 from the DCHG terminal Output. As a result, the protective circuit 100 returns to the over-discharge state. When the switch SW10 returns to the overdischarge state, it is turned off.

이와 같이 본 실시형태에서는, 보호 회로(100)에 부하의 접속에 의해 과방전이 검출된 경우에, 부하가 개방되면 보호 회로(100) 및 충방전 제어 IC(110)를 과방전 상태로 평상 상태로 복귀시킬 수 있다. As described above, in the present embodiment, when the overdischarge is detected by the connection of the load to the protection circuit 100, when the load is released, the protection circuit 100 and the charge / discharge control IC 110 are placed in a normal state Can be returned.

또한, 본 실시형태의 과방전 상태는 2차전지(B10)로부터의 방전이 정지하고 있는 상태를 나타내고, 통상 상태와는 2차전지(B10)의 방전 및 충전이 가능한 상태를 나타낸다. The overdischarged state of the present embodiment indicates a state in which the discharge from the secondary battery B10 is stopped and shows a state in which the secondary battery B10 can be discharged and charged with the normal state.

이하에 도 3을 참조하여 본 실시형태의 충방전 제어 IC(110)의 상세를 설명한다. 도 3은 본 실시형태의 충방전 제어 IC를 접속하는 도면이다. Details of the charge / discharge control IC 110 of the present embodiment will be described below with reference to Fig. 3 is a diagram for connecting the charge / discharge control IC of the present embodiment.

본 실시형태의 충방전 제어 IC(110)는, 도 2에서 설명한 각 회로에 더하여, 로직 회로(114), 과충전 검출 회로(120), 과방전 검출 회로(130), OR 회로(140, 150), 셀렉터(160), 과방전 지연 회로(161), 과방전 지연 회로(162), 과전류 보호 회로(163), 단락 검출 회로(164), 기준전압 생성 회로(165), 과전류 검출용 컴퍼레이터(171), 과전류 해제용 컴퍼레이터(172), 단락 검출용 컴퍼레이터(173), 과전류 복귀용 회로(174), 외부통신 제어 회로(180)를 갖는다. The charge / discharge control IC 110 of the present embodiment includes a logic circuit 114, an overcharge detection circuit 120, an over discharge detection circuit 130, OR circuits 140 and 150, A selector 160, an overdischarge delay circuit 161, an overdischarge delay circuit 162, an overcurrent protection circuit 163, a short circuit detection circuit 164, a reference voltage generation circuit 165, an overcurrent detection comparator 171, an overcurrent releasing comparator 172, a shortcircuit detecting comparator 173, an overcurrent return circuit 174, and an external communication control circuit 180.

과충전 검출 회로(120)는, 예를 들면, 2차전지(B10)가 보호 회로(100)에 복수 접속되는 경우를 고려하여, 과충전 검출 회로(121∼125)를 갖는다. 과충전 검출 회로(121∼125)에서는, 각 과충전 검출 회로에 접속된 2차전지의 전압이 소정 전압 이상이 된 것을 검출하여 출력한다. 과충전 검출 회로(121∼125)는 각각이 동일한 구성을 갖기 때문에, 이하에는 일례로서 과충전 검출 회로(121)에 대하여 설명하고, 과충전 검출 회로(122∼125)의 설명은 생략한다. The overcharge detection circuit 120 has overcharge detection circuits 121 to 125 in consideration of the case where a plurality of the secondary batteries B10 are connected to the protection circuit 100, for example. The overcharge detection circuits (121 to 125) detect that the voltage of the secondary battery connected to each overcharge detection circuit has become equal to or higher than a predetermined voltage, and outputs the detected voltage. Since each of the overcharge detection circuits 121 to 125 has the same configuration, the overcharge detection circuit 121 will be described below as an example, and the description of the overcharge detection circuits 122 to 125 will be omitted.

과충전 검출 회로(121)는 V5 단자, V4 단자, 전류원(126), 다이오드(127), 컴퍼레이터(128)를 갖는 구성으로 했다. 전류원(126)과 다이오드(127)는 V5 단자와 V4 단자 사이에 접속되어 있고, 소정의 전압을 생성한다. 컴퍼레이터(128)는 V5 단자-V4 단자 간의 전압을 분압한 전압과, 소정의 전압(과충전 검출 전압)을 비교하고, V5 단자-V4 단자 간의 분압이 소정의 전압 이상이 되었을 때 출력을 반전시킨다. V5 단자-V4 단자 간의 전압은 V5 단자-V4 단자 간에 접속되는 2차전지의 전지전압이다. The overcharge detection circuit 121 has a V5 terminal, a V4 terminal, a current source 126, a diode 127, and a comparator 128. The current source 126 and the diode 127 are connected between the V5 terminal and the V4 terminal to generate a predetermined voltage. The comparator 128 compares a voltage obtained by dividing the voltage between the terminals V5 and V4 and a predetermined voltage (overdischarge detection voltage), and inverts the output when the divided voltage between the terminals V5 and V4 becomes equal to or higher than a predetermined voltage . The voltage between the V5 terminal and the V4 terminal is the battery voltage of the secondary battery connected between the V5 terminal and the V4 terminal.

과충전 검출 회로(121∼125)의 출력은 OR 회로(140)에 공급되고, OR 회로(140)의 출력은 과충전 지연 회로(161)에 공급된다. 과충전 지연 회로(161)는 OR 회로(140)의 출력으로부터 과충전의 검출을 검지하면, 소정의 지연시간이 경과한 후에 과충전 검출의 신호를 로직 회로(114)에 출력한다. 로직 회로(114)는 이 신호를 받아 트랜지스터(M20)를 오프시키는 신호를 OV 단자로부터 출력한다. The outputs of the overcharge detection circuits 121 to 125 are supplied to the OR circuit 140 and the output of the OR circuit 140 is supplied to the overcharge delay circuit 161. When the overcharge delay circuit 161 detects the detection of overcharge from the output of the OR circuit 140, it outputs a signal of overcharge detection to the logic circuit 114 after a predetermined delay time elapses. The logic circuit 114 receives this signal and outputs a signal for turning off the transistor M20 from the OV terminal.

과방전 검출 회로(130)도, 과충전 검출 회로(120)와 마찬가지로, 과방전 검출용 컴퍼레이터(131∼135)를 갖는다. 과방전 검출용 컴퍼레이터(131∼135)는 각각이 동일한 구성이기 때문에, 과방전 검출용 컴퍼레이터(131)에 대하여 설명하고, 과방전 검출용 컴퍼레이터(132∼135)의 설명은 생략한다. The over-discharge detection circuit 130 also has over-discharge detection comparators 131 to 135 similarly to the over-charge detection circuit 120. Since the over-discharge detecting comparators 131 to 135 have the same configuration, the over-discharge detecting comparator 131 will be described, and the over-discharge detecting comparators 132 to 135 will not be described.

과방전 검출용 컴퍼레이터(131)는 V5 단자-V4 단자 간의 전압을 분압한 전압과 소정의 전압(과방전 검출 전압)을 비교하고, V5 단자-V4 단자 간의 전압을 분압이 소정의 전압 이하가 되었을 때, 출력을 반전시킨다. The overdischarge detecting comparator 131 compares the voltage obtained by dividing the voltage between the terminals V5 and V4 with a predetermined voltage (overdischarge detection voltage), and when the voltage between the terminals V5 and V4 is equal to or smaller than the predetermined voltage , The output is inverted.

과방전 검출 컴퍼레이터(131∼135)의 출력은 OR 회로(150)에 공급된다. OR 회로(150)의 출력은 과방전 지연 회로(162)에 공급된다. 과방전 지연 회로(162)는, OR 회로(150)의 출력으로부터 과방전의 검출을 검지하면, 소정의 지연시간이 경과한 후에 과방전 검출의 신호를 로직 회로(114)에 출력한다. 로직 회로(114)는 이 신호를 받아 트랜지스터(M10)를 오프시키는 신호를 DCHG 단자로부터 출력한다. 또한 로직 회로(114)는 이 신호를 받아 과방전 복귀용 회로(112)의 스위치(SW10)를 온시킨다. The outputs of the over-discharge detection comparators 131 to 135 are supplied to the OR circuit 150. The output of the OR circuit 150 is supplied to the overdischarge delay circuit 162. The overdischarge delay circuit 162 outputs an overdischarge detection signal to the logic circuit 114 after a predetermined delay time has elapsed when the overdischarge detection is detected from the output of the OR circuit 150. [ The logic circuit 114 receives this signal and outputs a signal for turning off the transistor M10 from the DCHG terminal. The logic circuit 114 receives this signal and turns on the switch SW10 of the over-discharge returning circuit 112. [

과전류 검출 컴퍼레이터(171)는 기준전압 생성 회로(165)에 있어서 생성되는 기준전압과 CS 단자의 전압을 비교하고, 과전류를 검출한다. 과전류가 검출되면, 과전류 검출용 컴퍼레이터(171)의 출력은 반전되고, 과전류 보호 회로(163)는 이 출력의 반전에 의해 과전류를 검출한다. 과전류 보호 회로(163)는, 과전류를 검출하면, 소정의 지연시간의 경과후에 과전류 검출을 로직 회로(114)에 출력한다. The overcurrent detecting comparator 171 compares the reference voltage generated in the reference voltage generating circuit 165 with the voltage of the CS terminal and detects an overcurrent. When the overcurrent is detected, the output of the overcurrent detecting comparator 171 is inverted, and the overcurrent protection circuit 163 detects the overcurrent by reversing this output. When the overcurrent is detected, the overcurrent protection circuit 163 outputs the overcurrent detection to the logic circuit 114 after a lapse of a predetermined delay time.

로직 회로(114)는 이 신호를 받아 트랜지스터(M10)를 오프시키는 신호를 DCHG 단자로부터 출력한다. 또 로직 회로(114)는 이 신호를 받아 과전류 복귀용 회로(174)의 스위치(SW20)를 온시킨다. The logic circuit 114 receives this signal and outputs a signal for turning off the transistor M10 from the DCHG terminal. The logic circuit 114 receives this signal and turns on the switch SW20 of the overcurrent return circuit 174.

본 실시형태의 과전류 복귀 회로(174)는 부하가 개방되면 과전류 상태를 해제하여 평상 상태로 복귀시키는 회로이다. 과전류 상태란 방전 전류가 소정값 이상이며 방전이 정지된 상태이다. 과전류 복귀 회로(174)는 풀다운 저항(R60)과 스위치(SW20)가 V- 단자와 VSS 단자 사이에서 직렬로 접속되어 있다. 또한 스위치(SW20)는 트랜지스터에 의해 구성되어도 된다. The overcurrent return circuit 174 of this embodiment is a circuit for releasing the overcurrent state and returning to the normal state when the load is released. The overcurrent state is a state in which the discharge current is higher than a predetermined value and the discharge is stopped. The overcurrent return circuit 174 has the pull-down resistor R60 and the switch SW20 connected in series between the V- terminal and the VSS terminal. The switch SW20 may be constituted by a transistor.

과전류 해제용 컴퍼레이터(172)는 V- 단자의 전압이 비반전 입력 단자에 공급되고, 기준전압 생성 회로(165)에서 생성된 기준전압이 반전 입력 단자에 공급된다. 또한 기준전압 생성 회로(165)는 VDD 단자-VSS 단자 간의 전압을 저항(R11, R12, R13, R14) 중 어느 하나에 의해 분압하여, 복수의 기준전압을 생성할 수 있다. The comparator 172 for releasing the overcurrent is supplied with the voltage at the V- terminal to the non-inverting input terminal, and the reference voltage generated at the reference voltage generating circuit 165 is supplied to the inverting input terminal. The reference voltage generating circuit 165 may divide the voltage between the VDD terminal and the VSS terminal by one of the resistors R11, R12, R13, and R14 to generate a plurality of reference voltages.

이하에 과전류가 검출된 경우와 과전류로부터 복귀하는 경우의 동작을 설명한다. 본 실시형태에 있어서 과전류가 검출되면, 로직 회로(114)가 스위치(SW20)를 온 으로 한다. 그러면 V- 단자의 전위는 부하와 풀다운 저항(R60)에 의해 분압된 전위가 된다. 이 전위는 과전류 해제용 컴퍼레이터(172)의 반전 입력 단자에 공급되는 기준전압보다도 높은 전위이다. The operation when the overcurrent is detected and the operation when the overcurrent is recovered will be described below. In the present embodiment, when an overcurrent is detected, the logic circuit 114 turns on the switch SW20. Then, the potential of the V- terminal is divided by the load and the pull-down resistor (R60). This potential is higher than the reference voltage supplied to the inverting input terminal of the overcurrent releasing comparator 172.

여기에서 부하가 개방되면, V- 단자의 전위는 풀다운 저항(R60)에 의해 VSS 전위까지 내려져, 과전류 해제용 컴퍼레이터(172)에 공급되는 기준전압보다도 낮아진다. 그러면 과전류 해제용 컴퍼레이터(172)의 출력이 반전된다. 과전류 보호 회로(163)는, 과전류 해제용 컴퍼레이터(172)의 출력의 반전에 의해, 부하가 개방된 것을 검출하고 로직 회로(114)를 통하여 DCHG 단자로부터 트랜지스터(M10)를 온시키는 제어 신호를 출력한다. 이것에 의해 보호 회로(100)는 과전류 상태로부터 복귀되어, 평상 상태로 되돌아간다. When the load is opened here, the potential of the V- terminal is lowered to the VSS potential by the pull-down resistor R60, and becomes lower than the reference voltage supplied to the overcurrent releasing comparator 172. Then, the output of the overcurrent releasing comparator 172 is inverted. The overcurrent protection circuit 163 detects the opening of the load by inverting the output of the overcurrent canceling comparator 172 and outputs a control signal for turning on the transistor M10 from the DCHG terminal through the logic circuit 114 Output. As a result, the protective circuit 100 returns from the overcurrent state and returns to the normal state.

단락 검출용 컴퍼레이터(173)는, CS 단자의 전압에 기초하여, P+ 단자-P- 단자 사이에 외부 쇼트가 발생했는지 아닌지를 검출한다. 외부 쇼트가 검출된 경우, 단락 검출용 컴퍼레이터(173)의 출력은 반전된다. 단락 검출 회로(164)는 이 출력의 반전에 의해 외부 쇼트를 검출하고, 로직 회로(114)에 트랜지스터(M20)를 오프시키는 신호를 출력시킨다. The short detection comparator 173 detects whether an external short has occurred between the P + terminal and the P- terminal based on the voltage of the CS terminal. When an external short is detected, the output of the short-circuit detecting comparator 173 is inverted. The short detection circuit 164 detects an external short by inverting this output, and outputs a signal to the logic circuit 114 to turn off the transistor M20.

셀렉터(160)는 과방전 검출 회로(130)에서 사용하는 과방전 검출용 컴퍼레이터를 선택하는 선택 신호를 출력한다. 도 3의 예에서는, 셀렉터(160)로부터의 선택 신호는 과방전 검출용 컴퍼레이터(133, 134, 135)에 공급되어 있다. 이 경우 VSS 단자-V1 단자 간, V1 단자-V2 단자 간, V2 단자-V3 단자 간에 2차전지가 접속되고, 과방전 검출용 컴퍼레이터(133, 134, 135)가 동작하도록 선택 신호가 공급되고 있어도 된다. The selector 160 outputs a selection signal for selecting the overdischarge detection comparator used in the overdischarge detection circuit 130. In the example of FIG. 3, the selection signal from the selector 160 is supplied to the over-discharge detecting comparators 133, 134, and 135. In this case, even if a secondary battery is connected between the VSS terminal and the V1 terminal, between the V1 terminal and the V2 terminal, and between the V2 terminal and the V3 terminal and the selection signal is supplied so that the overdischarge detecting comparators 133, 134 and 135 operate do.

도 3의 예 이외에도, VSS 단자-V1 단자 간, V1 단자-V2 단자 간, V2 단자-V3 단자 간, V3 단자-V4 단자 간, V4 단자-V5 단자 간의 각각에 2차전지가 접속된 경우, 셀렉터(160)는 과방전 검출용 컴퍼레이터(133, 134, 135) 각각에 선택 신호를 공급하고, 과방전 검출용 컴퍼레이터(131∼135)를 동작시켜도 된다. 3, when a secondary battery is connected between the VSS terminal and the V1 terminal, between the V1 terminal and the V2 terminal, between the V2 terminal and the V3 terminal, between the V3 terminal and the V4 terminal, and between the V4 terminal and the V5 terminal, The overdischarge detecting comparators 160 may supply the selection signals to the overdischarge detecting comparators 133, 134, and 135, respectively, and operate the overdischarge detecting comparators 131 to 135.

외부통신 제어 회로(180)는, 본 실시형태의 충방전 제어 IC(110)와 동일한 충방전 제어 IC가 복수 접속된 경우에, 다른 충방전 제어 IC와 통신을 행하기 위한 SOC 단자와 SDC 단자를 갖는다. When a plurality of the same charge / discharge control ICs as the charge / discharge control IC 110 of the present embodiment are connected, the external communication control circuit 180 sets the SOC terminal and the SDC terminal for communication with the other charge / .

여기에서, 도 3 및 도 4를 참조하여 본 실시형태의 충방전 제어 IC(110)에 의한 과방전 검출 및 과방전 상태로부터 평상 상태로의 복귀의 동작에 대하여 설명한다. 도 4는 본 실시형태의 충방전 제어 IC에 의한 과방전 검출 및 과방전 복귀의 동작을 설명하는 타이밍 차트이다. Here, the overdischarge detection by the charge / discharge control IC 110 of this embodiment and the return operation from the overdischarge state to the normal state will be described with reference to Figs. 3 and 4. Fig. 4 is a timing chart for explaining the operation of over discharge detection and over discharge recovery by the charge / discharge control IC of the present embodiment.

또한 이하의 설명에서는, V4 단자-V5 단자 간에 접속된 2차전지에 대하여, 과방전 검출용 컴퍼레이터(131)에 의해 과방전이 검출된 경우를 설명한다. In the following description, a case where overdischarge is detected by the overdischarge detecting comparator 131 for the secondary battery connected between the terminals V4 and V5 will be described.

도 4에서, 타이밍(T1)에서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 중부하가 접속되어, V4 단자-V5 단자 간에 접속된 2차전지의 전지전압(VCELL)이 과방전 검출 전압(VCELLS)보다 낮아지면, 과방전 검출용 컴퍼레이터(131)의 출력은 하이레벨(이하, H 레벨)로부터 로 레벨(이하, L 레벨)로 반전된다. 과방전 검출용 컴퍼레이터(131)의 출력은 OR 회로(150)를 통하여 과방전 지연 회로(162)에 공급된다. 과방전 지연 회로(162)는 과방전 검출용 컴퍼레이터(131)의 출력의 반전을 받아, CDC 단자에 접속되어 있는 도시하지 않은 컨덴서의 방전을 개시하고, 지연시간(tDV1)을 생성한다. 또한 지연시간(tDV1)은 CDC 단자의 전압이 과방전 지연 회로(162) 내의 도시하지 않은 기준전압의 1/2이 될 때까지의 시간이어도 된다. 4, when the battery voltage (VCELL) of the secondary battery connected between the terminals V4 and -V5 is severely overdischarged (detected) at the timing (T1), a heavy load is connected between the P + terminal and the P- The output of the overdischarge detecting comparator 131 is inverted from a high level (hereinafter referred to as H level) to a low level (hereinafter referred to as L level). The output of the overdischarge detecting comparator 131 is supplied to the overdischarge delay circuit 162 through the OR circuit 150. The overdischarge delay circuit 162 receives the inversion of the output of the overdischarge detecting comparator 131 and starts discharging a capacitor (not shown) connected to the CDC terminal to generate the delay time tDV1. The delay time tDV1 may be a time until the voltage at the CDC terminal becomes one half of the reference voltage (not shown) in the overdischarge delay circuit 162. [

과방전 지연 회로(162)는, 지연시간(tDV1)이 경과한 타이밍(T2)에 있어서, 로직 회로(114)에 과방전 검출의 신호를 출력한다. 로직 회로(114)는 이 신호를 받아 DCGH 단자의 출력을 H 레벨로부터 L 레벨로 하고, 트랜지스터(M10)를 오프시켜 방전을 정지시킨다. 그러면 전지전압(VCELL)은 흐르고 있던 전류와 2차전지(110B10)의 임피던스에 의한 전압 강하분의 전압이 상승한다. 전지전압(VCELL)이 과방전 복귀 전압인 VCELLD보다도 높게 된 경우, 과방전 검출용 컴퍼레이터(131)의 출력은 L 레벨로부터 H 레벨로 반전된다. The overdischarge delay circuit 162 outputs an overdischarge detection signal to the logic circuit 114 at the timing T2 when the delay time tDV1 has elapsed. The logic circuit 114 receives this signal, turns the output of the DCGH terminal from the H level to the L level, and turns off the transistor M10 to stop the discharge. Then, the voltage of the battery voltage VCELL rises and the voltage of the voltage drop due to the impedance of the secondary battery 110B10 rises. When the battery voltage VCELL becomes higher than the over-discharge return voltage VCELLD, the output of the over-discharge detecting comparator 131 is inverted from the L level to the H level.

또한 로직 회로(114)는 타이밍(T2)에 있어서 과방전 복귀용 회로(112)의 스위치(SW10)를 온시킨다. 스위치(SW10)가 온 되면, V- 단자의 전위는 부하와 풀다운 저항(R50)에 의해 분압된 전위가 된다. 이 전위는 접속점(A)의 전위(VVM2)보다도 높은 전위가 된다. 따라서 부하 개방 검출용 컴퍼레이터(113)의 출력은 타이밍(T2)에서 L 레벨로부터 H 레벨로 반전된다. The logic circuit 114 also turns on the switch SW10 of the over-discharge return circuit 112 at the timing T2. When the switch SW10 is turned on, the potential of the V- terminal becomes a potential divided by the load and the pull-down resistor R50. This potential is higher than the potential VVM2 of the connection point A. Therefore, the output of the comparator for load opening detection 113 is inverted from the L level to the H level at the timing T2.

다음에 타이밍(T3)에서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 접속된 중부하가 개방되면, V- 단자의 전위는 과방전 복귀용 회로(112)의 풀다운 저항(R50)에 의해 VSS 전위까지 내려지고, 접속점(A)의 전위(VVM2)보다도 낮아진다. 따라서 부하 개방 검출용 컴퍼레이터(113)의 출력은 타이밍(T3)에 있어서 H 레벨로부터 L 레벨로 반전된다. Next, when the heavy load connected between the P + terminal and the P- terminal of the protection circuit 100 is opened at the timing T3, the potential of the V- terminal is lowered to the pull-down resistance R50 of the overdischarge recovery circuit 112 And is lower than the potential VVM2 of the connection point A. In this case, Therefore, the output of the comparator for load opening detection 113 is inverted from the H level to the L level at the timing T3.

부하 개방 검출용 컴퍼레이터(113)의 출력은 과방전 지연 회로(162)에 공급되고 있다. 과방전 지연 회로(162)는 타이밍(T3)에 있어서 과방전 검출용 컴퍼레이터(113)의 출력이 반전되면, 지연시간(tDV2)을 생성한다. 또한 지연시간(tDV2)은, 예를 들면, CDC 단자의 전압이 CDC 단자에 접속된 컨덴서를 충전하고 도시하지 않은 기준전압의 1/2이 될 때까지의 시간이다. The output of the comparator for load opening detection 113 is supplied to the overdischarge delay circuit 162. The overdischarge delay circuit 162 generates the delay time tDV2 when the output of the overdischarge detecting comparator 113 is inverted at the timing T3. The delay time tDV2 is, for example, the time until the voltage at the CDC terminal is charged to the capacitor connected to the CDC terminal and becomes half of the reference voltage (not shown).

타이밍(T4)에서 지연시간(tDV2)이 경과하면, 과방전 지연 회로(162)는 로직 회로(114)에 평상 상태로의 복귀 통지하는 신호를 출력한다. 로직 회로(114)는 이 신호를 받아 DCGH 단자의 출력을 L 레벨로부터 H 레벨로 하고, 트랜지스터(M10)를 온시켜서 방전을 재개시켜, 평상 상태로 복귀한다. When the delay time tDV2 elapses at the timing T4, the overdischarge delay circuit 162 outputs a signal to the logic circuit 114 to return to the normal state. The logic circuit 114 receives this signal, turns the output of the DCGH terminal from the L level to the H level, turns on the transistor M10, resumes the discharge, and returns to the normal state.

이와 같이 본 실시형태에서는, 보호 회로(100)로부터 부하가 개방되었을 때, 2차전지의 전지전압이 전압(VCELLD) 이상인 경우에, P+ 단자와 P- 단자 사이에 충전기를 접속하지 않아도, 과방전 상태로부터 평상 상태로 복귀한다. As described above, in the present embodiment, when the battery voltage of the secondary battery is equal to or higher than the voltage VCELLD when the load is opened from the protection circuit 100, even if the charger is not connected between the P + terminal and the P- terminal, State to the normal state.

다음에 보호 회로(100)로부터 부하가 개방되었을 때에 2차전지의 전지전압이 전압(VCELLD) 이하이었을 경우를 설명한다. Next, a case where the battery voltage of the secondary battery is equal to or lower than the voltage VCELLD when the load is released from the protection circuit 100 will be described.

도 4의 타이밍(T5)에서는, 보호 회로(100)로부터 부하가 개방된 경우에도, V4 단자-V5 단자 사이에 접속된 2차전지의 전지전압(VCELL)이 전압(VCELLD)보다 낮다. 이 때문에 과방전 검출용 컴퍼레이터(131)의 출력은 L 레벨을 유지하고 있다. 4, the battery voltage VCELL of the secondary battery connected between the V4 terminal and the V5 terminal is lower than the voltage VCELLD even when the load is released from the protection circuit 100. In this case, Therefore, the output of the over-discharge detecting comparator 131 maintains the L level.

여기에서 타이밍(T6)에 있어서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 충전기가 접속되고, 타이밍(T7)에서 전지전압(VCELL)이 전압(VCELLD)을 초과하면, 과방전 검출용 컴퍼레이터(131)의 출력이 반전되고, 과방전 지연 회로(162)가 과방전으로부터 복귀하기 위한 지연시간(tDV2)을 생성한다. When the charger is connected between the P + terminal and the P- terminal of the protection circuit 100 at the timing T6 and the battery voltage VCELL exceeds the voltage VCELLD at the timing T7, The output of the comparator 131 is inverted and the overdischarge delay circuit 162 generates the delay time tDV2 for returning from overdischarge.

즉 본 실시형태의 과방전 지연 회로(162)는, 부하가 개방되었을 때, 2차전지의 전지전압이 과방전 복귀 전압 이상인 경우에는, 부하 개방 검출용 컴퍼레이터의 출력의 반전에 의해 지연시간의 생성을 개시한다. 과방전 지연 회로(162)는, 2차전지의 전지전압이 과방전 복귀 전압보다 낮은 경우에는, 과방전 검출용 컴퍼레이터의 출력의 반전에 의해 지연시간의 생성을 개시한다. That is, in the overdischarge delay circuit 162 of the present embodiment, when the battery voltage of the secondary battery is equal to or higher than the overdischarge return voltage when the load is opened, And starts generation. When the battery voltage of the secondary battery is lower than the over-discharge return voltage, the over-discharge delay circuit 162 starts generation of the delay time by inverting the output of the over-discharge detection comparator.

또한 본 실시형태의 충방전 제어 IC(110)에서는, 과방전 복귀용 회로(112)의 풀다운 저항(R50)의 저항값은 과전류 복귀용 회로(174)의 풀다운 저항(R60)의 저항값보다도 큰 것이 바람직하다. In the charge / discharge control IC 110 of the present embodiment, the resistance value of the pull-down resistor R50 of the over-discharge return circuit 112 is larger than the resistance value of the pull-down resistor R60 of the overcurrent return circuit 174 .

과방전 복귀용 회로(112)에서는, 풀다운 저항(R60)의 저항값이 클수록, 스위치(SW10)가 온일 때에 충방전 제어 IC(110) 내에서 V- 단자-VSS 단자 사이를 흐르는 전류를 작게 할 수 있다. 충방전 제어 IC(110) 내에 흐르는 전류를 작게 할 수 있으면, 과방전 검출로부터 과방전 복귀할 때까지의 사이의 전지전압의 소모를 저감할 수 있다. 따라서 본 실시형태에 의하면, 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용할 수 있다. In the over-discharge returning circuit 112, the larger the resistance value of the pull-down resistor R60 is, the smaller the current flowing between the V- terminal and the VSS terminal in the charging / discharging control IC 110 when the switch SW10 is on . If the current flowing in the charging / discharging control IC 110 can be reduced, the consumption of the battery voltage between the overdischarge detection and the overdischarge recovery can be reduced. Therefore, according to the present embodiment, even when the discharge current is large, the battery capacity can be efficiently used.

본 실시형태에서는, 예를 들면, 풀다운 저항(R50)의 저항값을 5MΩ으로 한 경우, 풀다운 저항(R60)의 저항값은 수 10KΩ 정도이어도 된다. In the present embodiment, for example, when the resistance value of the pull-down resistor R50 is 5 M ?, the resistance value of the pull-down resistor R60 may be several tens K ?.

이상, 각 실시형태에 기초하여 본 발명의 설명을 행해왔지만, 상기 실시형태에 나타낸 요건에 본 발명이 한정되는 것은 아니다. 이것들의 점에 관해서는, 본 발명의 주지를 손상시키지 않는 범위에서 변경할 수 있고, 그 응용형태에 따라 적절하게 정할 수 있다. The present invention has been described based on the embodiments. However, the present invention is not limited to the requirements described in the above embodiments. These points can be changed within a range not impairing the gist of the present invention, and can be appropriately determined according to the application form.

100 보호 회로 110 충방전 제어 IC
111 분압 회로 112 과방전 복귀용 회로
113 부하 개방 검출용 컴퍼레이터100 protection circuit 110 charge / discharge control IC
111 Volatilization circuit 112 Overdischarge circuit
113 Comparator for load opening detection

Claims (7)

방전 제어용 스위치 및 충전 제어용 스위치의 온/오프를 제어하여 2차전지의 보호를 행하는 반도체 집적 회로로서,
상기 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와,
상기 2차전지에 접속되는 부하 및/또는 충전기의 부극측에 저항을 통하여 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와,
상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부와,
상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부를 갖는 것을 특징으로 하는 반도체 집적 회로.A semiconductor integrated circuit for protecting a secondary battery by controlling ON / OFF of a discharge control switch and a charge control switch,
An overdischarge detecting unit for detecting overdischarge based on the battery voltage of the secondary battery;
A load opening detection circuit for detecting whether or not the load connected to the secondary battery is opened based on a voltage of a load connected to the secondary battery and / A detection unit,
An over-discharge returning unit for returning the over-discharge state to a normal state,
And a control unit for outputting a control signal for returning the over-discharge state to the normal state to the over-discharge returning unit when the opening of the load is detected in the over-discharge state. 제 1 항에 있어서,
상기 2차전지의 전지전압을 분압하는 분압 전압을 갖고,
상기 부하 개방 검출부는 상기 부하 개방 검출용 단자의 전압과, 상기 분압 회로에 의해 분압된 상기 전지전압을 비교하는 컴퍼레이터인 것을 특징으로 하는 반도체 집적 회로.The method according to claim 1,
A secondary battery having a divided voltage for dividing the battery voltage,
Wherein the load opening detection unit is a comparator that compares the voltage of the load opening detection terminal with the battery voltage divided by the voltage divider circuit. 제 2 항에 있어서,
상기 2차전지의 정극과 접속되는 제 1 단자와, 상기 2차전지의 부극과 접속되는 제 2 단자를 갖고,
상기 과방전 복귀부는,
상기 부하 개방 검출용 단자와, 상기 제 2 단자 사이에 접속되어 있는 것을 특징으로 하는 반도체 집적 회로.3. The method of claim 2,
A first terminal connected to the positive electrode of the secondary battery, and a second terminal connected to the negative electrode of the secondary battery,
The over-
And the second terminal is connected between the load release detection terminal and the second terminal. 제 3 항에 있어서,
상기 과방전 복귀부는,
스위치와 풀다운 저항을 갖고,
상기 스위치의 일단이 상기 부하 개방 검출용 단자에 접속되고, 타단이 상기 풀다운 저항의 일단에 접속되고,
상기 풀다운 저항의 타단이 상기 제 2 단자에 접속된 것을 특징으로 하는 반도체 집적 회로.The method of claim 3,
The over-
With a switch and a pull-down resistor,
One end of the switch is connected to the load opening detection terminal and the other end is connected to one end of the pull-
And the other end of the pull-down resistor is connected to the second terminal. 제 4 항에 있어서,
상기 제어부는,
상기 과방전 검출부에 의해 과방전이 검출되고나서 소정의 지연시간이 경과하여 과방전 상태가 되었을 때, 상기 과방전 복귀부의 상기 스위치를 온시키고,
상기 부하 개방 검출부에 의해 상기 부하의 개방이 검출되고나서 소정의 시간이 경과하여 과방전 상태로 복귀했을 때 상기 스위치를 오프시키는 것을 특징으로 하는 반도체 집적 회로.5. The method of claim 4,
Wherein,
And when the overdischarge detection unit has detected overdischarge and a predetermined delay time has elapsed and the overdischarge state has been reached, the switch of the overdischarge return unit is turned on,
And turns off the switch when a predetermined time has elapsed after the load opening detection unit detects the opening of the load and returns to the overdischarge state. 2차전지의 보호를 행하는 보호 회로로서,
상기 2차전지와 부하 및/또는 충전기가 접속되는 정극측 단자 및 부극측 단자와,
방전 제어용 스위치 및 충전 제어용 스위치와,
방전 제어용 스위치 및 충전 제어용 스위치의 온/오프의 제어를 행하는 반도체 집적 회로를 갖고,
상기 반도체 집적 회로는,
상기 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와,
저항을 통하여 상기 부극측 단자에 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와,
상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부와,
상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부를 갖는 것을 특징으로 하는 보호 회로.As a protection circuit for protecting the secondary battery,
A positive electrode side terminal and a negative electrode side terminal to which the secondary battery, the load and / or the charger are connected,
A discharge control switch, a charge control switch,
And a semiconductor integrated circuit for controlling on / off of the discharge control switch and the charge control switch,
The semiconductor integrated circuit includes:
An overdischarge detecting unit for detecting overdischarge based on the battery voltage of the secondary battery;
A load open detection portion for detecting whether or not the load connected to the secondary battery is opened based on a voltage of a load open detection terminal connected to the negative electrode side terminal through a resistor,
An over-discharge returning unit for returning the over-discharge state to a normal state,
And a control unit for outputting a control signal for returning the over-discharge state to the normal state to the over-discharge returning unit when the opening of the load is detected in the over-discharge state. 2차전지와,
상기 2차전지와 부하 및/또는 충전기가 접속되는 정극측 단자 및 부극측 단자와,
방전 제어용 스위치 및 충전 제어용 스위치와,
방전 제어용 스위치 및 충전 제어용 스위치의 온/오프를 제어하여 2차전지의 보호를 행하는 반도체 집적 회로를 갖는 전지팩으로서,
상기 반도체 집적 회로는,
상기 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와,
저항을 통하여 상기 부극측 단자에 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와,
상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부와,
상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부를 갖는 것을 특징으로 하는 전지팩.A secondary battery,
A positive electrode side terminal and a negative electrode side terminal to which the secondary battery, the load and / or the charger are connected,
A discharge control switch, a charge control switch,
A battery pack having a semiconductor integrated circuit for protecting a secondary battery by controlling ON / OFF of a discharge control switch and a charge control switch,
The semiconductor integrated circuit includes:
An overdischarge detecting unit for detecting overdischarge based on the battery voltage of the secondary battery;
A load open detection portion for detecting whether or not the load connected to the secondary battery is opened based on a voltage of a load open detection terminal connected to the negative electrode side terminal through a resistor;
An over-discharge returning unit for returning the over-discharge state to a normal state,
And a control unit for outputting to the over-discharge returning unit a control signal for returning the over-discharge state to the normal state when the opening of the load is detected in the over-discharge state.
KR1020120132407A 2012-11-21 2012-11-21 Semiconductor integrated circuit, protection circuit and battery pack KR101892964B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120132407A KR101892964B1 (en) 2012-11-21 2012-11-21 Semiconductor integrated circuit, protection circuit and battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120132407A KR101892964B1 (en) 2012-11-21 2012-11-21 Semiconductor integrated circuit, protection circuit and battery pack

Publications (2)

Publication Number Publication Date
KR20140065179A true KR20140065179A (en) 2014-05-29
KR101892964B1 KR101892964B1 (en) 2018-08-29

Family

ID=50892163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132407A KR101892964B1 (en) 2012-11-21 2012-11-21 Semiconductor integrated circuit, protection circuit and battery pack

Country Status (1)

Country Link
KR (1) KR101892964B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132245A1 (en) * 2017-12-28 2019-07-04 삼성에스디아이 주식회사 Battery management system and battery pack including same
CN113899954A (en) * 2021-08-31 2022-01-07 博科能源***(深圳)有限公司 Load detection method and battery management system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002034163A (en) 2000-05-12 2002-01-31 Seiko Instruments Inc Charging and discharging control circuit and charged power supply device
JP2010124640A (en) 2008-11-21 2010-06-03 Sony Corp Integrated circuit and battery pack using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002034163A (en) 2000-05-12 2002-01-31 Seiko Instruments Inc Charging and discharging control circuit and charged power supply device
JP2010124640A (en) 2008-11-21 2010-06-03 Sony Corp Integrated circuit and battery pack using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132245A1 (en) * 2017-12-28 2019-07-04 삼성에스디아이 주식회사 Battery management system and battery pack including same
KR20190080604A (en) * 2017-12-28 2019-07-08 삼성에스디아이 주식회사 Battery management sytem and battery pack incuding the same
CN113899954A (en) * 2021-08-31 2022-01-07 博科能源***(深圳)有限公司 Load detection method and battery management system
CN113899954B (en) * 2021-08-31 2024-04-09 博科能源***(深圳)有限公司 Load detection method and battery management system

Also Published As

Publication number Publication date
KR101892964B1 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
JP5803446B2 (en) Semiconductor integrated circuit, protection circuit and battery pack
JP4392103B2 (en) Charge / discharge control circuit and rechargeable power supply
US7847519B2 (en) Smart battery protector with impedance compensation
KR102052590B1 (en) Battery management system and driving method thereof
JP6028625B2 (en) Charge / discharge control circuit and charge / discharge control method
US8674661B2 (en) Voltage switching circuit, secondary battery protection circuit, and battery pack
US5554919A (en) Charge/discharge circuit having a simple circuit for protecting a secondary cell from overcharging and overdischarging
KR101404378B1 (en) Protective semiconductor apparatus for an assembled battery, a battery pack including the protective semiconductor apparatus, and an electronic device
US10622819B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
US8581556B2 (en) Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal
JP6370137B2 (en) Charge / discharge control circuit and battery device
GB2543949A (en) Charge/discharge switch control circuits for batteries
US8896270B2 (en) Semiconductor integrated circuit, protection circuit, and battery pack
US8665572B2 (en) Battery charge/discharge protection circuit
JP2002238173A (en) Charging/discharging control circuit and chargeable power supply
TW201616758A (en) Undervoltage protecting load latch circuit applied to variety of lithium battery protection solutions
CN112531825A (en) Battery protection circuit and battery charge-discharge circuit
CN102013531A (en) Method of charging battery pack and battery pack
JP5437770B2 (en) Battery state monitoring circuit and battery device
JP2016208733A (en) Battery protection system, battery protection device and battery protection method
KR101892964B1 (en) Semiconductor integrated circuit, protection circuit and battery pack
JPH08308115A (en) Charge/discharge control circuit
JP2010068618A (en) Protection semiconductor apparatus, battery pack, and charging device
JP6947999B1 (en) Secondary battery protection circuit, battery pack, battery system and secondary battery protection method
JP2004039333A (en) Abnormality detector for battery pack

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant