KR20140059522A - 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지 - Google Patents
질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지 Download PDFInfo
- Publication number
- KR20140059522A KR20140059522A KR1020120126068A KR20120126068A KR20140059522A KR 20140059522 A KR20140059522 A KR 20140059522A KR 1020120126068 A KR1020120126068 A KR 1020120126068A KR 20120126068 A KR20120126068 A KR 20120126068A KR 20140059522 A KR20140059522 A KR 20140059522A
- Authority
- KR
- South Korea
- Prior art keywords
- gallium nitride
- light emitting
- roughness
- nitride substrate
- layer
- Prior art date
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 132
- 239000000758 substrate Substances 0.000 title claims description 170
- 229910002601 GaN Inorganic materials 0.000 title claims description 125
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 230000005496 eutectics Effects 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 175
- 239000000463 material Substances 0.000 description 20
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- YXJYBPXSEKMEEJ-UHFFFAOYSA-N phosphoric acid;sulfuric acid Chemical compound OP(O)(O)=O.OS(O)(=O)=O YXJYBPXSEKMEEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지가 개시된다. 이 발광소자는, 하부면 및 상부면을 갖는 질화갈륨 기판; 상기 질화갈륨 기판 상부면 측에 위치하고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체; 및 상기 질화갈륨 기판 하부면 측에 위치하는 금속층을 포함하되, 상기 질화갈륨 기판은 하부면에 형성된 러프니스를 포함하고, 상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는다. 한편 발광 다이오드 패키지는 상기 발광소자 및 베이스 기판을 포함하며, 발광소자와 베이스 기판은 공정 본딩된다. 이러한 발광소자 및 발광 다이오드 패키지는 광도 및 열 방출 효율이 개선되어 신뢰성이 개선되는 효과를 제공한다.
Description
본 발명은 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지에 관한 것으로, 특히 열방출 효율이 향상된 발광소자 및 이를 포함하는 발광 다이오드 패키지에 관한 것이다.
발광소자는 P형 반도체와 N형 반도체의 접합에 전압을 가하면 N영역의 전자와 P영역의 정공이 재결합할 때 방출되는 에너지가 광으로 방출되는 원리를 이용한 반도체 광 소자이다. 특히, 질화갈륨(GaN)과 같은 Ⅲ-Ⅴ계열의 반도체를 이용한 발광소자는 직접 천이형 에너지 밴드 구조를 갖고 있어서 내부 양자효율이 높은 장점이 있으므로, 질화갈륨 반도체는 최근 발광소자의 재료로 각광 받고 있다.
상기 질화갈륨 반도체층 성장 기판으로는 주로 사파이어 기판, SiC 기판, ZnO 기판 등의 이종기판이 사용되고 있다. 특히, 사파이어 기판은 질화갈륨과 유사한 육방 정계의 구조를 갖고, 가격이 상대적으로 저렴하며, 열적 안정성이 높아 질화갈륨 반도체층 성장 기판으로 주로 이용되고 있다.
그러나, 사파이어 기판은 질화갈륨 반도체층과의 격자 상수의 차이 및 열팽장 계수의 차이가 매우 커서, 이러한 사파이어 기판 상에 성장된 질화갈륨 반도체층에는 전위(dislocation)와 같은 내부 결함이 고밀도로 생성된다. 질화갈륨 반도체층 내의 결함으로 인하여, 발광소자의 발광 효율이 저하되고, 신뢰성이 떨어진다. 또한, 최근에 고출력 발광소자 및 발광 다이오드 패키지의 수요가 높아지면서, 고 전류밀도에서 동작하는 발광 소자에 대한 요구가 있다. 그러나 이종기판에서 성장되어 제조된 발광소자는 내부 결함에 기인하여 고 전류밀도에서 누설전류가 커지는 문제가 있어, 전류 밀도를 증가시키는데 한계가 있다.
이종기판에서 성장된 발광소자의 위와 같은 문제점을 해결하고자, 최근 동종기판에 질화갈륨 반도체층을 성장하여 발광소자를 제조하는 기술이 개발되고 있다. 동종기판을 성장 기판으로 사용한 발광소자는 결함밀도가 매우 낮아, 효율 및 신뢰성이 우수한 장점이 있다.
도 1은 동종기판을 성장기판으로 사용한 발광소자가 탑재된 종래의 발광 다이오드 패키지를 나타낸다. 상기 발광 다이오드 패키지는 질화갈륨계 발광 구조체(111) 및 질화갈륨 기판(113)을 포함하는 발광소자(110), 베이스 기판(100) 및 발광소자(110)를 베이스 기판(100)에 본딩하기 위한 본딩물질(120)을 포함한다. 여기서, 질화갈륨 기판(113)은 거친 하부면(113a)을 갖는데, 이러한 거친 하부면(113a)은 질화갈륨 기판(113)의 제조 공정에 기인한 것이다. 질화갈륨 기판(113) 하부면(113a)이 매우 거칠기 때문에, 종래에는 발광소자(110)를 베이스 기판(100)에 실장하기 위하여, 상기 거친 하부면(113a)의 요부를 채울 수 있는 은(Ag) 페이스트 또는 실리콘 페이스트를 본딩물질(120)로 이용하였다.
그러나 은 페이스트를 본딩물질(120)로 이용한 발광 다이오드 패키지의 경우 은 페이스트에 의한 광 흡수에 의해 패키지의 광도가 저하되며, 실리콘 페이스트를 본딩물질(120)로 이용한 발광 다이오드 패키지의 경우 열 방출 효율이 저하되어 제품 특성이 저하된다. 따라서, 고출력의 발광 다이오드 패키지를 제조할 경우 종래의 본딩물질로는 양호한 광도 또는 열방출 효율을 얻기 어렵다.
한편, 발광 소자의 열 방출 효율을 높이기 위해 공정 본딩(Eutectic bonding)을 이용하는 것을 고려할 수 있다. 그러나 거친 하부면(113a)을 갖는 질화갈륨 기판(113)은, 공정 본딩을 이용하여 베이스 기판(100)에 본딩하기 어려운 단점이있다. 뿐만 아니라, 종래의 질화갈륨 기판(113)이 거친 하부면(113a)은 전체적으로 거칠게 형성되지 않고 곳곳에 평탄한 부분을 포함하고 있어, 내부 전반사가 발생되고, 이에 따라 발광소자의 광도가 저하하는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 광도 저하를 방지함과 아울러 열 방출 효율을 개선할 수 있는 질화갈륨 기판을 포함하는 발광소자 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 질화갈륨 기판을 포함하는 발광소자에서 생성된 열의 방출 효율을 개선할 수 있는 발광 다이오드 패키지 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 질화갈륨 기판 하부면 측에 금속층을 용이하게 형성하는 방법을 제공하여 열 방출 효율이 개선된 발광소자 및 발광 다이오드 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광소자는, 하부면 및 상부면을 갖는 질화갈륨 기판, 상기 질화갈륨 기판 상부면 측에 위치하고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체, 및 상기 질화갈륨 기판 하부면 측에 위치하는 금속층을 포함하되, 상기 질화갈륨 기판은 하부면에 형성된 러프니스를 포함하고, 상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는다.
상기 발광소자는 평탄한 하면을 갖는 금속층을 포함함으로써, 발광소자의 열 방출 효율이 개선되고, 패키지 제조 시 실장을 용이하게 할 수 있는 장점을 제공한다.
이때, 상기 금속층은 Au를 포함할 수 있다.
상기 금속층은 상기 러프니스의 요부를 채울 수 있다. 이와 같이 금속층이 러프니스의 요부를 채워 금속층의 하면을 더욱 평탄하게 할 수 있다.
또한, 상기 러프니스는 메인 러프니스와 서브 러프니스를 포함할 수 있고, 상기 서브 러프니스는 상기 메인 러프니스의 표면을 따라 형성될 수 있다. 이때, 서브 러프니스의 스케일은 메일 러프니스의 스케일에 비해 작을 수 있다.
나아가, 상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내로 형성될 수 있고, 이에 따라 러프니스를 덮는 금속층의 형성을 용이하게 할 수 있다.
한편, 상기 발광소자는, 상기 질화갈륨 기판과 상기 금속층 사이에 위치하는 반사층을 더 포함하여, 발광소자의 측면 및 상면으로 향하는 광을 증가시킬 수 있다.
이때, 상기 반사층은 DBR(Distributed Bragg Reflector) 및 Ag 중 적어도 하나를 포함하는 것일 수 있다.
본 발명의 또 다른 일 실시예에 따른 발광 다이오드 패키지는, 베이스 기판, 상기 베이스 기판 상에 위치하는 발광소자, 상기 베이스 기판 및 상기 발광 소자 사이에 위치하는 본딩층을 포함하고, 상기 발광소자는 상술한 본 발명의 발광소자들 중 어느 한 발광소자이다.
상기 본딩층은 공정(Eutectic) 구조를 포함할 수 있고, 나아가 상기 본딩층은 Au 및 Sn을 포함하고, 상기 Au 및 Sn은 공정 구조를 형성할 수 있다.
이와 같이 발광소자가 베이스 기판에 공정 본딩되어 형성된 발광 다이오드 패키지는 우수한 열 방출 효과를 제공할 수 있다.
본 발명의 또 다른 일 실시예에 따른 발광소자 제조 방법은, 상부면 및 하부면을 갖고, 상기 하부면 표면에 거칠기를 포함하는 질화갈륨 기판을 준비하고, 상기 질화갈륨 기판 상부면 측에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하고, 상기 질화갈륨 기판 하부면을 덮는 금속층을 형성하는 것을 포함한다. 이때, 상기 금속층은 상기 질화갈륨 기판의 하부면 보다 평탄한 하면을 포함할 수 있다.
또한, 상기 발광소자 제조 방법은, 상기 금속층을 형성하기 전에, 상기 질화갈륨 기판 하부면 표면의 거칠기보다 작은 표면 거칠기를 갖도록 상기 질화갈륨 기판 하부면을 표면 처리하여 러프니스를 형성하는 것을 더 포함할 수 있다.
이에 따라 본 발명의 발광소자 제조 시, 금속층을 질화갈륨 기판 하부면 측에 형성하는 것이 용이해질 수 있다.
나아가, 상기 금속층은 표면 처리 후의 상기 질화갈륨 기판의 하부면 보다 더 평탄한 하면을 포함할 수 있다.
또한, 상기 발광소자 제조 방법에 있어서, 상기 러프니스를 형성하는 것은, 상기 질화갈륨 기판 하부면 표면을 래핑하고, 상기 질화갈륨 기판 하부면 표면 상에 메인 러프니스를 형성하고, 상기 질화갈륨 기판 하부면을 습식 식각하여 상기 메인 러프니스 표면을 따라 형성되는 서브 러프니스를 형성하는 것을 포함할 수 있다.
이와 같이, 질화갈륨 기판 하부면 표면을 표면처리함으로써, 광도 저하없이 용이하게 금속층을 형성하여 발광소자의 열 방출 효율을 개선시킬 수 있다.
상기 러프니스를 형성하는 것에 있어서, 상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내로 형성할 수 있다.
또한, 상기 발광소자 제조 방법은, 상기 금속층을 형성하기 전에, 상기 질화갈륨 기판 하부면을 덮는 반사층을 형성하는 것을 더 포함할 수 있다.
또한, 상기 발광소자 제조 방법, 상기 금속층을 형성하기 전에, 상기 질화갈륨 기판 하부면 측에 시드층을 형성하는 것을 더 포함할 수 있고, 나아가 상기 시드층은 전자선 증착으로 형성될 수 있다.
상기 시드층으로부터 상기 금속층을 형성할 수 있으며, 상기 금속층은 도금으로 형성할 수 있다.
본 발명의 또 다른 일 실시예에 따른 발광 다이오드 패키지 제조 방법은, 발광소자를 형성하고, 상기 발광소자를 베이스 기판 상에 본딩하는 것을 포함하되, 상기 발광소자는 상술한 발광소자의 제조 방법들 중 어느 한 제조 방법에 의해 형성된 것이다.
상기 발광 다이오드 패키지의 제조 방법에 있어서, 상기 발광소자는 상기 베이스 기판 상에 공정 본딩(Eutectic Bonding)될 수 있다.
이때 상기 공정 본딩하는 것은, AuSn을 상기 베이스 기판 상에 형성하고, 상기 AuSn을 공정 온도(Eutectic Temperature) 이상으로 가열하고, 상기 AuSn을 다시 공정 온도 이하의 온도로 냉각하는 것을 포함할 수 있다.
본 발명에 따르면, 발광소자가 러프니스를 갖는 질화갈륨 기판 및 금속층을 포함함으로써, 발광소자의 광도 및 열 방출 효율이 개선될 수 있다. 또한, 상기의 발광소자는 베이스 기판 상에 공정 본딩될 수 있으므로, 발광 다이오드 패키지의 광도를 유지하면서도 열 방출 효율이 크게 개선될 수 있다.
또한, 질화갈륨 기판 하부면 측에 금속층을 용이하게 형성하는 방법을 제공하여, 광도 저하가 없고 열 방출 효율이 개선된 발광소자를 제조하는 방법을 제공할 수 있다. 뿐만 아니라, 공정 본딩을 통해 발광소자를 베이스 기판에 본딩하는 방법을 제공함으로써, 열 방출 효율이 개선된 발광 다이오드 패키지의 제조 방법을 제공할 수 있다.
도 1은 종래의 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도이다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 단면도이며, 특히 도 3b 및 도 5b는 질화갈륨 기판 하부면을 도식적으로 보여주기 위한 SEM(Scanning Electron Microscope) 사진들이다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도이다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 단면도이며, 특히 도 3b 및 도 5b는 질화갈륨 기판 하부면을 도식적으로 보여주기 위한 SEM(Scanning Electron Microscope) 사진들이다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도이다.
도 2를 참조하면, 발광소자는 질화갈륨 기판(10), 금속층(43), 제1 도전형 반도체층(21)과 활성층(23) 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체(20)를 포함한다. 나아가 상기 발광소자는, 질화갈륨 기판(10)과 금속층(43) 사이에 위치하는 반사층(41)을 더 포함할 수 있고, 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25) 상에 각각 위치하는 제1 전극(33) 및 제2 전극(31)을 더 포함할 수 있다.
질화갈륨 기판(10)은 c면 질화갈륨 기판과 같은 극성 질화갈륨 기판일 수 있고, 또한, m면 또는 a면 질화갈륨 기판과 같은 비극성 질화갈륨 기판일 수 있다. 나아가 질화갈륨 기판(10)은 반극성(semi-polar) 질화갈륨 기판일 수 있다. 또한, 질화갈륨 기판(10)은 성장될 에피층들의 성장을 돕기위한 경사각을 가질 수 있다. 이와 같은 질화갈륨 기판(10)은, 예를 들어 HVPE(Hydride Vapor Phase Epitaxy) 공정을 이용하여 제조될 수 있다.
질화갈륨 기판(10)은 상부면과 하부면을 갖는다. 이때, 질화갈륨 기판(10)은 하부면에 형성된 러프니스(11)를 포함할 수 있다. 상기 러프니스(11)는 활성층(23)에서 방출된 광이 발광소자 내에서 전반사하여 소멸되는 현상을 방지할 수 있다.
러프니스(11)는 불규칙한 요철부를 포함할 수 있고, 또한 메인 러프니스(11a)와 서브 러프니스(11b)를 포함할 수 있다.
도 2를 참조하면, 상기 러프니스(11)는 메인 러프니스(11a)와 서브 러프니스(11b)를 갖는 것으로 도시되어 있다. 도시된 바와 같이, 서브 러프니스(11b)는 메인 러프니스(11a)에 비해 상대적으로 작은 크기를 갖는다. 메인 러프니스(11a)는 상대적으로 큰 스케일의 러프니스를 의미하며 상대적으로 큰 요철부를 포함하고, 서브 러프니스(11b)는 상대적으로 작은 스케일의 러프니스를 의미하며 상대적으로 작은 요철부를 포함한다. 여기서 서브 러프니스(11b)는 메인 러프니스(11a)의 표면을 따라 형성될 수 있다. 이때, 질화갈륨 기판(10)의 하부면에 평탄한 면이 없도록 하는 것이 바람직하다.
종래의 질화갈륨 기판은 하부면에 평탄한 면을 일부 포함하고 있어서, 발광소자의 광도가 저하되는 단점이 있었다. 그러나 본 발명에 따르면, 상기 러프니스(11)가 메인 러프니스(11a)와 메인 러프니스(11a)의 표면을 따라 형성된 서브 러프니스(11b)를 포함함으로써, 질화갈륨 기판(10)의 하부면에 평탄한 면의 면적을 최소화 할 수 있다. 이에 따라, 발광소자의 광도가 개선될 수 있다.
한편, 메인 러프니스(11a) 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내로 형성될 수 있다. 메인 러프니스(11a)의 철부의 최대 높이가 이와 같은 범위 내로 형성됨으로써 금속층(43)이 용이하게 러프니스(11)를 덮을 수 있다. 다시 말해서, 금속층(43)이 종래에 비해 상대적으로 얇은 두께를 갖더라도, 상기 러프니스(11)를 모두 덮을 수 있고 금속층(43)의 하면이 평탄하게 형성될 수 있다.
한편, 서브 러프니스(11b)의 철부는 최대 높이가 100 내지 400nm 범위 내로 형성될 수 있다.
상술한 바와 같이, 금속층(43)은 질화갈륨 기판(10)의 하부면 측에 위치할 수 있고, 러프니스(11)를 덮도록 형성될 수 있다. 또한 금속층(43)의 하면은 질화갈륨 기판(10)의 하부면보다 더 평탄하게 형성될 수 있고, 바람직하게는 메인 러프니스(11a)에 의한 질화갈륨 기판(10)의 거칠기 정도보다 낮은 거칠기 정도를 갖도록 형성될 수 있다.
상기 금속층(43)의 재료는 금속이면 한정되지 않으며, 예를 들어 Au를 포함하는 금속일 수 있다.
이와 같이, 본 발명의 발광소자는 금속층(43)을 포함함으로써 발광소자의 열 방출 효율이 개선될 수 있다. 뿐만 아니라, 금속층(43)의 하면이 평탄하게 형성됨으로써, 발광소자 패키징 공정에서 공정 본딩(Eutectic bonding)을 이용하여 베이스 기판에 본딩될 수 있다. 이에 따라 발광소자의 열 방출 효율이 향상되어 발광소자의 신뢰성이 크게 향상될 수 있다.
반사층(41)은 질화갈륨 기판(10)과 금속층(43) 사이에 위치할 수 있다. 상기 반사층(41)은 활성층(23)에서 방출되어 하향하는 광이 상부로 방출될 수 있도록 반사기 역할을 하며, 예를 들어 DBR(Distributed Bragg Reflector) 또는 Ag와 같은 금속 반사물질을 포함할 수 있다. 특히, DBR(Distributed Bragg Reflector)은 활성층에서 방출된 광의 피크 파장에 따라 선택적으로 적용될 수 있으며, DBR(Distributed Bragg Reflector)을 형성하도록 적층되는 재료는 제한되지 않는다.
한편, 질화갈륨 기판(10)의 상부면 측에는 발광 구조체(20)가 위치한다. 발광 구조체(20)는 순차적으로 형성된 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)을 포함한다.
상기 발광소자는, 질화갈륨 기판(10)과 발광 구조체(20) 사이에 위치하는 중온 버퍼층(도시하지 않음)을 더 포함할 수 있다. 상기 중온 버퍼층은 질화갈륨 기판(10) 상에 성장된 반도체층들(21, 23, 25)의 내부 결함 밀도를 낮추는 역할을 할 수 있다. 그 이유는 이하 설명하는 바와 같다. 동종 기판을 사용하여 질화갈륨 에피층을 형성하더라도, 질화갈륨 기판(10)이 비극성 또는 반극성의 기판인 경우에는 성장되는 에피층은 c면으로 성장하려는 경향성을 갖는다. 따라서, 비극성 또는 반극성의 질화갈륨 반도체층을 형성하고자 할 경우에는, 양질의 질화갈륨 반도체층의 성장을 위해서 중온 버퍼층을 더 형성하는 것이 더 바람직할 수 있다.
여기서 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25)은 서로 다른 도전형 반도체층이다. 예를 들어, 본 실시예에서는 제1 도전형 반도체층(21)은 n형 반도체층이고 제2 도전형 반도체층(25)은 p형 반도체층이나, 그 반대일 수도 있다. 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25)은 질화물계 반도체층으로 형성될 수 있고, 예를 들어, 상기 질화물계 반도체층은 (Al, Ga, In)N을 포함할 수 있다. 또한 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 제1 도전형 반도체층(21) 및/또는 제2 도전형 반도체층은 콘택층(contact layer)과 클래드층(clad layer)를 포함할 수 있고, 또는 초격자층(superlattice layer)을 포함할 수도 있다.
활성층(23)은 발광층과 베리어층을 포함하는 단일 양자우물 구조를 포함하거나, 또는 복수의 발광층 및 베리어층을 포함하는 다중 양자우물 구조를 포함할 수 있다. 또한 활성층(23)은 원하는 피크 파장의 빛이 방출되도록 조성원소 및 조성비가 조절된 질화물계 반도체층을 포함할 수 있다.
또한 도시하지 않았지만, 활성층(23) 및 제2 도전형 반도체층(25) 사이에 전자차단층(EBL)을 더 형성하여, 발광소자의 내부 양자효율을 높일 수 있다.
발광 구조체(20)의 반도체층들(21, 23, 25)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), 또는 HVPE(Hydride Vapor Phase Epitaxy)기술을 사용하여 형성될 수 있으며, 사진 및 식각 공정을 사용하여 제1 도전형 반도체층(21)의 일부 영역이 노출되도록 패터닝될 수 있다. 도 2에 도시된 바와 같이, 본 실시예의 발광소자는 활성층(23) 및 제2 도전형 반도체층(25)이 메사 구조를 갖도록 패터닝된다. 도면에서 상기 메사는 제1 도전형 반도체층(21) 상면과 수직을 이루는 측면을 갖는 것으로 도시되어 있으나, 상기 메사는 경사진 측면을 포함할 수도 있다.
제1 전극(33) 및 제2 전극(31)은 각각 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25) 상에 위치하고, 각각 오믹접촉된다. 이때, 제2 전극(31) 아래 및 제2 도전형 반도체층(25) 상에 투명 전극(도시하지 않음)이 더 위치될 수 있고, 상기 투명 전극은 전류 분산을 더 원활하게 하여 발광소자의 발광 강도를 증가시킬 수 있다.
본 실시예에 따르면, 상기 발광소자는 질화갈륨 기판(10) 하부면에 형성된 러프니스(11) 및 이를 덮는 금속층(43)을 포함함으로써, 발광소자 외부로 방출되는 광의 강도가 저하되지 않으면서도 열 방출 효율을 증가시킬 수 있다. 또한, 금속층(43)의 하면을 질화갈륨 기판(10) 하부면의 거칠기보다 더 평탄하게 형성함으로써, 상기 발광소자를 포함하는 발광 다이오드 패키지의 열 방출 효율을 크게 개선할 수 있는 효과를 제공할 수 있다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 단면도이며, 특히 도 3b 및 도 5b는 질화갈륨 기판 하부면을 도식적으로 보여주기 위한 SEM(Scanning Electron Microscope) 사진들이다.
먼저 도 3a를 참조하면, 상부면 및 하부면을 갖는 질화갈륨 기판(10')을 준비한다. 상기 질화갈륨 기판(10')은, 예를 들어 HVPE 기술을 이용하여 제조될 수 있다.
상기 질화갈륨 기판(10')은 m면 또는 a면과 같은 비극성 기판, c면과 같은 극성 기판, 또는 반극성 기판일 수 있다. 질화갈륨 기판(10')은 질화갈륨 에피층이 성장되는 상부면과 거친 하부면(11')을 포함한다. 상기 질화갈륨 기판(10')은 이종기판에서 성장된 질화갈륨 에피층으로부터 이종기판을 분리하여 제공된 것일 수 있다. 이러한 경우, 질화갈륨 기판(10')의 거친 하부면(11')은 질화갈륨 기판(10')의 제조 공정에서 기인한 것으로, 이종기판을 분리하기 위한 절단면에 도 3a에 도시된 바와 같은 거친 하부면(11')이 형성된다.
도 3b는 일 실시예에 따른 질화갈륨 기판(10') 하부면의 표면을 보여주는 SEM 사진이다. 사진에 도시된 바와 같이, 질화갈륨 기판(10')에는 불규칙한 요철부를 포함하는 거친 하부면(11')이 형성되어 있으며, 상기 거친 하부면(11')의 철부의 최대 높이는 대체로 1-15㎛ 정도의 크기이다. 이러한 스케일의 거칠기(11')가 질화갈륨 기판(10')의 하면에 형성되어 있어서, 종래에는 은 페이스트 또는 실리콘 페이스트를 이용하여 발광소자를 패키지 기판에 본딩하였다. 따라서 종래의 발광 다이오드 패키지는 열 방출 효율이 떨어지거나 광도가 떨어지는 문제가 있었다. 이에 본 발명자들은 후술하는 바와 같은 제조 방법을 통해, 상기의 문제점을 해결하였다.
질화갈륨 기판(10')을 준비한 후, 질화갈륨 기판(10')의 상부면에 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)을 순차적으로 성장시켜 발광 구조체(20)를 형성한다. 이들 반도체층(21, 23, 25)은 MOCVD, MBE, 또는 HVPE와 같은 기술을 사용하여 성장될 수 있다. 또한, 도시하지 않았지만, 성장되는 반도체층(21, 23, 25)들의 결정질 및 모폴로지를 우수하게 하기 위하여 질화갈륨 기판(10') 상에 중온 버퍼층을 형성한 후, 반도체층들(21, 23, 25)을 성장시킬 수 있다. 이때, 상기 중온 버퍼층은 약 700-800℃에서 2-10nm의 두께로 형성될 수 있다.
이어서, 도 4 및 도 5a에 도시된 바와 같이, 상기 질화갈륨 기판(10')의 하부면을 표면 처리하여 러프니스(11)를 포함하는 질화갈륨 기판(10)을 형성한다.
먼저 도 4를 참조하면, 질화갈륨 기판(10')의 거친 하부면(11')을 가공하여 거친 하부면(11')의 철부의 높이가 낮아지도록 한다. 이때, 거친 하부면(11')을 가공하는 것은, 예를 들어, 다이아몬드 슬러리를 이용하여 래핑(lapping)하는 것일 수 있다. 이와 같이 래핑 공정을 거치면, 메인 러프니스(11a)를 포함하는 러프니스(11)가 질화갈륨 기판(10) 하부면에 형성된다. 메인 러프니스(11a)는 그 최대 높이가 가공 전의 거칠기(11')의 높이보다 낮게 형성될 수 있으며, 바람직하게는 0.5 내지 3.5㎛ 범위 내로 형성될 수 있다. 다만 본 발명은 이에 한정되지 않으며, 메인 러프니스(11a)의 높이가 더 낮거나 높게 될 수도 있다.
이처럼, 표면 처리된 질화갈륨 기판(10)의 러프니스(11)는 가공 전의 질화갈륨 기판(10')의 거친 하부면(11')에 비해 상대적으로 작은 표면 거칠기를 갖는다.
다음으로 도 5a를 참조하면, 메인 러프니스(11a)를 형성한 후 상기 질화갈륨 기판(10)의 하부면을 식각하여 서브 러프니스(11b)를 형성한다. 이때, 식각은 습식 식각을 이용하는 것이 바람직하며, 예를 들어 인산과 황산을 1:3의 비율로 혼합한 황인산 용액을 이용하여 약 190℃에서 20분간 식각할 수 있다. 이때, 황산의 비율을 높게 할 수록 식각 정도가 커질 수 있으나, 본 발명은 이에 한정되지 않으며 식각 온도, 시간 및 용액의 혼합 비율 등은 자유롭게 선택될 수 있다.
습식 식각 공정을 이용하여 형성된 서브 러프니스(11b)는 대체로 질화갈륨 기판(10)의 결정면을 따라서 그 모폴로지가 형성되나, 일정하게 규칙적으로 형성되지 않을 수 있다. 또한 서브 러프니스(11b)의 철부의 최대 높이는 약 100-400nm로 형성될 수 있으며, 질화갈륨 기판(10) 하부면의 표면, 즉 메인 러프니스(11a)의 표면을 따라 형성될 수 있다.
도 5b는 일 실시예에 따른 질화갈륨 기판(10) 하부면의 표면을 보여주는 SEM 사진이다. 사진에 도시된 바와 같이, 질화갈륨 기판(10) 하부면은 러프니스(11)를 갖고, 상기 러프니스(11)는 메인 러프니스(11a)와 메인 러프니스(11a)의 표면을 따라 형성된 서브 러프니스(11b)를 포함한다. 또한, 사진에 보이는 것처럼, 질화갈륨 기판(10) 하부면은 평탄한 표면이 없이, 전체적으로 러프니스(11)를 갖는다.
이와 같이, 메인 러프니스(11a)에 비해 상대적으로 작은 스케일의 서브 러프니스(11b)를 질화갈륨 기판(10) 하부면에 형성함으로써, 전체적으로 가공전 거친 하부면(11')의 요철부에 비해 밀도가 높은 요철부를 포함하는 러프니스(11)가 질화갈륨 기판(10) 하부면에 제공될 수 있다. 이에 따라, 질화갈륨 기판(10) 하부면의 평탄한 표면으로 인한 발광소자의 광도 저하를 방지할 수 있고, 또 발광소자의 광도를 개선할 수도 있다. 또한, 메인 러프니스(11a) 철부의 최대 높이가 0.5-3.5㎛ 정도가 되어, 러프니스(11)의 스케일이 표면 처리 전의 거칠기(11')보다 현저히 작아질 수 있다. 이에 따라 후술하여 설명할 금속층(41) 형성 공정이 용이해질 수 있다.
그 다음, 도 6에 도시된 바와 같이, 표면 처리된 질화갈륨 기판(10) 하부면 측에 반사층(41) 및 시드층(43')을 차례로 형성한다.
반사층(41)은 활성층(23)에서 방출된 광 중 하향하는 광을 반사시켜 발광소자의 광도를 증가시키기 위하여 형성될 수 있다. 상기 반사층(41)은 반사물질이면 제한되지 않으며, 예를 들어 DBR(Distributed Bragg Reflector) 또는 Ag와 같은 금속을 포함할 수 있다. 이때 DBR(Distributed Bragg Reflector)은 활성층에서 방출되는 광에 따라 그 재료가 선택될 수 있으며, 두 종류 이상의 물질을 증착 등의 공정으로 적층하여 형성할 수 있다. 또한, Ag와 같은 금속은 전자선 증착(E-beam evaporation)과 같은 기술을 이용하여 형성될 수 있다. 한편, 상기 반사층(41)은 필요에 따라 생략될 수도 있다.
이어서, 반사층(41) 아래에 시드층(43')을 형성한다. 시드층(43')은 금속층(43)을 형성하기 위한 시드(seed) 내지 핵 역할을 할 수 있고, 따라서 바람직하게는 금속층(43)을 형성하는 물질과 동일할 물질로 형성될 수 있다. 예를 들어, 상기 시드층(43')은 Au를 포함하는 금속으로 형성될 수 있다. 시드층(43')은 전자선 증착 기술을 이용하여 형성할 수 있다. 도면에서, 시드층(43')은 설명을 위하여 과장되어 도시되었다.
다음 도 7을 참조하면, 반사층(41) 아래 위치하는 금속층(43)을 형성한다.
금속층(43)은 전자선 증착 또는 도금 등의 방법을 통해 형성할 수 있으며, 바람직하게는 시드층(43')을 시드 물질로 하여 도금 방식으로 형성할 수 있다. 따라서 금속층(43)은 시드층(43')을 형성하는 물질과 동일한 물질로 형성될 수 있으며, 예를 들어 Au를 포함하는 금속 물질로 형성될 수 있다. 이처럼, 본 발명의 발광소자는 질화갈륨 기판(10) 하부면 측에 형성된 금속층(43)을 포함하므로, 열 방출 효율이 개선될 수 있는 효과를 제공할 수 있다.
이 경우, 금속층(43)은 러프니스(11)를 덮도록 형성될 수 있으며, 그 하면이 질화갈륨 기판(10)의 하부면보다 더 평탄하게 되도록 형성될 수 있다. 따라서, 금속층(43)은 상기 메인 러프니스(11a) 철부의 최대 높이보다 두껍게 형성하는 것이 바람직하다.
이와 같이, 금속층(43)을 메인 러프니스(11a) 철부의 최대 높이보다 두껍게 형성하여 하면이 평탄한 금속층(43)을 형성하면, 발광소자를 베이스 기판에 본딩하여 패키징할 때 공정 본딩(Eutectic bonding)을 이용할 수 있다. 공정 본딩을 통해 두 요소를 본딩하는 경우, 열 전도율이 우수한 장점이 있고, 따라서, 본 실시예의 발광소자를 이용한 발광 다이오드 패키지는 열 방출 효율이 크게 개선되는 효과를 제공한다.
또한, 도금 방식을 통해 금속층(43)을 형성하는 경우, 종래의 경우에 비해 용이하게 하면이 평탄한 금속층(43)을 형성할 수 있다. 종래의 질화갈륨 기판(10')은 하면에 1-15㎛의 스케일을 갖는 거칠기(11')를 포함하므로, 금속을 도금하여 하면을 평탄하게 하려면 적어도 15㎛ 이상의 최대 두께를 갖는 금속층을 형성하여야 한다. 이에 반해, 본 발명의 경우, 질화갈륨 기판(10) 하부면의 러프니스(11)는 그 스케일이 최대 0.5-3.5㎛ 이므로, 3.5㎛ 이상의 최대 두께를 갖는 금속층(43)만 형성하여도 러프니스(11)를 덮으면서 하면이 평탄한 금속층(43)을 형성할 수 있다. 따라서 본 발명의 발광소자 제조 방법에 따르면, 금속층(43)을 형성하기 위한 도금 공정이 용이하며, 공정 단가가 절약될 수 있다.
이 후, 제2 도전형 반도체층(25)과 활성층(23)의 일부 영역을 식각하여 제1 도전형 반도체층(21)의 일부가 노출되도록 메사를 형성한다. 그리고, 제2 도전형 반도체층(25) 상에 제2 전극(31)을 형성하고, 제1 도전형 반도체층(21)의 일부가 노출된 영역에 제1 전극(33)을 형성하면 도 2의 발광소자가 제공된다.
본 실시예에서는 제1 전극(33) 및 제2 전극(31)을 형성한 후 질화갈륨 기판(10)의 하부면을 표면 처리하는 것으로 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며 전극 형성후에 질화갈륨 기판(10)의 하부면을 표면 처리할 수도 있다. 발광소자 제조 방법의 순서에 있어서는, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 통상의 기술자가 자유롭게 변형 가능하다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.
도 8을 참조하면, 발광 다이오드 패키지는, 베이스 기판(200), 발광소자(1000), 본딩층(220), 제1 리드 전극(210), 제2 리드 전극(230), 제1 와이어(215), 제2 와이어(235) 및 봉지재(250)를 포함한다.
베이스 기판(200)은 발광소자(1000)가 본딩될 수 있는 기판이면 제한되지 않으며, 도전성 또는 절연성 기판일 수 있다. 예를 들어, 상기 베이스 기판(200) PCB기판, Si 기판 등 일 수 있다. 또한 베이스 기판(200)은 발광소자(1000)에서 방출되는 열을 더욱 용이하게 배출하기 위한 히트 싱크(도시하지 않음)를 더 포함할 수 있다.
나아가 상기 베이스 기판(200)에는 제1 리드 전극(210) 및 제2 리드 전극(230)을 포함한다. 이들 제1 및 제2 리드 전극(210, 230)은 서로 전기적으로 절연되어 있으며, 서로 반대 극성을 갖는다.
발광소자(1000)는 상술하여 설명한 실시예들에 따른 어느 한 발광소자일 수 있으며, 본 발명의 사상을 벗어나지 않는 발광소자이면 어느 것이든 무방하다.
본딩층(220)은 발광소자(1000) 및 베이스 기판(200) 사이에 위치한다. 상기 본딩층(220)은 발광소자(1000)를 베이스 기판(200)에 본딩하는 기능을 할 수 있다.
본딩층(220)을 통해 상기 발광소자(1000)가 베이스 기판(200)에 공정 본딩될 수 있다. 예를 들어, 상기 공정 본딩하는 것은, AuSn을 상기 베이스 기판 상에 형성하고, 상기 AuSn 상에 발광소자(1000)를 위치시키고, 상기 AuSn을 공정 온도(Eutectic Temperature) 이상으로 가열하고, 상기 AuSn을 다시 공정 온도 이하의 온도로 냉각하는 것일 수 있다. 이때, 공정 온도는 약 280℃이며, 공정 조성(Eutectic composition)은 Au : Sn = 80 : 20 (wt%) 이다. 따라서, 본딩층(220)은 Au 및 Sn을 포함할 수 있고, 이들 Au 및 Sn은 서로 공정 구조를 형성하므로, 상기 본딩층(220)은 공정 구조(Eutectic structure)를 포함할 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 공정점(Eutectic point)를 갖는 다양한 이종물질이 공정 본딩에 이용될 수 있다.
이와 같이, 본 발명의 발광 다이오드 패키지는, 공정 본딩을 통해 본딩층(220)을 형성하므로, 접착제가 발광소자(1000) 측벽을 타고 올라가서 발광소자(1000)의 쇼트가 발생되는 문제점이 전혀 없다. 또한 발광 다이오드 패키지는 광도 저하를 야기하지 않고, 우수한 열 방출 효율을 제공할 수 있다.
이어서, 발광소자(1000)의 제1 전극과 제1 리드 전극(210)이 제1 와이어(215)를 통해 전기적으로 연결되고, 발광소자(1000)의 제2 전극이 제2 리드 전극(230)과 제2 와이어(235)를 통해서 전기적으로 연결된다.
이 후, 발광소자(1000)와 와이어들(215, 235)을 봉지하는 봉지재(250)가 베이스 기판(200)상에 형성된다. 봉지재(250)는 공지의 재료, 예를 들어 실리콘 또는 에폭시 등을 이용하여 형성될 수 있으며, 제조 방법 또한 제한되지 않는다. 나아가 봉지재(250)는 형광체를 더 포함할 수도 있다.
이상 설명한 바와 같은 발광 다이오드 패키지는, 러프니스(11) 및 금속층(43)을 포함하는 발광소자를 이용하여 제조되므로 광도 및 열 방출 효율이 개선될 수 있고, 또 공정 본딩을 이용하므로 열 방출 효율이 개선되면서도 신뢰성이 높다.
이상 설명한 바와 같이, 본 발명의 발광소자 및 발광 다이오드 패키지는 고출력으로 동작할 수 있고, 또한 고출력에서도 높은 효율 및 신뢰성을 제공할 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.
Claims (22)
- 하부면 및 상부면을 갖는 질화갈륨 기판;
상기 질화갈륨 기판 상부면 측에 위치하고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체; 및
상기 질화갈륨 기판 하부면 측에 위치하는 금속층을 포함하되,
상기 질화갈륨 기판은 하부면에 형성된 러프니스를 포함하고,
상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는 발광소자. - 청구항 1에 있어서,
상기 금속층은 상기 러프니스의 요부를 채우는 발광소자. - 청구항 1에 있어서,
상기 러프니스는 메인 러프니스와 서브 러프니스를 포함하고,
상기 서브 러프니스는 상기 메인 러프니스의 표면을 따라 형성된 발광소자. - 청구항 3에 있어서,
상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내인 발광소자. - 청구항 1에 있어서,
상기 질화갈륨 기판과 상기 금속층 사이에 위치하는 반사층을 더 포함하는 발광소자. - 청구항 5에 있어서,
상기 반사층은 DBR(Distributed Bragg Reflector) 및 Ag 중 적어도 하나를 포함하는 발광소자. - 청구항 1에 있어서,
상기 금속층은 Au를 포함하는 발광소자. - 베이스 기판;
상기 베이스 기판 상에 위치하는 발광소자;
상기 베이스 기판 및 상기 발광 소자 사이에 위치하는 본딩층을 포함하고,
상기 발광소자는 청구항 1 내지 청구항 7 중 어느 한 항의 발광소자인 발광 다이오드 패키지. - 청구항 8에 있어서,
상기 본딩층은 공정(Eutectic) 구조를 포함하는 발광 다이오드 패키지. - 청구항 9에 있어서,
상기 본딩층은 Au 및 Sn을 포함하고, 상기 Au 및 Sn은 공정 구조를 형성하는 발광 다이오드 패키지. - 상부면 및 하부면을 갖고, 상기 하부면 표면에 거칠기를 포함하는 질화갈륨 기판을 준비하고,
상기 질화갈륨 기판 상부면 측에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하고,
상기 질화갈륨 기판 하부면을 덮는 금속층을 형성하는 것을 포함하고,
상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는 발광소자 제조 방법. - 청구항 11에 있어서,
상기 금속층을 형성하기 전에,
상기 질화갈륨 기판 하부면 표면의 거칠기보다 작은 표면 거칠기를 갖도록 상기 질화갈륨 기판 하부면을 표면 처리하여 러프니스를 형성하는 것을 더 포함하는 발광소자 제조 방법. - 청구항 12에 있어서,
상기 금속층은 표면 처리 후의 상기 질화갈륨 기판의 하부면 보다 평탄한 하면을 포함하는 발광소자 제조 방법. - 청구항 12에 있어서,
상기 러프니스를 형성하는 것은,
상기 질화갈륨 기판 하부면 표면을 래핑하고,
상기 질화갈륨 기판 하부면 표면 상에 메인 러프니스를 형성하고,
상기 질화갈륨 기판 하부면을 습식 식각하여 상기 메인 러프니스 표면을 따라 형성되는 서브 러프니스를 형성하는 것을 포함하는 발광소자 제조 방법. - 청구항 14에 있어서,
상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내인 발광소자 제조 방법. - 청구항 12에 있어서,
상기 금속층을 형성하기 전에,
상기 질화갈륨 기판 하부면을 덮는 반사층을 형성하는 것을 더 포함하는 발광소자 제조 방법. - 청구항 12에 있어서,
상기 금속층을 형성하기 전에,
상기 질화갈륨 기판 하부면 측에 시드층을 형성하는 것을 더 포함하는 발광소자 제조 방법. - 청구항 17에 있어서,
상기 시드층은 전자선 증착으로 형성되는 발광소자 제조 방법. - 청구항 18에 있어서,
상기 금속층은 도금으로 형성되는 발광소자 제조 방법. - 발광소자를 형성하고,
상기 발광소자를 베이스 기판 상에 본딩하는 것을 포함하되,
상기 발광소자는 청구항 12 내지 청구항 19의 어느 한 항의 제조 방법에 의해 형성된 발광 다이오드 패키지 제조 방법. - 청구항 20에 있어서,
상기 발광소자는 상기 베이스 기판 상에 공정 본딩(Eutectic Bonding)되는 발광 다이오드 패키지 제조 방법. - 청구항 21에 있어서,
상기 공정 본딩하는 것은,
AuSn을 상기 베이스 기판 상에 형성하고,
상기 AuSn을 공정 온도(Eutectic Temperature) 이상으로 가열하고,
상기 AuSn을 다시 공정 온도 이하의 온도로 냉각하는 것을 포함하는 발광 다이오드 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120126068A KR20140059522A (ko) | 2012-11-08 | 2012-11-08 | 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120126068A KR20140059522A (ko) | 2012-11-08 | 2012-11-08 | 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140059522A true KR20140059522A (ko) | 2014-05-16 |
Family
ID=50889319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120126068A KR20140059522A (ko) | 2012-11-08 | 2012-11-08 | 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140059522A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160098544A (ko) * | 2015-02-09 | 2016-08-19 | 광전자 주식회사 | 개선된 광효율을 가지는 투명 기판형 발광 다이오드 및 그 제조 방법 |
-
2012
- 2012-11-08 KR KR1020120126068A patent/KR20140059522A/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160098544A (ko) * | 2015-02-09 | 2016-08-19 | 광전자 주식회사 | 개선된 광효율을 가지는 투명 기판형 발광 다이오드 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101144351B1 (ko) | 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법 | |
| US7244630B2 (en) | A1InGaP LED having reduced temperature dependence | |
| KR101891257B1 (ko) | 반도체 발광장치 및 그 제조방법 | |
| JP4857310B2 (ja) | 半導体発光素子及びその製造方法 | |
| US20140339566A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2013102240A (ja) | 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス | |
| US20140203451A1 (en) | Electronic device package and packaging substrate for the same | |
| KR20140125521A (ko) | 반도체 발광소자 | |
| US9214606B2 (en) | Method of manufacturing light-emitting diode package | |
| US20160372631A1 (en) | Light emitting diode | |
| JP2004153090A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| JP2013201455A (ja) | 発光素子 | |
| JP2024074813A (ja) | 窒化インジウムガリウム構造およびデバイス | |
| KR20120039587A (ko) | 웨이퍼 레벨 발광다이오드 패키지 | |
| KR102256590B1 (ko) | 발광 다이오드 | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| KR20130049568A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20110132160A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| KR101081055B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| US11164997B2 (en) | III-nitride tunnel junction light emitting diode with wall plug efficiency of over seventy percent | |
| KR20110132161A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| KR20220110670A (ko) | 발광 다이오드 | |
| KR20140059522A (ko) | 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지 | |
| US11282983B2 (en) | Semiconductor chip with transparent current spreading layer | |
| US8354687B1 (en) | Efficient thermal management and packaging for group III nitride based UV devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |