KR20140046225A - 다층 인쇄회로기판 및 이의 제조방법 - Google Patents

다층 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20140046225A
KR20140046225A KR1020120112427A KR20120112427A KR20140046225A KR 20140046225 A KR20140046225 A KR 20140046225A KR 1020120112427 A KR1020120112427 A KR 1020120112427A KR 20120112427 A KR20120112427 A KR 20120112427A KR 20140046225 A KR20140046225 A KR 20140046225A
Authority
KR
South Korea
Prior art keywords
seed layer
via hole
layer
circuit pattern
circuit board
Prior art date
Application number
KR1020120112427A
Other languages
English (en)
Inventor
박승욱
이창배
김진구
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120112427A priority Critical patent/KR20140046225A/ko
Publication of KR20140046225A publication Critical patent/KR20140046225A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 베이스 기판, 상기 베이스 기판을 관통하는 비아 홀, 상기 비아 홀의 양면에 형성된 제1시드층과 제2시드층, 상기 제1시드층과 제2시드층 위에 형성된 제1내부회로패턴과 제2내부회로패턴 및 제1절연층과 제2절연층, 및 상기 제1절연층과 제2절연층에 형성된 제1외부회로패턴과 제2 외부회로패턴을 포함하는 다층 인쇄회로기판과 이의 제조방법에 관한 것이다.
본 발명에 따르면, 종래 방법에 비해 공정이 단순하고, 비아 홀에 도전성 페이스트를 충진시키고 미리 경화시킴으로써, 종래 구리 라미네이션 필름층을 이용하여 도전성 페이스트와 접착을 위해 열압착시 열충격으로 인한 접착 불량 및 가스 방출 등의 문제가 없기 때문에 공정 신뢰성을 높일 수 있다.

Description

다층 인쇄회로기판 및 이의 제조방법{Multilayer printed circuit board, and method for preparing thereof}
본 발명은 다층 인쇄회로기판 및 이의 제조방법에 관한 것이다. 　
다층 인쇄회로기판은 동박적층판(CCL) 등 코어 기판의 표면에 애디티브 공법(Additive) 또는 서브트랙티브(Subtractive) 공법 등을 적용하여 내층 회로층을 형성하고, 절연층을 순차적으로 적층하면서 내층 회로층과 같은 방법으로 외층 회로층을 형성함으로써 제조된다. 이때, 인쇄회로기판에서 층간 전기적 접속은 기판에 홀을 가공하고, 홀 내부를 화학적/전기적으로 도금하는 공정을 통하여 이루어진다.
통상 인쇄회로기판의 층간 적층을 위해 기판에 비아 홀을 형성하고, 상기 비아 홀에 전도성 구리 페이스트를 충진한다. 그 다음, 상부에 구리를 라미네이션시키고, 층간을 빌드-업(build-up)시킨다.
그러나, 상기 빌드-업 구조의 경우, 충진되는 전도성 구리 페이스트와 그 상판에 형성되는 구리 라미네이션 층(Cu Lamination Layer) 간의 밀착력을 주기 위하여 상압의 압력을 가하여 압착시켜 구리 페이스트와 구리 라미네이션 층을 접합시킨다.
즉, 다음 도 1(a)~1(i)를 참조하면, 절연 기판(10)에 비아 홀(20)을 형성시키는 비아 홀 가공을 거친 다음, 상기 비아 홀(20)에 구리 페이스트(30)를 충진시킨다. 그 다음, 상기 구리 페이스트(30)가 충진된 기판(10)의 상부에 구리를 라미네이션시켜 구리층(40)을 형성시킨다. 상기 구리층(40)과 구리 페이스트(30) 간의 접착을 위해 압력을 가하여 경화시킨다. 그 다음, 상기 과정을 반복하여 다층 배선 기판을 제조하게 된다.
상기 방법의 경우, 비아 홀을 제작한 후 구리(Cu) 도금 및 충진된 도전성 페이스트의 돌출된 표면을 연마하는 플러깅(Plugging) 공정을 추가로 거쳐야 되므로 공정이 복잡하고, 비용이 많이 드는 문제가 있다.
또한, 구리층(40)의 가압 과정에서 열충격 등에 의하여 구리 기판과 구리 페이스트 간의 밀착력 문제가 발생될 수 있다. 또한, 전도성 구리 페이스트를 비아 홀에 충진시키고, 구리층의 라미네이션 후 경화 공정에서 가스 방출(outgas)등에 의한 공정 중 불량의 발생이 빈번하여 구리 페이스트에 포함되는 수지의 개발이 매우 중요하며 이는 재료가의 상승을 유발시킨다.
또한, 상기 방법은 구리층(40)으로서 구리 라미네이션 시트(Cu lamination sheet)를 이용하기 때문에 구리의 패터닝시 미세한 패턴을 만들기가 용이하지 않다.
일본 공개특허 1998-135630
본 발명은 상기 종래 인쇄회로기판의 제조시 비아 홀을 전도성 구리 페이스트로 충진시킴에 있어 여러 가지 문제들을 해결하기 위한 것으로서, 본 발명의 목적은 열충격 불량을 야기시키지 않으며 공정 신뢰성을 향상시킬 수 있는 다층배선기판의 제조방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상기 방법으로 제조된 다층배선기판을 제공하는 데도 있다.
본 발명의 일 실시예에 따른 다층 배선 기판은 베이스 기판(110), 상기 베이스 기판을 관통하는 비아 홀(120), 상기 비아 홀(120)의 양면에 형성된 제1시드층(150a)과 제2시드층(150b), 상기 제1시드층(150a)과 제2시드층(150b) 위에 형성된 제1내부회로패턴(160a)과 제2내부회로패턴(160b) 및 제1절연층(170a)과 제2절연층(170b), 상기 제1절연층(170a)과 제2절연층(170b)에 형성된 제1외부회로패턴(180a)과 제2 외부회로패턴(180b)을 포함한다.
상기 비아 홀의 내벽에 금속층을 포함할 수 있다.
상기 금속층은 5㎛ 이내의 두께로 형성될 수 있다.
상기 제1시드층(150a)과 제2시드층(150b)은 티타늄(Ti), 크롬(Cr), 및 이들의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상이 바람직하다.
상기 제1시드층(150a)과 제2시드층(150b)은 5㎛ 이내의 두께를 가지는 것이 바람직하다.
상기 비아 홀의 내부에는 구리(Cu), 은(Ag), 및 티타늄(Ti) 중에서 선택되는 1종 이상의 도전성 금속을 포함하는 도전성 페이스트가 충진될 수 있다.
상기 도전성 페이스트는 상기 제1시드층(150a)과 제2시드층(150b)과 직접 접합될 수 있다.
선택적으로 상기 제1시드층과 제2시드층이 상기 내부회로패턴의 상부에 포함될 수 있다.
상기 제1내부회로패턴(160a)과 제2내부회로패턴(160b)은 세미에디티브 공법(Semi-Additive Process, SAP), 변형 세미에디티브 공법(Modified Semi-Additive Process, MSAP), 텐팅(tenting) 공정, 및 리프트 오프(Lift off)로 이루어진 그룹에서 선택되는 1종 이상의 방법으로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 다층 배선 기판의 제조방법은 동박적층판을 가공하여 비아 홀을 형성시키는 단계, 상기 비아 홀의 내부에 도전성 페이스트를 채우는 단계, 상기 도전성 페이스트를 경화시키는 단계, 상기 비아 홀이 형성된 동박적층판의 상하부에 시드층을 형성시키는 단계, 및 상기 시드층 상에 내부 회로 패턴을 형성시키는 단계를 포함한다.
상기 비아 홀 형성 후, 상기 비아 홀의 내벽에 금속층 형성 단계를 더 포함한다.
상기 도전성 페이스트는 구리(Cu), 은(Ag), 및 티타늄(Ti) 중에서 선택되는 1종 이상의 도전성 금속을 포함할 수 있다.
상기 시드층은 티타늄(Ti), 크롬(Cr), 혹은 Ni 등의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있다.
상기 시드층은 스퍼터링(Sputtering), 전자 빔(e-beam), 증발(Evaporation)과 같은 물리적 증착법; 화학적 증착법; 또는 무전해 도금법 으로 형성될 수 있다.
본 발명에 따르면, 종래 방법에 비해 공정이 단순하고, 비아 홀에 도전성 페이스트를 충진시키고 미리 경화시킴으로써, 종래 구리 라미네이션 필름층을 이용하여 도전성 페이스트와 접착을 위해 열압착시 열충격으로 인한 접착 불량 및 가스 방출 등의 문제가 없기 때문에 공정 신뢰성을 높일 수 있다.
도 1(a)~1(i)은 종래 방법에 따른 인쇄회로기판의 제조 공정을 나타낸 것이고,
도 2a~3b는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 구조를 나타낸 것이고,
도 4(a)~4(j)은 SAP 공법을 이용한 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 구조를 나타낸 것이고,
도 5(a)~5(j)는 텐팅(tenting) 공법을 이용한 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 구조를 나타낸 것이다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 보다 용이하게 비아 홀에 도전성 페이스트를 충진할 수 있는 방법과 이러한 방법으로 형성된 다층 배선 기판에 관한 것이다.
다음 도 2a는 본 발명의 일 실시예에 따른 다층 배선 기판의 구조를 나타낸 것으로 이를 참조하면, 베이스 기판(110), 상기 베이스 기판을 관통하는 비아 홀(120), 상기 비아 홀(120)의 양면에 형성된 제1시드층(150a)과 제2시드층(150b), 상기 제1시드층(150a)과 제2시드층(150b) 위에 형성된 제1내부회로패턴(160a)과 제2내부회로패턴(160b) 및 제1절연층(170a)과 제2절연층(170b), 상기 제1절연층(170a)과 제2절연층(170b)에 형성된 제1외부회로패턴(180a)과 제2 외부회로패턴(180b)을 포함할 수 있다.
상기 베이스 기판(110)은 절연체의 양면에 동박이 접착된 동박적층판(이하 "CCL" 이라 함, Copper Clad Laminate)이 바람직하다.
상기 베이스 기판(110)을 드릴링(Drilling) 과정을 거쳐 비아 홀(120)을 형성한다. 비아 홀(120)의 형성은 공지의 다양한 홀 가공 방법에 이루어질 수 있다.
그 다음, 상기 비아 홀(120)의 내부에는 도전성 페이스트(130)를 충진하게 되는데, 상기 도전성 페이스트는 구리(Cu), 은(Ag), 및 티타늄(Ti) 중에서 선택되는 1종 이상의 도전성 금속을 포함하는 것이 바람직하며, 이 중에서 구리가 가장 바람직하다.
본 발명에서는 상기 도전성 페이스트(130)를 상기 비아 홀(120)의 내부에 충진시킨 후, 상기 도전성 페이스트(130)를 먼저 경화시킨다.
그 다음, 상기 경화된 도전성 페이스트(130)가 채워진 비아 홀(120)의 상부와 하부에 제1시드층(150a)과 제2시드층(150b)을 형성시킨다. 상기 제1 시드층 (150a)과 제2시드층 (150b)은 상기 비아홀 (120)의 폭보다 크게 형성시키는 것이 전기적 접속 측면에서 바람직하다.
상기 제1시드층 (150a)과 제2시드층(150b)은 상기 도전성 페이스트(130)의 접속을 위한 것으로서, 종래와 같이 구리 시트층(라미네이션)을 이용하지 않고도 간단한 방법으로 상기 제1시드층 (150a)과 제2시드층(150b)의 형성으로 용이하게 접합시킬 수 있다.
상기 제1시드층(150a)과 제2시드층(150b)은 티타늄(Ti), 크롬(Cr), 및 이들의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상이 바람직하며, 상기 제1시드층 (150a)과 제2시드층(150b)은 스퍼터링(Sputtering), 전자 빔(e-beam), 증발(Evaporation)과 같은 물리적 증착법; 화학적 증착법; 또는 무전해 도금법 으로 형성될 수 있다.
상기 제1시드층(150a)과 제2시드층(150b)의 두께는 5㎛ 이내로 형성되는 것이 바람직하고, 제1시드층(150a)과 제2시드층(150b)이 너무 두껍게 되면 기판에 스트레스를 주어 warpage가 발생할 수 있으며 두께를 높일 경우 공정 단가가 올라간다.
상기 제1시드층(150a)과 제2시드층(150b) 위에는 각각 제1내부회로패턴(160a)과 제2내부회로패턴(160b) 및 제1절연층(170a)과 제2절연층(170b)이 형성된다.
상기 제1내부회로패턴(160a)과 제2내부회로패턴(160b)은 도금 공정을 거쳐서 형성할 수도 있고, 상기 동박적층판(110)의 동박을 바로 선택적으로 식각하여 회로패턴을 형성할 수도 있다. 즉, 본 발명에 따른 내부 회로 패턴은 세미에디티브 공법(Semi-Additive Process, SAP), 변형 세미에디티브 공법(Modified Semi-Additive Process, MSAP), 텐팅(tenting) 공정, 및 리프트 오프(Lift off)로 이루어진 그룹에서 선택되는 1종 이상의 방법으로 형성될 수 있으며, 그 방법이 특별히 한정되는 것은 아니다.
상기 제1절연층(170a)과 제2절연층(170b)은 솔더 레지스트를 이용하여 형성될 수 있으며, 상기 제1절연층(170a)과 제2절연층(170b)에 제1외부회로패턴(180a)과 제2 외부회로패턴(180b)을 형성한다.
또한, 본 발명의 일 실시예에 따르면, 다음 도 2b와 같이 상기 도 2a의 비아 홀(120)의 내벽에 금속층(121)을 포함할 수 있다. 상기 금속층(121)은 상기 시드층 형성에 사용된 재료와 동일한 재료를 이용할 수 있으나, 특별히 이에 한정되는 것이 아니다. 상기 금속층(121)은 기판의 SI 특성을 향상시키기 위하여 적용되는 것이 바람직하다. 이는 작동 주파수가 높아짐에 따라 신호가 표면으로 전송되는 현상에 의하여 비아의 표면 즉 내벽층의 전도도가 높은 것이 신호 전송에 유리하기 때문이다. 이를 위하여 금속층(121)의 두께는 5㎛ 이내로 형성되는 것이 적당하며 이를 초과하는 경우 공정비 및 재료비의 증가를 가져 올 수 있다.
또한, 본 발명에서는 다음 도 3a에서와 같이 베이스 기판(110), 상기 베이스 기판을 관통하는 비아 홀(120), 상기 비아 홀(120)의 양면에 형성된 제1내부회로패턴(160a)과 제2내부회로패턴(160b), 상기 제1내부회로패턴(160a)과 제2내부회로패턴(160b)에 형성된 제1시드층(150a)과 제2시드층(150b), 상기 제1시드층(150a)과 제2시드층(150b) 위에 형성된 및 제1절연층(170a)과 제2절연층(170b), 상기 제1절연층(170a)과 제2절연층(170b)에 형성된 제1외부회로패턴(180a)과 제2 외부회로패턴(180b)을 포함할 수 있다.
즉, 본 발명에 따르면 내부 회로 패턴의 형성 방법에 따라 그 구조의 일부가 변형될 수도 있다.
또한, 본 발명의 일 실시예에 따르면, 다음 도 3b와 같이 상기 도 3a의 비아 홀(120)의 내벽에 5㎛ 이내의 금속층(121)을 포함할 수 있다. 상기 금속층(121)은 상기 시드층 형성에 사용된 재료와 동일한 재료를 이용할 수 있으나, 특별히 이에 한정되는 것이 아니다. 상기 금속층(121)은 상기 시드층 형성에 사용된 재료와 동일한 재료를 이용할 수 있으나, 특별히 이에 한정되는 것이 아니다. 상기 금속층(121)은 기판의 SI 특성을 향상시키기 위하여 적용되는 것이 바람직하다. 이는 작동 주파수가 높아짐에 따라 신호가 표면으로 전송되는 현상에 의하여 비아의 표면 즉 내벽층의 전도도가 높은 것이 신호 전송에 유리하기 때문이다. 이를 위하여 금속층(121)의 두께는 5㎛ 이내로 형성되는 것이 적당하며 이를 초과하는 경우 공정비 및 재료비의 증가를 가져 올 수 있다.
이하에서 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 상세히 설명한다.
다음 도 4a~4i는 세미 에디티브 공법(SAP)을 이용한 다층 인쇄회로기판의 제조공정을 나타낸 것으로, 이를 참조하여 설명한다.
먼저, 도 4a에서와 같이 베이스 기판(110)을 준비하고, 드릴링 공정을 거쳐 상기 베이스 기판 (110)에 비아 홀(120)을 형성한다.(도 4b)
상기 비아 홀(120)을 형성한 다음, 상기 비아 홀(120)의 내벽에 금속층 형성 단계를 더 포함할 수도 있으며, 상기 금속층의 두께는 5㎛ 이하로 형성되는 것이 바람직하다.
또한, 도 4c에서와 같이 상기 비아 홀(120)에는 구리 금속 등을 포함하는 도전성 페이스트(130)을 충진시킨다. 그 다음, 상기 도전성 페이스트(130)를 경화시킨다. 상기 도전성 패이스트의 경화는 진공 오븐, N2 오븐, 오븐, 리플로우(reflow) 혹은 퍼니스(Furance)와 같이 온도를 줄 수 있는 장비를 이용 할 수 있으며, 본 발명에서는 상기 도전성 페이스트(130)를 먼저 경화시시키 때문에 종래와 같이 열압착 등의 과정을 거치지 않기 때문에 열충격에 의한 구리 기판과 도전성 페이스트 간의 밀착력 불량을 해결할 수 있다.
그 다음, 도 4d에서와 같이 상기 비아 홀(120)의 상부 및 하부에 제1시드층(150a)과 제2시드층(150b)을 각각 형성시킨다. 상기 제1시드층(150a)과 제2시드층(150b)은 티타늄(Ti), 크롬(Cr), 및 이들의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상의 재료를 이용하여 스퍼터링(Sputtering), 전자 빔(e-beam), 증발(Evaporation)과 같은 물리적 증착법; 화학적 증착법; 또는 무전해 도금법 등으로 형성시킬 수 있다.
상기 제1시드층(150a)과 제2시드층(150b)의 두께는 5㎛ 이내로 형성시키는 것이 바람직하며, 상기 제1시드층(150a)과 제2시드층(150b)의 폭은 상기 비아 홀(120)의 폭을 포함할 수 있도록, 상기 비아 홀(120)보다 크게 형성시키는 것이 바람직하다.
본 발명에서는 상기 도전성 페이스트(130)와 제1시드층(150a)과 제2시드층(150b)가 직접적으로 접합되어 밀착력을 내는 것이다. 그리고 이러한 방법을 사용하기 위해서는 사전에 상기 도전성 페이스트(130)가 완전히 경화되어 있어야 되기 때문에, 경화 전에 발생되는 가스 방출 등의 문제를 현저하게 줄일 수 있다.
그 다음, 도 4e에서와 같이 상기 제1시드층(150a)과 제2시드층(150b) 위에 드라이 필름 레지스트 등을 이용한 희생층(161)을 이용하여 제1내부회로패턴(160a)과 제2내부회로패턴(160b)을 형성시키고, 도금 공정을 거쳐 도금층(190)을 형성한다. 상기 도금 공정으로는 전해 도금 공정 또는 무전해 도금 공정이 사용될 수 있으며, 그 방법이 특별히 한정되지 않는다. 그 다음, 도 4g에서와 같이 도금 레지스트를 제거하고, 불필요한 잔류물을 플래쉬(flash) 에칭하여 제거한다.
그 다음, 상기 제1내부회로패턴(160a)과 제2내부회로패턴(160b)과 비아 홀(120)을 보호하도록, 상기 기판(110)에 솔더 레지스트를 이용한 상기 제1절연층(170a)과 제2절연층(170b)을 적층시키고(도 4h), 상기 비아 홀(120)을 오픈시키고(도 4i), 마지막으로 도 4j처럼 상기 제1절연층(170a)과 제2절연층(170b) 상에 제1외부회로패턴(180a)과 제2 외부회로패턴(180b)을 형성한다.
상기와 같은 방법을 이용하는 경우, SAP와 같은 미세한 패턴을 만드는 공정을 적용할 수 있어 미세 패턴 즉, 20㎛ 이하의 패턴을 형성할 수 있다.
다음 도 5a~도 5j는 텐팅(tenting) 공법을 이용한 다층 인쇄회로기판의 제조공정을 나타낸 것으로, 이를 참조하여 설명한다.
먼저, 도 5a와 같이 베이스 기판으로 동박적층판(110)을 준비하고, 드릴링 공정을 거쳐 상기 동박적층판(110)에 비아 홀(120)을 형성한다.(도 5b) 상기 동박적층판(110)은 절연체 코어(111)의 양면에 구리 금속층(112a, 112b)이 접착된 것이다. 상기 코어층(111)은 수지(resin) 계열의 재질을 갖는 고분자 시트(sheet)이다.
상기 비아 홀(120)을 형성한 다음, 상기 비아 홀(120)의 내벽에 금속층 형성 단계를 더 포함할 수도 있으며, 상기 금속층의 두께는 5㎛ 이하로 형성되는 것이 바람직하다.
다음 도 5c와 같이, 상기 비아 홀(120)에는 구리 금속 등을 포함하는 도전성 페이스트(130)을 충진시킨다. 그 다음, 상기 도전성 페이스트(130)를 경화시킨다. 상기 도전성 페이스트의 경화는 진공 오븐, N2 오븐, 오븐, 리플로우(reflow) 혹은 퍼니스(Furance)와 같이 온도를 줄 수 있는 장비를 이용 할 수 있으며, 본 발명에서는 상기 도전성 페이스트(130)를 먼저 경화시시키 때문에 종래와 같이 열압착 등의 과정을 거치지 않기 때문에 열충격에 의한 구리 기판과 도전성 페이스트 간의 밀착력 불량을 해결할 수 있다.
그 다음, 도 5d와 같이 상기 동박적층판(110)의 일면 및 타면에 형성된 구리 금속층(112a, 112b) 상에 드라이필름을 도포하고, 마스크로 블로킹한 상태에서 자외선을 조사한다. 그 후, 드라이필름을 현상액에 작용시키면, 자외선의 조사에 의해 경화된 부분은 그대로 남는 반면, 경화되지 않은 부분은 제거되어 에칭레지스트 패턴이 형성된다. 그 후, 에칭 레지스트 패턴으로부터 노출된 부분의 금속층(112a, 112b)을 에칭으로 제거하고, 에칭 레지스트 패턴을 박리하면 결과적으로 제1내부회로패턴(160a)과 제2내부회로패턴(160b)이 형성된다.
상기 방법의 경우, 베이스 기판(110)의 금속층(112a, 112b)의 일부를 선택적으로 제거하여, 상기 코어층(111) 상에 제1내부회로패턴(160a)과 제2내부회로패턴(160b)을 형성할 수 있기 때문에, 보다 미세한 패턴 구현이 가능한 특징을 가진다.
상기 제1내부회로패턴(160a)과 제2내부회로패턴(160b)이 형성된 베이스 기판(110)에 솔더 레지스트를 이용한 상기 제1절연층(170a)과 제2절연층(170b)을 적층시키고(도 5e), 비아 홀(120)을 오픈시킨다.(도 5f)
그 다음, 도 5g와 같이 상기 오픈된 비아 홀(120)의 상부 및 하부에 제1시드층(150a)과 제2시드층(150b)을 각각 형성시킨다. 상기 제1시드층(150a)과 제2시드층(150b)은 티타늄(Ti), 크롬(Cr), 및 이들의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상의 재료를 이용하여 스퍼터링(Sputtering), 전자 빔(e-beam), 증발(Evaporation)과 같은 물리적 증착법; 화학적 증착법; 또는 무전해 도금법 등으로 형성시킬 수 있다.
상기 제1시드층(150a)과 제2시드층(150b)의 두께는 5㎛ 이내로 형성시키는 것이 바람직하며, 상기 제1시드층(150a)과 제2시드층(150b)의 폭은 상기 비아 홀(120)의 폭을 포함할 수 있도록, 상기 비아 홀(120)보다 크게 형성시키는 것이 바람직하다.
본 발명에서는 상기 도전성 페이스트(130)와 제1시드층(150a)과 제2시드층(150b)가 직접적으로 접합되어 밀착력을 내는 것이다. 그리고 이러한 방법을 사용하기 위해서는 사전에 상기 도전성 페이스트(130)가 완전히 경화되어 있어야 되기 때문에, 경화 전에 발생되는 가스 방출 등의 문제를 현저하게 줄일 수 있다.
그 다음, 상기 제1시드층(150a)과 제2시드층(150b) 위에 드라이 필름 레지스트 등을 이용한 희생층(161)을 이용하여 제3내부회로패턴(160c)과 제4내부회로패턴(160d)를 형성시키고(도 5h), 도금 공정을 거친다. 상기 도금 공정으로는 전해 도금 공정 또는 무전해 도금 공정이 사용될 수 있으며, 그 방법이 특별히 한정되지 않는다.
그 후의 공정은 상기 도 4의 공정에 따라 그대로 진행한다. 즉, 상기 도금 레지스트를 제거하고, 불필요한 잔류물을 플래쉬(flash) 에칭하여 제거한다.
그 다음, 상기 제3내부회로패턴(160c)과 제4내부회로패턴(160d)과 비아 홀(120)을 보호하도록, 상기 기판(110)에 솔더 레지스트를 이용한 추가의 절연층을 적층시키고(도 5i), 상기 비아 홀(120)을 오픈시키고 마지막으로 상기 추가 절연층 상에 제1외부회로패턴(180a)과 제2 외부회로패턴(180b)을 형성한다.(도 5j)
10, 110 : 기판
111 : 코어
112a, 112b : CCL에서의 구리층
20, 120 : 비아 홀
121 : 금속층
30, 130 : 도전성 구리 페이스트
40 : 구리 라미네이션 시트
150a, 150b : 시드층
160a, 160b, 160c, 160d : 내부회로패턴
161 : 희생층
170a, 170b, 170c, 170d : 절연층
180a, 180b : 외부회로패턴

Claims (15)

  1. 베이스 기판,
    상기 베이스 기판을 관통하는 비아 홀,
    상기 비아 홀의 양면에 형성된 제1시드층과 제2시드층,
    상기 제1시드층과 제2시드층 위에 형성된 제1내부회로패턴과 제2내부회로패턴 및 제1절연층과 제2절연층, 및
    상기 제1절연층과 제2절연층에 형성된 제1외부회로패턴과 제2 외부회로패턴을 포함하는 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 비아 홀의 내벽에 금속층을 포함하는 것인 다층 인쇄회로기판.
  3. 제2항에 있어서,
    상기 금속층은 5㎛ 이내의 두께를 가지는 것인 다층 인쇄회로 기판
  4. 제1항에 있어서,
    상기 제1시드층과 제2시드층은 티타늄(Ti), 크롬(Cr), 및 이들의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상인 다층 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1시드층과 제2시드층은 5㎛ 이내의 두께를 가지는 것인 다층 인쇄회로기판.
  6. 제1항에 있어서,
    상기 비아 홀의 내부에는 구리(Cu), 은(Ag), 및 티타늄(Ti) 중에서 선택되는 1종 이상의 도전성 금속을 포함하는 도전성 페이스트가 충진되는 것인 다층 인쇄회로기판.
  7. 제6항에 있어서,
    상기 도전성 페이스트는 상기 제1시드층과 제2시드층과 직접 접합되는 것인 다층 인쇄회로기판.
  8. 제1항에 있어서,
    상기 제1내부회로패턴과 제2내부회로패턴은 세미에디티브 공법(Semi-Additive Process, SAP), 변형 세미에디티브 공법(Modified Semi-Additive Process, MSAP), 텐팅(tenting) 공정, 및 리프트 오프(Lift off)로 이루어진 그룹에서 선택되는 1종 이상의 방법으로 형성되는 것인 다층 인쇄회로기판.
  9. 제1항에 있어서,
    선택적으로 상기 제1시드층과 제2시드층이 상기 내부회로패턴의 상부에 포함되는 것인 다층 인쇄회로기판.
  10. 베이스 기판을 가공하여 비아 홀을 형성시키는 단계,
    상기 비아 홀의 내부에 도전성 페이스트를 채우는 단계,
    상기 도전성 페이스트를 경화시키는 단계,
    상기 비아 홀의 양면에 시드층을 형성시키는 단계, 및
    상기 시드층에 내부회로패턴을 형성하는 단계를 포함하는 다층 인쇄회로기판의 제조방법.
  11. 제10항에 있어서,
    상기 비아 홀 형성 후, 상기 비아 홀의 내벽에 금속층 형성 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  12. 제10항에 있어서,
    상기 도전성 페이스트는 구리(Cu), 은(Ag), 및 티타늄(Ti) 중에서 선택되는 1종 이상의 도전성 금속을 포함하는 것인 다층 인쇄회로기판의 제조방법.
  13. 제10항에 있어서,
    상기 시드층은 티타늄(Ti), 크롬(Cr), 및 이들의 합금으로 이루어진 그룹으로부터 선택되는 1종 이상인 다층 인쇄회로기판의 제조방법.
  14. 제10항에 있어서,
    상기 시드층은 스퍼터링(Sputtering), 전자 빔(e-beam), 증발(Evaporation)과 같은 물리적 증착법; 화학적 증착법; 또는 무전해 도금법 으로 형성되는 것인 다층 인쇄회로기판의 제조방법.
  15. 제10항에 있어서,
    상기 시드층은 상기 비아 홀보다 크게 형성되는 것인 다층 인쇄회로기판의 제조방법.
KR1020120112427A 2012-10-10 2012-10-10 다층 인쇄회로기판 및 이의 제조방법 KR20140046225A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120112427A KR20140046225A (ko) 2012-10-10 2012-10-10 다층 인쇄회로기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120112427A KR20140046225A (ko) 2012-10-10 2012-10-10 다층 인쇄회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140046225A true KR20140046225A (ko) 2014-04-18

Family

ID=50653269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120112427A KR20140046225A (ko) 2012-10-10 2012-10-10 다층 인쇄회로기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20140046225A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114885524A (zh) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114885524A (zh) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板
CN114885524B (zh) * 2022-05-11 2024-05-07 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US9711440B2 (en) Wiring board and method for manufacturing the same
JP2014027284A (ja) 印刷回路基板及びその製造方法
JP2006190928A (ja) Ｂｇａパッケージおよびその製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP2007281336A (ja) 両面プリント配線板の製造方法および多層プリント配線板
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP3037662B2 (ja) 多層配線基板およびその製造方法
JP2013135080A (ja) 多層配線基板の製造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2001015913A (ja) 片面回路基板とその製造方法、および多層プリント配線板の製造方法
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR101177651B1 (ko) 인쇄회로기판 및 그 제조방법
JP2019192896A (ja) プリント回路基板の製造方法
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
KR20150037801A (ko) 인쇄회로기판 및 그 제조방법
KR20140046225A (ko) 다층 인쇄회로기판 및 이의 제조방법
KR101765906B1 (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JPH10107445A (ja) 多層配線基板およびその製造方法
JP2007335631A (ja) 積層配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application