KR20140046063A - 변형을 감지하는 전계 효과 트랜지스터 장치, 기기 및 방법 - Google Patents

변형을 감지하는 전계 효과 트랜지스터 장치, 기기 및 방법 Download PDF

Info

Publication number
KR20140046063A
KR20140046063A KR1020147006227A KR20147006227A KR20140046063A KR 20140046063 A KR20140046063 A KR 20140046063A KR 1020147006227 A KR1020147006227 A KR 1020147006227A KR 20147006227 A KR20147006227 A KR 20147006227A KR 20140046063 A KR20140046063 A KR 20140046063A
Authority
KR
South Korea
Prior art keywords
layer
electric field
nanoparticles
channel
change
Prior art date
Application number
KR1020147006227A
Other languages
English (en)
Other versions
KR101573645B1 (ko
Inventor
자니 키비오자
리차드 화이트
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20140046063A publication Critical patent/KR20140046063A/ko
Application granted granted Critical
Publication of KR101573645B1 publication Critical patent/KR101573645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/2287—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges
    • G01L1/2293—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges of the semi-conductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Sensors (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

장치는 전하 캐리어들을 소스 전극(203)으로부터 드레인 전극(204)으로 흐를 수 있도록 구성된 제1 층(201)과, 제1 층(201)과 제2 층(206) 사이에서 형성된 전계를 이용하여 제1 층(201) 내 전하 캐리어들의 밀도를 제어하도록 구성된 제2 층(206)과, 제1 층(201)과 제2 층(206) 사이에 위치하여 제1 층(201)을 전계로부터 차폐시키는 제3 층(211)을 포함하며, 제3 층(211)은 전기 전도성 나노입자들(212)의 층을 포함하며 제3 층(211)에 응력이 가해질 때 제1 층(201)이 받는 전계의 강도가 변하여 전하 캐리어 밀도의 변화 및 제1 층(201)의 컨덕턴스의 상응하는 변화를 일으키도록 구성된다.

Description

변형을 감지하는 전계 효과 트랜지스터 장치, 기기 및 방법{FIELD EFFECT TRANSISTOR APPARATUS, DEVICE AND METHOD FOR SENSING DEFORMATION}
본 개시 내용은 가요성/신축성(flexible/stretchable) 전자장치, 이와 연관된 방법 및 장치의 분야에 관한 것으로, 특히 장치의 물리적 변형을 감지하도록 구성된 전계 효과 트랜지스터에 관한 것이다. 개시된 어떤 사례의 양태/실시예는 휴대 전자 장치들, 특히 (비록 이들이 사용 시 크래들에 놓여질 수 있지만) 사용시 손에 쥐고 쓸 수 있는(hand-held) 소위 휴대용(hand-portable) 전자 기기(electronic devices)에 관한 것이다. 이러한 휴대용 전자 장치는 소위 개인 휴대 정보 단말기(PDA)를 포함한다.
하나 이상의 개시된 예의 양태/실시예에 따른 휴대 전자 기우가지 이상의 오디오/텍스트/비디오 통신 기능(예를 들면, 원격통신, 비디오-통신 및/또는 텍스트 전송, 단문 메시지 서비스(SMS)/멀티미디어 메시지 서비스(MMS)/이메일링 기능, 인터렉티브/넌-인터렉티브 시청 기능(예를 들면, 웹-브라우징, 네비게이션, TV/프로그램 시청 기능), 음악 레코딩/재생 기능(예를 들면, MP3 또는 다른 포맷 및/또는 (FM/AM) 라디오 방송 레코딩/재생), 데이터 기능의 다운로딩/송신, (예를 들면, (예를 들어, 내장형) 디지털 카메라를 이용한) 이미지 캡쳐 기능, 및 게임 기능을 제공할 수 있다.
가요성 및 신축성 전자장치는 기기의 새로운 폼 팩터가 제조될 수 있게 하며 또한 시스템의 변형에 기반하여 정교한 사용자 인터페이스 개념을 가능하게 해준다. 사용자 인터페이스 응용을 위해, 시스템의 현재 형상을 검출하고 그리고/또는 그 변형의 공간적 분포를 측정할 수 있는 것이 유익하다(또한 심지어 때로는 필요하기조차 하다). 이것은 스트레인 게이지(strain gauges)의 네트워크를 이용하여 수행될 수 있다. 그러나, 그러한 시스템은 부피가 크고 복잡하며 비교적 값 비싸다는 경향이 있다. 또한, 스트레인 게이지의 크기가 크기 때문에 시스템의 공간적 해상도를 제한하게 되며 기기 소형화에 제약을 주게 된다.
본원에 개시된 장치 및 방법은 이러한 문제를 해결할 수도 또는 해결하지 못할 수도 있다.
종래의 공개된 문서 또는 본 명세서의 어떠한 배경의 리스트나 설명은 반드시 그 문서나 배경이 최신 기술의 일부분이거나 보통의 일반 상식이라는 인식을 갖지 않아야 한다. 본 개시 내용의 한가지 이상의 양태/실시예는 한가지 이상의 배경의 문제를 해결할 수도 또는 해결하지 못할 수도 있다.
제1 양태에 따르면, 장치가 제공되며, 상기 장치는,
전하 캐리어들이 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과,
상기 제1 층 내 전하 캐리들의 밀도를 상기 제1 층과 제2 층 사이에 형성된 전계를 이용하여 제어하도록 구성된 제2 층과,
상기 제1 층과 상기 제2 층 사이에 위치하고 상기 제1 층을 상기 전계로부터 차폐하는 제3 층을 포함하며,
상기 제3 층은 전기 전도성의 나노입자들의 층을 포함하며 상기 제3 층에 응력이 가해질 때 상기 제1 층이 받는 전계의 강도가 변동하여 상기 전하 캐리어 밀도의 변화 및 상기 제1 계층의 컨덕턴스의 상응하는 변화를 일으키도록 구성된다.
상기 제3 층에 가해진 상기 응력은 압축, 인장, 또는 전단 응력일 수 있다. 상기 제3 층에 가해진 상기 응력은 상기 나노입자들의 위치의 변화, 상기 나노입자들의 형상의 변화, 상기 나노입자들의 방위의 변화, 및 인접한 나노입자들 간의 거리의 변화 중 하나 이상을 유발할 수 있다. 상기 나노입자들의 위치, 형상, 방위 및/또는 이격의 변화는 유효 전계 강도의 변화를 유발할 수 있으며 그래서 전기 컨덕턴스의 변화를 유발할 수 있다.
상기 장치는 인접 나노입자들 간의 거리의 증가 또는 감소로 인해 각기 상기 제1 층이 받는 전계 강도의 증가 또는 감소되도록 구성될 수 있다.
상기 전계는 상기 제2 층에 의해 제공될 수 있다. 상기 제1 층과 상기 제2 층 사이에 전위차가 인가될 때 상기 전계가 형성될 수 있다. 상기 장치는 상기 제2 층과 몸체/기판 전극 사이에 전위차가 인가될 때 상기 전계가 형성되도록 구성된 몸체 또는 기판 전극을 포함할 수 있다.
상기 제3 층은 압축 또는 인장 응력의 성분이 제3 층의 평면에 평행하 때 상기 제3 층의 평면에서 인접한 나노입자들 간의 거리가 변하도록 구성될 수 있다. 제3 층은 전단 응력의 성분이 제3 층의 평면에 대해 평행할 때 나노입자의 방위가 변하도록 구성될 수 있다.
상기 장치는 상기 제1, 제2 및 제3 층 중 하나 이상의 층이 가역적으로 변형가능하도록 구성될 수 있다. 상기 장치는 상기 제1, 제2 및 제3 층 중 하나 이상의 층이 광학적으로 투명하도록 구성될 수 있다.
상기 제1 및/또는 제2 층은 적어도 하나 이상의 그래핀 층으로 구성될 수 있다. 상기 제2 층은 그래핀, 단층의 그래핀 판상체, 다층의 그래핀 판상체, 탄소 나노튜브 네트워크 및 금속 나노와이어 메시중 하나 이상을 포함할 수 있다. 다층 그래픽 판상체는 평균하여 2-10, 10-50, 50-100 또는 >100 그래핀 층을 포함할 수 있다.
전기 전도성 나노입자들의 층은 전기 전도성 나노입자들의 하나 이상의 단분자층을 포함할 수 있다. 상기 제3 층의 여러 구역/영역에서 단분자층의 개수는 변할 수 있다. 상기 전기 전도성 나노입자들은 금속 나노입자들일 수 있다. 전기 전도성 나노입자들은 금 나노입자들일 수 있다. 상기 전기 전도성 나노입자들의 평균 직경은 1 내지 1000 nm, 5 내지 40 nm, 또는 10 내지 20 nm 일 수 있다. 평균의 비응력(unstressed) 입자간 간격은 1nm보다 적거나 같을 수 있다.
상기 장치는 전기 전도성 나노입자들이 용량성 결합 및 양자 기계 결합 중 하나 이상의 결합에 의해 서로 전기적으로 결합되도록 구성될 수 있다. 상기 전기 전도성 나노입자들의 방위, 밀도 및 분리 중 하나 이상이 나노입자들 간의 전기적 결합을 가능하도록 구성될 수 있다.
상기 제3 층은 상기 제3 층의 인접한 전기 전도성 나노입자들 사이의 직접적인 물리적 접촉을 방지하도록 구성된 적어도 전기 절연 물질로 형성될 수 있다. 상기 전기 절연 물질은 상기 제2 층과 상기 전기 전도성 나노입자 사이의 직접적인 물리적 접촉을 방지하도록 구성될 수 있다. 상기 전기 절연 물질은 상기 제1 층과 상기 전기 전도성 나노입자 간의 직접적인 물리적 접촉을 방지하도록 구성될 수 있다. 상기 전기 절연 물질은 계면 활성제(surfactant)를 포함할 수 있다. 상기 계면 활성제는 알칸티올(alkanethiol)을 포함할 수 있다. 상기 계면 활성제는 데칸티올(decanethiol)을 포함할 수 있다.
상기 장치는 상기 제2 층과 상기 제3 층 사이의 또 다른 층을 포함할 수 있다. 상기 또 다른 층은 상기 제2 층과 상기 전기 전도성 나노입자 사이의 직접적인 물리적 접촉을 방지하도록 구성될 수 있다. 상기 장치는 상기 제1 층과 상기 제3 층 사이의 또 다른 층을 포함할 수 있다. 상기 또 다른 층은 상기 전기 전도성 나노입자들과 상기 제1 층 사이의 직접적인 물리적 접촉을 방지하도록 구성된 전기 절연 물질을 포함할 수 있다. 상기 또 다른 층(들)의 전기 절연 물질은 하이드로포빈 프로틴(hydrophobin protein)을 포함할 수 있다.
상기 장치는 기판을 포함할 수 있다. 상기 제1, 제2 및 제3 층은 상기 기판의 상부에 위치될 수 있다. 상기 기판은 가역적으로 변형가능하다. 상기 기판은 탄성체(elastomer)를 포함할 수 있다. 상기 기판은 폴리 디메틸 실록산(polydimethylsiloxane (PDMS))과 폴리에틸렌 테레프탈레이트(polyethylene terephthalate (PET)) 중 적어도 하나를 포함할 수 있다.
상기 장치는 둘 이상의 채널을 포함할 수 있다. 각각의 채널은 전하 캐리어들이 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성될 수 있다. 상기 장치는 둘 이상의 게이트 전극을 포함할 수 있다. 각각의 게이트 전극은 하나 이상의 채널들 내 전하 캐리어들의 밀도를 상기 게이트 전극과 상기 각각의 채널 사이에 형성된 전계를 이용하여 제어하도록 구성될 수 있다. 상기 채널 및 게이트 전극은 멀티플렉싱 아키텍처(multiplexing architecture)를 형성하도록 배열될 수 있다. 둘 이상의 게이트 전극 중 적어도 하나는 상기 게이트 전극의 전계를 한정하도록 구성된 측부 가아드(side guard)를 포함할 수 있다. 상기 채널들은 서로에 대해 거의 평행하게 배열될 수 있다. 상기 게이트 전극들은 서로에 대해 거의 평행하게 배열될 수 있다. 상기 채널들은 상기 게이트 전극들에 대해 거의 직교하여 배열될 수 있다.
상기 장치는 소스 및 드레인 전극을 포함할 수 있다. 상기 소스 및 드레인 전극은 백금(platinum), 티타늄(titanium), 금 및 그래핀 중 하나 이상을 포함할 수 있다.
상기 장치는 변형 센서, 표면 코팅(surface coating), 및 전계 효과 트랜지스터 중 하나 이상을 포함할 수 있다.
또 다른 양태에 따르면, 본원에 기술된 어떠한 장치라도 포함하는 기기가 제공된다. 상기 기기는 다음과 같은 전자 기기, 휴대 전자 기기, 휴대 통신 기기, 전술한 기기들 중 어떤 기기용의 전자 디스플레이, 및 전술한 기기들 중 어떤 기기용의 모듈 중 적어도 하나일 수 있다.
또 다른 양태에 따르면, 방법이 제공되며, 상기 방법은,
제1 층을 증착하는 단계와,
상기 제1 층의 상부에 제3 층을 증착하는 단계와,
장치를 형성하기 위해 상기 제3 층의 상부에 제2 층을 증착하는 단계를 포함하며, 상기 장치는 전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과, 상기 제1 층과 제2 층 사이에서 형성된 전계를 이용하여 상기 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 상기 제2 층과, 상기 제1 층과 상기 제2 층 사이에 위치하여 상기 제1 층을 상기 전계로부터 차폐시키는 제3 층을 포함하며, 상기 제3 층은 전기 전도성 나노입자들의 층을 포함하며 상기 제3 층에 응력이 가해질 때 상기 제1 층이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성된다.
또 다른 양태에 따르면, 방법이 제공되며, 상기 방법은,
전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과, 상기 제1 층과 제2 층 사이에서 형성된 전계를 이용하여 상기 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 상기 제2 층과, 상기 제1 층과 상기 제2 층 사이에 위치하여 상기 제1 층을 상기 전계로부터 차폐시키는 제3 층 - 상기 제3 층은 전기 전도성 나노입자들의 층을 포함하며 상기 제3 층에 응력이 가해질 때 상기 제1 층이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성됨 - 과를 포함하는 장치를 제공/이용하는 단계와,
상기 제1 층의 상기 컨덕턴스를 측정하는 단계를 포함한다.
상기 방법은 상기 장치에 응력을 가하는 단계를 포함할 수 있다. 상기 방법은 가해진 응력에 의해 야기된 상기 제1 층의 컨덕턴스의 변화를 검출하는 단계를 포함할 수 있다.
또 다른 양태에 따르면, 장치가 제공되며, 상기 장치는,
전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 채널과,
상기 채널 내 전하 캐리어 밀도를 게이트 전극과 상기 채널 사이에 형성된 전계를 이용하여 제어하도록 구성된 상기 게이트 전극과,
상기 채널과 상기 게이트 전극 사이에 위치되어 상기 채널을 상기 전계로부터 차폐하는 차폐 층을 포함하며,
상기 차폐 층은 전기 전도성 나노입자들의 층을 포함하며 상기 차폐 층에 응력이 가해질 때, 상기 채널이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 채널의 컨덕턴스의 상응하는 변화를 일으키도록 구성된다.
또 다른 양태에 따르면, 방법이 제공되며, 상기 방법은,
채널 층을 증착하는 단계와,
상기 채널 층의 상부에 차폐 층을 증착하는 단계와,
장치를 형성하기 위해 상기 차폐 층의 상부에 게이트 전극을 증착하는 단계를 포함하며, 상기 장치는 전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 채널과, 상기 채널 내 전하 캐리어들의 밀도를 게이트 전극과 상기 채널 사이에 형성된 전계를 이용하여 제어하도록 구성된 상기 게이트 전극과, 상기 채널과 상기 게이트 전극 사이에 위치되어 상기 채널을 상기 전계로부터 차폐하는 차폐 층을 포함하며, 상기 차폐 층은 전기 전도성 나노입자들의 층을 포함하며 상기 차폐 층에 응력이 가해질 때, 상기 채널이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 채널의 컨덕턴스의 상응하는 변화를 일으키도록 구성된다.
또 다른 양태에 따르면, 방법이 제공되며, 상기 방법은,
전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 채널과, 게이트 전극과 상기 채널 사이에 형성된 전계를 이용하여 상기 채널 내 전하 캐리어들의 밀도를 제어하도록 구성된 상기 게이트 전극과, 상기 채널과 상기 게이트 전극 사이에 위치하여 상기 채널을 상기 전계로부터 차폐시키는 차폐 층 - 상기 차폐 층은 전기 전도성 나노입자들의 층을 포함하며 상기 차폐 층에 응력이 가해질 때 상기 채널이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 채널의 컨덕턴스의 상응하는 변화를 일으키도록 구성됨 - 과를 포함하는 장치를 제공/이용하는 단계와,
상기 채널의 상기 컨덕턴스를 측정하는 단계를 포함한다.
본원에 개시된 모든 방법의 단계들은 본 기술에서 통상의 지식을 가진 자들에 의해 명시적으로 언급되지 않거나 또는 이해되지 않는 한, 개시된 그대로의 순서대로 수행되어야 하는 것은 아니다.
또 다른 양태에 따르면, 캐리어상에 기록된 컴퓨터 프로그램이 제공되며, 상기 컴퓨터 프로그램은 본원에 기술된 모든 방법을 수행하도록 구성된 컴퓨터 코드를 포함한다.
상기 장치는 상기 컴퓨터 프로그램의 코드를 처리하도록 구성된 프로세서를 포함할 수 있다. 상기 프로세서는 주문형 집적 회로(ASIC)를 포함하는 마이크로프로세서일 수 있다.
본 개시 내용은 조합하여 또는 개별적으로 (청구한 것을 포함하여) 특별하게 언급하든 언급 하지 않든 개별적으로 또는 여러 조합으로 하나 이상의 상응하는 양태, 예시적인 실시예 또는 특징을 포함한다. 논의된 기능들 중 하나 이상을 수행하는 상응하는 수단 또한 본 개시 내용에 속한다.
개시된 방법들 중 하나 이상의 방법을 구현하기 위한 상응하는 컴퓨터 프로그램도 또한 본 개시 내용에 속하며 개시된 예시적인 실시예들 중 하나 이상의 실시예에 의해 포함된다.
전술한 요약은 단지 예시적인 것이며 제한하려는 것이 아니다.
이제 첨부 도면을 참조하여 단지 예를 들어서 하기 설명이 제공된다.
도 1은 종래의 전계 효과 트랜지스터를 도시한다.
도 2는 게이트 전극과 전도 채널 사이에 위치한 전기 전도성 나노입자em들(electrically conducting nanoparticles)의 층을 포함하는 전계 효과 트랜지스터를 도시한다.
도 3은 도 2의 전계 효과 트랜지스터의 평면도이다.
도 4a는 양친매성 계면 활성제 분자(amphiphilic surfactant molecule)를 도시한다.
도 4b는 양친매성 계면 활성제 분자에 의해 서로 분리된 다수의 전기 전도성 나노입자를 도시한다.
도 5는 용량성 결합(capacitive coupling) 및 양자 기계 터널링(quantum mechanical tunneling)에 의해 서로 전기적으로 결합된 다수의 나노 입자를 도시한다.
도 6a는 압축 응력 하의 전기 전도성 나노입자들의 층을 도시한다.
도 6b는 인장 응력 하의 전기 전도성 나노입자들의 층을 도시한다.
도 7은 여러 바이어스 전압에서 입자간 거리에 따라 인접 나노입자들 간의 계산된 임피던스가 어떻게 변하는지를 도시한다.
도 8은 그래핀 전계 효과 트랜지스터의 컨덕턴스가 게이트 전압에 따라 어떻게 변하는 지를 도시한다.
도 9는 도 2의 전계 효과 트랜지스터의 컨덕턴스가 스트레인(strain)에 따라 변하는 것을 어떻게 예측하는지를 도시한다.
도 10은 주어진 물질의 굴곡의 최대 반경을 도시한다.
도 11은 멀티플렉싱 아키텍처를 형성하기 위해 배열된 다수의 전계 효과 트랜지스터를 도시한다.
도 12a는 압축 및 인장 응력에 따라 입자간 이격이 어떻게 변하는 지를 도시한다.
도 12b는 도 11의 멀티플렉싱 아키텍처에 미치는 스트레인 포인트를 도시한다.
도 12c는 압축 응력 및 인장 응력의 영향 하에 시간에 따라 채널 2의 컨덕턴스가 어떻게 변하는지를 도시한다.
도 12d는 압축 응력 및 인장 응력의 영향 하에 시간에 따라 채널 6의 컨덕턴스가 어떻게 변하는지를 도시한다.
도 13은 본원에 개시된 장치를 포함하는 터치-사용자 인터페이스를 도시한다.
도 14는 본원에 기술된 장치를 포함하는 기기를 도시한다.
도 15는 본원에 기술된 장치를 제조하는 방법을 도시한다.
도 16은 본원에 기술된 장치를 이용하는 방법을 도시한다.
도 17은 본원에 기술된 장치의 제조 및/또는 사용을 제어하는 컴퓨터 프로그램을 포함하는 컴퓨터 판독가능 매체를 도시한다.
도 18은 그래핀 필름을 제조하기 위한 롤-투-롤 제조 방법을 도시한다.
배경 부분에서 언급한 바와 같이, 스트레인 게이지를 이용하여 형성된 변형 센서는 부피가 크고, 복잡하며 비교적 비싸다. 게다가, 스트레인 게이지의 큰 크기 때문에 시스템의 공간 해상도가 제한되며 기기 소형화가 제약된다. 이제 이러한 문제에 대한 해결책을 제공할 수 있거나 하지 못할 수 있는 장치 및 이와 연관된 방법이 기술될 것이다.
본 장치는 하나 이상의 전계 효과 트랜지스터(FETs)를 포함한다. FET은 전류가 전도 채널을 따라서 전달되고, 그 전도 채널의 컨덕턴스가 횡 전계에 의해 제어될 수 있는 한가지 형태의 트랜지스터이다. 표준형 (평면) FET에서, 도 1에 도시된 바와 같이, p-형 실리콘(101)과 같은 반도체는 (전기 절연 층(110)으로 피복된) 기판(102) 상에서 지지되며 금속의 소스 단자(103) 및 드레인 단자(104)에 연결된다. 전류는 반도체 양단에 전위차(105)를 인가함으로써 소스 전극과 드레인 전극을 통해 각기 주입되고 모인다. 소스 전극과 드레인 전극 사이에서 반도체의 컨덕턴스는 박막 유전체 층(107)을 통해 용량적으로 결합된 제3 전극인 게이트 전극(106)에 의해 스위치 온 및 오프된다. 컨덕턴스는 (예를 들어, 전류계(108)를 이용하여) 반도체를 통해 흐르는 전류를 측정하고 전위차로 나눔으로써 결정될 수 있다. p-형 실리콘(또는 또 다른 p-형 반도체)에서, 게이트 양극 전압이 인가되면 전하 캐리어들이 공핍되고 (반도체 에서 공핍 영역(109)이 생김) 컨덕턴스가 줄어드는 반면, 게이트 양극 전압이 인가되면 전하 캐리어들이 누적되고 (전도성 영역이 만들어짐) 컨덕턴스가 증가한다.
전술한 바와 같이, 채널의 컨덕턴스는 게이트 전극에 인가된 전압에 의해 (적어도 부분적으로는) 제어된다. 그러나, 물리적 변형을 센싱하기 위하여, 장치는 인가된 응력(힘)에 감응할 필요가 있다. 이를 성취하기 위해, 본 발명의 장치(도 2)는 전도 채널(201)과 게이트 전극(206) 사이에 위치하여 전하 캐리어를 게이트 전극(206)과 채널(201) 사이에 형성된 전계로부터 차폐시키는 차폐 층(211)을 포함한다. 차폐 층은 전기 전도성 나노입자들(212) (예를 들면, 금 나노입자들)의 층을 포함하며 압축 응력 또는 인장 응력(또는 어쩌면 전단 응력)이 차폐 층(211)에 가해질 때, 인접한 나노입자들(212) 간의 거리가 변하도록 구성된다. 가해진 응력은 또한 나노입자들(212)의 위치, 형상 및/또는 방위의 변화를 일으킬 수 있다. 이것은 차례로 차폐 층(211)에서 유효 게이트 캐패시턴스의 변화와 전하/전위 분포의 변화를 유발하여, 채널(201)이 받는 전계의 강도를 변하게 만든다. 전계가 전도 채널(201) 내 전하 캐리어 밀도의 변화를 유발하기 때문에 그리고 채널의 컨덕턴스가 전하 캐리어 밀도 (및 또한 전하 캐리어의 이동도)에 비례하기 때문에, 가해진 응력의 결과로서 전계 강도의 변화는 전도 채널(201)의 컨덕턴스의 변화를 일으킨다. 이렇게, 장치의 물리적인 변형은 FET 채널(201)의 컨덕턴스의 변화에 의해 검출될 수 있다. 본 장치는 공핍 모드 또는 인헨스먼트 모드에서 사용될 수 있지만, 본원에서는 공핍 모드만(즉, 게이트 전극의 전계가 전도 채널에서 전도 영역 대신 공핍 영역을 생성하는 경우)이 기술된다. 수량적 계측을 위하여, 장치를 사용하기 전에 컨덕턴스 대 응력 커브가 조정될 수 있다. 더욱이, 다수의 FET를 이용함으로써(하기 논의됨), 변형의 공간적 분포를 판단하는 것이 가능하다.
전도 채널(201) 및 게이트 전극(206)은 보통 기판의 상부에서 패턴된 물질의 층으로서 형성될 수 있다. 그 결과로서, "(전도) 채널", "게이트 전극", "차폐 층" 및 "격리 층" (하기 참조)은 "제1 층", "제2 층", "제3 층" 및 "또 다른 층"으로 각기 치환가능하게 사용될 수 있다.
차폐 층(211)은 일반적으로 밀도있게 고도 배향된 나노입자들(212)의 단분자층(monolayer)을 포함하며 가해진 압축 또는 인장 응력의 성분이 차폐 층(211)의 평면에 대해 평행할 때 차폐 층(211)의 평면에서 인접한 나노입자(212)들 사이의 거리가 변하도록 구성된다. 실제로, 이것은 장치를 꺽고/구부리고, 신장시키고 또는 가압함으로써 성취될 수 있다. 몇몇 사례에서, 차폐 층(211)에 수직하는 (즉, 아무 평행한 성분이 없는) 힘이 가해지면 하부의 나노입자(212)를 반대 방향으로 위치시킴으로써 입자간 거리가 변할 수 있다.
전술한 기능성을 성취하기 위하여, 장치는 가용성 및/또는 신축성 물질을 포함하여야 한다. 바람직하게, 전도 채널(201), 게이트 전극(206), 차폐 층(211) 및 지지 기판(202) 중 하나 이상이 반복적인 센싱 실험이 가능하도록 가역적으로 변형가능한 물질로 만들어진다. 예를 들면, 전도 채널(201)은 그래핀을 포함할 수 있고, 게이트 전극(206)은 그래핀, 그래핀 판상체(platelets), 탄소 나노튜브 네트워크 및 금속 나노와이어 메시 중 하나 이상을 포함할 수 있고, 차폐 층(211)은 금속 나노입자와 (도데케인치올(dodecanethiol)과 같은) 알칸티올 분자(alkanethiol molecules)와의 합성물을 포함할 수 있으며, 지지 기판(202)은 PDMS 또는 FET과 같은 탄성체를 포함할 수 있다.
몇몇 실시예에서, 장치는 게이트 전극(206)과 차폐 층(211) 사이에서 게이트 전극(206)과 전기 전도성 나노입자(212) 간의 직접적인 물리적 접촉을 방지하는 격리 층(213), 및/또는 차폐 층(211)과 전도 채널(201)과의 사이에서 전기 전도성 나노입자(212)와 전도 채널(201) 간의 직접적인 물리적 접촉을 방지하는 격리 층(214)을 또한 포함한다. 이러한 실시예에서, 격리 층(들)(213, 214)은 하이드포빈(hydrophobin) 프로테인 단분자층과 같은 전기 전도성 물질, 또는 PDMS와 같은 전기 절연성 폴리머를 포함할 수 있다.
가역적으로 변형가능해지는 것뿐 아니라, 만일 전도 채널(201), 게이트 전극(206), 차폐 층(211) 및/또는 지지 기판(202)을 형성하는데 사용된 물질이 광학적으로 투명하다면 더 바람직하다. 이러한 특징은 장치가 어떠한 가역적인 광학적 충격없이도 터치-감응 디스플레이(또는 다른 가시성 장치 컴포넌트)에 또는 그 내부에 통합되게 해준다.
도 3은 도 2에 도시된 장치의 평면도를 도시한다. 본 도면에서, 그러나, 장치는 전계를 구속하도록 게이트 전극의 어느 측에서 전기적으로 접지된 측부 가아드(315)를 더 포함한다. 이것은 다중 게이트 전극(306)이 사용될 때 (아래에서 논의됨) 중요한데, 만일 그러하지 않으며 인접한 게이트 전극들 간의 누화로 인해 장치의 동작에 방해가 될 수 있다. 게다가, 측부 가아드(315)는 하부 차폐 층(311)을 (용량적으로) 접지시켜준다. 차폐 층(311)의 유효 접지는 장치가 변형될 때 전계의 조절을 극대화시키는데 필요하다. 차폐 층(311)의 영역이 하부 채널(301)의 영역보다 더욱 큰 경우에는, 나노입자들의 자기-캐패시턴스(self-capacitance)는 부가적인 측부 가아드(315)를 필요로 하지 않고도 차폐 층(311)을 접지시키기에 충분할 수 있다.
차폐 층의 전기 전도성 나노입자(412)들은 전기 절연성의 양친매성 계면활성제 분자(amphphilic sufactant molecules)(416) (도 4a), 예를 들면, 도데케인치올과 같은 알칼치온을 사용하여 서로 물리적으로 격리될 수 있다. 알칸치올 분자(416)를 사용함에 따라, 티올기(thiol group)(417)는 나노입자 표면과 공유결합하며, 소수성 알칸 체인(hydrophobic alkane chain)(418)은 나노입자(412)로부터 대략 방사방향으로 확장한다. 비록 계면 활성제 분자들(416)이 인접한 나노입자들(412)로부터 스며들지라도, 이들 분자들은 장치가 비응력 상태에 있을 때(도 4b)에는 나노입자들(412) 간의 직접적인 물리적인 접촉을 방지한다. 비응력 상태에서 인접한 나노입자들(412) 간의 평균 거리는 특정한 계면활성제(416)(즉, 알칸 체인 길이)에 달려있으며 이는 적절하게 맞추어질 수 있다. 그러나, 계면활성 분자의 사용은 절대적으로 필요한 것은 아니며 나노입자 격리를 제어하는 다른 기술이 채택될 수 있다. 예를 들면, 만일 나노입자들이 전기적으로 대전되면, 쿨롱 반반력(Coulombic repulsion)이 사용될 수 있다. 대안으로, 만일 랭뮤어-블라젯 자기-조합(Langmuir-Blodgett self-assembly)을 사용하여 단분자 층이 형성되면(하기 참조), 평균 입자 격리는 랭뮤어-블라젯 지구(Langmuir-Blodgett trough)에서 나노입자에 가해진 압력의 함수가 된다.
입자간 이격이 (대략) 1 nm보다 적을 때, 인접한 나노입자들(512)은 용량성 결합과 양자 기계 결합(quantum mechanical coupling)(도 5)에 의해 서로 전기적으로 결합된다(도 5). 이 도면에서, 용어 "C" 와 "RT"는 인접한 나노입자들(512) 간의 캐패시턴스와 인접 나노입자들(512) 간의 터널 장벽의 레지스턴스를 각기 나타낸다.
서로 용량적으로 결합되는 것뿐 아니라, 각각의 나노입자는 또한 주변 환경에 용량적으로 결합된다. 아래에서 설명되는 바와 같이, 이러한 소위 "자기-캐패시턴스(self-capacitance)"는 아래에서 설명되는 바와 같이, 나노입자들의 개수가 많을 때 차폐 층의 총 캐패시턴스를 압도한다. 하기 수학식 1로 제시된 바와 같이, 차폐 층의 총 캐패시턴스(Ctotal)는 (i) 게이트 전극과 차폐 층 간의 병렬 캐패시턴스(Cgate), (ii) 측부 가이드와 차폐 층 간의 캐패시턴스(Cguard), (iii) 차폐 층과 채널 간의 캐패시턴스(Cchannel), 및 (iv) 차폐 층과 주변 환경 간의 캐패시턴스(Cself)와의 중첩이다.
Figure pct00001
도 6a 및 도 6b는 두가지 극한적인 변형 조건을 예시한다. 제1 조건(도 6a) 하에서, 장치는 인접한 나노입자들(612)이 서로 닿도록 (입자간 이격 → 0) 가압된다. 이러한 시나리오에서, 터널링 레지스턴스는 가상적으로는 제로이며 단분자층은 연속하는 금속 막으로서 작용한다(즉, 양자 기계 결합은 용량성 결합보다 우세하다). 유효 게이트 캐패시턴스(즉, 전도 채널이 받는 전계에 기여하는 캐패시턴스)는 아래와 같이 주어진다.
Figure pct00002
차폐 층의 자기-캐패시턴스는 ncself로 주어지는데, 여기서 "n"은 나노입자들의 개수이며 "cself" 각 나노입자와 주변 환경 사이의 캐패시턴스이다. 그러므로, 차폐 층이 대다수의 전기 전도성 나노입자(612)를 포함할 때, 유효 게이트 캐패시턴스는 무시할 수 있다(즉, 금속 막이 게이트 전극을 완전하게 차폐 또는 차단한다). 이러한 상황에서, 전도 채널이 받는 전계는 무시할만하며, 이 채널의 컨덕턴스는 크다(즉, 공핍 영역은 작다).
제2 조건(도 6b)에서, 장치는 인접 나노입자들(612)이 서로 상당히 격리되도록(입자간 이격 ≥ 1 nm) 신축된다. 이러한 시나리오에서, 인접한 나노입자들(612) 간의 용량성 및 양자 기계 결합은 무시할 수 있으며 유효 게이트 캐패시턴스는 기하학적 게이트 캐패시턴스에 비견할만하다. 그 결과로서, 전도 채널은 게이트 전극의 전계를 모두 받게되며 이 채널의 컨덕턴스는 작아진다(예를 들면, 공핍 영역이 커진다)
나노입자들의 개수의 관점에서 차폐 층의 총 캐패시턴스를 고려하는 대신, 장치의 물리적 치수의 관점에서 총 캐패시턴스를 고려하는 것이 더 실용적인 접근법이다. 수학식 1부터 시작하면, 총 캐패시턴스는 다음과 같이 재작성될 수 있다.
Figure pct00003
여기서 "ρ"는 나노입자 영역 밀도이고, "Ax"는 게이트 전극, 측부 가아드, 채널 및 차폐 층의 대략적인 영역이고, "cx"는 전극들 또는 주변 환경에 대한 단일 나노입자의 캐패시턴스이다. 용어 "cself"는 다음과 같이 주어진다.
Figure pct00004
여기서 "ε0"는 자유공간의 투자율이고, "r"은 입자 직경이다. 한편, 용어 x={게이트, 가아드, 채널}인 경우, 용어 "cx"는 평판 전극의 정면의 구(sphere)의 캐패시턴스로서 근사화될 수 있으며, 다음과 같이 주어진다.
Figure pct00005
여기서,
Figure pct00006
"γ"는 대략 0.5772와 같은 오일러 상수(Euler's constant)이며 t는 나노입자와 평판 전극 사이의 거리이다. 만일 t
Figure pct00007
r이고 ε=ε0 이면, 차폐 층의 총 캐패시턴스는 다음과 같이 주어진다.
Figure pct00008
차폐 층의 자기-캐패시턴스가 총 캐패시턴스를 압도하기 위해서는
Figure pct00009
. 그러나, 주요 요건은 차단 층과 접지 사이의 캐패시턴스(Cself)가 게이트 전극과 차폐 층 사이의 캐패시턴스(Cgate)보다 훨씬 크다는 것이다. 만일 우리가 차폐 층을 게이트 영역 "Agate"과 전위 "Vgate" 사이의 연속 필름 영역 "Ashield" 및 채널 영역 "Achannel"으로서 근사화하면(이 경우 Achannel ≫ Ashield), 그리고 채널의 전위가 접지에 있다고 가정하면, 차폐 층의 전위는 다음과 같이 근사화될 수 있다.
Figure pct00010
그러므로, 게이트 전극의 영역이 차폐 층의 전체 영역 중의 작은 부분(예를 들면, <20%, <10%, 또는 <5%)을 차지하는 한, 게이트 전위는 효과적으로 차단될 것이다. 수학식 8은 입자간 터널링 레지스턴스가 무시할 수 있는 경우에 가압된 상태(도 6a)에서 유효할 뿐이라는 것이 강조되어야 한다.
더욱이, 가압된 상태에서, 중요한 영향은 게이트 전극의 아래쪽에 위치한 나노입자들의 전위는 게이트 전극의 아래쪽에 위치하지 않은 나노입자들의 전위와 더욱 동일하다는 것이다. 그러므로, 측부 가아드, 주변 환경 및/또는 다른 접지된 전극들이 차폐 층 내 하부 나노입자들을 용량적으로 접지한다면, 이러한 접지 전위는 게이트 전극의 아래쪽에 위치한 나노입자들에게 더욱 효과적으로 전도되어, 전도 채널이 영향받는 전계에 뚜렸한 영향을 미친다.
도 6a 및 도 6b에서 두 극단 상황 사이에서, 터널링 저항(양자 기계 결합)은 입자간 격리와 바이어스 전압(즉, 인접 나노입자들 간의 전위 차)에 따라 기하급수적으로 변화한다. 도 7은 이것을 0.5nm 와 2.0nm 사이의 입자 간 격리 그리고 1V 와 10V 사이의 바이어스 전압에 대해 예시한다. 본 장치에서 차폐 층에 인가된 직접적인 전위는 없지만, 전위는 (게이트 전극, 채널 전극 및 가아드 전극을 포함하는) 시스템 내 다른 전극들/층들에 인가된 전위의 함수로써 나노입자들상에 유도된다. 인접 나노입자들 간의 전위차는 부가적으로 시스템 내 다른 전극들에 대해 나노입자 방위에 따라 결정된다.
전술한 바와 같이, 전도 채널은 그래핀으로 형성될 수 있다. 그래핀은 쌍극성(ambipolar) 물질이며 소위 디랙 포인트(Dirac point)(DP)에서 최소의 전도도를 보인다. 게이트 전압에 따른 그래핀 채널 컨덕턴스의 변화는 도 8에 예시된다. 어떤 불순물이나 결함이 없는 순수 진성 그래핀에서, DP는 0V에서 놓인다. 그러나, 실제로, DP는 보통 이 위치에서 전이하며 심지어는 그래핀의 제어된 도우핑에 의해서도 조절될 수 있다.
도 9는 그래핀 기반 FET 변형 센서의 컨덕턴스가 압력 및 인장 응력/스트레인에 따라 변하는 것을 어떻게 예측하는지를 도시한다. 게이트 전압이 제로일 때, 공핍 영역은 무시할 수 있으며 채널의 컨덕턴스는 커진다. 이것은 그래프의 상단에서 점선으로 표시된다. 공핍 모드(즉, 본 장치의 차폐 층이 없음)에서 동작하는 종래의 FET에 있어서, 게이트 전극의 인가된 전계는 그 인가된 전계의 극성이 옳다면 채널에서의 전하 캐리어들의 밀도를 감소시킨다. 이것은 그래프의 한단에서 점선으로 표시된다. 그러나, 변형가능한 차폐 층이 구조체에 추가될 때, 전기 전도성 나노입자들은 게이트 전극의 전계를 조절하도록 작용한다. 조절 정도는 앞에서 설명한 바와 같이 장치의 물리적 변형에 의해 제어되는 나노입자들의 이격에 따라(적어도 부분적으로) 좌우된다. 차폐 층이 압축 스트레인을 받을 때, 채널의 컨덕턴스는 최대치에 도달 (나노입자들이 연속 금속 막을 구성하는 경우의 도 6a에 예시된 시나리오에 해당함) 할 때까지 증가한다. 차폐 층이 인장 스트레인을 받을 때, 채널의 컨덕턴스는 최소값에 도달(나노입자들이 서로 물리적으로 격리되고 효과적으로 분리되는 경우의 도 6b에 예시된 시나리오에 해당함)할 때까지 감소한다. 다만, 위에서 사용된 "최대값" 및 "최소값"은 특정 게이트 전위에서 채널의 컨덕턴스를 지칭하는 것이며, 그래서 게이트 전위를 조절함으로써 변할 수도 있음을 주목하여야 한다.
그러나, 인가된 게이트 전압은 그래핀 채널의 DP와 일치하지 않아야 하며, 그렇지 않으면 압축 및 인장 응력이 출력 컨덕턴스를 동일하게 만들어서 장치의 물리적 상태를 결정하기 어려워진다는 것을 주목하는 것이 중요하다.
채널 컨덕턴스의 변화를 일으키는 차폐 층의 기계적 변형은 장치 및/또는 그 장치를 구비하는 기기를 꺽고/구부리고, 가압하거나 신장시킴으로써 수행될 수 있다. 상이한 물질마다 기계적 변형의 정도를 다르게 한다. 주어진 물질의 굴곡(ρ)의 최대 반경(도 10)은 다음의 수학식을 이용하여 대략적으로 추정될 수 있다.
Figure pct00011
여기서 y는 물질의 두께의 절반이고 ε은 스트레인이다. 그러나, 터널링 레지스턴스의 바이어스 전압에의 의존성(도 7 참조)은 바이어스 전압을 조절함으로써 시스템의 기계적 변형의 감도가 특정 물질 또는 응용에 맞추어질 수 있다는 것을 의미한다. 0.5% - 1.0%의 감도가 예상되는데, 이것은 스트레인 게이지를 이용하여 형성된 기존의 변형 센서에 비견할만하다.
언급한 바와 같이, 다수의 FET로부터 멀티플렉싱 아키텍처(multiplexing architecture)를 구성하여 변형의 공간적 분포를 측정하는 것이 가능하다. 도 11은 여섯 전도 채널(1101) 및 다섯 게이트 전극(1106)을 구비하는 2차원 센서 어레이를 도시한다. 센서 어레이는 또한 전술한 바와 같이 게이트 전극(1106)에 인접한 측부 가아드를 포함할 있다. 각각의 채널(1101)은 전하 캐리어를 소스 전극("s1" 내지 "s6"로 표기됨)으로부터 드레인 전극("d1" 내지 "d6"로 표기됨)으로 흐를 수 있게 구성되며, 각각의 게이트 전극(1106)은 전계를 이용하여 전하 캐리어의 밀도를 제어하도록 구성된다. 각 게이트 전극(1106)의 전압은 "Vg1" 내지 "Vg5"로 표시된다. 전도 채널(1101) 및 게이트 전극(1106)은 (도우프된) 그래핀 리본으로부터 형성될 수 있다. 이 예에서, (비록 다른 구성이 가능할지라도) 채널들(1101)은 서로에 대해 거의 평행하게 배열되고, 게이트 전극들(1106)은 서로에 대해 거의 평행하게 배열되며, 채널들(1101)은 게이트 전극들(1106)에 대해 거의 직교하여 배열된다. 이러한 구성에서, 각각의 게이트 전극(1106)은 각각의 상이한 채널(1101)을 통하여 전류의 흐름을 제어할 수 있다.
도 12a 내지 도 12d는 2차원 센서 어레이의 동작 원리를 예시한다. (다른 게이트 전극은 접지되어 있지만) 각각의 게이트 전극(1206)에는 순차적으로 펄스형 전압이 인가되며 각 채널(1201)의 컨덕턴스는 개별적으로 측정된다.
도 12a는 장치가 굽혀짐에 따라 압력(1219)과 인장(1220) 스트레인을 받고 있는 (단면의) 차폐 층(1211)을 도시한다. 볼 수 있는 바와 같이, 인장 응력(1220)은 전기 전도성 나노입자들(1212)이 서로 흩어지게 하는 한편, 압력 스트레인(1219)은 전기 전도성 나노입자들(1212)이 함께 가깝게 이동시키게 한다. 도 12b는 장치를 평면도로 도시한다. 이 도면에서, 문자 "cn"은 채널 "n"을 나타내며 문자 "gn"은 게이트 전극 "n"을 나타낸다. 이 특정 예에서, 압축(1219) 및 인장(1220) 스트레인은 각기 타원형 점선(1221 및 1222)으로 표시된 바와 같이 게이트(g2, g3, 및 g8)에서 채널(c2)에 영향을 미친다.
도 12c 및 도 12d는 채널들(c2 및 c6)의 컨덕턴스 값을 도시한다. 먼저 도 12d를 참조하면, 채널(c6)의 컨덕턴스는 시간 경과에 따라 일정하다. 이것은 게이트 전극(g1-g6)와 채널(c6) 사이의 접합의 어디에서도 장치에 아무 압축 또는 인장 응력이 가해지지 않았음을 보여준다. 대조적으로, 도 12c는 시간 경과에 따라 채널(c2)의 컨덕턴스가 변하는 것을 보여준다. 특히, 그래프는 전압이 게이트 전극(g2 및 g3)에 인가되었을 때 (아무 응력이 가해지지 않은 것과 연관된 컨덕턴스에 비하여) 컨덕턴스가 감소하지만, 전압이 게이트 전극(g7 및 g8)에 인가될 때는 컨덕턴스가 감소한다는 것을 보여준다. 이러한 해석은 채널(c2)와 게이트 전극(g2 및 g3) 사이의 접합에 인장 응력이 가해지고 있는 것이고(즉, 입자 이격이 증가하여 전계의 차폐를 감소시킨다), 채널(c2)와 게이트 전극(g7 및 g8) 사이의 접합에 압축 응력이 가해지고 있다는 것(즉, 입자 이격이 줄어들어 전계의 차폐를 증가시킨다)는 것을 나타낸다.
상기 예에서 알 수 있는 바와 같이, 멀티플렉싱 아키텍처는 사용자가 센서 어레이의 어느 채널-게이트 접합이 압축 또는 인장 스트레인을 받고 있는지를 판단하게 해준다. 이러한 방식으로, 가해진 힘을 정확히 찾아내며 그리고/또는 변형 센서의 전체 형상을 판단하는 것이 가능하다. 2차원 어레이가 앞에서 설명되었지만, 일차원 또는 3차원 센서에도 동일한 개념이 적응될 수 있다.
상기 장치의 잠재적인 응용은 스트레인 감지, 조인트 굴곡 감지 및 터치-사용자 인터페이스를 포함한다. 예를 들면, 스트레인 대 컨덕턴스 곡선이 조정되었다면, 간단하게 각 채널의 컨덕턴스를 측정함으로써 장치상의 특정 지점들에서 스트레인의 레벨을 판단하는 것이 가능할 것이다. 이러한 정보는 건축 및 전자 패키징 산업에서 특히 유용할 수 있다. 한편, 형상 검출은 스포츠 훈련업, 스포츠 요법, 또는 심지어 게임 응용에서와 같이 조인트 굴곡 센싱 응용에서 사용될 수도 있다. 그러한 응용에서, 사용자는 물리적인 행위 동안에 그의/그녀의 물리적 형태를 모니터하기 위하여 물질을 착용하는 것이 필요할 것이다. 도 13은 터치-사용자 인터페이스(1323)를 예시한다. 전술한 2차원 센서 어레이를 이용하여, 시스템은 컨덕턴스 값에 기반하여 스타일러스(1324)(또는 사용자의 손가락)과 인터페이스(1323) 사이의 접촉(압축 또는 인장 응력) 지점을 판단할 수 있고 검출된 위치에 상응하는 동작을 수행할 수 있다.
더욱이, 만일 차폐 층이 재현가능한 열 팽창 또는 수축을 받도록 구성되면, 장치는 컨덕턴스 측정치로부터 판단된 스트레인 값을 이용하여 잠재적으로 시스템 온도를 추론하는데 사용될 수 있다 (즉, 열 센서로서 사용될 수 있다). 이것은 온도에 따른 스트레인의 선 조정을 필요로 한다.
도 14는 본원에서 기술된 변형 센서(1426)를 포함하는 기기(1425)를 개략적으로 도시한다. 변형 센서(1426)는 표면 코팅처럼 기기(1425)의 상부에 제공될 수 있다. 기기(1425)는 또한 프로세서(1427), 및 데이터 버스(1429)에 의해 서로 전기적으로 연결된 저장 매체(1428)를 포함한다. 기기(1425)는 전자 기기, 휴대 전자 기기, 휴대 통신 기기, 전술한 기기들 중 어느 기기용의 전자 디스플레이, 또는 전술한 기기들 중 어느 기기용의 모듈일 수 있다.
변형 센서(1426)는 각 채널의 컨덕턴스(또는 아마도 컨덕턴스가 계산될 수 있는 각 채널을 통해 흐르는 전류)를 측정하여 센서(1426)의 변형을 검출할 수 있도록 구성된다.
프로세서(1427)는 다른 기기 컴포넌트들의 동작을 관리하기 위하여 이들에게 시그널링을 제공하고 이들로부터 시그널링을 수신함으로써 기기(1425)의 일반적인 동작을 행하도록 구성된다. 프로세서(1427)는 또한 인가된 소스-드레인 전압 및 전류 판독값을 이용하여 각 채널의 컨덕턴스를 계산하도록 구성될 수 있다. 특정 응용에 따라, 프로세서(1427)는 이러한 컨덕턴스 데이터를 이용하여 가해진 힘의 위치를 찾고, 시스템 내 응력 또는 스트레인의 위치 및 크기를 판단하고, 시스템 온도를 판단하고, 그리고/또는 센서(1426)의 형상을 계산할 수 있다.
저장 매체(1428)는 도 17을 참조하여 기술된 바와 같이, 변형 센서(1426)의 제조 및/또는 동작을 수행, 제어 또는 가능하도록 구성된 컴퓨터 코드를 저장하도록 구성된다. 저장 매체(1428)는 또한 다른 기기 컴포넌트의 설정치를 저장하도록 구성될 수 있다. 프로세서(1427)는 다른 장치 컴포넌트의 동작을 관리하기 위하여 저장 매체(1428)를 액세스하여 컴포넌트 설정치를 검색할 수 있다. 특히, 저장 매체(1428)는 응력 또는 스트레인의 형태(즉, 압축 또는 인장) 및 크기가 판단될 수 있는 이전에 측정된 일련의 채널 전류 또는 컨덕턴스를 포함할 수 있다. 마찬가지로, 저장 매체(1428)는 온도가 추론될 수 있는 이전에 결정된 일련의 응력 또는 스트레인을 포함할 수 있다. 저장 매체(1428)는 휘발성 랜덤 액세스 메모리와 같은 일시적 저장 매체일 수 있다. 한편, 저장 매체(1428)는 하드 디스크 드라이브, 플래시 메모리, 또는 비휘발성 랜덤 액세스 메모리와 같은 영구 저장 매체일 수 있다.
도 15에는 장치(1426)를 제조하는데 사용된 방법의 주요 단계(1530-1532)가 개략적으로 도시된다. 마찬가지로, 도 16에는 장치(1426)를 동작시키는데 사용된 방법의 주요 단계(1633-1634)가 개략적으로 도시된다.
전술한 바와 같이, 그래핀은 전도 채널(들), 게이트 전극(들), 측부 가아드, 및 아마도 또한 소스 및 드레인 전극을 구성하는데 사용될 수 있다. 도 18은 가요성 지지 기판의 상부에 전도 채널(들)을 형성하기 위해 사용될 수 있는 그래핀 필름을 제조하는 저가의 방법을 도시한다. 차폐 층 및 게이트 전극(들)이 그래핀 채널의 상부에 제조될 수 있다. 그러나, 그래핀 필름을 성장시키고 전사하는 많은 상이한 방법이 있으며, 이러한 프로세스들 중 어느 것은 본원에 기술된 장치를 구성하는데 사용될 수 있음을 알아야 한다.
제조 프로세스의 제1 단계는 화학 증착을 이용한 구리 박편(foil)(1837)의 롤상에서 그래핀 필름(1836)을 성장시키는 것이다. 이를 성취하기 위하여, 구리 박편의 롤이 튜브형 수정 반응기 내에 삽입되고 10sccm 및 180mTor에서 H2의 흐름 내에서 1000℃로 가열된다. 그 다음, 구리 박편(1837)은 유속 또는 압력을 변화하지 않고 1000℃에서 30분동안 어닐링된다. 그 다음, CH4 및 H2의 가스 혼합물이 15분 동안 30sccm 및 10sccm의 유속에서 1.6Torr로 흐르게 한다. 이런 다음, 구리 박편(1837)이 180mTorr의 압력에서 H2의 흐름 내에서 ~10℃/sec의 속도에서 실온으로 급냉된다.
그래핀 필름(1836)의 성장 후, ~0.2Mpa의 압력에서 두 롤러(1839) 사이에 물질을 넣고 가압함으로써 방열 테이프(1838)의 층이 그래핀 필름(1836)에 부착된다. 이러한 단계는 그래핀 필름(1836)이 방열 층(1838)과 구리 박편(1837) 사이에서 샌드위치되는 결과를 가져온다. 그 다음 단계는 구리 박편(1837)을 제거하는 것이다. 이것은 물질을 구리 에찬트(1840)의 조(bath)를 통과시킴으로써 성취된다. 도 18에서 볼 수 있는 바와 같이, 해당 물질은 한셋의 롤러(1839)를 이용하여 이송될 수 있다. 세개의 롤러(1839)가 사용될 때, 해당 물질은 에찬트(1840)를 한번 통과하지만, 한 번 이상 에찬트(1840)에 노출시키기위해 더 많은 개수의 롤러(1839)가 사용될 수도 있다. 롤러(1839)를 사용하는 대신, 에찬트(1840)가 롤러(1839) 위에 분사될 수 있고 또는 물질이 기 설정된 시간 동안 에찬트(1840) 내에 침지될 수 있다. 이들 기법들 중 어느 기술과 더불어, 구리 박편(1837)의 제거를 더 용이하게 하기 위해 부드럽게 교반시킬 수 있다. 구리 박편(1837)을 에칭한 후, 물질은 탈이온수로 린스되어 모든 잔여 에찬트(1840)를 제거한다. 이 단계의 결과 방열 테이프(1838)의 층에 의해서만 지지된 그래핀 필름(1836)이 만들어진다.
이 프로세스의 다음 단계는 그래핀 필름(1836)을 방열 층(1838)으로부터 선택 기판(1841)으로 전사하는 것이다. 방열 층(1838)에 의해 지지되는 그래핀 필름(1836)은 타겟 기판(1841)과 함께 가열된 한 셋의 롤러(1842)에 통과되고 3-5 분 동안 90-120℃ 사이에서 가열된다. 이 온도에서, 열 에너지에 의해 방열 테이프(1838)가 그래핀 필름(1836)으로부터 떨어지게 된다. 또한, 이 온도에서 물질을 가압하면 그래핀 필름(1836)이 타겟 기판(1841)에 결속된다.
(전술한) 롤-투-롤 프로세스가 행하여져서 단일의 연속적인 그래핀 필름(1836)이 만들어진다. 이제는 각종 채널을 형성하기 위해 필름(1836)이 다수의 그래핀 리본에 패턴될 필요가 없다. 이것은 그래핀을 노출된 영역(도시되지 않음)에서 제거하기 위해 (그래핀 위에 희망하는 패턴의 형태로 증착된) 마스크 층을 통해 그래핀 필름(1836)을 에칭함으로써 수행될 수 있다. 일단 에칭이 완료되면 (일렉트론 레지스트(electron resist), 포토레지스트, 또는 폴리머 층일 수 있는) 마스크 층이 제거될 수 있다. 마스크 층의 제거 다음에는 차폐 층(211) 및 게이트 전극(들)(206)이 그래핀 채널의 상부에 제조되어 본원에서 기술된 변형 센서(1426)를 형성한다.
차폐 층의 제조와 관련하여, 나노입자 단분자층을 형성하는데 사용될 수 있는 다수의 상이한 기법들이 있다. 한가지 방법은 랭뮤어-블라젯 조합에 의존하는 것이다. 이 방법에서, 나노입자들은 물-공기 계면에서 조합되고(및 초기에는 잘 분리됨) 그런 다음 랭뮤어-블라젯 지구에서 가압된다. 가압이 지속됨에 따라, 나노입자들은 잘 정렬된 밀폐-팩형 단분자층으로 자기-조합한다. 또 다른 방법은 혼합할 수 없는 두 가지 상들 사이에서 나노입자들의 자기-조합에 의존하는 것이다. 이 기법은 혼합할 수 없는 두 상들 중 어느 상에서 나노입자들을 용해되지 않게 해주는 특정 방식으로 나노입자들을 기능화되게 만드는 것을 필요로 한다. 두가지 조합 방법에 있어서, 액체 표면으로부터 단분자층을 추출하는 것은 수평 또는 수직 딥핑 프로세스를 이용하여 수행될 수 있다. 이것은 기판을 단분자층에 접촉하게 하여 단분자층이 기판을 액체 표면상에 남아 있게 하지 않고 기판에 달라붙게 하는 과정을 포함한다.
게이트 전극, 측부 가아드, 소스 전극 및 드레인 전극은 그래핀 판상체의 다중 층으로부터 제조될 수 있다. 이를 성취하기 위하여, (예를 들면, 전도성 폴리머 바인더 내에 분산된 그래핀 판상체들을 포함하는) 전극 합제(electrode formulation)가 잉크로서 준비되고 (잉크젯, 플렉소 인쇄(flexography), 그라비어(gravure), 또는 스크린 및 패드 프린팅을 포함하는) 어떠한 표준 프리팅 프로세스, 또는 (슬롯 코팅(slot coating), 바 코팅(bar coating), 로드 코팅(rod coating), 에어-나이프 코팅(air-knife coating), 슬라이드-홉퍼 코팅(slide-hopper coating), 또는 커튼 코팅(curtain coating)을 포함하는) 코팅 프로세스를 이용하여 증착될 수 있다.
전극 합제는 다음과 같은 방법을 이용하여 준비될 수 있다. 그러나, 언급되는 양과 파라미터들은 산출 증가를 위해 변할 수도 있음을 알아야 한다. 먼저, "Layer-by-Layer Assembly of Ultrathin Composite Films from Micron-Sized Graphite Oxide Sheets and Polycations" 이라는 명칭으로, N. Kovtyukhova 등의 Chem. Mater. 11, 771 (1999)의 연구 간행물에서 기술된 바와 같은 수정된 해머 방법(modified Hummers method)에 기반하여, 천연 흑연 분말(SP, 320 메시)을 산화시킴으로써 산화 그래핀을 준비한다. 산화 그래핀은 초순수(ultra-pure water)에 분산되어 갈색의 분산물로 만들어 지며 잔류 염과 산을 완전히 제거하도록 4일 동안 투석된다. 원심 분리에 의해 결과적인 순수 산화 그래핀 분말이 수집된 다음 공기-건조된다. 그 다음으로, 산화 그래핀 분말은 물에 분산되어 0.05w% 분산물로 생성되며, 그런 다음 1시간 동안 초음파처리를 통해 불필요한 것을 제거하게 되는데, 그러한 처리 동안 벌크 그래핀 산화물 분말은 그래핀 산화물 판상체로 변환된다. 그 다음, 그래핀 산화물 판상체는 (특정 인쇄 또는 코팅 프로세스에 따라 변하게 될) 선택적 전도성 폴리머 바인더 내에서 분산되며, 인쇄가능한 잉크로서 전극 및/또는 측부 가아드를 형성하는데 사용된다. 전도성 폴리머 바인더 대신, 그래핀 판상체는 유기 솔벤트 내에 분산될 수 있다. 일단 증착되면, 솔벤트는 그래핀 판상체의 층에서 증발되어 없어질 수 있다.
도 17은 일 실시예 따라서 컴퓨터 프로그램을 제공하는 컴퓨터/프로세서 판독가능 매체(1735)를 개략적으로 도시한다. 이 예에서, 컴퓨터 판독가능 매체(1735)는 디지털 다기능 디스크(DVD) 또는 컴팩트 디스크(CD)와 같은 디스크를 포함한다. 다른 실시예에서, 컴퓨터 판독가능 매체(1735)는 본 발명의 기능을 실행하는 방식으로 프로그램되어진 모든 매체일 수 있다. 컴퓨터 판독가능 매체(1735)는 메모리 스틱 또는 메모리 카드(SD, 미니 SD 또는 마이크로 SD)와 같은 제거가능 메모리 장치일 수 있다.
컴퓨터 프로그램은 다음과 같이, 제1 층의 증착과, 제1 층의 상부에 제3 층의 증착과, 장치를 형성하기 위해 제3 층의 상부에 제2 층의 증착 중의 하나 이상을 수행하고, 제어하고 가능하도록 구성된 컴퓨터 코드를 포함할 수 있으며, 상기 장치는 전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과, 제1 층과 제2 층 사이에 형성된 전계를 이용하여 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 제2 층과, 제1 층과 제2 층 사이에 위치하여 제1 층을 전계로부터 차폐시키는 제3 층을 포함하며, 여기서 제3 층은 전기 전도성 나노입자들의 층을 포함하며 제3 층에 응력이 가해질 때 제1 층이 받은 전계의 강도가 변하여 전하 캐리어 밀도의 변화 및 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성된다.
컴퓨터 프로그램은 또한 다음과 같이, 전하 캐리어들을 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과, 제1 층과 제2 층 사이에 형성된 전계를 이용하여 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 제2 층과, 제1 층과 제2 층 사이에 위치하여 제1 층을 전계로부터 차폐시키는 제3 층 - 여기서 제3 층은 전기 전도성 나노입자들의 층을 포함하며 제3 층에 응력이 가해질 때 제1 층이 받는 전계의 강도가 변하여 전하 캐리어 밀도의 변화 및 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성됨 - 과를 포함하는 장치의 제공/이용과, 제1 층의 컨덕턴스의 측정 중 하나 이상을 수행하고, 제어하고 가능하도록 구성될 수 있다.
도면에서 도시된 다른 실시예는 앞에서 기술한 실시예의 유사한 특징에 해응하는 참조 번호를 가지고 있다. 예를 들면, 특징 번호 1은 또한 번호 101, 201, 301, 등에 해당할 수 있다. 이들 번호를 가진 특징은 도면에 등장하지만 이들 특정 실시예의 설명 내에서 직접적으로 참조되지 않을 수 있다. 그래도 이들은 특히 앞에서 기술한 유사한 실시예의 특징과 관련하여 도면에서 다른 실시예의 이해를 돕기 위하여 도면에 제공되었다.
언급한 어느 장치/기기/서버 및/또는 언급한 특정 장치/기기/서버의 다른 특징은 이들이 인에이블되었을 때만, 예를 들면, 스위치 온 또는 기타 등등되었을 때만 희망하는 동작을 수행하도록 구성되도록 배열된 장치에 의해 제공될 수 있음이 인식될 것이다. 그러한 사례에서, 이들은 반드시 인에이블되지 않은 상태 (예를 들면, 스위치 오프 상태)에서 활성 메모리 내에 적재된 적절한 소프트웨어를 반드시 가질 필요는 없으며 인에이블된 상태(예를 들면, 스위치 온 상태)에서 적절한 소프트웨어를 적재할 수 있을 뿐이다. 장치는 하드웨어 회로 및/또는 펌웨어를 포함할 수 있다. 장치는 메모리에 로드된 소프트웨어를 포함할 수 있다. 그러한 소프트웨어/컴퓨터 프로그램은 동일한 메모리/프로세서/기능 유닛상에 및/또는 하나 이상의 메모리/프로세서/기능 유닛상에 기록될 수 있다.
몇몇 실시예에서, 언급한 특정 장치/기기/서버는 희망하는 동작을 수행하도록 적절한 소프트웨어로 미리프로그램될 수 있고, 이 경우 적절한 소프트웨어는, 예를 들어, 해당 소프트웨어 및 이것과 연관된 기능을 언록/인에이블하기 위해 "키"를 다운로드하는 사용자에 의해 사용하기 위해 인에이블될 수 있다. 그러한 실시예와 연관된 장점은 또 다른 기능이 장치에 요구될 때 데이터를 다운로드하는 필요가 줄어든 것을 포함할 수 있으며, 이것은 기기가 사용자에 의해 인에이블될 수 없는 기능을 위한 미리-프로그램된 소프트웨어를 저장하기에 충분한 용량을 갖는 것으로 인지된 예에서 유용할 수 있다.
언급된 어느 장치/회로/구성요소/프로세서라도 언급한 기능 이외에 다른 기능을 가질 수 있으며, 이들 기능은 동일한 장치/회로/구성요소/프로세서에 의해 수행될 수 있음이 인식될 것이다. 하나 이상의 개시된 양태는 연관된 컴퓨터 프로그램 및 적절한 캐리어(예를 들면, 메모리, 신호)상에 기록된 (인코드된 소스/트랜스포트일 수 있는) 컴퓨터 프로그램의 전자적인 배포를 망라할 수 있다.
본원에 기술된 어느 "컴퓨터"도 동일한 회로 보드, 또는 회로 보드의 동일한 구역/위치 또는 심지어 동일한 기기상에 위치할 수도 또는 위치하지 않을 수 있는 하나 이상의 개개의 프로세서/프로세싱 요소의 집합을 포함할 수 있다. 몇몇 실시예에서, 언급된 어느 프로세서들 중 하나 이상은 다수의 장치에 걸쳐 분산되어 있을 수 있다. 동일한 또는 상이한 프로세서/프로세싱 구성요소는 본원에 기술된 하나 이상의 기능을 수행할 수 있다.
용어 "시그널링"은 일련의 전송된 및/또는 수신된 신호처럼 전송된 하나 이상의 신호를 지칭할 수 있음이 인식될 것이다. 일련의 신호는 상기 시그널링을 구성하는 하나, 둘, 셋, 넷 또는 심지어 그 이상의 개개의 신호 성분을 포함할 수 있다. 이들 개개 신호들 중 일부 또는 모두는 동시에, 순차적으로, 그리고/또는 이들이 일시에 서로 중첩하여 전송/수신될 수 있다.
언급된 모든 컴퓨터 및/또는 프로세서 및 (예를 들면, ROM, CD_ROM 등을 포함하여) 메모리의 모든 논의 대상에 관련하여, 이들은 컴퓨터 프로세서, 주문형 집적 회로(ASIC), 현장-프로그램가능 게이트 어레이(FPGA), 및/또는 본 발명의 기능을 수행하는 방식으로 프로그램되어진 다른 하드웨어 컴포넌트를 포함할 수 있다.
이에 본 출원인은 본원에서 기술된 각각의 개별 특징과 그러한 특징들의 둘 이상의 어느 조합도, 본 기술에서 통상의 지식을 가진자의 일반 상식에 비추어, 그러한 특징이나 특징들의 조합이 본원에 기술된 어떠한 문제점들을 해결하든 무관하게, 그리고 청구범위의 범주를 제한 하지 않고도, 그러한 특징이나 조합이 전체로서 본 명세서에 기반하여 수행될 수 있는 정도까지, 개별적으로 기술한다. 본 출원인은 개시된 양태/실시예가 그러한 개개의 어떤 특징들 또는 특징들의 조합으로 이루어질 수 있다는 것을 보여준다. 전술한 설명을 고려하여, 본 기술에서 통상의 지식을 가진 자들에게는 본 개시 내용의 범주 내에서 다양한 변경이 이루어질 수 있다는 것이 자명할 것이다.
기본적인 본 발명의 특징을 여러 실시예들에 적용되는 것처럼 도시하고 기술하고 언급하였지만, 본 발명의 사상을 일탈함이 없이도 본 기술에서 통상의 지식을 가진 자에 의해 형태에서 그리고 기술된 기기 및 방법의 세부사항에서 여러 생략할 것과 대체와 변화가 이루어질 수 있음이 이해될 것이다. 예를 들면, 동일한 기능을 동일한 결과를 성취하기 위하여 거의 동일한 방식으로 수행하는 이들 구성요소 및/또는 방법 단계의 모든 조합은 본 발명의 범주 내에 속하는 것이라고 분명히 하고자 한다. 또한, 어느 개시된 형태 또는 실시예와 관련하여 도시되고/되거나 기술된 구조 및/또는 구성요소 및/또는 방법 단계는 디자인 선택의 일반적인 문제로서 모든 다른 개시된 또는 기술된 또는 제안된 형태 또는 실시예에 포함될 수 있다는 것이 인식되어야 한다. 더욱이, 청구범위에서, 수단-플러스-기능의 절은 언급된 기능을 수행하는 것으로서 본원에 기술된 구조체 및 구조적 등가물뿐 아니라 등가의 구조체를 망라하고자 한다. 그래서 비록 못과 나사는 못이 원통형 표면을 이용하여 목재로 된 부재들을 서로 고정시키는 반면 나사는 목재로 된 부재들을 조여주는 환경에서 나선형 표면을 이용한다는 점에서 못과 나사는 구조적인 등가적이 아닐 수 있을지라도, 못과 나사는 등가의 구조체일 수 있다.

Claims (20)

  1. 전하 캐리어들이 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과,
    전계를 이용하여 상기 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 제2 층 - 상기 전계는 상기 제1 층과 상기 제2 층 사이에서 형성됨 - 과,
    상기 제1 층과 상기 제2 층 사이에 위치하여 상기 제1 층을 상기 전계로부터 차폐시키는 제3 층을 포함하며,
    상기 제3 층은 전기 전도성 나노입자들의 층을 포함하며 상기 제3 층에 응력이 가해질 때 상기 제1 층이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성되는
    장치.
  2. 제1 항에 있어서,
    상기 제3 층에 가해진 상기 응력은 압축, 인장, 또는 전단 응력인
    장치.
  3. 제1 항에 있어서,
    상기 제3 층에 가해진 상기 응력은 상기 나노입자들의 위치의 변화, 상기 나노입자들의 형상의 변화, 상기 나노입자들의 방위의 변화, 및 인접한 나노입자들 간의 거리의 변화 중 하나 이상을 유발하는
    장치.
  4. 제1 항에 있어서,
    상기 제3 층은 상기 응력의 성분이 상기 제3 층의 평면에 대하여 평행할 때 상기 제3 층의 평면에서 인접한 나노입자들 간의 거리가 변하도록 구성된
    장치.
  5. 제1 항에 있어서,
    상기 장치는 상기 제1 층, 상기 제2 층 및 상기 제3 층 중 하나 이상이 가역적으로 변형가능하도록 구성된
    장치.
  6. 제1 항에 있어서,
    상기 장치는 상기 제1 층, 상기 제2 층 및 상기 제3 층 중 하나 이상이 광학적으로 투명하도록 구성된
    장치.
  7. 제1 항에 있어서,
    상기 제1 층 및/또는 상기 제2 층은 적어도 하나 이상의 그래핀 층으로 형성되는
    장치.
  8. 제1 항에 있어서,
    상기 전기 전도성 나노입자들의 층은 하나 이상의 전기 전도성 나노입자들의 단분자층을 포함하는
    장치.
  9. 제1 항에 있어서,
    상기 장치는 상기 전기 전도성 나노입자들이 용량성 결합 및 양자 기계 결합 중 하나 이상에 의해 서로 전기적으로 결합되도록 구성된
    장치.
  10. 제9 항에 있어서,
    상기 전기 전도성 나노입자들의 방위, 밀도 및 격리 중 하나 이상은 상기 나노입자들 간의 상기 전기적 결합을 가능하도록 구성된
    장치.
  11. 제1 항에 있어서,
    상기 제3 층은 상기 제3 층의 인접한 전기 전도성 나노입자들 간의 직접적인 물리적 접촉을 방지하도록 구성된 적어도 하나의 전기 절연성 물질로 형성되는
    장치.
  12. 제11 항에 있어서,
    상기 전기 절연성 물질은 계면 활성제를 포함하는
    장치.
  13. 제1 항에 있어서,
    상기 장치는 둘 이상의 채널을 포함하며, 각각의 채널은 전하 캐리어들이 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성되는
    장치.
  14. 제13 항에 있어서,
    상기 장치는 둘 이상의 게이트 전극을 포함하며, 각각의 게이트 전극은 상기 게이트 전극과 상기 각각의 채널 사이에 형성된 전계를 이용하여 하나 이상의 채널 내 전하 캐리어들의 밀도를 제어하도록 구성되는
    장치.
  15. 제14 항에 있어서,
    상기 둘 이상의 게이트 전극들 중 적어도 하나는 상기 게이트 전극의 전계를 제한하도록 구성된
    장치.
  16. 제14 항에 있어서,
    상기 채널 및 게이트 전극은 멀티플렉싱 아키텍처(multiplexing architecture)를 형성하도록 배열된
    장치.
  17. 제1 항의 장치를 포함하는
    기기.
  18. 제17 항에 있어서,
    상기 기기는 전자 기기, 휴대 전자 기기, 휴대 통신 기기, 상기 기기들 중 어느 기기용의 전자 디스플레이, 및 상기 기기들 중 어느 기기용의 모듈 중 적어도 하나를 포함하는
    기기.
  19. 제1 층을 증착하는 단계와,
    상기 제1 층의 상부에 제3 층을 증착하는 단계와,
    상기 제3 층의 상부에 제2 층을 증착하여, 전하 캐리어들이 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과, 전계를 이용하여 상기 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 제2 층 - 상기 전계는 상기 제1 층과 상기 제2 층 사이에서 형성됨 - 과, 상기 제1 층과 상기 제2 층 사이에 위치하여 상기 제1 층을 상기 전계로부터 차폐시키는 제3 층 - 상기 제3 층은 전기 전도성 나노입자들의 층을 포함하며 상기 제3 층에 응력이 가해질 때 상기 제1 층이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성됨 - 을 포함하는 장치를 형성하는 단계를 포함하는
    방법.
  20. 전하 캐리어들이 소스 전극으로부터 드레인 전극으로 흐를 수 있도록 구성된 제1 층과, 전계를 이용하여 상기 제1 층 내 전하 캐리어들의 밀도를 제어하도록 구성된 제2 층 - 상기 전계는 상기 제1 층과 상기 제2 층 사이에서 형성됨 - 과, 상기 제1 층과 상기 제2 층 사이에 위치하여 상기 제1 층을 상기 전계로부터 차폐시키는 제3 층 - 상기 제3 층은 전기 전도성 나노입자들의 층을 포함하며 상기 제3 층에 응력이 가해질 때 상기 제1 층이 받는 상기 전계의 강도가 변하여 상기 전하 캐리어 밀도의 변화 및 상기 제1 층의 컨덕턴스의 상응하는 변화를 일으키도록 구성됨 - 을 포함하는 장치를 제공/이용하는 단계와,
    상기 제1 층의 상기 컨덕턴스를 측정하는 단계를 포함하는
    방법.
KR1020147006227A 2011-08-09 2012-07-24 변형을 감지하는 전계 효과 트랜지스터 장치, 기기 및 방법 KR101573645B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/205,974 US8592888B2 (en) 2011-08-09 2011-08-09 Field effect transistor for sensing deformation
US13/205,974 2011-08-09
PCT/FI2012/050749 WO2013021095A2 (en) 2011-08-09 2012-07-24 An apparatus and associated methods

Publications (2)

Publication Number Publication Date
KR20140046063A true KR20140046063A (ko) 2014-04-17
KR101573645B1 KR101573645B1 (ko) 2015-12-11

Family

ID=47669025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147006227A KR101573645B1 (ko) 2011-08-09 2012-07-24 변형을 감지하는 전계 효과 트랜지스터 장치, 기기 및 방법

Country Status (6)

Country Link
US (1) US8592888B2 (ko)
EP (1) EP2742532B1 (ko)
KR (1) KR101573645B1 (ko)
CN (1) CN103814445B (ko)
TW (1) TWI549294B (ko)
WO (1) WO2013021095A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device
GB2516247A (en) * 2013-07-16 2015-01-21 Nokia Corp An apparatus and associated methods
GB201312879D0 (en) * 2013-07-18 2013-09-04 Nokia Corp Apparatuses, methods and computer programs for expanding the use of touch-sensitive input apparatus
US9123546B2 (en) * 2013-11-14 2015-09-01 Taiwan Semiconductor Manufacturing Company Limited Multi-layer semiconductor device structures with different channel materials
GB2523173A (en) * 2014-02-17 2015-08-19 Nokia Technologies Oy An apparatus and associated methods
US11121334B2 (en) * 2014-06-26 2021-09-14 Trustees Of Tufts College 3D graphene transistor
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
EP3073728B1 (en) 2015-03-23 2022-03-16 Nokia Technologies Oy Quantum dot sensor readout
US10400119B2 (en) * 2015-05-07 2019-09-03 Ehsan Toyserkani Method and apparatus for aerosol-based three-dimensional (3D) printing of flexible graphene electronic devices
EP3109628B1 (en) * 2015-06-22 2021-07-21 Nokia Technologies Oy An apparatus comprising a nanomembrane, and associated methods
KR101767726B1 (ko) * 2015-06-25 2017-08-23 한양대학교 산학협력단 디랙 물질을 구비한 압력 감지 소자 및 이의 동작 방법
ES2778676T3 (es) * 2015-10-28 2020-08-11 Nokia Technologies Oy Un aparato y métodos asociados para tomografía computarizada
ES2739176T3 (es) * 2015-11-30 2020-01-29 Emberion Oy Aparato fotodetector de puntos cuánticos y procedimientos asociados
US10939550B2 (en) * 2016-02-03 2021-03-02 The Boeing Company System and method of forming electrical interconnects
US10054507B2 (en) * 2016-04-06 2018-08-21 City University Of Hong Kong Electric device for detecting pressure
EP3459115A4 (en) * 2016-05-16 2020-04-08 Agilome, Inc. GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS
CN107946369B (zh) * 2017-11-24 2020-10-13 合肥鑫晟光电科技有限公司 薄膜晶体管、制备方法、检测器件、阵列基板及显示装置
CN110514327B (zh) * 2019-08-29 2022-01-25 电子科技大学 一种基于有机场效应晶体管的柔性压力传感器及其制备方法
CN112880546A (zh) * 2021-01-11 2021-06-01 于孟今 监测光纤扭曲装置及***
CN113060700B (zh) * 2021-03-22 2023-11-21 清华大学 基于石墨烯各向异性刻蚀原理的纳米通道高精度加工方法及其用途

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222178A (ja) 1985-03-15 1986-10-02 Sharp Corp 電界効果型圧力センサ
US4873871A (en) 1988-06-17 1989-10-17 Motorola, Inc. Mechanical field effect transistor sensor
US7247877B2 (en) 2004-08-20 2007-07-24 International Business Machines Corporation Integrated carbon nanotube sensors
GB0506308D0 (en) 2005-03-29 2005-05-04 Taylor Michael Bandage pressure monitor
US7989290B2 (en) * 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
JP2007178256A (ja) 2005-12-28 2007-07-12 Canon Inc 圧力センサ
US7837889B2 (en) * 2007-07-05 2010-11-23 Micron Technology, Inc. Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate
US8132468B2 (en) 2008-05-29 2012-03-13 Zoran Radivojevic Flexural deformation sensing device and a user interface using the same
US8519449B2 (en) 2009-08-25 2013-08-27 Honeywell International Inc. Thin-film transistor based piezoelectric strain sensor and method
US20140077161A1 (en) 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof

Also Published As

Publication number Publication date
CN103814445B (zh) 2016-06-22
TW201316511A (zh) 2013-04-16
EP2742532B1 (en) 2021-04-14
KR101573645B1 (ko) 2015-12-11
CN103814445A (zh) 2014-05-21
US8592888B2 (en) 2013-11-26
US20130037780A1 (en) 2013-02-14
WO2013021095A2 (en) 2013-02-14
EP2742532A4 (en) 2015-08-05
WO2013021095A3 (en) 2013-04-18
EP2742532A2 (en) 2014-06-18
TWI549294B (zh) 2016-09-11

Similar Documents

Publication Publication Date Title
KR101573645B1 (ko) 변형을 감지하는 전계 효과 트랜지스터 장치, 기기 및 방법
Lee et al. Ultraflexible and transparent electroluminescent skin for real-time and super-resolution imaging of pressure distribution
Kweon et al. Wearable high-performance pressure sensors based on three-dimensional electrospun conductive nanofibers
Park et al. Research on flexible display at Ulsan National Institute of Science and Technology
Zhao et al. Tunable piezoresistivity of nanographene films for strain sensing
Trung et al. A flexible reduced graphene oxide field‐effect transistor for ultrasensitive strain sensing
Hu et al. Elastomeric transparent capacitive sensors based on an interpenetrating composite of silver nanowires and polyurethane
Lau et al. Direct observation of nanoscale switching centers in metal/molecule/metal structures
US9562814B2 (en) Manufacturing strain sensitive sensors and/or strain resistant conduits from a metal and carbon matrix
JP6267805B2 (ja) 装置および関連する方法
Li et al. High-performance paper-based capacitive flexible pressure sensor and its application in human-related measurement
EP3054486B1 (en) A field-effect apparatus, associated apparatus and methods
Liu et al. Piezoionic-powered graphene strain sensor based on solid polymer electrolyte
EP3022552B1 (en) Environmental sensor, method of making the sensor and method for determining relative vapour pressure
Vijay et al. In situ studies of strain dependent transport properties of conducting polymers on elastomeric substrates
US10692623B2 (en) Apparatus and method of forming an apparatus comprising two dimensional material
Seo et al. Liquid crystal-on-organic field-effect transistor sensory devices for perceptive sensing of ultralow intensity gas flow touch
Meng et al. Field-effect enhanced triboelectric colloidal quantum dot flexible sensor
Lee et al. Highly transparent tactile sensor based on a percolated carbon nanotube network
EP3104416A1 (en) An apparatus for field effect transistor based devices and associated methods
Mapa et al. The use of complex impedance spectroscopy measurements for improving strain sensor performance
EP3109628B1 (en) An apparatus comprising a nanomembrane, and associated methods
Dragoman et al. 2D Carbon-Based Nanoelectronics
Park et al. Stretchable ionic composites for strain-insensitive dual-mode pressure and proximity sensors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee