KR20140042187A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20140042187A
KR20140042187A KR1020120108580A KR20120108580A KR20140042187A KR 20140042187 A KR20140042187 A KR 20140042187A KR 1020120108580 A KR1020120108580 A KR 1020120108580A KR 20120108580 A KR20120108580 A KR 20120108580A KR 20140042187 A KR20140042187 A KR 20140042187A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode pattern
electrode
led chip
emitting device
Prior art date
Application number
KR1020120108580A
Other languages
English (en)
Other versions
KR101901890B1 (ko
Inventor
토모히로 삼페이
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120108580A priority Critical patent/KR101901890B1/ko
Priority to US14/014,777 priority patent/US9093281B2/en
Priority to JP2013183677A priority patent/JP6426332B2/ja
Priority to EP13185895.3A priority patent/EP2713411B1/en
Priority to CN201310451485.1A priority patent/CN103715190B/zh
Publication of KR20140042187A publication Critical patent/KR20140042187A/ko
Application granted granted Critical
Publication of KR101901890B1 publication Critical patent/KR101901890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)
  • Planar Illumination Modules (AREA)

Abstract

본 발명의 실시 예는 조명용 또는 디스플레이용 백라이트 유닛에 사용되는 발광 장치에 관한 것이다. 실시 예에 의한 발광 장치는, 제1, 제2 전극패턴이 형성된 열전도성 기판과, 상기 제1 전극패턴에 실장 된 발광부와, 상기 발광부 상의 소정 영역에 형성되며, 상기 제2 전극패턴과 연결된 전극 패드와, 상기 전극 패드 인접부위의 발광부 상에 배치된 형광부와, 상기 제1, 제2 전극패턴 외곽의 열전도성 기판 상에 배치된 격벽 및 상기 제1, 제2 전극패턴 상측과 상기 격벽 상에 상기 형광부와 이격되어 배치된 반사방지부를 포함하며, 상기 실장 부위의 제1 전극패턴의 표면 및 상기 전극 패드와 연결 부위의 제2 전극패턴의 표면에 발생 된 보이드의 매립층인 금속피막이 형성된다.

Description

발광 장치{Luminescence device}
본 발명의 실시 예는 조명용 또는 디스플레이용 백라이트 유닛에 사용되는 발광 장치에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다
발광 소자(LED; Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. LED는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 소자로 대체하기 위한 많은 연구가 진행되고 있으며, 이미 발광 소자는 실내외에서 사용되는 각종 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
통상적으로 이러한 LED를 사용한 발광 장치는 기판 상에 배치된 두 개의 전극패턴과, 상기 전극패턴의 일부를 내측에 수용하면서, 광투과부의 충진 공간이 되는 캐비티가 형성되도록 사출성형된 몰드 하우징과, 상기 캐비티 내의 전극패턴 상에 배치된 방열층과, 상기 방열층 상에 배치된 LED 칩과, 상기 전극패턴과 LED 칩을 전기적으로 연결하는 본딩 와이어를 포함한다. 여기서, 상기 광투과부는 캐비티를 채워 LED 칩을 밀폐한다. 구현하려는 LED 칩의 색상에 따라 광투과부는 형광체를 포함하거나, 투명한 수지로 이루어질 수 있다.
그러나 상기 발광 장치는, 기판과 별도로 배치된 전극패턴과 상기 전극패턴 상에 배치된 방열층을 포함하기 때문에, 그의 높이가 증가되는 문제점이 있다.
전술한 문제점을 해결하기 위하여 실시 예에서 이루고자 하는 기술적 과제는, 제품의 높이를 감소시킬 수 있는 발광 장치를 제시하는 데 있다.
본 발명의 해결과제는 위에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 실시 예에 의한 발광 장치는 제1, 제2 전극패턴이 형성된 열전도성 기판과, 상기 제1 전극패턴에 실장 된 발광부와, 상기 발광부 상의 소정 영역에 형성되며, 상기 제2 전극패턴과 연결된 전극 패드와, 상기 전극 패드 인접부위의 발광부 상에 배치된 형광부와, 상기 제1, 제2 전극패턴 외곽의 열전도성 기판 상에 배치된 격벽 및 상기 제1, 제2 전극패턴 상측과 상기 격벽 상에 상기 형광부와 이격되어 배치된 반사방지부를 포함하며, 상기 실장 부위의 제1 전극패턴의 표면 및 상기 전극 패드와 연결 부위의 제2 전극패턴의 표면에 금속피막이 형성된다.
상기 열전도성 기판은, 전면 및 상기 전면과 대향 하는 후면을 갖는 기판몸체와, 상기 기판몸체의 전면에 배치되며, 제1, 제2 전극패턴이 형성된 제1 구리층과, 상기 기판몸체의 후면에 배치된 제2 구리층 및 상기 제1 구리층의 표면에 발생 된 보이드를 매립하도록, 상기 실장 부위의 제1 전극패턴의 표면 및 상기 전극 패드와 연결 부위의 제2 전극패턴의 표면에 형성된 금속피막을 포함하는 DCB기판으로 형성된다.
상기 금속피막은 소성 된 금속 페이스트로 형성된다.
상기 형광부는 적어도 한 종류 이상의 형광체가 첨가된다.
상기 격벽은 절연 물질로 형성된다.
상기 격벽은 반구형, 반타원형, 반원형, 사각형, 상부 모서리에 모따기가 형성된 사각형 중 어느 하나의 형상을 갖는다.
상기 반사방지부는 반사방지용 유리로 형성된다.
실시 예에 따르면, 열전도성 기판과 상기 열전도성 기판에 실장 된 LED 칩을 포함함으로써, 기판과 별도로 배치된 전극패턴과 상기 전극패턴 상에 배치된 방열층을 포함하지 않고 상기 열전도성 기판에 LED 칩을 직접 실장하기 때문에 발광 장치의 높이를 감소시킬 수 있다.
또한, LED 칩 실장 부위의 전극패턴의 표면 및 본딩 와이어가 접합 되는 부위의 전극패턴의 표면에 발생 된 보이드의 매립층인 금속피막이 형성되기 때문에, 전극패턴과 LED 칩과의 실장력 및 전극패턴과 본딩 와이어와의 접합력을 향상시킬 수 있다.
본 발명의 효과는 위에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
도 1은 제1 실시 예에 의한 발광 장치의 단면도이다.
도 2는 도 1의 "A"를 확대 도시한 단면도이다.
도 3a 내지 도 3c는 도 1의 DCB기판의 금속피막 형성방법을 설명하기 위한 공정별 단면도이다.
도 4는 도 1의 "B"를 확대 도시한 단면도이다.
도 5는 제2 실시 예에 의한 발광 장치의 단면도이다.
도 6은 도 5의 LED 칩과 렌즈가 결합된 발광 장치를 도시한 개략도이다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
도 1은 실시 예에 의한 발광 장치의 단면도이다. 또한, 도 2는 도 1의 "A"를 확대 도시한 단면도이고, 도 3a 내지 도 3c는 도 1의 DCB기판의 금속피막 형성방법을 설명하기 위한 공정별 단면도이며, 도 4는 도 1의 "B"를 확대 도시한 단면도이다.
도 1에 도시된 바와 같이, 제1 실시 예에 따른 발광 장치는 DCB(Direct copper bonding)기판(11), LED 칩(14), 본딩 와이어(17), 격벽(18) 및 인캡(Encap)층(S)을 포함한다.
상기 DCB기판(11)은 전면(101) 및 상기 전면(101)과 대향 하는 후면(102)을 가지며, 세라믹 재질, 폴리머 재질, 수지 재질, 실리콘 재질, 금속 재질, Al2SO3 등으로 형성된 기판몸체(1)와, 상기 기판몸체(1)의 전면(101)에 배치되며, 복수의 전극패턴이 형성된 제1 구리층(2) 및 상기 기판몸체(1)의 후면(102)에 배치된 제2 구리층(3)으로 구성된다. 여기서, 상기 기판몸체(1)는 0.2 ~ 0.3㎜의 두께 바람직하게는, 0.25㎜의 두께를 가진다. 상기 제1,제2 구리층(2,3) 각각은 0.15 ~ 0.25㎜의 두께 바람직하게는, 0.2㎜의 두께를 가진다. 한편, 상기 복수의 전극패턴 각각은 LED 칩(14)을 실장 한 제1 전극패턴(12)이 될 수 있다, 또한, 상기 복수의 전극패턴 각각은 후술할 LED 칩(14)의 전극 패드(15)와 전기적으로 연결되는 제2 전극패턴(13)이 될 수도 있다. 이때, 상기 LED 칩(14)의 전극 패드(15)와 전기적으로 연결된 제1 전극패턴(12)도 제2 전극패턴(13)이 된다.
상기 DCB기판(11) 내에는, 도시하지는 않았으나, LED 칩(14)을 구동하기 위한 구동 회로가 실장 될 수 있다. 상기 구동 회로는 상기 발광 장치의 목적 및 용도에 따라 원하는 기능을 수행하도록 LED 칩(14)을 구동하는 역할을 한다.
또한, 상기 DCB기판(11)은, 열전도성 기판으로서, LED 칩(14)에서 발생된 열을 외부로 배출시키는 방열 역할도 한다. 이러한 기능을 수행하기 위해 상기 DCB기판(11)은 제1 및 제2 구리층(2,3)을 포함한다. 여기서, 상기 열전도성 기판은 은(Ag), 금(Au), 니켈(Ni), 알루미늄(Al), 크롬(Cr), 루테늄(Ru), 레늄(Re), 납(Pb), 주석(Sn), 인듐(In), 아연(Zn), 백금(Pt), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 텅스텐(W) 등에서 적어도 1종의 금속층 또는 이들 금속의 합금층을 포함하는 기판으로 형성할 수도 있다.
상기 제1 및 제2 전극패턴(12,13)은 LED 칩(14)과 전기적으로 연결하기 위한 전극으로 구성되며, 또한, LED 칩(14)을 구동하기 위한 구동 회로와 전기적으로 연결되도록 패터닝될 수 있다. 즉, 상기 제1 및 제2 전극패턴(12,13)은 상기 발광 장치 내에서 구성 요소간을 연결해 주는 전기 도선의 역할을 한다. 좀더 구체적으로 설명하면, 상기 제1 및 제2 전극패턴(12,13)은 LED 칩(14)을 구동하기 위한 애노드(Anode) 및 캐소드(Cathode) 전극으로 구성될 수 있다.
계속해서, 상기 LED 칩(14)은 발광수단이다. 상기 발광수단은, 도시하지는 않았으나, 전기에너지를 빛으로 변환시키는 발광 소자, 예컨대, 유색 LED 칩, 자외선(UV) 칩 등으로 형성된다. 상기 유색 LED 칩은 청색 LED, 적색 LED, 녹색 LED, 엘로우 그린(Yellow green) LED, 화이트 LED를 하나 또는 하나 이상 조합한 패키지 형태로 구성될 수도 있다. 한편, 상기 하나의 LED 칩(14) 또는 복수의 LED 칩(14)이 실장 된 영역은 발광영역이 된다.
또한, 상기 LED 칩(14)은 각각의 제1 전극패턴(12) 상의 소정 영역에 실장 된다.
여기서, 상기 LED 칩(14)은, 도 2에 도시된 바와 같이, 제1 전극패턴(12)에 형성된 금속피막(35) 및 상기 금속피막(35) 상에 도포된 접착제(A)가 개재되어 실장 된다. 이때, 상기 금속피막(35)은 은(Ag), 금(Au) 등으로 형성되고, 상기 접착제(A)는 AuSn 등으로 형성된다.
상기 금속피막(35)은 LED 칩(14)이 실장 되는 부위에만 형성되며, 제1 전극패턴(12)과 LED 칩(14)과의 실장력을 향상시킨다. 즉, 제1 전극패턴(12)인 제1 구리층(2) 표면에는, 도 3a에 도시된 바와 같이, 그의 결정입계에 의해 복수의 보이드(31)가 발생된다. 상기 보이드(31)는 제1 전극패턴(12)과 LED 칩(14)과의 실장력을 감소시키는 요소가 된다. 상기 금속피막(35)이 보이드(31)를 매립하기 때문에, 제1 전극패턴(12)과 LED 칩(14)과의 실장력은 금속피막(35)에 의해 향상된다.
이하에서는 상기 금속피막(35) 형성방법에 대하여 상세히 설명한다.
도 3a에 도시된 바와 같이, 상기 제1 구리층(2) 표면에는 그의 결정입계에 의해 복수의 보이드(31)가 발생 된다.
도 3b에 도시된 바와 같이, 상기 보이드(31)가 발생 된 제1 구리층(2) 표면에 금속 페이스트(33)를 도포한다. 여기서, 상기 금속 페이스트(33)는 LED 칩(14)이 실장 되는 부위 및 본딩 와이어(17)가 본딩되는 부위에만 도포된다.
도 3c에 도시된 바와 같이, 상기 금속 페이스트(33)를 건조시키고, 소성 및 평탄화 공정을 순차적으로 진행하여 보이드(31)를 매립하는 금속피막(35)을 제1 구리층(2) 표면에 형성한다.
여기서, 상기 금속피막(35)이 형성되지 않는 제1 구리층(2) 표면에는, 도시하지는 않았으나, 구리의 부식을 방지하기 위한 부식방지층이 형성될 수도 있다.
또한, 상기 LED 칩(14)은 전극 패드(15)를 포함한다. 상기 전극 패드(15)는 LED 칩(14)의 상면에서 제 2 전극패턴(13)이 배치된 방향의 소정 영역에 형성된다.
계속해서, 상기 본딩 와이어(17)는 제1 전극패턴(12)에 실장 된 LED 칩(14)의 전극 패드(15)와 제2 전극패턴(13)에 각각 접합 된다. 이에, 상기 제1 전극패턴(12)에 실장 된 LED 칩(14)의 전극 패드(15)와 제2 전극패턴(13)은 본딩 와이어(17)를 통해 전기적으로 서로 연결된다.
여기서, 상기 제2 전극패턴(13)과 본딩 와이어(17)와의 접합 시, 본딩 와이어(17)는, 도 4에 도시된 바와 같이, 제2 전극패턴(13)에 형성된 금속피막(35)과 접합된다.
상기 금속피막(35)은 본딩 와이어(17)가 접합되는 부위에만 형성되며, 제2 전극패턴(13)과 본딩 와이어(17)와의 접합력을 향상시킨다. 즉, 제2 전극패턴(13)인 제1 구리층(2) 표면에는, 도 3a에 도시된 바와 같이, 그의 결정입계에 의해 복수의 보이드(31)가 발생 된다. 상기 보이드(31)는 제2 전극패턴(13)과 본딩 와이어(17)와의 접합력을 감소시키는 요소가 된다. 상기 금속피막(35)이 보이드(31)를 매립하기 때문에, 제2 전극패턴(13)과 본딩 와이어(17)와의 접합력은 금속피막(35)에 의해 향상된다. 상기 금속피막(35) 형성방법은 전술한 방법과 동일하므로 자세한 설명은 생략한다.
상기 격벽(18)은, 절연물질로서, 상기 제1 및 제2 전극패턴(12,13) 외곽의 DCB기판(11) 상에 배치된다. 상기 격벽(18)은 LED 칩(14)보다 높게 형성된다. 상기 격벽(18)은 반구형, 반타원형, 반원형, 사각형, 상부 모서리에 모따기가 형성된 사각형 중 어느 하나의 형상을 갖다.
상기 인캡층(S)은 제1, 제2 전극패턴(12,13) 상측과 격벽(18) 내의 공간에 형성된다. 상기 인캡층(S)은 광투과성 보호수지로서 예컨대, 형광체를 함유한 실리콘(silicon)이나 에폭시(epoxy) 수지로 형성된다.
상기 LED 칩(14)으로부터 발생된 기준광은 상면으로 진행된다. 상기 LED 칩(14)의 표면에서 근접한 부분에서는 기준광이 인캡층(S)에 주입된 형광체에 흡수되어 재방출되는 제2의 여기광(여기된 2차광)이 가법 혼색 되어 예컨대, 백색으로 표시될 수 있다. 이때, 형광체가 주입된 인캡층(S)의 형태에 따라 색에 대한 편차 및 균일도의 차가 발생되므로 인캡층(S)은 편평하게 형성된다.
상술한 바와 같이, 제1 실시 예에 따른 발광 장치는 DCB기판(11)과 DCB기판(11)에 실장 된 LED 칩(14)을 포함함으로써, 기판과 별도로 배치된 전극패턴과 상기 전극패턴 상에 배치된 방열층을 포함하지 않고 DCB기판(11)에 LED 칩(14)을 직접 실장하기 때문에 발광 장치의 높이를 감소시킬 수 있다.
또한, 상기 발광 장치는, LED 칩(14) 실장 부위의 제1 전극패턴(12)의 표면 및 전극 패드(15)와 연결 부위인 본딩 와이어(17)가 접합 되는 부위의 제2 전극패턴(13)의 표면에 발생 된 보이드(31)의 매립층인 금속피막(35)이 형성되기 때문에, 제1 전극패턴(12)과 LED 칩(14)과의 실장력 및 제2 전극패턴(13)과 본딩 와이어(17)와의 접합력을 향상시킬 수 있다.
도 5는 제2 실시 예에 의한 발광 장치의 단면도이다.
도면을 참조하면, 제2 실시 예에 따른 발광 장치는 DCB(Direct copper bonding)기판(11), LED 칩(14), 형광부(16), 본딩 와이어(17), 격벽(18) 및 반사방지용 유리(19)를 포함한다.
상기 기판(11), LED 칩(14), 본딩 와이어(17) 및 격벽(18)의 구성은 전술한 제1 실시 예와 동일하므로, 자세한 설명은 생략한다. 또한, 상기 LED 칩(14) 실장 부위의 제1 전극패턴(12)의 표면 및 전극 패드(15)와 연결 부위인 본딩 와이어(17)가 접합 되는 부위의 제2 전극패턴(13)의 표면에 발생 된 보이드(31)의 매립층인 금속피막(35)은 전술한 제1 실시 예와 동일하므로, 자세한 설명은 생략한다.
상기 형광부(16)는 전극 패드(15) 인접부위의 LED 칩(14) 상에 배치된다. 이때, 상기 형광부(16)는 적어도 한 종류 이상의 형광체가 포함될 수 있다.
상기 형광부(16)는 상기 LED 칩(14)에서 방출된 광을 여기시키는 역할을 한다. 예컨대, 상기 형광부(16)는 실리케이트(Silicate) 계열, 설파이드(Sulfide, 황화물) 계열, YAG 계열 및 TAG 계열, Nitride계열 중에서 적어도 하나 이상이 포함될 수 있다.
상기 형광부(16)는 LED 칩(14)에 따라 상이한 종류 및 양이 포함될 수 있다. 예컨대, 상기 LED 칩(14)이 백색광을 방출하는 경우, 형광부(16)는 녹색 및 적색 형광체가 포함될 수 있다. 또한, 상기 LED 칩(14)이 청색광을 방출하는 경우, 형광부(16)는 녹색, 황색 및 적색 형광체가 포함될 수 있다.
계속해서, 상기 반사방지용 유리(19)는 제1, 제2 전극패턴(12,13) 상측과 격벽(18) 상에 DCB기판(11)과 수평적으로 배치되며, 형광부(16)와 이격된다.
상기 반사방지용 유리(19)는, 수지보다 반사율이 낮기 때문에, 광 확산을 억제하여 발광영역을 작게 할 수 있다. 예컨대, 30개의 LED 칩(14)에 대한 발광영역은 140㎟이다.
도 6은 도 5의 LED 칩과 렌즈가 결합된 발광 장치를 도시한 개략도이다.
상술한 바와 같이, 제2 실시 예에 따른 발광 장치는 DCB기판(11)과 DCB기판(11)에 실장 된 LED 칩(14)을 포함함으로써, 기판과 별도로 배치된 전극패턴과 상기 전극패턴 상에 배치된 방열층을 포함하지 않고 DCB기판(11)에 LED 칩(14)을 직접 실장하기 때문에 발광 장치의 높이를 감소시킬 수 있다.
또한, 상기 발광 장치는 LED 칩(14) 상에 배치된 형광부(16)를 포함함으로써, 발광 장치의 면적을 감소시킬 수 있고, 발광 장치의 휘도를 향상시킬 수 있다.
더욱이, 상기 발광 장치는 반사방지용 유리(19)를 포함함으로써, 광 확산을 억제하여 발광영역을 작게 할 수 있다.
즉, 도 6 및 하기 표 1을 참조하면, 상기 발광 장치는, Edison과 비교 시, 높이(44.2㎜→22㎜), 외경(87㎜→60㎜), 유효직경(70㎜→44㎜), 필드 앵글(60°→58°) 등이 각각 감소 된다. 여기서, 상기 발광 장치는, 도 6에 도시된 바와 같이, 내부표면의 내경이 23.24㎜이고, 내부표면의 외경이 23.85㎜인 렌즈를 포함한다.
Edison 실시 예
COB의 발광면적(㎜) 23 11.8
높이(㎜) 44.2 22
외경(㎜) 87 60
유효직경(㎜) 70 44
필드 앵글(°) 60(중간각도) 58(중간각도)
빔각(°) 33
기하학적 효율 96.4
더욱이, 상기 발광 장치는 기판의 금속층으로서 금(Au)을 사용할 수 있어서, 발광의 변색을 억제할 수 있다. 이에 상기 발광 장치는 광속 저하를 억제할 수 있다. 즉, 상기 발광 장치는 LED 칩(14) 상에 배치된 형광부(16)와 상기 형광부(16)와 이격 배치된 반사방지용 유리(19)를 포함함으로써, 제1, 제2 전극패턴(12,13)에 거의 빛이 맞지 않아 반사율이 낮은 금(Au)을 기판의 금속층으로도 사용할 수 있다.
더욱이, 상기 발광 장치는, LED 칩(14) 실장 부위의 제1 전극패턴(12)의 표면 및 전극 패드(15)와 연결 부위인 본딩 와이어(17)가 접합 되는 부위의 제2 전극패턴(13)의 표면에 발생 된 보이드(31)의 매립층인 금속피막(35)이 형성되기 때문에, 제1 전극패턴(12)과 LED 칩(14)과의 실장력 및 제2 전극패턴(13)과 본딩 와이어(17)와의 접합력을 향상시킬 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
S : 인캡층 11 : DCB기판
12 : 제1 전극패턴 13 : 제2 전극패턴
14 : LED 칩 15 : 전극 패드
16 : 형광부 17 : 본딩 와이어
18 : 격벽 19 : 반사방지용 유리
31 : 보이드 33 : 금속 페이스트
35 : 금속피막

Claims (7)

  1. 제1, 제2 전극패턴이 형성된 열전도성 기판;
    상기 제1 전극패턴에 실장 된 발광부;
    상기 발광부 상의 소정 영역에 형성되며, 상기 제2 전극패턴과 연결된 전극 패드;
    상기 전극 패드 인접부위의 발광부 상에 배치된 형광부;
    상기 제1, 제2 전극패턴 외곽의 열전도성 기판 상에 배치된 격벽; 및
    상기 제1, 제2 전극패턴 상측과 상기 격벽 상에 상기 형광부와 이격되어 배치된 반사방지부;를 포함하며,
    상기 실장 부위의 제1 전극패턴의 표면 및 상기 전극 패드와 연결 부위의 제2 전극패턴의 표면에 금속피막이 형성된 발광 장치.
  2. 제 1 항에 있어서,
    상기 열전도성 기판은,
    전면 및 상기 전면과 대향 하는 후면을 갖는 기판몸체;
    상기 기판몸체의 전면에 배치되며, 제1, 제2 전극패턴이 형성된 제1 구리층;
    상기 기판몸체의 후면에 배치된 제2 구리층; 및
    상기 제1 구리층의 표면에 발생 된 보이드를 매립하도록, 상기 실장 부위의 제1 전극패턴의 표면 및 상기 전극 패드와 연결 부위의 제2 전극패턴의 표면에 형성된 금속피막;
    을 포함하는 DCB기판으로 형성된 발광 장치.
  3. 제 2 항에 있어서,
    상기 금속피막은 소성된 금속 페이스트로 형성된 발광 장치.
  4. 제 1 항에 있어서,
    상기 형광부는 적어도 한 종류 이상의 형광체가 첨가된 발광 장치.
  5. 제 1 항에 있어서,
    상기 격벽은 절연 물질로 형성된 발광 장치.
  6. 제 5 항에 있어서,
    상기 격벽은 반구형, 반타원형, 반원형, 사각형, 상부 모서리에 모따기가 형성된 사각형 중 어느 하나의 형상을 갖는 발광 장치.
  7. 제 1 항에 있어서,
    상기 반사방지부는 반사방지용 유리로 형성된 발광 장치.
KR1020120108580A 2012-09-28 2012-09-28 발광 장치 KR101901890B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120108580A KR101901890B1 (ko) 2012-09-28 2012-09-28 발광 장치
US14/014,777 US9093281B2 (en) 2012-09-28 2013-08-30 Luminescence device
JP2013183677A JP6426332B2 (ja) 2012-09-28 2013-09-05 発光装置
EP13185895.3A EP2713411B1 (en) 2012-09-28 2013-09-25 Luminescence device
CN201310451485.1A CN103715190B (zh) 2012-09-28 2013-09-27 发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108580A KR101901890B1 (ko) 2012-09-28 2012-09-28 발광 장치

Publications (2)

Publication Number Publication Date
KR20140042187A true KR20140042187A (ko) 2014-04-07
KR101901890B1 KR101901890B1 (ko) 2018-09-28

Family

ID=49231347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108580A KR101901890B1 (ko) 2012-09-28 2012-09-28 발광 장치

Country Status (5)

Country Link
US (1) US9093281B2 (ko)
EP (1) EP2713411B1 (ko)
JP (1) JP6426332B2 (ko)
KR (1) KR101901890B1 (ko)
CN (1) CN103715190B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140047750A (ko) * 2012-10-09 2014-04-23 엘지이노텍 주식회사 발광 장치
JP2017050445A (ja) * 2015-09-03 2017-03-09 パナソニックＩｐマネジメント株式会社 発光装置、及び照明装置
JPWO2017209143A1 (ja) * 2016-05-31 2019-03-28 シチズン電子株式会社 発光装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335318A (zh) * 2007-06-29 2008-12-31 夏普株式会社 半导体发光器件,其制造工艺及使用其的发光二极管(led)照明装置
JP2010225755A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
EP2306501A2 (en) * 2009-10-02 2011-04-06 Ibiden Co., Ltd. Ceramic wiring board and method of manufacturing thereof
EP2315284A2 (en) * 2009-10-21 2011-04-27 Toshiba Lighting & Technology Corporation Light-Emitting apparatus and luminaire

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066154U (ko) * 1973-10-19 1975-06-14
JPS5936980A (ja) * 1983-07-04 1984-02-29 Hitachi Ltd セラミック配線基板とその製造方法
JPH01272183A (ja) * 1988-04-25 1989-10-31 Toshiba Corp セラミックス回路基板
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP2002313835A (ja) * 2001-04-09 2002-10-25 Oki Electric Ind Co Ltd ボンディングパッド、半導体装置及びワイヤボンディング方法
KR100407051B1 (ko) * 2001-11-16 2003-11-28 삼성전자주식회사 홈네트워크 시스템
KR20040073974A (ko) * 2003-02-14 2004-08-21 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 전기도금 조성물
US8125137B2 (en) * 2005-01-10 2012-02-28 Cree, Inc. Multi-chip light emitting device lamps for providing high-CRI warm white light and light fixtures including the same
JP2008277689A (ja) * 2007-05-07 2008-11-13 C I Kasei Co Ltd 発光装置および発光装置の作製方法
JP5171288B2 (ja) * 2008-01-28 2013-03-27 シャープ株式会社 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器
CN102265417B (zh) * 2008-12-26 2013-10-23 古河电气工业株式会社 光半导体装置用引线框、其制造方法及光半导体装置
US8138509B2 (en) * 2009-02-27 2012-03-20 Visera Technologies Company, Limited Light emitting device having luminescent layer with opening to exposed bond pad on light emitting die for wire bonding pad to substrate
JP2011071407A (ja) * 2009-09-28 2011-04-07 Sharp Corp 発光素子および照明装置
JP5375552B2 (ja) * 2009-11-24 2013-12-25 東芝ライテック株式会社 発光装置及びこれを備えた照明器具
CN102074558B (zh) * 2009-10-21 2013-06-19 东芝照明技术株式会社 发光装置以及照明器具
US8558246B2 (en) * 2009-12-09 2013-10-15 Samsung Electronics Co., Ltd. Light emitting diode, method for fabricating phosphor layer, and lighting apparatus
JP5846408B2 (ja) * 2010-05-26 2016-01-20 東芝ライテック株式会社 発光装置および照明装置
JP4887529B1 (ja) * 2011-04-12 2012-02-29 国立大学法人九州工業大学 Ｌｅｄパッケージの製造方法
US8704262B2 (en) * 2011-08-11 2014-04-22 Goldeneye, Inc. Solid state light sources with common luminescent and heat dissipating surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335318A (zh) * 2007-06-29 2008-12-31 夏普株式会社 半导体发光器件,其制造工艺及使用其的发光二极管(led)照明装置
JP2010225755A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
EP2306501A2 (en) * 2009-10-02 2011-04-06 Ibiden Co., Ltd. Ceramic wiring board and method of manufacturing thereof
EP2315284A2 (en) * 2009-10-21 2011-04-27 Toshiba Lighting & Technology Corporation Light-Emitting apparatus and luminaire

Also Published As

Publication number Publication date
JP6426332B2 (ja) 2018-11-21
EP2713411B1 (en) 2018-10-31
US20140091345A1 (en) 2014-04-03
KR101901890B1 (ko) 2018-09-28
EP2713411A3 (en) 2016-03-16
EP2713411A2 (en) 2014-04-02
CN103715190A (zh) 2014-04-09
US9093281B2 (en) 2015-07-28
JP2014072520A (ja) 2014-04-21
CN103715190B (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
JP5768435B2 (ja) 発光装置
EP1803164B1 (en) Luminescent light source, method for manufacturing the same, and light-emitting apparatus
US9420642B2 (en) Light emitting apparatus and lighting apparatus
JP6583764B2 (ja) 発光装置、及び照明装置
JP2010526425A (ja) 半導体発光装置、並びに、これを用いた光源装置及び照明システム
WO2011129203A1 (ja) 発光装置
KR20140118466A (ko) 발광 디바이스 및 이를 포함하는 조명장치
JP6107415B2 (ja) 発光装置
JP2017162942A (ja) 発光装置、及び、照明装置
JP2007258620A (ja) 発光装置
EP2720266B1 (en) Luminescence device
JP2010027725A (ja) パッケージ型発光装置およびそれを用いたバックライト、液晶表示装置並びに照明装置
KR20140004351A (ko) 발광 다이오드 패키지
JP6426332B2 (ja) 発光装置
JP2008244468A (ja) 発光装置
JP5406691B2 (ja) 半導体発光装置
JP2006049715A (ja) 発光光源、照明装置及び表示装置
TWI570352B (zh) 發光二極體裝置與應用其之發光裝置
JP6092136B2 (ja) 発光装置
JP2010225607A (ja) 発光装置
JP2009278012A (ja) Ｌｅｄ装置用パッケージ
JP2017050370A (ja) 発光装置、及び照明装置
JP5865929B2 (ja) 発光装置
KR20140035032A (ko) 발광 장치
JP2019021744A (ja) 発光装置、及び、照明装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant