KR20140017286A - 디스플레이용 인터페이스패널의 제조방법 - Google Patents

Abstract

본 발명의 디스플레이용 인터페이스패널의 제조방법은 용융된 수지를 시트 형상으로 성형하여 제1시트를 제조하는 단계; 상기 제1시트의 최소한 일면을 양각 또는 음각 패턴이 형성된 롤과 접촉시켜 단면 또는 양면에 제1 방향을 따라 서로 이격되는 복수개의 제1 트렌치가 형성된 제1 투명 절연성 기재를 형성하는 단계; 및 상기 복수개의 제1 트렌치 내부에 도전성 페이스트를 충진시켜 상기 제1 투명 절연성 기재의 단면 또는 양면에 제1 전극패턴층을 형성하는 단계를 포함한다.

Description

디스플레이용 인터페이스패널의 제조방법{METHOD OF PREPARING INTERFACE PANEL FOR DISPLAY}

본 발명은 디스플레이용 인터페이스패널의 제조방법에 관한 것이다. 보다 구체적으로 본 발명은 연속공정이 가능하고 이물의 불량이 없으며, 생산성이 우수한 디스플레이용 인터페이스패널의 제조방법에 관한 것이다.

디스플레이용 인터페이스패널에는 디스플레이 전면에 부착되어 사용자의 터치 입력을 수신하는 장치이다. 이 디스플레이용 인터페이스패널의 터치는 정압의 저항막 방식에서 정전용량방식으로 빠르게 변화되고 있다. 이 정전용량방식은 필름 타입(film type)과 글라스 타입(glass type)으로 구분된다. 종래의 필름 타입과 글라스 타입은 ITO를 기반으로 하고 있다.

최근에는 디스플레이용 인터페이스패널의 고기능화 추세에 따라, 종래의 투명 감지 전극 재료인 인듐주석산화물보다 전기전도도가 높은 도전물질에 대한 요청이 대두되고 있다. 또, 인듐주석산화물의 인듐은 희귀 원소 물질로서, 전세계적으로 수급과 관련하여 가격 변동이 심화될 것으로 예측되고 있다. 이에 따라, 상기 투명 감지 전극을 전도성이 높은 금속 세선들의 금속 메쉬 구조로 대체하려는 노력들이 새롭게 시도되고 있다.

상용화된 대부분의 디스플레이용 인터페이스패널은 투명 전도막이 일면에 형성되어 있는 투명 기판을 적어도 하나 포함한다. 투명 전도막은 흔히 ITO(indium tin oxide), TAO(Tin Antimony Oxide) 등의 투명 전도성 물질로 이루어지며, 전기 배선을 통해 사용자가 접속한 디스플레이용 인터페이스패널 상의 위치를 계산하기 위하여 패널 외부에 마련된 센서 회로에 연결된다. 또한, 디스플레이용 인터페이스패널의 패턴을 구현하기 위한 방법으로 투명기판 위에 투명 전도막을 형성하고 금속을 증착한 다음 식각 처리하는 방법이 사용되고 있다. 최근의 기술 동향으로는 투명 전도막 대신에 은나노 와이어를 사용하는 방법, 탄소나노튜브를 사용하는 방법, 전도성 폴리머 등이 사용되고 있다.

그러나 지금까지 이러한 개발된 미세패턴 구현 방법은 원재료인 투명 전도막이 고가이고, 구현 방법이 복잡하며, 양산 적용에의 실현성이 부족하여 조기 적용하는 데에는 한계가 있었다. 또한 이러한 기술 등은 코팅 후에 다시 식각해야 하고, 이로 인해, 제조원가의 상승 등의 문제와 공정이 복잡하고 시인성과 관련된 제조 공정조건의 문제 등이 있었다.

한편, 본 발명자는 투명 절연성 기재에 전극을 형성하는 방법을 개발한 바 있으나, 연속공정 어려워 생산성이 떨어지고 이물에 불량이 생기는 문제가 있다.

본 발명의 하나의 목적은 기판형성의 원료에서부터 인쇄까지 연속공정이 가능하고, 이를 통해 이물의 불량이 없으며, 생산성이 우수하고 투과율 및 시인성이 향상된 디스플레이용 인터페이스패널 제조방법을 제공하는 것이다.

본 발명의 다른 목적은 한 장의 투명 절연성 기재에 전극을 형성함으로써, 디스플레이용 인터페이스패널의 두께를 대폭 감소시킬 수 있어, 가볍고 얇은 디스플레이용 인터페이스패널 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 제조 공정이 간소화되며, 제조 원가를 절감할 수 있는 디스플레이용 인터페이스패널 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 디스플레이용 인터페이스패널의 베젤부에 형성되는 금속 배선의 선폭 및 선간 거리를 감소시킬 수 있어, 디스플레이용 인터페이스패널의 유효 표시 영역을 실질적으로 확장시킬 수 있고, 이를 통해 보다 다양한 기능을 구현할 수 있어 제품 경쟁력 제고에 기여할 수 있는 디스플레이용 인터페이스패널 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 고가의 ITO를 사용하지 않음으로 인해, 제조 비용을 절감시킬 수 있을 뿐만 아니라 종래와 동등 또는 그 이상의 광학적 특성을 구현할 수 있는 디스플레이용 인터페이스패널 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 종래의 리소그래피 등의 패턴 형성 공정을 생략함에 따라, 제조 공정을 간소화시킬 수 있는 디스플레이용 인터페이스패널 제조방법을 제공하는 것이다.

본 발명의 하나의 관점은 디스플레이용 인터페이스패널의 제조방법에 관한 것이다. 상기 방법은 용융된 수지를 시트 형상으로 성형하여 제1시트를 제조하는 단계; 상기 제1시트의 최소한 일면을 양각 또는 음각 패턴이 형성된 롤과 접촉시켜 단면 또는 양면에 제1 방향을 따라 서로 이격되는 복수개의 제1 트렌치가 형성된 제1 투명 절연성 기재를 형성하는 단계; 및 상기 복수개의 제1 트렌치 내부에 도전성 페이스트를 충진시켜 상기 제1 투명 절연성 기재의 단면 또는 양면에 제1 전극패턴층을 형성하는 단계를 포함한다.

구체예에서는 상기 제1시트의 최소한 일면에 제2 투명 절연성 수지를 도포하여 제2 시트를 형성하는 단계; 상기 제2 시트가 형성된 면의 최소한 일면에 양각 또는 음각 패턴이 형성된 롤과 접촉시켜 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치가 형성된 제2 투명 절연성 기재를 형성하는 단계; 및 상기 복수개의 제2 트렌치 내부에 도전성 페이스트를 충진시켜 상기 제2 투명 절연성 기재에 제2 전극패턴층을 형성하는 단계를 더 포함할 수 있다.

구체예에서는 상기 제1시트를 제1패턴이 형성된 제1롤과 제2패턴이 형성된 제2롤 사이를 롤투롤 공정으로 접촉시켜 제1시트 양면에 패턴이 형성되도록 할 수 있다.

상기 제1 및 제2 전극패턴층은 시트면과 수직면에서 관찰시 복수의 스트라이프 패턴일 수 있다.

상기 스트라이프 패턴의 단면은 삼각형, 사각형, 반원 및 사다리꼴 중 어느 하나의 형상으로 형성될 수 있다.

상기 스트라이프 패턴의 폭은 10㎛ 이하로 형성될 수 있다.

상기 스트라이프 패턴은 동일면상에 이웃하는 다른 스트라이프 패턴과 10 내지 1500 ㎛의 거리(d)를 가질 수 있다.

상기 제1 전극패턴층의 스트라이프 패턴 중 어느 하나와 상기 제2 전극패턴층의 스트라이프 패턴 중 어느 하나는 전기적으로 접속될 수 있다.

상기 제1 및 제2 전극패턴층은 도전성 입자 및 상기 도전성 입자를 고정하는 바인더를 포함할 수 있다.

상기 도전성 입자는 전도성 금속, 상기 금속의 합금, 전도성 고분자, 탄소입자 또는 이들의 조합을 포함할 수 있다.

상기 도전성 입자는 평균입자크기(D50)가 1 nm 내지 20 ㎛ 일 수 있다.

본 발명은 연속공정이 가능하고 이물의 불량이 없으며, 생산성이 우수하고 디스플레이용 인터페이스패널의 두께를 대폭 감소시킬 수 있어, 가볍고 얇은 디스플레이용 인터페이스패널을 제조할 수 있고, 디스플레이용 인터페이스패널의 베젤부에 형성되는 금속 배선의 선폭 및 선간 거리를 감소시킬 수 있어, 디스플레이용 인터페이스패널의 유효 표시 영역을 실질적으로 확장시킬 수 있고, 이를 통해 보다 다양한 기능을 구현할 수 있으며, 이는 제품 경쟁력 제고에 기여하게 된다. 그리고 본 발명에 따르면, 고가의 ITO를 사용하지 않음으로 인해, 제조 비용을 절감시킬 수 있을 뿐만 아니라 종래와 동등 또는 그 이상의 광학적 특성을 구현할 수 있으며, 종래의 리소그래피 등의 패턴 형성 공정을 생략함에 따라, 제조 공정을 간소화시킬 수 있다.

도 1은 본 발명의 디스플레이용 인터페이스패널의 제조방법을 나타낸 공정 순서도이다.
도 2 내지 도 5은 본 발명의 디스플레이용 인터페이스패널의 제조방법을 공정 순으로 나타낸 공정도이다.
도 6은 본 발명의 한 구체에에 따른 디스플레이용 인터페이스패널을 나타낸 단면도이다.
도 7은 본 발명의 다른 구체에에 따른 디스플레이용 인터페이스패널을 나타낸 단면도이다.

이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 또한, 설명의 편의를 위하여 구성요소의 일부만을 도시하기도 하였으나, 당업자라면 구성요소의 나머지 부분에 대하여도 용이하게 파악할 수 있을 것이다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위 또는 아래에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위 또는 아래에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고, 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. "제1" 또는 "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수도 있다.

또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

본 발명에서 시인성이 우수하다는 의미는 커버 윈도우에서 봤을 때 금속세선과 같은 전극 패턴이 반사에 의해 보이지 않는 것을 의미한다.

이하, 본 발명의 디스플레이용 인터페이스패널의 제조방법에 대해 설명하기로 한다.

도 1을 참조하면, 본 발명의 디스플레이용 인터페이스패널 제조방법은, 용융된 수지를 시트형상으로 제조하는 단계(S1), 패턴롤에 의한 제1 트렌치 형성단계(S2), 제1 전극패턴층 형성단계(S3), 제2 시트 형성단계(S4), 패턴롤에 의한 제2 트렌치 형성단계(S5) 및 제2 전극패턴층 형성단계(S6)를 포함할 수 있다.

용융된 수지를 시트형상으로 제조하는 단계(S1)는, 제1 시트를 이루는 수지 성분을 용융시켜 성형에 의해 시트 형상으로 제조하고, 상기 필름은 패턴이 형성된 롤을 이용한 롤투롤 공정에 투입된다.

상기 수지 성분으로는 올레핀계 수지, 에폭시계 수지, 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 폴리에스테르계 수지 등의 수지를 포함할 수 있다.

구체예에서는 수지 성분을 파쇄하여 평균 직경 0.01~50 mm의 펠렛형태로 제조한 다음, 상기 펠렛형태의 수지 성분을 압출기 등을 비롯한 성형기기에 투입하여 시트 형상의 제1 시트를 제조할 수 있다. 이와 같이 제조된 제1 시트는 바로 롤투롤 공정에 연속적으로 투입하여 시트의 일면 혹은 양면에 패턴을 형성시킬 수 있어, 원료의 투입에서부터 패턴형성, 인쇄 및 오버코팅공정까지 전 공정이 연속공정이 가능한 것을 특징으로 한다.

도 2를 참조하면, 제1 트렌치 형성단계(S2)는 제1 시트의 최소한 일면을 양각 또는 음각 패턴이 형성된 패턴롤과 접촉시켜 제1 방향을 따라 서로 이격되는 복수개의 제1 트렌치가 형성된 제1 투명 절연성 기재를 형성하는 것이다. 상기 패턴롤을 접촉시키는 방법은 바람직하게는 롤투롤 공정이다. 이와 같이 롤투롤 공정을 진행하여 연속공정이 가능하게 되는 것이다.

다시 도 2를 참조하면, 롤(401, 402) 사이로 제1시트를 접촉시켜 롤에 형성된 패턴이 전사되어 제1 시트에 복수의 트렌치를 형성하는 것이다. 도면에는 롤 (401)에만 패턴이 형성되는 것으로 도시하였으나, 롤 (402)에도 패턴이 형성될 수 있다. 이와 같이 양 쪽 롤 모두에 패턴이 형성된 경우 시트 양면에 트렌치(113)를 동시에 형성할 수 있는 것이다.

롤투롤 공정에 의해 패턴이 전사되어 제1 트렌치(113)가 형성된 제1 투명 절연성 기재(111)는 도 3에 도시하였다. 상기 제1 트렌치(113)는 제1 전극패턴층(120)의 형상을 제어하는 역할을 하게 된다.

이와 같이 트렌치(113)가 형성된 제1 투명 절연성 기재(111)는 도 4에 도시된 바와 같이 상기 제1 트렌치(113)에 제1 전극패턴층(120)을 이루는 도전성 페이스트가 충진된다.

전극 패턴층 형성단계(S3)에서는, 먼저, 도전성 입자와 바인더를 포함하는 도전성 페이스트를 도전성 물질로 준비한다. 여기서, 도전성 입자로는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상을 사용할 수 있고, 바인더로는 제1 투명 절연성 기재 (111)과의 굴절률 차이를 고려하여 물질을 선택하여 사용하는 것이 바람직하다. 그 다음, 도시한 바와 같이, 복수개의 제1 트렌치(113) 내부에 준비한 도전성 물질을 채워 넣는다. 일 예로, 닥터 블레이드를 이용하여 제1 트렌치(113)가 형성된 제1 투명 절연성 기재 (111)의 일면에 도전성 물질을 도포한 후 제1 트렌치(113) 이외의 제1 투명 절연성 기재 (111)의 일면에 도포된 도전성 물질을 긁어 내거나 별도의 수단으로 제거하면, 제1 트렌치(113) 내부에만 도전성 물질을 채워 넣을 수 있다. 이와 같은 방법을 통해서는 제1 트렌치(113) 내부에 채워진 도전성 물질의 표면을 동시에 평탄화시킬 수 있다는 장점이 있다. 그리고 다른 예로, 노즐과 같은 주입 수단을 사용하여 처음부터 제1 트렌치(113)의 내부에만 도전성 물질을 채워 넣을 수도 있다. 그 다음, UV조사, 포함한 핫 플레이트나 오븐 등의 가열장치로 열을 가해 도전성 물질을 경화시키면, 제1 투명 절연성 기재 (111)의 일면에 스트라이프 패턴의 제1 전극패턴층(120)이 형성된다.

다음으로, 도 5를 참조하면, 제2 시트 형성단계(S4) 및 제2 트렌치 형성단계(S5)는 제1 투명 절연성 기재 (111)의 어느 한 표면에 제2 투명 절연성 기재 (112)를 적층하고, 제2 투명 절연성 기재(112)에 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치를 형성하는 단계이다. 여기서, 제2 시트 형성단계(S4) 및 제2 트렌치 형성단계(S5)의 구분은 설명의 편의를 위한 것으로, 그 방법은 제1 트렌치 형성단계(S3)와 동일하다. 먼저, 제2 시트 형성단계(S4)에서는 도시한 바와 같이, 제1 전극패턴층(120)이 형성된 제1 투명 절연성 기재 (111)의 표면에 제2 투명 절연성 기재 (112)이 형성되도록 수지물을 코팅하거나 제2시트를 합지할 수 있다. 합지하는 경우 롤투롤 공정에 의해 합지할 수 있다. 이와 같이 제2시트가 표면에 형성시킨 다음, 상기 제2 시트가 형성된 면에 양각 또는 음각 패턴이 형성된 롤과 접촉시켜 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치가 형성된 제2 투명 절연성 기재를 형성할 수 있는 것이다. 이 경우 패턴롤이 형성된 롤 사이로 다시 통과시켜 제2 트렌치를 형성할 수 있다.

이후 과정은 도시하지 않았으나, 앞서 제1트렌치 형성과 마찬가지로 복수개의 제2 트렌치 내부에 도전성 물질을 충진시켜 제2 투명 절연성 기재 (112)에 제2 전극패턴층(130)을 형성하는 단계이다. 이 단계(S6)는 제1 전극패턴층 형성단계(S3)와 동일한 공정으로 진행된다. 즉, 이 단계(S6)에서는 먼저, 도전성 입자와 바인더를 포함하는 도전성 페이스트를 도전성 물질로 준비한다. 여기서, 도전성 입자로는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상을 사용할 수 있고, 바인더로는 제1 투명층(112)과의 굴절률 차이가 대략 1.72 이내인 물질을 선택하여 사용하는 것이 바람직하다. 그 다음, 도시한 바와 같이, 복수개의 제2 트렌치 내부에 준비한 도전성 물질을 채워 넣는다. 그 다음, 핫 플레이트나 오븐 등의 가열장치로 열을 가해 도전성 물질을 경화시키면, 제2 투명 절연성 기재 (112)의 일면에 제1 전극패턴층(120)의 스트라이프 패턴과 직교하거나 교차하는 스트라이프 패턴의 제2 전극패턴층(130)이 형성된다.

이와 같이, 제2 투명 절연성 기재 (112)에 제2 전극패턴층(130)을 형성하면, 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널(100)의 제조가 완료된다.

도 6은 본 발명의 하나의 구체예에 따른 디스플레이용 인터페이스패널(100)의 단면도이다. 도 7은 본 발명의 다른 구체에에 따른 디스플레이용 인터페이스패널을 나타낸 단면도이다.

상기 디스플레이용 인터페이스패널(100)은 투명 절연성 기재(110), 제1 전극패턴층(120) 및 제2 전극패턴층(130)을 포함한다.

상기 제1 투명 절연성 기재(111) 및 제2 투명 절연성 기재(112)는 경화성 수지를 포함할 수 있다. 예를 들어, 제1 투명 절연성 기재(111)및 제2 투명 절연성 기재(112)는 자외선 경화성 수지 또는 열 경화성 수지를 포함할 수 있다. 구체적으로, 제1 및 제2 투명 절연성 기재는 올레핀계 수지, 에폭시계 수지, 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 폴리에스테르계 수지 등의 수지를 포함할 수 있다.

또한, 상기 제2 투명 절연성 기재(112)의 타면에는 제3 투명 절연성 기재(도시되지 않음)가 적층 혹은 접합될 수 있다. 상기 제3 투명 절연성 기재는 전극패턴이 형성되거나 전극패턴이 형성되지 않을 수 있다. 전극패턴이 형성되지 않은 상기 제3 투명 절연성 기재는 오버 코트층(over coat layer)으로서의 역할을 할 수 있다.

상기 제1 전극패턴층(120)은 제1방향을 따라 스트라이프 형태로 배열 될 수 있다. 이때, 제1 전극패턴층(120)은 제1 투명 절연성 기재(120)의 제2면(120b)에 음각 또는 양각 형태로 형성될 수 있다.

상기 제2 전극패턴층(130)은 상기 제1방향과는 다른 제2방향을 따라 스트라이프 형태로 배열될 수 있다. 상기 제2 전극패턴층(130)은 제1 전극패턴층(120)과 함께 외부로부터의 접촉에 대한 전기적 신호를 발생시키는 역할을 한다. 이때, 제1 전극패턴층(120)과 제2 전극패턴층(130) 중 어느 하나는 X축 입력 좌표를, 다른 하나는 Y축 입력 좌표를 감지하게 된다.

구체예에서는, 제2 전극패턴층(130)과 제1 전극패턴층(120)은 평면 상에서 서로 직교하게 형성될 수 있다. 하지만, 제1 전극패턴층(120)과 제2 전극패턴층(130)은 설계 목적에 따라 다양한 각도를 이루도록 형성될 수 있는 바, 본 발명의 실시 예에서 제1 전극패턴층(120)과 제2 전극패턴층(130)의 배치 형태를 특별히 한정하는 것은 아니다. 이와 같이 배치되는 제1 전극패턴층(120)과 제2 전극패턴층(130)은 투명 절연성 기재(111, 112)에 의해 서로 절연된 상태로 배치된다.

상기 제2 전극패턴층(130)은 상기 제1 전극패턴층(120)과 마찬가지로, 음각 또는 양각 형태로 형성될 수 있다.

또한, 제1 전극패턴층(120)과 제2 전극패턴층(130)이 투명 절연성 기재(111, 112)에 의해 절연되는 가운데, 제1 전극패턴층(120)의 스트라이프 패턴 중 어느 하나, 예컨대, 최외각 패턴과 제2 전극패턴층(130)의 최외각 패턴은 서로 전기적으로 접속될 수 있다. 이와 같이, 전기적으로 접속되는 패턴들은 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널(100)이 터치 패널로 사용될 경우 베젤부에 의해 가려지는 부분의 패턴이 되고, 이러한 패턴은 디스플레이용 인터페이스패널(100)의 금속 배선으로 사용되어 FPCB와 같은 회로부에 접속되어 외부로부터의 접촉에 의해 발생된 전기적 신호를 회로부로 전송시키는 역할을 하게 된다.

상기 제1 및 제2 전극패턴층은 시트면과 수직면에서 관찰시 복수의 스트라이프 패턴일 수 있다. 이러한 스트라이프 패턴의 단면은 삼각형, 사각형, 반원 및 사다리꼴 중 어느 하나의 형상으로 형성될 수 있다. 이중 시인성 면에서 삼각형이 바람직하다. 상기 스트라이프 패턴의 폭은 10㎛ 이하로 형성될 수 있다.

상기 스트라이프 패턴은 동일면상에 이웃하는 다른 스트라이프 패턴과 10 내지 1500㎛의 간격을 가질 수 있다. 상기 범위에서 보다 우수한 시인성과 투과율을 갖는다.

한편, 이러한 제1 및 제2 전극패턴층은 도전성 입자 및 상기 도전성 입자를 고정하는 바인더를 포함할 수 있다. 이때, 도전성 입자는 전도성 금속, 상기 금속의 합금, 전도성 고분자, 탄소입자 또는 이들의 조합 등이 사용될 수 있으며, 이에 제한되는 것은 아니다. 예를 들면, 상기 도전성 입자는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 코발트, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 등이 사용될 수 있으며, 이들은 단독 또는 2종 이상 조합하여 사용할 수 있다. 상기 도전성 입자는 평균입자크기(D50)가 1 nm 내지 20 ㎛, 바람직하게는 50 nm 내지 15 ㎛일 수 있다. 상기 범위에서 우수한 투과율과 시인성을 갖는다.

상기 바인더는 종래 ITO를 투명 전극으로 사용한 디스플레이용 인터페이스패널과 비교하여 동일 또는 그 이상의 투과율을 확보하기 위해, 제1 및 제2 투명 절연성 기재와 굴절률 정합(index matching)을 이루는 물질을 사용하는 것이 가장 바람직하고, 차선으로 제1 투명 절연성 기재(120)와 굴절률 차이가 1.72 이내일 수 있다.

이와 같이 제조된 디스플레이용 인터페이스패널은 커버 윈도우 등에 적층될 수 있다.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100: 디스플레이용 인터페이스패널 111: 제1 투명 절연성 기재
112: 제2 투명 절연성 기재 120: 제1 전극패턴층
130: 제2 전극패턴층 401, 402, 701, 702: 롤

Claims (11)

1. 용융된 수지를 시트 형상으로 성형하여 제1시트를 제조하는 단계;
   상기 제1시트의 최소한 일면을 양각 또는 음각 패턴이 형성된 롤과 접촉시켜 단면 또는 양면에 제1 방향을 따라 서로 이격되는 복수개의 제1 트렌치가 형성된 제1 투명 절연성 기재를 형성하는 단계; 및
   상기 복수개의 제1 트렌치 내부에 도전성 페이스트를 충진시켜 상기 제1 투명 절연성 기재의 단면 또는 양면에 제1 전극패턴층을 형성하는 단계;
   를 포함하는 디스플레이용 인터페이스패널의 제조방법.
   
   
2. 제1항에 있어서,
   상기 제1시트의 최소한 일면에 제2 투명 절연성 수지를 도포하여 제2 시트를 형성하는 단계;
   상기 제2 시트가 형성된 면의 최소한 일면에 양각 또는 음각 패턴이 형성된 롤과 접촉시켜 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치가 형성된 제2 투명 절연성 기재를 형성하는 단계; 및
   상기 복수개의 제2 트렌치 내부에 도전성 페이스트를 충진시켜 상기 제2 투명 절연성 기재에 제2 전극패턴층을 형성하는 단계;
   를 더 포함하는 디스플레이용 인터페이스패널의 제조방법.
   
3. 제1항에 있어서,
   상기 제1시트를 제1패턴이 형성된 제1롤과 제2패턴이 형성된 제2롤 사이를 롤투롤 공정으로 접촉시켜 제1시트 양면에 패턴이 형성되도록 하는 것을 특징으로 하는 디스플레이용 인터페이스패널의 제조방법.
   
4. 제1항 또는 제2항에 있어서,
   상기 제1 및 제2 전극패턴층은 시트면과 수직면에서 관찰시 복수의 스트라이프 패턴인 것을 특징으로 하는 디스플레이용 인터페이스패널의 제조방법.
   
5. 제4항에 있어서,
   상기 스트라이프 패턴의 단면은 삼각형, 사각형, 반원 및 사다리꼴 중 어느 하나의 형상으로 형성되는 디스플레이용 인터페이스패널의 제조방법.
   
6. 제4항에 있어서,
   상기 스트라이프 패턴의 폭은 10㎛ 이하로 형성되는 디스플레이용 인터페이스패널의 제조방법.
   
7. 제4항에 있어서,
   상기 스트라이프 패턴은 동일면상에 이웃하는 다른 스트라이프 패턴과 10 내지 1500 ㎛의 거리(d)를 갖는 디스플레이용 인터페이스패널의 제조방법.
   
8. 제4항에 있어서,
   상기 제1 전극패턴층의 스트라이프 패턴 중 어느 하나와 상기 제2 전극패턴층의 스트라이프 패턴 중 어느 하나는 전기적으로 접속되는 디스플레이용 인터페이스패널의 제조방법.
   
9. 제4항에 있어서,
   상기 제1 및 제2 전극패턴층은 도전성 입자 및 상기 도전성 입자를 고정하는 바인더를 포함하는 디스플레이용 인터페이스패널의 제조방법.
   
10. 제9항에 있어서,
    상기 도전성 입자는 전도성 금속, 상기 금속의 합금, 전도성 고분자, 탄소입자 또는 이들의 조합을 포함하는 디스플레이용 인터페이스패널의 제조방법.
    
11. 제9항에 있어서,
    상기 도전성 입자는 평균입자크기(D50)가 1 nm 내지 20 ㎛ 인 디스플레이용 인터페이스패널의 제조방법.
    
    

Images