KR20140008427A - 본딩 구성 패드 도통 점검을 위한 시스템 및 방법 - Google Patents

본딩 구성 패드 도통 점검을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20140008427A
KR20140008427A KR1020137026019A KR20137026019A KR20140008427A KR 20140008427 A KR20140008427 A KR 20140008427A KR 1020137026019 A KR1020137026019 A KR 1020137026019A KR 20137026019 A KR20137026019 A KR 20137026019A KR 20140008427 A KR20140008427 A KR 20140008427A
Authority
KR
South Korea
Prior art keywords
pull
boundary pad
transistor
boundary
conduction
Prior art date
Application number
KR1020137026019A
Other languages
English (en)
Other versions
KR101903543B1 (ko
Inventor
바오징 리우
아루나 구타
스티븐 스카라
Original Assignee
샌디스크 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스, 인코포레이티드 filed Critical 샌디스크 테크놀로지스, 인코포레이티드
Publication of KR20140008427A publication Critical patent/KR20140008427A/ko
Application granted granted Critical
Publication of KR101903543B1 publication Critical patent/KR101903543B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

바운더리 패드에 대한 도통 시험 회로가 제공되며, 여기서 도통 시험 회로는 바운더리 패드와 제 1 파워 서플라이 사이에 전기적으로 연결된 풀-업 트랜지스터, 그리고 바운더리 패드와 제 1 기준 그라운드 전위 사이에 전기적으로 연결된 풀-다운 트랜지스터를 포함한다. 정상 출력 전도체가 정상 동작 동안 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된다. 도통 시험 출력 전도체가 도통 시험 동작 동안 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된다. 도통 시험 출력 전도체 상에 존재하는 전기적 상태가, 바운더리 패드가 전기적으로 연결돼야 하는 제 2 파워 서플라이 혹은 제 2 기준 그라운드 전위와 바운더리 패드 간의 전기적 도통의 상태를 표시하도록, 도통 시험 제어 회로는 도통 시험 동작 동안 풀-업 트랜지스터, 풀-다운 트랜지스터 및 정상 출력 전도체를 제어하게 정의된다.

Description

본딩 구성 패드 도통 점검을 위한 시스템 및 방법{SYSTEM AND METHOD FOR BONDED CONFIGURATION PAD CONTINUITY CHECK}
플래시 메모리 카드(flash memory cards) 등과 같은 비휘발성 반도체 메모리 디바이스는 현대 전자 디바이스에서 디지털 정보 저장을 위한 필수적인 컴포넌트가 되었다. 특히, 현대 휴대용 전자 디바이스는 반도체 메모리 디바이스가 제공하는 고용량, 다기능, 견고성, 및 파워 이용 효율성으로부터 크게 혜택을 받고 있다. 이러한 현대 휴대용 전자 디바이스의 예로는, 다른 것들 중에서도 디지털 카메라, 디지털 뮤직 플레이어, 스마트 폰, 비디오 게임 콘솔, 휴대용 컴퓨팅 디바이스가 있다.
플래시 메모리 저장 카드는 기판 상에 복수의 반도체 다이(semiconductor die)가 장착 및 상호연결되는, 시스템-인-어-패키지(System-In-a-Package, SIP) 혹은 멀티칩 모듈(MultiChip Module, MCM)로서 제조될 수 있다. 기판은 한쪽 면 혹은 양쪽 면들 상에 전도성 층이 에칭되어 있는 강성의 유전체 베이스(base)를 포함할 수 있다. 다이는 기판의 전도성 층(들)에 전기적으로 연결된다. 또한, 기판의 전도성 층(들)은 다이를 호스트 전자 디바이스(host electronic device)에 전기적으로 연결시킨다. 다이를 기판의 전도성 층(들)에 전기적으로 연결시킨 이후, 다이/기판 조립체는 보호 물질 내에 매입(encase)될 수 있는바, 여기서 보호 물질은 또한 다이와 기판을 함께 홀딩(holding)하는 것을 보조한다.
다이를 기판에 연결하는 것은 다이 상의 전기전도성 패드(electrically conductive pad)들을 기판 상의 와이어 본드(wire bond)들에 연결하는 것을 포함할 수 있다. 다이가 일단 기판 상에 놓여 지면, 특히 다이와 기판이 보호 물질 내에 매입된 이후에는 도통 시험을 위해 다이의 패드들과 기판의 와이어 본드들 간의 연결에 액세스하는 것은 종종 가능하지 않게 된다. 제품 시험 목적으로, 다이의 각각의 패드와 해당 패드가 전기적으로 연결돼야 하는 기판의 대응하는 와이어 본드 간의 전기적 도통을 시험할 수 있는 능력을 구비하는 것이 바람직하다. 본 발명은 이러한 것에 관한 것이다.
일 실시예에서, 바운더리 패드(boundary pad)에 대한 도통 시험 회로(continuity test circuit)가 개시된다. 도통 시험 회로는 바운더리 패드와 제 1 파워 서플라이(power supply) 사이에 전기적으로 연결된 풀-업 트랜지스터(pull-up transistor)를 포함한다. 도통 시험 회로는 또한, 바운더리 패드와 제 1 기준 그라운드 전위(reference ground potential) 사이에 전기적으로 연결된 풀-다운 트랜지스터(pull-down transistor)를 포함한다. 도통 시험 회로는 또한, 정상 동작(normal operation) 동안 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된 정상 출력 전도체(normal output conductor)를 포함한다. 도통 시험 회로는 또한, 도통 시험 동작 동안 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된 도통 시험 출력 전도체(continuity test output conductor)를 포함한다. 추가적으로, 도통 시험 회로는 도통 시험 제어 회로(continuity testing control circuitry)를 포함하고, 여기서 도통 시험 제어 회로는, 도통 시험 출력 전도체 상에 존재하는 전기적 상태가, 바운더리 패드가 전기적으로 연결돼야 하는 제 2 파워 서플라이 혹은 제 2 기준 그라운드 전위와 바운더리 패드 간의 전기적 도통의 상태를 표시하도록, 도통 시험 동작 동안 풀-업 트랜지스터, 풀-다운 트랜지스터 및 정상 출력 전도체를 제어하게 정의된다.
일 실시예에서, 기판과 다이를 포함하는 메모리 시스템이 개시된다. 기판은 복수의 와이어 본드들을 포함한다. 다이는 복수의 바운더리 패드들을 포함한다. 다이는 복수의 바운더리 패드들이 복수의 와이어 본드들에 전기적으로 각각 연결되도록 기판에 고정된다. 다이는 또한 각각의 바운더리 패드에 대한 도통 시험 회로를 포함한다. 소정의 바운더리 패드에 대한 도통 시험 회로는 소정의 바운더리 패드와 소정의 바운더리 패드의 와이어 본드 간의 펌웨어 제어되는 전기적 도통 시험이 가능하도록 정의된다.
일 실시예에서, 바운더리 패드와 와이어 본드 간의 전기적 도통(electrical continuity)을 시험하는 방법이 개시된다. 이 방법은 와이어 본드가 전압이 가해진 파워 서플라이에 전기적으로 연결되는지 아니면 기준 그라운드 전위에 전기적으로 연결되는지를 결정하는 동작을 포함한다. 와이어 본드가 전압이 가해진 파워 서플라이에 연결된 경우, 본 방법은 제 1 세트의 동작을 진행한다. 제 1 세트의 동작은, 바운더리 패드에 연결된 풀-업 트랜지스터를 턴오프(trun off)시키는 것, 그리고 바운더리 패드에 연결된 풀-다운 트랜지스터를 턴온(turn on)시키는 것을 포함한다. 제 1 세트의 동작은 또한, 바운더리 패드에 존재하는 신호가 하이 디지털 상태(high digital state)인지 아니면 로우 디지털 상태(low digital state)인지를 결정하기 위해 바운더리 패드에 존재하는 신호를 관측(observe)하는 것을 포함한다. 와이어 본드가 전압이 가해진 파워 서플라이에 연결된 경우, 하이 디지털 상태는 바운더리 패드와 와이어 본드 간의 전기적 도통을 표시하고, 로우 디지털 상태는 바운더리 패드와 와이어 본드 간의 전기적 도통이 없음을 표시한다. 와이어 본드가 기준 그라운드 전위에 연결된 경우, 본 방법은 제 2 세트의 동작을 진행한다. 제 2 세트의 동작은, 바운더리 패드에 연결된 풀-업 트랜지스터를 턴온시키는 것, 그리고 바운더리 패드에 연결된 풀-다운 트랜지스터를 턴오프시키는 것을 포함한다. 제 2 세트의 동작은 또한, 바운더리 패드에 존재하는 신호가 하이 디지털 상태인지 아니면 로우 디지털 상태인지를 결정하기 위해 바운더리 패드에 존재하는 신호를 관측하는 것을 포함한다. 와이어 본드가 기준 그라운드 전위에 연결된 경우, 로우 디지털 상태는 바운더리 패드와 와이어 본드 간의 전기적 도통을 표시하고, 하이 디지털 상태는 바운더리 패드와 와이어 본드 간의 전기적 도통이 없음을 표시한다.
본 발명의 다른 실시형태들 및 장점들은 첨부되는 도면과 연계되어 본 발명의 예로서 제시되는 다음의 상세한 설명으로부터 더욱 명백하게 될 것이다.
도 1a 및 도 1b는 다이 상에서 일어날 수 있는 종래의 바운더리 패드 구성들을 보여준다.
도 1c는 기판에 연결된 다이를 포함하는 메모리 시스템을 보여준다.
도 2a는 본 발명의 일 실시예에 따른, 바운더리 패드에 대한 도통 시험 회로를 보여준다.
도 2b는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 파워 서플라이에 연결된 와이어 본드와 바운더리 패드 간에 전기적 도통이 존재하는 경우 도 2a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
도 2c는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 파워 서플라이에 연결된 와이어 본드와 바운더리 패드 간에 전기적 도통이 존재하지 않는 경우 도 2a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
도 3a는 본 발명의 일 실시예에 따른, 도 2a의 도통 시험 회로를 보여주는바, 여기서 다이 상의 바운더리 패드는 기판 상의 제 2 기준 그라운드 전위에 전기적으로 연결되어 있다.
도 3b는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 기준 그라운드 전위에 연결된 와이어 본드와 바운더리 패드 간에 전기적 도통이 존재하는 경우 도 3a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
도 3c는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 기준 그라운드 전위에 연결된 와이어 본드와 바운더리 패드 간에 전기적 도통이 존재하지 않는 경우 도 3a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
도 4는 본 발명의 일 실시예에 따른, 기판에 연결된 다이를 포함하는 메모리 시스템을 보여주는바, 여기서 다이는 바운더리 패드들 각각에 대한 도통 시험 회로를 포함하고 있다.
도 5는 본 발명의 일 실시예에 따른, 바운더리 패드와 와이어 본드 간의 전기적 도통을 시험하는 방법의 흐름도를 보여준다.
다음의 설명에서, 다수의 특정적 세부사항들이 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 본 발명의 기술분야에서 숙련된 자에게는 이러한 특정적 세부사항들 모두 혹은 그 일부 없이도 본 발명이 실시될 수 있음은 명백할 것이다. 다른 예시들에서, 잘 알려진 프로세스 동작들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해 상세히 설명되지 않았다.
도 1a 및 도 1b는 다이 상에서 일어날 수 있는 종래의 바운더리 패드 구성들을 보여준다. 도 1a에서, 바운더리 패드(100)는 와이어 본드(123)를 경유해 파워 서플라이(103)에 전기적으로 연결된다. 바운더리 패드(100)는 또한 버퍼(buffer)(101)에 전기적으로 연결된다. 버퍼(101)의 출력은 정상 출력 전도체(107)에 연결되고, 이것을 따라 전기적 신호(cout)가 바운더리 패드(100)로부터 다이 상의 다른 회로, 예컨대 코어 로직 회로(core logic circuitry)로 전송될 수 있다. 도 1b에서, 바운더리 패드(100)는 또한 버퍼(10)에 연결되며, 버퍼(10)는 또한 정상 출력 전도체(107)에 연결된다. 그러나, 도 1b에서, 바운더리 패드(100)는 와이어 본드(123)를 경유해 기준 그라운드 전위(105)에 전기적으로 연결된다.
도 1c는 기판(130)에 연결된 다이(121)를 포함하는 메모리 시스템(120)을 보여준다. 다이(121)는 도 1a 및 도 1b에 관해 설명된 바와 같은 다수의 바운더리 패드들(100)을 포함한다. 다이(121)가 기판(130)에 연결되는 경우, 각각의 바운더리 패드(100)는 기판(130) 상에 존재하는 대응하는 와이어 본드(123)에 전기적으로 연결되도록 되어 있다. 각각의 와이어 본드(123)는 파워 서플라이(103) 혹은 기준 그라운드 전위(105)에 연결된다. 일부 실시예들에서, 다이(121)가 기판(130)에 연결된 이후에는 바운더리 패드들(100)에 물리적으로 액세스하는 것은 가능하지 않다. 이러한 실시예들에서, 바운더리 패드(100)와 바운더리 패드(100)의 와이어 본드(123) 간의 전기적 도통을 시각적으로 검사하는 것은 가능하지 않다. 또한, 다이(121)가 기판(130)에 연결된 이후에는 다이(121)와 기판(130) 사이를 탐색하는 것은 물리적으로 가능하지 않다. 따라서, 바운더리 패드들(100)은 이들의 와이어 본드들(123)과의 전기적 도통을 확인하기 위해 물리적으로 탐색될 수 없다. 이에 따라, 다이(121)가 기판(130)에 연결된 이후 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통을 시험하기 위한 해법을 제공하는 것이 필요하다.
도 2a는 본 발명의 일 실시예에 따른, 바운더리 패드(100)에 대한 도통 시험 회로를 보여준다. 도통 시험 회로는 바운더리 패드(100)와 제 1 파워 서플라이(203) 사이에 전기적으로 연결된 풀-업 트랜지스터(201)를 포함한다. 바운더리 패드(100)는 풀-업 트랜지스터(201)가 온(on) 상태일 때, 풀-업 트랜지스터(201)를 통해 제 1 파워 서플라이(203)에 전기적으로 연결된다. 바운더리 패드(100)는 풀-업 트랜지스터(201)가 오프(off) 상태일 때, 풀-업 트랜지스터(201)에 의해 제 1 파워 서플라이(203)로부터 전기적으로 절연된다. 도통 시험 회로는 또한 바운더리 패드(100)와 제 1 기준 그라운드 전위(207) 사이에 전기적으로 연결된 풀-다운 트랜지스터(205)를 포함한다. 바운더리 패드(100)는 풀-다운 트랜지스터(205)가 온 상태일 때, 풀-다운 트랜지스터(205)를 통해 제 1 기준 그라운드 전위(207)에 전기적으로 연결된다. 바운더리 패드(100)는 풀-다운 트랜지스터(205)가 오프 상태일 때, 풀-다운 트랜지스터(205)에 의해 제 1 기준 그라운드 전위(207)로부터 전기적으로 절연된다. 다이(200) 내에 풀-업 트랜지스터(201), 풀-다운 트랜지스터(205), 제 1 파워 서플라이(203) 및 제 1 기준 그라운드 전위(207)가 정의됨을 이해해야 한다.
도통 시험 회로는 또한, 정상 동작(normal operation) 동안 바운더리 패드(100)와 동일한 전기적 상태를 갖도록 전기적으로 연결된 정상 출력 전도체(normal output conductor)(107)를 포함하는바, 이것은 아래에서 더 상세히 설명되는 바와 같다. 도통 시험 회로는 또한, 도통 시험 동작 동안 바운더리 패드(100)와 동일한 전기적 상태를 갖도록 전기적으로 연결된 도통 시험 출력 전도체(continuity test output conductor)(209)를 포함한다. 일 실시예에서, 정상 출력 전도체(107)와 도통 시험 출력 전도체(109) 모두는 버퍼(101)를 통해 바운더리 패드(100)에 전기적으로 연결된다. 더 구체적으로 살펴보면, 버퍼(101)는 바운더리 패드(100)에 전기적으로 연결된 입력(101A), 그리고 도통 시험 출력 전도체(109)에 전기적으로 연결된 출력(101B)을 구비한다. 아래에서 더 상세히 설명되는 바와 같이, 버퍼(101)의 출력(101B)에 존재하는 전기적 신호는 정상 동작 동안 출력 제어 멀티플렉서(output control multiplexer)(215)의 지시(direction) 하에서 정상 출력 전도체(107)에 전송된다.
도통 시험 회로는 또한, 도통 시험 제어 회로를 포함하고, 여기서 도통 시험 제어 회로는, 도통 시험 출력 전도체(209) 상에 존재하는 전기적 상태가, 바운더리 패드(100)가 전기적으로 연결돼야 하는 제 2 파워 서플라이(103) 혹은 제 2 기준 그라운드 전위(105)와 바운더리 패드(100) 간의 전기적 도통의 상태를 표시하도록, 도통 시험 동작 동안 풀-업 트랜지스터(201), 풀-다운 트랜지스터(205) 및 정상 출력 전도체(107)를 제어하게 정의된다. 도 3a는 바운더리 패드(100)가 제 2 기준 그라운드 전위(105)에 전기적으로 연결된 경우를 보여준다.
본 경우에서 알 수 있는 바와 같이, 제 2 파워 서플라이(103) 혹은 제 2 기준 그라운드 전위(105)와 바운더리 패드(100) 간의 전기적 도통을 확립하기 위해 바운더리 패드(100)는 와이어 본드(123)에 물리적으로 연결됨을 이해해야 한다. 따라서, 제 2 파워 서플라이(103)에 연결된 바운더리 패드(100)에 대해, 바운더리 패드(123)와 제 2 파워 서플라이(103) 간의 전기적 도통은 바운더리 패드(123)가 와이어 본드(123)에 물리적으로 연결되는지 아니면 연결되지 않은지를 표시한다. 그리고 제 2 기준 그라운드 전위(105)에 연결된 바운더리 패드(100)에 대해, 바운더리 패드(100)와 제 2 기준 그라운드 전위(105) 간의 전기적 도통은 바운더리 패드(123)가 와이어 본드(123)에 물리적으로 연결되는지 아니면 연결되지 않은지를 표시한다.
와이어 본드(123), 제 2 파워 서플라이(103) 및 제 2 기준 그라운드 전위(105)는 다이(200)가 연결된 기판(130) 내에 정의됨을 이해해야 한다. 일 실시예에서, 제 1 파워 서플라이(203)와 제 2 파워 서플라이(103)는 서로 동등하다. 다른 실시예에서, 제 1 파워 서플라이(203)와 제 2 파워 서플라이(103)는 서로 다르다. 일 실시예에서, 제 1 기준 그라운드 전위(207)와 제 2 기준 그라운드 전위(105)는 서로 등등하다. 다른 실시예에서, 제 1 기준 그라운드 전위(207)와 제 2 기준 그라운드 전위(105)는 서로 다르다.
도통 시험 제어 회로는 풀-업 제어 멀티플렉서(pull-up control multiplexer)(211)를 포함하는바, 여기서 풀-업 제어 멀티플렉서(211)는 동작 제어 신호(bypass_en)에 따라 풀-업 트랜지스터(201)의 게이트(201A)를 제어하도록 정의되어 있다. 풀-업 제어 멀티플렉서(211)는 동작 제어 신호(bypass_en)가 설정되어 있는 도통 시험 인에이블 레지스터(continuity testing enable register)(217)에 전기적으로 연결된 선택 입력(211D)을 포함하도록 정의된다. 동작 제어 신호(bypass_en)는 정상 동작 모드 또는 도통 시험 동작 모드를 표시하기 위해 도통 시험 인에이블 레지스터(217) 내에 설정된다. 일 실시예에서, 동작 제어 신호(bypass_en)는 펌웨어(firmware)(219)를 통해 도통 시험 인에이블 레지스터(217) 내에서 설정된다. 풀-업 제어 멀티플렉서(211)는 또한 풀-업 트랜지스터 정상 제어 신호(pu_n_f)를 수신하도록 연결된 제 1 입력(211A)을 갖게 정의된다. 풀-업 제어 멀티플렉서(211)는 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)를 수신하도록 연결된 제 2 입력(211B)을 갖게 정의된다. 풀-업 제어 멀티플렉서(211)는 또한 풀-업 트랜지스터(201)의 게이트(201A)에 전기적으로 연결된 출력(211C)을 포함한다.
동작 제어 신호(bypass_en)가 정상 동작 모드를 표시하는 경우, 풀-업 트랜지스터 정상 제어 신호(pu_n_f)가 풀-업 제어 멀티플렉서(211)에 의해 풀-업 트랜지스터(201)의 게이트(201A)에 전송된다. 풀-업 트랜지스터 정상 제어 신호(pu_n_f)는 펌웨어(219)를 통해 발생되고, 바운더리 패드(100)와 관련된 정상 동작 요건들에 따라 하이 디지털 상태 신호(1) 혹은 로우 디지털 상태 신호(0)에 대응할 수 있다.
동작 제어 신호(bypass_en)가 도통 시험 동작 모드를 표시하는 경우, 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)가 풀-업 제어 멀티플렉서(211)에 의해 풀-업 트랜지스터(201)의 게이트(201A)에 전송된다. 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)는 펌웨어(219)를 통해 발생되고, 바운더리 패드(100)가 제 2 파워 서플라이(103)에 연결되도록 되어 있는지 아니면 제 2 기준 그라운드 전위(105)에 연결되도록 되어 있는지에 따라 하이 디지털 상태 신호(1) 혹은 로우 디지털 상태 신호(0)에 대응할 수 있다.
구체적으로, 바운더리 패드(100)가 도 2a에 제시된 바와 같이 제 2 파워 서플라이(103)에 연결되도록 되어 있는 경우, 펌웨어(219)는 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)를 로우 디지털 상태 신호(0)로 설정하도록 동작하여, 동작 제어 신호(bypass_en)가 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)를 풀-업 제어 멀티플렉서(211)를 통해 풀-업 트랜지스터(201)의 게이트(201A)에 전송되도록 할 때 풀-업 트랜지스터(201)는 턴오프되게 된다. 대안적으로, 바운더리 패드(100)가 도 3a에 제시된 바와 같이 제 2 기준 그라운드 전위(105)에 연결되도록 되어 있는 경우, 펌웨어(219)는 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)를 하이 디지털 상태 신호(1)로 설정하도록 동작하여, 동작 제어 신호(bypass_en)가 풀-업 트랜지스터 시험 제어 신호(pu_n_fw)를 풀-업 제어 멀티플렉서(211)를 통해 풀-업 트랜지스터(201)의 게이트(201A)에 전송되도록 할 때 풀-업 트랜지스터(201)는 턴온되게 된다.
도통 시험 제어 회로는 또한 풀-다운 제어 멀티플렉서(pull-down control multiplexer)(213)를 포함하는바, 여기서 풀-다운 제어 멀티플렉서(213)는 동작 제어 신호(bypass_en)에 따라 풀-다운 트랜지스터(205)의 게이트(205A)를 제어하도록 정의되어 있다. 풀-다운 제어 멀티플렉서(213)는 동작 제어 신호(bypass_en)가 설정되어 있는 도통 시험 인에이블 레지스터(217)에 전기적으로 연결된 선택 입력(213D)을 포함하도록 정의된다. 풀-다운 제어 멀티플렉서(213)는 또한 풀-다운 트랜지스터 정상 제어 신호(pd_n_f)를 수신하도록 연결된 제 1 입력(213A)을 갖게 정의된다. 풀-다운 제어 멀티플렉서(213)는 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)를 수신하도록 연결된 제 2 입력(213B)을 갖게 정의된다. 풀-다운 제어 멀티플렉서(213)는 또한 풀-다운 트랜지스터(205)의 게이트(205A)에 전기적으로 연결된 출력(213C)을 포함한다.
동작 제어 신호(bypass_en)가 정상 동작 모드를 표시하는 경우, 풀-다운 트랜지스터 정상 제어 신호(pd_n_f)가 풀-다운 제어 멀티플렉서(213)에 의해 풀-다운 트랜지스터(205)의 게이트(205A)에 전송된다. 풀-다운 트랜지스터 정상 제어 신호(pd_n_f)는 펌웨어(219)를 통해 발생되고, 바운더리 패드(100)와 관련된 정상 동작 요건들에 따라 하이 디지털 상태 신호(1) 혹은 로우 디지털 상태 신호(0)에 대응할 수 있다.
동작 제어 신호(bypass_en)가 도통 시험 동작 모드를 표시하는 경우, 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)가 풀-다운 제어 멀티플렉서(213)에 의해 풀-다운 트랜지스터(205)의 게이트(205A)에 전송된다. 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)는 펌웨어(219)를 통해 발생되고, 바운더리 패드(100)가 제 2 파워 서플라이(103)에 연결되도록 되어 있는지 아니면 제 2 기준 그라운드 전위(105)에 연결되도록 되어 있는지에 따라 하이 디지털 상태 신호(1) 혹은 로우 디지털 상태 신호(0)에 대응할 수 있다.
구체적으로, 바운더리 패드(100)가 도 2a에 제시된 바와 같이 제 2 파워 서플라이(103)에 연결되도록 되어 있는 경우, 펌웨어(219)는 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)를 하이 디지털 상태 신호(1)로 설정하도록 동작하여, 동작 제어 신호(bypass_en)가 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)를 풀-다운 제어 멀티플렉서(213)를 통해 풀-다운 트랜지스터(205)의 게이트(205A)에 전송되도록 할 때 풀-다운 트랜지스터(205)는 턴온되게 된다. 대안적으로, 바운더리 패드(100)가 도 3a에 제시된 바와 같이 제 2 기준 그라운드 전위(105)에 연결되도록 되어 있는 경우, 펌웨어(219)는 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)를 로우 디지털 상태 신호(0)로 설정하도록 동작하여, 동작 제어 신호(bypass_en)가 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)를 풀-다운 제어 멀티플렉서(213)를 통해 풀-다운 트랜지스터(205)의 게이트(205A)에 전송되도록 할 때 풀-다운 트랜지스터(205)는 턴오프되게 된다.
도통 시험 제어 회로는 또한 출력 제어 멀티플렉서(output control multiplexer)(215)를 포함하는바, 여기서 출력 제어 멀티플렉서(215)는 동작 제어 신호(bypass_en)에 따라 정상 출력 전도체(107)에 대한 정상 동작 출력 신호(cout)를 지속시키도록 정의된다. 출력 제어 멀티플렉서(215)는 동작 제어 신호(bypass_en)가 설정되어 있는 도통 시험 인에이블 레지스터(217)에 전기적으로 연결된 선택 입력(215D)을 포함하도록 정의된다. 출력 제어 멀티플렉서(215)는 또한 바운더리 패드(100)에 존재하는 전기적 상태를 수신하도록 연결된 제 1 입력(215A)을 갖게 정의된다. 더 구체적으로 살펴보면, 출력 제어 멀티플렉서(215)의 제 1 입력(215A)은 버퍼(101)의 출력(101B)에 전기적으로 연결된다. 버퍼(101)의 출력은 바운더리 패드(100)에 존재하는 신호의 증폭된 버전이기 때문에, 출력 제어 멀티플렉서(215)의 제 1 입력(215A)은 바운더리 패드(100)에 존재하는 전기적 상태를 수신하도록 연결된다. 출력 제어 멀티플렉서(215)는 또한 제 2 입력(215B)을 구비하도록 정의되는바, 여기서 제 2 입력(215B)은 출력 오버라이드 신호(output override signal)(cout_override_fw)를 수신하도록 연결된다.
출력 제어 멀티플렉서(215)는 또한 정상 출력 전도체(107)에 전기적으로 연결된 출력(215C)을 포함한다. 출력 제어 멀티플렉서(215)는, 동작 제어 신호(bypass_en)가 정상 동작 모드를 표시하는 경우, 출력 제어 멀티플렉서(215)의 제 1 입력(215A)에 존재하는 전기적 신호가 출력 제어 멀티플렉서(215)에 의해 정상 출력 전도체(107)에 전송되도록 정의된다. 따라서, 동작 제어 신호(bypass_en)가 정상 동작 모드를 표시하는 경우, 바운더리 패드(100)에 존재하는 전기적 상태는 출력 제어 멀티플렉서(215)를 통해 정상 출력 전도체(107)에 전송된다.
동작 제어 신호(bypass_en)가 도통 시험 동작 모드를 표시하는 경우, 출력 오버라이드 신호(cout_override_fw)가 출력 제어 멀티플렉서(215)에 의해 정상 출력 전도체(107)에 전송된다. 출력 오버라이드 신호(cout_override_fw)는 도통 시험 동작 모드 동안 정상 출력 전도체(107)에 대한 예측된 정상 동작 출력 신호(cout)를 지속시키기 위해 사용된다. 이러한 방식으로, 도통 시험의 수행 동안 바운더리 패드(100)에서의 임의의 전기적 상태 변화는 바운더리 패드(100)로부터 정상 동작 출력 신호(cout)를 수신하도록 연결된 다른 회로로부터 감추어질 수 있다. 따라서, 본 명세서에서 설명되는 바와 같은 바운더리 패드(100) 상의 도통 시험은 바운더리 패드(100)에 연결된 다른 회로(예를 들어, 코어 회로)에 의해 예측된 정상 동작 출력 신호(cout)의 임의의 잠재적 방해 없이 수행될 수 있다.
출력 오버라이드 신호(cout_override_fw)는 펌웨어(219)를 통해 발생된다. 바운더리 패드(100)가 제 2 파워 서플라이(103)에 연결되도록 되어 있는 경우, 출력 오버라이드 신호(cout_override_fw)는 하이 디지털 상태(1)를 표시하도록 설정된다. 바운더리 패드(100)가 제 2 기준 그라운드 전위(105)에 연결되도록 되어 있는 경우, 출력 오버라이드 신호(cout_override_fw)는 로우 디지털 상태(0)를 표시하도록 설정된다. 따라서, 출력 오버라이드 신호(cout_override_fw) 및 출력 제어 멀티플렉서(215)를 통해, 도통 시험 동작 모드 동안 올바른 전기적 신호가 정상 출력 전도체(107)에서 제공된다.
도 2a는 본 발명의 일 실시예에 따른, 다이(200) 상의 바운더리 패드(100)에 대한 도통 시험 회로를 보여주는바, 여기서 바운더리 패드(100)는 기판(130) 상의 제 2 파워 서플라이(103)에 전기적으로 연결되도록 되어 있다. 도통 시험 회로는 다이(200) 상의 바운더리 패드(100)와 기판(130) 상의 와이어 본드(123) 간의 전기적 도통을 시험한다. 일 실시예에서, 동작 제어 신호(bypass_en)는 도통 시험 동작 모드에 진입하도록 하이 디지털 상태(1)로 설정된다. 풀-업 제어 멀티플렉서(211), 풀-다운 제어 멀티플렉서(213) 및 출력 제어 멀티플렉서(215) 각각 상의 입력들이 반대로 된 다른 실시예에서, 동작 제어 신호(bypass_en)는 도통 시험 동작 모드에 진입하기 위해 로우 디지털 상태(0)로 설정될 수 있음을 이해해야 한다. 용이한 설명을 위해, 도통 시험 회로의 동작은 도 2a에 제시된 구성으로 본 명세서에서 설명되는바, 도 2a에서 동작 제어 신호(bypass_en)의 하이 디지털 상태(1)는 도통 시험 동작 모드를 촉발시킨다.
도 2a에 제시된 바와 같이, 바운더리 패드(100)와 제 2 파워 서플라이(103) 간의 도통 시험을 위해서, 다음과 같은 설정들이 펌웨어(219)의 동작을 통해 구현된다.
Figure pct00001
동작 제어 신호(bypass_en)가 하이 디지털 상태(1)로 설정됨,
Figure pct00002
풀-업 트랜지스터 시험 제어 신호(pu_n_fw)가 로우 디지털 상태 신호(0)로 설정되고, 이에 따라 풀-업 트랜지스터(201)는 턴오프됨,
Figure pct00003
풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)가 하이 디지털 상태 신호(1)로 설정되고, 이에 따라 풀-다운 트랜지스터(207)는 턴온됨,
Figure pct00004
출력 오버라이드 신호(cout_override_fw)가 (바운더리 패드(100)에 존재할 것으로 예측되는) 하이 디지털 상태(1)로 설정됨.
앞서의 설정들이 구현된 경우, 바운더리 패드(100)와 제 2 파워 서플라이(103) 간에 전기적 도통이 확립되는지 아니면 확립되지 않는지를 결정하기 위해, 도통 시험 출력 전도체(209)에 존재하는 전기적 신호, 즉 도통 시험 출력 신호(cout_fw)가 관측된다. 더 구체적으로 살펴보면, 바운더리 패드(100)와 제 2 파워 서플라이(103) 간의 전기적 도통을 시험하는 것에 대해, 만약 도통 시험 출력 신호(cout_fw)가 하이 디지털 상태(1)에 대응한다면, 제 2 파워 서플라이(103)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통이 존재한다. 도 2b는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 파워 서플라이(103)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통이 존재하는 경우 도 2a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
또한, 바운더리 패드(100)와 제 2 파워 서플라이(103) 간에 전기적 도통을 시험하기 위해, 만약 도통 시험 출력 신호(cout_fw)가 로우 디지털 상태(0)에 대응한다면, 제 2 파워 서플라이(103)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통은 존재하지 않는다. 도 2c는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 파워 서플라이(103)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통이 존재하지 않는 경우 도 2a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
도 3a는 본 발명의 일 실시예에 따른, 도 2a의 도통 시험 회로를 보여주는바, 여기서 다이(200) 상의 바운더리 패드(100)는 기판(130) 상의 제 2 기준 그라운드 전위(105)에 전기적으로 연결되어 있다. 도 3a에 제시된 바와 같이, 바운더리 패드(100)와 제 2 기준 그라운드 전위(105) 간의 도통 시험을 위해서, 다음과 같은 설정들이 펌웨어(219)의 동작을 통해 구현된다.
Figure pct00005
동작 제어 신호(bypass_en)가 하이 디지털 상태(1)로 설정됨,
Figure pct00006
풀-업 트랜지스터 시험 제어 신호(pu_n_fw)가 하이 디지털 상태 신호(1)로 설정되고, 이에 따라 풀-업 트랜지스터(201)는 턴온됨,
Figure pct00007
풀-다운 트랜지스터 시험 제어 신호(pd_n_fw)가 로우 디지털 상태 신호(0)로 설정되고, 이에 따라 풀-다운 트랜지스터(207)는 턴오프됨,
Figure pct00008
출력 오버라이드 신호(cout_override_fw)가 (바운더리 패드(100)에 존재할 것으로 예측되는) 로우 디지털 상태(0)로 설정됨.
앞서의 설정들이 구현된 경우, 바운더리 패드(100)와 제 2 기준 그라운드 전위(105) 간에 전기적 도통이 확립되는지 아니면 확립되지 않는지를 결정하기 위해, 도통 시험 출력 전도체(209)에 존재하는 전기적 신호, 즉 도통 시험 출력 신호(cout_fw)가 관측된다. 더 구체적으로 살펴보면, 바운더리 패드(100)와 제 2 기준 그라운드 전위(105) 간에 전기적 도통을 시험하는 것에 대해, 만약 도통 시험 출력 신호(cout_fw)가 로우 디지털 상태(0)에 대응한다면, 제 2 기준 그라운드 전위(105)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통이 존재한다. 도 3b는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 기준 그라운드 전위(105)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통이 존재하는 경우 도 3a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
또한, 바운더리 패드(100)와 제 2 기준 그라운드 전위(105) 간에 전기적 도통을 시험하는 것에 대해, 만약 도통 시험 출력 신호(cout_fw)가 하이 디지털 상태(1)에 대응한다면, 제 2 기준 그라운드 전위(105)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통은 존재하지 않는다. 도 3c는 본 발명의 일 실시예에 따른, 도통 시험이 수행되고 제 2 기준 그라운드 전위(105)에 연결된 와이어 본드(123)와 바운더리 패드(100) 간에 전기적 도통이 존재하지 않는 경우 도 3a의 도통 시험 회로 내에 존재하는 디지털 상태들을 보여준다.
도 4는 본 발명의 일 실시예에 따른, 기판(130)에 연결된 다이(200)를 포함하는 메모리 시스템(400)을 보여주는바, 여기서 다이(200)는 바운더리 패드들(100) 각각에 대한 도통 시험 회로(401)를 포함하고 있다. 기판(130)은 복수의 와이어 본드들(123)을 포함한다. 와이어 본드들(123) 중 일부는 기판 상의 제 2 파워 서플라이(103)에 전기적으로 연결되고, 와이어 본드들(123) 중 일부는 제 2 기준 그라운드 전위(105)에 전기적으로 연결된다. 다이(200)는 복수의 바운더리 패드들(100)을 포함한다. 다이(200)는 복수의 바운더리 패드들(100)이 복수의 와이어 본드들(123)에 전기적으로 각각 연결되도록 기판(130)에 고정된다. 다이(200)는 각각의 바운더리 패드(100)에 대한 도통 시험 회로(401)를 포함한다. 소정의 바운더리 패드(100)에 대한 도통 시험 회로(401)는 소정의 바운더리 패드(110)와 와이어 본드(123) 간의 펌웨어(219) 제어되는 전기적 도통 시험이 가능하도록 정의된다. 다이(200)가 기판(130)에 고정되는 경우, 다수의 바운더리 패드들(100)은 메모리 시스템(400) 외부로부터 물리적으로 액세스가능하지 않음을 이해해야 한다.
각각의 바운더리 패드(100)에 대한 도통 시험 회로(401)는, 도 2a와 도 3a 각각에 관해 설명된 바와 같은, 풀-업 트랜지스터(201), 풀-업 제어 멀티플렉서(211), 풀-다운 트랜지스터(205), 풀-다운 제어 멀티플렉서(213), 출력 제어 멀티플렉서(215), 도통 시험 출력 전도체(209), 정상 출력 전도체(107), 도통 시험 인에이블 레지스터(217), 펌웨어(219), 및 이들의 각각의 전기적 연결들을 포함한다. 따라서, 도통 시험 회로(401)는 소정의 바운더리 패드(100)로부터 다이(200)의 코어(407)로의 예측된 신호 전송을 방해함이 없이 소정의 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통을 시험하도록 정의된다.
일 실시예에서, 도통 시험 회로(401)를 동작시키기 위해 사용되는 신호들은 메모리 시스템(400)에 연결된 호스트 디바이스의 중앙 처리 장치를 통해 프로그래밍가능하다. 구체적으로, 풀-업 트랜지스터 시험 제어 신호(pu_n_fw), 풀-다운 트랜지스터 시험 제어 신호(pd_n_fw), 출력 오버라이드 신호(cout_override_fw) 및 동작 제어 신호(bypass_en) 각각은 메모리 시스템(400)에 연결된 호스트 디바이스를 통해 각각의 레지스터 내에 프로그래밍될 수 있다. 이러한 실시예에서, 호스트 디바이스는 도통 시험을 개시하도록 하는 커맨드(즉, 도통 시험 인에이블 레지스터(217) 내의 동작 제어 신호(bypass_en)를 하이 디지털 상태(1)로 설정하도록 하는 커맨드)를 펌웨어(219)에 전송할 수 있다. 또한, 이러한 실시예에서, 호스트는 펌웨어(219)로 하여금 각각의 바운더리 패드(100) 상에서의 도통 시험을 수행하도록(즉, 각각의 바운더리 패드(100)를 폴링(polling)하도록) 지시할 수 있고 아울러 각각의 바운더리 패드(100)의 도통 상태를 점검하도록 지시할 수 있다.
도 5는 본 발명의 일 실시예에 따른, 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통을 시험하는 방법의 흐름도를 보여준다. 이 방법은 와이어 본드(123)가 전압이 가해진 파워 서플라이(103)에 전기적으로 연결되는지 아니면 기준 그라운드 전위(105)에 전기적으로 연결되는지를 결정하는 동작(501)을 포함한다. 와이어 본드(123)가 전압이 가해진 파워 서플라이(103)에 연결된 경우, 이 방법은 바운더리 패드(100)에 연결된 풀-업 트랜지스터를 턴오프시키는 동작(503)으로 진행한다. 동작(505)은 또한 바운더리 패드(100)에 연결된 풀-다운 트랜지스터(205)를 턴온시키도록 수행된다. 동작(503)과 동작(505)은 실질적으로 동시에 수행될 수 있음을 이해해야 한다. 그 다음에, 바운더리 패드(100)에 존재하는 신호가 하이 디지털 상태를 나타내는지 아니면 로우 디지털 상태를 나타내는 지를 결정하기 위해 바운더리 패드(100)에 존재하는 신호를 관측하도록 동작(507)이 수행된다. 동작(507)에서 하이 디지털 상태가 관측되면 이것은 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통을 표시한다. 동작(507)에서 로우 디지털 상태가 관측되면 이것은 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통이 없음을 표시한다.
동작(501)을 다시 참조하면, 와이어 본드(123)가 기준 그라운드 전위(105)에 연결된 경우, 이 방법은 바운더리 패드(100)에 연결된 풀-업 트랜지스터(201)를 턴온시키는 동작(509)으로 진행한다. 동작(511)은 또한 바운더리 패드(100)에 연결된 풀-다운 트랜지스터(205)를 턴오프시키도록 수행된다. 동작(509)과 동작(511)은 실질적으로 동시에 수행될 수 있음을 이해해야 한다. 그 다음에, 바운더리 패드(100)에 존재하는 신호가 하이 디지털 상태를 나타내는지 아니면 로우 디지털 상태를 나타내는 지를 결정하기 위해 바운더리 패드(100)에 존재하는 신호를 관측하도록 동작(513)이 수행된다. 동작(513)에서 로우 디지털 상태가 관측되면 이것은 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통을 표시한다. 동작(513)에서 하이 디지털 상태가 관측되면 이것은 바운더리 패드(100)와 와이어 본드(123) 간의 전기적 도통이 없음을 표시한다.
도 5의 방법에서, 바운더리 패드(100)에 연결된 풀-업 트랜지스터(201)의 턴온은 바운더리 패드(100)가 도통 시험 파워 서플라이(203)와 전기적으로 연결되게 한다. 또한, 바운더리 패드(100)에 연결된 풀-업 트랜지스터(201)의 턴오프는 바운더리 패드(100)가 도통 시험 파워 서플라이(203)로부터 전기적으로 절연되게 한다. 추가적으로, 도 5의 방법에서, 바운더리 패드(100)에 연결된 풀-다운 트랜지스터(205)의 턴온은 바운더리 패드(100)가 도통 시험 기준 그라운드 전위(207)와 전기적으로 연결되게 한다. 또한, 바운더리 패드(100)에 연결된 풀-다운 트랜지스터(205)의 턴오프는 바운더리 패드(100)가 도통 시험 기준 그라운드 전위(207)로부터 전기적으로 절연되게 한다.
도 5의 방법은 또한, 바운더리 패드(100)를 바운더리 패드(100)가 정상적으로 연결된 코어 회로(407)로부터 전기적으로 절연시키는 동작을 포함할 수 있다. 일 실시예에서, 바운더리 패드(100)가 코어 회로(407)로부터 전기적으로 절연된 경우 정상 동작 동안 바운더리 패드(100)로부터 예측된 신호는 코어 회로(407)에 전송된다. 추가적으로, 도 5의 방법은, 바운더리 패드(100)에 존재하는 신호가 하이 디지털 상태를 나타내는지 아니면 로우 디지털 상태를 나타내는지를 결정하기 위해 동작(507) 및 동작(513)에서 바운더리 패드(100)에 존재하는 신호를 관측하기 전에 바운더리 패드(100)에 존재하는 신호를 버퍼링(buffering)하는 동작을 포함할 수 있다.
본 명세서에서 설명된 바와 같은 도통 시험 회로, 다이, 기판, 메모리 시스템, 메모리 컴포넌트, 메모리 칩, 메모리 제어기 등은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해 본 명세서에서 설명되지 않은 추가적인 회로 및 컴포넌트를 포함할 수 있음을 이해해야 한다. 또한, 본 명세서에서 개시되는 도통 시험 회로는 다양한 다이, 기판, 메모리 시스템, 메모리 컴포넌트, 메모리 칩, 메모리 제어기 등의 추가적인 회로와 호환가능하고 인터페이스하도록 정의됨을 이해해야 한다. 더욱이, 본 명세서에서 개시되는 실시예들의 도통 시험 회로는 기존 메모리 시스템에 효과적으로 구현될 수 있음을 이해해야 한다.
일 실시예에서, 본 명세서에서 설명되는 도통 시험 회로는 컴퓨터 판독가능 매체 상의 컴퓨터 판독가능 코드로서 구현될 수 있다. 예를 들어, 컴퓨터 판독가능 코드는 도통 시험 회로에 대응하는 하나 이상의 레이아웃(layout)들이 저장되는 레이아웃 데이터 파일(layout data file)을 포함할 수 있다. 본 명세서에서 언급되는 컴퓨터 판독가능 매체는 (차후 컴퓨터 시스템에 의해 판독될 수 있는) 데이터를 저장할 수 있는 임의의 데이터 저장 디바이스이다. 컴퓨터 판독가능 매체의 예로는, 하드 드라이브, 네트워크 부착 저장소(Network Attached Storage, NAS), 판독-전용 메모리, 랜덤-액세스 메모리, CD-ROM, CD-R, CD-RW, 자기 테이프, 그리고 다른 광학 및 비광학 데이터 저장 디바이스가 있다.
본 발명의 일부를 형성하는 본 명세서에서 설명되는 동작들 중 임의의 동작은 유용한 기계적 동작이다. 본 발명은 또한 이러한 동작들을 수행하는 디바이스 혹은 장치에 관한 것이다. 이러한 장치는 원하는 목적을 위해 특별하게 구성될 수 있다(예를 들어, 특수 목적 컴퓨터). 특수 목적 컴퓨터로서 정의되는 경우, 이 컴퓨터는 특수 목적을 위한 동작을 여전히 행할 수 있음과 아울러 특수 목적 부분이 아닌 다른 프로세싱, 프로그램 실행 혹은 루틴들을 수행할 수도 있다. 대안적으로, 이러한 동작들은 컴퓨터 메모리, 캐시에 저장된 또는 네트워크를 통해 획득된 하나 이상의 컴퓨터 프로그램들에 의해 선택적으로 활성화되거나 구성되는 범용 컴퓨터에 의해 프로세싱될 수 있다. 네트워크를 통해 데이터가 획득되는 경우, 해당 데이터는 네트워크 상의 다른 컴퓨터들(예를 들어, 컴퓨팅 리소스들의 클라우드)에 의해 프로세싱될 수 있다.
본 발명의 실시예들은 또한 데이터를 하나의 상태로부터 다른 상태로 변환시키는 머신(machine)으로서 정의될 수 있다. 데이터는 전자적 신호로서 나타내질 수 있는 것을 말하며 전자적으로 조작될 수 있는 데이터를 말한다. 변환된 데이터는 일부 경우에 있어 디스플레이 상에 시각적으로 제시될 수 있는바, 이것은 데이터 변환의 결과물인 물리적 오브젝트를 나타낸다. 변환된 데이터는 유형의 물리적 오브젝트의 구성 혹은 묘사를 가능하게 하는 특정 포맷으로 혹은 일반 포맷으로 저장소에 저장될 수 있다. 일부 실시예들에서, 데이터의 조작은 프로세서에 의해 수행될 수 있다. 따라서, 이러한 예에서, 프로세서는 데이터를 하나의 형식에서 다른 형식으로 변환한다. 더욱이, 본 방법들은 네트워크를 통해 연결될 수 있는 하나 이상의 머신들 혹은 프로세서들에 의해 프로세싱될 수 있다. 각각의 머신은 데이터를 하나의 상태 혹은 형식으로부터 다른 상태 혹은 형식으로 변환할 수 있고, 데이터를 또한 프로세싱할 수 있으며, 데이터를 저장소에 저장할 수 있고, 네트워크를 통해 데이터를 전송할 수 있으며, 결과를 디스플레이할 수 있거나 결과를 다른 머신에 전달할 수 있다.
본 명세서에서 개시되는 바와 같은 도통 시험 회로는 반도체 디바이스 혹은 칩의 일부로서 제조될 수 있음을 또한 이해해야 한다. 집적 회로, 메모리 셀, 등과 같은 반도체 디바이스의 제조에서, 일련의 제조 동작들은 반도체 웨이퍼 상에 피처들을 정의하도록 수행된다. 웨이퍼는 실리콘 기판 상에 정의되는 다중-레벨 구조체의 형태를 갖는 집적 회로 디바이스들을 포함한다. 기판 레벨에는, 확산 영역들을 구비한 트랜지스터 디바이스들이 형성된다. 후속 레벨들에서는, 상호연결 금속화 라인들이 패터닝되고 원하는 집적 회로 디바이스가 정의되도록 트랜지스터 디바이스들에 전기적으로 연결된다. 또한, 패터닝된 전도성 층들은 유전체 물질들에 의해 다른 전도성 층들로부터 절연된다.
본 발명이 수 개의 실시예들에 관해 설명되고 있지만, 본 발명의 기술분야에서 숙련된 자들은 앞서의 상세한 설명을 숙독하고 도면을 연구하는 경우 다양한 변형물, 부가물, 치환물 및 등가물의 구현이 가능함을 이해할 것이다. 따라서, 본 발명은 본 발명의 진정한 사상 및 범위 안에 있는 이러한 변형물, 부가물, 치환물 및 등가물 모두를 포함하도록 의도된 것이다.

Claims (26)

  1. 바운더리 패드(boundary pad)에 대한 도통 시험 회로(continuity test circuit)로서,
    상기 바운더리 패드와 제 1 파워 서플라이(power supply) 사이에 전기적으로 연결된 풀-업 트랜지스터(pull-up transistor)와;
    상기 바운더리 패드와 제 1 기준 그라운드 전위(reference ground potential) 사이에 전기적으로 연결된 풀-다운 트랜지스터(pull-down transistor)와;
    정상 동작(normal operation) 동안 상기 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된 정상 출력 전도체(normal output conductor)와;
    도통 시험 동작 동안 상기 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된 도통 시험 출력 전도체(continuity test output conductor)와; 그리고
    상기 도통 시험 출력 전도체 상에 존재하는 전기적 상태가, 상기 바운더리 패드가 전기적으로 연결돼야 하는 제 2 파워 서플라이 혹은 제 2 기준 그라운드 전위와 상기 바운더리 패드 간의 전기적 도통의 상태를 표시하도록, 도통 시험 동작 동안 상기 풀-업 트랜지스터, 상기 풀-다운 트랜지스터 및 상기 정상 출력 전도체를 제어하게 되어 있는 도통 시험 제어 회로(continuity testing control circuitry)를 포함하는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  2. 제1항에 있어서,
    상기 바운더리 패드는 상기 풀-업 트랜지스터가 온(on) 상태일 때 상기 풀-업 트랜지스터를 통해 상기 제 1 파워 서플라이에 전기적으로 연결되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  3. 제1항에 있어서,
    상기 바운더리 패드는 상기 풀-다운 트랜지스터가 온 상태일 때 상기 풀-다운 트랜지스터를 통해 상기 제 1 기준 그라운드 전위에 전기적으로 연결되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  4. 제1항에 있어서,
    상기 제 1 파워 서플라이와 상기 제 2 파워 서플라이는 서로 동등한(equivalent) 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  5. 제1항에 있어서,
    상기 제 1 파워 서플라이와 상기 제 2 파워 서플라이는 서로 다른(different) 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  6. 제1항에 있어서,
    상기 도통 시험 제어 회로는 동작 제어 신호에 따라 상기 풀-업 트랜지스터의 게이트를 제어하도록 되어 있는 풀-업 제어 멀티플렉서(pull-up control multiplexer)를 포함하고,
    상기 도통 시험 제어 회로는 상기 동작 제어 신호에 따라 상기 풀-다운 트랜지스터의 게이트를 제어하도록 되어 있는 풀-다운 제어 멀티플렉서(pull-down control multiplexer)를 포함하고,
    상기 도통 시험 제어 회로는 상기 동작 제어 신호에 따라 상기 정상 출력 전도체에 대한 정상 동작 출력 신호를 지속시키도록 되어 있는 출력 제어 멀티플렉서(output control multiplexer)를 포함하는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  7. 제6항에 있어서,
    상기 풀-업 멀티플렉서, 상기 풀-다운 멀티플렉서 및 상기 출력 제어 멀티플렉서 각각은 도통 시험 인에이블 레지스터(continuity testing enable register)에 전기적으로 연결된 각각의 선택 입력을 포함하도록 되어 있고, 상기 동작 제어 신호는 정상 동작 모드 또는 도통 시험 동작 모드를 표시하기 위해 상기 도통 시험 인에이블 레지스터 내에서 설정되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  8. 제7항에 있어서,
    상기 풀-업 제어 멀티플렉서는 풀-업 트랜지스터 정상 제어 신호를 수신하도록 연결된 제 1 입력, 그리고 풀-업 트랜지스터 시험 제어 신호를 수신하도록 연결된 제 2 입력을 구비하게 되어 있고, 상기 풀-업 제어 멀티플렉서는 또한 상기 풀-업 트랜지스터의 게이트에 전기적으로 연결되는 출력을 포함하여, 상기 동작 제어 신호가 정상 동작 모드를 표시할 때 상기 풀-업 트랜지스터 정상 제어 신호는 상기 풀-업 제어 멀티플렉서에 의해 상기 풀-업 트랜지스터의 게이트에 전송되게 되고, 상기 동작 제어 신호가 도통 시험 동작 모드를 표시할 때 상기 풀-업 트랜지스터 시험 제어 신호는 상기 풀-업 제어 멀티플렉서에 의해 상기 풀-업 트랜지스터의 게이트에 전송되게 되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  9. 제8항에 있어서,
    상기 풀-업 트랜지스터 정상 제어 신호와 상기 풀-업 트랜지스터 시험 제어 신호 각각은 펌웨어(firmware)를 통해 발생되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  10. 제7항에 있어서,
    상기 풀-다운 제어 멀티플렉서는 풀-다운 트랜지스터 정상 제어 신호를 수신하도록 연결된 제 1 입력, 그리고 풀-다운 트랜지스터 시험 제어 신호를 수신하도록 연결된 제 2 입력을 구비하게 되어 있고, 상기 풀-다운 제어 멀티플렉서는 또한 상기 풀-다운 트랜지스터의 게이트에 전기적으로 연결되는 출력을 포함하여, 상기 동작 제어 신호가 정상 동작 모드를 표시할 때 상기 풀-다운 트랜지스터 정상 제어 신호는 상기 풀-다운 제어 멀티플렉서에 의해 상기 풀-다운 트랜지스터의 게이트에 전송되게 되고, 상기 동작 제어 신호가 도통 시험 동작 모드를 표시할 때 상기 풀-다운 트랜지스터 시험 제어 신호는 상기 풀-다운 제어 멀티플렉서에 의해 상기 풀-다운 트랜지스터의 게이트에 전송되게 되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  11. 제10항에 있어서,
    상기 풀-다운 트랜지스터 정상 제어 신호와 상기 풀-다운 트랜지스터 시험 제어 신호 각각은 펌웨어를 통해 발생되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  12. 제7항에 있어서,
    상기 출력 제어 멀티플렉서는 상기 바운더리 패드에 존재하는 전기적 상태를 수신하도록 연결된 제 1 입력, 그리고 출력 오버라이드 신호(output override signal)를 수신하도록 연결된 제 2 입력을 구비하게 되어 있고, 상기 출력 제어 멀티플렉서의 출력은 상기 정상 출력 전도체에 전기적으로 연결되어, 상기 동작 제어 신호가 정상 동작 모드를 표시할 때 상기 바운더리 패드에 존재하는 전기적 상태는 상기 출력 제어 멀티플렉서에 의해 상기 정상 출력 전도체에 전송되게 되고, 상기 동작 제어 신호가 도통 시험 동작 모드를 표시할 때 상기 출력 오버라이드 신호는 상기 출력 제어 멀티플렉서에 의해 상기 정상 출력 전도체에 전송되게 되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  13. 제12항에 있어서,
    상기 출력 오버라이드 신호는 펌웨어를 통해 발생되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  14. 제12항에 있어서,
    상기 바운더리 패드가 상기 제 2 파워 서플라이에 전기적으로 연결돼야 하는 경우 상기 출력 오버라이드 신호는 하이 디지털 상태(high digital state)를 표시하도록 설정되고, 상기 바운더리 패드가 상기 제 2 기준 그라운드 전위에 전기적으로 연결돼야 하는 경우 상기 출력 오버라이드 신호는 로우 디지털 상태(low digital state)를 표시하도록 설정되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  15. 제12항에 있어서,
    입력 및 출력을 구비한 버퍼(buffer)를 더 포함하여 구성되고, 상기 출력 제어 멀티플렉서의 제 1 입력은 상기 버퍼의 출력에 전기적으로 연결되며, 상기 버퍼의 입력은 상기 바운더리 패드에 전기적으로 연결되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  16. 제15항에 있어서,
    상기 도통 시험 출력 전도체는 상기 버퍼의 출력에 전기적으로 연결되는 것을 특징으로 하는 바운더리 패드에 대한 도통 시험 회로.
  17. 메모리 시스템(memory system)으로서,
    복수의 와이어 본드(wire bond)들을 포함하는 기판과; 그리고
    복수의 바운더리 패드들을 포함하는 다이(die)를 포함하여 구성되며,
    상기 다이는 상기 복수의 바운더리 패드들이 상기 복수의 와이어 본드들에 전기적으로 각각 연결되도록 상기 기판에 고정되고, 상기 다이는 각각의 바운더리 패드에 대한 도통 시험 회로를 포함하고, 소정의 바운더리 패드에 대한 상기 도통 시험 회로는 상기 소정의 바운더리 패드와 상기 소정의 바운더리 패드의 와이어 본드 간의 펌웨어 제어되는 전기적 도통 시험이 가능하도록 되어 있는 것을 특징으로 하는 메모리 시스템.
  18. 제17항에 있어서,
    상기 복수의 바운더리 패드들은 상기 메모리 시스템 외부로부터 물리적으로 액세스가능하지 않는 것을 특징으로 하는 메모리 시스템.
  19. 제17항에 있어서,
    상기 도통 시험 회로는, 상기 소정의 바운더리 패드로부터 상기 다이의 코어(core)로의 예측된 신호 전송을 방해함이 없이 상기 소정의 바운더리 패드와 상기 소정의 바운더리 패드의 와이어 본드 간의 전기적 도통을 시험하도록 되어 있는 것을 특징으로 하는 메모리 시스템.
  20. 제17항에 있어서,
    소정의 바운더리 패드에 대한 상기 도통 시험 회로는,
    상기 소정의 바운더리 패드와 제 1 파워 서플라이 사이에 전기적으로 연결된 풀-업 트랜지스터와,
    상기 소정의 바운더리 패드와 제 1 기준 그라운드 전위 사이에 전기적으로 연결된 풀-다운 트랜지스터와,
    정상 동작 동안 상기 소정의 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된 정상 출력 전도체와,
    도통 시험 동작 동안 상기 소정의 바운더리 패드와 동일한 전기적 상태를 갖도록 전기적으로 연결된 도통 시험 출력 전도체와, 그리고
    상기 도통 시험 출력 전도체 상에 존재하는 전기적 상태가, 상기 소정의 바운더리 패드와 상기 소정의 바운더리 패드의 와이어 본드 간의 전기적 도통의 상태를 표시하도록, 도통 시험 동작 동안 상기 풀-업 트랜지스터, 상기 풀-다운 트랜지스터 및 상기 정상 출력 전도체를 제어하게 되어 있는 도통 시험 제어 회로를 포함하는 것을 특징으로 하는 메모리 시스템.
  21. 제20항에 있어서,
    상기 와이어 본드는 상기 기판 상의 파워 서플라이 또는 상기 기판 상의 기준 그라운드 전위에 전기적으로 연결되는 것을 특징으로 하는 메모리 시스템.
  22. 바운더리 패드와 와이어 본드 간의 전기적 도통(electrical continuity)을 시험하는 방법으로서,
    상기 와이어 본드가 전압이 가해진 파워 서플라이에 전기적으로 연결되는지 아니면 기준 그라운드 전위에 전기적으로 연결되는지를 결정하는 단계와;
    상기 와이어 본드가 상기 전압이 가해진 파워 서플라이에 연결된 경우, 상기 바운더리 패드에 연결된 풀-업 트랜지스터를 턴오프(trun off)시키고 상기 바운더리 패드에 연결된 풀-다운 트랜지스터를 턴온(turn on)시키며 상기 바운더리 패드에 존재하는 신호가 상기 바운더리 패드와 상기 와이어 본드 간의 전기적 도통을 표시하는 하이 디지털 상태를 나타내는지 아니면 상기 바운더리 패드와 상기 와이어 본드 간의 전기적 도통이 없음을 표시하는 로우 디지털 상태를 나타내는지를 결정하기 위해 상기 바운더리 패드에 존재하는 신호를 관측(observe)하는 단계와; 그리고
    상기 와이어 본드가 상기 기준 그라운드 전위에 연결된 경우, 상기 바운더리 패드에 연결된 상기 풀-업 트랜지스터를 턴온시키고 상기 바운더리 패드에 연결된 상기 풀-다운 트랜지스터를 턴오프시키며 상기 바운더리 패드에 존재하는 신호가 상기 바운더리 패드와 상기 와이어 본드 간의 전기적 도통이 없음을 표시하는 하이 디지털 상태를 나타내는지 아니면 상기 바운더리 패드와 상기 와이어 본드 간의 전기적 도통을 표시하는 로우 디지털 상태를 나타내는지를 결정하기 위해 상기 바운더리 패드에 존재하는 신호를 관측하는 단계를 포함하는 것을 특징으로 하는 바운더리 패드와 와이어 본드 간의 전기적 도통을 시험하는 방법.
  23. 제22항에 있어서,
    상기 바운더리 패드를 상기 바운더리 패드가 정상적으로 연결된 코어 회로로부터 전기적으로 절연시키는 단계를 더 포함하는 것을 특징으로 하는 바운더리 패드와 와이어 본드 간의 전기적 도통을 시험하는 방법.
  24. 제23항에 있어서,
    상기 바운더리 패드가 상기 코어 회로로부터 전기적으로 절연되는 경우 상기 바운더리 패드로부터 예측된 신호를 정상 동작 동안 상기 코어 회로로 전송하는 단계를 더 포함하는 것을 특징으로 하는 바운더리 패드와 와이어 본드 간의 전기적 도통을 시험하는 방법.
  25. 제22항에 있어서,
    상기 바운더리 패드에 연결된 상기 풀-업 트랜지스터를 턴온시킴으로써 상기 바운더리 패드는 도통 시험 파워 서플라이와 전기적으로 연결되게 되고, 상기 바운더리 패드에 연결된 상기 풀-업 트랜지스터를 턴오프시킴으로써 상기 바운더리 패드는 상기 도통 시험 파워 서플라이로부터 전기적으로 절연되게 되고,
    상기 바운더리 패드에 연결된 상기 풀-다운 트랜지스터를 턴온시킴으로써 상기 바운더리 패드는 도통 시험 기준 그라운드 전위와 전기적으로 연결되게 되고, 상기 바운더리 패드에 연결된 상기 풀-다운 트랜지스터를 턴오프시킴으로써 상기 바운더리 패드는 상기 도통 시험 기준 그라운드 전위로부터 전기적으로 절연되게 되는 것을 특징으로 하는 바운더리 패드와 와이어 본드 간의 전기적 도통을 시험하는 방법.
  26. 제22항에 있어서,
    상기 바운더리 패드에 존재하는 신호가 상기 하이 디지털 상태를 나타내는지 아니면 상기 로우 디지털 상태를 나타내는지를 결정하기 위해 상기 바운더리 패드에 존재하는 신호를 관측하기 전에 상기 바운더리 패드에 존재하는 신호를 버퍼링(buffering)하는 단계를 더 포함하는 것을 특징으로 하는 바운더리 패드와 와이어 본드 간의 전기적 도통을 시험하는 방법.
KR1020137026019A 2011-03-02 2012-02-27 본딩 구성 패드 도통 점검을 위한 시스템 및 방법 KR101903543B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/039,110 2011-03-02
US13/039,110 US8614584B2 (en) 2011-03-02 2011-03-02 System and method for bonded configuration pad continuity check
PCT/US2012/026827 WO2012118770A1 (en) 2011-03-02 2012-02-27 System and method for bonded configuration pad continuity check

Publications (2)

Publication Number Publication Date
KR20140008427A true KR20140008427A (ko) 2014-01-21
KR101903543B1 KR101903543B1 (ko) 2018-10-04

Family

ID=45930978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026019A KR101903543B1 (ko) 2011-03-02 2012-02-27 본딩 구성 패드 도통 점검을 위한 시스템 및 방법

Country Status (7)

Country Link
US (1) US8614584B2 (ko)
EP (1) EP2681741B1 (ko)
JP (1) JP5775941B2 (ko)
KR (1) KR101903543B1 (ko)
CN (1) CN103493142B (ko)
TW (1) TWI500944B (ko)
WO (1) WO2012118770A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11413861B2 (en) 2019-02-06 2022-08-16 Hewlett-Packard Development Company, L.P. Pulldown devices
US11726146B2 (en) 2019-02-06 2023-08-15 Hewlett-Packard Development Company, L.P. Contact connectivity

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933475B2 (en) * 2015-04-24 2018-04-03 Hitachi, Ltd. Semiconductor device and multi-chip module
EP3789779A1 (fr) 2019-09-09 2021-03-10 The Swatch Group Research and Development Ltd Procede et systeme de test d'un circuit integre monte sur une plaque de montage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084858B2 (ja) * 1991-11-27 2000-09-04 トヨタ自動車株式会社 車載ネットワークの信号異常検出装置
JPH0757497A (ja) * 1993-08-17 1995-03-03 Mitsubishi Electric Corp メモリテスト装置
JPH11109000A (ja) * 1997-10-07 1999-04-23 Toshiba Corp 半導体装置の接続試験用装置
JPH11354594A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP2000098004A (ja) * 1998-09-24 2000-04-07 Casio Comput Co Ltd 半導体集積回路装置
JP2003085993A (ja) * 2001-09-07 2003-03-20 Toshiba Corp 不揮発性半導体記憶装置およびその不良救済方法
JP2005123989A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路
WO2006103617A1 (en) * 2005-03-30 2006-10-05 Nxp B.V. Test prepared rf integrated circuit
US7279921B1 (en) * 2005-06-08 2007-10-09 National Semiconductor Corporation Apparatus and method for testing power and ground pins on a semiconductor integrated circuit
JP2007071702A (ja) * 2005-09-07 2007-03-22 Citizen Watch Co Ltd 半導体集積回路
US7835158B2 (en) * 2005-12-30 2010-11-16 Micron Technology, Inc. Connection verification technique
JP4345798B2 (ja) 2006-10-12 2009-10-14 エルピーダメモリ株式会社 積層型半導体装置及びそのテスト方法
US7698610B2 (en) 2007-07-25 2010-04-13 Freescale Semiconductor, Inc. Techniques for detecting open integrated circuit pins
JP4365433B2 (ja) * 2007-09-11 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11413861B2 (en) 2019-02-06 2022-08-16 Hewlett-Packard Development Company, L.P. Pulldown devices
US11726146B2 (en) 2019-02-06 2023-08-15 Hewlett-Packard Development Company, L.P. Contact connectivity
US11780223B2 (en) 2019-02-06 2023-10-10 Hewlett-Packard Development Company, L.P. Pulldown devices

Also Published As

Publication number Publication date
TW201243361A (en) 2012-11-01
WO2012118770A1 (en) 2012-09-07
CN103493142B (zh) 2016-08-24
CN103493142A (zh) 2014-01-01
EP2681741B1 (en) 2016-04-13
TWI500944B (zh) 2015-09-21
EP2681741A1 (en) 2014-01-08
JP2014513275A (ja) 2014-05-29
US8614584B2 (en) 2013-12-24
WO2012118770A8 (en) 2012-11-15
KR101903543B1 (ko) 2018-10-04
US20120223721A1 (en) 2012-09-06
JP5775941B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
US8611123B2 (en) Complex semiconductor device for use in mobile equipment
KR100973607B1 (ko) 메모리 어레이 장치, 그 방법 및 시스템
US10497670B2 (en) Multi-chip package capable of testing internal signal lines
KR102143490B1 (ko) 패드 및 범프를 포함하는 반도체 장치
CN105006451B (zh) 半导体堆叠封装
KR101903543B1 (ko) 본딩 구성 패드 도통 점검을 위한 시스템 및 방법
US9570446B1 (en) Semiconductor device
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
WO2018004909A1 (en) Interface structures for packaged circuitry and method of providing same
KR20150007208A (ko) Ina 케이블 메모리 어플라이언스
US9396765B2 (en) Stacked semiconductor package
JP5364638B2 (ja) メモリチップおよびマルチチップパッケージ
US9390772B2 (en) Semiconductor device including option pads for determining an operating structure thereof, and a system having the same
US20170294411A1 (en) Semiconductor packages including chip enablement pads
CN106575523B (zh) 指定半导体管芯以实现高堆叠能力
US9805824B2 (en) Semiconductor devices and semiconductor systems
KR102335251B1 (ko) 관통 비아를 갖는 스택 칩
US20170098477A1 (en) Semiconductor devices
KR20110004649A (ko) 멀티칩 시스템
KR102083497B1 (ko) 반도체 장치, 이를 제조하는 방법, 및 이를 포함하는 시스템
CN101577269A (zh) 多芯片模块及应用于多芯片模块的结合垫共用方法
KR102401109B1 (ko) 반도체 패키지
US20170200481A1 (en) Semiconductor memory apparatus
JP2004341894A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant